知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-16
(45)【発行日】2024-12-24
(54)【発明の名称】設計方法およびプログラム
(51)【国際特許分類】
G06N 3/063 20230101AFI20241217BHJP
【ＦＩ】
G06N3/063
【請求項の数】
5
(21)【出願番号】P 2023523783
(86)(22)【出願日】2021-05-26
(86)【国際出願番号】 JP2021019903
(87)【国際公開番号】W WO2022249308
(87)【国際公開日】2022-12-01
【審査請求日】2023-11-07
(73)【特許権者】
【識別番号】000004237
【氏名又は名称】日本電気株式会社
(74)【代理人】
【識別番号】100149548
【弁理士】
【氏名又は名称】松沼 泰史
(74)【代理人】
【識別番号】100181135
【弁理士】
【氏名又は名称】橋本 隆史
(72)【発明者】
【氏名】酒見 悠介
【審査官】千葉 久博
(56)【参考文献】
【文献】国際公開第２０２０／２４１３５６（ＷＯ，Ａ１）
【文献】国際公開第２０１９／１２５４１９（ＷＯ，Ａ１）
【文献】国際公開第２０１３／１１９８６７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｎ ３／０６３
(57)【特許請求の範囲】
【請求項1】
コンピュータが、
スパイク発生器による発火時刻とシナプス回路の出力電流値とが離散化された、スパイキングニューロンの回路モデルの、前記スパイク発生器による発火時刻の刻み幅を、発火時刻とスパイキングニューロンモデルへの入力に対する重みとが離散化されたスパイキングニューロンの数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記回路モデルにおける膜電位を模擬するコンデンサの容量との積で除算した値に算出すること、
前記シナプス回路の出力電流値の最小刻み幅を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器による発火時刻の刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
前記スパイク発生器における発火閾値電圧を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記コンデンサの容量との積で除算した値に算出すること、
前記コンデンサの容量を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧との積で除算した値に算出すること、
前記数理モデルにおける発火時刻の刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、および、
前記数理モデルにおける重みの刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、数理モデルにおける発火時刻の刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
のうち少なくとも何れかを行うことと、
発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いるスパイキングニューラルネットワークの学習を行うことと、
発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いる学習済みの前記スパイキングニューラルネットワークを、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いるスパイキングニューラルネットワークに変換することと、
を含み、
発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いる前記スパイキングニューラルネットワークが、発火時刻および電流値が離散化されたスパイキングニューロンの回路モデルを用いるスパイキングニューラルネットワークのハードウェアに実装される、
設計方法。
【請求項2】
前記スパイク発生器による発火時刻とシナプス回路の出力電流値とが離散化された、スパイキングニューロンの回路モデルの、前記スパイク発生器による発火時刻の刻み幅を、発火時刻とスパイキングニューロンモデルへの入力に対する重みとが離散化されたスパイキングニューロンの数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記回路モデルにおける膜電位を模擬するコンデンサの容量との積で除算した値に算出すること、
前記シナプス回路の出力電流値の最小刻み幅を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器による発火時刻の刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
前記スパイク発生器における発火閾値電圧を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記コンデンサの容量との積で除算した値に算出すること、
前記コンデンサの容量を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧との積で除算した値に算出すること、
前記数理モデルにおける発火時刻の刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、および、
前記数理モデルにおける重みの刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、数理モデルにおける発火時刻の刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
のうち少なくとも何れかを行うことは、
前記コンピュータが、
前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との仕様に基づいて、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅とを決定すること
を含む、請求項１に記載の設計方法。
【請求項3】
前記スパイク発生器による発火時刻とシナプス回路の出力電流値とが離散化された、スパイキングニューロンの回路モデルの、前記スパイク発生器による発火時刻の刻み幅を、発火時刻とスパイキングニューロンモデルへの入力に対する重みとが離散化されたスパイキングニューロンの数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記回路モデルにおける膜電位を模擬するコンデンサの容量との積で除算した値に算出すること、
前記シナプス回路の出力電流値の最小刻み幅を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器による発火時刻の刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
前記スパイク発生器における発火閾値電圧を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記コンデンサの容量との積で除算した値に算出すること、
前記コンデンサの容量を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧との積で除算した値に算出すること、
前記数理モデルにおける発火時刻の刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、および、
前記数理モデルにおける重みの刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、数理モデルにおける発火時刻の刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
のうち少なくとも何れかを行うことは、
前記コンピュータが、
前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅との要求仕様に基づいて、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量とを決定すること
を含む、請求項１に記載の設計方法。
【請求項4】
前記数理モデルにおける発火時刻の刻み幅、および、前記数理モデルにおける重みの刻み幅は、発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いる学習済みの前記スパイキングニューラルネットワークを、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いるスパイキングニューラルネットワークに変換するための設計値であり、前記スパイク発生器による発火時刻の刻み幅、前記シナプス回路の出力電流値の最小刻み幅、前記スパイク発生器における発火閾値電圧、および、前記膜電位を模擬するコンデンサの容量は、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いる前記スパイキングニューラルネットワークを、発火時刻および電流値が離散化されたスパイキングニューロンの回路モデルを用いるスパイキングニューラルネットワークのハードウェアに実装するための設計値である、
請求項１から３の何れか一項に記載の設計方法。
【請求項5】
コンピュータに、スパイク発生器による発火時刻とシナプス回路の出力電流値とが離散化された、スパイキングニューロンの回路モデルの、前記スパイク発生器による発火時刻の刻み幅を、発火時刻とスパイキングニューロンモデルへの入力に対する重みとが離散化されたスパイキングニューロンの数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記回路モデルにおける膜電位を模擬するコンデンサの容量との積で除算した値に算出すること、
前記シナプス回路の出力電流値の最小刻み幅を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器による発火時刻の刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
前記スパイク発生器における発火閾値電圧を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記コンデンサの容量との積で除算した値に算出すること、
前記コンデンサの容量を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧との積で除算した値に算出すること、
前記数理モデルにおける発火時刻の刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、および、
前記数理モデルにおける重みの刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、数理モデルにおける発火時刻の刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、
のうち少なくとも何れかを行うことと、
発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いるスパイキングニューラルネットワークの学習を行うことと、
発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いる学習済みの前記スパイキングニューラルネットワークを、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いるスパイキングニューラルネットワークに変換することと、
を実行させ、
発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いる前記スパイキングニューラルネットワークが、発火時刻および電流値が離散化されたスパイキングニューロンの回路モデルを用いるスパイキングニューラルネットワークのハードウェアに実装される、
プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、設計方法およびプログラムに関する。
【背景技術】
【0002】
ニューラルネットワークの１つにスパイキングニューラルネットワーク（Spiking Neural Network；ＳＮＮ）がある（例えば、特許文献１参照）。スパイキングニューラルネットワークは、スパイクと呼ばれる２値信号でスパイキングニューロン間の情報伝達を行う点で、電力効率が高いニューラルネットワークとして期待されている。
【先行技術文献】
【特許文献】
【0003】
【文献】国際公開第２０２０／２４１３５６号
【発明の概要】
【発明が解決しようとする課題】
【0004】
スパイキングニューロンをハードウェア実装する場合、発火時刻が離散化されている回路のほうが、製造容易性および電力効率の点で有利であることが考えられる。一方、一般的には、時刻が離散化されたモデルは、学習の精度が低い傾向がある。
【0005】
本発明の目的の一例は、上述した課題を解決することのできる設計方法およびプログラムを提供することである。
【課題を解決するための手段】
【0006】
本発明の第一の態様によれば、設計方法は、コンピュータが、スパイク発生器による発火時刻とシナプス回路の出力電流値とが離散化された、スパイキングニューロンの回路モデルの、前記スパイク発生器による発火時刻の刻み幅を、発火時刻とスパイキングニューロンモデルへの入力に対する重みとが離散化されたスパイキングニューロンの数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記回路モデルにおける膜電位を模擬するコンデンサの容量との積で除算した値に算出すること、前記シナプス回路の出力電流値の最小刻み幅を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器による発火時刻の刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、前記スパイク発生器における発火閾値電圧を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記コンデンサの容量との積で除算した値に算出すること、前記コンデンサの容量を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧との積で除算した値に算出すること、前記数理モデルにおける発火時刻の刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、および、前記数理モデルにおける重みの刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、数理モデルにおける発火時刻の刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、のうち少なくとも何れかを行うことと、発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いるスパイキングニューラルネットワークの学習を行うことと、発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いる学習済みの前記スパイキングニューラルネットワークを、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いるスパイキングニューラルネットワークに変換することと、を含み、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いる前記スパイキングニューラルネットワークが、発火時刻および電流値が離散化されたスパイキングニューロンの回路モデルを用いるスパイキングニューラルネットワークのハードウェアに実装される。
【0007】
本発明の第二の態様によれば、プログラムは、コンピュータに、スパイク発生器による発火時刻とシナプス回路の出力電流値とが離散化された、スパイキングニューロンの回路モデルの、前記スパイク発生器による発火時刻の刻み幅を、発火時刻とスパイキングニューロンモデルへの入力に対する重みとが離散化されたスパイキングニューロンの数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記回路モデルにおける膜電位を模擬するコンデンサの容量との積で除算した値に算出すること、前記シナプス回路の出力電流値の最小刻み幅を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器による発火時刻の刻み幅との積を、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、前記スパイク発生器における発火閾値電圧を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記コンデンサの容量との積で除算した値に算出すること、前記コンデンサの容量を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける発火時刻の刻み幅と、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧との積で除算した値に算出すること、前記数理モデルにおける発火時刻の刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、前記数理モデルにおける重みの刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、および、前記数理モデルにおける重みの刻み幅を、前記スパイク発生器による発火時刻の刻み幅と、前記シナプス回路の出力電流値の最小刻み幅との積を、数理モデルにおける発火時刻の刻み幅と、前記スパイク発生器における発火閾値電圧と、前記コンデンサの容量との積で除算した値に算出すること、のうち少なくとも何れかを行うことと、発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いるスパイキングニューラルネットワークの学習を行うことと、発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いる学習済みの前記スパイキングニューラルネットワークを、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いるスパイキングニューラルネットワークに変換することと、を実行させ、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いる前記スパイキングニューラルネットワークが、発火時刻および電流値が離散化されたスパイキングニューロンの回路モデルを用いるスパイキングニューラルネットワークのハードウェアに実装される。
【発明の効果】
【0008】
本発明によれば、発火時刻を離散化することができ、かつ、学習の精度が比較的高い。
【図面の簡単な説明】
【0009】
【図1】実施形態に係る離散化の対象となるスパイキングニューロンの数理モデルの例を示す図である。
【図2】実施形態に係るスパイキングニューロンの膜電位の時間発展の例を示す図である。
【図3】実施形態に係るスパイキングニューロンの回路モデルの例を示す図である。
【図4】実施形態に係るスパイキングニューラルネットワークにおける発火時刻の例を示す図である。
【図5】実施形態に係る設計方法における処理手順の例を示す図である。
【図6】実施形態に係る設計方法における処理の例を示すフローチャートである。
【図7】少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、離散化の対象となるスパイキングニューロンの数理モデルの例を示す図である。
図１は、離散化の対象となるスパイキングニューロンの数理モデルの例を示す図である。
【0011】
スパイキングニューロンでは、膜電位と呼ばれる内部状態が、スパイクの入力に応じて時間発展する。図１では、膜電位がｖｉ
（ｌ）（ｔ）と表記されている。図１では、階層性のニューラルネットワークが想定されており、第ｌ層のｉ番目のスパイキングニューロンが示されている。ただし、スパイキングニューラルネットワークの構造は、階層構造に限定されない。
膜電位ｖｉ （ｌ）（ｔ）が発火閾値Ｖｔｈに達すると、スパイキングニューロンがスパイクを出力する。
膜電位ｖｉ （ｌ）（ｔ）が発火閾値Ｖｔｈに達すると、スパイキングニューロンがスパイクを出力する。
【0012】
図２は、スパイキングニューロンの膜電位の時間発展の例を示す図である。図２のグラフの横軸は時刻を示す。縦軸は膜電位を示す。図２では、膜電位をｖｉ
（ｌ）と表記している。
図２のスパイキングニューロンは、時刻ｔ２ ＊（ｌ－１）、ｔ１ ＊（ｌ－１）、ｔ３ ＊（ｌ－１）のそれぞれに、第ｌ－１層のスパイキングニューロンからのスパイクの入力を受けている。スパイクの入力後、膜電位が、スパイク出力元のスパイキングニューロン毎に設定されている重みに応じた変化率で変化し続ける。また、スパイクの入力毎の膜電位の変化率は線形的に加算される。
図２のスパイキングニューロンは、時刻ｔ２ ＊（ｌ－１）、ｔ１ ＊（ｌ－１）、ｔ３ ＊（ｌ－１）のそれぞれに、第ｌ－１層のスパイキングニューロンからのスパイクの入力を受けている。スパイクの入力後、膜電位が、スパイク出力元のスパイキングニューロン毎に設定されている重みに応じた変化率で変化し続ける。また、スパイクの入力毎の膜電位の変化率は線形的に加算される。
【0013】
時刻ｔｋ
＊（ｌ）に、図２のスパイキングニューロンの膜電位が発火閾値Ｖｔｈに達し、スパイキングニューロンが発火している。発火によって膜電位が０になり、その後はスパイクの入力を受けても膜電位は変化していない。
スパイキングニューロンが発火する時刻を発火時刻と称する。発火時刻をスパイク時刻とも称する。
スパイキングニューロンが発火する時刻を発火時刻と称する。発火時刻をスパイク時刻とも称する。
【0014】
また、以下の説明では、発火時刻と、スパイク出力側のスパイキングニューロンのスパイク出力時刻と、スパイク入力側のスパイキングニューロンのスパイク入力時刻とが同じであるものとして説明する。ただし、スパイク出力側のスパイキングニューロンのスパイク出力時刻と、スパイク入力側のスパイク入力時刻との間に無視できない遅延があってもよい。その場合、遅延時間が式に示されていてもよい。
【0015】
また、発火後の膜電位は、上述した電位０から変化しないものに限定されない。例えば、発火から所定時間経過後は、スパイクの入力に応じて膜電位が変化するようにしてもよい。
スパイキングニューロンの数理モデルにおける発火前の膜電位の変化は、式（１）の微分方程式のように示すことができる。
スパイキングニューロンの数理モデルにおける発火前の膜電位の変化は、式（１）の微分方程式のように示すことができる。
【0016】
【数1】
【0017】
ｖｉ
（ｌ）（ｔ）は、第ｌ層のｉ番目のスパイキングニューロンの、時刻ｔにおける膜電位を示す。
ｗｉｊ （ｌ）は、第ｌ－１層のｊ番目のスパイキングニューロンから第ｌ層のｉ番目のスパイキングニューロンへのスパイクに対する重みを表す。
θはステップ関数を表し、式（２）のように示される。
ｗｉｊ （ｌ）は、第ｌ－１層のｊ番目のスパイキングニューロンから第ｌ層のｉ番目のスパイキングニューロンへのスパイクに対する重みを表す。
θはステップ関数を表し、式（２）のように示される。
【0018】
【数2】
【0019】
ｔｊ
＊（ｌ－１）は、第ｌ－１層のｊ番目のスパイキングニューロンの発火時刻を示す。
上述したスパイキングニューロンの数理モデルをハードウェア実装することを考える。
なお、実施形態に係る設計方法の対象となるスパイキングニューロンの数理モデルは、式（１）に示されるもの限定されない。例えば、実施形態に係る設計方法を、一般的な漏れ積分発火ニューロン(Leaky integrate-and-fire neuron)に適用することも同様に可能である。
上述したスパイキングニューロンの数理モデルをハードウェア実装することを考える。
なお、実施形態に係る設計方法の対象となるスパイキングニューロンの数理モデルは、式（１）に示されるもの限定されない。例えば、実施形態に係る設計方法を、一般的な漏れ積分発火ニューロン(Leaky integrate-and-fire neuron)に適用することも同様に可能である。
【0020】
図３は、スパイキングニューロンの回路モデルの例を示す図である。ここでいう回路モデルは、モデルを実装する回路である。
図３の回路モデルで、パルス信号またはステップ信号によるスパイクがシナプス回路（Synapse Circuit）に入力されると、シナプス回路は、重み付けされた電流を出力し続ける。
図３の回路モデルで、パルス信号またはステップ信号によるスパイクがシナプス回路（Synapse Circuit）に入力されると、シナプス回路は、重み付けされた電流を出力し続ける。
【0021】
シナプス回路が出力する電流は、合計されてコンデンサに流れて蓄電され、コンデンサに電位が生じる。このコンデンサの電位は膜電位を模擬する。
スパイク発生器（Spike Generator）は、コンデンサの電位と所定の発火閾値とを比較する。コンデンサの電位が発火閾値に達すると、スパイク発生器はスパイクを出力する。
スパイク発生器（Spike Generator）は、コンデンサの電位と所定の発火閾値とを比較する。コンデンサの電位が発火閾値に達すると、スパイク発生器はスパイクを出力する。
【0022】
１つのスパイク発生器が１回のみスパイクを出力するようにしてもよい。あるいは、スパイク発生時にコンデンサの電位をリセットする等により、１つのスパイク発生器が複数回発火し得るようにしてもよい。
スパイキングニューロンの回路モデルにおける発火前の膜電位の変化は、式（３）の微分方程式のように示すことができる。
スパイキングニューロンの回路モデルにおける発火前の膜電位の変化は、式（３）の微分方程式のように示すことができる。
【0023】
【数3】
【0024】
Ｃは、コンデンサの容量を示す。
Ｉｉｊ （ｌ）（ｔ）は、第ｌ－１層のｊ番目のスパイキングニューロンから第ｌ層のｉ番目のスパイキングニューロンへのスパイクによる膜電位の変化を模擬するための電流値を示す。
Ｉｉｊ （ｌ）（ｔ）は、第ｌ－１層のｊ番目のスパイキングニューロンから第ｌ層のｉ番目のスパイキングニューロンへのスパイクによる膜電位の変化を模擬するための電流値を示す。
【0025】
電流の有無について式（２）のステップ関数θを用いて表すと、式（３）は式（４）のように変形される。
【0026】
【数4】
【0027】
Ｉｉｊ
（ｌ）は、シナプス回路が電流を出力する場合の電流値を表す。電流のＯＮとＯＦＦとの切替は「θ（ｔ－ｔｊ
＊（ｌ－１））」で示されるので、電流値Ｉｉｊ
（ｌ）は、学習によって値が更新され得る定数として扱われる。このため、式（３）の場合と異なり式（４）では、「Ｉｉｊ
（ｌ）」に「（ｔ）」が付加されていない。
【0028】
図３の構成で、スパイク発生器による発火時刻、および、シナプス回路による重みを離散化することを考える。これらが離散化されている回路のほうが、製造容易性および電力効率の点で有利であることが考えられる。ここでいう離散化は、量子化とも称される。
【0029】
一方、一般的には、時刻が離散化されたモデルは、学習の精度が低い傾向がある。スパイキングニューロンについても、時刻が離散化された回路モデルで学習を行うと、学習の精度が低くなることが考えられる。
式（１）に示されるスパイキングニューロンの数理モデルにおいて、時刻を離散化して時間ステップ（Time Step）で表すようにすると、膜電位は式（５）のように示される。
式（１）に示されるスパイキングニューロンの数理モデルにおいて、時刻を離散化して時間ステップ（Time Step）で表すようにすると、膜電位は式（５）のように示される。
【0030】
【数5】
【0031】
式（５）では、時刻が時間ステップで表されており、ｔは、例えば０、１、２、・・・の整数値をとる。
時刻ｔにおける膜電位「ｖｉ （ｌ）（ｔ）」は、時刻ｔ－１における膜電位「ｖｉ （ｌ）（ｔ－１）」に、時間ステップの単位時間あたりの変化量「Σｊ（ｗｉｊ （ｌ）θ（ｔ－ｔｊ ＊（ｌ－１）））」を加算することで算出される。
式（５）に示される数理モデルを、図３に示される回路モデルに実装すると、式（６）のように示される。
時刻ｔにおける膜電位「ｖｉ （ｌ）（ｔ）」は、時刻ｔ－１における膜電位「ｖｉ （ｌ）（ｔ－１）」に、時間ステップの単位時間あたりの変化量「Σｊ（ｗｉｊ （ｌ）θ（ｔ－ｔｊ ＊（ｌ－１）））」を加算することで算出される。
式（５）に示される数理モデルを、図３に示される回路モデルに実装すると、式（６）のように示される。
【0032】
【数6】
【0033】
式（６）で、電流値の合計に単位時間「１」を乗算した「Σｊ（Ｉｉｊ
（ｌ）（ｔ））」によって、時刻ｔ－１から時刻ｔまでの間の、コンデンサの電荷の変化量が示される。
式（６）のように、時刻が離散化されて時間ステップで表されるモデルで学習を行う場合、学習の精度が低くなることが考えられる。
式（６）のように、時刻が離散化されて時間ステップで表されるモデルで学習を行う場合、学習の精度が低くなることが考えられる。
【0034】
また、時間ステップにおける単位時間を、離散化されていない時刻におけるどれだけの時間幅にするかで、スパイキングニューラルネットワークの演算の精度が異なることが考えられる。単位時間の時間幅を短くするほど、演算の精度が高くなると考えられる。
【0035】
一方、スパイク発生器における発火時刻の離散化で、発火時刻の刻み幅を、時間ステップにおける単位時間の時間幅に合わせる場合、単位時間の時間幅を短くすると、発火時刻の刻み幅が短いスパイク発生器が必要となる。
したがって、この場合、スパイキングニューラルネットワークの演算の精度と、スパイク発生器に対する要求仕様とのトレードオフとなる。
したがって、この場合、スパイキングニューラルネットワークの演算の精度と、スパイク発生器に対する要求仕様とのトレードオフとなる。
【0036】
また、スパイク発生器における発火時刻の離散化で、発火時刻の刻み幅を、時間ステップにおける単位時間の時間幅にかかわらず一定とする場合、単位時間の時間幅を短くすると、演算に要する時間ステップのステップ数が多くなることが考えられる。ステップ数が多くなることで演算時間が長くなり、消費電力が大きくなる。
したがって、この場合、スパイキングニューラルネットワークの演算の精度と、演算時間および消費電力とのトレードオフとなる。
したがって、この場合、スパイキングニューラルネットワークの演算の精度と、演算時間および消費電力とのトレードオフとなる。
【0037】
図４は、スパイキングニューラルネットワークにおける発火時刻の例を示す図である。図４のグラフの横軸は時刻を、入力層のスパイキングニューロンが最初に発火してからの経過時間で示す。横軸における時間の単位はミリ秒（ｍｓ）である。縦軸は、入力層、隠れ層、出力層それぞれにおけるスパイキングニューロンの識別番号を示す。
【0038】
図４の例では、時刻が時間ステップで表されており、単位時間は２ミリ秒となっている。入力層のスパイキングニューロンが最初に発火してから６ステップ後に、出力層のスパイキングニューロンが最初に発火している。
【0039】
ここで、時刻が離散化された数理モデルが、図４に示されるように時間ステップの単位時間を２ミリ秒として構成され、時刻が離散化された回路モデルも、スパイク発生器の発火時刻の刻み幅を２ミリ秒として構成されている状態を想定する。
この状態から、数理モデルにおける時間ステップの単位時間を１ミリ秒にする場合について考える。
この状態から、数理モデルにおける時間ステップの単位時間を１ミリ秒にする場合について考える。
【0040】
この場合、回路モデルのスパイク発生器を、発火時刻の刻み幅が１ミリ秒のものに交換することが考えられる。スパイク発生器を交換することで、回路モデルでも数理モデルの場合と同様の時間で演算結果を得られる。
一方、発火時刻の刻み幅が短いスパイク発生器を用意すること、および、スパイク発生器を交換することが負担となる。
一方、発火時刻の刻み幅が短いスパイク発生器を用意すること、および、スパイク発生器を交換することが負担となる。
【0041】
あるいは、回路モデルのスパイク発生器として、発火時刻の刻み幅が２ミリ秒のものをそのまま用いることも考えられる。この場合、新たなスパイク発生器を用意する必要、および、スパイク発生器を交換する必要は無い。
一方、発火時刻の刻み幅が、時間ステップの単位時間の２倍になることで、回路モデルでの演算時間が、数理モデルでの演算時間の２倍になることが考えられる。また、演算時間が長くなることで、コンデンサに蓄電される電荷がコンデンサの蓄電可能量を超える場合は、コンデンサ、または、シナプス回路を交換する必要が生じる。
一方、発火時刻の刻み幅が、時間ステップの単位時間の２倍になることで、回路モデルでの演算時間が、数理モデルでの演算時間の２倍になることが考えられる。また、演算時間が長くなることで、コンデンサに蓄電される電荷がコンデンサの蓄電可能量を超える場合は、コンデンサ、または、シナプス回路を交換する必要が生じる。
【0042】
このように、スパイク発生器の発火時刻の刻み幅を、時間ステップにおける単位時間の時間幅に合わせる場合、および、単位時間の時間幅にかかわらず一定とする場合の何れも、単位時間の時間幅の長短に関してメリットとデメリットとがある。
離散化された回路モデルを用いて学習を行った後、単位時間の時間幅を変更する場合、再学習が必要となり、学習の担当者の負担となる。離散化された数理モデルを用いて学習を行った後、単位時間の時間幅を変更する場合も、再学習が必要となり、学習の担当者の負担となる。
離散化された回路モデルを用いて学習を行った後、単位時間の時間幅を変更する場合、再学習が必要となり、学習の担当者の負担となる。離散化された数理モデルを用いて学習を行った後、単位時間の時間幅を変更する場合も、再学習が必要となり、学習の担当者の負担となる。
【0043】
そこで、実施形態に係る設計方法では、離散化されていない数理モデルを用いて学習を行った後、学習済みの数理モデルを、スパイク発生器による発火時刻、および、シナプス回路による重みが離散化された回路モデルに実装する。
図５は、実施形態に係る設計方法における処理手順の例を示す図である。コンピュータなどの装置が、自動的に、あるいは半自動的に、図５の処理を行うようにしてもよい。あるいは、スパイキングニューラルネットワークの設計者がコンピュータを用いて図５の処理を行うなど、人が図５の処理を行うようにしてもよい。
図５は、実施形態に係る設計方法における処理手順の例を示す図である。コンピュータなどの装置が、自動的に、あるいは半自動的に、図５の処理を行うようにしてもよい。あるいは、スパイキングニューラルネットワークの設計者がコンピュータを用いて図５の処理を行うなど、人が図５の処理を行うようにしてもよい。
【0044】
図５に示す処理で、装置または人は、スパイキングニューラルネットワークの離散化されていないモデルの学習を行う（ステップＳ１１）。ここでいうモデルの学習は、機械学習によってモデルのパラメータ値を調整することである。
次に、装置または人は、離散化された回路に学習済みのモデルを実装するためのパラメータ値を決定する（ステップＳ１２）。
ここで、発火閾値のスケールのパラメータβを式（１）に導入すると、式（７）を得られる。
次に、装置または人は、離散化された回路に学習済みのモデルを実装するためのパラメータ値を決定する（ステップＳ１２）。
ここで、発火閾値のスケールのパラメータβを式（１）に導入すると、式（７）を得られる。
【0045】
【数7】
【0046】
式（７）で、パラメータβは、膜電位の変化速度を調整する係数の役割を果たしている。パラメータβの値を調整することで、重みＷｉｊ
（ｌ）の値を変更する必要なしに、膜電位ｖｉ
（ｌ）が発火閾値に到達する速さを調整することができる。
パラメータβを、図２に例示される膜電位のスケールを調整するパラメータとして用いることができる。回路モデルの設計時に、スパイク発生器に設定される発火閾値に応じてパラメータβの値を設定することができる。
パラメータβを、図２に例示される膜電位のスケールを調整するパラメータとして用いることができる。回路モデルの設計時に、スパイク発生器に設定される発火閾値に応じてパラメータβの値を設定することができる。
【0047】
例えば、規格化された発火閾値の値Ｖｔｈ＝１が１ボルト（Ｖ）に相当するのに対し、発火閾値が５ボルトに設定されているスパイク発生器を使用する場合、パラメータβの値を５に設定することができる。
図２の例で、β＝５の設定に応じて、縦軸が示す電圧の値が５倍にスケーリングされることで、横軸が示す時間のスケールを変更する必要なしに、かつ、重みｗｉｊ （ｌ）の値を変更してグラフの線の傾きを調整する必要なしに、電圧値と時間との整合性をとることができる。
図２の例で、β＝５の設定に応じて、縦軸が示す電圧の値が５倍にスケーリングされることで、横軸が示す時間のスケールを変更する必要なしに、かつ、重みｗｉｊ （ｌ）の値を変更してグラフの線の傾きを調整する必要なしに、電圧値と時間との整合性をとることができる。
【0048】
式（７）に対して、重みＷｉｊ
（ｌ）および発火時刻ｔｊ
＊（ｌ－１）を離散化すると、式（８）を得られる。
【0049】
【数8】
【0050】
Ｗ（ｍｉｎ）は、重みの刻み幅を示す。
Ｗｉｊ （ｌｅｖｅｌ，ｌ）は、重みの刻み幅Ｗ（ｍｉｎ）に乗算される整数を示す。
Ｗ（ｍｉｎ）Ｗｉｊ （ｌｅｖｅｌ，ｌ）で、式（７）に示される重みＷｉｊ （ｌ）を離散化によって丸めた値を示す。
Ｗｉｊ （ｌｅｖｅｌ，ｌ）は、重みの刻み幅Ｗ（ｍｉｎ）に乗算される整数を示す。
Ｗ（ｍｉｎ）Ｗｉｊ （ｌｅｖｅｌ，ｌ）で、式（７）に示される重みＷｉｊ （ｌ）を離散化によって丸めた値を示す。
【0051】
Δｔ（ｍｏｄｅｌ）は、数理モデルにおける発火時刻の刻み幅を示す。
ｔｊ （ｓｔｅｐ，ｌ－１）は、発火時刻の刻み幅Δｔ（ｍｏｄｅｌ）に乗算される整数を示す。
ｔｊ （ｓｔｅｐ，ｌ－１）ｔ（ｍｏｄｅｌ）で、式（７）に示される発火時刻ｔｊ ＊（ｌ－１）を離散化によって丸めた値を示す。
ｔｊ （ｓｔｅｐ，ｌ－１）は、発火時刻の刻み幅Δｔ（ｍｏｄｅｌ）に乗算される整数を示す。
ｔｊ （ｓｔｅｐ，ｌ－１）ｔ（ｍｏｄｅｌ）で、式（７）に示される発火時刻ｔｊ ＊（ｌ－１）を離散化によって丸めた値を示す。
【0052】
式（８）に対して、さらに、数理モデルにおける時間スケールから回路モデルにおける時間スケールに変換するスケール変換を行う。このスケール変換は、式（９）のように示される。
【0053】
【数9】
【0054】
式（９）では、数理モデルにおける時刻をｔと表記し、回路モデルにおける時刻をｔ’と表記している。
Δｔ（Ｃｉｒｃｕｉｔ）は、回路モデルにおける発火時刻の刻み幅を示す。
Δｔ（ｍｏｄｅｌ）とΔｔ（Ｃｉｒｃｕｉｔ）との関係に式（９）を適用すると、式（１０）を得られる。
Δｔ（Ｃｉｒｃｕｉｔ）は、回路モデルにおける発火時刻の刻み幅を示す。
Δｔ（ｍｏｄｅｌ）とΔｔ（Ｃｉｒｃｕｉｔ）との関係に式（９）を適用すると、式（１０）を得られる。
【0055】
【数10】
【0056】
式（９）および式（１０）を用いて、式（８）の時間スケールを数理モデルにおける時間スケールから回路モデルにおける時間スケールに変換すると、式（１１）を得られる。
【0057】
【数11】
【0058】
式（１１）で、右辺の「Δｔ（ｍｏｄｅｌ）／Δｔ（Ｃｉｒｃｕｉｔ）」をまとめてΣの前に出し、さらに、「ｔ’」を「ｔ」と表記し直すと、式（１２）を得られる。
【0059】
【数12】
【0060】
また、式（４）に対して、電流値Ｉｉｊ
（ｌ）（ｔ）および発火時刻ｔｊ
＊（ｌ－１）を離散化すると、式（１３）を得られる。
【0061】
【数13】
【0062】
Ｉ（ｍｉｎ）は、電流値の刻み幅を示す。
Ｉｉｊ （ｌｅｖｅｌ，ｌ）は、電流値の刻み幅Ｉ（ｍｉｎ）に乗算される整数を示す。
Ｉ（ｍｉｎ）Ｉｉｊ （ｌｅｖｅｌ，ｌ）で、式（４）に示される電流値Ｉｉｊ （ｌ）（ｔ）を離散化によって丸めた値を示す。
Ｉｉｊ （ｌｅｖｅｌ，ｌ）は、電流値の刻み幅Ｉ（ｍｉｎ）に乗算される整数を示す。
Ｉ（ｍｉｎ）Ｉｉｊ （ｌｅｖｅｌ，ｌ）で、式（４）に示される電流値Ｉｉｊ （ｌ）（ｔ）を離散化によって丸めた値を示す。
【0063】
式（１２）と式（１３）とが等価になるための条件について考える。
式（１３）の「（ｄ／ｄｔ）ｖｉ （ｌ）（ｔ）」に式（１２）を代入し、ｊについて合計する前の個々の式に展開して整理すると、式（１４）を得られる。
式（１３）の「（ｄ／ｄｔ）ｖｉ （ｌ）（ｔ）」に式（１２）を代入し、ｊについて合計する前の個々の式に展開して整理すると、式（１４）を得られる。
【0064】
【数14】
【0065】
Ｗｉｊ
（ｌｅｖｅｌ，ｌ）とＩｉｊ
（ｌｅｖｅｌ，ｌ）とは、何れも離散化による整数でありＷｉｊ
（ｌｅｖｅｌ，ｌ）＝Ｉｉｊ
（ｌｅｖｅｌ，ｌ）である。Ｗｉｊ
（ｌｅｖｅｌ，ｌ）＝Ｉｉｊ
（ｌｅｖｅｌ，ｌ）が任意の整数値をとるときに式（１４）が成り立つための条件は、式（１５）のように表される。
【0066】
【数15】
【0067】
図５のステップＳ１２では、装置または人は、式（１５）を満たすように、各パラメータの値を決定する。例えば、装置または人が、式（１５）の制約条件の下で、スパイキングニューラルネットワークの認識性能および電力効率がなるべく高くなるように、パラメータ値を決定するようにしてもよい。
【0068】
スパイキングニューロンモデルを実装するハードウェアの仕様が決まっている場合、装置または人が、式（１５）にハードウェアの仕様を入力して、数理モデルの離散化のパラメータ値を決定するようにしてもよい。
例えば、ハードウェアの仕様が以下のように決まっている場合について考える。
例えば、ハードウェアの仕様が以下のように決まっている場合について考える。
【0069】
電流値の刻み幅：Ｉ（ｍｉｎ）＝５［ｎＡ］
発火閾値：β＝０．５［Ｖ］
隠れ層のコンデンサの容量：Ｃ（ｈｉｄｄｅｎ）＝３００［ｆＦ］
出力層のコンデンサの容量：Ｃ（ｏｕｔｐｕｔ）＝３００［ｆＦ］
発火時刻の刻み幅：Δｔ（ｃｉｒｃｕｉｔ）＝１０［ｎｓ］
発火閾値：β＝０．５［Ｖ］
隠れ層のコンデンサの容量：Ｃ（ｈｉｄｄｅｎ）＝３００［ｆＦ］
出力層のコンデンサの容量：Ｃ（ｏｕｔｐｕｔ）＝３００［ｆＦ］
発火時刻の刻み幅：Δｔ（ｃｉｒｃｕｉｔ）＝１０［ｎｓ］
【0070】
この場合、式（１５）に仕様値を入力すると式（１６）のようになる。
【0071】
【数16】
【0072】
装置または人が、Δｔ（ｍｏｄｅｌ）Ｗ（ｍｉｎ）＝３．３３・１０－４を満たすΔｔ（ｍｏｄｅｌ）およびＷ（ｍｉｎ）で、スパイキングニューラルネットワークの認識性能および電力効率がなるべく高くなるように、Δｔ（ｍｏｄｅｌ）およびＷ（ｍｉｎ）の値を決定するようにしてもよい。
【0073】
数理モデルの離散化のパラメータ値について要求仕様が決まっている場合、装置または人が、決まっている要求仕様を式（１５）に入力して、得られる条件を満たすように、ハードウェアの仕様を決定するようにしてもよい。数理モデルの離散化のパラメータ値は、例えばΔｔ（ｍｏｄｅｌ）の値およびｗ（ｍｉｎ）の値である。ハードウェアの仕様は、例えば、Ｉ（ｍｉｎ）の値、βの値、Ｃの値、および、Δｔ（ｃｉｒｃｕｉｔ）の値である。
数理モデル、および、回路モデルの何れについても、式（１５）に示されるパラメータの値が決まっていない場合、装置または人が、スパイキングニューラルネットワークに求められる性能に基づいて、数理モデルの離散化のパラメータ値を決定し、決定したパラメータ値を式（１５）に入力してハードウェアの仕様を決定するようにしてもよい。
数理モデル、および、回路モデルの何れについても、式（１５）に示されるパラメータの値が決まっていない場合、装置または人が、スパイキングニューラルネットワークに求められる性能に基づいて、数理モデルの離散化のパラメータ値を決定し、決定したパラメータ値を式（１５）に入力してハードウェアの仕様を決定するようにしてもよい。
【0074】
図５のステップＳ１２の後、装置または人は、学習済みのスパイキングニューラルネットワークを、重みおよび発火時刻が離散化された数理モデルに変換する（ステップＳ１３）。具体的には、装置または人は、学習済みのスパイキングニューラルネットワークに含まれるスパイキングニューロンモデルの各々を、ステップＳ１２で得られたΔｔ（ｍｏｄｅｌ）およびｗ（ｍｉｎ）の値を満たすように、スパイキングニューロンの離散化モデルに置き換える。スパイキングニューロンモデル間の接続関係は、変換前のスパイキングニューラルネットワークの場合と同様とする。
【0075】
次に、装置または人は、重みおよび発火時刻が離散化された数理モデルを電流値および発火時刻が離散化された回路モデルに変換することで、スパイキングニューラルネットワークの回路モデルを設計する（ステップＳ１４）。具体的には、装置または人は、重みおよび発火時刻が離散化された数理モデルにおけるスパイキングニューロンモデルの各々を、ステップＳ１２で得られたＩ（ｍｉｎ）、β、Ｃ、および、Δｔ（ｃｉｒｃｕｉｔ）の値を満たすように、スパイキングニューロンの回路モデルに置き換える。スパイキングニューロンモデル間の接続関係は、変換前のスパイキングニューラルネットワークの場合と同様とする。
ステップＳ１４の後、人または装置は、図５の処理を終了する。
ステップＳ１４の後、人または装置は、図５の処理を終了する。
【0076】
図５の処理の後、装置が自動または半自動で、図５の処理で設計されたスパイキングニューラルネットワークの回路モデルを生成することで、学習済みのスパイキングニューラルネットワークをハードウェア実装するようにしてもよい。あるいは、人が装置を用いて、図５の処理で設計されたスパイキングニューラルネットワークの回路モデルを生成することで、学習済みのスパイキングニューラルネットワークをハードウェア実装するようにしてもよい。
【0077】
以上のように、数理モデルにおける発火時刻の刻み幅と、数理モデルにおける重みの刻み幅との積が、スパイク発生器による発火時刻の刻み幅と、シナプス回路の出力電流値の最小刻み幅との積を、スパイク発生器における発火閾値電圧と、膜電位を模擬するコンデンサの容量との積で除算した値に等しくなるように、スパイク発生器による発火時刻の刻み幅、シナプス回路の出力電流値の最小刻み幅、スパイク発生器における発火閾値電圧、コンデンサの容量、数理モデルにおける発火時刻の刻み幅、または、数理モデルにおける重みの刻み幅の少なくとも何れかを決定する。
【0078】
この設計方法で得られるパラメータ値を用いて、発火時刻および重みが離散化されていない学習済みのスパイキングニューラルネットワークを、発火時刻および重みが離散化された数値モデルによるスパイキングニューラルネットワーク変換し、さらに、電流値および重みが離散化された回路モデルによるスパイキングニューラルネットワークに変換することができる。
この設計方法によれば、発火時刻および重みが離散化されていないスパイキングニューラルネットワークで学習を行える点で学習の精度が比較的高く、かつ、学習済みのニューラルネットワークにおける発火時刻を離散化することができる。
この設計方法によれば、発火時刻および重みが離散化されていないスパイキングニューラルネットワークで学習を行える点で学習の精度が比較的高く、かつ、学習済みのニューラルネットワークにおける発火時刻を離散化することができる。
【0079】
また、スパイク発生器による発火時刻の刻み幅と、シナプス回路の出力電流値の最小刻み幅と、スパイク発生器における発火閾値電圧と、コンデンサの容量との仕様に基づいて、数理モデルにおける発火時刻の刻み幅と、数理モデルにおける重みの刻み幅とを決定する。
【0080】
この設計方法によれば、スパイキングニューラルネットワークの回路モデルの仕様が決まっている場合に、スパイキングニューラルネットワークの回路モデルの仕様に整合するように、スパイキングニューラルネットワークの数理モデルの設計パラメータ値を決定することができる。
【0081】
また、数理モデルにおける発火時刻の刻み幅と、数理モデルにおける重みの刻み幅との要求仕様に基づいて、スパイク発生器による発火時刻の刻み幅と、シナプス回路の出力電流値の最小刻み幅と、スパイク発生器における発火閾値電圧と、コンデンサの容量とを決定する。
【0082】
この設計方法によれば、発火時刻と重みとが離散化された数理モデルによるスパイキングニューラルネットワークに対する要求仕様が決まっている場合に、その要求仕様に整合するように、スパイキングニューラルネットワークの回路モデルの仕様を決定することができる。
【0083】
また、設計方法は、発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いるスパイキングニューラルネットワークの学習を行うことをさらに含む。上記の数理モデルにおける発火時刻の刻み幅、および、数理モデルにおける重みの刻み幅は、発火時刻および重みの何れも離散化されていないスパイキングニューロンモデルを用いる学習済みのスパイキングニューラルネットワークを、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いるスパイキングニューラルネットワークに変換するための設計値である。上記のスパイク発生器による発火時刻の刻み幅、シナプス回路の出力電流値の最小刻み幅、スパイク発生器における発火閾値電圧、および、膜電位を模擬するコンデンサの容量は、発火時刻および重みが離散化されたスパイキングニューロンの数理モデルを用いるスパイキングニューラルネットワークを、発火時刻および電流値が離散化されたスパイキングニューロンの回路モデルを用いるスパイキングニューラルネットワークのハードウェアに実装するための設計値である。
【0084】
この設計方法で得られるパラメータ値を用いて、発火時刻および重みが離散化されていない学習済みのスパイキングニューラルネットワークを、発火時刻および重みが離散化された数値モデルによるスパイキングニューラルネットワーク変換し、さらに、電流値および重みが離散化された回路モデルによるスパイキングニューラルネットワークに変換することができる。
この設計方法によれば、発火時刻および重みが離散化されていないスパイキングニューラルネットワークで学習を行える点で学習の精度が比較的高く、かつ、学習済みのニューラルネットワークにおける発火時刻を離散化することができる。
この設計方法によれば、発火時刻および重みが離散化されていないスパイキングニューラルネットワークで学習を行える点で学習の精度が比較的高く、かつ、学習済みのニューラルネットワークにおける発火時刻を離散化することができる。
【0085】
図６は、実施形態に係る設計方法における処理の例を示すフローチャートである。図６に示す設計方法は、パラメータ値を決定すること（ステップＳ６１１）を含む。
パラメータ値を決定すること（ステップＳ６１１）では、数理モデルにおける発火時刻の刻み幅と、数理モデルにおける重みの刻み幅との積が、スパイク発生器による発火時刻の刻み幅と、シナプス回路の出力電流値の最小刻み幅との積を、スパイク発生器における発火閾値電圧と、膜電位を模擬するコンデンサの容量との積で除算した値に等しくなるように、スパイク発生器による発火時刻の刻み幅、シナプス回路の出力電流値の最小刻み幅、スパイク発生器における発火閾値電圧、コンデンサの容量、数理モデルにおける発火時刻の刻み幅、または、数理モデルにおける重みの刻み幅の少なくとも何れかを決定する。
パラメータ値を決定すること（ステップＳ６１１）では、数理モデルにおける発火時刻の刻み幅と、数理モデルにおける重みの刻み幅との積が、スパイク発生器による発火時刻の刻み幅と、シナプス回路の出力電流値の最小刻み幅との積を、スパイク発生器における発火閾値電圧と、膜電位を模擬するコンデンサの容量との積で除算した値に等しくなるように、スパイク発生器による発火時刻の刻み幅、シナプス回路の出力電流値の最小刻み幅、スパイク発生器における発火閾値電圧、コンデンサの容量、数理モデルにおける発火時刻の刻み幅、または、数理モデルにおける重みの刻み幅の少なくとも何れかを決定する。
【0086】
図６に示す設計方法で得られるパラメータ値を用いて、発火時刻および重みが離散化されていない学習済みのスパイキングニューラルネットワークを、発火時刻および重みが離散化された数値モデルによるスパイキングニューラルネットワーク変換し、さらに、電流値および重みが離散化された回路モデルによるスパイキングニューラルネットワークに変換することができる。
図６に示す設計方法によれば、発火時刻および重みが離散化されていないスパイキングニューラルネットワークで学習を行える点で学習の精度が比較的高く、かつ、学習済みのニューラルネットワークにおける発火時刻を離散化することができる。
図６に示す設計方法によれば、発火時刻および重みが離散化されていないスパイキングニューラルネットワークで学習を行える点で学習の精度が比較的高く、かつ、学習済みのニューラルネットワークにおける発火時刻を離散化することができる。
【0087】
図７は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
図７に示す構成において、コンピュータ７００は、ＣＰＵ（Central Processing Unit、中央処理装置）７１０と、主記憶装置７２０と、補助記憶装置７３０と、インタフェース７４０とを備える。
図７に示す構成において、コンピュータ７００は、ＣＰＵ（Central Processing Unit、中央処理装置）７１０と、主記憶装置７２０と、補助記憶装置７３０と、インタフェース７４０とを備える。
【0088】
図５の処理、および、図６の処理のうち何れか１つ以上またはその一部が、コンピュータ７００で実行されてもよい。その場合、上述した各処理は、プログラムの形式で補助記憶装置７３０に記憶されている。ＣＰＵ７１０は、プログラムを補助記憶装置７３０から読み出して主記憶装置７２０に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ７１０は、プログラムに従って、上述した処理のための記憶領域を主記憶装置７２０に確保する。上述した処理のための通信は、インタフェース７４０が通信機能を有し、ＣＰＵ７１０の制御に従って通信を行うことで実行される。上述した処理のためのユーザとのインタラクションは、インタフェース７４０が表示装置および入力デバイスを備え、ＣＰＵ７１０の制御に従って各種画像の表示を行い、ユーザ操作を受け付けることで実行される。
【0089】
図５の処理がコンピュータ７００で実行される場合、ステップＳ１１からＳ１４の各処理は、プログラムの形式で補助記憶装置７３０に記憶されている。ＣＰＵ７１０は、プログラムを補助記憶装置７３０から読み出して主記憶装置７２０に展開し、当該プログラムに従って上記処理を実行する。
【0090】
また、ＣＰＵ７１０は、プログラムに従って、図５の処理のための記憶領域を主記憶装置７２０に確保する。
【0091】
図６の処理がコンピュータ７００で実行される場合、ステップＳ６１１の処理は、プログラムの形式で補助記憶装置７３０に記憶されている。ＣＰＵ７１０は、プログラムを補助記憶装置７３０から読み出して主記憶装置７２０に展開し、当該プログラムに従って上記処理を実行する。
【0092】
また、ＣＰＵ７１０は、プログラムに従って、図６の処理のための記憶領域を主記憶装置７２０に確保する。
【0093】
なお、図５の処理、および、図６の処理の全部または一部を実行するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより各部の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳ（Operating System）や周辺機器等のハードウェアを含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ（Read Only Memory）、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ（Read Only Memory）、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよい。
【0094】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【産業上の利用可能性】
【0095】
本発明は、設計方法および記録媒体に適用してもよい。
【符号の説明】
【0096】
７００ コンピュータ
７１０ ＣＰＵ
７２０ 主記憶装置
７３０ 補助記憶装置
７４０ インタフェース
７１０ ＣＰＵ
７２０ 主記憶装置
７３０ 補助記憶装置
７４０ インタフェース
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】