特許7605572IP Force 特許公報全文掲載

技術分野

メモリセルに関し、より詳細には、1つのトランジスタ(1T)と1つの磁気抵抗ランダムアクセスメモリ(MRAM)デバイスとを含むメモリセル、並びに、そのようなセルの製造方法

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1A】 本明細書で説明する様々な断面を示す図であり、X-Xは半導体フィンの長手方向に沿った断面であり、Y-Yは半導体フィンの隣接する対に垂直であるとともにそれらの間にあり、かつソース/ドレイン領域のうちの1つの中にある断面である。
【図1B】 本発明の一実施形態で使用することができる例示的な構造のX-X断面図であり、この例示的な構造は、基板の表面から上方に延びる複数の半導体フィンと、各半導体フィンに対して垂直に配向し、その一部をまたぐ複数のゲート構造と、各ゲート構造に隣接して位置するソース/ドレイン構造と、各ソース/ドレイン構造上に存在するソース/ドレイン・コンタクト構造とを含む。
【図1C】 図1Bに示す例示的な構造のY-Y断面図である。
【図2A】 複数のゲート構造のうちの第1のゲート構造のソース/ドレイン・コンタクト構造の一方に接触するボトム電極を形成した後の、図1Bの例示的な構造のX-X断面図であり、ボトム電極は誘電体材料層中に埋め込まれている。
【図2B】 図2Aに示す例示的な構造のY-Y断面図である。
【図3A】 誘電体材料層及び埋込みボトム電極上に多層磁気トンネル接合(MTJ)材料スタックを形成し、MTJ材料スタック上にトップ電極層を形成した後の、図2Aの例示的な構造のX-X断面図である。
【図3B】 図3Aに示す例示的な構造のY-Y断面図である。
【図4A】 トップ電極層及びMTJ材料スタックをパターニングして、少なくとも埋込みボトム電極上にトップ電極及びMTJピラーをそれぞれ設けた後の、図3Aの例示的な構造のX-X断面図である。
【図4B】 図4Aに示す例示的な構造のY-Y断面図である。
【図5A】 MTJピラー及びトップ電極に横方向に隣接する誘電体材料スペーサを形成した後の、図4Aの例示的な構造のX-X断面図である。
【図5B】 図5Aに示す例示的な構造のY-Y断面図である。
【図6A】 第1のゲート構造のソース/ドレイン・コンタクト構造の他方の表面を物理的に露出させるコンタクト開口部が形成された有機平坦化層(OPL)を形成した後の、図5Aの例示的な構造のX-X断面図である。
【図6B】 図6Aに示す例示的な構造のY-Y断面図である。
【図7A】 OPLを除去した後の、図6Aの例示的な構造のX-X断面図である。
【図7B】 図7Aに示す例示的な構造のY-Y断面図である。
【図8A】 導電性金属含有層及びコンタクト金属含有層を形成した後の、図7Aの例示的な構造のX-X断面図である。
【図8B】 図8Aに示す例示的な構造のY-Y断面図である。
【図9A】 コンタクト金属含有層及び導電性金属含有層の両方を凹ませた後の、図8Aの例示的な構造のX-X断面図である。
【図9B】 図9Aに示す例示的な構造のY-Y断面図である。
【図10A】 凹部コンタクト金属含有層及び凹部導電性金属含有層上にハードマスクキャップを形成した後の、図9Aの例示的な構造のX-X断面図である。
【図10B】 図10Aに示す例示的な構造のY-Y断面図である。
【図11A】 別のOPLを形成し、次いでソース/ドレイン領域に存在する別のOPL、ハードマスク、凹部コンタクト金属含有層及び凹部導電性金属含有層をパターニングした後の、図10Aの例示的な構造の断面図である。
【図11B】 図11Aに示す例示的な構造のY-Y断面図である。
【図12A】 別のOPLを除去した後の、図11Aの例示的な構造のX-X断面図である。
【図12B】 図12Aに示す例示的な構造のY-Y断面図である。
【図13A】 低k誘電率充填材料を形成し、低k誘電率充填材料を平坦化した後の、図12Aの例示的な構造のX-X断面図である。
【図13B】 図13Aに示す例示的な構造のY-Y断面図である。
【図14A】 上部コンタクト構造が形成されたBEOL誘電体材料層を形成した後の、図13Aの例示的な構造のX-X断面図である。
【図14B】 図14Aに示す例示的な構造のY-Y断面図である。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります