特許 7605636 集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-16

(45)【発行日】2024-12-24

(54)【発明の名称】集積回路

(51)【国際特許分類】

   G06F 11/07 20060101AFI20241217BHJP

   G06F 11/10 20060101ALI20241217BHJP

   G06F 15/78 20060101ALI20241217BHJP

【ＦＩ】

G06F11/07 166

G06F11/07 140N

G06F11/10 662

G06F15/78 516

G06F15/78 530

【請求項の数】 2

(21)【出願番号】P 2021001209

(22)【出願日】2021-01-07

(65)【公開番号】P2022106326

(43)【公開日】2022-07-20

【審査請求日】2023-12-15

(73)【特許権者】

【識別番号】000136136

【氏名又は名称】株式会社ＰＦＵ

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】麦元 徹

(72)【発明者】

【氏名】岸 明奈

【審査官】坂庭 剛史

(56)【参考文献】

【文献】特開２００２－０７３４２７（ＪＰ，Ａ）

【文献】特開２００４－２３４２６３（ＪＰ，Ａ）

【文献】特開平０８－０１６４２０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０３６４３３９（ＵＳ，Ａ１）

【文献】特開２０１８－０５５３３７（ＪＰ，Ａ）

【文献】特開２００９－２５８９８５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／０７

Ｇ０６Ｆ １１／１０

Ｇ０６Ｆ １５／７８

(57)【特許請求の範囲】

【請求項1】

メモリコントローラと、システムエージェントと、割込コントローラを有するＣＰＵコアとを具備する集積回路であって、
前記メモリコントローラが、第一メモリから出力されたデータにコレクタブルエラーが発生したことを検出したときに、前記コレクタブルエラーが発生したことを示すコレクタブルエラー通知を前記システムエージェントへ送信し、
前記システムエージェントが、前記コレクタブルエラー通知を受信したときに、前記コレクタブルエラー通知に基づいてマシンチェックエラーを検出し、前記コレクタブルエラー通知に応じてマシンチェックエラー割込を前記割込コントローラへ送信し、
前記割込コントローラが、前記マシンチェックエラー割込を受信したときに、前記マシンチェックエラー割込をシステム管理割込に変換し、前記システム管理割込を前記ＣＰＵコアへ送信することにより、前記ＣＰＵコアの動作モードを非システム管理モードからシステム管理モードへ移行させ、
前記動作モードが前記システム管理モードにある前記ＣＰＵコアが、システム管理割込ハンドラを実行することにより、前記コレクタブルエラーの情報を第二メモリに記録する、
集積回路。

【請求項2】

メモリコントローラと、システムエージェントと、割込コントローラを有するＣＰＵコアとを具備する集積回路であって、
マシンチェックエラーが発生したことを示すマシンチェックエラー通知を出力可能な第一ピンと、
前記マシンチェックエラー通知を受信したときにシステム管理割込を出力する第二ピンであって、前記第一ピンと接続された前記第二ピンと、
をさらに具備し、
前記メモリコントローラが、第一メモリから出力されたデータにアンコレクタブルエラーが発生したことを検出したときに、前記アンコレクタブルエラーが発生したことを示すアンコレクタブルエラー通知を前記システムエージェントへ送信し、
前記システムエージェントが、前記アンコレクタブルエラー通知を受信したときに、前記アンコレクタブルエラー通知に基づいて前記マシンチェックエラーを検出し、前記アンコレクタブルエラー通知に応じて前記第一ピンに前記マシンチェックエラー通知を出力させ、
前記第二ピンが、前記第一ピンから前記マシンチェックエラー通知を受信したときに、前記システム管理割込を前記割込コントローラへ出力し、
前記割込コントローラが、前記システム管理割込を受信したときに、受信した前記システム管理割込を前記ＣＰＵコアへ転送することにより、前記ＣＰＵコアの動作モードを非システム管理モードからシステム管理モードへ移行させ、
前記動作モードが前記システム管理モードにある前記ＣＰＵコアが、システム管理割込ハンドラを実行することにより、前記アンコレクタブルエラーの情報を第二メモリに記録する、
集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、集積回路に関する。

【背景技術】

【0002】

ＣＰＵ（Central Processing Unit）コア、メモリコントローラ、システムエージェント、及び、ＩＯ（Input/Output）コントローラ等、コンピュータシステムの基本動作に必要な機能を１つの半導体チップに内蔵したモジュールとして、ＳｏＣ（System on Chip）と呼ばれる集積回路が知られている。ＳｏＣは、メモリや各種のＩＯデバイスと接続されて使用される。

【0003】

ＳｏＣでは１つの半導体チップ上でコンピュータの基本システムが動作可能であるため、ＳｏＣを電子機器に実装することにより電子機器を小型化できる。一方で、ＳｏＣは大量生産品であり、かつ、ＳｏＣの製造はベンダーに依存しているため、ユーザが求める仕様変更をＳｏＣに対して行うことは容易ではない。

【0004】

ここで、広く普及しているＳｏＣの一つとして、Intel Atom（登録商標）シリーズのＳｏＣ（以下では「ＩＡシリーズＳｏＣ」と呼ぶことがある）が挙げられる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１７－０９１０７７号公報

【文献】特開２０１８－０５５３３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ここで、ＩＡシリーズＳｏＣに内蔵されているメモリコントローラ（以下では「ＩＡメモリコントローラ」と呼ぶことがある）は、ＳｏＣに接続されたメモリからＳｏＣへ出力されるデータ（以下では「メモリデータ」と呼ぶことがある）に発生したエラー（以下では「メモリエラー」と呼ぶことがある）を検出することが可能である。しかし、ＩＡメモリコントローラは、メモリエラーを検出した場合でも、メモリエラーをハンドリングするためのシステム管理割込（System Management Interrupt，以下では「ＳＭＩ」と呼ぶことがある）をＣＰＵコアへ直接伝える機能を有していない。このため、ＩＡシリーズＳｏＣを実装する電子機器では、発生したメモリエラーを記録しておくことが困難であった。

【0007】

そこで、本開示では、発生したメモリエラーを記録しておくことが可能な技術を提案する。

【課題を解決するための手段】

【0008】

本開示の集積回路は、メモリコントローラと、システムエージェントと、割込コントローラを有するＣＰＵコアとを有する。前記メモリコントローラは、前記集積回路に接続された第一メモリから出力されたデータにエラーが発生したことを検出したときに、前記エラーが発生したことを示すエラー通知を前記システムエージェントへ送信する。前記システムエージェントは、前記エラー通知を受信したときに、前記エラー通知に基づいてマシンチェックエラーを検出する。前記割込コントローラは、前記システムエージェントによって前記マシンチェックエラーが検出されたときに、システム管理割込を前記ＣＰＵコアへ送信することにより、前記ＣＰＵコアの動作モードを非システム管理モードからシステム管理モードへ移行させる。前記動作モードが前記システム管理モードにある前記ＣＰＵコアは、システム管理割込ハンドラを実行することにより、前記エラーの情報を、前記集積回路に接続された第二メモリに記録する。

【発明の効果】

【0009】

開示の技術によれば、発生したメモリエラーを記録しておくことが可能となる。

【図面の簡単な説明】

【0010】

【図1】図１は、本開示の実施例のＳｏＣの構成例を示す図である。

【図2】図２は、本開示の実施例のメモリエラーレジスタの構成例を示す図である。

【図3】図３は、本開示の実施例の第二マシンチェックレジスタの構成例を示す図である。

【図4】図４は、本開示の実施例のＳｏＣにおける処理手順の一例を示すフローチャートである。

【発明を実施するための形態】

【0011】

以下、本開示の実施例を図面に基づいて説明する。

【0012】

［実施例］
＜ＳｏＣの構成＞
図１は、本開示の実施例のＳｏＣの構成例を示す図である。図１において、ＳｏＣ１は、ＣＰＵコア３と、メモリコントローラ４と、システムエージェント５と、ＩＯコントローラ７と、ＩＯファブリック９と、ＳＰＩ（Serial Peripheral Interface）８とを有し、メモリ２及びＢＩＯＳ（Basic Input Output System）フラッシュメモリ６に接続されて使用される。メモリ２はメモリコントローラ４に接続され、ＢＩＯＳフラッシュメモリ６はＳＰＩ８に接続される。ＳｏＣ１は集積回路の一例であり、ＳｏＣ１の一例としてＩＡシリーズＳｏＣが挙げられる。

【0013】

ＣＰＵコア３は、割込コントローラ３１と、キャッシュ４１とを有する。割込コントローラ３１は、ＬＶＴ（Local Vector Table）３２を有する。メモリコントローラ４は、メモリエラーレジスタ１１を有する。システムエージェント５は、マシンチェックレジスタ６０を有する。ＩＯコントローラ７は、機能設定レジスタ５１と、ＧＰＩＯ（General Purpose Input Output）ピン５２と、ＳＭＩピン５３とを有する。

【0014】

ＳｏＣ１に接続されるメモリ２は、ＳＭＲＡＭ（System Management Random Access Memory）空間２１を有する。ＳＭＲＡＭ空間２１には、ＳＭＲＡＭ空間２１内でＳＭＩに対する処理（以下では「ＳＭＩ処理」と呼ぶことがある）を行うＳＭＩハンドラ２２が予め記憶されている。ＳＭＲＡＭ空間２１は、メモリ２内の独立したアドレス空間であり、ＣＰＵコア３の動作モードがシステム管理モード（System Management Mode）にあるときにアクセス可能である一方で、ＣＰＵコア３の動作モードがシステム管理モード以外のモード（以下では「非システム管理モード」と呼ぶことがある）にあるときは、アクセス不可である。

【0015】

＜メモリエラーレジスタの構成＞
図２は、本開示の実施例のメモリエラーレジスタの構成例を示す図である。図２に示すように、メモリエラーレジスタ１１は、最下位ビットの０ビット目から順に、１６ビットのRV（Reserved）フィールドと、ＥＣＣ（Error Correction Code）シンドロームコードがセットされる８ビットのSYNDROMEフィールドと、エラーチャンク番号がセットされる１ビットのERR_CHUNKフィールドと、エラーバースト番号がセットされる２ビットのERR_BURSTフィールドと、ＵＥ（Uncorrectable Error）検出フラグがセットされる１ビットのUEフィールドと、ＣＥ（Correctable Error）検出フラグがセットされる１ビットのCEフィールドと、２ビットのRV（Reserved）フィールドと、メモリエラーレジスタ１１が全クリアされるときにセットされるCLEARフィールドとを有する。

【0016】

メモリエラーレジスタ１１の全フィールドの初期値はオール“０”である。SYNDROMEフィールドには、６４ビットのメモリデータにおいてエラーが発生したビットを示す値（以下では「エラービット値」と呼ぶことがある）がセットされる。ERR_CHUNKフィールドには、下位３２バイトのチャンクにメモリエラーが発生したときに“０”がセットされ、上位３２バイトのチャンクにメモリエラーが発生したときに“１”がセットされる。ERR_BURSTフィールドには、チャンク内のメモリエラーのバースト番号がセットされる。UEフィールドには、メモリコントローラ４が訂正不可能な誤り（Uncorrectable Error，以下では「ＵＥ」と呼ぶことがある）がメモリデータに発生したときに“１”がセットされる。CEフィールドには、メモリコントローラ４が訂正可能な誤り（Correctable Error，以下では「ＣＥ」と呼ぶことがある）がメモリデータに発生したときに“１”がセットされる。CLEARフィールドには、メモリエラーレジスタ１１が全クリアされるときに“１”がセットされる。

【0017】

＜マシンチェックレジスタの構成＞
図１に示すように、マシンチェックレジスタ６０は、IA32_MCi_CTL2_MSRと呼ばれる第一マシンチェックレジスタ６１と、IA32_MCi_STATUSと呼ばれる第二マシンチェックレジスタ６２とから形成される。

【0018】

図３は、本開示の実施例の第二マシンチェックレジスタの構成例を示す図である。図３に示すように、第二マシンチェックレジスタ６２は、最下位ビットの０ビット目から順に、マシンチェックエラーコードがセットされる１６ビットのマシンチェックエラーコードフィールドと、モデル固有の詳細エラーコードがセットされる１６ビットの詳細エラーコードフィールドと、その他の情報がセットされる２９ビットのその他情報フィールドと、マシンチェックの要因がＵＥであるかＣＥであるかを示すフラグがセットされる１ビットのUCフィールドと、その他の情報がセットされる１ビットのその他情報フィールドと、マシンチェックエラーの発生の有無を示すフラグがセットされるVALフィールドとを有する。

【0019】

第二マシンチェックレジスタ６２の全フィールドの初期値はオール“０”である。マシンチェックエラーコードフィールドには、メモリエラーが発生したときに“009Xh”がセットされ、メモリエラー以外のエラーが発生したときに“0408h”がセットされる。詳細エラーコードフィールドには、ＵＥが要因のマシンチェックエラーが発生したときに“0009h”がセットされ、ＣＥが要因のマシンチェックエラーが発生したときに“000Ah”がセットされ、ＵＥ及びＣＥ以外が要因のマシンエラーが発生したときには、“0009h”及び“000Ah”以外の値がセットされる。UCフィールドには、マシンチェックの要因がＣＥであるときは“０”がセットされ、マシンチェックの要因がＵＥであるときは“１”がセットされる。VALフィールドには、マシンチェックエラーが発生していないときに“０”がセットされ、マシンチェックエラーが発生したときに“１”がセットされる。

【0020】

＜ＳｏＣの動作＞
ＳｏＣ１に接続されるメモリ２に記憶されているメモリデータには６４ビット毎に８ビットの誤り訂正用データが付加されている。メモリコントローラ４は、８ビットの誤り訂正用データを用いて６４ビットのメモリデータにおいて１ビットの誤りを訂正することが可能な誤り訂正機能を有する。一方で、６４ビットのメモリデータにおいて同時に２ビット以上の誤りが発生したときは、メモリコントローラ４は、誤り自体を検出することは可能だが、誤りを訂正することは不可能である。メモリデータにＣＥが複数回、または、ＵＥが１回でも発生したときは、ソフトエラーではなくハードエラーとしてメモリ２の不良が疑われる。また、メモリデータにＣＥが発生した場合でも、メモリコントローラ４は誤りを訂正することが可能であるため、コンピュータシステムの動作は継続可能である。一方で、メモリデータにＵＥが発生したときは、メモリコントローラ４は誤りを訂正することが不可能であるため、一般的にはハングアップやブルースクリーン／カーネルパニックが発生してコンピュータシステムの動作は停止する。

【0021】

また、ＳｏＣ１のメモリコントローラ４は、メモリ２から出力されるデータにエラーを検出した場合でも、メモリエラーをハンドリングするためのＳＭＩをＣＰＵコア３へ直接伝える機能を有していない。

【0022】

以下、ＢＩＯＳの初期設定からＯＳ（Operating System）の動作開始までのＳｏＣの動作と、メモリデータにＣＥが発生する場合のＳｏＣの動作と、メモリデータにＵＥが発生する場合のＳｏＣの動作とに分けて説明する。

【0023】

＜ＢＩＯＳの初期設定からＯＳ（Operating System）の動作開始までのＳｏＣの動作＞
ＳｏＣが実装されている電子機器の電源がオンにされると、ＣＰＵコア３は、ＢＩＯＳフラッシュメモリ６に予め格納されたＢＩＯＳ初期化処理プログラムをキャッシュ及びメモリ２に読み込んで実行する。

【0024】

ＢＩＯＳ初期化処理プログラムの実行により、ＣＰＵコア３は、第一マシンチェックレジスタ６１に対して、コレクタブルなマシンチェックエラー割込（Corrected Machine Check Error Interrupt，以下では「ＣＭＣＩ」と呼ぶことがある）の有効化と、割込コントローラ３１に通知されるＣＭＣＩの生成条件となるＣＥ発生回数（以下では「ＣＭＣＩ生成条件」と呼ぶことがある）とを設定する。例えば、ＣＭＣＩ生成条件が１回（“0001h”）に設定されることにより、ＣＥが発生したときにシステムエージェント５から割込コントローラ３１にＣＭＣＩを通知することが可能になる。

【0025】

また、ＢＩＯＳ初期化処理プログラムの実行により、ＣＰＵコア３は、ＬＶＴ３２における割込伝達モードをＣＭＣＩからＳＭＩへの変換モードに設定する。本設定により、割込コントローラ３１がＣＭＣＩをＳＭＩに変換することが可能になるので、システムエージェント５から割込コントローラ３１に送信されるＣＭＣＩをＳＭＩとしてＣＰＵコア３に伝達することが可能になる。

【0026】

また、ＢＩＯＳ初期化処理プログラムの実行により、ＣＰＵコア３は、マシンチェックエラーが発生したことを示す通知（以下では「マシンチェックエラー通知」と呼ぶことがある）を出力可能なピン（以下では「ＭＣＥＲＲピン」と呼ぶことがある）としてＧＰＩＯピン５２が機能するように機能設定レジスタ５１を設定する。図１に示すように、ＳＭＩピン５３がＧＰＩＯピン５２とプリント基板のパターン配線で接続されることで、ＧＰＩＯピン５２がアサートされたときにＳＭＩピン５３もアサートされて、アサートされたＳＭＩピン５３はＳＭＩを割込コントローラ３１へ出力する。よって、本設定により、メモリデータにＵＥが発生すると、ＧＰＩＯピン５２がアサートされることにより、ＩＯコントローラ７からＣＰＵコア３にＳＭＩを送信することが可能になる。

【0027】

ＢＩＯＳ初期化処理プログラムの実行完了後、ＯＳが起動してメモリテストプログラムが開始される。

【0028】

以下では、メモリテストプログラムの実行中に、メモリデータにＣＥまたはＵＥが発生する場合について説明する。

【0029】

＜メモリデータにＣＥが発生する場合のＳｏＣの動作＞
まず、ＣＰＵコア３は、メモリ２に対してリードコマンドを発行する。

【0030】

次いで、メモリ２は、１ビットの誤りが発生しているメモリデータをメモリコントローラ４へ出力する。

【0031】

次いで、メモリコントローラ４は、メモリデータにＣＥを検出し、SYSDROMEフィールドにエラービット値をセットし、メモリエラーレジスタ１１のCEフィールドを“１”にセットする。

【0032】

次いで、メモリコントローラ４は、メモリデータのＣＥを訂正し、誤り訂正後のメモリデータをＣＰＵコア３へ送信するとともにメモリ２に書き込む。

【0033】

次いで、メモリコントローラ４は、メモリデータにＣＥが発生したことを示す通知（以下では「ＣＥ通知」と呼ぶことがある）をシステムエージェント５へ送信する。

【0034】

次いで、ＣＥ通知を受信したシステムエージェント５は、ＣＥ通知に基づいてマシンチェックエラーを検出し、第二マシンチェックレジスタ６２において、マシンチェックエラーコードフィールドを“009Xh”にセットし、詳細エラーコードフィールドを“000Ah”にセットし、UCフィールドを“０”にセットし、VALフィールドを“１”にセットする。

【0035】

次いで、第二マシンチェックレジスタ６２においてUCフィールドが“０”にセットされ、かつ、VALフィールドが“１”にセットされたシステムエージェント５は、ＣＥ通知に応じて、割込コントローラ３１へＣＭＣＩを送信する。

【0036】

次いで、ＣＭＣＩを受信した割込コントローラ３１は、ＣＭＣＩをＳＭＩに変換する。

【0037】

次いで、割込コントローラ３１は、変換後のＳＭＩをＣＰＵコア３へ送信することにより、ＣＰＵコア３の動作モードを非システム管理モードからシステム管理モードへ移行させる。

【0038】

次いで、動作モードがシステム管理モードにあるＣＰＵコア３は、ＳＭＲＡＭ空間２１に記憶されているＳＭＩハンドラ２２を実行する。ＳＭＩハンドラ２２は、メモリエラーレジスタ１１のCEフィールドから“１”を取得し、メモリエラーレジスタ１１のSYSDROMEフィールドからエラービット値を取得し、第二マシンチェックレジスタ６２の詳細エラーコードフィールドから“000Ah”を取得し、第二マシンチェックレジスタ６２のUCフィールドから“０”を取得し、第二マシンチェックレジスタ６２のVALフィールドから“１”を取得する。そして、ＳＭＩハンドラは、CEフィールドが“１”であることと、SYSDROMEフィールドがエラービット値であることと、詳細エラーコードフィールドが“000Ah”であることと、UCフィールドが“０”であることと、VALフィールドが“１”であることとを、ＣＥの情報（以下では「ＣＥ情報」と呼ぶことがある）として時刻情報と併せてＢＩＯＳフラッシュメモリ６に記録する。また、ＳＭＩハンドラは、ＣＥ情報の記録後に、メモリエラーレジスタ１１及び第二マシンチェックレジスタ６２を全クリアする。ＳＭＩハンドラは、メモリエラーレジスタ１１及び第二マシンチェックレジスタ６２の全クリア後、ＳＭＩ処理を完了し、ＣＰＵコア３の動作モードをシステム管理モードから非システム管理モードに復帰させる。

【0039】

動作モードが非システム管理モードに復帰したＣＰＵコア３は、システム管理モードへの移行直前に実行していたメモリテストプログラムの実行を再開する。

【0040】

以上にようにして、メモリテストプログラムの実行中にメモリデータにＣＥが発生する度に、ＣＥ情報がＢＩＯＳフラッシュメモリ６にエラーログとして随時記録される。

【0041】

メモリテストプログラムには、ＣＥ発生回数に対する閾値（以下では「ＣＥ閾値」と呼ぶことがある）が設定されており、メモリテストプログラムは、ＢＩＯＳフラッシュメモリ６に格納されたエラーログを確認し、ＣＥ発生回数がＣＥ閾値以上であるか否かを判定することにより、メモリ２の良否判定を行う。メモリテストプログラムは、ＣＥ発生回数がＣＥ閾値未満であるときは、メモリ２が良好であると判定する一方で、ＣＥ発生回数がＣＥ閾値以上であるときは、メモリ２が不良であると判定する。メモリテストプログラムは、メモリ２の良否判定が完了後、ＳｏＣが実装されている電子機器の電源をオフにする。

【0042】

＜メモリデータにＵＥが発生する場合のＳｏＣの動作＞
まず、ＣＰＵコア３は、メモリ２に対してリードコマンドを発行する。

【0043】

次いで、メモリ２は、２ビット以上の誤りが発生しているメモリデータをメモリコントローラ４へ出力する。

【0044】

次いで、メモリコントローラ４は、メモリデータにＵＥを検出し、SYSDROMEフィールドにエラービット値をセットし、メモリエラーレジスタ１１のUEフィールドを“１”にセットする。

【0045】

次いで、メモリコントローラ４は、メモリデータにＵＥが発生したことを示す通知（以下では「ＵＥ通知」と呼ぶことがある）をシステムエージェント５へ送信する。

【0046】

次いで、ＵＥ通知を受信したシステムエージェント５は、ＵＥ通知に基づいてマシンチェックエラーを検出し、第二マシンチェックレジスタ６２において、マシンチェックエラーコードフィールドを“009Xh”にセットし、詳細エラーコードフィールドを“0009h”にセットし、UCフィールドを“１”にセットし、VALフィールドを“１”にセットする。

【0047】

次いで、第二マシンチェックレジスタ６２においてUCフィールドが“１”にセットされ、かつ、VALフィールドが“１”にセットされたシステムエージェント５は、マシンチェックエラー通知をＧＰＩＯピン５２へ送信する。ＧＰＩＯピン５２は、マシンチェックエラー通知を受信することによりアサートされ、アサートされたことを示す通知（以下では「アサート通知」と呼ぶことがある）を、ＧＰＩＯピン５２と接続されているＳＭＩピン５３へ出力する。つまり、ＧＰＩＯピン５２は、マシンチェックエラー通知をアサート通知として出力可能なピンとして機能する。このようにして、システムエージェント５は、ＵＥ通知に応じてＧＰＩＯピン５２をアサートすることにより、ＧＰＩＯピン５２にマシンチェックエラー通知を出力させる。

【0048】

次いで、アサート通知を受信したＳＭＩピン５３は、アサート通知の受信によってアサートされて、割込コントローラ３１へＳＭＩを出力する。

【0049】

ＳＭＩを受信した割込コントローラ３１は、受信したＳＭＩをＣＰＵコア３へ転送することにより、ＣＰＵコア３の動作モードを非システム管理モードからシステム管理モードへ移行させる。

【0050】

次いで、動作モードがシステム管理モードにあるＣＰＵコア３は、ＳＭＲＡＭ空間２１に記憶されているＳＭＩハンドラ２２を実行する。ＳＭＩハンドラ２２は、メモリエラーレジスタ１１のUEフィールドから“１”を取得し、メモリエラーレジスタ１１のSYSDROMEフィールドからエラービット値を取得し、第二マシンチェックレジスタ６２の詳細エラーコードフィールドから“0009h”を取得し、第二マシンチェックレジスタ６２のUCフィールドから“１”を取得し、第二マシンチェックレジスタ６２のVALフィールドから“１”を取得する。そして、ＳＭＩハンドラは、UEフィールドが“１”であることと、SYSDROMEフィールドがエラービット値であることと、詳細エラーコードフィールドが“0009h”であることと、UCフィールドが“１”であることと、VALフィールドが“１”であることとを、ＵＥの情報（以下では「ＵＥ情報」と呼ぶことがある）として時刻情報と併せてＢＩＯＳフラッシュメモリ６に記録する。

【0051】

以上にようにして、メモリテストプログラムの実行中にメモリデータにＵＥが発生したときに、ＵＥ情報がＢＩＯＳフラッシュメモリ６にエラーログとして記録される。

【0052】

また、ＳＭＩハンドラは、メモリデータにＵＥが発生したため、ＢＩＯＳフラッシュメモリ６へのＵＥ情報の記録後に、マスク不可能割込（Non-Maskable Interrupt，以下では「ＮＭＩ」と呼ぶことがある）をＯＳへ送信する。ＳＭＩハンドラは、ＮＭＩの送信後、ＳＭＩ処理を完了する。

【0053】

ＳＭＩハンドラからＮＭＩを受信したＯＳは、ブルースクリーン／カーネルパニックとしてコンピュータシステムの動作を停止させ、ＳｏＣが実装されている電子機器の電源をオフにする。

【0054】

＜ＳｏＣにおける処理手順＞
図４は、本開示の実施例のＳｏＣにおける処理手順の一例を示すフローチャートである。

【0055】

図４において、ステップＳ１００では、メモリコントローラ４が、メモリエラーが発生したか否かを判定する。メモリエラーが発生するまで、ステップＳ１００の処理が繰り返される（ステップＳ１００：Ｎｏ）。メモリエラーが発生すると（ステップＳ１００：Ｙｅｓ）、処理はステップＳ１０５へ進む。

【0056】

ステップＳ１０５では、メモリコントローラ４が、メモリエラーがＣＥであるかＵＥであるかを判定する。メモリエラーがＣＥであるときは、処理はステップＳ１１０へ進み、メモリエラーがＵＥであるときは、処理はステップＳ１３５へ進む。

【0057】

ステップＳ１１０では、メモリコントローラ４が、ＣＥ通知をシステムエージェント５へ送信する。

【0058】

次いで、ステップＳ１１５では、システムエージェント５が、ＣＥ通知に基づいてマシンチェックエラー（ＭＣＥＲＲ：Machine Check Error）を検出する。

【0059】

次いで、ステップＳ１２０では、システムエージェント５が、ＣＭＣＩを割込コントローラ３１へ送信する。

【0060】

次いで、ステップＳ１２５では、割込コントローラ３１が、ＣＭＣＩをＳＭＩに変換する。

【0061】

次いで、ステップＳ１３０では、割込コントローラ３１が、ＳＭＩをＣＰＵコア３へ送信する。

【0062】

一方で、ステップＳ１３５では、メモリコントローラ４が、ＵＥ通知をシステムエージェント５へ送信する。

【0063】

次いで、ステップＳ１４０では、システムエージェント５が、ＵＥ通知に基づいてマシンチェックエラー（ＭＣＥＲＲ：Machine Check Error）を検出する。

【0064】

次いで、ステップＳ１４５では、システムエージェント５が、ＧＰＩＯピン５２にマシンチェックエラー通知を出力させる。

【0065】

次いで、ステップＳ１５０では、ＳＭＩピン５３が、ＳＭＩを割込コントローラ３１へ出力する。

【0066】

次いで、ステップＳ１５５では、割込コントローラ３１が、受信したＳＭＩをＣＰＵコア３へ転送する。

【0067】

ステップＳ１６０では、ＳＭＩを受信したＣＰＵコア３の動作モードが非システム管理モードからシステム管理モードへ移行する。

【0068】

そして、ステップＳ１６５では、ＣＰＵコア３がＳＭＩハンドラ２２を実行する。

【0069】

以上のように、本開示の集積回路（実施例のＳｏＣ１）は、メモリコントローラ（実施例のメモリコントローラ４）と、システムエージェント（実施例のシステムエージェント５）と、割込コントローラ（実施例の割込コントローラ３１）を有するＣＰＵコア（実施例のＣＰＵコア３）とを有する。メモリコントローラは、集積回路に接続された第一メモリ（実施例のメモリ２）から出力されたデータにエラーが発生したことを検出したときに、エラーが発生したことを示すエラー通知（実施例のＣＥ通知及びＵＥ通知）をシステムエージェントへ送信する。システムエージェントは、エラー通知を受信したときに、エラー通知に基づいてマシンチェックエラーを検出する。割込コントローラは、システムエージェントによってマシンチェックエラーが検出されたときに、ＳＭＩをＣＰＵコアへ送信することにより、ＣＰＵコアの動作モードを非システム管理モードからシステム管理モードへ移行させる。動作モードがシステム管理モードにあるＣＰＵコアは、ＳＭＩハンドラを実行することにより、エラーの情報（実施例のＣＥ情報及びＵＥ情報）を、集積回路に接続された第二メモリ（実施例のＢＩＯＳフラッシュメモリ６）に記録する。

【0070】

例えば、メモリコントローラは、第一メモリから出力されたデータにＣＥが発生したことを検出したときに、ＣＥ通知をシステムエージェントへ送信する。システムエージェントは、ＣＥ通知を受信したときに、ＣＥ通知に基づいてマシンチェックエラーを検出し、ＣＥ通知に応じてマシンチェックエラー割込（実施例のＣＭＣＩ）を割込コントローラへ送信する。割込コントローラは、マシンチェックエラー割込を受信したときに、マシンチェックエラー割込をＳＭＩに変換し、変換後のＳＭＩをＣＰＵコアへ送信することにより、ＣＰＵコアの動作モードを非システム管理モードからシステム管理モードへ移行させる。動作モードがシステム管理モードにあるＣＰＵコアは、ＳＭＩハンドラを実行することにより、ＣＥ情報を第二メモリに記録する。

【0071】

また例えば、本開示の集積回路は、マシンチェックエラー通知を出力可能な第一ピン（実施例のＧＰＩＯピン５２）と、マシンチェックエラー通知を受信したときにＳＭＩを出力する第二ピン（実施例のＳＭＩピン５３）とを有する。本開示の集積回路では、第一ピンと第二ピンとが接続されている。メモリコントローラは、第一メモリから出力されたデータにＵＥが発生したことを検出したときに、ＵＥ通知をシステムエージェントへ送信する。システムエージェントは、ＵＥ通知を受信したときに、ＵＥ通知に基づいてマシンチェックエラーを検出し、ＵＥ通知に応じて第一ピンにマシンチェックエラー通知を出力させる。第二ピンは、第一ピンからマシンチェックエラー通知を受信したときに、ＳＭＩを割込コントローラへ出力する。割込コントローラは、ＳＭＩを受信したときに、受信したＳＭＩをＣＰＵコアへ転送することにより、ＣＰＵコアの動作モードを非システム管理モードからシステム管理モードへ移行させる。動作モードがシステム管理モードにあるＣＰＵコアは、ＳＭＩハンドラを実行することにより、ＵＥ情報を第二メモリに記録する。

【0072】

こうすることで、発生したメモリエラーをエラーログとして記録しておくことが可能になるため、メモリエラーの種別がＣＥまたはＵＥの何れであるかを判別することができるので、不良メモリの正確な検出が可能となる。例えば、メモリデータにＣＥが発生したときにＣＥ情報をエラーログとして随時記録しておくことで、ＣＥ発生回数がＣＥ閾値に達したときにメモリが不良であると判定することができる。また例えば、メモリデータにＵＥが発生したときにＵＥ情報をエラーログとして記録しておくことで、ブルースクリーン／カーネルパニックの発生原因がＵＥであることを特定できる。

【符号の説明】

【0073】

１ ＳｏＣ
３ ＣＰＵコア
４ メモリコントローラ
５ システムエージェント
７ ＩＯコントローラ
３１ 割込コントローラ
５２ ＧＰＩＯピン
５３ ＳＭＩピン

【図1】

【図2】

【図3】

【図4】