(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-16
(45)【発行日】2024-12-24
(54)【発明の名称】キャリア基板へ有用層を移転するためのプロセス
(51)【国際特許分類】
H01L 21/02 20060101AFI20241217BHJP
H01L 27/12 20060101ALI20241217BHJP
H01L 21/20 20060101ALI20241217BHJP
【FI】
H01L27/12 B
H01L21/02 B
H01L21/20
(21)【出願番号】P 2021555272
(86)(22)【出願日】2020-02-26
(86)【国際出願番号】 FR2020050367
(87)【国際公開番号】W WO2020188167
(87)【国際公開日】2020-09-24
【審査請求日】2022-12-20
(32)【優先日】2019-03-15
(33)【優先権主張国・地域又は機関】FR
【前置審査】
(73)【特許権者】
【識別番号】598054968
【氏名又は名称】ソイテック
【氏名又は名称原語表記】Soitec
【住所又は居所原語表記】Parc Technologique des fontaines chemin Des Franques 38190 Bernin, France
(74)【代理人】
【識別番号】100107456
【氏名又は名称】池田 成人
(74)【代理人】
【識別番号】100162352
【氏名又は名称】酒巻 順一郎
(74)【代理人】
【識別番号】100123995
【氏名又は名称】野田 雅一
(74)【代理人】
【識別番号】100154656
【氏名又は名称】鈴木 英彦
(72)【発明者】
【氏名】ランドル, ディディエ
(72)【発明者】
【氏名】コノンチュク, オレグ
(72)【発明者】
【氏名】ベン モハメド, ナディア
【審査官】宇多川 勉
(56)【参考文献】
【文献】特開2015-213161(JP,A)
【文献】特開2012-186292(JP,A)
【文献】特表2010-514185(JP,A)
【文献】特表2014-535171(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/12
H01L 21/02
H01L 21/20
(57)【特許請求の範囲】
【請求項1】
キャリア基板(4)へ有用層(3)を移転するためのプロセスであって、
a)埋め込み弱化平面(2)を含んでいるドナー基板(1)を用意するステップであり、前記有用層(3)が前記ドナー基板(1)の前面(1a)と前記埋め込み弱化平面(2)とにより範囲を定められている、ステップと、
b)キャリア基板(4)を用意するステップと、
c)貼り合わせ構造体(5)を形成するためにボンディング界面(7)に沿って前記キャリア基板(4)に、前記ドナー基板(1)の前面(1a)を用いて、前記ドナー基板(1)を接合するステップと、
d)前記埋め込み弱化平面(2)の弱化のレベルを大きくするために前記貼り合わせ構造体(5)をアニールするステップと、
を含む、有用層(3)を移転するためのプロセスにおいて、
前記プロセスは、
アニールするステップd)において、所定の圧力が、ある期間にわたって前記埋め込み弱化平面(2)に加えられ、前記所定の圧力は、一旦所与のレベルの弱化が達せられると分割波が惹起されるように選択され、
前記期間の終わりに、前記所与のレベルの弱化が達せられ、前記所定の圧力が、前記埋め込み弱化平面(2)に沿った前記分割波の惹起及び自己維持型の伝播を生じさせ、前記有用層(3)が前記キャリア基板(4)へ移転されることをもたらし、
前記所定の圧力が、所定のアニールの継続期間の後で、前記アニールを中断せずに加えられ、
前記所定の圧力が、前記ボンディング界面(7)のところに設置されたくさび(10)であって、前記埋め込み弱化平面(2)に引っ張り歪を発生させるように前記貼り合わせ構造体(5)の前記ドナー基板(1)及び前記キャリア基板(4)の面取りした端部に対して押圧力を働かせるくさび(10)を用いて前記貼り合わせ構造体(5)の前記埋め込み弱化平面(2)に局所的に加えら
れ、
複数の貼り合わせ構造体(5)のバッチ処理に適用され、前記所定の圧力が、一旦所与のレベルの弱化が各々の貼り合わせ構造体(5)に対して達せられると前記分割波が惹起されるように、前記貼り合わせ構造体(5)の各々の前記埋め込み弱化平面(2)に加えられる、ことを特徴とする、移転するためのプロセス。
【請求項2】
前記期間が、1分と5時間との間である、請求項1に記載の移転するためのプロセス。
【請求項3】
前記期間が、1%と100%との間の前記アニールの継続期間の小部分である、請求項1に記載の移転するためのプロセス。
【請求項4】
ステップd)の前記アニールが、複数の貼り合わせ構造体(5)をバッチ処理するために適している、横型又は縦型に構成された熱処理装置(20)において実行される、請求項
1に記載の移転するためのプロセス。
【請求項5】
前記押圧力が、0.5Nと50Nとの間である、請求項1に記載の移転するためのプロセス。
【請求項6】
前記所与のレベルの弱化が、前記埋め込み弱化平面(2)においてマイクロキャビティにより占有される面積により定められ、1%と90%との間になるように選択される、請求項1~
5のいずれか一項に記載の移転するためのプロセス。
【請求項7】
ステップd)の前記アニールが、300℃と600℃との間の最高温度に達する、請求項1~
6のいずれか一項に記載の移転するためのプロセス。
【請求項8】
前記ドナー基板(1)及び前記キャリア基板(4)が、単結晶シリコン製であり、前記埋め込み弱化平面(2)が、前記ドナー基板への軽元素種のイオン注入により形成され、前記軽元素種が、水素及びヘリウム、又は水素とヘリウムとの組み合わせから選択される、請求項1~
7のいずれか一項に記載の移転するためのプロセス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マイクロエレクトロニクスの分野に関する。詳細には、本発明は、キャリア基板へ有用層を移転するためのプロセスに関する。
【背景技術】
【0002】
図1に示した、キャリア基板4へ有用層3を移転するためのプロセスが先行技術から知られており、特に、国際公開第2005043615号及び国際公開第2005043616号という文書に記載されたこのプロセスは、下記のステップを含む:
埋め込み弱化平面とドナー基板の表面との間に有用層3を形成するようにドナー基板1へと軽元素種を注入することにより埋め込み弱化平面2を形成するステップと、
次に、ドナー基板1をキャリア基板4に接合して、貼り合わせ構造体5を形成するステップと、
埋め込み弱化平面を弱くするために貼り合わせ構造体5に熱処理を適用するステップと、
そして最後に、前記埋め込み弱化平面2に沿ってドナー基板1内の分割波の自己維持型の伝播により、埋め込み弱化平面2のレベルのところに加えられるエネルギーパルスを用いて分割波を惹起するステップと
を含む。
【0003】
このプロセスでは、埋め込み弱化平面2のレベルのところに注入された元素種は、マイクロキャビティの発達を惹起する。弱化用の熱処理は、これらのマイクロキャビティの成長及び加圧を促進する効果を有する。熱処理の後に付加的な外力(エネルギーパルス)を加えることによって、分割波が埋め込み弱化平面2に惹起され、前記波は自己維持型の方式で伝播し、有用層3が埋め込み弱化平面2のレベルでの分離を通して移転されるという結果になる。このようなプロセスは、特に移転の後の表面の粗さを小さくすることを可能にする。
【0004】
このプロセスは、シリコンオンインシュレータ(SOI)基板を製造するために使用されることがある。このケースでは、ドナー基板1及びキャリア基板4は、各々シリコンウェハから形成され、基板の標準直径は、典型的には200mm、300mm又は後の世代にとっては450mmである。ドナー基板1及びキャリア基板4のうちのいずれか一方又は両方が表面酸化される。
【0005】
SOI基板は、非常に厳格な仕様に準拠しなければならない。これは特に、有用層3の平均厚さ及び厚さの均一性に関して当てはまる。これらの仕様に準拠することは、正しく動作するためにこの有用層3内に及び上に形成されるだろう半導体デバイスにとって必要である。
【0006】
いくつかのケースでは、これらの半導体デバイスのアーキテクチャは、例えば、50nmよりも小さい有用層3の非常に小さな平均厚さを示し、そして有用層3の非常に高い均一性を示すSOI基板を配置することを要求する。厚さの期待される均一性は、大きくとも約5%であることがあり、有用層3の全表面にわたり典型的に+/-0.3nm~+/-1nmのバラツキに対応する。エッチ又は表面平滑化熱処理などの追加の仕上げステップは、有用層3がキャリア基板4へ移転された後で行われる場合でさえ、最終仕様が満足されることを確実にするために移転の後で可能な限り好ましくなることが、形態学的な表面特性にとって重要である。
【0007】
出願人は、同様の条件下で準備され且つ同じ弱化熱処理を受けた貼り合わせ構造体から得られる前述のプロセスにしたがって移転した有用層3が、1つのウェハから次への再現性のある形態学的な表面特性(粗さ、厚さの均一性)を示さないことを観察している。移転の後の形態学適な表面特性の非再現性は、仕上げステップが有用層のすべての粗さ及び厚さの均一性を要求される仕様レベルまで持っていくのに常に十分であるとは限らないという理由で、製造歩留まりに影響を及ぼすことがある。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、キャリア基板へ有用層を移転するためのプロセスに関する。プロセスは、移転後の有用層に関する低度の表面粗さ及び高度な厚さの均一性を得ること、及び移転した有用層の形態学的な表面特性のウェハ間再現性を向上させることを目的とする。
【課題を解決するための手段】
【0009】
発明は、キャリア基板へ有用層を移転するためのプロセスに関し、下記のステップ:
a)埋め込み弱化平面を含んでいるドナー基板を用意するステップであり、前記有用層が前記ドナー基板の前面と前記埋め込み弱化平面とにより範囲を定められている、ドナー基板を用意するステップと、
b)キャリア基板を用意するステップと、
c)貼り合わせ構造体を形成するためにボンディング界面に沿って前記キャリア基板に、前記ドナー基板の前面を用いて、前記ドナー基板を接合するステップと、
d)前記埋め込み弱化平面の弱化のレベルを大きくするために前記貼り合わせ構造体をアニールするステップと
を含む。
【0010】
前記移転プロセスは、
所定の圧力が、ある期間にわたってアニールするステップd)において前記埋め込み弱化平面に加えられ、前記所定の圧力は、一旦所与のレベルの弱化が達せられると分割波を惹起するように選択され、
前記期間の終わりに、前記所与のレベルの弱化が達せられ、前記所定の圧力が、前記埋め込み弱化平面に沿った前記分割波の惹起及び自己維持型の伝播を生じさせ、前記有用層が前記キャリア基板へ移転されることをもたらす
ことに注目すべきである。
【0011】
発明の他の有利で非限定的な特徴によれは、単独で又はいずれかの技術的に実行できる組み合わせで、
前記期間が、1分と5時間との間であり、
前記期間が、1%と100%との間の前記アニールの継続期間の小部分であり、
前記移転プロセスが、複数の貼り合わせ構造体のバッチ処理に適用され、前記所定の圧力は、一旦前記所与のレベルの弱化が各々の貼り合わせ構造体について達せられると前記分割波を惹起するように、前記貼り合わせ構造体の各々の前記埋め込み弱化平面に加えられ、
前記ステップd)のアニールが、複数の貼り合わせ構造体をバッチ処理するために適した、横型又は縦型に構成された熱処理装置で実行され、
前記所定の圧力が、前記ボンディング界面のところに設置され、前記埋め込み弱化平面内に引っ張り歪を発生させるように前記貼り合わせ構造体の前記ドナー基板及び前記キャリア基板の面取りした端部に対して押圧力を働かせるくさびを用いて前記貼り合わせ構造体の前記埋め込み弱化平面に局所的に加えられ、
前記押圧力が、0.5Nと50Nとの間であり、
前記所与のレベルの弱化が、前記埋め込み弱化平面においてマイクロキャビティにより占有される面積により定められ、1%と90%との間、好ましくは5%と40%との間になるように選択され、
前記ステップd)のアニールが、300℃と600℃との間の最高温度に達し、
前記所定の圧力が、ステップd)の前記アニールの開始から加えられ、
前記ドナー基板及び前記キャリア基板が、単結晶シリコン製であり、前記埋め込み弱化平面が、前記ドナー基板への軽元素種のイオン注入により形成され、前記軽元素種が、水素及びヘリウム、又は水素とヘリウムとの組み合わせから選択されて
利用される。
【0012】
発明の他の特徴及び利点は、発明の下記の詳細な説明から明らかになるだろう、この説明は、添付の図を参照して与えられる。
【図面の簡単な説明】
【0013】
【
図1】先行技術による薄い層を移転するためのプロセスの図である。
【
図3】発明による移転プロセスにおいて複数の構造体をバッチ処理する例の図である。
【発明を実施するための形態】
【0014】
この説明では、図中の同じ参照符号は、同じタイプの要素に対して使用されるだろう。図は、読みやすさのために、正確な縮尺ではない模式的な表示である。特に、z軸に沿った層の厚さは、x軸及びy軸に沿った横方向寸法に対して正確な縮尺ではなく、そして互いに対しての層の相対的な厚さは、図において必ずしも尊重される必要はない。
図1の座標系(x,y,z)が、
図2にも当てはまることに留意すべきである。
【0015】
発明は、キャリア基板4へ有用層3を移転するためのプロセスに関する。有用層3は、マイクロエレクトロニクス又はマイクロシステムズの分野での構成要素の製造における使用を意図されるという理由でそういうものとして名付けられた。有用層及びキャリア基板は、目的とする構成要素のタイプ及び目的とする用途に応じて本質的に変わることがある。シリコンが現在最も一般的に使用される半導体材料であるので、有用層及びキャリア基板は、特に単結晶シリコン製であってもよいが、当然のことながらこの材料に限定されない。
【0016】
発明による移転プロセスは、ドナー基板1を用意するステップa)を最初に含み、前記ドナー基板から有用層3が取られるだろう。ドナー基板1は、埋め込み弱化平面2を含む(
図2-a))。埋め込み弱化平面は、定められた深さのところのドナー基板1へと軽元素種をイオン注入することにより有利には形成される。軽元素種は、水素及びヘリウム、又は水素とヘリウムの組合せから好ましくは選択される、その理由はこれらの元素種が定められた注入深さの付近のマイクロキャビティの形成を促進し、埋め込み弱化平面2をもたらすためである。
【0017】
有用層3は、ドナー基板1の前面1aと埋め込み弱化平面2とにより範囲を定められる。
【0018】
ドナー基板1は、シリコン、ゲルマニウム、炭化ケイ素、IV-IV、III-V又はII-VI半導体化合物及びピエゾ材料(例えば、LiNbO3、LiTaO3、等)から選択される少なくとも1つの材料から形成されることがある。ドナー基板は、その前面1a及び/又は裏面1bに配置された1つ又は複数の表面層をさらに含むことができ、表面層はどんな性質のもの、例えば、誘電体であってもよい。
【0019】
移転プロセスは、キャリア基板4を用意するステップb)も含む(
図2-b))。
【0020】
キャリア基板は、例えば、シリコン、炭化ケイ素、ガラス、サファイア、窒化アルミニウム又は基板の形態でおそらく入手可能であり得るいずれかの他の材料から選択される少なくとも1つの材料から形成されてもよい。キャリア基板は、任意の性質の1つ又は複数の表面層、例えば誘電体もまた含むことができる。
【0021】
上に述べたように、発明による移転プロセスの1つの有利な用途は、SOI基板の製造である。この特定のケースでは、ドナー基板1及びキャリア基板4は、単結晶シリコン製であり、前記基板のいずれか一方又は両方が、基板の前面に酸化シリコン6の表面層を含む。
【0022】
移転プロセスは、貼り合わせ構造体5を形成するようにボンディング界面7に沿って、ドナー基板1をその前面1aを用いてキャリア基板4に接合するステップc)を次に含む(
図2-c))。
【0023】
付着操作は、いずれかの知られた方法を使用して、特に分子接着による直接ボンディングにより、熱圧着により、又は静電ボンディングにより行われることがある。これらの良く知られた先行技術は、ここでは詳細には説明しないだろう。しかしながら、接合するステップに先立って、ドナー基板1及びキャリア基板4は、欠陥及びボンディングエネルギーに関するボンディング界面7の品質を確保するために表面活性化及び/又はクリーニングシーケンスを受けるだろう。
【0024】
発明による移転プロセスでは、貼り合わせ構造体5をアニールするステップd)が、次いで埋め込み弱化平面2の弱化のレベルを高めるために行われる。アニールが埋め込み平面2を弱化するこの操作のために行われることがある温度の範囲は、主に貼り合わせ構造体5のタイプ(ホモ構造又はヘテロ構造)に及びドナー基板1の性質に依存する。
【0025】
例として、ドナー基板1及びキャリア基板4がシリコン製であるケースでは、ステップd)のアニールでは、典型的には200℃と600℃との間、有利には300℃と500℃との間、またさらに有利には350℃と450℃との間である最高温度に達する。
【0026】
アニールは、温度ランプアップ(典型的には200℃と最高温度との間)及び最高温度での保持を含むことができる。一般に、このようなアニールの継続期間は、アニールの最高温度に応じて、数10分と数時間との間だろう。時間/温度対は、アニール中に貼り合わせ構造体5に加えられるサーマルバジェットを決定する。
【0027】
埋め込み弱化平面2の弱化のレベルは、埋め込み弱化平面2内に存在するマイクロキャビティにより占有される面積により定められる。シリコン製のドナー基板1のケースでは、マイクロキャビティにより占有されたこの面積は、赤外線顕微法により特徴付けられることがある。
【0028】
弱化のレベルは、アニール中に貼り合わせ構造体5に加えられたサーマルバジェットに応じて、低レベル(<1%、特性評価機器の検出しきい値よりも下)から80%よりも高くに至るまでの範囲にわたることがある。弱化サーマルバジェットは、埋め込み弱化平面2における分割波の自発的な惹起がアニール中に得られる分割サーマルバジェットよりも下に常に保たれる。
【0029】
序論で述べた先行技術の移転プロセスでは、埋め込み弱化平面2があるレベルの弱化を示すときには、貼り合わせ構造体5がアニールするステップの後で除去されることが思い出される。エネルギーパルスが、分割波を惹起させるために埋め込み弱化平面2にそのときには加えられ、分割波の伝播が、キャリア基板4へ有用層3が移転されることをもたらす。上に述べたように、出願人は、プロセスにおける複数のステップが同一条件下で行われたとしても、移転の後で有用層3の形態学的な表面特性の再現性の問題を特定した。
【0030】
再現性のこの欠如は、特に、埋め込み弱化層を形成するために軽元素種を注入するステップ、及びアニールするステップの変動性に起因する。この変動性は、注入したドーズ若しくは注入エネルギーの不均一性に、又は構造体全体にわたる若しくは複数の構造体同士の間の温度の不均一性に由来することがある。1つで同じサーマルバジェットに関して、アニールを経ての弱化のレベルのバラツキは、バッチで又は別々にアニールした類似の貼り合わせ構造体に対してしたがって異なることがある。
【0031】
この問題を克服するために、本発明による移転プロセスは、アニールするステップd)において、所定の圧力が、ある期間にわたり埋め込み弱化層2に加えられることを想定する(
図2-d))。「所定の圧力」により理解されるものは、定められそして一定の大きさの圧力である。下記に非常に詳細に説明されるように、特に、貼り合わせ構造体5に制御された機械的荷重を加えることによって、所定の圧力が加えられることがある。
【0032】
所定の圧力は、一旦所与のレベルの弱化が埋め込み弱化平面2において達せられると、自己維持型の伝播を示す分割波が惹起されるように選択される。自己維持型の伝播は、一旦惹起されると、分割波が、埋め込み弱化平面2の全体の範囲にわたって、追加圧力を加えずにそれ自体により伝播し、そのため有用層3が、ドナー基板1から完全に切り離されそしてキャリア基板4へ移転されることを意味する。
【0033】
所定の圧力が埋め込み弱化平面2に加えられる期間は、典型的には1分よりも長い。特に、その期間は、1分と5時間との間である。言い換えると、期間は、1%と100%との間のアニールの継続期間の小部分である。
【0034】
期間の終わりに、所与のレベルの弱化が達せられ、所定の圧力が、埋め込み弱化平面2に沿った分割波の惹起及び自己維持型の伝播をそのときには生じさせ、有用層3がキャリア基板4へ移転されるという結果になる(
図2-e))。発明による移転プロセスでは、埋め込み弱化平面2における分割波の惹起は、前記平面2への所定の圧力の加圧と同時には起きない。分割波は、埋め込み弱化平面が所与のレベルの弱化に達した1回だけ所定の圧力によって惹起される。
【0035】
ある期間にわたって、このようにしてアニールするステップd)において貼り合わせ構造体5に所定の圧力を加えることは、一旦、所与の一定で再現可能なレベルの弱化が達せられると、分割波が埋め込み弱化平面2に惹起されることを可能にする。分割波は、これゆえ(上に述べた先行技術の移転プロセスにおけるように)一定のサーマルバジェットでは最早惹起されないが、埋め込み弱化平面2の一定レベルの弱化で惹起される。1つのバッチ及び同じバッチで又は異なるバッチで処理された貼り合わせ構造体5同士の間の注入条件又はアニーリング条件にバラツキがある場合でさえ、各々の構造体5の埋め込み弱化平面2に加えられる同じ所定の圧力が、各々の構造体5に特有の期間の終わりに、1つの及び同じ所与のレベルの弱化に対して分割波を惹起するだろう。このことが、分割波の惹起及び伝播のその時の埋め込み弱化平面2の弱化のレベルに大きく依存する有用層3の形態学的な表面特性の高レベルの再現性を確実にすることを可能にさせる。
【0036】
第1の変形例によれば、所定の圧力が、アニールするステップd)の開始から埋め込み弱化平面2に加えられ、(所定の圧力が埋め込み弱化平面2に加えられる)期間は、これゆえ、分割波が惹起されるときに、アニールの開始(又は可能性として前)から所与のレベルの弱化が達せられるまで経過する。
【0037】
第2の変形例によれば、所定の圧力が、所定のアニールの継続期間の後で、前記アニールを中断せずに加えられる。この変形例は、埋め込み弱化平面2に所定の圧力の加圧の前にアニーリングの開始のところで貼り合わせ構造体5のボンディング界面7の強化を促進できる。このケースでは、期間は、分割波が惹起されるときに、アニール中の中間の時間から所与のレベルの弱化に達するまで経過する。
【0038】
発明によるプロセスによれば、所定の圧力は、分割波の伝播のために望ましい弱化のレベルに応じて選択される。大きな圧力は、分割波が埋め込み弱化平面2の低レベルの弱化に対して惹起されることを可能にするだろう、小さな圧力は、分割波が埋め込み弱化平面2の高レベルの弱化に対して惹起されることを可能にするだろう。所与のレベルの弱化は、埋め込み弱化平面2においてマイクロキャビティにより占有される面積により定められ、1%と90%との間、好ましくは5%と40%との間になるように選択されることがある。比較的低レベルの、例えば、25%よりも低い弱化は、移転の後の表面粗さの減少、及び移転した有用層3に関する厚さの高度の均一性を促進する。
【0039】
移転プロセスは、複数の貼り合わせ構造体5のバッチ処理に適用され、そこでは、一旦所与のレベルの弱化が各々の貼り合わせ構造体5に対して達せられると分割波が惹起されるように、所定の圧力が貼り合わせ構造体5の各々の埋め込み弱化平面2に加えられることが有利である。このケースでは、ステップd)でのアニールは、複数の貼り合わせ構造体5をバッチ処理するために適した横型又は縦型に構成された熱処理装置で実行されることがある。
【0040】
貼り合わせ構造体5同士の間の注入条件又はアニーリング条件のバラツキを考慮すると、所定の圧力が埋め込み弱化平面2に加えられ、そしてその終わりに分割波が惹起されるだろう期間は、貼り合わせ構造体5の各々の対して長いことも短いこともあり、具体的に、埋め込み弱化平面2は、加えた所定の圧力が同時に惹起させるだろう所与のレベルの弱化にすべてが達するとは限らないだろう。アニールの継続期間は、これらのバラツキを考慮し、そして貼り合わせ構造体5のすべてに対して埋め込み弱化平面2における惹起及び自己維持型の伝播を可能にするように定められる。各々の貼り合わせ構造体5は、そのときには、所与のレベルの弱化に対して、すなわち一定で再現可能なレベルで埋め込み弱化平面5の分割を受けるだろう。
【0041】
発明による移転プロセスは、分割波が伝播するだろう弱化のレベルが選択されることを可能にし、そして前記波が貼り合わせ構造体5のすべてに対して弱化の一定レベルで惹起されることを確実にし、これは、有利な形態学的な表面特性(低度の粗さ、高度の均一性及びウェハ毎の再現性)が移転した有用層3に関して得られることを可能にする。
【0042】
1つの有利な実施形態によれば、くさび10を用いて貼り合わせ構造体5に機械的点荷重をかけることによって、所定の圧力が、局所的に埋め込み弱化平面2に加えられる。くさび10は、ボンディング界面7のところに設置され、貼り合わせ構造体5のドナー基板1及びキャリア基板4の面取りした端部に対して押圧力を働かせる。このことが、埋め込み弱化平面2に生成される引っ張り歪をもたらす。押圧力の大きさは、前もって決められそして一定である。例として、押圧力は、0.5Nと50Nとの間であってもよい。
【0043】
例示的な応用例
発明による移転プロセスは、SOI基板の製造に使用されることがあり、その有用層3は非常に薄く、特に数nmと50nmとの間である。使用した例は、そのドナー基板1及びキャリア基板4が単結晶シリコン製のものであり、各々が直径300mmウェハの形態を取っている。ドナー基板1は、50nmの厚さを有する酸化シリコンの層で覆われている。埋め込み弱化平面2が、下記の条件下で水素イオン及びヘリウムイオンの共注入によりドナー基板1内に形成されている:
H:注入エネルギー38keV、ドーズ1E16 H/cm2、
He:注入エネルギー25keV、ドーズ1E16 He/cm2。
【0044】
埋め込み弱化層2は、ドナー基板1の表面から約290nmの深さのところに位置している。埋め込み弱化層は、酸化物層6とともに、約240nmの有用層3の範囲を定める。
【0045】
ドナー基板1は、分子接着による直接ボンディングによってキャリア基板4に接合されて、貼り合わせ構造体5を形成する。接合することの前に、ドナー基板1及びキャリア基板4は、欠陥及びボンディングエネルギーの点でボンディング界面7の品質を確保するために知られている表面活性化及び/又はクリーニングシーケンスを受けるだろう。
【0046】
横型に構成された炉20が、上に記載したような複数の貼り合わせ構造体5のバッチアニーリングを実行するために使用されている。このタイプの熱処理装置20は、貼り合わせ構造体5が設置されたカセット22を運ぶチャージショベル21を備えている(
図3)。チャージショベル21は、貼り合わせ構造体5が炉20の内側である挿入位置と、貼り合わせ構造体5が炉20の外である退出位置との間を移動する。
【0047】
くさび10のシステムは、各々の貼り合わせ構造体5の接合した基板の面取りした端部に対して一定の点押圧力を働かせるように、貼り合わせ構造体5の下又は上で、各々のカセット22に設置されている。
【0048】
くさび10が貼り合わせ構造体5の下に設置されるケースでは、各々の貼り合わせ構造体の重さが前記押圧力を構成するだろうことに留意すべきである。或いは、追加の装置11が、貼り合わせ構造体5の端部のところに及び上部に局所的に追加の押圧力を加えるために設けられることがある。
【0049】
貼り合わせ構造体5に(追加の装置11を用いても用いなくても)くさびシステム10により加えられるこの機械的荷重は、埋め込み弱化平面2に所定の局所的な引っ張り歪を発生させる。機械的荷重は、アニールの開始から又は定められた継続期間の後で加えられることがある。この定められた継続期間は、所定の圧力が分割波の惹起をもたらすだろう所与のレベルの弱化に達するために必要な継続期間よりも常にはるかに短い。
【0050】
最高温度が350℃であるアニールに関して、自発的な分割は、平均で200分後に生じる。
【0051】
(約5Nの押圧力に対応する)500gの重さが追加の装置11を介して貼り合わせ構造体5の各々にかけられるときには、分割波の惹起が、約16%の弱化のレベルに対して、平均で160分後に生じる。
【0052】
(約15Nの押圧力に対応する)1500gの重さが追加の装置11を介して貼り合わせ構造体5の各々にかけられるときには、分割波の惹起が、約12%の弱化のレベルに対して、平均で110分後に生じる。
【0053】
貼り合わせ構造体5の各々での分割波の自己維持型の伝播に続いて、得られたものは、移転の後で、SOI基板(移転した組み立て品5a)及びドナー基板の残部5bである。
【0054】
一定の成熟度で分離波を惹起する上に述べた2つの実施例に関して、形態学的な表面特性は非常に良好であり(低度の粗さ、高度の均一性)そして1つのウェハから次へ再現可能である移転した有用層3を得られている。
【0055】
移転した組み立て品5aに適用される仕上げステップは、化学洗浄操作及び少なくとも1つの高温平滑化熱処理を含んでいる。これらのステップの完了で、SOI基板は、50nmの厚さ、2%よりも小さい不均一性及び0.3nmRMSよりも小さい表面粗さを有する有用層3を含んでいる。
【0056】
当然のことながら、発明は、記載した実装形態及び実施例に限定されず、変形の実施形態が、特許請求の範囲により規定されるような発明の範囲から逸脱せずに本明細書へと導入されることがある。