特許 7605769 窒化物半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-16

(45)【発行日】2024-12-24

(54)【発明の名称】窒化物半導体装置

(51)【国際特許分類】

   H01L 21/337 20060101AFI20241217BHJP

   H01L 21/338 20060101ALI20241217BHJP

   H01L 29/808 20060101ALI20241217BHJP

   H01L 29/812 20060101ALI20241217BHJP

   H01L 29/778 20060101ALI20241217BHJP

   H01L 29/41 20060101ALI20241217BHJP

   H01L 21/28 20060101ALI20241217BHJP

   H01L 29/423 20060101ALI20241217BHJP

   H01L 29/417 20060101ALI20241217BHJP

【ＦＩ】

H01L29/80 V

H01L29/80 H

H01L29/44 P

H01L21/28 301B

H01L29/58 Z

H01L29/50 J

H01L29/80 C

H01L29/80 F

【請求項の数】 9

(21)【出願番号】P 2021569816

(86)(22)【出願日】2020-12-21

(86)【国際出願番号】 JP2020047685

(87)【国際公開番号】W WO2021140898

(87)【国際公開日】2021-07-15

【審査請求日】2023-09-29

(31)【優先権主張番号】P 2020001752

(32)【優先日】2020-01-08

(33)【優先権主張国・地域又は機関】JP

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２６年度、環境省、未来のあるべき社会ライフスタイルを創造する技術イノベーション事業委託業務、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000005821

【氏名又は名称】パナソニックホールディングス株式会社

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】小川 雅弘

(72)【発明者】

【氏名】柴田 大輔

(72)【発明者】

【氏名】田村 聡之

【審査官】杉山 芳弘

(56)【参考文献】

【文献】国際公開第２０１９／１８１３９１（ＷＯ，Ａ１）

【文献】国際公開第２０１９／０９７８１３（ＷＯ，Ａ１）

【文献】特開２００４－２６０１４０（ＪＰ，Ａ）

【文献】国際公開第２０１３／００８４２２（ＷＯ，Ａ１）

【文献】国際公開第２０１２／０６０２０６（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２１／３３７

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／８０８

(57)【特許請求の範囲】

【請求項1】

第１の主面、及び、前記第１の主面の反対側の第２の主面を有する基板と、
前記第１の主面の上方に設けられた、第１の導電型を有する第１の電子走行層と、
前記第１の電子走行層の上方に設けられた第１の電子供給層と、
前記第１の電子供給層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第１の窒化物半導体層と、
前記第１の電子供給層及び前記第１の窒化物半導体層を貫通し、前記第１の電子走行層にまで達する第１の開口部と、
前記第１の窒化物半導体層の上方部分と、前記第１の開口部の内面に沿った部分とに設けられた第２の電子走行層と、
前記第２の電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられた第２の電子供給層と、
前記第２の電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、
前記第１の窒化物半導体層及び前記第２の電子走行層に接続されたソース電極と、
前記基板の前記第２の主面側に設けられたドレイン電極とを備える
窒化物半導体装置。

【請求項2】

さらに、前記第１の開口部の内面に沿って、前記第１の窒化物半導体層と前記第２の電子走行層との間に設けられた、窒化物半導体からなる、前記第１の窒化物半導体層よりも抵抗が高い高抵抗層を備える
請求項１に記載の窒化物半導体装置。

【請求項3】

前記高抵抗層は、鉄を含む
請求項２に記載の窒化物半導体装置。

【請求項4】

前記高抵抗層は、前記第１の開口部の内面に沿って、前記第１の電子供給層と前記第２の電子走行層との間に設けられている
請求項２又は３に記載の窒化物半導体装置。

【請求項5】

さらに、前記ゲート電極と前記第２の電子供給層との間に設けられた、前記第２の導電型を有する第２の窒化物半導体層を備える
請求項１～４のいずれか１項に記載の窒化物半導体装置。

【請求項6】

前記基板を平面視した場合に、前記ゲート電極の端部は、前記第１の開口部の端部よりも前記ソース電極に近い位置に位置している
請求項１～５のいずれか１項に記載の窒化物半導体装置。

【請求項7】

さらに、前記ゲート電極から離れた位置において、前記第２の電子走行層を貫通し、前記第１の窒化物半導体層にまで達する第２の開口部を備え、
前記ソース電極の少なくとも一部は、前記第２の開口部内に設けられている
請求項１～６のいずれか１項に記載の窒化物半導体装置。

【請求項8】

前記第１の電子走行層は、
前記第１の導電型の第３の窒化物半導体層と、
前記第３の窒化物半導体層と前記第１の電子供給層との間に位置するアンドープの第４の窒化物半導体層とを含む
請求項１～７のいずれか１項に記載の窒化物半導体装置。

【請求項9】

第１の主面、及び、前記第１の主面の反対側の第２の主面を有する基板と、
前記第１の主面の上方に設けられた、第１の導電型を有する第１の電子走行層と、
前記第１の電子走行層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第１の窒化物半導体層と、
前記第１の窒化物半導体層を貫通し、前記第１の電子走行層にまで達する第１の開口部と、
前記第１の窒化物半導体層の上方部分と、前記第１の開口部の内面に沿った部分とに設けられた第２の電子走行層と、
前記第２の電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられた電子供給層と、
前記電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、
前記第１の窒化物半導体層及び前記第２の電子走行層に接続されたソース電極と、
前記基板の前記第２の主面側に設けられたドレイン電極とを備え、
前記第１の電子走行層は、
前記第１の導電型の第３の窒化物半導体層と、
前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に位置し、前記第３の窒化物半導体層よりも不純物濃度が高い第４の窒化物半導体層とを含む
窒化物半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、窒化物半導体装置に関する。

【背景技術】

【0002】

ＧａＮ（窒化ガリウム）などの窒化物半導体は、バンドギャップが大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓ（ヒ化ガリウム）半導体又はＳｉ（シリコン）半導体などに比べて大きいという特長を有している。このため、高出力化、かつ、高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が行われている。

【0003】

例えば、特許文献１には、ＧａＮ系積層体に形成された半導体装置が開示されている。特許文献１に記載の半導体装置は、ＧａＮ系積層体に設けられた開口部を覆うように位置する再成長層と、再成長層に沿って再成長層上に位置するゲート電極とを備える縦型の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。再成長層に発生する二次元電子ガス（２ＤＥＧ：２－Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）によってチャネルが形成され、移動度が高く、オン抵抗が低いＦＥＴが実現されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－８２３９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１に記載の電界効果トランジスタでは、電流は開口部の直下方向で流れるだけで横方向に拡散しない。このため、電界効果トランジスタの動作時の抵抗値が大きくなるという問題がある。

【0006】

そこで、本開示は、動作時の抵抗値を低減することができる窒化物半導体装置を提供する。

【課題を解決するための手段】

【0007】

上記課題を解決するため、本開示の一態様に係る窒化物半導体装置は、第１の主面、及び、前記第１の主面の反対側の第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の電子走行層と、前記第１の電子走行層の上方に設けられた第１の電子供給層と、前記第１の電子供給層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第１の窒化物半導体層と、前記第１の電子供給層及び前記第１の窒化物半導体層を貫通し、前記第１の電子走行層にまで達する第１の開口部と、前記第１の窒化物半導体層の上方部分と、前記第１の開口部の内面に沿った部分とに設けられた第２の電子走行層と、前記第２の電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられた第２の電子供給層と、前記第２の電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記第１の窒化物半導体層及び前記第２の電子走行層に接続されたソース電極と、前記基板の前記第２の主面側に設けられたドレイン電極とを備える。

【0008】

また、本開示の一態様に係る窒化物半導体装置は、第１の主面、及び、前記第１の主面の反対側の第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の電子走行層と、前記第１の電子走行層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第１の窒化物半導体層と、前記第１の窒化物半導体層を貫通し、前記第１の電子走行層にまで達する第１の開口部と、前記第１の窒化物半導体層の上方部分と、前記第１の開口部の内面に沿った部分とに設けられた第２の電子走行層と、前記第２の電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられた電子供給層と、前記電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記第１の窒化物半導体層及び前記第２の電子走行層に接続されたソース電極と、前記基板の前記第２の主面側に設けられたドレイン電極とを備える。前記第１の電子走行層は、前記第１の導電型の第３の窒化物半導体層と、前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に位置し、前記第３の窒化物半導体層よりも不純物濃度が高い第４の窒化物半導体層とを含む。

【発明の効果】

【0009】

本開示に係る窒化物半導体装置によれば、動作時の抵抗値を低減することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、実施の形態１に係る窒化物半導体装置の平面レイアウトを示す平面図である。

【図2】図２は、実施の形態１に係る窒化物半導体装置の断面図である。

【図3A】図３Ａは、実施の形態１に係る窒化物半導体装置の製造方法において、窒化物半導体の積層工程を示す断面図である。

【図3B】図３Ｂは、実施の形態１に係る窒化物半導体装置の製造方法において、レジストのパターニング工程を示す断面図である。

【図3C】図３Ｃは、実施の形態１に係る窒化物半導体装置の製造方法において、ゲート開口部の形成工程を示す断面図である。

【図3D】図３Ｄは、実施の形態１に係る窒化物半導体装置の製造方法において、窒化物半導体の再成長工程を示す断面図である。

【図3E】図３Ｅは、実施の形態１に係る窒化物半導体装置の製造方法において、ゲート電極の形成工程を示す断面図である。

【図3F】図３Ｆは、実施の形態１に係る窒化物半導体装置の製造方法において、ソース開口部の形成工程を示す断面図である。

【図4】図４は、変形例１に係る窒化物半導体装置の断面図である。

【図5A】図５Ａは、変形例１に係る窒化物半導体装置の製造方法において、イオン注入時のマスク用のレジストのパターニング工程を示す断面図である。

【図5B】図５Ｂは、変形例１に係る窒化物半導体装置の製造方法において、イオン注入工程を示す断面図である。

【図6】図６は、変形例２に係る窒化物半導体装置の断面図である。

【図7】図７は、実施の形態２に係る窒化物半導体装置の断面図である。

【図8】図８は、実施の形態３に係る窒化物半導体装置の断面図である。

【発明を実施するための形態】

【0011】

（本開示の概要）
上記課題を解決するために、本開示の一態様に係る窒化物半導体装置は、第１の主面、及び、前記第１の主面の反対側の第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の電子走行層と、前記第１の電子走行層の上方に設けられた第１の電子供給層と、前記第１の電子供給層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第１の窒化物半導体層と、前記第１の電子供給層及び前記第１の窒化物半導体層を貫通し、前記第１の電子走行層にまで達する第１の開口部と、前記第１の窒化物半導体層の上方部分と、前記第１の開口部の内面に沿った部分とに設けられた第２の電子走行層と、前記第２の電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられた第２の電子供給層と、前記第２の電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記第１の窒化物半導体層及び前記第２の電子走行層に接続されたソース電極と、前記基板の前記第２の主面側に設けられたドレイン電極とを備える。

【0012】

これにより、第１の電子走行層に発生する二次元電子ガスがチャネルを形成するので、開口部を流れるソース－ドレイン間電流は、第１の電子走行層内でチャネルに沿って横方向に拡散する。つまり、第１の電子走行層内を流れる電流の経路を広くすることができるので、ソース－ドレイン間電流が流れやすくなる。したがって、本態様によれば、動作時の抵抗値を低減することができる窒化物半導体装置が提供される。

【0013】

また、例えば、本開示の一態様に係る窒化物半導体装置は、さらに、前記第１の開口部の内面に沿って、前記第１の窒化物半導体層と前記第２の電子走行層との間に設けられた、窒化物半導体からなる、前記第１の窒化物半導体層よりも抵抗値が高い高抵抗層を備えてもよい。

【0014】

これにより、第１の窒化物半導体層と第２の電子走行層との間に高抵抗層が設けられているので、ソース電極から第１の窒化物半導体層及び第２の電子走行層を介してゲート電極に至るリーク電流が高抵抗層によって抑制される。例えば、高抵抗層が絶縁層として機能することで、リーク電流の経路が実質的に遮断され、リーク電流を十分に低減することができる。

【0015】

また、例えば、前記高抵抗層は、鉄を含んでもよい。

【0016】

これにより、窒化物半導体に鉄を含ませることにより、高抵抗層の抵抗を高くすることができるので、リーク電流をより低減することができる。また、高抵抗層は、イオン注入などによって所望の領域に所望の形状で容易に形成することができる。例えば、イオン注入によれば、鉄イオンが注入された領域の窒化物半導体を容易にアモルファス状態にすることができ、当該領域を高抵抗化することができる。イオン注入によれば、高抵抗層の抵抗値及び形状などを精度良く調整できるので、リーク電流の抑制効果の信頼性を高めることができる。

【0017】

また、例えば、前記高抵抗層は、前記第１の開口部の内面に沿って、前記第１の電子供給層と前記第２の電子走行層との間に設けられていてもよい。

【0018】

これにより、第１の窒化物半導体層だけでなく、第１の電子供給層の第１開口部内への露出部分を高抵抗層によって覆うことができる。このため、第１の窒化物半導体層の端部を高抵抗層によって確実に覆うことができるので、リーク電流の抑制効果の信頼性を更に高めることができる。

【0019】

また、例えば、前記第１の開口部は、底部と、側壁部とを含み、前記高抵抗層は、前記側壁部から前記底部の一部に亘って設けられていてもよい。

【0020】

これにより、第１の開口部の内面の側壁部から底部の一部に亘って設けられているので、側壁部と底部との境界部分に電界が集中するのを抑制することができる。電界集中が抑制されることで、窒化物半導体装置の耐圧を高めることができる。

【0021】

また、例えば、本開示の一態様に係る窒化物半導体装置は、さらに、前記ゲート電極と前記第２の電子走行層との間に設けられた、前記第２の導電型を有する第２の窒化物半導体層を備えてもよい。

【0022】

これにより、第２の窒化物半導体層によってゲート電極の直下のキャリア濃度を低減することができ、窒化物半導体装置の閾値電圧を正側にシフトさせることができる。したがって、本態様に係る窒化物半導体装置を、ノーマリオフ型のＦＥＴとして動作させることができる。

【0023】

また、例えば、前記基板を平面視した場合に、前記ゲート電極の端部は、前記第１の開口部の端部よりも前記ソース電極に近い位置に位置していてもよい。

【0024】

これにより、再成長層に形成されるチャネルの制御性を高めることができる。

【0025】

また、例えば、本開示の一態様に係る窒化物半導体装置は、さらに、前記ゲート電極から離れた位置において、前記第２の電子走行層を貫通し、前記第１の窒化物半導体層にまで達する第２の開口部を備え、前記ソース電極の少なくとも一部は、前記第２の開口部内に設けられていてもよい。

【0026】

これにより、ソース電極及びドレイン電極間に印加される電圧によって、第２の窒化物半導体層と第１の窒化物半導体層との界面近傍に空乏層を形成することができる。空乏層が形成されることにより、ソース－ドレイン間のリーク電流の発生を抑制することができる。したがって、窒化物半導体装置の耐圧を高めることができる。

【0027】

また、例えば、前記第１の電子走行層は、前記第１の導電型の第３の窒化物半導体層と、前記第３の窒化物半導体層と前記第１の電子供給層との間に位置するアンドープの第４の窒化物半導体層とを含んでもよい。

【0028】

これにより、第４の窒化物半導体層に発生する二次元電子ガスがチャネルを形成するので、開口部を流れるソース－ドレイン間電流は、第４の窒化物半導体層内でチャネルに沿って横方向に拡散する。つまり、第１の電子走行層内を流れる電流の経路を広くすることができるので、ソース－ドレイン間電流が流れやすくなる。したがって、本態様によれば、動作時の抵抗値を低減することができる窒化物半導体装置が提供される。また、第４の窒化物半導体層は、アンドープの窒化物半導体層であり、含まれる不純物が少ないので、移動度を高めることができる。

【0029】

また、例えば、本開示の別の一態様に係る窒化物半導体装置は、第１の主面、及び、前記第１の主面の反対側の第２の主面を有する基板と、前記第１の主面の上方に設けられた、第１の導電型を有する第１の電子走行層と、前記第１の電子走行層の上方に設けられた、前記第１の導電型とは異なる第２の導電型を有する第１の窒化物半導体層と、前記第１の窒化物半導体層を貫通し、前記第１の電子走行層にまで達する第１の開口部と、前記第１の窒化物半導体層の上方部分と、前記第１の開口部の内面に沿った部分とに設けられた第２の電子走行層と、前記第２の電子走行層の上方で、かつ、前記第１の開口部を覆うように設けられた電子供給層と、前記電子供給層の上方で、かつ、前記第１の開口部を覆うように設けられたゲート電極と、前記第１の窒化物半導体層及び前記第２の電子走行層に接続されたソース電極と、前記基板の前記第２の主面側に設けられたドレイン電極とを備える。前記第１の電子走行層は、前記第１の導電型の第３の窒化物半導体層と、前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に位置し、前記第３の窒化物半導体層よりも不純物濃度が高い第４の窒化物半導体層とを含む。

【0030】

これにより、不純物濃度が高い第４の窒化物半導体層に発生する二次元電子ガスがチャネルを形成するので、開口部を流れるソース－ドレイン間電流は、第４の窒化物半導体層内でチャネルに沿って横方向に拡散する。つまり、第１の電子走行層内を流れる電流の経路を広くすることができるので、ソース－ドレイン間電流が流れやすくなる。また、第４の窒化物半導体層は、不純物濃度が高くて抵抗が低いので、電流の拡散をより促進することができる。したがって、本態様によれば、動作時の抵抗値をより低減することができる窒化物半導体装置が提供される。

【0031】

以下では、実施の形態について、図面を参照しながら具体的に説明する。

【0032】

なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0033】

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。

【0034】

また、本明細書において、平行又は一致などの要素間の関係性を示す用語、及び、矩形又は台形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

【0035】

また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。

【0036】

（実施の形態１）
［構成］
まず、実施の形態１に係る窒化物半導体装置の構成について、図１及び図２を用いて説明する。

【0037】

図１は、本実施の形態に係る窒化物半導体装置１０の平面レイアウトを示す平面図である。図２は、本実施の形態に係る窒化物半導体装置１０の断面図である。

【0038】

ここで、図１の（ａ）は、窒化物半導体装置１０を上方から見たときの平面図である。図１の（ｂ）は、窒化物半導体装置１０の１つの単位セル１１を拡大して示している。図２は、図１のＩＩ－ＩＩ線における本実施の形態に係る窒化物半導体装置１０の断面を示している。

【0039】

図１の（ａ）に示すように、窒化物半導体装置１０は、複数の単位セル１１を備える。複数の単位セル１１は、二次元状に並んで設けられている。複数の単位セル１１はそれぞれ、互いに同じ構成を有する。１つの単位セル１１の平面視形状は、六角形である。複数の単位セル１１は、平面視において、充填配置された正六角形の頂点に複数の単位セル１１の各々の中心が位置するように配置されている。

【0040】

単位セル１１は、１つのソース電極３６を中心に構成されている。図２は、隣り合う２つの単位セル１１の中心を通るＩＩ－ＩＩ線における断面を示している。

【0041】

図２に示すように、窒化物半導体装置１０は、基板１２と、ドリフト層１４と、第１の下地層１６と、第２の下地層１８と、第３の下地層２０と、第４の下地層２２と、ゲート開口部２４と、電子走行層２８と、電子供給層３０と、ゲート電極３２と、ソース開口部３４と、ソース電極３６と、ドレイン電極３８とを備える。さらに、図１の（ａ）に示すように、窒化物半導体装置１０は、ゲート電極パッド４０と、ソース電極パッド４２とを備える。なお、図１の（ａ）では、ソース電極パッド４２の外形を破線で模式的に表している。

【0042】

窒化物半導体装置１０は、ＧａＮ及びＡｌＧａＮなどの窒化物半導体を主成分とする半導体層の積層構造を有するデバイスである。具体的には、窒化物半導体装置１０は、ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造を有する。

【0043】

ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造において、（０００１）面で表されるｃ面上での自発分極又はピエゾ分極によって、ヘテロ界面には高濃度の二次元電子ガス（２ＤＥＧ）が発生する。このため、アンドープ状態であっても、当該界面には、１×１０^１３ｃｍ^－２以上のシートキャリア濃度が得られる特徴を有する。

【0044】

窒化物半導体装置１０は、ヘテロ構造を複数有する。具体的には、ドリフト層１４と第１の下地層１６との積層構造、及び、電子走行層２８と電子供給層３０との積層構造がそれぞれ、ヘテロ構造を形成している。ドリフト層１４内において、ドリフト層１４と第１の下地層１６との界面の近傍には二次元電子ガス４６が発生する。電子走行層２８内において、電子走行層２８と電子供給層３０との界面の近傍には二次元電子ガス４４が発生する。本実施の形態に係る窒化物半導体装置１０は、電子走行層２８内に発生する二次元電子ガス４４をチャネルとして利用した電界効果トランジスタ（ＦＥＴ）である。具体的には、窒化物半導体装置１０は、いわゆる縦型ＦＥＴである。なお、図２では、二次元電子ガス４４及び４６をそれぞれ、破線で模式的に示している。

【0045】

基板１２は、窒化物半導体からなる基板であり、図２に示すように、互いに背向する第１の主面１２ａ及び第２の主面１２ｂを有する。第１の主面１２ａは、ドリフト層１４が形成される側の主面である。具体的には、第１の主面１２ａは、ｃ面に略一致する。第２の主面１２ｂは、第１の主面１２ａの反対側の主面であり、ドレイン電極３８が形成される側の主面である。基板１２の平面視形状は、例えば矩形であるが、これに限らない。

【0046】

基板１２は、例えば、厚さが３００μｍであり、キャリア濃度が１×１０^１８ｃｍ^－３であるｎ型のＧａＮからなる基板である。なお、ｎ型及びｐ型は、半導体の導電型を示している。本実施の形態では、ｎ型は、窒化物半導体の第１の導電型の一例である。ｐ型は、第１の導電型とは極性が異なる第２の導電型の一例である。

【0047】

なお、基板１２は、窒化物半導体基板でなくてもよい。例えば、基板１２は、シリコン（Ｓｉ）基板、炭化シリコン（ＳｉＣ）基板、又は、酸化亜鉛（ＺｎＯ）基板などであってもよい。

【0048】

ドリフト層１４は、基板１２の第１の主面１２ａの上方に設けられた、第１の導電型を有する第１の電子走行層の一例である。ドリフト層１４は、第１の導電型の窒化物半導体から構成されている。ドリフト層１４は、例えば、厚さが８μｍであり、キャリア濃度が１×１０^１６ｃｍ^－３であるｎ型のＧａＮからなる膜である。ドリフト層１４は、基板１２の第１の主面１２ａに接触して設けられている。

【0049】

第１の下地層１６は、ドリフト層１４の上方に設けられた第１の電子供給層の一例である。第１の下地層１６は、窒化物半導体から構成されている。第１の下地層１６は、例えば、厚さが５０ｎｍのアンドープＡｌ_０．２Ｇａ_０．８Ｎからなる膜である。第１の下地層１６は、ドリフト層１４との間でＡｌＧａＮ／ＧａＮのヘテロ界面を形成している。これにより、ドリフト層１４内に二次元電子ガス４６が発生する。

【0050】

第２の下地層１８は、第１の下地層１６の上方に設けられた、第１の導電型とは異なる第２の導電型を有する第１の窒化物半導体層の一例である。第２の下地層１８は、例えば、厚さが４００ｎｍであり、キャリア濃度が１×１０^１７ｃｍ^－３であるｐ型のＧａＮからなる膜である。第２の下地層１８は、第１の下地層１６の上面に接触して設けられている。

【0051】

第２の下地層１８は、ソース電極３６とドレイン電極３８との間のリーク電流を抑制する。例えば、第２の下地層１８とドリフト層１４とで形成されるｐｎ接合に対して逆方向電圧が印加された場合、具体的には、ソース電極３６よりもドレイン電極３８が高電位となった場合に、ドリフト層１４に空乏層が延びる。これにより、窒化物半導体装置１０の高耐圧化が可能である。

【0052】

第３の下地層２０は、第２の下地層１８上に配置されている。第３の下地層２０は、絶縁性又は半絶縁性の窒化物半導体により形成されている。第３の下地層２０は、例えば、厚さが２００ｎｍであるアンドープＧａＮからなる膜である。第３の下地層２０は、第２の下地層１８に接触して設けられている。

【0053】

なお、ここで“アンドープ”とは、ＧａＮの極性をｎ型又はｐ型に変化させるシリコン（Ｓｉ）又はマグネシウム（Ｍｇ）などのドーパントがドープされていないことを意味する。本実施の形態では、第３の下地層２０には、炭素がドープされている。具体的には、第３の下地層２０の炭素濃度は、第２の下地層１８の炭素濃度より高い。

【0054】

また、第３の下地層２０には、成膜時に混入する珪素（Ｓｉ）又は酸素（Ｏ）が含まれる場合がある。この場合に、第３の下地層２０の炭素濃度は、例えば３×１０^１７ｃｍ^－３以上であるが、１×１０^１８ｃｍ^－３以上でもよい。第３の下地層２０の珪素濃度又は酸素濃度は、例えば、５×１０^１６ｃｍ^－３以下であるが、２×１０^１６ｃｍ^－３以下でもよい。

【0055】

ここで、仮に、窒化物半導体装置１０が第３の下地層２０を備えない場合、ソース電極３６とドレイン電極３８との間には、ｎ型の電子供給層３０及び電子走行層２８／ｐ型の第２の下地層１８／ｎ型の第１の下地層１６及びｎ型のドリフト層１４という積層構造を有する。この積層構造は、寄生ｎｐｎ構造からなる寄生バイポーラトランジスタとなっている。

【0056】

窒化物半導体装置１０がオフ状態である場合、第２の下地層１８に電流が流れると、この寄生バイポーラトランジスタがオンしてしまい、窒化物半導体装置１０の耐圧を低下させる場合がある。この場合、窒化物半導体装置１０の誤動作が生じやすい。

【0057】

第３の下地層２０は、この寄生ｎｐｎ構造が形成されることを抑制する。このため、寄生ｎｐｎ構造が形成されることによる、窒化物半導体装置１０の誤動作を低減することができる。なお、第２の下地層１８に流れる電流が十分に抑制されている場合、窒化物半導体装置１０は、第３の下地層２０を備えなくてもよい。

【0058】

第４の下地層２２は、第３の下地層２０上に配置されている。第４の下地層２２は、例えば、厚さが２０ｎｍのＡｌ_０．２Ｇａ_０．８Ｎからなる膜である。第４の下地層２２は、第３の下地層２０に接触して設けられている。

【0059】

第４の下地層２２は、第２の下地層１８からのＭｇなどのｐ型不純物の拡散を抑制する。仮にＭｇが電子走行層２８中のチャネルにまで拡散した場合、二次元電子ガス４４のキャリア濃度が低下してオン抵抗が増加する恐れがある。なお、Ｍｇの拡散の程度は、エピタキシャル成長の成長条件などによっても異なる。このため、Ｍｇの拡散が抑制されている場合には、窒化物半導体装置１０は、第４の下地層２２を備えなくてもよい。

【0060】

また、第４の下地層２２は、電子走行層２８と電子供給層３０との界面に形成されるチャネルへの電子の供給機能を有してもよい。第４の下地層２２は、例えば、電子供給層３０よりもバンドギャップが大きい。

【0061】

ゲート開口部２４は、第１の下地層１６を貫通し、ドリフト層１４にまで達する第１の開口部の一例である。具体的には、ゲート開口部２４は、第４の下地層２２の上面から、第４の下地層２２、第３の下地層２０、第２の下地層１８及び第１の下地層１６をこの順で貫通し、ドリフト層１４まで達している。ゲート開口部２４の底部２４ａは、ドリフト層１４の上面である。本実施の形態では、図２に示すように、ゲート開口部２４の底部２４ａは、ドリフト層１４と第１の下地層１６との界面よりも下側に位置している。

【0062】

本実施の形態では、ゲート開口部２４は、基板１２から遠ざかる程、開口面積が大きくなるように形成されている。具体的には、ゲート開口部２４の側壁部２４ｂは、斜めに傾斜している。例えば、ゲート開口部２４の断面形状は、逆台形、より具体的には、逆等脚台形である。なお、図１の（ｂ）では、ゲート開口部２４の上端の輪郭を破線で示している。ゲート開口部２４の底部２４ａの輪郭は、図１の（ｂ）に示す輪郭よりも一回り小さくなる。

【0063】

電子走行層２８は、第２の下地層１８の上方部分と、ゲート開口部２４の内面に沿った部分とに設けられた第２の電子走行層の一例である。電子走行層２８は、ゲート開口部２４を形成した後に、窒化物半導体の再成長によって形成される第１の再成長層である。具体的には、電子走行層２８は、第４の下地層２２の上面と、ゲート開口部２４の側壁部２４ｂ及び底部２４ａとに沿って略均一な厚さで形成されている。電子走行層２８は、例えば、厚さが１００ｎｍであるアンドープＧａＮからなる膜である。

【0064】

電子走行層２８は、ゲート開口部２４の底部２４ａにおいてドリフト層１４に接触している。電子走行層２８は、ゲート開口部２４の側壁部２４ｂにおいて、第１の下地層１６、第２の下地層１８、第３の下地層２０及び第４の下地層２２の各々の側面に接触している。さらに、電子走行層２８は、第４の下地層２２の上面に接触している。

【0065】

電子走行層２８は、チャネルを有する。具体的には、電子走行層２８と電子供給層３０との界面の近傍には、二次元電子ガス４４が発生する。二次元電子ガス４４が電子走行層２８のチャネルとして機能する。電子走行層２８は、アンドープであるが、Ｓｉドープなどにより、ｎ型化してもよい。

【0066】

また、図示しないが、本実施の形態では、電子走行層２８と電子供給層３０との間に、厚さが１ｎｍ程度のＡｌＮ膜が第２の再成長層として設けられている。ＡｌＮ膜は、合金散乱を抑制し、チャネルの移動度を向上させることができる。なお、ＡｌＮ膜は設けられていなくてもよく、電子走行層２８と電子供給層３０とは直接接触していてもよい。

【0067】

電子供給層３０は、第２の下地層１８の上方に、及び、ゲート開口部２４の内面に沿って設けられた第２の電子供給層の一例である。電子供給層３０は、ゲート開口部２４を形成した後に、窒化物半導体の再成長によって形成される第３の再成長層である。なお、電子走行層２８と電子供給層３０とは、基板１２側からこの順で設けられている。電子供給層３０は、電子走行層２８の上面に沿った形状で略均一な厚さで形成されている。電子供給層３０は、例えば、厚さが５０ｎｍのアンドープＡｌ_０．２Ｇａ_０．８Ｎからなる膜である。

【0068】

電子供給層３０は、例えば、厚さが１ｎｍのＡｌＮ膜を挟んで、電子走行層２８との間でＡｌＧａＮ／ＧａＮのヘテロ界面を形成している。これにより、電子走行層２８内に二次元電子ガス４４が発生する。

【0069】

電子供給層３０は、電子走行層２８に形成されるチャネル（すなわち、二次元電子ガス４４）への電子の供給を行う。なお、上述したように、本実施の形態では、第４の下地層２２も電子の供給機能を有している。電子供給層３０及び第４の下地層２２はいずれも、ＡｌＧａＮから形成されているが、このときのＡｌ組成比は特に限定されない。例えば、電子供給層３０のＡｌ組成比は２０％であってもよく、第４の下地層２２のＡｌ組成比は２５％であってもよい。

【0070】

ゲート電極３２は、電子供給層３０の上方で、かつ、ゲート開口部２４を覆うように設けられている。本実施の形態では、ゲート電極３２は、電子供給層３０の上面に沿った形状で、電子供給層３０の上面に接触して略均一な厚さで形成されている。

【0071】

ゲート電極３２は、金属などの導電性の材料を用いて形成されている。例えば、ゲート電極３２は、パラジウム（Ｐｄ）を用いて形成されている。なお、ゲート電極３２の材料としては、ｎ型の半導体に対してショットキー接続される材料を用いることができ、例えば、ニッケル（Ｎｉ）系材料、タングステンシリサイド（ＷＳｉ）、金（Ａｕ）などを用いることができる。

【0072】

ゲート電極３２は、ソース電極３６と接触しないように、平面視において離間させて形成されている。具体的には、図１の（ｂ）に示すように、ゲート電極３２は、平面視において、ソース電極３６を囲むように設けられている。より具体的には、ゲート電極３２は、六角形のソース電極３６に相当する開口が複数設けられた一枚の板状に形成されている。

【0073】

本実施の形態では、平面視において、ゲート電極３２の端部は、ゲート開口部２４の端部よりもソース電極３６に近い位置に位置している。具体的には、平面視において、ゲート電極３２の内側に、ゲート開口部２４が設けられている。つまり、平面視において、ゲート電極３２は、ゲート開口部２４を完全に覆っている。

【0074】

ソース開口部３４は、ゲート電極３２から離れた位置において、電子走行層２８を貫通し、第２の下地層１８にまで達する第２の開口部の一例である。具体的には、ソース開口部３４は、電子供給層３０、電子走行層２８、第４の下地層２２及び第３の下地層２０をこの順で貫通し、第２の下地層１８まで達している。本実施の形態では、図２に示すように、ソース開口部３４の底部３４ａは、第２の下地層１８の上面である。底部３４ａは、第２の下地層１８と第３の下地層２０との界面よりも下側に位置している。ソース開口部３４は、平面視において、ゲート開口部２４から離れた位置に配置されている。

【0075】

図２に示すように、ソース開口部３４は、開口面積が略一定に形成されている。具体的には、ソース開口部３４の側壁部３４ｂは、基板１２の厚み方向に沿って略平行である。例えば、ソース開口部３４の断面形状は、矩形である。あるいは、ソース開口部３４の断面形状は、ゲート開口部２４と同様に、逆台形であってもよい。

【0076】

本実施の形態では、ソース開口部３４の開口形状、すなわち、平面視形状は、図１の（ｂ）に示すように、正六角形である。ソース開口部３４の外周を囲むように設けられたゲート電極３２との距離は略一定である。ソース開口部３４の側壁部３４ｂは、｛１－１００｝面を有する。ここで、｛１－１００｝面は、（１－１００）面と、（１－１００）面に等価な面とを総称したものである。

【0077】

ソース電極３６は、ソース開口部３４に設けられている。具体的には、ソース電極３６は、ソース開口部３４内を充填するように設けられている。

【0078】

ソース電極３６は、第２の下地層１８に接続されている。ソース電極３６は、具体的には、電子供給層３０、電子走行層２８、第４の下地層２２及び第３の下地層２０の各々の端面に接続されている。ソース電極３６は、電子走行層２８及び電子供給層３０に対してオーミック接続されている。

【0079】

ソース電極３６は、金属などの導電性の材料を用いて形成されている。ソース電極３６の材料としては、例えば、Ｔｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。

【0080】

ソース電極３６が第３の下地層２０に接続されていることで、第３の下地層２０の電位を固定することができる。これにより、窒化物半導体装置１０の動作を安定させることができる。

【0081】

また、Ａｌは、ｐ型の窒化物半導体からなる第２の下地層１８に対してショットキー接続される。このため、ソース電極３６の下層部分には、ｐ型の窒化物半導体に対して低コンタクト抵抗となるＰｄ又はＮｉなどの仕事関数の大きい金属材料を設けてもよい。これにより、第２の下地層１８の電位をより安定させることができる。

【0082】

ドレイン電極３８は、基板１２の第２の主面１２ｂ側に設けられている。具体的には、ドレイン電極３８は、第２の主面１２ｂに接触して設けられている。ドレイン電極３８は、金属などの導電性の材料を用いて形成されている。ドレイン電極３８の材料としては、ソース電極３６の材料と同様に、例えばＴｉ／Ａｌなど、ｎ型の半導体層に対してオーミック接続される材料を用いることができる。

【0083】

ゲート電極パッド４０は、ゲート電極３２と電気的に接続されている。ゲート電極パッド４０は、例えば、ゲート電極３２より上方に設けられている。本実施の形態では、ゲート電極３２が一枚の板状に形成されているので、図１の（ａ）に示すように、ゲート電極パッド４０は、窒化物半導体装置１０の平面視における一部の領域のみに設けられている。ゲート電極パッド４０には、ゲート電極３２の制御用の電源が接続される。

【0084】

ソース電極パッド４２は、複数のソース電極３６の各々に電気的に接続されている。ソース電極パッド４２は、ソース電極３６の上方に設けられている。本実施の形態では、複数のソース電極３６がそれぞれ、六角形の島状に形成されている。このため、ソース電極パッド４２は、複数のソース電極３６の各々を覆うように、窒化物半導体装置１０の平面視において、ゲート電極パッド４０を除いた大部分の領域に設けられている。

【0085】

以上のように、本実施の形態に係る窒化物半導体装置１０では、電子走行層２８と電子供給層３０との界面がＡｌＧａＮ／ＧａＮのヘテロ界面となる。これにより、電子走行層２８中に二次元電子ガス４４が発生し、チャネルが形成される。二次元電子ガス４４は、キャリア濃度が高いので、チャネルの移動度が高くなり、動作時の抵抗値（オン抵抗）が低減される。

【0086】

窒化物半導体装置１０では、二次元電子ガス４６が、ドリフト層１４内において、ゲート開口部２４の底部２４ａの近傍から横方向（具体的には、基板１２の第１の主面１２ａに平行な方向）に延びるように形成されている。このため、電子走行層２８内の二次元電子ガス４４を介して移動する電子は、底部２４ａの近傍において二次元電子ガス４６を通って横方向に広がりやすくなる。このため、ドリフト層１４内において、底部２４ａの直下方向に位置する部分だけでなく、当該部分の外側（平面視において底部２４ａの外側）に位置する部分も電流の流れる経路として利用可能になる。このため、ソース－ドレイン間電流が、ドリフト層１４内の広い領域に拡散されやすくなる。よって、窒化物半導体装置１０の動作時の抵抗値を低減することができる。

【0087】

［製造方法］
続いて、本実施の形態に係る窒化物半導体装置１０の製造方法について、図３Ａ～図３Ｆを用いて説明する。図３Ａ～図３Ｆは、本実施の形態に係る窒化物半導体装置１０の製造方法の各工程を示す断面図である。

【0088】

以下では、窒化物半導体装置１０を構成する各窒化物半導体層を、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法によって成膜する場合を説明する。なお、窒化物半導体層の成膜方法は、これに限らず、例えば、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法によって成膜してもよい。

【0089】

また、ｎ型の窒化物半導体は、例えばシリコン（Ｓｉ）を添加することにより形成される。ｐ型の窒化物半導体は、マグネシウム（Ｍｇ）を添加することにより形成される。なお、ｎ型不純物及びｐ型不純物は、これらに限られない。

【0090】

まず、第１の主面１２ａが（０００１）面、すなわち、ｃ面であるｎ型ＧａＮからなる基板１２を準備する。図３Ａに示すように、基板１２の第１の主面１２ａ上に、Ｓｉをｎ型不純物として添加したｎ型ＧａＮ膜１３、アンドープＡｌ_０．２Ｇａ_０．８ＮからなるアンドープＡｌＧａＮ膜１５、Ｍｇをｐ型不純物として添加したｐ型ＧａＮ膜１７、アンドープＧａＮ膜１９、及び、アンドープＡｌ_０．２Ｇａ_０．８ＮからなるアンドープＡｌＧａＮ膜２１をこの順で成膜する。なお、ｎ型ＧａＮ膜１３、アンドープＡｌＧａＮ膜１５、ｐ型ＧａＮ膜１７、アンドープＧａＮ膜１９及びアンドープＡｌＧａＮ膜２１はそれぞれ、所定形状にパターニングされることで、図２に示すドリフト層１４、第１の下地層１６、第２の下地層１８、第３の下地層２０、第４の下地層２２になる。

【0091】

各層の厚さ及びキャリア濃度は、例えば、次の通りである。ｎ型ＧａＮ膜１３は、厚さが８μｍであり、キャリア濃度が１×１０^１６ｃｍ^－３である。アンドープＡｌＧａＮ膜１５は、厚さ２０ｎｍである。ｐ型ＧａＮ膜１７は、厚さが４００ｎｍであり、キャリア濃度が１×１０^１７ｃｍ^－３である。アンドープＧａＮ膜１９は、厚さが２００ｎｍである。アンドープＡｌＧａＮ膜２１は、厚さ２０ｎｍである。なお、これらの数値は一例に過ぎない。

【0092】

次に、図３Ｂに示すように、アンドープＡｌＧａＮ膜２１上にレジストを塗布し、塗布したレジストをフォトリソグラフィによってパターニングすることで、レジストマスク９０を形成する。レジストマスク９０は、ゲート開口部２４を形成するためのマスクであり、ゲート開口部２４の平面視形状に応じた開口９１を有する。

【0093】

次に、図３Ｃに示すように、ドライエッチングによって、ゲート開口部２４を形成する。ゲート開口部２４は、アンドープＡｌＧａＮ膜２１、アンドープＧａＮ膜１９及びｐ型ＧａＮ膜１７、アンドープＡｌＧａＮ膜１５を貫通しており、ｎ型ＧａＮ膜１３が露出している。このとき、ゲート開口部２４の底部２４ａは、基板１２の第１の主面１２ａに平行である。ゲート開口部２４の側壁部２４ｂは、底部２４ａに対して、所定の傾斜角で傾斜している。傾斜角は、例えば、２０°以上８０°以下の範囲である。これにより、側壁部２４ｂ上に再成長層を均一な厚さで形成することができるので、チャネルの狭窄が抑えられ、キャリア濃度の低下及びオン抵抗の増加の両方を抑制することができる。

【0094】

次に、レジストマスク９０を除去した後、図３Ｄに示すように、ゲート開口部２４の形状に沿って全面に、アンドープＧａＮ膜２７、アンドープＡｌＮ膜（図示せず）、及び、アンドープＡｌＧａＮ膜２９を、ＭＯＶＰＥ法によってこの順で成膜する。アンドープＧａＮ膜２７及びアンドープＡｌＧａＮ膜２９はそれぞれ、所定形状にパターニングされることで電子走行層２８及び電子供給層３０になる。

【0095】

各層の厚さは、略均一であり、例えば、次の通りである、アンドープＧａＮ膜２７は、厚さが１００ｎｍである。アンドープＡｌＮ膜は、厚さが１ｎｍである。アンドープＡｌＧａＮ膜２９は、厚さが５０ｎｍである。なお、これらの数値は一例に過ぎない。

【0096】

次に、ゲート開口部２４を覆うように、Ｐｄからなるゲート金属膜を蒸着法又はスパッタリング法などによって成膜する。図３Ｅに示すように、成膜したゲート金属膜をパターニングすることで、ゲート電極３２を形成する。

【0097】

さらに、図３Ｆに示すように、ゲート電極３２から離れた位置に、アンドープＡｌＧａＮ膜２９、アンドープＡｌＮ膜（図示せず）、アンドープＧａＮ膜２７、アンドープＡｌＧａＮ膜２１、及び、アンドープＧａＮ膜１９を貫通し、ｐ型ＧａＮ膜１７にまで達するソース開口部３４を形成する。ソース開口部３４の形成は、ゲート開口部２４と同様に、フォトリソグラフィ及びドライエッチングによって形成される。アンドープＡｌＧａＮ膜２９、アンドープＧａＮ膜２７、アンドープＡｌＧａＮ膜２１、アンドープＧａＮ膜１９及びｐ型ＧａＮ膜１７がそれぞれパターニングされることで、電子供給層３０、電子走行層２８、第４の下地層２２、第３の下地層２０及び第２の下地層１８が形成される。

【0098】

続いて、ソース開口部３４を埋めるように、ＴｉとＡｕとからなるソース金属膜を蒸着法又はスパッタリング法などによって成膜し、パターニングすることで、ソース電極３６を形成する。さらに、基板１２の第２の主面１２ｂに、ＴｉとＡｌとからなるドレイン金属膜を蒸着法又はスパッタリング法などによって成膜し、必要に応じてパターニングすることで、ドレイン電極３８を形成する。

【0099】

以上の工程を経て、図２に示す窒化物半導体装置１０が形成される。

【0100】

なお、ゲート電極３２及びソース電極３６を形成した後、絶縁膜を成膜し、複数のソース電極３６の各々の一部、及び、ゲート電極３２の一部を露出させるコンタクトホールを、成膜した絶縁膜に形成する。その後、金属膜を成膜してパターニングすることで、ゲート電極パッド４０及びソース電極パッド４２が形成される。

【0101】

［変形例］
ここで、本実施の形態に係る窒化物半導体装置１０の変形例について説明する。

【0102】

［変形例１］
図４は、変形例１に係る窒化物半導体装置１１０の断面図である。図４に示されるように、窒化物半導体装置１１０は、図２に示される窒化物半導体装置１０と比較して、高抵抗層１２６を新たに備える点が相違する。以下では、実施の形態との相違点を中心に説明し、共通点の説明を省略又は簡略化する。

【0103】

高抵抗層１２６は、ゲート開口部２４において第２の下地層１８と電子走行層２８との間に設けられている。本変形例では、高抵抗層１２６は、第１の下地層１６と電子走行層２８との間にも設けられている。具体的には、高抵抗層１２６は、ゲート開口部２４の側壁部２４ｂから底部２４ａの一部に亘って設けられている。より具体的には、高抵抗層１２６は、ゲート開口部２４の上端部、すなわち、第４の下地層２２の上面の一部から、底部２４ａの一部に至るまで、側壁部２４ｂの全面を覆うように設けられている。つまり、高抵抗層１２６は、第１の下地層１６、第２の下地層１８、第３の下地層２０及び第４の下地層２２の各々と電子走行層２８との間に設けられている。

【0104】

例えば、図４に示すように、高抵抗層１２６の上端部の上面は、第４の下地層２２の上面と面一である。また、高抵抗層１２６の下端部の上面は、ドリフト層１４の上面のうち、底部２４ａを形成する部分と面一である。高抵抗層１２６は、第４の下地層２２の表層部分及び端面部分、第３の下地層２０の端面部分、第２の下地層１８の端面部分、第１の下地層１６の端面部分、並びに、ドリフト層１４の表層部分の各々に埋め込まれたように形成されている。

【0105】

高抵抗層１２６は、第２の下地層１８よりも抵抗値が高い。本変形例では、高抵抗層１２６は、第３の下地層２０よりも抵抗値が高い。

【0106】

高抵抗層１２６は、窒化物半導体からなる。本変形例では、高抵抗層１２６は、鉄（Ｆｅ）を含んでいる。高抵抗層１２６は、例えば、鉄がドープされ、高抵抗化されたＧａＮからなる。高抵抗層１２６の厚さは、例えば５０ｎｍである。

【0107】

ここで、本変形例に係る窒化物半導体装置１１０の製造方法について、図５Ａ及び図５Ｂを用いて説明する。図５Ａ及び図５Ｂは、本変形例に係る窒化物半導体装置１１０の製造方法を示す断面図である。

【0108】

本変形例に係る窒化物半導体装置１１０の製造方法は、ゲート開口部２４を形成するまでの工程が実施の形態１に係る窒化物半導体装置１０と同様である。図３Ｃに示されるゲート開口部２４を形成した後、レジストマスク９０を除去する。その後、アンドープＡｌＧａＮ膜２１上、及び、ゲート開口部２４内に再びレジストを塗布する。図５Ａに示すように、塗布したレジストをフォトリソグラフィによってパターニングすることで、レジストマスク１９２を形成する。

【0109】

レジストマスク１９２は、高抵抗層１２６を形成するためのマスクである。レジストマスク１９２は、ゲート開口部２４の側壁部２４ｂより大きな開口１９３を有する。開口１９３は、側壁部２４ｂの上端からアンドープＡｌＧａＮ膜２１の上面の一部から底部２４ａの一部にかけて設けられ、平面視において、少なくとも側壁部２４ｂの全体を露出させている。

【0110】

次に、レジストマスク１９２の開口１９３に露出した部分に、鉄イオンのイオン注入を行うことで、図５Ｂに示すように、高抵抗層１２６を形成する。高抵抗層１２６は、アンドープＡｌＧａＮ膜２１、アンドープＧａＮ膜１９、ｐ型ＧａＮ膜１７、アンドープＡｌＧａＮ膜１５及びｎ型ＧａＮ膜１３の各々の、開口１９３に露出した部分に鉄がドープされた層である。なお、ｎ型ＧａＮ膜１３の高抵抗層１２６を除いた部分がドリフト層１４になる。

【0111】

イオン注入の注入条件は、例えば加速エネルギー４０ｋｅＶ、ドーズ量１×１０^１４ｃｍ^－２である。これにより、約５０ｎｍの厚さの高抵抗層１２６が形成される。鉄イオンが注入された領域、すなわち、高抵抗層１２６は、結晶構造が破壊されてアモルファス状態になることにより、高抵抗化される。

【0112】

このとき、鉄イオンの代わりに、例えば、チタンイオン、クロムイオン、銅イオン又はニッケルイオンなどの、原子番号が大きい金属のイオンを利用してもよい。これにより、後工程における加熱処理による高抵抗層１２６の再結晶化を抑制することができ、高抵抗層１２６の抵抗値が大きくなる。

【0113】

高抵抗層１２６を形成した後の工程は、実施の形態１に係る窒化物半導体装置１０と同様である。具体的には、高抵抗層１２６を形成した後、図３Ｄに示すように、アンドープＧａＮ膜２７、アンドープＡｌＮ膜（図示せず）及びアンドープＡｌＧａＮ膜２９を順に再成長によって成膜する。なお、高抵抗層１２６が窒化物半導体で形成されているので、アンドープＧａＮ膜２７、アンドープＡｌＮ膜（図示せず）及びアンドープＡｌＧａＮ膜２９の再成長による膜質が高められる。

【0114】

以上のように、本変形例では、電子走行層２８と第２の下地層１８との間に高抵抗層１２６が設けられているので、ソース電極３６から、第２の下地層１８及び電子走行層２８を通ってゲート電極３２に至るリーク電流を抑制することができる。このように、本変形例によれば、リーク電流が抑制された窒化物半導体装置１１０が実現される。

【0115】

なお、レジストマスク１９２は、開口１９３が側壁部２４ｂにおいてｐ型ＧａＮ膜１７のみを露出させるように形成されてもよい。つまり、開口１９３の平面視形状は、ｐ型ＧａＮ膜１７とアンドープＧａＮ膜１９との境界、及び、ｐ型ＧａＮ膜１７とアンドープＡｌＧａＮ膜１５との境界に一致していてもよい。あるいは、レジストマスク１９２は、開口１９３が側壁部２４ｂにおいてｐ型ＧａＮ膜１７の全体とアンドープＡｌＧａＮ膜１５の全体とを露出させるように形成されてもよい。開口１９３が側壁部２４ｂにおいてｐ型ＧａＮ膜１７の全体を露出させることにより、ｐ型ＧａＮ膜１７の側壁部２４ｂに露出する部分を確実に覆うように高抵抗層１２６を形成することができる。

【0116】

［変形例２］
図６は、変形例２に係る窒化物半導体装置２１０の断面図である。図６に示されるように、窒化物半導体装置２１０は、図２に示す窒化物半導体装置１０と比較して、閾値制御層２４８を備える点が相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。

【0117】

閾値制御層２４８は、ゲート電極３２と電子走行層２８との間に設けられた、第２の導電型の第２の窒化物半導体層の一例である。閾値制御層２４８は、電子供給層３０上に設けられ、電子供給層３０とゲート電極３２とに接触している。

【0118】

本変形例では、基板１２を平面視した場合に、閾値制御層２４８の端部は、ゲート電極３２の端部よりもソース電極３６に近い位置に位置している。閾値制御層２４８とソース電極３６とは離間しており、接触していない。

【0119】

閾値制御層２４８は、例えば、厚さが１００ｎｍであり、キャリア濃度が１×１０^１７ｃｍ^－３であるｐ型のＡｌ_０．２Ｇａ_０．８Ｎからなる窒化物半導体層である。閾値制御層２４８は、電子供給層３０を形成するアンドープＡｌＧａＮ膜２９の成膜から引き続いてＭＯＶＰＥ法によって成膜され、パターニングされることで形成される。

【0120】

本変形例によれば、閾値制御層２４８によって、チャネル部分の伝導帯端のポテンシャルが持ち上げられる。このため、窒化物半導体装置２１０の閾値電圧を大きくすることができる。したがって、窒化物半導体装置２１０をノーマリオフ型のＦＥＴとして実現することができる。

【0121】

なお、閾値制御層２４８は、絶縁性材料を用いて形成されていてもよい。つまり、閾値制御層２４８は、絶縁層であってもよい。

【0122】

（実施の形態２）
続いて、実施の形態２について説明する。実施の形態２では、実施の形態１と比較して、第１の電子走行層が２層構造を有する点が相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。

【0123】

図７は、本実施の形態に係る窒化物半導体装置３１０の断面図である。図７に示されるように、窒化物半導体装置３１０は、図２に示す窒化物半導体装置１０と比較して、ドリフト層１４の代わりに電子走行層３１４を備える点が相違する。

【0124】

電子走行層３１４は、第１の電子走行層の一例である。電子走行層３１４は、ドリフト層３１４ａと、アンドープ窒化物半導体層３１４ｂとを含む。

【0125】

ドリフト層３１４ａは、第１の導電型の第３の窒化物半導体層の一例であり、実施の形態１に係るドリフト層１４とほぼ同じである。本実施の形態では、ドリフト層３１４ａには、ゲート開口部２４が到達していない点のみが相違する。このため、ドリフト層３１４ａの上面は平坦である。

【0126】

アンドープ窒化物半導体層３１４ｂは、ドリフト層３１４ａと第１の下地層１６との間に位置するアンドープの第４の窒化物半導体層の一例である。アンドープ窒化物半導体層３１４ｂは、具体的には、アンドープＧａＮからなる膜である。アンドープ窒化物半導体層３１４ｂの膜厚は、例えば２００ｎｍであるが、これに限定されない。

【0127】

アンドープ窒化物半導体層３１４ｂは、第１の下地層１６に接触しており、第１の下地層１６との間でＡｌＧａＮ／ＧａＮのヘテロ界面を形成している。これにより、アンドープ窒化物半導体層３１４ｂ内に二次元電子ガス４６が発生する。

【0128】

ドリフト層３１４ａ及びアンドープ窒化物半導体層３１４ｂは、例えば、次のような方法で形成される。具体的には、図３Ａに示す製造工程において、ｎ型ＧａＮ膜１３を成膜した後、アンドープＡｌＧａＮ膜１５を成膜する前に、アンドープＧａＮ膜を成膜する。その後、図３Ｃに示す製造工程において、アンドープＧａＮ膜を露出させるように、ゲート開口部２４を形成する。このため、本実施の形態では、ゲート開口部２４の底部２４ａは、アンドープ窒化物半導体層３１４ｂの上面になる。

【0129】

本実施の形態によれば、アンドープ窒化物半導体層３１４ｂ内に形成される二次元電子ガス４６によって、電子が横方向に広がる。したがって、実施の形態１と同様に、ソース－ドレイン間電流が、ドリフト層３１４ａ内の広い領域に拡散されやすくなる。また、アンドープ窒化物半導体層３１４ｂは、不純物が少ないので、電子移動度を高めることができる。よって、窒化物半導体装置３１０の動作の高速化が実現される。

【0130】

（実施の形態３）
続いて、実施の形態３について説明する。実施の形態３では、実施の形態１と比較して、第１の電子走行層が２層構造を有し、かつ、第１の電子供給層を備えない点が相違する。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略又は簡略化する。

【0131】

図８は、本実施の形態に係る窒化物半導体装置４１０の断面図である。図８に示されるように、窒化物半導体装置４１０は、図２に示す窒化物半導体装置１０と比較して、ドリフト層１４の代わりに電子走行層４１４を備える点が相違する。また、窒化物半導体装置４１０は、第１の下地層１６を備えない。

【0132】

電子走行層４１４は、第１の電子走行層の一例である。電子走行層４１４は、低濃度層４１４ａと、高濃度層４１４ｂとを含む。

【0133】

低濃度層４１４ａは、第１の導電型の第３の窒化物半導体層の一例であり、実施の形態１に係るドリフト層１４とほぼ同じである。本実施の形態では、低濃度層４１４ａには、ゲート開口部２４が到達していない点のみが相違する。このため、低濃度層４１４ａの上面は平坦である。

【0134】

高濃度層４１４ｂは、低濃度層４１４ａと第２の下地層１８との間に位置し、低濃度層４１４ａよりも不純物濃度が高い第４の窒化物半導体層の一例である。高濃度層４１４ｂは、具体的には、低濃度層４１４ａよりもｎ型不純物の濃度が高いｎ型のＧａＮからなる膜である。高濃度層４１４ｂのキャリア濃度は、例えば、１×１０^１８ｃｍ^－３以上であるが、これに限定されない。高濃度層４１４ｂの膜厚は、低濃度層４１４ａの膜厚より小さく、例えば１μｍ未満であるが、これに限定されない。低濃度層４１４ａの膜厚を高濃度層４１４ｂより厚くすることにより、窒化物半導体装置の耐圧を高めることができる。

【0135】

高濃度層４１４ｂは、第２の下地層１８に接触している。本実施の形態では、低濃度層４１４ａ、高濃度層４１４ｂ、第２の下地層１８のいずれもバンドギャップの差が小さく、ヘテロ界面が形成されない。このため、図２などに示した二次元電子ガス４６が発生しない。

【0136】

二次元電子ガス４６は発生しないが、高濃度層４１４ｂは、ｎ型不純物の濃度が高いので、抵抗が小さい。このため、電子は、高濃度層４１４ｂ内を横方向に広がる。したがって、実施の形態１と同様に、ソース－ドレイン間電流が、高濃度層４１４ｂ及び低濃度層４１４ａ内の広い領域に拡散されやすくなる。

【0137】

低濃度層４１４ａ及び高濃度層４１４ｂは、例えば、次のような方法で形成される。具体的には、図３Ａに示す製造工程において、ｎ型ＧａＮ膜１３を成膜した後、アンドープＡｌＧａＮ膜１５を成膜する前に、ｎ型ＧａＮ膜１３よりも不純物濃度が高いｎ型ＧａＮ膜を成膜する。その後、図３Ｃに示す製造工程において、不純物濃度が高いｎ型ＧａＮ膜を露出させるように、ゲート開口部２４を形成する。このため、本実施の形態では、ゲート開口部２４の底部２４ａは、高濃度層４１４ｂの上面になる。

【0138】

本実施の形態によれば、高濃度層４１４ｂの抵抗が小さいので、電子が横方向に広がりやすい。したがって、実施の形態１と同様に、ソース－ドレイン間電流が、電子走行層４１４内の広い領域に拡散されやすくなる。よって、動作時の抵抗値をより低減することができる。

【0139】

（他の実施の形態）
以上、１つ又は複数の態様に係る窒化物半導体装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。

【0140】

例えば、上記の各実施の形態では、第１の導電型がｎ型であり、第２の導電型がｐ型である例について示したが、これに限らない。第１の導電型がｐ型であり、第２の導電型がｎ型でもよい。

【0141】

また、例えば、高抵抗層１２６は、電子走行層２８と第２の下地層１８との間にのみ設けられていてもよい。例えば、高抵抗層１２６は、ゲート開口部２４の側壁部２４ｂの一部にのみ設けられていてもよく、第１の下地層１６、第３の下地層２０及び第４の下地層２２の端面を覆っていなくてもよい。

【0142】

また、例えば、平面視において、ゲート電極３２の端部は、ゲート開口部２４の端部と一致していてもよい。あるいは、平面視において、ゲート電極３２は、ゲート開口部２４の内側に設けられていてもよい。

【0143】

また、例えば、上記の実施の形態では、第２の下地層１８にまで達するソース開口部３４を設けたが、これに限らない。例えば、ソース開口部３４は、電子走行層２８にまで達する開口部であってもよく、ソース電極３６は、電子走行層２８に接続され、第２の下地層１８には接続されていなくてもよい。

【0144】

また、例えば、第１の電子走行層の一例であるドリフト層１４は、第２の電子走行層の一例である電子走行層２８と同じ組成であってもよい。あるいは、ドリフト層１４の炭素濃度は、電子走行層２８の炭素濃度より高くてもよい。例えば、ドリフト層１４の炭素濃度は、１０^１８ｃｍ^－３オーダーであり、電子走行層２８の炭素濃度は１０^１６ｃｍ^－３オーダーであってもよい。ドリフト層１４の炭素濃度を高くすることにより、窒化物半導体装置１０の耐圧を高めることができる。

【0145】

また、ドリフト層１４内で炭素濃度は、均一でなくてもよい。例えば、ドリフト層１４の表層部分、すなわち、第１の下地層１６との界面近傍では、炭素濃度が低くてもよい。これにより、二次元電子ガス４６の発生を促進させ、チャネル移動度を高めることができるので、電流を拡散させやすくすることができる。

【0146】

また、例えば、窒化物半導体装置の平面レイアウトは、図１に示される例に限らない。例えば、ソース電極３６は、平面視形状が、一方向に延びる長方形であってもよい。複数のソース電極３６が、短手方向に並んでいてもよい。この場合、短手方向がＩＩ－ＩＩ線に沿った方向に相当する。

【0147】

また、上記の各実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

【産業上の利用可能性】

【0148】

本開示は、抵抗値の小さい窒化物半導体装置として利用でき、例えば、テレビなどの民生機器の電源回路などで用いられるパワートランジスタなどに利用することができる。

【符号の説明】

【0149】

１０、１１０、２１０、３１０、４１０ 窒化物半導体装置
１１ 単位セル
１２ 基板
１２ａ 第１の主面
１２ｂ 第２の主面
１３ ｎ型ＧａＮ膜
１４、３１４ａ ドリフト層
１５、２１、２９ アンドープＡｌＧａＮ膜
１６ 第１の下地層
１７ ｐ型ＧａＮ膜
１８ 第２の下地層
１９、２７ アンドープＧａＮ膜
２０ 第３の下地層
２２ 第４の下地層
２４ ゲート開口部
２４ａ、３４ａ 底部
２４ｂ、３４ｂ 側壁部
２８、３１４、４１４ 電子走行層
３０ 電子供給層
３２ ゲート電極
３４ ソース開口部
３６ ソース電極
３８ ドレイン電極
４０ ゲート電極パッド
４２ ソース電極パッド
４４、４６ 二次元電子ガス
９０、１９２ レジストマスク
９１、１９３ 開口
１２６ 高抵抗層
２４８ 閾値制御層
３１４ｂ アンドープ窒化物半導体層
４１４ａ 低濃度層
４１４ｂ 高濃度層

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図4】

【図5A】

【図5B】

【図6】

【図7】

【図8】