知財求人 - 知財ポータルサイト「IP Force」
▶ ウェスタン デジタル テクノロジーズ インコーポレーテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-16
(45)【発行日】2024-12-24
(54)【発明の名称】スプリットバーストサーボパターンを有するデータ記憶デバイス
(51)【国際特許分類】
G11B 5/596 20060101AFI20241217BHJP
G11B 5/54 20060101ALI20241217BHJP
G11B 21/08 20060101ALI20241217BHJP
【ＦＩ】
G11B5/596
G11B5/54
G11B21/08 E
【請求項の数】
20
(21)【出願番号】P 2024527806
(86)(22)【出願日】2023-05-08
(65)【公表番号】
(43)【公表日】2024-11-19
(86)【国際出願番号】 US2023021398
(87)【国際公開番号】W WO2023244349
(87)【国際公開日】2023-12-21
【審査請求日】2024-05-13
(31)【優先権主張番号】17/839,011
(32)【優先日】2022-06-13
(33)【優先権主張国・地域又は機関】US
【早期審査対象出願】
(73)【特許権者】
【識別番号】504056130
【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】安那 啓
(72)【発明者】
【氏名】グオ、グオシャオ
(72)【発明者】
【氏名】横川 一郎
【審査官】川中 龍太
(56)【参考文献】
【文献】特開２００１－０１４８１６（ＪＰ，Ａ）
【文献】特開２０１２－０７９４０２（ＪＰ，Ａ）
【文献】米国特許第５８１８６５９（ＵＳ，Ａ）
【文献】米国特許第６９７７７９２（ＵＳ，Ｂ１）
【文献】米国特許第７５７６９４２（ＵＳ，Ｂ１）
【文献】米国特許第７６１９８４１（ＵＳ，Ｂ１）
【文献】米国特許第９０５３７２８（ＵＳ，Ｂ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ１１Ｂ ５／５９６
Ｇ１１Ｂ ５／５４
Ｇ１１Ｂ ２１／０８
(57)【特許請求の範囲】
【請求項1】
データ記憶デバイスであって、１つ以上のディスクと、
１つ以上のヘッドを備え、前記１つ以上のヘッドを前記１つ以上のディスクのディスク表面に近接して位置決めするように構成された作動機構と、
１つ以上の処理デバイスであって、
サーボパターン内の１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、
前記サーボパターン内の１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、
前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、
前記ＰＥＳに基づいて、前記１つ以上のヘッドのうちの少なくとも１つのヘッドの位置を制御することと、を行うように構成されている、１つ以上の処理デバイスと、を備え、
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組の少なくとも一つは、前記サーボパターン内の複数の離間したバーストを備えており、
前記離間は、バーストの前記第１の組及び前記第２の組を含んでいるトラックの長手方向である、
データ記憶デバイス。
【請求項2】
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第３のバーストを含み、１つ以上のバーストの前記第２の組は、前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバーストを含む、請求項１に記載のデータ記憶デバイス。
【請求項3】
前記第２のバーストは、前記トラックの前記長手方向に沿って前記第１のバーストと前記第３のバーストとの間にある、請求項２に記載のデータ記憶デバイス。
【請求項4】
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含む、請求項１に記載のデータ記憶デバイス。
【請求項5】
前記第２のバースト及び前記第３のバーストは、前記トラックの前記長手方向に沿って前記第１のバーストと前記第４のバーストとの間にある、請求項４に記載のデータ記憶デバイス。
【請求項6】
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットして書き込まれる、請求項４に記載のデータ記憶デバイス。
【請求項7】
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第１のバーストを備え、１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、前記第２の半径方向位置は、前記第１の半径方向位置とは異なる、請求項１に記載のデータ記憶デバイス。
【請求項8】
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、請求項７に記載のデータ記憶デバイス。
【請求項9】
前記１つ以上のヘッドの各々は、書き込み動作中に前記ディスク表面を加熱するように構成されたレーザユニットを含む、請求項１に記載のデータ記憶デバイス。
【請求項10】
前記１つ以上の処理デバイスは、前記ディスク表面に対する前記１つ以上のヘッドの半径方向速度に応答して、前記決定された第１のバースト値及び前記決定された第２のバースト値の振幅を調整するように更に構成されている、請求項１に記載のデータ記憶デバイス。
【請求項11】
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組は、複数のトラックの各トラックにおいてパターン位相が１８０度変化した単一の周波数パターンを繰り返して書き込むことによって形成される、ヌルバーストを含む、請求項１に記載のデータ記憶デバイス。
【請求項12】
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組は、複数のトラックの１つおきのトラックに単一の周波数パターンを書き込むことによって形成される片側バーストの対を含む、クワッドバーストを含む、請求項１に記載のデータ記憶デバイス。
【請求項13】
方法であって、１つ以上の処理デバイスによって、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、
前記１つ以上の処理デバイスによって、１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、
前記１つ以上の処理デバイスによって、前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、
前記１つ以上の処理デバイスによって、前記ＰＥＳに基づいて、データ記憶デバイスのヘッドの位置を制御することと、を含み、
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組は、ヌルバーストまたはクワッドバーストの何れか一方を備えており、
前記ヌルバーストは、複数のトラックの各トラックにおいてパターン位相が１８０度変化した単一の周波数パターンを繰り返して書き込むことによって形成され、
前記クワッドバーストは、複数のトラックの１つおきのトラックに単一の周波数パターンを書き込むことによって形成される片側バーストの対を含む、
方法。
【請求項14】
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含み、
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にあり、
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットされて書き込まれる、請求項１３に記載の方法。
【請求項15】
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつトラックの長手方向に沿って互いに離間された複数の第１のバーストを含み、１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、
前記第２の半径方向位置は、前記第１の半径方向位置とは異なり、
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、請求項１３に記載の方法。
【請求項16】
１つ以上の処理デバイスであって、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定するための手段と、
１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定するための手段と、
前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成するための手段と、
前記ＰＥＳに基づいて、ディスクドライブのヘッドの位置を制御するための手段と、
ディスク表面に対する前記１つ以上のヘッドの半径方向速度に応答して、前記決定された第１のバースト値及び前記決定された第２のバースト値の振幅を調整するための手段と、
を備える、１つ以上の処理デバイス。
【請求項17】
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含み、
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にあり、
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットされて書き込まれる、請求項１６に記載の１つ以上の処理デバイス。
【請求項18】
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあるとともに第１のパターン極性を有する第１のバースト及び第３のバーストを含み、
１つ以上のバーストの前記第２の組は、前記第１の半径方向位置及び前記第１のパターン極性とは異なる第２の半径方向位置及び第２のパターン極性を有する第２のバーストを含み、
前記第１のバースト及び前記第３のバーストが前記トラックの前記長手方向において互いに離間されるように、前記第２のバーストは、前記トラックの前記長手方向における前記第１のバーストと前記第３のバーストとの間に配置されている、請求項１に記載のデータ記憶デバイス。
【請求項19】
１つ以上のバーストの前記第１の組は、前記サーボパターン内の同じ第１の半径方向位置において互いに離間されるとともに、前記トラックの前記長手方向に第１のバースト長を有している、第１のバースト、第３のバースト及び第５のバーストを含み、
１つ以上のバーストの前記第２の組は、前記サーボパターン内の前記第１の半径方向位置とは異なる同じ第２の半径方向位置にあるとともに、前記トラックの前記長手方向に第２のバースト長を有している、第２のバースト及び第４のバーストを含み、
前記第１のバースト、前記第３のバースト及び前記第５のバーストが前記トラックの前記長手方向において互いに離間されるように、
前記第２のバースト及び前記第４のバーストは、前記トラックの前記長手方向における前記第１のバースト、前記第３のバースト及び前記第５のバーストの間に配置されている、請求項１に記載のデータ記憶デバイス。
【請求項20】
１つ以上のバーストの前記第１の組は、前記サーボパターン内の同じ第１の半径方向位置において、第１のバースト、第３のバースト及び第５のバーストを含み、
１つ以上のバーストの前記第２の組は、前記サーボパターン内の前記第１の半径方向位置とは異なる同じ第２の半径方向位置において、第２のバースト、第４のバーストおよび第６のバーストを含み、
奇数番号のバーストは、前記第１のバースト、前記第３のバースト及び前記第５のバーストを備えており、
偶数番号のバーストは、前記第２のバースト、前記第４のバースト及び前記第６のバーストを備えており、
前記第１の半径方向位置及び前記第２の半径方向位置におけるそれぞれのバーストが前記トラックの前記長手方向において互いに離間されるように、前記第２のバースト、前記第４のバースト及び前記第６のバーストは、前記トラックの前記長手方向において互いに交互に配置されている、請求項１に記載のデータ記憶デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、２０２２年０６月１３日に出願された「ＤＡＴＡ ＳＴＯＲＡＧＥ ＤＥＶＩＣＥ ＷＩＴＨ ＳＰＬＩＴ ＢＵＲＳＴ ＳＥＲＶＯ ＰＡＴＴＥＲＮ」と題する米国非仮特許出願第１７／８３９，０１１号の利益を主張し、その内容全体を全ての目的のために参照により本明細書に組み込む。
本出願は、２０２２年０６月１３日に出願された「ＤＡＴＡ ＳＴＯＲＡＧＥ ＤＥＶＩＣＥ ＷＩＴＨ ＳＰＬＩＴ ＢＵＲＳＴ ＳＥＲＶＯ ＰＡＴＴＥＲＮ」と題する米国非仮特許出願第１７／８３９，０１１号の利益を主張し、その内容全体を全ての目的のために参照により本明細書に組み込む。
【背景技術】
【0002】
ディスクドライブなどのデータ記憶デバイスは、ディスクと、アクチュエータアームの遠位端に接続されたヘッドとを備え、アクチュエータアームは、ボイスコイルモータ（voice coil motor、ＶＣＭ）によってピボットを中心に回転して、ヘッドをディスク上で半径方向に位置決めする。ディスクは、ユーザデータセクタ及びサーボウェッジ又はサーボセクタを記録するための複数の半径方向に離間された同心トラックを備える。サーボセクタは、この情報はヘッドによって読み取られ、サーボ制御システムによって処理されて、アクチュエータアームがトラック間でシークするときにアクチュエータアームを制御する、ヘッド位置決め情報（例えば、トラックアドレス）を備える。
【0003】
図１は、各サーボトラックの円周の周りに記録されたサーボウェッジ６０～６Ｎによって画定された多数の半径方向に離間された同心サーボトラック４を備える先行技術のディスクフォーマット２を示す。複数の同心データトラックがサーボトラック４に対して画定され、データトラックは、サーボトラック４と同じ又は異なる半径方向密度（例えば、トラック／インチ（tracks per inch、ＴＰＩ））を有し得る。各サーボウェッジ６ｉは、読み取り信号の適切なゲイン調整及びタイミング同期を可能にする周期パターンを記憶するためのプリアンブル８と、サーボデータフィールド１２にシンボル同期するために使用される特殊パターンを記憶するための同期マーク１０と、を備える。サーボデータフィールド１２は、シーク動作中にターゲットデータトラック上にヘッドを位置決めするために使用される、サーボトラックアドレスなどの粗いヘッド位置決め情報を記憶する。各サーボウェッジ（例えば、サーボウェッジ６４）は、位相ベースのサーボバースト１４（例えば、Ｐ及びＱサーボバースト）の群を更に備え、これらは、互いに対して、かつサーボトラック中心線に対して所定の位相で記録される。
【0004】
粗いヘッド位置決め情報は、シーク動作中にターゲットデータトラック上にヘッドを位置決めするために処理され、サーボバースト１４は、書き込み／読み取り動作中にデータトラックにアクセスする間に中心線トラッキングに使用される微細なヘッド位置決め情報を提供する。位置誤差信号（position error signal、ＰＥＳ）は、サーボバースト１４を読み取ることによって生成され、ＰＥＳは、ターゲットサーボトラックの中心線に対するヘッドの測定位置を表す。サーボコントローラは、ＰＥＳを処理して、１つ以上のヘッドアクチュエータに印加される制御信号を生成し、ヘッドをディスク上で半径方向に、ＰＥＳを低減する方向に作動させる。１つ以上のヘッドアクチュエータは、ボイスコイルモータを備え、加えて、いくつかの実施例では、デュアルステージアクチュエータ又はトリプルステージアクチュエータに１つ以上の微細アクチュエータを備え得る。
【0005】
データは、典型的には、飽和記録と呼ばれるプロセスにおいてディスク表面上に磁気遷移を記録するために、誘導コイル（書き込みコイル）において書き込み電流を変調することによってディスクに書き込まれる。リードバック中、磁気遷移は、読み取り要素（例えば、磁気抵抗要素）によって感知され、結果として生じる読み取り信号は、好適な読み取りチャネルによって復調される。熱アシスト磁気記録（heat assisted magnetic recording、ＨＡＭＲ）は、磁気媒体の保持力を減少させるために書き込み動作中にディスク表面を加熱し、それによって書き込みコイルによって生成される磁界がディスク表面をより容易に磁化することを可能にすることによって、書き込まれたデータの品質を改善する最近の開発である。ＨＡＭＲ記録においてディスクの表面を加熱するために、レーザダイオード及び近接場トランスデューサ（near field transducer、ＮＦＴ）をヘッドの他の書き込み構成要素とともに製作することなどによって、任意の好適な技法が用いられ得る。書き込み／読み取り信号の品質はヘッドの浮上高さに依存するので、従来のヘッドは、浮上高さを制御するためのアクチュエータも備える場合がある。熱膨張によって浮上高さを制御するヒータ、又は機械的撓みによって作動する圧電（piezoelectric、ＰＺＴ）アクチュエータなど、任意の好適な浮上高さアクチュエータ（fly height actuator、ＦＨＡ）が用いられる場合がある。
【発明の概要】
【0006】
本明細書に開示される様々な実施例は、ハードディスクドライブにおけるＨＡＭＲレーザシステムの使用に伴って発生するレーザモードホッピングによって引き起こされるサーボパターン歪みの影響を緩和するシステム及び方法を対象とする。本開示の実装形態は、バーストの第１の組及び第２の組を含むスプリットバーストサーボパターンを使用し得る。様々な実施例では、ディスクドライブ制御回路は、バーストの第１の組及び第２の組からの平均値に基づいて、位置誤差信号（ＰＥＳ）を生成する。複数の離間したバーストからの値を平均化することは、モードホッピングに起因して発生し得るステップ変化を打ち消すのに役立つ。このようにして、実装形態は、レーザモードホッピングによって引き起こされるサーボパターン歪みから生じ得るＤＣスクイーズの発生を低減するのに役立つ。
【0007】
様々な例解的な態様は、データ記憶デバイスであって、１つ以上のディスクと、１つ以上のヘッドを備え、その１つ以上のヘッドを１つ以上のディスクのディスク表面に近接して位置決めするように構成された作動機構と、１つ以上の処理デバイスと、を備える、データ記憶デバイスを対象とする。１つ以上の処理デバイスは、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、それらの決定された第１のバースト値及び決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、そのＰＥＳに基づいて、１つ以上のヘッドのうちの少なくとも１つのヘッドの位置を制御することと、を行うように構成されている。
【0008】
様々な例解的な態様は、方法に関する。本方法は、１つ以上の処理デバイスによって、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、１つ以上の処理デバイスによって、１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、１つ以上の処理デバイスによって、それらの決定された第１のバースト値及び決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、１つ以上の処理デバイスによって、そのＰＥＳに基づいてデータ記憶デバイスのヘッドの位置を制御することと、を含む。
【0009】
様々な例解的な態様は、１つ以上の処理デバイスを対象とする。１つ以上の処理デバイスは、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定するための手段と、１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定するための手段と、それらの決定された第１のバースト値及び決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することを決定するための手段と、そのＰＥＳに基づいて、ディスクドライブのヘッドの位置を制御するための手段と、を備える。
【0010】
様々な更なる態様が添付の図面に描示され、以下で説明され、それらに基づいて更に明らかになるであろう。
【図面の簡単な説明】
【0011】
本開示の技術の様々な特徴及び利点は、それらの技術の特定の例の以下の説明から、及び添付の図面に例解されるように、明らかになるであろう。図面は必ずしも縮尺通りではなく、その代わりに、技術的概念の原理を例解することに重点が置かれている。図面において、同様の参照符号は、異なる図を通して同じ部分を指す場合がある。図面は、本開示の例解的な例のみを描示しており、範囲を限定するものではない。
【図1】各サーボトラックの円周の周りに記録されたサーボウェッジによって画定される多数の半径方向に離間された同心サーボトラックを備えるような先行技術のディスクフォーマットを示す。
【図2A】本開示の態様による、ディスクドライブの形態のデータ記憶デバイスの上面図及び側面図の概念ブロック図を例解する。
【図2B】本開示の態様による、ディスクドライブの形態のデータ記憶デバイスの上面図及び側面図の概念ブロック図を例解する。
【図2C】本開示の態様による、ディスクドライブの制御回路の１つ以上のＶＣＭドライバが、ヘッド位置調整の動作を含む、ディスクドライブの動作を制御する際に実施又は実行し得る例示的な方法のフローチャートを描示する。
【図2D】本開示の態様による、レーザユニットを含む読み取り／書き込みヘッドを描示する。
【図3A】レーザモードホッピングによって引き起こされるＤＣ二峰性歪みのメカニズムを描示する。
【図3B】レーザモードホッピングによって引き起こされるＤＣ二峰性歪みのメカニズムを描示する。
【図3C】レーザモードホッピングによって引き起こされるＤＣ二峰性歪みのメカニズムを描示する。
【図4】第１のバースト及び第２のバーストを含む、従来のヌルバーストサーボパターンを示す。
【図5】本開示の態様による、スプリットヌルバーストサーボパターンを示す。
【図6A】本開示の態様による、リードバック波形に対するスプリットヌルバーストサーボパターンを示す。
【図6B】本開示の態様による、リードバック波形に対するスプリットヌルバーストサーボパターンを示す。
【図7A】本開示の態様によるスプリットヌルバーストサーボパターンが、従来のヌルバーストサーボパターンと比較して、サーボパターンの歪みの影響をどのように緩和するかを描示する。
【図7B】本開示の態様によるスプリットヌルバーストサーボパターンが、従来のヌルバーストサーボパターンと比較して、サーボパターンの歪みの影響をどのように緩和するかを描示する。
【図7C】本開示の態様によるスプリットヌルバーストサーボパターンが、従来のヌルバーストサーボパターンと比較して、サーボパターンの歪みの影響をどのように緩和するかを描示する。
【図8A】従来のヌルバーストサーボパターンの正弦波形のクロスポイントにおける測定されたバースト振幅レベルのグラフを示す。
【図8B】本開示の態様による、スプリットヌルバーストサーボパターンの正弦波形のクロスポイントにおける測定されたバースト振幅レベルのグラフを示す。
【図9】本開示の態様による、従来のヌルバーストサーボパターンとスプリットヌルバーストサーボパターンとの振幅レベルの比較を描示するグラフを示す。
【図10A】本開示の態様による、他のスプリットヌルバーストサーボパターンの実施例を示す。
【図10B】本開示の態様による、他のスプリットヌルバーストサーボパターンの実施例を示す。
【図10C】本開示の態様による、他のスプリットヌルバーストサーボパターンの実施例を示す。
【図11】本開示の態様による、シークのバースト回転の実装形態を示す。
【発明を実施するための形態】
【0012】
図２Ａ及び図２Ｂは、本開示の態様による、ディスクドライブ１５の形態のデータ記憶デバイスの上面図及び側面図の概念ブロック図を例解する。ディスクドライブ１５は、制御回路２２、アクチュエータアームアセンブリ１９、及び複数のハードディスク１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ（「ハードディスク１６」）を備える。図２Ｃは、本開示の態様による、ディスクドライブ１５の制御回路２２の１つ以上のＶＣＭドライバ２４が、ヘッド位置調整の動作を含む、ディスクドライブ１５の動作を制御する際に実施又は実行し得る例示的な方法８０のフローチャートを描示している。
【0013】
アクチュエータアームアセンブリ１９は、プライマリアクチュエータ、例えば、ボイスコイルモータ２０（「ＶＣＭ２０」）と、多数のアクチュエータアーム４０（例えば、図２Ａ及び図２Ｂの斜視図に見られるように、最上部のアクチュエータアーム４０Ａ）とを備える。アクチュエータアーム４０の各々は、その遠位端にサスペンションアセンブリ４２を備える（例えば、図２Ａ及び図２Ｂの図において、最上部のアクチュエータアーム４０Ａに含まれる最上部のサスペンションアセンブリ４２Ａ）。いくつかの実施例では、各サスペンションアセンブリ４２は、１つ以上の補助アクチュエータ又は微細アクチュエータを備え得る。
【0014】
アクチュエータアーム４０の各々は、対応するディスク表面１７上に近接して読み取り／書き込みヘッド１８を懸架するように構成されている（例えば、読み取り／書き込みヘッド１８Ａは、最上部のアクチュエータアーム４０Ａによって最上部対応ディスク表面１７Ａの上に懸架され、読み取り／書き込みヘッド１８Ｈは、最下部アクチュエータアーム４０Ｈによって最下部対応ディスク表面１７Ｈの上に懸架されている）。他の実施例は、例えば、図２Ａ及び図２Ｂの実施例における１つのアクチュエータアームアセンブリ１９及びＶＣＭ２０の形態の１つのアクチュエータ以外に、多種多様な他の数のハードディスク及びディスク表面、並びに他の数のアクチュエータアームアセンブリ、プライマリアクチュエータ、及び微細アクチュエータのうちのいずれかを含み得る。
【0015】
様々な実施例では、ディスクドライブ１５は、例示的な方法８０の態様を含む機能、タスク、プロセス、方法、及び／又は技法を、そのような機能、タスク、プロセス、方法、及び／又は技法を実施又は実行するその制御回路２２に関して実施又は実行すると見なされ得る。制御回路２２は、１つ以上のドライバデバイス及び／又は任意のタイプの１つ以上の他の処理デバイスを備え得、及び／又はそれらの形態を採り得、様々な例において、ソフトウェアコード又はファームウェアコードのコンピュータ可読命令を、そのようなソフトウェアコード又はファームウェアコードを実行するように構成されたハードウェア構造上で実行することによって、機能、タスク、プロセス、方法、又は技法を実装又は実施し得る。制御回路２２はまた、様々な実施例では、ソフトウェアのいかなる動作も伴わずに、ハードウェア構造自体によって、そのような機能、タスク、プロセス、方法、又は技法を実装又は実施する、ハードウェア回路によって、機能、タスク、プロセス、方法、又は技法を実装又は実施し得る。
【0016】
制御回路２２は、ある特定のデバイスを駆動し動作させるように特別に構成された、デバイスドライバをなす１つ以上の処理デバイスを備え得る。そのようなデバイスドライバは、ＶＣＭ２０を駆動し動作させるように構成された１つ以上のＶＣＭドライバ２４を備え得る。ＶＣＭドライバ２４は、様々な実施例では、１つ以上の電力大規模集積回路（power large-scale integrated circuit、ＰＬＳＩ）チップ又は回路など、１つ以上の大規模回路の集積構成要素として、及び／又は制御回路２２の一部として構成され得る。ＶＣＭドライバ２４はまた、様々な実施例では、制御回路２２の他の構成要素に動作可能に結合され得る、システムオンチップ（system on chip、ＳｏＣ）回路などの他の大規模集積回路内の構成要素として、又は多少のスタンドアロン回路として構成され得る。
【0017】
図２Ａ及び図２Ｂの例示的なディスクドライブ１５は、４つのハードディスク１６を備える。他の実施例は、１つのディスク、２つのディスク、３つのディスク、又は５つ以上のディスクなど、任意の数のディスクを備え得る。ハードディスク１６はプラッタとしても知られており、それらのディスク表面は媒体又は媒体表面とも呼ばれる場合がある。４つのハードディスク１６は、８つのディスク表面１７Ａ、１７Ｂ、１７Ｃ、１７Ｄ、１７Ｅ、１７Ｆ、１７Ｇ、及び１７Ｈ（「ディスク表面１７」）を備え、この例解的な実施例では、各ハードディスク１６の各側に１つのディスク表面１７がある。ＶＣＭ２０は、複数のアクチュエータアーム４０の巨視的な作動を実施し得、アクチュエータアーム４０の各々は、ヘッド１８のうちの１つ、例えばヘッド１８Ａを、ディスク１６の対応するディスク表面の上に、かつそれに近接して懸架し得る。ヘッド１８、例えば、ヘッド１８Ａの位置は、図２Ａに示されており、一般にディスク表面１７に非常に近接して位置決めされているが、図２Ａ及び図２Ｂをスケールインするように描示すると、ヘッド１８は小さすぎて見えない。アクチュエータアセンブリ１９は、各アクチュエータアーム４０のヘッド１８の各々を、対応するディスク表面１７の上に、かつそれに近接して懸架し、各ヘッド１８が、それぞれの近接ディスク表面１７に制御特徴及びデータを書き込み、そこから制御特徴及びデータを読み取ることを可能にする。この意味で、各アクチュエータアーム４０の各ヘッド１８は、対応するディスク表面１７と相互作用する。各ヘッド１８は、アクチュエータアームアセンブリ１９のアクチュエータの位置決め制御下で、その対応するディスク表面１７に書き込み、そこから読み取るが、アクチュエータアームアセンブリ１９は、この実施例ではＶＣＭ２０を、潜在的には追加の微細アクチュエータを備え、様々な実施例では制御回路２２によって制御され得る。
【0018】
図２Ｄは、本開示の態様による、ＨＡＭＲヘッドシステムにおけるレーザユニット５０を含むヘッド１８Ａの拡大図を描示している。図２Ｄの実施形態では、ヘッド１８Ａは、ディスク表面を加熱するように構成されたレーザユニット５０と、書き込み要素６０（例えば、誘導コイル）と、読み取り要素６２（例えば、磁気抵抗要素）と、ヘッド１８をディスク表面１７Ａ上で垂直に作動させるように構成された浮上高さアクチュエータ（ＦＨＡ）６４と、を備える。熱膨張を介して作動する熱浮上高制御（fly height control、ＴＦＣ）要素、又は機械的撓みによって作動する圧電アクチュエータなど、任意の好適なＦＨＡ６４が用いられ得る。ヘッド１８Ａはまた、書き込み要素６０によって書き込まれるディスク表面１７Ａの領域を加熱するために、レーザユニット５０によって放出されるレーザを使用してディスク表面１７Ａ上にプラズモンを投射するように構成された導波路及び近接場トランスデューサ（ＮＦＴ）など、レーザユニット５０に関連付けられた他の光学構成要素を備え得る。ヘッド１８の要素の配列又は配設は、図２Ｄに示されるようないかなる具体的な詳細にも限定されず、ヘッド１８の要素は、他の実施例では、様々な他の構成のいずれかで配列され得る。
【0019】
「ディスク表面」という用語は、当該技術分野の当業者が有する通常の意味を有するものと理解され得る。「ディスク表面」という用語は、ディスクドライブのまさに外側表面層と、外側表面層の下のディスクドライブ物質の体積との両方を含むと理解され得、これは、原子深さ、又は（非常に簡略化されたモデルでは）物質がヘッドと物理的に相互作用しやすい原子の表面層から深い原子の数に関して考慮され得る。「ディスク表面」という用語は、例えば、制御書き込み動作、制御読み取り動作、データ書き込み動作、及びデータ読み取り動作などのディスクドライブ動作において読み取り／書き込みヘッドと相互作用しやすいディスクの物質の部分を含み得る。
【0020】
図２Ａ、図２Ｂ、及び図２Ｄの実施形態では、各ディスク表面１７、例えば、図２Ａに示されるようなディスク表面１７Ａは、複数の制御特徴を備える。制御特徴は、サーボウェッジ３２１～３２Ｎ（集合的にサーボウェッジ３２）を含み、これらは複数のサーボトラック３４を画定し、データトラックは、サーボトラック３４に対して画定されるが、同じ又は異なる半径方向密度であり得る。制御回路２２は、それぞれのヘッド、例えば、ヘッド１８Ａから発する読み取り信号３６を処理してディスク表面１７Ａから読み取り、サーボウェッジ３２１～３２Ｎを復調し、ヘッドの実際の位置とターゲットトラックに対するターゲット位置との間の誤差を表す位置誤差信号（ＰＥＳ）を生成する。制御回路２２内のサーボ制御システムは、アクチュエータアームアセンブリ１９に印加される制御信号３８を生成するために、好適な補償フィルタを使用してサーボウェッジからのＰＥＳをフィルタリングし、ＶＣＭ２０を制御することを含み、ＶＣＭ２０は、ＰＥＳを低減する方向にディスク表面１７上で半径方向に対応するヘッド１８の一次作動を実施するために、アクチュエータアームアセンブリ１９を、軸方向ピボットを中心に回転させ、様々な実施例では、任意の微細アクチュエータを制御する。
【0021】
図２Ａ及び図２Ｂの実施例では、アクチュエータアームアセンブリ１９は、アクチュエータアーム４０を共通のピボットを中心に回転させる。別の実施例では、第１のアクチュエータアームアセンブリ及び／又はＶＣＭ、並びに第２のアクチュエータアームアセンブリ及び／又はＶＣＭ、あるいは他のタイプのプライマリアクチュエータは各々、例えば、ディスクの周りの異なる円周方向位置に取り付けられた別個のピボットの周りで、それぞれのアクチュエータアームアセンブリ又はマルチアクチュエータアームの組を作動させるように構成され得る。他の実施例では、３つ以上のアクチュエータアームアセンブリ又はプライマリアクチュエータ又はマルチアクチュエータを使用し得、これらは、共通のピボットの周りで作動させ得るか、又はディスクの周りの異なる円周方向位置に取り付けられた複数のマルチアクチュエータに含まれ得る。これらは全て、本開示の様々な実施例による、１つ以上のヘッド１８を備え、１つ以上のディスク１６のディスク表面１７に近接して１つ以上のヘッド１８を位置決めするように構成された作動機構の実施例であり得る。
【0022】
図２Ｃの例示的な方法８０（その態様もまた、更なる図を参照して以下で更に説明される）を実行する際、制御回路２２は、ディスクドライブ１５の他の構成要素に１つ以上のコマンドを発行し、ディスクドライブ１５の１つ以上の他の構成要素から情報を受信し、及び／又はディスクドライブ１５のシステム構成要素に出力するための１つ以上のドライバ電流を生成するなど、１つ以上の内部動作を実施するように構成され得る。具体的には、制御回路２２は、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定し、１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定し得る（８２）。制御回路２２は更に、決定された第１のバースト値及び決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成し得る（８４）。制御回路２２は更に、ＰＥＳに基づいて、ヘッドの位置を制御し得る（８６）。
【0023】
図２Ｄに示されるようなＨＡＭＲディスクドライブのヘッド１８を再び参照すると、制御回路２２が書き込み動作中にレーザユニット５０に電流（又は任意の形態の電力）を印加しているとき、レーザユニット５０は、レーザユニット５０によって放出されているレーザの出力パワーにおいて過渡現象又は大きさの突然のシフトを引き起こすレーザ放出の固有の物理現象に起因して、レーザユニット５０がレーザを放出する２つ以上の利用可能なモードのうちのいずれかにおいて突然の予測不可能な変化を示す場合がある。この現象は「モードホッピング」として知られている。そのようなレーザモードホッピングは、レーザパワーに突然の予測不可能な変化を生み出すことがあるため、レーザモードホッピングはまた、書き込み要素６０に印加される書き込み電流が一定のままであっても、突然の予測不可能な書き込み幅の変化を引き起こす場合がある。すなわち、ディスク表面１７を横切る幅がより大きく又はより小さくなることは、それぞれ、レーザが突然より強く又はより弱くなることに応答して、一定の書き込み電流の影響を受けやすい可能性がある。書き込み幅におけるそのような変化がサーボ制御特徴に適用されるとき、レーザモードホッピングは、したがって、サーボウェッジ３２におけるサーボパターンの歪みを引き起こすことがある。サーボパターンのそのような歪みは、ＤＣ二峰性歪み、又は単に「ＤＣ二峰性」と呼ばれる場合があり、ＤＣスクイーズ（トラックスクイーズとも呼ばれる）及び／又は大きな繰り返しランアウト（repeatable runout、ＲＲＯ）誤差など、ディスクドライブ１５の動作上の問題をもたらし得る。これにより、レーザモードホッピングは、ＨＡＭＲシステムの望ましくない特性であり、排除することが困難であることが証明されている。そのため、本開示の態様は、他の利点の中でもとりわけ、レーザモードホッピングによって引き起こされるサーボパターン歪みの影響を緩和するシステム及び方法を対象とする。
【0024】
図３Ａ～図３Ｃは、レーザモードホッピングによって引き起こされるＤＣ二峰性歪みのメカニズムの例解的な実施例を描示している。図３Ａは、サーボ書き込みプロセスにおいて生成される基本書き込みパターンの実施例を描示している。基本サーボウェッジパターン３０１、３０２、３０３は、各々が単一のサーボウェッジを書き込む間に書き込み幅変化を有する３つの例示的な場合を例解している。基本サーボウェッジパターン３０１、３０２、３０３の各々は、ブロック３１０及びブロック３０５を含む。基本サーボウェッジパターン３０１、３０２、３０３の各々におけるブロック３１０は、プリアンブル、サーボアドレスマーク（servo address mark、ＳＡＭ）又はサーボインデックスマーク（servo index mark、ＳＩＭ）、及びグレイコード化トラック情報からなる。基本サーボウェッジパターン３０１、３０２、３０３の各々におけるブロック３０５は、Ｑバースト及びＰバーストを含む。サーボ書き込みプロセスでは、制御回路２２は、図３Ｂに示すように、半トラック半径方向オフセットを加えることによって、直前の基本サーボウェッジパターン３２２と重なる基本サーボウェッジパターン３０２を書き込み得る。制御回路２２は、この書き込み動作及び移動動作を、ディスク表面１７上のストロークにわたってサーボウェッジ、例えば図２Ａのサーボウェッジ３２を形成するように繰り返し得る。
【0025】
図３Ａは、突然の不測の書き込み幅変化パターン３１１、３１２、３１３が、それぞれ、基本サーボウェッジパターン３０１、３０２、３０３において、本明細書に説明されるようなレーザモードホップによって引き起こされていることを描示している。基本サーボウェッジパターン３０１、３０２、３０３の書き込み幅の経時的な（すなわち、左から右への）ゆっくりと増加する傾向は、レーザパワーのランプアップによる規則的な書き込み過渡現象に起因する。モードホップによって引き起こされる書き込み幅の変化の発生は、サーボウェッジを書き込むときに完全にランダムではない。ほとんどの場合、書き込み幅は書き込み幅変化パターン３１１、３１２、３１３のように変化し、数千トラックを書き込みながら、全てのウェッジのほぼ同じダウントラック位置に現れる。プロセスが時間とともに更に進み、サーボ書き込みがディスク表面１７Ａを横切って半径方向に進むにつれて、書き込み幅変化パターン３１１のダウントラック位置は、書き込み幅変化パターン３１２及び／又は３１３の位置に徐々にシフトし得る。ヌルバーストパターンは、極性反転パターンをスティッチすることによって形成されるので、基本サーボウェッジパターン３０２及び書き込み幅変化パターン３１２に示されるように書き込み幅変化がバースト領域に重なる場合は、書き込み幅変化パターン３１１及び３１３のように書き込み幅変化がバースト領域の外側にある場合と比較して、ディスクドライブ１５のサーボ位置決め動作に対する影響が大きくなる。
【0026】
図３Ｂは、図３Ａに示されるような基本サーボウェッジパターン３２２のヌルバーストサーボパターンに重なる書き込み幅変化パターン３１２によって引き起こされるＱバースト及びＰバーストの歪みの拡大図を示しており、書き込み幅変化パターン３１２は、そのトラックのＱバーストとＰバーストとの間に同様に歪んだ書き込み幅変化パターン３３２を有する基本サーボウェッジパターン３０２に隣接して部分的に重なるように続けて書き込まれる。図３Ｂに示すように、書き込み幅変化パターン３１２、３３２がヌルバーストサーボパターンに重なるとき、バースト遷移エッジは、隣接する基本サーボウェッジパターン３０２、３２２において、隣接するヌルバーストサーボパターンに対して一貫して半径方向にシフトされ得る。図３Ｂに示される実施例では、Ｐバースト及びＱバーストは、書き込み幅変化パターン３１２又は３３２などの書き込み幅変更によって引き起こされる歪みによって半径方向にシフトされている。その結果、Ｐバースト及びＱバーストのパターンエッジがずれて、半径方向位置差３４２が生み出される。この実施例ではヌルバーストが使用されているが、様々な実施例では、制御回路２２はクワッドバーストを書き込み得る。クワッドバーストの場合、制御回路２２は、１８０度のオフセットで半径方向に配置され、かつ１つのヌルバーストと同等の機能を提供する一対の片側バーストを書き込み得る。したがって、本開示の任意のヌルバーストの実施例はまた、単一のヌルバーストを一対の片面バーストで置き換えることによって実現することができる。これにより、いくつかの実施例では、１つ以上のバーストの第１の組及び１つ以上のバーストの第２の組は、複数のトラックの各トラックにおいてそのパターン位相が１８０度変化した単一周波数パターンを繰り返して書き込むことによって形成されるヌルバーストを含み得、いくつかの実施例では、１つ以上のバーストの第１の組及び１つ以上のバーストの第２の組は、１つおきのトラックにおいて単一周波数パターンを書き込むことによって形成される一対の片面バーストを含むクワッドバーストを含み得、片面バーストは、片面バーストのうちの１つから別の片面バーストへの１トラック幅の半径方向オフセットを伴って配置される。
【0027】
図３Ｃは、図３Ｂに描示されるヌルバーストサーボパターンの歪みから生じるＱバースト及びＰバーストのサーボバースト信号の例示的なクロストラックプロファイルを示している。図３Ｃに示される実施例では、ＱバーストエッジがＰバーストエッジに対してシフト量３４２だけ内径（inner diameter、ＩＤ）側に配置されている。図３Ｃに示すように、一方のバーストのプロファイルが他方のバーストに対して半径方向にシフトしているため、整数位置における交差レベル３３１、３３２の振幅は、半整数位置における交差レベル３３３、３３４の振幅とは異なる。このクロスポイントスプリット（本明細書ではＤＣ二峰性とも呼ばれる）は、わずかなサーボパターントラック位置スケールの歪み、及び望ましくないＤＣトラック位置ずれにつながる。
【0028】
図４は、図５及び後続の図の比較の基準として、３つの隣接トラックのサーボバーストの例示的な組を含む、従来のヌルバーストサーボパターン４１０を含む隣接サーボトラックの組を示しており、ヌルバーストサーボパターン４１０は、サーボバーストの第１の組４１１及びサーボバーストの第２の組４１２を含む。ヌルバーストサーボパターン４１０は、ディスクのサーボトラックのサーボウェッジに含まれ得、サーボウェッジは、プリアンブル４１３と、サーボインデックスマーク（ＳＩＭ）又はサーボアドレスマーク（ＳＡＭ）などの他のサーボ情報４１４と、対応するサーボトラックのアドレスを表すグレイコード化トラックアドレスとを更に含み得る。バーストの第１の組４１１は、図３Ａ～図３Ｃに示されるＰバーストに対応し得、バーストの第２の組４１２は、図３Ａ～図３Ｃに示されるＱバーストに対応し得る。この構成では、システムは、例えば図３Ａ～図３Ｃに関して説明されるように、レーザモードホッピングの結果としてヌルバーストサーボパターン４１０の歪みから生じる、望ましくないサーボ感知の低下、トラック位置ずれ、及びＤＣ二峰性の影響を受けやすい場合がある。
【0029】
図５は、本開示の態様による、隣接トラックのサーボバーストの例示的な組を含む、スプリットヌルバーストサーボパターン５１０を含む隣接サーボトラックの組を示している。様々な実施形態では、スプリットヌルバーストサーボパターン５１０は、第１のバースト５１１、第２のバースト５１２、第３のバースト５１３、及び第４のバースト５１４を含む。スプリットヌルバーストサーボパターン５１０は、図２Ａに示されるようなディスク１６のサーボトラック３４のサーボウェッジ３２に含まれ得、サーボウェッジ３２は、プリアンブル５１５の組と、サーボインデックスマーク（ＳＩＭ）又はサーボアドレスマーク（ＳＡＭ）の組などの他のサーボ情報５１６と、対応するサーボトラックのアドレスを表すグレイコード化トラックアドレスとを更に含み得る。
【0030】
実施形態では、制御回路２２は、第１のバースト５１１及び第４のバースト５１４を１つの同じパターン極性で、第２のバースト５１２及び第３のバースト５１３を別の同じパターン極性で、それらの極性を更新することによって書き込み得、したがって、第１の組み合わせ及び第４の組み合わせ並びに第２の組み合わせ及び第３の組み合わせは、第１の半径方向位置に対して実質的に９０度オフセット（例えば、９０度オフセットの公称設計公差内）にある。この実施例では、第１のバースト５１１及び第４のバースト５１４は、ヌルバーストの第１の組を構成し、第２のバースト５１２及び第３のバースト５１３は、ヌルバーストの第２の組を構成する。本開示の態様によれば、スプリットヌルバーストサーボパターン５１０を復調する際に、制御回路２２は、第１のバースト５１１及び第４のバースト５１４の振幅の平均値を１つのバースト値（例えば、Ｐバースト値）として決定し、第２のバースト５１２及び第３のバースト５１３の振幅の平均値を別のバースト値（例えば、Ｑバースト値）として決定し得る。このようにして、制御回路２２は、複数のダウントラック位置からスプリットヌルバーストサーボパターン５１０をサンプリングし得、その結果、Ｐバースト値及びＱバースト値が平均値として導出され得、これは、サーボパターンの歪みを引き起こし得る不測の書き込み幅変化の影響を打ち消すのに役立ち得る。
【0031】
図６Ａ及び図６Ｂは、本開示の例解的な態様による、プリアンブル５１５、他のサーボ情報５１６、及びバーストパターン５１１～５１４を読み取ることによって生成されるリードバック波形６１０に対するスプリットヌルバーストサーボパターン５１０を示している。図６Ａ及び図６Ｂに示すように、スプリットヌルバーストサーボパターン５１０は、半径方向に位置合わせされたバースト対５１１、５１４及び半径方向に位置合わせバースト対５１２、５１３を含む３つの隣接するサーボトラックにわたる４つのバーストを含む。本開示の態様によれば、スプリットヌルバーストサーボパターン５１０を復調するとき、制御回路２２は、第１のバースト対５１１、５１４からの振幅値を平均化することによってＰ大きさを決定し、制御回路２２は、第２のバースト対５１２、５１３からの振幅値を平均化することによってＱ大きさを決定する（例えば、図２Ｃの方法８０の８２におけるように）。このようにしてＰ大きさ及びＱ大きさを決定した後、制御回路２２は、次いで、決定されたＰ大きさ及びＱ大きさを使用して、従来の方法でＰＥＳを導出し得る（例えば、図２Ｃの方法８０の８４におけるように）。このようにしてＰＥＳを決定した後、制御回路２２は、次いで、ＰＥＳに基づいて、ヘッドの位置を制御し得る（例えば、図２Ｃの方法８０のステップ８６におけるように）。
【0032】
様々な実施形態では、第２のバースト５１２及び第３のバースト５１３は、トラックの長手方向（例えば、円周方向）において第１のバースト５１１と第４のバースト５１４との間にある。このようにして、第１のバースト５１１及び第４のバースト５１４は、トラックの長手方向に沿って互いに離間され、この離間を本明細書に説明される平均化と組み合わせることは、サーボパターンの歪みを引き起こす突然の不測の書き込み幅変化の影響を緩和するのに役立つ。
【0033】
引き続き図５及び図６を参照すると、スプリットヌルバーストサーボパターン５１０は、Ａバースト、Ｂバースト、Ｃバースト、及びＤバーストを含む従来のバーストパターンとは異なっているが、これは、従来のバーストパターンにおける４つのＡバースト～Ｄバーストが４つの異なる半径方向位置に配置されているからである。そのような従来のバーストパターンとは対照的に、図５及び図６に示すスプリットヌルバーストサーボパターン５１０は、同じ第１の半径方向位置６２１に２つのバースト（例えば、バースト５１１及び５１４）を含み、第１の半径方向位置６２１とは異なる同じ第２の半径方向位置６２２に２つのバースト（例えば、バースト５１３及び５１３）を含む。同じ第１の半径方向位置に２つのバーストを書き込み、同じ第２の半径方向位置に２つのバーストを書き込むことは、レーザモードホップから生じる突然の書き込み幅変化によって引き起こされるサーボパターンの歪みの影響を緩和する目的で、本明細書に説明されるように、バースト信号値の平均化を提供する。
【0034】
図７Ａ～図７Ｃは、本開示の態様によるスプリットヌルバーストサーボパターンが、従来のヌルバーストサーボパターンと比較して、サーボパターンの歪みの影響をどのように緩和するかを描示している。この実施例では、サーボＤＣスケールに対するモードホープの影響は、ΔＰＱによって示されるＰバースト及びＱバーストの相対シフトとして定量化される。
【0035】
図７Ａは、Ｐバースト及びＱバースト（例えば、図４と同様）からなる従来のヌルバーストサーボパターン７１０の図を描示しており、Ｑバーストは、レーザモードホップから生じる突然の書き込み幅変化に起因する歪み（例えば、エッジシフト）を受けている。図７Ａに示すように、歪みは、δ（図３Ｂの半径方向位置シフト３４２と同等）によって示されるエッジシフトをもたらす。図７Ａはまた、Ｐバースト及びＱバーストの読み取りのグラフ７２０を示しており、Ｑバーストクロストラックプロファイルは、エッジシフトδに起因して右にシフトされている。従来のヌルバーストサーボパターンのこの実施例では、ΔＰＱはδとして定量化される。
【0036】
図７Ｂは、本開示の態様によるスプリットヌルバーストサーボパターン７３０の図を描示しており、スプリットヌルバーストサーボパターンは、第１のバーストＰ０、第２のバーストＱ０、第３のバーストＱ１、及び第４のバーストＰ１からなる。図７Ｂに示されるスプリットヌルバーストサーボパターンは、スプリットヌルバーストサーボパターン５１０と同等であり得、バーストＰ０は第１のバースト５１１に対応し、バーストＱ０は第２のバースト５１２に対応し、バーストＱ１は第３のバースト５１３に対応し、バーストＰ１は第４のバースト５１４に対応する。図７Ｂに示される実施例では、突然の書き込み幅変化は、バーストＰ１において大きさδのバーストエッジシフトを引き起こす位置にある。図７Ｂはまた、第１のバーストＰ０、第２のバーストＱ０、第３のバーストＱ１、及び第４のバーストＰ１の読み取りのグラフ７４０を示しており、Ｐ１クロストラックプロファイルは、エッジシフトδに起因してＰ０クロストラックプロファイルに対して右にシフトされ、一方、Ｑ０及びＱ１のクロストラックプロファイルは同一である。この実施例では、ΔＰＱはδ／２として定量化され、これは、図７Ａに描示される従来のヌルバーストサーボパターンに対するモードホップインパクトの影響の５０％の低減となる。
【0037】
図７Ｃは、本開示の態様によるスプリットヌルバーストサーボパターンの７５０の図を描示しており、スプリットヌルバーストサーボパターンは、第１のバーストＰ０、第２のバーストＱ０、第３のバーストＱ１、及び第４のバーストＰ１からなる。図７Ｃに示されるスプリットヌルバーストサーボパターンは、スプリットヌルバーストサーボパターン５１０と同等であり得、バーストＰ０は第１のバースト５１１に対応し、バーストＱ０は第２のバースト５１２に対応し、バーストＱ１は第３のバースト５１３に対応し、バーストＰ１は第４のバースト５１４に対応する。図７Ｃに示される実施例では、突然の書き込み幅変化は、バーストＰ１及びバーストＱ１において大きさδのバーストエッジシフトを引き起こす位置にある。図７Ｃはまた、第１のバーストＰ０、第２のバーストＱ０、第３のバーストＱ１、及び第４のバーストＰ１の読み取りのグラフ７６０を示しており、Ｐ１及びＱ１クロストラックプロファイルは、エッジシフトδに起因してＰ０及びＱ０クロストラックプロファイルに対して右にシフトされている。この実施例では、ΔＰＱは０として定量化され、これは、図７Ａに描示される従来のヌルバーストサーボパターンに対するモードホップインパクトの影響の１００％低減、すなわち完全な除去となる。
【0038】
図８Ａは、Ｐバースト及びＱバーストからなる従来のヌルバーストサーボパターン（例えば、図４と同様）のクロストラックプロファイルのクロスポイントにおける測定されたバースト振幅レベルのグラフ８１０を示しており、正規化された組み合わせバースト振幅が半径方向位置にわたってプロットされている。図８Ｂは、本開示の態様による、図５及び図６のスプリットヌルバーストサーボパターン５１０のクロストラックプロファイルのクロスポイントを含む、測定されたバースト振幅レベルのグラフ８２０を示しており、正規化された組み合わせバースト振幅が半径方向位置にわたってプロットされている。グラフ８１０、８２０に含まれるデータは、同じサーボトラック上の２つの異なる復調設定について測定されたものである。グラフ８１０は、８１５におけるモードホッピングに起因するバーストクロスポイントレベルシフトを示している。グラフ８２０は、バーストクロスポイントレベルシフトが８２５において緩和され、書き込み過渡現象によるレベルスプリットが８３０において打ち消されることを示す。
【0039】
図９は、本開示の態様による、Ｐバースト及びＱバースト（例えば、図４と同様の）からなる従来のヌルバーストサーボパターンと、図５及び図６のスプリットヌルバーストサーボパターン５１０との振幅レベルの比較を描示するグラフを示している。グラフ９０５、９１５、９２５、９３５、及び９４５は、Ｐバースト及びＱバースト（例えば、図４と同様）からなる従来のヌルバーストサーボパターンの５つの実装形態のレベルを示している。グラフ９１０、９２０、９３０、９４０、及び９５０は、グラフ９０５、９１５、９２５、９３５、及び９４５に示される従来のヌルバーストサーボパターンと同じ５つのそれぞれのヘッドによって読み取られた、本開示の態様による図５及び図６のスプリットヌルバーストサーボパターン５１０の５つの実装形態のレベルを示している。グラフ９０５及び９１０は、同じ第１のヘッドを使用して読み取られたレベルを示している。グラフ９１５及び９２０は、同じ第２のヘッドを使用して読み取られたレベルを示している。グラフ９２５及び９３０は、同じ第３のヘッドを使用して読み取られたレベルを示している。グラフ９３５及び９４０は、同じ第４のヘッドを使用して読み取られたレベルを示している。グラフ９４５及び９５０は、同じ第５のヘッドを使用して読み取られたレベルを示している。図９のグラフは、本開示の態様による図５及び図６のスプリットヌルバーストサーボパターン５１０を使用することが、ＤＣ二峰性の影響を低減することを実証している。
【0040】
図１０Ａ～図１０Ｃは、本開示の態様による他のスプリットヌルバーストサーボパターンの実施例を示しており、バーストの組間の極性構成は、図５の実施例の極性構成にいくらか類似している。実装形態は、本明細書に説明される実施例に限定されず、他のスプリットヌルバーストサーボパターンが使用され得る。
【0041】
図１０Ａは、３つのバーストからなるスプリットヌルバーストサーボパターン１０１０の実施形態を示しており、ヌルバーストの第１の組は、同じ第１の半径方向位置にあり、かつ第１のパターン極性を有する第１のバースト１０１１及び第３のバースト１０１３を含み、１つ以上のヌルバーストの第２の組は、第２の半径方向位置にあり、かつ第１の半径方向位置及び第１のパターン極性とは異なる第２のパターン極性を有する単一の第２のバースト１０１２を含み、これにより、図５の実施例の極性構成にいくらか類似したバーストの第１の組と第２の組との間の極性構成を達成する。これにより、バーストの組は、１つ以上のバーストの組を含み得、この実施例では、第２のバースト１０１２からなる組の場合であるように、単一のバーストを含み得る。本開示の態様によれば、第２のバースト１０１２は、トラックの長手方向において第１のバースト１０１１と第３のバースト１０１３との間にあり、それにより、第１のバースト１０１１及び第３のバースト１０１３は、この方向において互いに離間される。この実施例では、ダウントラック対称レイアウトは、書き込み過渡現象を打ち消すのに役立つ。この実施例では、第２のバースト１０１２は、トラックの長手方向において第１のバースト１０１１及び第３のバースト１０１３の各々とは異なる長さを有する。本開示の態様によれば、スプリットヌルバーストサーボパターン１０１０を復調する際に、制御回路２２は、第１のバースト１０１１及び第３のバースト１０１３を含むバーストの第１の組の平均値（例えば、その振幅の）を第１のバースト値（例えば、Ｐバースト値）として決定し、第２のバースト１０１２のみを含むバーストの第２の組の平均値（例えば、その振幅の）を第２のバースト値（例えば、Ｑバースト値）として決定し得る。これにより、図１０Ｂなどのいくつかの実施例では、制御回路２２は、この実施例では第２のバースト１０１２の単一値のみからなる１つ以上の値の組の平均を取り得、数学的には、組は単一値のみを含み得、単一値の平均は単純に単一値に等しいことになる。このようにして、制御回路２２は、Ｐバースト値及びＱバースト値を決定して、決定された第１のＰバースト値及び決定された第２のＱバースト値に基づいてＰＥＳを生成する際に平均値を使用することができ、これもまた、サーボパターンの歪みを引き起こし得る不測の書き込み幅変化の影響を打ち消すのに役立ち得る。
【0042】
図１０Ｂは、５つのバーストからなるスプリットヌルバーストサーボパターン１０２０の実施形態を示しており、ヌルバーストの第１の組は、全て同じ第１の半径方向位置にある第１のバースト１０２１、第３のバースト１０２３、及び第５のバースト１０２５を含み、ヌルバーストの第２の組は、両方とも第１の半径方向位置とは異なる同じ第２の半径方向位置にある第２のバースト１０２２及び第４のバースト１０２４を含む。本開示の態様によれば、第２のバースト１０２２及び第４のバースト１０２４は、トラックの長手方向において第１のバースト１０２１、第３のバースト１０２３、及び第５のバースト１０２５の間にあり、それにより、第１のバースト１０２１、第３のバースト１０２３、及び第５のバースト１０２５は、この方向において互いに離間される。この実施例では、第１のバースト１０２１、第３のバースト１０２３、及び第５のバースト１０２５は各々、トラックの長手方向に第１のバースト長を有し、第２のバースト１０２２及び第４のバースト１０２４は各々、トラックの長手方向に第２のバースト長を有し、第２のバースト長は第１のバースト長とは異なる（例えば、第１のバースト長よりも長い）。
【0043】
図１０Ｃは、６つのバーストからなるスプリットヌルバーストサーボパターン１０３０の実施形態を示しており、ヌルバーストの第１の組は、全て同じ第１の半径方向位置にある第１のバースト１０３１、第３のバースト１０３３、及び第５のバースト１０３５を含み、ヌルバーストの第２の組は、全て第１の半径方向位置とは異なる同じ第２の半径方向位置にある第２のバースト１０３２、第４のバースト１０３４、及び第６のバースト１０３６を含む。本開示の態様によれば、奇数番号のバースト及び偶数番号のバーストは、トラックの長手方向において互いに交互に配列又は配設され、それにより、第１の半径方向位置及び第２の半径方向位置におけるそれぞれのバーストは、この方向において互いに離間される。この実施例では、バーストの各々は、トラックの長手方向に同じバースト長を有する。この実施例では、より短いバーストの組み合わせは、パターンをよりモードホップ耐性にする。これにより、１０Ｂ及び１０Ｃの実施例においても、制御回路２２は、１つ以上のバーストの第１の組の第１の平均値、及び１つ以上のバーストの第２の組の第２の平均値を決定し、決定された第１のバースト値及び決定された第２のバースト値に基づいてＰＥＳを生成し得る。
【0044】
図１１は、本開示の態様による、シークのためのバースト回転の実装形態を示している。図１１は、本開示の態様による、スプリットヌルバーストサーボパターンを含むサーボセクタを示している。図１１はまた、ヘッドの半径方向速度がこれらのサーボセクタに沿ってどのように変動するかを描示している。図１１に示される実施例では、スプリットヌルバーストサーボパターンは図１０Ａのパターン１０１０に対応し、バーストＮｂ、Ｑ、及びＮａは、それぞれバースト１０１１、１０１２、及び１０１３に対応する。制御回路２２は、ディスク表面に対するヘッドの半径方向速度に応答してサーボバースト信号Ｎａ及びＮｂの振幅を調整するために、以下の行列方程式を実装し得：
【0045】
【数1】
式中、Ｎａ及びＮｂは、生のサーボバースト値であり、ｖは、ヘッド１８Ａの速度であり、－Δ／２及びΔ／２は、バーストＮａ及びバーストＮｂの中心のバーストＱの中心からの変位であり、制御回路２２は、式１に従ってバーストＮａ及びＮｂの振幅
【数2】
を計算し得る。様々な実施形態では、制御回路２２は、Ｑバーストの中央に設定された基準点に基づいて計算し得、従来の実装形態におけるＮ及びＱの代わりに、Ｎｂ及びＮａを回転させる。この実装形態を使用して、制御回路２２は、以下の式を使用して新しいトラックを決定し得る。
Ｎｅｗ ＴｒａｃｋＩＤ ＝ Ｒａｗ ＴｒａｃｋＩＤ ＋ ｖ＊（Ｔ０－ｔ０） （式２）
この実装形態では、従来の実装形態と比較して、Ｎは、他の新規な利点の中でもとりわけ、例えばＮｂ＋Ｎａによって置き換えられる。
【0046】
任意の好適な集積回路（単数又は複数）など、任意の好適な制御回路が、上記の例におけるフロー図を実装するために使用され得る。例えば、制御回路は、リードチャネル集積回路内に、若しくはデータ記憶コントローラなどのリードチャネルとは別個の構成要素内に実装され得るか、又は、上で説明されるある特定の動作がリードチャネルによって実施され、他の動作がデータ記憶コントローラによって実施され得る。いくつかの実施例では、リードチャネル及びデータ記憶コントローラは、別個の集積回路として実装され得、いくつかの例では、リードチャネル及びデータ記憶コントローラは、単一の集積回路又はシステムオンチップ（ＳｏＣ）に製造され得る。いくつかの実施例では、制御回路は、別個の集積回路として実装されるか、リードチャネル若しくはデータ記憶コントローラ回路に集積されるか、又はＳｏＣに集積される好適なプリアンプ回路を含み得る。
【0047】
いくつかの実施例では、制御回路は、命令を実行するマイクロプロセッサを備え得、命令は、マイクロプロセッサに、フロー図に示され、本明細書でそれを参照して説明される方法、プロセス、又は技法の１つ以上の態様を実施させるように動作可能である。本開示の実行可能命令は、任意のコンピュータ可読媒体に記憶され得る。いくつかの実施例では、本開示の実行可能命令は、マイクロプロセッサの外部の不揮発性半導体メモリデバイス、構成要素、若しくはシステム上に記憶され得るか、又はＳｏＣ内のマイクロプロセッサと集積され得る。いくつかの実施例では、本開示の実行可能命令は、１つ以上のディスク上に記憶され、ディスクドライブの電源がオンになったときに揮発性半導体メモリに読み込まれ得る。いくつかの実施例では、制御回路は、状態機械回路などの論理回路を備え得る。いくつかの実施例では、フロー図ブロックのうちの少なくともいくつかは、アナログ回路（例えば、アナログ比較器、タイマーなど）を使用して実装され得る。いくつかの実施例では、フロー図ブロックのうちの少なくともいくつかは、デジタル回路又はアナログ回路とデジタル回路との組み合わせを使用して実装され得る。
【0048】
様々な実施例において、１つ以上の処理デバイスは、本明細書に説明されるような制御回路を備えるか若しくは構成し得、及び／又は本明細書に説明されるような制御回路の機能のうちの１つ以上を実施し得る。様々な実施例において、制御回路、又は本明細書に説明されるような制御回路の機能のうちの１つ以上を実施する他の１つ以上の処理デバイスは、ディスク及びディスク表面に物理的に近接することから離れて抽象化され得る。制御回路、及び／又はその１つ以上のデバイスドライバ、及び／又は本明細書に説明されるような制御回路の機能のうちの１つ以上を実施する任意の他のタイプの１つ以上の処理デバイスは、様々な実施例では、複数のデータ記憶デバイスのラック又は複数のデータ記憶デバイスを備える単体製品の一部又はそれに近接し得、１つ以上の物理又は仮想サーバの一部又はそれに近接し得、１つ以上のローカルエリアネットワーク又は１つ以上のストレージエリアネットワークの一部又はそれに近接し得、データセンタの一部又はそれに近接し得、１つ以上のクラウドサービスにホストされ得る。
【0049】
様々な実施例では、ディスクドライブは、磁気ディスクドライブ、光ディスクドライブ、ハイブリッドディスクドライブ、又は他のタイプのディスクドライブを含み得る。いくつかの実施例は、コンピューティングデバイス、データサーバデバイス、メディアコンテンツ記憶デバイス、又は上で説明されるような記憶媒体及び／又は制御回路を備え得る他のデバイス、構成要素、若しくはシステムなどの電子デバイスを含み得る。
【0050】
上で説明される様々な特徴及びプロセスは、互いに独立して使用され得るか、又は様々な方法で組み合わされ得る。全ての可能な組み合わせ及び部分的な組み合わせは、本開示の範囲内に含まれる。いくつかの実装形態では、ある特定方法、イベント、又はプロセスブロックが省略され得る。本明細書で説明される方法及びプロセスは、任意の特定の順序に限定されず、それに関連するブロック又は状態は、他の順序で実施することができる。例えば、説明されるタスク又はイベントは、具体的に開示されたもの以外の順序で実施され得るか、又は、複数のものが単一のブロック若しくは状態に組み合わされ得る。例示的なタスク又はイベントは、直列に、並列に、又は別の方法で実施され得る。タスク又はイベントは、開示された例に加えられ得るか、又は開示された例から除去され得る。本明細書に説明される例示的なシステム及び構成要素は、説明されるものとは異なるように構成され得る。例えば、開示された例と比較して、要素が加えられ、除去され、又は再配置され得る。
【0051】
ある特定の例示的な実施形態が本明細書に説明されるが、これらの実施形態は、例としてのみ提示され、本明細書に開示される本発明の範囲を限定しない。したがって、上述の説明において、任意の特定の特徴、特性、ステップ、モジュール、又はブロックが必要又は不可欠であることを示唆するものはない。本明細書に説明される新規の方法及びシステムは、様々な他の形態で具現化され得る。本開示の趣旨及び範囲から逸脱することなく、本明細書に説明される方法及びシステムの形態の様々な省略、置換、及び変更が行われ得る。
【0052】
方法８０及び本開示の他の方法は、様々な他の実施形態における他のステップ又は変形を含み得る。本開示の方法８０及び他の方法のいずれかの一部又は全部は、ハードウェアによって実施又は具現化され得、及び／又はコントローラ、ＣＰＵ、ＦＰＧＡ、ＳｏＣ、測定及び制御マルチプロセッサシステムオンチップ（multi-processor system on chip、ＭＰＳｏＣ）によって実施又は実行され得、ＭＰＳｏＣは、ＣＰＵ及びＦＰＧＡの両方、及び１つの集積ＳｏＣ内の他の要素を一緒に含み得るか、又は方法の様々な主題を実行、実装、又は具現化する際に他の関連ハードウェア、デバイス、システム、又は製品を制御する際に実行可能命令を処理する他の処理デバイス又はコンピューティングデバイスを含み得る。
【0053】
したがって、本開示の新規の利点を実装及び具現化するデータ記憶システム、デバイス、及び方法は、本開示の新規の利点を実装及び具現化するための様々な基本的な態様及び様々な選択された例解的なアプリケーション、アーキテクチャ、技法、及び方法において、本明細書に図示及び説明される。関連分野の当業者は、本開示によって、本開示及び以下に記載される特許請求の範囲によって包含される新規の利点、技法、方法、プロセス、デバイス、及びシステムのための広範な更なるアプリケーション、アーキテクチャ、技法、及び方法の理解、並びにそれらの実施への情報に基づく低減を十分に備えるであろう。
【0054】
本明細書で使用される場合、「Ａ、Ｂ、及びＣのうちの少なくとも１つ」という記述は、「Ａ、Ｂ、Ｃ、又はＡ、Ｂ、及びＣの任意の組み合わせのいずれか」を意味することが意図される。開示された例の説明は、関連分野の当業者が本開示の主題をどのように作成又は使用するかを理解することを可能にするために提供される。これらの実施形態に対する様々な修正は、本開示に基づいて、当業者には容易に明らかになり、本明細書で定義される一般原理は、本開示の趣旨又は範囲から逸脱することなく他の例に適用され得る。したがって、本開示は、本明細書で示される実施形態に限定されず、本明細書で開示される原理及び新規の特徴と一致する最も広い範囲が与えられるべきである。
【0055】
本開示及びその付随する利点の多くは、上述の説明によって理解され、開示される主題から逸脱することなく、又はその物質的利点の全て若しくはいずれかを犠牲にすることなく、構成要素の形態、構造、及び配列において様々な変更が行われ得る。説明される形態は単に説明的なものであり、以下の特許請求の範囲は、本明細書に説明されるような構成要素の形態、構成、及び配置における任意のそのような変更を包含する広範囲の例を含む、広範囲の実施形態を包含し、含む。
【0056】
本開示は様々な例を参照して説明されてきたが、これらの例は、例解的なものであり、本開示の範囲は、それらに限定されないことが理解されよう。本明細書で説明される全ての主題は、説明のために例として明示的に呼び出されているか否かにかかわらず、排他的な実装形態としてではなく、例解的な非限定的な例の形態で提示される。多くの変形、修正、及び追加が、本開示の例の範囲内で可能である。より一般的には、本開示による例は、特定の実装形態の文脈で説明されている。機能は、本開示の趣旨及び範囲並びに以下の特許請求の範囲から逸脱することなく、本開示の様々な例において別々にブロックで分離又は組み合わされ得るか、あるいは異なる用語で説明され得る。これら及び他の変形、修正、追加、及び改善は、以下の特許請求の範囲において定義される本開示の範囲内に含まれ得る。
以下の項目は、国際出願時の請求の範囲に記載の要素である。
（項目１）
データ記憶デバイスであって、
１つ以上のディスクと、
１つ以上のヘッドを備え、前記１つ以上のヘッドを前記１つ以上のディスクのディスク表面に近接して位置決めするように構成された作動機構と、
１つ以上の処理デバイスであって、
１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、
１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、
前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、
前記ＰＥＳに基づいて、前記１つ以上のヘッドのうちの少なくとも１つのヘッドの位置を制御することと、を行うように構成されている、１つ以上の処理デバイスと、を備える、データ記憶デバイス。
（項目２）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第３のバーストを含み、
１つ以上のバーストの前記第２の組は、前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバーストを含む、項目１に記載のデータ記憶デバイス。
（項目３）
前記第２のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第３のバーストとの間にある、項目２に記載のデータ記憶デバイス。
（項目４）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、
１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含む、項目１に記載のデータ記憶デバイス。
（項目５）
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にある、項目４に記載のデータ記憶デバイス。
（項目６）
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットして書き込まれる、項目４に記載のデータ記憶デバイス。
（項目７）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつトラックの長手方向に沿って互いに離間された複数の第１のバーストを備え、
１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、前記第２の半径方向位置は、前記第１の半径方向位置とは異なる、項目１に記載のデータ記憶デバイス。
（項目８）
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、項目７に記載のデータ記憶デバイス。
（項目９）
前記１つ以上のヘッドの各々は、書き込み動作中に前記ディスク表面を加熱するように構成されたレーザユニットを含む、項目１に記載のデータ記憶デバイス。
（項目１０）
前記１つ以上の処理デバイスは、前記ディスク表面に対する前記１つ以上のヘッドの半径方向速度に応答して、前記決定された第１のバースト値及び前記決定された第２のバースト値の振幅を調整するように更に構成されている、項目１に記載のデータ記憶デバイス。
（項目１１）
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組は、複数のトラックの各トラックにおいてパターン位相が１８０度変化した単一の周波数パターンを繰り返して書き込むことによって形成される、ヌルバーストを含む、項目１に記載のデータ記憶デバイス。
（項目１２）
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組は、複数のトラックの１つおきのトラックに単一の周波数パターンを書き込むことによって形成される片側バーストの対を含む、クワッドバーストを含む、項目１に記載のデータ記憶デバイス。
（項目１３）
方法であって、
１つ以上の処理デバイスによって、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、
前記１つ以上の処理デバイスによって、１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、
前記１つ以上の処理デバイスによって、前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、
前記１つ以上の処理デバイスによって、前記ＰＥＳに基づいて、データ記憶デバイスのヘッドの位置を制御することと、を含む、方法。
（項目１４）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第３のバーストを含み、
１つ以上のバーストの前記第２の組は、前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバーストを含み、
前記第２のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第３のバーストとの間にある、項目１３に記載の方法。
（項目１５）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、
１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含み、
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にあり、
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットされて書き込まれる、項目１３に記載の方法。
（項目１６）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつトラックの長手方向に沿って互いに離間された複数の第１のバーストを含み、
１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、
前記第２の半径方向位置は、前記第１の半径方向位置とは異なり、
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、項目１３に記載の方法。
（項目１７）
１つ以上の処理デバイスであって、
１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定するための手段と、
１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定するための手段と、
前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成するための手段と、
前記ＰＥＳに基づいて、ディスクドライブのヘッドの位置を制御するための手段と、を備える、１つ以上の処理デバイス。
（項目１８）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第３のバーストを含み、
１つ以上のバーストの前記第２の組は、前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバーストを含み、
前記第２のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第３のバーストとの間にある、項目１７に記載の１つ以上の処理デバイス。
（項目１９）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、
１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含み、
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にあり、
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットされて書き込まれる、項目１７に記載の１つ以上の処理デバイス。
（項目２０）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつトラックの長手方向に沿って互いに離間された複数の第１のバーストを含み、
１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、
前記第２の半径方向位置は、前記第１の半径方向位置とは異なり、
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、項目１７に記載の１つ以上の処理デバイス。
以下の項目は、国際出願時の請求の範囲に記載の要素である。
（項目１）
データ記憶デバイスであって、
１つ以上のディスクと、
１つ以上のヘッドを備え、前記１つ以上のヘッドを前記１つ以上のディスクのディスク表面に近接して位置決めするように構成された作動機構と、
１つ以上の処理デバイスであって、
１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、
１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、
前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、
前記ＰＥＳに基づいて、前記１つ以上のヘッドのうちの少なくとも１つのヘッドの位置を制御することと、を行うように構成されている、１つ以上の処理デバイスと、を備える、データ記憶デバイス。
（項目２）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第３のバーストを含み、
１つ以上のバーストの前記第２の組は、前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバーストを含む、項目１に記載のデータ記憶デバイス。
（項目３）
前記第２のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第３のバーストとの間にある、項目２に記載のデータ記憶デバイス。
（項目４）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、
１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含む、項目１に記載のデータ記憶デバイス。
（項目５）
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にある、項目４に記載のデータ記憶デバイス。
（項目６）
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットして書き込まれる、項目４に記載のデータ記憶デバイス。
（項目７）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつトラックの長手方向に沿って互いに離間された複数の第１のバーストを備え、
１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、前記第２の半径方向位置は、前記第１の半径方向位置とは異なる、項目１に記載のデータ記憶デバイス。
（項目８）
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、項目７に記載のデータ記憶デバイス。
（項目９）
前記１つ以上のヘッドの各々は、書き込み動作中に前記ディスク表面を加熱するように構成されたレーザユニットを含む、項目１に記載のデータ記憶デバイス。
（項目１０）
前記１つ以上の処理デバイスは、前記ディスク表面に対する前記１つ以上のヘッドの半径方向速度に応答して、前記決定された第１のバースト値及び前記決定された第２のバースト値の振幅を調整するように更に構成されている、項目１に記載のデータ記憶デバイス。
（項目１１）
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組は、複数のトラックの各トラックにおいてパターン位相が１８０度変化した単一の周波数パターンを繰り返して書き込むことによって形成される、ヌルバーストを含む、項目１に記載のデータ記憶デバイス。
（項目１２）
１つ以上のバーストの前記第１の組及び１つ以上のバーストの前記第２の組は、複数のトラックの１つおきのトラックに単一の周波数パターンを書き込むことによって形成される片側バーストの対を含む、クワッドバーストを含む、項目１に記載のデータ記憶デバイス。
（項目１３）
方法であって、
１つ以上の処理デバイスによって、１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定することと、
前記１つ以上の処理デバイスによって、１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定することと、
前記１つ以上の処理デバイスによって、前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成することと、
前記１つ以上の処理デバイスによって、前記ＰＥＳに基づいて、データ記憶デバイスのヘッドの位置を制御することと、を含む、方法。
（項目１４）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第３のバーストを含み、
１つ以上のバーストの前記第２の組は、前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバーストを含み、
前記第２のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第３のバーストとの間にある、項目１３に記載の方法。
（項目１５）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、
１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含み、
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にあり、
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットされて書き込まれる、項目１３に記載の方法。
（項目１６）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつトラックの長手方向に沿って互いに離間された複数の第１のバーストを含み、
１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、
前記第２の半径方向位置は、前記第１の半径方向位置とは異なり、
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、項目１３に記載の方法。
（項目１７）
１つ以上の処理デバイスであって、
１つ以上のバーストの第１の組の平均値に基づいて、第１のバースト値を決定するための手段と、
１つ以上のバーストの第２の組の平均値に基づいて、第２のバースト値を決定するための手段と、
前記決定された第１のバースト値及び前記決定された第２のバースト値に基づいて、位置誤差信号（ＰＥＳ）を生成するための手段と、
前記ＰＥＳに基づいて、ディスクドライブのヘッドの位置を制御するための手段と、を備える、１つ以上の処理デバイス。
（項目１８）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第３のバーストを含み、
１つ以上のバーストの前記第２の組は、前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバーストを含み、
前記第２のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第３のバーストとの間にある、項目１７に記載の１つ以上の処理デバイス。
（項目１９）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にある第１のバースト及び第４のバーストを含み、
１つ以上のバーストの前記第２の組は、各々前記第１の半径方向位置とは異なる第２の半径方向位置にある第２のバースト及び第３のバーストを含み、
前記第２のバースト及び前記第３のバーストは、トラックの長手方向に沿って前記第１のバーストと前記第４のバーストとの間にあり、
前記第２のバースト及び前記第３のバーストは、前記第１のバースト及び前記第４のバーストに対して半径方向に実質的に９０度オフセットされて書き込まれる、項目１７に記載の１つ以上の処理デバイス。
（項目２０）
１つ以上のバーストの前記第１の組は、各々第１の半径方向位置にあり、かつトラックの長手方向に沿って互いに離間された複数の第１のバーストを含み、
１つ以上のバーストの前記第２の組は、各々第２の半径方向位置にあり、かつ前記トラックの前記長手方向に沿って互いに離間された複数の第２のバーストを含み、
前記第２の半径方向位置は、前記第１の半径方向位置とは異なり、
前記複数の第１のバーストのそれぞれ及び前記複数の第２のバーストのそれぞれは、前記トラックの前記長手方向に沿って交互に配設されている、項目１７に記載の１つ以上の処理デバイス。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図4】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図9】
【図10A】
【図10B】
【図10C】
【図11】
