特許 7606627 スイッチング制御装置、スイッチング電源装置および電力供給システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-17

(45)【発行日】2024-12-25

(54)【発明の名称】スイッチング制御装置、スイッチング電源装置および電力供給システム

(51)【国際特許分類】

   H02M 3/28 20060101AFI20241218BHJP

【ＦＩ】

H02M3/28 H

【請求項の数】 11

(21)【出願番号】P 2023548075

(86)(22)【出願日】2021-09-17

(86)【国際出願番号】 JP2021034388

(87)【国際公開番号】W WO2023042392

(87)【国際公開日】2023-03-23

【審査請求日】2024-04-15

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】110001357

【氏名又は名称】弁理士法人つばさ国際特許事務所

(72)【発明者】

【氏名】松浦 研

【審査官】安食 泰秀

(56)【参考文献】

【文献】特開２０１５－２０４７２６（ＪＰ，Ａ）

【文献】特開２０２１－１０８５２２（ＪＰ，Ａ）

【文献】特開２０１３－０２１７５８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

１次側巻線および２次側巻線を有するトランスと、入力電圧が入力される入力端子対と前記１次側巻線との間に配置されたインバータ回路と、出力電圧が出力される出力端子対と前記２次側巻線との間に配置された整流平滑回路と、を備えたスイッチング電源装置に適用される制御装置であって、
前記インバータ回路および前記整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子のうちの、第１のスイッチング素子におけるオフ状態での両端間の電圧が基準電圧以下となった時点から、前記第１のスイッチング素子がオフ状態からオン状態へと切り替わる時点までの時間を計測し、計測時間として出力する時間計測回路と、
前記計測時間と基準時間とを比較して、前記計測時間と前記基準時間との間の誤差積分値を求める積分回路と、
前記複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わった時点から、前記第１のスイッチング素子がオフ状態からオン状態へと切り替わる時点までの遅れ時間を、前記誤差積分値に応じて随時設定すると共に、設定した前記遅れ時間を用いて、前記第１および第２のスイッチング素子を含む前記複数のスイッチング素子におけるスイッチング動作を、それぞれ制御する駆動回路と
を備えたスイッチング制御装置。

【請求項2】

前記駆動回路は、前記計測時間が前記基準時間に収束するように、前記遅れ時間を設定する
請求項１に記載のスイッチング制御装置。

【請求項3】

前記駆動回路は、
前記計測時間の値が前記基準時間よりも大きいことにより、前記誤差積分値が減少した場合には、前記遅れ時間を短縮させ、
前記計測時間の値が前記基準時間よりも小さいことにより、前記誤差積分値が増加した場合には、前記遅れ時間を延長させる
請求項２に記載のスイッチング制御装置。

【請求項4】

前記基準電圧が、所定の負電圧である
請求項１ないし請求項３のいずれか１項に記載のスイッチング制御装置。

【請求項5】

前記遅れ時間として設定可能な最大値である最大遅れ時間と、
前記遅れ時間として設定可能な最小値である最小遅れ時間と
がそれぞれ、前記スイッチング電源装置の動作状態に応じて、変更されるようになっている
請求項１ないし請求項４のいずれか１項に記載のスイッチング制御装置。

【請求項6】

前記スイッチング電源装置の動作状態としての出力電流の値が、相対的に小さくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に大きくなるように変更されると共に、
前記出力電流の値が、相対的に大きくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に小さくなるように変更され、
前記スイッチング電源装置の動作状態としての、前記入力電圧または前記出力電圧の値が、相対的に小さくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に小さくなるように変更されると共に、
前記入力電圧または前記出力電圧の値が、相対的に大きくなった場合には、前記最大遅れ時間および前記最小遅れ時間の値がそれぞれ、相対的に大きくなるように変更される
請求項５に記載のスイッチング制御装置。

【請求項7】

前記入力電圧の値、または、前記スイッチング電源装置の出力電流の値が、急変した場合には、
前記遅れ時間として設定可能な最小値である最小遅れ時間の値が、相対的に大きくなるように変更される
請求項１ないし請求項６のいずれか１項に記載のスイッチング制御装置。

【請求項8】

前記第１および第２のスイッチング素子がいずれも、前記インバータ回路内に配置されているスイッチング素子である
請求項１ないし請求項７のいずれか１項に記載のスイッチング制御装置。

【請求項9】

前記第１および第２のスイッチング素子のうちの少なくとも一方が、前記整流平滑回路内に配置されており、同期整流を行うスイッチング素子である
請求項１ないし請求項７のいずれか１項に記載のスイッチング制御装置。

【請求項10】

請求項１ないし請求項９のいずれか１項に記載のスイッチング制御装置と、
前記入力端子対と、前記出力端子対と、前記トランスと、前記インバータ回路と、前記整流平滑回路と、
を備えたスイッチング電源装置。

【請求項11】

請求項１０に記載のスイッチング電源装置と、
前記入力端子対に対して前記入力電圧を供給する電源と
を備えた電力供給システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング素子を用いて電圧変換を行うスイッチング電源装置、そのようなスイッチング電源装置に適用されるスイッチング制御装置、および、そのようなスイッチング電源装置を備えた電力供給システムに関する。

【背景技術】

【0002】

スイッチング電源装置の一例として種々のＤＣ－ＤＣコンバータが提案され、実用に供されている（例えば、特許文献１参照）。この種のＤＣ－ＤＣコンバータは一般に、スイッチング素子を含むインバータ回路と、電力変換トランス（変圧器）と、整流平滑回路とを備えている。

【先行技術文献】

【特許文献】

【0003】

【文献】特表２０２０－５１９０９２号公報

【発明の概要】

【0004】

ところで、このようなＤＣ－ＤＣコンバータ等のスイッチング電源装置では一般に、電力損失を抑えることが求められている。電力損失を抑えることが可能なスイッチング制御装置、スイッチング電源装置および電力供給システムを提供することが望ましい。

【0005】

本発明の一実施の形態に係るスイッチング制御装置は、１次側巻線および２次側巻線を有するトランスと、入力電圧が入力される入力端子対と１次側巻線との間に配置されたインバータ回路と、出力電圧が出力される出力端子対と２次側巻線との間に配置された整流平滑回路と、を備えたスイッチング電源装置に適用される制御装置であって、インバータ回路および整流平滑回路の少なくとも一方に含まれる複数のスイッチング素子のうちの、第１のスイッチング素子におけるオフ状態での両端間の電圧が基準電圧以下となった時点から、第１のスイッチング素子がオフ状態からオン状態へと切り替わる時点までの時間を計測し、計測時間として出力する時間計測回路と、計測時間と基準時間とを比較して、計測時間と基準時間との間の誤差積分値を求める積分回路と、複数のスイッチング素子のうちの第２のスイッチング素子がオン状態からオフ状態へと切り替わった時点から、第１のスイッチング素子がオフ状態からオン状態へと切り替わる時点までの遅れ時間を、誤差積分値に応じて随時設定すると共に、設定した遅れ時間を用いて、第１および第２のスイッチング素子を含む複数のスイッチング素子におけるスイッチング動作をそれぞれ制御する駆動回路と、を備えたものである。

【0006】

本発明の一実施の形態に係るスイッチング電源装置は、上記入力端子対と、上記出力端子対と、上記トランスと、上記インバータ回路と、上記整流平滑回路と、上記本発明の一実施の形態に係るスイッチング制御装置と、を備えたものである。

【0007】

本発明の一実施の形態に係る電力供給システムは、上記本発明の一実施の形態に係るスイッチング電源装置と、上記入力端子対に対して上記入力電圧を供給する電源と、を備えたものである。

【0008】

本発明の一実施の形態に係るスイッチング制御装置、スイッチング電源装置および電力供給システムによれば、電力損失を抑えることが可能となる。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施の形態に係るスイッチング電源装置の概略構成例を表す回路図である。

【図2】図１に示したスイッチング電源装置の動作例を表すタイミング図である。

【図3】トランジスタにおける導通特性例を表す図である。

【図4】実施の形態に係るデッドタイムの設定例を表す図である。

【図5】実施の形態に係る最大デッドタイムおよび最小デッドタイムの設定例を表す図である。

【図6】変形例１に係るスイッチング電源装置の概略構成例を表す回路図である。

【図7】変形例２に係るスイッチング電源装置の概略構成例を表す回路図である。

【図8】変形例３に係るスイッチング電源装置の概略構成例を表す回路図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（センタタップ型の整流回路を用いた場合の例）
２．変形例
変形例１（ブリッジ型の整流回路を用いた場合の例）
変形例２，３（同期整流回路とした場合の例）
３．その他の変形例

【0011】

＜１．実施の形態＞
［構成］
図１は、本発明の一実施の形態に係るスイッチング電源装置（スイッチング電源装置１）の概略構成例を、回路図で表したものである。このスイッチング電源装置１は、直流入力電源１０（例えばバッテリ）から供給される直流入力電圧Ｖinを直流出力電圧Ｖoutに電圧変換し、負荷９に電力を供給するＤＣ－ＤＣコンバータとして機能するものである。なお、この負荷９としては、例えば電子機器やバッテリ等が挙げられる。また、このスイッチング電源装置１は、以下説明するように、いわゆる「（絶縁型ハーフブリッジ）ＬＬＣ共振型」のＤＣ－ＤＣコンバータとなっている。なお、スイッチング電源装置１における電圧変換の態様としては、アップコンバート（昇圧）およびダウンコンバート（降圧）のいずれであってもよい。

【0012】

ここで、直流入力電圧Ｖinは、本発明における「入力電圧」の一具体例に対応し、直流出力電圧Ｖoutは、本発明における「出力電圧」の一具体例に対応している。また、直流入力電源１０は、本発明における「電源」の一具体例に対応し、この直流入力電源１０とスイッチング電源装置１とを備えたシステムが、本発明における「電力供給システム」の一具体例に対応している。

【0013】

スイッチング電源装置１は、２つの入力端子Ｔ１，Ｔ２と、２つの出力端子Ｔ３，Ｔ４と、インバータ回路２と、トランス３と、整流平滑回路４と、制御回路７とを備えている。入力端子Ｔ１，Ｔ２間には直流入力電圧Ｖinが入力され、出力端子Ｔ３，Ｔ４の間からは直流出力電圧Ｖoutが出力されるようになっている。なお、図１に示した例では、１次側低圧ラインＬ１ＬがグランドＧＮＤに接続されている。

【0014】

ここで、入力端子Ｔ１，Ｔ２は、本発明における「入力端子対」の一具体例に対応し、出力端子Ｔ３，Ｔ４は、本発明における「出力端子対」の一具体例に対応している。また、制御回路７は、本発明における「スイッチング制御装置」の一具体例に対応している。

【0015】

なお、入力端子Ｔ１に接続された１次側高圧ラインＬ１Ｈと、入力端子Ｔ２に接続された１次側低圧ラインＬ１Ｌとの間に、例えば、入力平滑コンデンサが配置されているようにしてもよい。具体的には、後述するインバータ回路２と入力端子Ｔ１，Ｔ２との間の位置において、入力平滑コンデンサの第１端（一端）が１次側高圧ラインＬ１Ｈに接続されると共に、入力平滑コンデンサの第２端（他端）が１次側低圧ラインＬ１Ｌに接続されているようにしてもよい。このような入力平滑コンデンサは、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのコンデンサである。

【0016】

（Ａ．インバータ回路２）
インバータ回路２は、入力端子Ｔ１，Ｔ２と、後述するトランス３における１次側巻線３１との間に、配置されている。このインバータ回路２は、２つのスイッチング素子Ｓ１，Ｓ２と、共振インダクタＬｒと、共振コンデンサＣｒとを有しており、いわゆる「ハーフブリッジ型」のインバータ回路となっている。なお、共振インダクタＬｒは、後述するトランス３における漏れインダクタンスにより構成されていてもよいし、あるいは、そのような漏れインダクタンスとは別個に設けられているようにしてもよい。

【0017】

ここで、上記したスイッチング素子Ｓ１、Ｓ２はそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。また、スイッチング素子Ｓ２は、本発明における「第１のスイッチング素子」の一具体例に対応し、スイッチング素子Ｓ１は、本発明における「第２のスイッチング素子」の一具体例に対応している。

【0018】

なお、スイッチング素子Ｓ１，Ｓ２としては、例えば電界効果型トランジスタ（ＭＯＳ－ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＨＥＭＴ（（High Electron Mobility Transistor）＝ＨＦＥＴ（Heterostructure Field-Effect Transistor））などの、各種のスイッチ素子が用いられる。また、ＨＥＭＴの一例としては、ＧａＮ（窒化ガリウム）トランジスタが挙げられる。

【0019】

図１に示した例では、スイッチング素子Ｓ１，Ｓ２がそれぞれ、ＭＯＳ―ＦＥＴまたはＨＥＭＴからなるトランジスタにより構成されている。このようにして、スイッチング素子Ｓ１，Ｓ２としてＭＯＳ―ＦＥＴやＨＥＭＴを用いた場合には、各スイッチング素子Ｓ１，Ｓ２に並列接続されるコンデンサおよびダイオード（図１中に図示せず）をそれぞれ、ＭＯＳ―ＦＥＴやＨＥＭＴの寄生容量または寄生ダイオードから構成することが可能である。

【0020】

このインバータ回路２では、入力端子Ｔ１，Ｔ２の間（１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間）において、２つのスイッチング素子Ｓ１，Ｓ２が、この順序で互いに直列接続されている。具体的には、１次側高圧ラインＬ１Ｈと接続点Ｐ１との間に、スイッチング素子Ｓ１が配置され、接続点Ｐ１と１次側低圧ラインＬ１Ｌとの間に、スイッチング素子Ｓ２が配置されている。

【0021】

また、このインバータ回路２における共振インダクタＬｒおよび共振コンデンサＣｒと、後述するトランス３における１次側巻線３１とが、上記した接続点Ｐ１と１次側低圧ラインＬ１Ｌとの間において、互いに直列接続されている。具体的には、図１の例では、共振コンデンサＣｒの第１端（一端）が接続点Ｐ１に接続され、この共振コンデンサＣｒの第２端（他端）が、共振インダクタＬｒの第１端（一端）に接続されている。また、共振インダクタＬｒの第２端（他端）が、上記した１次側巻線３１の一端に接続され、この１次側巻線３１の他端が、１次側低圧ラインＬ１Ｌに接続されている。

【0022】

このような構成によりインバータ回路２では、後述する制御回路７内の駆動回路５から供給される駆動信号ＳＧ１，ＳＧ２に従って、各スイッチング素子Ｓ１，Ｓ２がスイッチング動作（オン・オフ動作）を行うことで、以下のようになる。すなわち、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを交流電圧に変換して、トランス３（１次側巻線３１）へと出力するようになっている。

【0023】

（Ｂ．トランス３）
トランス３は、１つの１次側巻線３１と、２つの２次側巻線３２１，３２２とを有している。

【0024】

１次側巻線３１では、１次側巻線３１の第１端（一端）が、前述した共振インダクタＬｒにおける第２端（他端）に接続され、１次側巻線３１の第２端（他端）が、前述した１次側低圧ラインＬ１Ｌに接続されている。

【0025】

２次側巻線３２１では、２次側巻線３２１の第１端が、後述する接続ラインＬ２１を介して、後述する整流ダイオード４１のカソードに接続され、２次側巻線３２１の第２端が、後述する整流平滑回路４内のセンタタップＰ６に接続されている。２次側巻線３２２では、２次側巻線３２２の第１端が、後述する接続ラインＬ２２を介して、後述する整流ダイオード４２のカソードに接続され、２次側巻線３２２の第２端が、上記したセンタタップＰ６に接続されている。つまり、２次側巻線３２１，３２２における第２端同士は、このセンタタップＰ６に対して互いに共通接続されている。

【0026】

このトランス３は、インバータ回路２によって生成された電圧（トランス３の１次側巻線３１に入力される、矩形パルス波化した電圧）を電圧変換し、２次側巻線３２１，３２２の各端部から交流電圧を出力するようになっている。なお、この場合における、直流入力電圧Ｖinに対する直流出力電圧Ｖoutの電圧変換の度合いは、１次側巻線３１と２次側巻線３２１，３２２との巻数比、および、後述するスイッチング周期Ｔｓｗ（スイッチング周波数ｆｓｗ＝１／Ｔｓｗ）によって、定まる。

【0027】

（Ｃ．整流平滑回路４）
整流平滑回路４は、２個の整流ダイオード４１，４２と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４は、整流ダイオード４１，４２を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。

【0028】

上記した整流回路は、いわゆる「センタタップ型」の整流回路となっている。すなわち、整流ダイオード４１，４２のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４１のカソードが、接続ラインＬ２１を介して、２次側巻線３２１における前述した第１端に接続され、整流ダイオード４２のカソードが、接続ラインＬ２２を介して、２次側巻線３２２における前述した第１端に接続されている。また、前述したように、２次側巻線３２１，３２２における第２端同士は、センタタップＰ６に対して互いに共通接続されており、このセンタタップＰ６は、出力ラインＬＯを介して、前述した出力端子Ｔ３に接続されている。なお、上記した接地ラインＬＧは、前述した出力端子Ｔ４に接続されている。

【0029】

上記した平滑回路では、上記した出力ラインＬＯと接地ラインＬＧとの間（出力端子Ｔ３，Ｔ４の間）に、出力平滑コンデンサＣoutが接続されている。すなわち、この出力平滑コンデンサＣoutの第１端は、出力ラインＬＯに接続され、出力平滑コンデンサＣoutの第２端は、接地ラインＬＧに接続されている。

【0030】

このような構成の整流平滑回路４では、整流ダイオード４１，４２を含んで構成される整流回路において、トランス３から出力される交流電圧を整流して出力するようになっている。また、出力平滑コンデンサＣoutを含んで構成される平滑回路において、上記整流回路によって整流された電圧を平滑化することで、直流出力電圧Ｖoutを生成するようになっている。なお、このようにして生成された直流出力電圧Ｖoutにより、前述した負荷９へと直流出力電流Ｉout（負荷電流）が流れ、出力端子Ｔ３，Ｔ４から負荷９に対して電力が供給されるようになっている。

【0031】

ここで、上記した直流出力電流Ｉout（負荷電流）は、本発明における「出力電流」の一具体例に対応している。

【0032】

（Ｄ．制御回路７）
制御回路７は、スイッチング電源装置１の制御を行う回路である。この制御回路７は、図１に示したように、時間計測回路６１、積分回路６２および駆動回路５を有している。

【0033】

ここで、図２は、スイッチング電源装置１の動作例（各種の電圧や電流の波形例）を、タイミング図で表したものである。具体的には、図２（Ａ）は、前述した駆動信号ＳＧ１（スイッチング素子Ｓ１のゲート・ソース間の電圧Ｖｇｓ１）、図２（Ｂ）は、前述した駆動信号ＳＧ２（スイッチング素子Ｓ２のゲート・ソース間の電圧Ｖｇｓ２）について、各波形例を示している。また、図２（Ｃ）は、スイッチング素子Ｓ２のドレイン・ソース間（両端間）の電圧Ｖｄｓ２（図１中に図示）、図２（Ｄ）は、スイッチング素子Ｓ２のドレイン・ソース間を流れる電流Ｉｄｓ２（図１中に図示）について、各波形例を示している。なお、図２において、横軸は時間ｔを示している。また、この図２中には、スイッチング電源装置１におけるスイッチング周期Ｔｓｗ（＝１／ｆｓｗ）についても、示している。

【0034】

以下では図１，図２を参照して、上記した時間計測回路６１、積分回路６２および駆動回路５について、詳細に説明する。

【0035】

（時間計測回路６１）
時間計測回路６１は、図１に示したように、インバータ回路２に含まれるスイッチング素子Ｓ２の両端間の電圧（接続点Ｐ１にて検出される、上記したドレイン・ソース間の電圧Ｖｄｓ２）に基づいて、以下説明する計測時間Ｔ１を出力する回路である。具体的には、時間計測回路６１は、例えば図２に示したように、上記した電圧Ｖｄｓ２が所定の基準電圧Ｖｒ（この例では、負電圧としてのＶｒ＝－０．２Ｖ）以下となった（Ｖｄｓ２≦Ｖｒ）時点から、インバータ回路２に含まれるスイッチング素子Ｓ１がオフ状態（Ｖｇｓ２＝０Ｖ）からオン状態（Ｖｇｓ２＝例えば５Ｖ）へと切り替わる時点までの時間を計測し、計測時間Ｔ１として出力する。

【0036】

（積分回路６２）
積分回路６２は、図１に示したように、時間計測回路６１から出力される計測時間Ｔ１と、所定の基準時間Ｔref（例えば、Ｔref＝１０ｎｓ）とを比較して、これらの計測時間Ｔ１と基準時間Ｔrefとの間の誤差積分値（積分値Ｉｅ）を、求める回路である。なお、このようにして求められた積分値Ｉｅは、図１に示したように、以下の駆動回路５へと出力されるようになっている。

【0037】

（駆動回路５）
駆動回路５は、インバータ回路２におけるスイッチング素子Ｓ１，Ｓ２の動作をそれぞれ制御する、スイッチング駆動を行う回路である。具体的には、駆動回路５は、スイッチング素子Ｓ１，Ｓ２に対してそれぞれ、駆動信号ＳＧ１，ＳＧ２を個別に供給することで、各スイッチング素子Ｓ１，Ｓ２におけるスイッチング動作（オン・オフ動作）を制御するようになっている。

【0038】

また、駆動回路５は、各スイッチング素子Ｓ１，Ｓ２のスイッチング動作を制御する（スイッチング駆動を行う）際に、スイッチング周波数制御を行うようになっている。すなわち、駆動信号ＳＧ１，ＳＧ２において、ＰＦＭ（Pulse Frequency Modulation：パルス周波数変調）制御を行うようになっている。

【0039】

更に、駆動回路５は、スイッチング素子Ｓ１，Ｓ２がそれぞれ、固定された時比率にてスイッチング動作すると共に、スイッチング周波数ｆｓｗが可変動作するように、上記したスイッチング駆動を行うようになっている。ちなみに、スイッチング素子Ｓ１，Ｓ２のオン期間をそれぞれ、Ｔｏｎ１，Ｔｏｎ２として表した場合、上記した各スイッチング素子Ｓ１，Ｓ２の時比率は、スイッチング周期Ｔｓｗ（＝１／ｆｓｗ）を用いて、（Ｔｏｎ１／Ｔｓｗ），（Ｔｏｎ２／Ｔｓｗ）として表される。また、これらの（Ｔｏｎ１／Ｔｓｗ），（Ｔｏｎ２／Ｔｓｗ）はいずれも、５０％未満の値となっており、オン期間Ｔｏｎ１，Ｔｏｎ２の間には、同時のオン期間による短絡破損を防ぐための、以下説明するデッドタイムＴｄが設けられるようになっている。

【0040】

ここで、この駆動回路５はまた、上記したスイッチング駆動を行う際に、以下説明する遅れ時間としてのデッドタイムＴｄの長さを、上記した積分回路６２から出力される積分値Ｉｅの大きさに応じて、随時設定するようになっている（図１参照）。つまり、駆動回路５は、このようにして随時設定したデッドタイムＴｄを用いて、スイッチング素子Ｓ１，Ｓ２におけるスイッチング動作を、それぞれ制御するようになっている。

【0041】

このデッドタイムＴｄとは、例えば図２に示したように、スイッチング素子Ｓ１がオン状態（Ｖｇｓ１＝例えば５Ｖ）からオフ状態（Ｖｇｓ１＝０Ｖ）へと切り替わった時点から、スイッチング素子Ｓ２がオフ状態からオン状態へと切り替わる時点までの期間である。つまり、このデッドタイムＴｄでは、これら２つのスイッチング素子Ｓ１，Ｓ２がいずれも、オフ状態に設定されている期間である。

【0042】

なお、このデッドタイムＴｄは、本発明における「遅れ時間」の一具体例に対応している。

【0043】

ここで、例えば図２に示したように、具体的には駆動回路５は、このようにして随時設定するデッドタイムＴｄ（例えば、図２中に示したデッドタイムＴｄ’）にて、次のスイッチング周期Ｔｓｗでのスイッチング動作を行う。また、この際に駆動回路５は、上記した計測時間Ｔ１が基準時間Ｔrefに収束するように（Ｔ１がＴrefと略等しくなるように）、デッドタイムＴｄを設定するようになっている。

【0044】

なお、このようなデッドタイムＴｄの設定手法の詳細については、後述する（図４，図５）。

【0045】

［動作および作用・効果］
（Ａ．基本動作）
このスイッチング電源装置１では、インバータ回路２において、直流入力電源１０から入力端子Ｔ１，Ｔ２を介して供給される直流入力電圧Ｖinが、スイッチング素子Ｓ１，Ｓ２によってスイッチングされることで、矩形パルス波化した電圧が生成される。この矩形パルス波化した電圧は、トランス３における１次側巻線３１へと供給され、このトランス３において変圧されることで、２次側巻線３２１，３２２から、変圧された交流電圧が出力される。

【0046】

整流平滑回路４では、トランス３から出力された交流電圧（上記した変圧された交流電圧）が、整流回路内の整流ダイオード４１，４２によって整流された後、平滑回路内の出力平滑コンデンサＣoutによって、平滑化される。これにより、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutが出力される。そして、この直流出力電圧Ｖoutにより、負荷９へと直流出力電流Ｉoutが流れるとともに、負荷９に対して電力が供給される。

【0047】

（Ｂ．トランジスタの導通特性について）
ところで、トランジスタをスイッチング素子として用いている、従来の一般的なスイッチング電源装置では、以下のようなおそれがある。

【0048】

すなわち、前述したデッドタイムＴｄにおいて、スイッチング素子としてのトランジスタのドレイン・ソース間に、例えば２Ｖ以上の逆方向電圧降下が生じる。そして、このような逆方向電圧と、そのトランジスタを流れるドレイン電流とにより、スイッチング素子での導通損失が発生してしまうことになる。特に、スイッチング素子として、前述したＧａＮトランジスタを用いるようにした場合、例えば以下の図３に示したように、上記した逆方向電圧降下が大きくなることから、上記した導通損失も大きくなってしまう。

【0049】

図３は、一般的なトランジスタにおける導通特性例（上記したＧａＮトランジスタの場合における、ドレイン・ソース間の電圧Ｖｄｓと、ドレイン・ソース間を流れる電流Ｉｄｓとの対応関係の一例）を、表したものである。なお、この図３の例では、ゲート・ソース間の電圧Ｖｇｓ＝－３Ｖ，－２Ｖ，０Ｖ，２Ｖ，６Ｖの各場合について、そのような導通特性例を示している。

【0050】

まず、このようなＧａＮトランジスタは、デバイス構造にてボディダイオードを内蔵していないものの、ＧａＮトランジスタの回路動作の際に、疑似ボディダイオードを持つことになる。この疑似ボディダイオードは、ＧａＮトランジスタのゲートがオフ状態の場合において、上記した電圧Ｖｄｓが負電圧になったときに、ゲート・ドレイン間の電圧Ｖｇｄが正電圧となり、所定の閾値を超えてチャネルが導通することで、動作する。このため、このＧａＮトランジスタでは、シリコン型のＭＯＳ－ＦＥＴにおける、ボディダイオードの順方向の降下電圧ＶＦ＝０．７Ｖより高い、２Ｖ程度のＶＦとなる。

【0051】

また、ＧａＮトランジスタのゲートがオフ状態において、電圧Ｖｇｓが負電圧の場合には、例えば図３に示したように、更に大きなＶＦとなる。そして、このＶＦが大きいことから、上記した疑似ボディダイオードが導通している期間が長く、上記した電流Ｉｄｓが大きいと、更に大きな導通損失が発生することになる。

【0052】

ここで、スイッチング素子におけるボディダイオードや疑似ボディダイオードの導通は、同期整流を行う場合、または、ゼロボルト・スイッチング（ＺＶＳ：Zero Voltage Switching）を行う場合に、そのスイッチング素子がターンオンする直前または直後に、発生する。また、スイッチング素子がターンオンする直前の場合には、上記した電圧Ｖｄｓが負電圧になると同時にターンオンするのが、理想的である。ターンオンするのが早過ぎると、スイッチング素子の出力容量Ｃｏｓｓに蓄積された電荷がターンオンにより短絡して電力損失が発生したり、別のスイッチング素子のオン期間とターンオンのタイミングとが重なって、貫通電流が流れたりする。逆に、ターンオンするのが遅過ぎると、ボディダイオードまたは疑似ボディダイオードの導通期間が、長くなる。

【0053】

また、スイッチング素子のターンオンの直前に、電圧Ｖｄｓが急速に低下するため、帰還容量を通してスイッチング素子のゲートに電流が流れ、電圧Ｖｇｓが負電圧になる場合がある。ＧａＮトランジスタでは、電圧Ｖｇｓの負電圧によってＶＦが大きくなり、疑似ボディダイオードの導通による電力損失が、大きくなってしまう。

【0054】

更に、適切なターンオンまたはターンオフのタイミングは、スイッチング電源装置の動作条件（入力電圧や負荷など）、寄生容量やインダクタンスなどの定数のばらつきにより、異なる。したがって、ターンオンが早過ぎたりターンオフが遅過ぎたりすることによる致命的な電力損失の増加や、サージやノイズを避けるため、ターンオンのタイミングは理想よりも遅く設定され、ターンオフのタイミングは理想より早く設定されるのが望ましいと言える。

【0055】

このようにして、トランジスタをスイッチング素子として用いている、従来の一般的なスイッチング電源装置では、スイッチング素子における逆方向電圧の発生等に起因して、電力損失が増大してしまうおそれがある。したがって、上記したデッドタイムＴｄを最小化することが求められると言える。

【0056】

（Ｃ．本実施の形態の動作例）
そこで、本実施の形態のスイッチング電源装置１では、前述したように、スイッチング駆動を行う際のデッドタイムＴｄの長さが、計測時間Ｔ１と基準時間Ｔrefとの間の誤差積分値（積分値Ｉｅ）の大きさに応じて、制御回路７によって随時設定されるようになっている。

【0057】

図４は、本実施の形態に係るデッドタイムＴｄの設定例を、表したものである。また、図５は、本実施の形態に係る最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの設定例を、表したものである。

【0058】

なお、最大デッドタイムＴｄmaxは、デッドタイムＴｄとして設定可能な最大値であり、本発明における「最大遅れ時間」の一具体例に対応している。また、最小デッドタイムＴｄminは、デッドタイムＴｄとして設定可能な最小値であり、本発明における「最小遅れ時間」の一具体例に対応している。

【0059】

本実施の形態ではまず、例えば図４に示したように、制御回路７内の駆動回路５は、計測時間Ｔ１と基準時間Ｔrefとの大小関係（積分値Ｉｅの増減）に応じて、デッドタイムＴｄを短縮または延長させるようになっている。

【0060】

具体的には、駆動回路５は、計測時間Ｔ１の値が基準時間Ｔrefよりも大きい（Ｔ１＞Ｔref）ことにより、積分値Ｉｅが減少した場合には、デッドタイムＴｄを短縮させる。一方、駆動回路５は、計測時間Ｔ１の値が基準時間Ｔrefよりも小さい（Ｔ１＜Ｔref）ことにより、積分値Ｉｅが増加した場合には、デッドタイムＴｄを延長させる。

【0061】

また、例えば図４に示したように、デッドタイムＴｄの値が最大デッドタイムＴｄmaxよりも大きくなる場合（Ｔｄ＞Ｔｄmax）には、積分値Ｉｅが維持されて、デッドタイムＴｄが最大デッドタイムＴｄmaxに設定される。同様に、デッドタイムＴｄの値が最小デッドタイムＴｄminよりも小さくなる場合（Ｔｄ＜Ｔｄmin）には、積分値Ｉｅが維持されて、デッドタイムＴｄが最小デッドタイムＴｄminに設定される。

【0062】

このようにして駆動回路５は、前述したように、計測時間Ｔ１が基準時間Ｔrefに収束するように、デッドタイムＴｄを随時設定するようになっている。

【0063】

また、例えば図５に示したように、本実施の形態では、上記した最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、スイッチング電源装置１の動作状態（例えば、直流出力電流Ｉout、直流入力電圧Ｖin、直流出力電圧Ｖoutの値など）に応じて、随時変更されるようになっている。

【0064】

具体的には、例えば図５に示したように、スイッチング電源装置１の動作状態としての直流出力電流Ｉoutの値が、相対的に小さくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に大きくなるように変更される。一方、直流出力電流Ｉoutの値が、相対的に大きくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に小さくなるように変更される。

【0065】

また、例えば図５に示したように、スイッチング電源装置１の動作状態としての、直流入力電圧Ｖinまたは直流出力電圧Ｖoutの値が、相対的に小さくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に小さくなるように変更される。一方、直流入力電圧Ｖinまたは直流出力電圧Ｖoutの値が、相対的に大きくなった場合には、最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、相対的に大きくなるように変更される。

【0066】

更に、例えば図５に示したように、上記した直流入力電圧Ｖinの値、または、直流出力電流Ｉoutの値が、急変した場合（急に増加または減少した場合）には、最小デッドタイムＴｄminの値が、相対的に大きくなるように変更される。

【0067】

（Ｄ．作用・効果）
このようにして本実施の形態では、スイッチング駆動を行う際のデッドタイムＴｄの長さが、計測時間Ｔ１と基準時間Ｔrefとの間の誤差積分値（積分値Ｉｅ）の大きさに応じて、制御回路７によって随時設定されるようにしたので、以下のようになる。すなわち、スイッチング素子Ｓ２において前述したＺＶＳを確実に行いつつ、スイッチング素子Ｓ２にて前述した逆方向電圧が生じる期間を、短縮することができる。具体的には、上記したデッドタイムＴｄを短縮して、スイッチング素子Ｓ２における（前述したボディダイオードでの）導通損失を、低減することができる。その結果、本実施の形態では、スイッチング電源装置１における電力損失を抑えることが可能となる。

【0068】

特に、スイッチング素子Ｓ１，Ｓ２として、ＧａＮトランジスタを用いるようにした場合には、前述したように、逆方向電圧降下が大きいことから、以下のようになる。すなわち、この場合には、上記したスイッチング素子Ｓ１，Ｓ２での導通損失の低減による、スイッチング電源装置１での電力損失の抑制効果が、特に大きいと言える。

【0069】

また、上記したように、スイッチング素子Ｓ２における導通損失が低減されることから、スイッチング電源装置１の小型化や低コスト化を図ることも可能となる。

【0070】

また、本実施の形態では、上記した計測時間Ｔ１が基準時間Ｔrefに収束するように、デッドタイムＴｄを設定するようにしたので、以下のようになる。すなわち、上記したスイッチング素子Ｓ２におけるＺＶＳを、より確実に実現することができる結果、スイッチング電源装置１における電力損失を、更に抑えることが可能となる。

【0071】

更に、本実施の形態では、前述した最大デッドタイムＴｄmaxおよび最小デッドタイムＴｄminの値がそれぞれ、前述したスイッチング電源装置１の動作状態に応じて変更されるようにしたので、以下のようになる。すなわち、このようなスイッチング電源装置１の動作状態に応じて、デッドタイムＴｄの範囲を適切に調整することができることから、スイッチング電源装置１における電力損失を、更に抑えることが可能となる。

【0072】

加えて、本実施の形態では、直流入力電圧Ｖinの値、または、直流出力電流Ｉoutの値が、急変した場合には、最小デッドタイムＴｄminの値が相対的に大きくなるように変更されることから、以下のようになる。すなわち、スイッチング電源装置１の動作状態の急変に対処して、最小デッドタイムＴｄminの値を適切に調整することができることから、スイッチング電源装置１における電力損失を、更に抑えることが可能となる。

【0073】

また、本実施の形態では、整流平滑回路４における整流回路を、いわゆる「センタタップ型」の整流回路としたので、例えば、いわゆる「ブリッジ型」の整流回路とした場合と比べ、以下のようになる。すなわち、整流素子の個数が２つ（整流ダイオード４１，４２）となって、少なくなる結果、整流回路の小型化や低損失化、低コスト化を図ることが可能となる。

【0074】

＜２．変形例＞
続いて、上記実施の形態の変形例（変形例１～３）について説明する。なお、以下では、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

【0075】

［変形例１］
（構成）
図６は、変形例１に係るスイッチング電源装置（スイッチング電源装置１Ａ）の概略構成例を、回路図で表したものである。

【0076】

なお、実施の形態と同様に、直流入力電源１０とこのスイッチング電源装置１Ａとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。

【0077】

この変形例１のスイッチング電源装置１Ａは、実施の形態のスイッチング電源装置１（図１参照）において、トランス３および整流平滑回路４の代わりに、トランス３Ａおよび整流平滑回路４Ａをそれぞれ設けたものに対応しており、他の構成は同様となっている。

【0078】

トランス３Ａは、１つの１次側巻線３１と、１つの２次側巻線３２とを有している。すなわち、トランス３では、２つの２次側巻線３２１，３２２が設けられていたのに対し、トランス３Ａでは、１つの２次側巻線３２のみが設けられている。この２次側巻線３２では、第１端が、後述する整流平滑回路４Ａ内の接続点Ｐ７に接続され、第２端が、この整流平滑回路４Ａ内の接続点Ｐ８に接続されている。

【0079】

このトランス３Ａもトランス３と同様に、インバータ回路２によって生成された電圧（矩形パルス波化した電圧）を電圧変換し、２次側巻線３２の端部から交流電圧を出力するようになっている。なお、この場合における、直流入力電圧Ｖinに対する直流出力電圧Ｖoutの電圧変換の度合いは、１次側巻線３１と２次側巻線３２との巻数比、および、前述したスイッチング周波数ｆｓｗによって、定まる。

【0080】

整流平滑回路４Ａは、４個の整流ダイオード４１～４４と、１個の出力平滑コンデンサＣoutとを有している。具体的には、この整流平滑回路４Ａは、整流ダイオード４１～４４を有する整流回路と、出力平滑コンデンサＣoutを有する平滑回路と、を含んでいる。すなわち、この整流平滑回路４Ａは、整流平滑回路４において、整流回路の構成を変更したものとなっている。

【0081】

この変形例１の整流回路は、実施の形態の整流回路（いわゆる「センタタップ型」の整流回路）とは異なり、いわゆる「ブリッジ型」の整流回路となっている。すなわち、整流ダイオード４１，４３のカソードがそれぞれ、出力ラインＬＯに接続され、整流ダイオード４１のアノードが、接続点Ｐ７において、整流ダイオード４２のカソードおよび２次側巻線３２における前述した第１端に接続されている。また、整流ダイオード４２，４４のアノードがそれぞれ、接地ラインＬＧに接続され、整流ダイオード４４のカソードが、接続点Ｐ８において、整流ダイオード４３のアノードおよび２次側巻線３２における前述した第２端に接続されている。

【0082】

このような構成の整流平滑回路４Ａでは、整流平滑回路４と同様に、整流ダイオード４１～４４を含んで構成される整流回路において、トランス３Ａから出力される交流電圧を整流して出力するようになっている。

【0083】

（作用・効果）
このような構成からなる変形例１のスイッチング電源装置１Ａにおいても、基本的には、実施の形態のスイッチング電源装置１と同様の作用により、同様の効果を得ることが可能である。

【0084】

また、特にこの変形例１では、整流平滑回路４Ａにおける整流回路を、ブリッジ型の整流回路としたので、例えば実施の形態の場合と比べ、トランス３Ａにおける巻線数（２次側巻線の個数）が１つ（２次側巻線３２）となって、少なくなる。その結果、トランス３Ａの小型化や低損失化を図ることが可能となる。

【0085】

［変形例２，３］
変形例２，３に係るスイッチング電源装置（スイッチング電源装置１Ｂ，１Ｃ）はそれぞれ、これまでに説明した、実施の形態および変形例１において、整流平滑回路４，４Ａ内の整流回路をそれぞれ、以下説明するように、いわゆる同期整流回路としたものとなっている。また、そのような同期整流回路が設けられていることに伴い、これらの変形例２，３のスイッチング電源装置１Ｂ，１Ｃではそれぞれ、実施の形態および変形例１の制御回路７の代わりに、後述する制御回路７Ｂ，７Ｃが設けられている。

【0086】

（変形例２の構成）
具体的には、図７は、変形例２に係るスイッチング電源装置１Ｂの概略構成例を、回路図で表したものである。

【0087】

なお、実施の形態および変形例１と同様に、直流入力電源１０とこのスイッチング電源装置１Ｂとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。

【0088】

この変形例２のスイッチング電源装置１Ｂは、実施の形態のスイッチング電源装置１において、整流平滑回路４および制御回路７の代わりに、整流平滑回路４Ｂおよび制御回路７Ｂをそれぞれ設けたものに対応しており、他の構成は同様となっている。

【0089】

この変形例２における同期整流回路（整流平滑回路４Ｂ）では、図７に示したように、実施の形態で説明した整流ダイオード４１，４２がそれぞれ、スイッチング素子としてのＭＯＳ－ＦＥＴ（ＭＯＳトランジスタＭ９，Ｍ１０）により構成されている。そして、この同期整流回路では、各ＭＯＳトランジスタＭ９，Ｍ１０の寄生ダイオードが導通する期間と同期して、これらのＭＯＳトランジスタＭ９，Ｍ１０自身もオン状態となる（同期整流を行う）ように、制御される。具体的には、この変形例２では、後述する制御回路７Ｂ内の駆動回路５は、駆動信号ＳＧ９，ＳＧ１０を用いて、各ＭＯＳトランジスタＭ９，Ｍ１０のオン・オフ動作を制御するようになっている（図７参照）。

【0090】

なお、このようなＭＯＳトランジスタＭ９，Ｍ１０はそれぞれ、本発明における「同期整流を行うスイッチング素子」の一具体例に対応している。

【0091】

また、この変形例２の制御回路７Ｂは、基本的には、実施の形態および変形例１の制御回路７と同様に、前述した時間計測回路６１、積分回路６２および駆動回路５を有している。ただし、この制御回路７Ｂは制御回路７とは異なり、以下のようになっている。

【0092】

すなわち、まず、制御回路７では、デッドタイムＴｄの設定対象となる２つのスイッチング素子Ｓ２，Ｓ１（本発明における「第１および第２のスイッチング素子」に相当）がいずれも、インバータ回路２内に配置されているスイッチング素子であった。これに対して制御回路７Ｂでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子（本発明における「第１および第２のスイッチング素子」に相当）のうちの少なくとも一方が、上記した整流平滑回路４Ｂ内に配置された、同期整流を行うスイッチング素子（上記したＭＯＳトランジスタＭ９，Ｍ１０のうちの少なくとも一方）となっている。

【0093】

具体的には、制御回路７Ｂでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子が、下記の（ａ）または（ｂ）で示したようになっている。
（ａ）スイッチング素子Ｓ１，Ｓ２のうちの一方と、ＭＯＳトランジスタＭ９，Ｍ１０のうちの一方とが、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
（ｂ）ＭＯＳトランジスタＭ９，Ｍ１０がそれぞれ、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている

【0094】

そして、この制御回路７Ｂは、これらの２つのスイッチング素子のうちの一方のスイッチング素子（本発明における「第１のスイッチング素子」に相当）における両端間の電圧に基づき、実施の形態および変形例１と同様にして、デッドタイムＴｄを設定する。具体的には、制御回路７Ｂは、前述した計測時間Ｔ１と基準時間Ｔrefとの間の誤差積分値（積分値Ｉｅ）の大きさに応じて、スイッチング駆動を行う際のデッドタイムＴｄの長さを、随時設定する。そして、制御回路７Ｂは、このようにして随時設定したデッドタイムＴｄを用いて、上記した２つのスイッチング素子を含む複数のスイッチング素子（スイッチング素子Ｓ１，Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０）におけるスイッチング動作を、それぞれ制御する。

【0095】

なお、このような制御回路７Ｂは、本発明における「スイッチング制御装置」の一具体例に対応している。また、この変形例２では、上記したスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０がそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。更に、これらのスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ９，Ｍ１０のうちの任意の２つ（上記した２つのスイッチング素子）が、本発明における「第１のスイッチング素子」および「第２のスイッチング素子」の一具体例に対応している。

【0096】

（変形例３の構成）
また、図８は、変形例３に係るスイッチング電源装置１Ｃの概略構成例を、回路図で表したものである。

【0097】

なお、実施の形態および変形例１，２と同様に、直流入力電源１０とこのスイッチング電源装置１Ｃとを備えたシステムは、本発明における「電力供給システム」の一具体例に対応している。

【0098】

この変形例３のスイッチング電源装置１Ｃは、変形例１のスイッチング電源装置１Ａにおいて、整流平滑回路４Ａおよび制御回路７の代わりに、整流平滑回路４Ｃおよび制御回路７Ｃをそれぞれ設けたものに対応しており、他の構成は同様となっている。

【0099】

この変形例３における同期整流回路（整流平滑回路４Ｃ）では、図８に示したように、変形例１で説明した整流ダイオード４１～４４がそれぞれ、スイッチング素子としてのＭＯＳ－ＦＥＴ（ＭＯＳトランジスタＭ１１～Ｍ１４）により構成されている。そして、この変形例３の同期整流回路においても、上記した変形例２の同期整流回路と同様に、各ＭＯＳトランジスタＭ１１～Ｍ１４の寄生ダイオードが導通する期間と同期して、これらのＭＯＳトランジスタＭ１１～Ｍ１４自身もオン状態となる（同期整流を行う）ように、制御される。具体的には、この変形例３では、後述する制御回路７Ｃ内の駆動回路５は、駆動信号ＳＧ１１～ＳＧ１４を用いて、各ＭＯＳトランジスタＭ１１～Ｍ１４のオン・オフ動作を制御するようになっている（図８参照）。

【0100】

なお、このようなＭＯＳトランジスタＭ１１～Ｍ１４はそれぞれ、本発明における「同期整流を行うスイッチング素子」の一具体例に対応している。

【0101】

また、この変形例３の制御回路７Ｃは、基本的には、実施の形態および変形例１の制御回路７と同様に、前述した時間計測回路６１、積分回路６２および駆動回路５を有している。ただし、この制御回路７Ｃは制御回路７とは異なり、変形例２にて説明した制御回路７Ｂと同様に、以下のようになっている。

【0102】

すなわち、制御回路７Ｃでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子（本発明における「第１および第２のスイッチング素子」に相当）のうちの少なくとも一方が、上記した整流平滑回路４Ｃ内に配置された、同期整流を行うスイッチング素子（上記したＭＯＳトランジスタＭ１１～Ｍ１４のうちの少なくとも１つ）となっている。

【0103】

具体的には、制御回路７Ｃでは、デッドタイムＴｄの設定対象となる２つのスイッチング素子が、下記の（ｃ）または（ｄ）で示したようになっている。
（ｃ）スイッチング素子Ｓ１，Ｓ２のうちの一方と、ＭＯＳトランジスタＭ１１～Ｍ１４のうちの１つとが、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている
（ｄ）ＭＯＳトランジスタＭ１１～Ｍ１４のうちの２つがそれぞれ、デッドタイムＴｄの設定対象となる２つのスイッチング素子となっている

【0104】

そして、この制御回路７Ｃは、これらの２つのスイッチング素子のうちの一方のスイッチング素子（本発明における「第１のスイッチング素子」に相当）における両端間の電圧に基づき、実施の形態および変形例１，２と同様にして、デッドタイムＴｄを設定する。具体的には、制御回路７Ｃは、前述した計測時間Ｔ１と基準時間Ｔrefとの間の誤差積分値（積分値Ｉｅ）の大きさに応じて、スイッチング駆動を行う際のデッドタイムＴｄの長さを、随時設定する。そして、制御回路７Ｃは、このようにして随時設定したデッドタイムＴｄを用いて、上記した２つのスイッチング素子を含む複数のスイッチング素子（スイッチング素子Ｓ１，Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４）におけるスイッチング動作を、それぞれ制御する。

【0105】

なお、このような制御回路７Ｃは、本発明における「スイッチング制御装置」の一具体例に対応している。また、この変形例３では、上記したスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４がそれぞれ、本発明における「複数のスイッチング素子」の一具体例に対応している。更に、これらのスイッチング素子Ｓ１、Ｓ２およびＭＯＳトランジスタＭ１１～Ｍ１４のうちの任意の２つ（上記した２つのスイッチング素子）が、本発明における「第１のスイッチング素子」および「第２のスイッチング素子」の一具体例に対応している。

【0106】

（変形例２，３の作用・効果）
このような構成からなる変形例２，３のスイッチング電源装置１Ｂ，１Ｃにおいても、基本的には、これまでに説明したスイッチング電源装置１，１Ａと同様の作用により、同様の効果を得ることが可能である。

【0107】

また、特にこれらの変形例２，３では、整流回路における複数の整流素子（整流ダイオード）がそれぞれ、スイッチング素子によって構成されており、この整流回路が同期整流回路になっているようにしたので、以下のようになる。すなわち、このような同期整流回路によって、整流時の導通損失が低減されることから、整流回路の小型化や低損失化を図ることが可能となる。ちなみに、このようなスイッチング素子としては、上記したＭＯＳ－ＦＥＴの他、例えば、前述したＨＥＭＴや、並列にダイオード付加したＩＧＢＴまたはバイポーラトランジスタ等が、挙げられる。

【0108】

＜３．その他の変形例＞
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。

【0109】

例えば、上記実施の形態等では、インバータ回路の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、インバータ回路として他の構成のものを用いるようにしてもよい。具体的には、例えば、互いに直列接続されている、共振インダクタＬｒ、共振コンデンサＣｒおよび１次側巻線３１の配置関係については、実施の形態等で説明した配置関係には限られず、これら３つの配置位置が互いに順不同となっていてもよい。また、上記実施の形態等では、いわゆる「ハーフブリッジ型」のインバータ回路の例について説明したが、この例には限られず、例えば、いわゆる「フルブリッジ型」のインバータ回路などであってもよい。

【0110】

また、上記実施の形態等では、トランス（１次側巻線および２次側巻線）の構成を具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、トランス（１次側巻線および２次側巻線）として他の構成のものを用いるようにしてもよい。

【0111】

更に、上記実施の形態等では、整流平滑回路（整流回路および平滑回路）の構成を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、例えば、整流平滑回路（整流回路および平滑回路）として他の構成のものを用いるようにしてもよい。

【0112】

加えて、上記実施の形態等では、駆動回路による各スイッチング素子の動作制御（スイッチング駆動）の手法を、具体的に挙げて説明したが、上記実施の形態等の例には限られず、スイッチング駆動の手法として、他の手法を用いるようにしてもよい。

【0113】

また、上記実施の形態等では、本発明に係るスイッチング電源装置の一例として、ＤＣ－ＤＣコンバータを挙げて説明したが、本発明は、例えばＡＣ－ＤＣコンバータなどの、他の種類のスイッチング電源装置にも適用することが可能である。

【0114】

更に、これまでに説明した各構成例等を、任意の組み合わせで適用してもよい。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】