特許 7607120 スプリットゲート構造の半導体デバイス及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-18

(45)【発行日】2024-12-26

(54)【発明の名称】スプリットゲート構造の半導体デバイス及びその製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241219BHJP

   H01L 21/336 20060101ALI20241219BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 658G

H01L29/78 653C

【請求項の数】 13

(21)【出願番号】P 2023523513

(86)(22)【出願日】2021-08-10

(65)【公表番号】

(43)【公表日】2023-10-30

(86)【国際出願番号】 CN2021111816

(87)【国際公開番号】W WO2022205727

(87)【国際公開日】2022-10-06

【審査請求日】2023-04-17

(31)【優先権主張番号】202110340660.4

(32)【優先日】2021-03-30

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】512154998

【氏名又は名称】無錫華潤上華科技有限公司

【氏名又は名称原語表記】ＣＳＭＣ ＴＥＣＨＮＯＬＯＧＩＥＳ ＦＡＢ２ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．８ Ｘｉｎｚｈｏｕ Ｒｏａｄ Ｗｕｘｉ Ｎｅｗ Ｄｉｓｔｒｉｃｔ，Ｊｉａｎｇｓｕ ２１４０２８ Ｃｈｉｎａ

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(74)【代理人】

【識別番号】100196117

【弁理士】

【氏名又は名称】河合 利恵

(72)【発明者】

【氏名】方冬

(72)【発明者】

【氏名】肖魁

【審査官】戸川 匠

(56)【参考文献】

【文献】中国特許出願公開第１１１４３０４６４（ＣＮ，Ａ）

【文献】特開平１１－０６７７８７（ＪＰ，Ａ）

【文献】特開２０１９－１７５９３０（ＪＰ，Ａ）

【文献】特開２０１０－１７１３２６（ＪＰ，Ａ）

【文献】中国特許出願公開第１１１４０３２８９（ＣＮ，Ａ）

【文献】中国特許出願公開第１０８７３５６０５（ＣＮ，Ａ）

【文献】中国特許出願公開第１０１２０７１５４（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１４／０１９７４８３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

スプリットゲート構造の半導体デバイスの製造方法であって、
トレンチが形成されたベースを取得するステップと、
前記トレンチの内表面にトレンチ壁酸化絶縁誘電体を形成した後、前記トレンチ内にスプリットゲート材料を充填し、スプリットゲートを形成するステップと、
前記スプリットゲート上に第一酸化絶縁誘電体を形成するステップと、
前記第一酸化絶縁誘電体上にシリコン窒化物絶縁誘電体を形成するステップと、
前記トレンチ内のスプリットゲート上方のシリコン窒化物絶縁誘電体が形成されていない位置に、第二酸化絶縁誘電体を充填するステップと、
前記第二酸化絶縁誘電体上に制御ゲートを形成するステップと、を含み、
前記スプリットゲートを形成する前記ステップは、前記スプリットゲート材料を必要なスプリットゲート高さまでエッチングするステップを含み、
前記トレンチの内表面にトレンチ壁酸化絶縁誘電体を形成する前記ステップは、前記トレンチ壁酸化絶縁誘電体を熱酸化成長させるステップを含み、前記スプリットゲート材料をエッチングする前記ステップの後、且つ前記スプリットゲート上に第一酸化絶縁誘電体を形成する前記ステップの前に、前記トレンチ壁酸化絶縁誘電体をウェットエッチングすることによって、前記スプリットゲート上方のトレンチ側壁上のトレンチ壁酸化絶縁誘電体を除去するステップを更に含み、
前記トレンチ壁酸化絶縁誘電体をウェットエッチングする前記ステップの後、且つ前記第一酸化絶縁誘電体上にシリコン窒化物絶縁誘電体を形成する前記ステップの前に、酸化物層を熱酸化成長させるステップを更に含み、
前記トレンチ内のスプリットゲート上方のシリコン窒化物絶縁誘電体が形成されていない位置に、第二酸化絶縁誘電体を充填するステップは、第二酸化絶縁誘電体を堆積させるステップと、堆積された第二酸化絶縁誘電体を必要な厚さまでウェットエッチングするステップと、を含むことを特徴とするスプリットゲート構造の半導体デバイスの製造方法。

【請求項2】

堆積された第二酸化絶縁誘電体を必要な第二酸化絶縁誘電体厚さまでウェットエッチングする前記ステップの後、且つ前記第二酸化絶縁誘電体上に制御ゲートを形成する前記ステップの前に、
前記シリコン窒化物絶縁誘電体及び熱酸化成長させた前記酸化物層をウェットエッチングするステップと、
熱酸化によって前記シリコン窒化物絶縁誘電体上方のトレンチ側壁にゲート酸化物層を形成するステップと、を更に含むことを特徴とする請求項１に記載のスプリットゲート構造の半導体デバイスの製造方法。

【請求項3】

前記第二酸化絶縁誘電体上に制御ゲートを形成する前記ステップの後に、ウェル領域及びソース領域を形成するステップを更に含み、前記ウェル領域は第二導電型を有し、前記ソース領域は第一導電型を有し、前記ウェル領域は前記制御ゲートの両側に形成され、前記ソース領域は前記トレンチの外に形成され、前記ソース領域は第一領域及び第二領域を含み、前記第一領域は前記ウェル領域の表面に形成され、前記第二領域は前記トレンチの側壁に近接させて設けられ、且つ、前記第一領域の深さは前記第二領域の深さよりも小さく、前記第一導電型と第二導電型は反対の導電型であることを特徴とする請求項１に記載のスプリットゲート構造の半導体デバイスの製造方法。

【請求項4】

ソース領域を形成する前記ステップは第一導電型のイオンを傾斜注入させることを含むことを特徴とする請求項３に記載のスプリットゲート構造の半導体デバイスの製造方法。

【請求項5】

ウェル領域及びソース領域を形成する前記ステップの後に、
前記制御ゲート上及び前記ベース上に層間誘電体を堆積形成させるステップと、
コンタクトホールを形成し、前記コンタクトホール内に導電材料を充填するステップと、を更に含み、前記コンタクトホールが前記層間誘電体を下向きに貫通して前記ソース領域に延伸することを特徴とする請求項３に記載のスプリットゲート構造の半導体デバイスの製造方法。

【請求項6】

コンタクトホールを形成する前記ステップの後、且つ前記コンタクトホール内に導電材料を充填する前記ステップの前に、前記ウェル領域内に且つ前記ソース領域の底部に第二導電型ドーピング領域を形成するステップを更に含むことを特徴とする請求項５に記載のスプリットゲート構造の半導体デバイスの製造方法。

【請求項7】

前記半導体デバイスは縦型二重拡散金属酸化物半導体電界効果トランジスタであり、
前記ベースの背面にドレイン領域を形成するステップを更に含むことを特徴とする請求項１に記載のスプリットゲート構造の半導体デバイスの製造方法。

【請求項8】

スプリットゲート構造の半導体デバイスであって、
ベース、トレンチ壁酸化絶縁誘電体、スプリットゲート、制御ゲート及び絶縁構造を含み、
前記ベースの第一表面にはトレンチが設けられ、
前記トレンチ壁酸化絶縁誘電体は、前記トレンチの内表面に設けられ、
前記スプリットゲートは、前記トレンチの底部の前記トレンチ壁酸化絶縁誘電体が充填されていない位置に設けられ、
前記制御ゲートは、前記トレンチの上部に設けられ、
前記絶縁構造は、前記スプリットゲートと前記制御ゲートとの間に設けられ、前記スプリットゲート上に設けられる第一酸化絶縁誘電体、前記制御ゲートに近接させて設けられる第二酸化絶縁誘電体、及び前記第一酸化絶縁誘電体と前記第二酸化絶縁誘電体との間に設けられるシリコン窒化物絶縁誘電体を含み、
前記シリコン窒化物絶縁誘電体は前記第二酸化絶縁誘電体の底部及び側面に設けられることを特徴とするスプリットゲート構造の半導体デバイス。

【請求項9】

ウェル領域及びソース領域を更に含み、
前記ウェル領域は、前記トレンチの外、前記制御ゲートの両側に形成され、
前記ソース領域は、第一導電型を有し、前記トレンチの外に形成され、第一領域及び第二領域を含み、前記第一領域は前記ウェル領域の表面に形成され、前記第二領域は前記トレンチの側壁に近接させて設けられ、且つ、前記第一領域の深さは前記第二領域の深さよりも小さく、前記第一導電型と第二導電型は反対の導電型であることを特徴とする請求項８に記載のスプリットゲート構造の半導体デバイス。

【請求項10】

前記制御ゲートの頂部は前記トレンチの頂部よりも低いことにより、前記ソース領域と前記制御ゲートに高低差が形成されることを特徴とする請求項９に記載のスプリットゲート構造の半導体デバイス。

【請求項11】

層間誘電体及びソース電極を更に含み、
前記層間誘電体は、前記ベース及び前記制御ゲート上に設けられ、
前記ソース電極は、前記層間誘電体上に設けられ、前記ソース電極はコンタクトホール内に充填される導電材料を介して前記ソース領域に電気的に接続され、前記コンタクトホールは前記層間誘電体を下向きに貫通して前記ソース領域まで延伸することを特徴とする請求項９に記載のスプリットゲート構造の半導体デバイス。

【請求項12】

第二導電型ドーピング領域を更に含み、
前記第二導電型ドーピング領域は、前記ウェル領域内に且つ前記ソース領域の底部に設けられ、前記コンタクトホールは前記ソース領域を下向きに貫通して前記第二導電型ドーピング領域内まで延伸することを特徴とする請求項１１に記載のスプリットゲート構造の半導体デバイス。

【請求項13】

縦型二重拡散金属酸化物半導体電界効果トランジスタであり、前記半導体デバイスは前記ベースの第二表面に設けられるドレインを更に含み、前記第二表面は前記第一表面の対向面であることを特徴とする請求項８に記載のスプリットゲート構造の半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体製造分野に関し、特に、スプリットゲート構造の半導体デバイスに関し、更に、スプリットゲート構造の半導体デバイスの製造方法に関する。

【背景技術】

【0002】

トレンチ型ＶＤＭＯＳ製品は広く応用されるパワーデバイスである。スプリットゲート構造の打ち出しから実現に至っては、スプリットゲート構造は抵抗が小さくゲート容量が小さい等の優位性があることで、中低圧の一般的なトレンチ型ＶＤＭＯＳ製品は徐々にトレンチスプリットゲートＶＤＭＯＳデバイスに取って代わられる傾向にある。スプリットゲート構造については、制御ゲートとスプリットゲートとを絶縁させる酸化物層（絶縁酸化物層）がデバイスの電気特性に極めて重要な影響を与える。

【発明の概要】

【0003】

これに基づき、新型のスプリットゲート絶縁構造を有し、高いゲート・ソース耐圧を得ることができるスプリットゲート構造の半導体デバイス及びその製造方法を提供する必要がある。

【0004】

スプリットゲート構造の半導体デバイスの製造方法は、トレンチが形成されたベースを取得するステップと、前記トレンチの内表面にトレンチ壁酸化絶縁誘電体を形成し、その後、前記トレンチ内にスプリットゲート材料を充填し、スプリットゲートを形成するステップと、前記スプリットゲート上に第一酸化絶縁誘電体を形成するステップと、前記第一酸化絶縁誘電体上にシリコン窒化物絶縁誘電体を形成するステップと、前記トレンチ内のスプリットゲート上方のシリコン窒化物絶縁誘電体が形成されていない位置に第二酸化絶縁誘電体を充填するステップと、前記第二酸化絶縁誘電体上に制御ゲートを形成するステップと、を含む。

【0005】

上述のスプリットゲート構造の半導体デバイスの製造方法は、各酸化物層誘電体間の厚さが相互間において、基本的には製造時に相互影響することがなく、酸化物層誘電体の厚さを正確に制御するのに有利である。また、スプリットゲートと制御ゲートとの間の絶縁構造は第一酸化絶縁誘電体とシリコン窒化物絶縁誘電体と第二酸化絶縁誘電体を含む複数の誘電体構造であり、単一の酸化物層誘電体を用いる手段と比較すると、ゲート・ソース耐圧がより高くなる。

【0006】

１つの実施形態において、スプリットゲートを形成するステップは、前記スプリットゲート材料を必要なスプリットゲート高さまでエッチングするステップを含む。前記トレンチの内表面にトレンチ壁酸化絶縁誘電体を形成するステップは、前記トレンチ壁酸化絶縁誘電体を熱酸化成長させるステップを含む。前記スプリットゲート材料をエッチングするステップの後、且つ前記スプリットゲート上に第一酸化絶縁誘電体を形成するステップの前に、前記トレンチ壁酸化絶縁誘電体をウェットエッチングすることによって、前記スプリットゲート上方のトレンチ側壁上のトレンチ壁酸化絶縁誘電体を除去するステップを更に含む。前記トレンチ壁酸化絶縁誘電体をウェットエッチングするステップの後、且つ前記第一酸化絶縁誘電体上にシリコン窒化物絶縁誘電体を形成するステップの前に、酸化物層を熱酸化成長させるステップを更に含む。前記トレンチ内のスプリットゲート上方のシリコン窒化物絶縁誘電体が形成されていない位置に第二酸化絶縁誘電体を充填するステップは、第二酸化絶縁誘電体を堆積させるステップと、堆積された第二酸化絶縁誘電体を必要な厚さまでウェットエッチングするステップと、を含む。

【0007】

１つの実施形態において、堆積された第二酸化絶縁誘電体を必要な第二酸化絶縁誘電体厚さまでウェットエッチングするステップの後、且つ前記第二酸化絶縁誘電体上に制御ゲートを形成するステップの前に、前記シリコン窒化物絶縁誘電体及び熱酸化成長させた前記酸化物層をウェットエッチングするステップと、熱酸化によって前記シリコン窒化物絶縁誘電体上方のトレンチ側壁にゲート酸化物層を形成するステップと、を更に含む。

【0008】

１つの実施形態において、前記第二酸化絶縁誘電体上に制御ゲートを形成するステップの後に、ウェル領域及びソース領域を形成するステップを更に含む。前記ウェル領域は第二導電型を有し、前記ソース領域は第一導電型を有し、前記ウェル領域は前記制御ゲートの両側に形成され、前記ソース領域は前記トレンチの外に形成される。前記ソース領域は第一領域及び第二領域を含み、前記第一領域は前記ウェル領域の表面に形成され、前記第二領域は前記トレンチの側壁に近接させて設けられ、且つ、前記第一領域の深さは前記第二領域の深さよりも小さく、前記第一導電型と第二導電型は反対の導電型である。

【0009】

１つの実施形態において、ソース領域を形成するステップは、第一導電型のイオンを傾斜注入させることを含む。

【0010】

１つの実施形態において、前記半導体デバイスは縦型二重拡散金属酸化物半導体電界効果トランジスタであり、前記方法は、前記ベースの背面にドレイン領域を形成するステップを更に含む。

【0011】

１つの実施形態において、ウェル領域及びソース領域を形成するステップの後に、前記制御ゲート上及び前記ベース上に層間誘電体を堆積形成させるステップと、コンタクトホールを形成し、前記コンタクトホール内に導電材料を充填するステップと、を更に含み、前記コンタクトホールは前記層間誘電体を下向きに貫通してソース領域に延伸する。

【0012】

１つの実施形態において、コンタクトホールを形成するステップの後、且つ導電材料を充填するステップの前に、前記ウェル領域内に且つ前記ソース領域の底部に第二導電型ドーピング領域を形成するステップを更に含む。

【0013】

スプリットゲート構造の半導体デバイスは、ベース、トレンチ壁酸化絶縁誘電体、スプリットゲート、制御ゲート及び絶縁構造を含む。前記ベースの第一表面にはトレンチが設けられ、前記トレンチ壁酸化絶縁誘電体は、前記トレンチの内表面に設けられ、前記スプリットゲートは、前記トレンチの底部の前記トレンチ壁酸化絶縁誘電体が充填されていない位置に設けられ、前記制御ゲートは、前記トレンチの上部に設けられ、前記絶縁構造は、前記スプリットゲートと制御ゲートとの間に設けられ、前記スプリットゲート上に設けられる第一酸化絶縁誘電体、前記制御ゲートに近接させて設けられる第二酸化絶縁誘電体、及び前記第一酸化絶縁誘電体と第二酸化絶縁誘電体との間に設けられるシリコン窒化物絶縁誘電体を含む。

【0014】

一実施形態において、前記シリコン窒化物絶縁誘電体は前記第二酸化絶縁誘電体の底部及び側面に設けられる。

【0015】

１つの実施形態において、ウェル領域及びソース領域を更に含む。前記ウェル領域は、前記トレンチの外、前記制御ゲートの両側に形成される。前記ソース領域は、第一導電型を有し、前記トレンチの外に形成され、第一領域及び第二領域を含み、前記第一領域は前記ウェル領域の表面に形成され、前記第二領域は前記トレンチの側壁に近接させて設けられ、且つ、前記第一領域の深さは前記第二領域の深さよりも小さい。前記第一導電型と第二導電型は反対の導電型である。

【0016】

１つの実施形態において、前記制御ゲートの頂部は前記トレンチの頂部よりも低いことにより、前記ソース領域と前記制御ゲートに高低差が形成される。

【0017】

１つの実施形態において、前記デバイスは、層間誘電体及びソース電極を更に含む。前記層間誘電体は、前記ベース及び制御ゲート上に設けられる。前記ソース電極は、前記層間誘電体上に設けられ、前記ソース電極はコンタクトホール内に充填される導電材料を介して前記ソース領域に電気的に接続され、前記コンタクトホールは前記層間誘電体を下向きに貫通して前記ソース領域まで延伸する。

【0018】

１つの実施形態において、前記デバイスは第二導電型ドーピング領域を更に含み、前記第二導電型ドーピング領域は、前記ウェル領域内に且つ前記ソース領域の底部に設けられる。前記コンタクトホールは前記ソース領域を下向きに貫通して前記第二導電型ドーピング領域内まで延伸する。

【0019】

１つの実施形態において、前記半導体デバイスは縦型二重拡散金属酸化物半導体電界効果トランジスタであり、半導体デバイスは前記ベースの第二表面に設けられるドレインを更に含み、前記第二表面は前記第一表面の対向面である。

【0020】

１つの実施形態において、前記ベースは基板及びエピタキシャル層を含み、前記第一表面は前記エピタキシャル層の表面である。

【0021】

１つの実施形態において、前記第一導電型はＮ型であり、前記第二導電型はＰ型である。

【0022】

上述のスプリットゲート構造の半導体デバイスは、スプリットゲートと制御ゲートとの間の絶縁構造が第一酸化絶縁誘電体とシリコン窒化物絶縁誘電体と第二酸化絶縁誘電体を含む複数の誘電体構造であり、単一の酸化物層誘電体を用いる手段と比較すると、ゲート・ソース耐圧がより高くなる。

【図面の簡単な説明】

【0023】

【図1】図１は一実施形態におけるスプリットゲート構造半導体デバイスの断面模式図である。

【図2】図２は一実施形態におけるスプリットゲート構造半導体デバイスの製造方法のフローチャートである。

【図3a】図３ａは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3b】図３ｂは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3c】図３ｃは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3d】図３ｄは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3e】図３ｅは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3f】図３ｆは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3g】図３ｇは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3h】図３ｈは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【図3i】図３ｉは一実施形態におけるスプリットゲート構造半導体デバイスの製造過程における各段階の断面模式図である。

【発明を実施するための形態】

【0024】

ここで開示される発明の実施形態及び／又は例示についてより優れた説明及び解説を行うために、１つ又は複数の図面を参考にすることができる。図面を説明するための付加的な細部又は例示は、開示される発明、現時点で説明される実施形態及び／又は例示、現時点で理解されるこれらの発明の最良モデルのうちのいずれかの範囲を限定するものと見なされるべきではない。
本発明を理解しやすくするために、以下、関連する図面を参照して本発明についてより全面的な説明を行う。図面には本発明における第一候補の実施形態が示されているが、本発明は多くの異なる形式によって実現することができ、本明細書において説明する実施形態に限定されるものではない。逆に、これらの実施形態を提供する目的は、本発明における開示内容をより明瞭且つ全面的なものにすることである。

【0025】

特に定義しない限り、本明細書において使用される全ての技術用語及び科学用語は、本発明の技術分野に属する当業者によって一般的に理解されるものと同じ意味を有する。本発明において使用される用語は具体的な実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書において使用される「及び／又は」という用語は、１つ又は複数の関連する列記された項目のいずれかの組み合わせ及び全ての組み合わせを含む。

【0026】

明らかにすべき点として、部品若しくは層が「…上にある」、「…に隣接する」、他の部品若しくは層「に接続される」又は「に結合される」と称されるとき、他の部品若しくは層の上に直接存在しても、直接隣接しても、他の部品若しくは層に直接接続されるか直接結合されてもよく、又は仲介する部品若しくは層が存在していてもよい。逆に、部品が「…上に直接ある」、「…に直接隣接する」、他の部品若しくは層「に直接接続される」又は「に直接結合される」と称されるとき、仲介する部品又は層は存在しない。明らかにすべき点として、第一、第二、第三等の用語を使用して種々の部品、部材、領域、層及び／又は部分を説明することができるが、これらの部品、部材、領域、層及び／又は部分はこれらの用語によって限定されるべきではない。これらの用語は、１つの部品、部材、領域、層又は部分と別の部品、部材、領域、層又は部分とを区別するためのものにすぎない。したがって、本発明の教示から逸脱することなく、以下に論じる第一の部品、部材、領域、層又は部分は第二の部品、部材、領域、層又は部分と示すことができる。

【0027】

制御ゲートとスプリットゲートとを絶縁させる酸化物層（絶縁酸化物層）はデバイスの電気特性に極めて重要な影響を与える。薄すぎると、ゲート酸化物が容易に破壊され、厚すぎると、ドリフト領域を全て空乏化することができず、デバイスのリーク電流が大きくなってしまう。例示的な絶縁酸化物層の実現方法には、（ａ）薄い熱酸化物層＋ＣＶＤ（化学気相堆積）、（ｂ）熱酸化物層がある。（ａ）を用いる方法は比較的大きな絶縁酸化物層厚さが制御可能範囲内に入ることを実現することができるが、プロセスの複雑性が高い。（ｂ）の方法のプロセスの複雑性は低いが、絶縁酸化物層厚さがゲート酸化物層厚さと相関することになる。

【0028】

本願は複数の誘電体によって絶縁する方法を用いるトレンチスプリットゲート構造半導体デバイス及びその製造方法を提供する。スプリットゲート構造半導体デバイスは、ベース、トレンチ壁酸化絶縁誘電体、スプリットゲート、制御ゲート及び絶縁構造を含む。

【0029】

ベースの第一表面にはトレンチが設けられる。

【0030】

トレンチ壁酸化絶縁誘電体は、トレンチの内表面に設けられる。

【0031】

スプリットゲートは、トレンチの底部のトレンチ壁酸化絶縁誘電体が充填されていない位置に設けられる。

【0032】

制御ゲートは、トレンチの上部に設けられる。

【0033】

絶縁構造は、スプリットゲートと制御ゲートとの間に設けられ、スプリットゲート上に設けられる第一酸化絶縁誘電体、制御ゲートに近接させて設けられる第二酸化絶縁誘電体、第一酸化絶縁誘電体と第二酸化絶縁誘電体との間に設けられるシリコン窒化物絶縁誘電体を含む。

【0034】

上述のスプリットゲート構造の半導体デバイスは、スプリットゲートと制御ゲートとの間の絶縁構造が第一酸化絶縁誘電体とシリコン窒化物絶縁誘電体と第二酸化絶縁誘電体を含む複数の誘電体構造であり、単一の酸化物層誘電体を用いる手段と比較すると、ゲート・ソース耐圧がより高くなる。

【0035】

図１は一実施形態におけるスプリットゲート構造半導体デバイスの断面模式図である。該実施形態において、ベースは基板１１０及びエピタキシャル層１２０を含み、トレンチはエピタキシャル層１２０の表面から下向きに設けられる。スプリットゲート１５２と制御ゲート１５４との間の絶縁構造１４０は第一酸化絶縁誘電体１４２、シリコン窒化物絶縁誘電体１４４及び第二酸化絶縁誘電体１４６を含む。図１において、シリコン窒化物絶縁誘電体１４４はＵ字型構造であり、第二酸化絶縁誘電体１４６の底部及び側面を被覆する。第一酸化絶縁誘電体１４２も同様にＵ字型構造であり、シリコン窒化物絶縁誘電体１４４に形成される部分以外に、トレンチの側壁上にも形成され、シリコン窒化物絶縁誘電体１４４の底部及び側面を被覆する。

【0036】

図１に示す実施形態において、スプリットゲート構造半導体デバイスはウェル領域１６１及びソース領域１６２を更に含む。ウェル領域は第二導電型を有し、トレンチの外、制御ゲート１５４の両側に形成される。ソース領域１６２は第一導電型を有し、トレンチの外に形成され、第一領域１６２ａ及び第二領域１６２ｂを含む。第一領域１６２ａはウェル領域１６１の表面に形成され、第二領域１６２ｂはトレンチの側壁に近接させて設けられ、且つ、前記第一領域１６２ａの深さは第二領域１６２ｂの深さよりも小さい。図１に示す実施形態において、第一導電型はＮ型であり、第二導電型はＰ型である。他の実施形態において、第一導電型をＰ型にして、第二導電型をＮ型にすることもできる。

【0037】

図１に示す実施形態において、制御ゲート１５４の頂部がトレンチの頂部よりも低いことによって、ソース領域１６２と制御ゲート１５４に高低差が形成される。制御ゲート１５４の頂部がトレンチの頂部よりも低いことによって、制御ゲート１５４がソース領域１６２の少し下方に位置することになり、ソース領域１６２と制御ゲート１５４の重複領域を減らすことができ、それによってゲート・ソース容量が小さくなる。

【0038】

図１に示す実施形態において、スプリットゲート構造半導体デバイスは層間誘電体（ＩＬＤ）１７０、ソース電極１６４及びコンタクトホール１８０を更に含む。層間誘電体１７０はエピタキシャル層１２０及び制御ゲート１５４上に設けられる。ソース電極１６４は層間誘電体１７０上に設けられる。ソース電極１６４はコンタクトホール１８０内に充填される導電材料を介してソース領域１６２に電気的に接続され、コンタクトホール１８０は層間誘電体１７０を下向きに貫通してソース領域１６２まで延伸する。

【0039】

図１に示す実施形態において、スプリットゲート構造半導体デバイスは第二導電型ドーピング領域１６３を更に含む。第二導電型ドーピング領域１６３は、ウェル領域１６１内に且つソース領域１６２の底部に設けられる。コンタクトホール１８０はソース領域１６２を下向きに貫通して第二導電型ドーピング領域１６３内まで延伸する。

【0040】

図１に示す実施形態において、デバイスはトレンチスプリットゲートＶＤＭＯＳＦＥＴ（縦型二重拡散金属酸化物半導体電界効果トランジスタ）である。デバイスは背面に設けられるドレイン１６８を更に含む。

【0041】

本願の１つの実施形態において、シリコン窒化物絶縁誘電体１４４の材質は窒化シリコンであり、トレンチ壁酸化絶縁誘電体１３２の材質は二酸化シリコンであり、第一酸化絶縁誘電体１４２の材質は二酸化シリコンであり、第二酸化絶縁誘電体１４６の材質は二酸化シリコンであり、スプリットゲート１５２の材質は多結晶シリコンであり、制御ゲート１５４の材質は多結晶シリコンであり、基板１１０はシリコン基板であり、エピタキシャル層１２０はシリコンエピタキシャル層である。

【0042】

図２は一実施形態におけるスプリットゲート構造半導体デバイスの製造方法のフローチャートであり、以下のステップを含む。

【0043】

ステップＳ２１０では、トレンチが形成されたベースを取得する。

【0044】

シリコン材質の基板１１０上にシリコン材質のエピタキシャル層１２０を１層エピタキシャル成長させた後、エピタキシャル層１２０表面をエッチングしてトレンチを形成することができる。

【0045】

ステップＳ２２０では、トレンチ内表面にトレンチ壁酸化絶縁誘電体を形成する。

【0046】

本願の１つの実施形態において、熱酸化によってエピタキシャル層表面及びトレンチ内表面に熱酸化物層を形成する。該熱酸化物層は後のステップにおいて一部が保持され、トレンチ壁酸化絶縁誘電体１３２となる。

【0047】

ステップＳ２３０では、トレンチ内にスプリットゲート材料を充填し、スプリットゲートを形成する。

【0048】

本願の１つの実施形態において、図３ａに示すように、多結晶シリコンを堆積した後にエッチングすることによってトレンチの下部に必要な厚さのスプリットゲート１５２を保持することができる。更に、該エッチングにはドライエッチングを用いることができる。

【0049】

ステップＳ２４０では、スプリットゲート上に第一酸化絶縁誘電体を形成する。

【0050】

本願の１つの実施形態において、熱酸化によってスプリットゲート１５２上面に酸化物層を１層形成して第一酸化絶縁誘電体１４２とする。本願の１つの実施形態において、図３ｂに示すように、ステップＳ２４０の前に、先にトレンチ壁酸化絶縁誘電体１３２をウェットエッチングすることによって、スプリットゲート１５２上方のトレンチ側壁上（及びエピタキシャル層１２０表面）のトレンチ壁酸化絶縁誘電体１３２を除去する。図３ｃに示すように、ステップＳ２４０において熱酸化によって形成される第一酸化絶縁誘電体１４２をもトレンチ側壁及びエピタキシャル層１２０表面に形成する。

【0051】

ステップＳ２５０では、第一酸化絶縁誘電体上にシリコン窒化物絶縁誘電体を形成される。

【0052】

本願の１つの実施形態において、堆積プロセスによって第一酸化絶縁誘電体１４２上に窒化シリコン層を形成してシリコン窒化物絶縁誘電体１４４とする。

【0053】

ステップＳ２６０では、トレンチ内のスプリットゲート上方のシリコン窒化物絶縁誘電体が形成されていない位置に第二酸化絶縁誘電体を充填する。

【0054】

本願の１つの実施形態において、図３ｄに示すように、堆積プロセスによってトレンチ内に二酸化シリコン層を充填して第二酸化絶縁誘電体１４６とすることができる。

【0055】

ステップＳ２７０では、第二酸化絶縁誘電体上に制御ゲートを形成する。

【0056】

本願の１つの実施形態において、ステップＳ２７０の前に、図３ｅに示すように、堆積された第二酸化絶縁誘電体１４６を必要な厚さまでウェットエッチングするステップを更に含む。多結晶シリコンをドライエッチングして必要なスプリットゲート１５２の厚さを得ること、及び第二酸化絶縁誘電体１４６をウェットエッチングして必要な第二酸化絶縁誘電体１４６の厚さを得ることによって、スプリットゲート１５２と制御ゲート１５４との間の絶縁構造の厚さを正確に制御することができる。

【0057】

本願の１つの実施形態において、堆積された第二酸化絶縁誘電体１４６をウェットエッチングするステップの後、且つステップＳ２７０の前に、シリコン窒化物絶縁誘電体１４４及び第一酸化絶縁誘電体１４２（スプリットゲート１５２上方のトレンチ側壁上及びエピタキシャル層１２０表面の第一酸化絶縁誘電体１４２）をウェットエッチングするステップを更に含む。具体的には、図３ｆに示すように、シリコン窒化物絶縁誘電体１４４及び第一酸化絶縁誘電体１４２を第二酸化絶縁誘電体１４６と等しい高さまでエッチングすることができる。

【0058】

本願の１つの実施形態において、図３ｇに示すように、シリコン窒化物絶縁誘電体１４４及び第一酸化絶縁誘電体１４２をウェットエッチングするステップの後に、熱酸化によってシリコン窒化物絶縁誘電体１４４上方のトレンチ側壁にゲート酸化物層１３４を形成するステップを更に含む。

【0059】

本願の１つの実施形態において、堆積された第二酸化絶縁誘電体１４６をウェットエッチングするステップの前に、第二酸化絶縁誘電体１４６に研磨を行うステップを更に含む。研磨は化学機械研磨（ＣＭＰ）を用いて、シリコン窒化物絶縁誘電体１４４を研磨停止層とすることができる。研磨によってエピタキシャル層１２０表面の第二酸化絶縁誘電体１４６を除去する（つまり、トレンチよりも上に出た第二酸化絶縁誘電体１４６を除去する）。

【0060】

ステップＳ２７０において制御ゲート１５４を形成する際、先に多結晶シリコンを堆積し、後に多結晶シリコンをエッチングする方法によって形成することができる。

【0061】

本願の１つの実施形態において、ステップＳ２７０の後に、ウェル領域１６１及びソース領域１６２を形成するステップを更に含む。ウェル領域１６１は第二導電型を有し、ソース領域１６２は第一導電型を有する。本願の１つの実施形態において、第一導電型はＮ型であり、第二導電型はＰ型である。他の実施形態において、第一導電型をＰ型にして、第二導電型をＮ型にすることもできる。ウェル領域１６１は制御ゲート１５４の両側に形成され、ソース領域１６２はトレンチの外に形成される。ウェル領域１６１及びソース領域１６２はいずれもイオン注入プロセスによって形成することができる。

【0062】

本願の１つの実施形態において、図３ｈの矢印に示すように、ソース領域１６２の注入は角度をつけた注入であり、すなわち、傾斜注入である。図３ｉを共に参照されたい。ソース領域１６２は第一領域１６２ａ及び第二領域１６２ｂを含み、第一領域１６２ａはウェル領域１６１の表面に形成され、第二領域１６２ｂはトレンチの側壁に近接させて設けられ、且つ、第一領域１６２ａの深さは第二領域１６２ｂの深さよりも小さい。傾斜注入はソース領域１６２と制御ゲート１５４の多結晶シリコンの重複領域を減らし、ゲート・ソース容量を低減させることができる。

【0063】

本願の１つの実施形態において、ウェル領域１６１及びソース領域１６２を形成した後に、制御ゲート１５４上及びエピタキシャル層１２０上に層間誘電体１７０を堆積形成させるステップを更に含む。層間誘電体１７０を堆積した後、コンタクトホール１８０を形成する。具体的には、フォトレジスト及びエッチングによって層間誘電体１７０を下向きに貫通させてソース領域１６２に延伸するコンタクトホール１８０を形成することができ、その後、コンタクトホール１８０内に、例えば、金属又は合金のような導電材料を充填する。本願の１つの実施形態において、コンタクトホール１８０を形成した後、且つ導電材料を充填する前に、ウェル領域１６１内に且つソース領域１６２の底部に第二導電型ドーピング領域１６３を形成するステップを更に含む。具体的には、第二導電型イオンを注入することによって形成することができる。

【0064】

本願の１つの実施形態において、コンタクトホール１８０に導電材料を充填した後に、層間誘電体１７０上にソース電極１６４を形成するステップ、及び基板１１０の背面にドレイン１６８を形成するステップを更に含む。形成された後のデバイス構造は図１を参照することができる。ソース電極１６４はコンタクトホール１８０内の導電材料を介してソース領域１６２及び第二導電型ドーピング領域１６３に電気的に接続される。

【0065】

理解すべき点として、図２のフローチャートの各ステップは矢印の指示に従って順次示されているが、これらのステップは矢印が指示する順序に従って順に実行しなければならないわけではない。本明細書において明確な説明がない限り、これらのステップの実行は順序が厳しく限定されるものではなく、これらのステップは他の順序で実行することができる。また、図２の少なくとも一部のステップは複数のステップ又は複数の段階を含んでいてよく、これらのステップ又は段階は同一時刻において実行を完了させる必要はなく、異なる時刻において実行することができ、これらのステップ又は段階の実行順序も順に行う必要はなく、他のステップ又は他のステップにおけるステップ若しくは段階の少なくとも一部と交代して実行又は交互に実行することができる。

【0066】

以上に述べた実施形態は本発明におけるいくつかの実施形態を表したものにすぎず、具体的且つ詳細に説明したが、発明特許の範囲を限定するものと理解されるべきではない。当業者であれば、本発明の構想を逸脱しない前提において、若干の変形及び改良を行うこともでき、それらはいずれも本発明の保護範囲であることを指摘すべきである。したがって、本発明の特許における保護範囲は記載される請求の範囲によって定義されるべきである。

【図1】

【図2】

【図3a】

【図3b】

【図3c】

【図3d】

【図3e】

【図3f】

【図3g】

【図3h】

【図3i】