特許 7607632 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-19

(45)【発行日】2024-12-27

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241220BHJP

   H01L 25/18 20230101ALI20241220BHJP

   H01L 23/12 20060101ALI20241220BHJP

   H02M 7/48 20070101ALI20241220BHJP

【ＦＩ】

H01L25/04 C

H01L23/12 Z

H02M7/48 Z

【請求項の数】 18

(21)【出願番号】P 2022508340

(86)(22)【出願日】2021-03-15

(86)【国際出願番号】 JP2021010337

(87)【国際公開番号】W WO2021187409

(87)【国際公開日】2021-09-23

【審査請求日】2024-02-16

(31)【優先権主張番号】P 2020048985

(32)【優先日】2020-03-19

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100135389

【弁理士】

【氏名又は名称】臼井 尚

(72)【発明者】

【氏名】大河内 裕太

(72)【発明者】

【氏名】金武 康雄

(72)【発明者】

【氏名】宮▲崎▼ 達也

(72)【発明者】

【氏名】大塚 拓一

【審査官】相澤 祐介

(56)【参考文献】

【文献】国際公開第２０１６／０１７２６０（ＷＯ，Ａ１）

【文献】国際公開第２０１７／１７５６８６（ＷＯ，Ａ１）

【文献】特開平７－４５７８３（ＪＰ，Ａ）

【文献】特表２０１７－５１９３５５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／１２

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

第１方向において反対側を向く第１素子主面および第１素子裏面を有する第１スイッチング素子と、
前記第１方向において反対側を向く第２素子主面および第２素子裏面を有する第２スイッチング素子と、
前記第１方向に直交する第２方向において互いに離隔する第１導電部材および第２導電部材と、
第１接続端子および第２接続端子を有するキャパシタと、
を備えており、
前記第１スイッチング素子と前記第２スイッチング素子とは、直列に接続されてブリッジを構成し、
前記第１接続端子と前記第２接続端子とは、前記ブリッジの両端にそれぞれ電気的に接続され、
前記キャパシタおよび前記第１スイッチング素子は、前記第１導電部材に搭載され、
前記第２スイッチング素子は、前記第２導電部材に搭載されている、半導体装置。

【請求項2】

前記キャパシタは、前記第１方向に離隔するキャパシタ主面およびキャパシタ裏面を有し、
前記第１接続端子は、前記キャパシタ主面の一部に形成された主面電極部を含み、
前記第２接続端子は、前記キャパシタ裏面の一部に形成された裏面電極部を含む、請求項１に記載の半導体装置。

【請求項3】

前記キャパシタは、前記第１方向に直交する直交方向において互いに離隔する第１キャパシタ側面および第２キャパシタ側面をさらに有し、
前記第１キャパシタ側面および前記第２キャパシタ側面はそれぞれ、前記キャパシタ主面および前記キャパシタ裏面に繋がり、
前記第１接続端子は、前記主面電極部に繋がり、かつ、前記第１キャパシタ側面の一部に形成された第１側面電極部をさらに含み、
前記第２接続端子は、前記裏面電極部に繋がり、かつ、前記第２キャパシタ側面の一部に形成された第２側面電極部をさらに含む、請求項２に記載の半導体装置。

【請求項4】

前記直交方向と前記第２方向とは一致する、請求項３に記載の半導体装置。

【請求項5】

前記キャパシタは、前記第１側面電極部と前記第１導電部材とを絶縁させる絶縁膜が形成されている、請求項３または請求項４のいずれかに記載の半導体装置。

【請求項6】

前記第１導電部材は、前記第１方向において前記キャパシタ主面と同じ方向を向く導電部材主面を有し、
前記導電部材主面には、前記第１方向に見て、前記第１側面電極部を包含する開口部が形成されている、請求項３または請求項４のいずれかに記載の半導体装置。

【請求項7】

前記キャパシタは、前記第１方向に積層された、複数の第１導体層、複数の第２導体層および複数の誘電体層を含み、
前記複数の第１導体層は、前記第１側面電極部に繋がり、
前記複数の第２導体層は、前記第２側面電極部に繋がり、
前記複数の誘電体層の各々は、前記複数の第１導体層のうちの１つの第１導電体層と前記複数の第２導体層のうちの１つの第２導電体層との間に挟まれている、請求項３ないし請求項６のいずれか一項に記載の半導体装置。

【請求項8】

前記キャパシタは、前記第１方向に積層された複数の絶縁体層を含み、
前記複数の絶縁体層は、第１の絶縁体層と第２の絶縁体層とを含み、前記第１の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第１導体層に挟まれており、前記第２の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第２導体層に挟まれている、請求項７に記載の半導体装置。

【請求項9】

前記第１スイッチング素子は、前記第１素子主面に形成され、かつ、駆動信号が入力される駆動信号入力電極をさらに含み、
前記キャパシタは、前記キャパシタ主面に形成され、かつ、前記主面電極部から離隔する配線層をさらに含み、
前記配線層には、前記第１スイッチング素子の駆動信号が入力される、請求項３ないし請求項８のいずれか一項に記載の半導体装置。

【請求項10】

前記配線層は、前記キャパシタ主面の上に絶縁部材を介して形成されている、請求項９に記載の半導体装置。

【請求項11】

前記第１スイッチング素子および前記第２スイッチング素子の各スイッチング周波数は、１０ｋＨｚ以上である、請求項１ないし請求項１０のいずれか一項に記載の半導体装置。

【請求項12】

前記キャパシタ、前記第１スイッチング素子および前記第２スイッチング素子を流れる電流の経路におけるインダクタンスは、１０ｎＨ以下である、請求項１ないし請求項１１のいずれか一項に記載の半導体装置。

【請求項13】

前記第１スイッチング素子および前記第２スイッチング素子は、ワイドバンドギャップ半導体材料からなる、請求項１ないし請求項１２のいずれか一項に記載の半導体装置。

【請求項14】

前記ワイドバンドギャップ半導体材料は、ＳｉＣである、請求項１３に記載の半導体装置。

【請求項15】

前記第１スイッチング素子は、前記第１素子主面に形成された第１主面電極および前記第１素子裏面に形成された第１裏面電極を含み、
前記第２スイッチング素子は、前記第２素子主面に形成された第２主面電極および前記第２素子裏面に形成された第２裏面電極を含み、
前記第１裏面電極は、前記第１導電部材に接合されており、
前記第２裏面電極は、前記第２導電部材に接合されており、
前記第２接続端子は、前記第１導電部材に接合されており、
前記第１主面電極と前記第２導電部材とが導通し、
前記第２主面電極と前記第１接続端子とが導通する、請求項１ないし請求項１４のいずれか一項に記載の半導体装置。

【請求項16】

前記第１導電部材を介して前記第１裏面電極に導通する第１入力端子と、
前記第２主面電極および前記第１接続端子に導通する第２入力端子と、
前記第２導電部材を介して前記第２裏面電極に導通する出力端子と、
前記第１主面電極と前記第２導電部材とを導通させる接続部材と、をさらに備える、請求項１５に記載の半導体装置。

【請求項17】

前記第１スイッチング素子および前記第２スイッチング素子を覆う樹脂部材をさらに備えており、
前記第１入力端子、前記第２入力端子および前記出力端子各々の一部は、前記樹脂部材から露出している、請求項１６に記載の半導体装置。

【請求項18】

前記第１導電部材に搭載され、前記第１スイッチング素子に並列に接続された追加の第１スイッチング素子と、
前記第２導電部材に搭載され、前記第２スイッチング素子に並列に接続された追加の第２スイッチング素子と、をさらに備える、請求項１ないし請求項１７のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。たとえば、特許文献１には、直列に接続された２つのスイッチング素子を備える半導体装置が開示されている。このような半導体装置は、たとえば電子機器の回路基板に実装され、電源回路（たとえばＤＣ／ＤＣコンバータやインバータなど）やモータ駆動回路などに用いられる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００９－１５８７８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、電子機器の省エネルギー化・高性能化に伴い、半導体装置は、消費電力の低減やスイッチング動作の応答性の向上が求められている。消費電力の低減やスイッチング動作の応答性の向上を図る上で、インダクタンスを低減させることが有効である。インダクタンスの低減は、スイッチング素子にかかるサージ電圧を低減させることに寄与する。

【0005】

上記事情に鑑み、本開示は、スイッチング素子にかかるサージ電圧の低減を図った半導体装置を提供することを一の課題とする。

【課題を解決するための手段】

【0006】

本開示によって提供される半導体装置は、第１方向において反対側を向く第１素子主面および第１素子裏面を有する第１スイッチング素子と、前記第１方向において反対側を向く第２素子主面および第２素子裏面を有する第２スイッチング素子と、前記第１方向に直交する第２方向において互いに離隔する第１導電部材および第２導電部材と、第１接続端子および第２接続端子を有するキャパシタと、を備えている。前記第１スイッチング素子と前記第２スイッチング素子とは、直列に接続されてブリッジを構成する。前記第１接続端子と前記第２接続端子とは、前記ブリッジの両端にそれぞれ電気的に接続される。前記キャパシタおよび前記第１スイッチング素子は、前記第１導電部材に搭載され、前記第２スイッチング素子は、前記第２導電部材に搭載されている。

【発明の効果】

【0007】

上記構成によれば、スイッチング素子（第１スイッチング素子および第２スイッチング素子）にかかるサージ電圧を低減することができる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態にかかる半導体装置を示す斜視図である。

【図2】図１の半導体装置において、樹脂部材を省略した図である。

【図3】第１実施形態の半導体装置を示す平面図である。

【図4】図３の平面図において、樹脂部材を想像線で示した図である。

【図5】図４の平面図において、２つの入力端子および出力端子を想像線で示した図である。

【図6】図５の一部を拡大した図である。

【図7】第１実施形態の半導体装置を示す正面図である。

【図8】第１実施形態の半導体装置を示す底面図である。

【図9】第１実施形態の半導体装置を示す左側面図である。

【図10】図４のＸ－Ｘ線に沿う断面図である。

【図11】図１０の一部を拡大した断面図である。

【図12】信号基板（キャパシタ内蔵基板）を示した斜視図である。

【図13】信号基板（キャパシタ内蔵基板）を示した平面図である。

【図14】信号基板（キャパシタ内蔵基板）を示した底面図である。

【図15】図１３のＸＶ－ＸＶ線に沿う断面図である。

【図16】信号基板における導体層を示す平面図である。

【図17】信号基板における誘電体層を示す平面図である。

【図18】信号基板における導体層を示す平面図である。

【図19】第２実施形態にかかる半導体装置を示す平面図であって、２つの入力端子、出力端子および樹脂部材を想像線で示した図である。

【図20】第２実施形態の半導体装置を示す断面図である。

【図21】変形例にかかる半導体装置を示す平面図である。

【図22】変形例の半導体装置を示す断面図である。

【図23】変形例の半導体装置を示す断面図である。

【図24】変形例の信号基板（キャパシタ内蔵基板）を示す断面図である。

【図25】変形例の信号基板（キャパシタ内蔵基板）を示す平面図である。

【図26】変形例の導体層を示す平面図である。

【図27】変形例の導体層を示す平面図である。

【図28】変形例の信号基板（キャパシタ内蔵基板）を示す平面図である。

【図29】図２８に示す信号基板における導体層を示す平面図である。

【図30】図２８に示す信号基板における導体層を示す平面図である。

【図31】変形例にかかる信号基板（キャパシタ内蔵基板）を示す断面図である。

【図32】変形例にかかる信号基板（キャパシタ内蔵基板）を示す断面図である。

【発明を実施するための形態】

【0009】

本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素については、同じ符号を付して、重複する説明を省略する。

【0010】

図１～図１４は、第１実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、複数のスイッチング素子１０、支持基板２０、一対の信号基板３０Ａ，３０Ｂ、２つの入力端子４１，４２、出力端子４３、複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂ、複数の接続部材５０および樹脂部材６０を備えている。

【0011】

図１は、半導体装置Ａ１を示す斜視図である。図２は、図１の斜視図において、樹脂部材６０を省略した図である。図３は、半導体装置Ａ１を示す平面図である。図４は、図３の平面図において、樹脂部材６０を想像線（二点鎖線）で示した図である。図５は、図４の平面図において、２つの入力端子４１，４２および出力端子を想像線で示した図である。図６は、図５の一部を拡大した部分拡大図である。図７は、半導体装置Ａ１を示す正面図である。図８は、半導体装置Ａ１を示す底面図である。図９は、半導体装置Ａ１を示す側面（左側面図）である。図１０は、図４のＸ－Ｘ線に沿う断面図である。図１１は、図１０の一部を拡大した要部拡大断面図である。図１１においては、接続部材５０を省略している。図１２は、信号基板３０Ａを示す斜視図である。図１３は、信号基板３０Ａを示す平面図である。図１４は、信号基板３０Ａを示す底面図である。

【0012】

説明の便宜上、互いに直交する３つの方向、すなわち、ｘ方向、ｙ方向、ｚ方向を適宜参照する。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図（図３参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図３参照）における上下方向である。ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。以下の説明において、「平面視」とは、ｚ方向に沿って見たときをいう。ｚ方向が「第１方向」の一例であり、ｘ方向が「第２方向」の一例である。

【0013】

複数のスイッチング素子１０はそれぞれ、たとえばＳｉＣ（炭化ケイ素）を主に含有する半導体材料を用いて構成されている。当該半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などであってもよい。好ましくはワイドバンドギャップ半導体材料が用いられる。各スイッチング素子１０は、たとえばＭＯＳＦＥＴである。各スイッチング素子１０は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタや、ＩＧＢＴのようなバイポーラトランジスタなど、他のトランジスタであってもよい。各スイッチング素子１０は、いずれも同一種の素子であり、たとえばｎチャネル型のＭＯＳＦＥＴである。図示された各スイッチング素子１０は、平面視において矩形状であるが、本開示はこれに限定されない。

【0014】

複数のスイッチング素子１０はそれぞれ、図１１に示すように、素子主面１０１および素子裏面１０２を有する。各スイッチング素子１０において、素子主面１０１と素子裏面１０２とは、ｚ方向において互いに離隔する。素子主面１０１はｚ２方向を向き、素子裏面１０２はｚ１方向を向く。

【0015】

複数のスイッチング素子１０はそれぞれ、第１電極１１、第２電極１２、第３電極１３および絶縁膜１４を有する。第１電極１１および第２電極１２は、図６および図１１に示すように、素子主面１０１に設けられている。第１電極１１は、たとえばソース電極であって、ソース電流が流れる。第２電極１２は、たとえばゲート電極であって、各スイッチング素子１０を駆動させるためのゲート電圧が印加される。平面視において、第１電極１１は、第２電極１２よりも大きい。図６に示す例では、第１電極１１は、１つの領域で構成されているが、複数の領域に分割されていてもよい。第３電極１３は、図１１に示すように、素子裏面１０２に設けられている。第２電極１２は、たとえばドレイン電極であって、ドレイン電流が流れる。図示の例では、第３電極１３は、実質的に素子裏面１０２の全面にわたって形成されている（相対的に小さな面積を有する周辺部を除く、素子裏面１０２の残りの部分に第３電極１３が形成されている）。絶縁膜１４は、図６および図１１に示すように、素子主面１０１に設けられている。絶縁膜１４は、電気絶縁性を有する。絶縁膜１４は、平面視において第１電極１１および第２電極１２を囲んでいる。絶縁膜１４は、素子主面１０１において、第１電極１１と第２電極１２とを絶縁する。絶縁膜１４は、たとえばＳｉＯ₂（二酸化ケイ素）層、ＳｉＮ₄（窒化ケイ素）層、ポリベンゾオキサゾール層が、素子主面１０１からこの順番で積層されたものである。絶縁膜１４の構成は、上記したものに限定されず、たとえば、ポリベンゾオキサゾール層に代えてポリイミド層を用いてもよい。

【0016】

各スイッチング素子１０は、所定の信号に基づきスイッチング動作を行う。具体的には、第２電極１２（ゲート電極）に駆動信号（たとえばゲート電圧）が入力されると、この駆動信号に応じて導通状態と遮断状態とが切り替わる。導通状態では、第３電極１３（ドレイン電極）から第１電極１１（ソース電極）に電流が流れるが、遮断状態では、電流は流れない。駆動信号の周波数（すなわち、各スイッチング素子１０のスイッチング周波数）は、たとえば、１０ｋＨｚ以上である。

【0017】

複数のスイッチング素子１０は、複数のスイッチング素子１０Ａおよび複数のスイッチング素子１０Ｂを含んでいる。図６に示す例では、半導体装置Ａ１は、４つのスイッチング素子１０Ａと４つのスイッチング素子１０Ｂとを備える。スイッチング素子１０Ａ，１０Ｂの数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて変更されうる。半導体装置Ａ１は、たとえばハーフブリッジ型のスイッチング回路である。この場合、半導体装置Ａ１において、複数のスイッチング素子１０Ａは上アーム回路を構成し、複数のスイッチング素子１０Ｂは下アーム回路を構成する。各スイッチング素子１０Ａと各スイッチング素子１０Ｂとは、直列に接続され、ブリッジを構成する。

【0018】

複数のスイッチング素子１０Ａは、図５、図６、図１０および図１１などに示すように、支持基板２０に搭載されている。図５に示す例では、複数のスイッチング素子１０Ａは、たとえばｙ方向に並んでおり、互いに離隔している。各スイッチング素子１０Ａは、図示しない導電性接合材（たとえば焼結銀や焼結銅などの焼結金属、銀や銅などの金属ペースト材、あるいは、はんだ）を介して、支持基板２０（後述の導電性基板２２Ａ）に導通接合されている。各スイッチング素子１０Ａは、導電性基板２２Ａに接合される際、素子裏面１０２が導電性基板２２Ａに対向する。各スイッチング素子１０Ａが「第１スイッチング素子」の一例である。各スイッチング素子１０Ａにおいて、第１電極１１が「第１主面電極」の一例であり、第２電極１２が「駆動信号入力電極」の一例であり、第３電極１３が「第１裏面電極」の一例である。

【0019】

複数のスイッチング素子１０Ｂは、図５、図６、図１０および図１１などに示すように、支持基板２０に搭載されている。図５に示す例では、複数のスイッチング素子１０Ｂは、たとえばｙ方向に並んでおり、互いに離隔している。各スイッチング素子１０Ｂは、図示しない導電性接合材（たとえば焼結銀や焼結銅などの焼結金属、銀や銅などの金属ペースト材、あるいは、はんだ）を介して、支持基板２０（後述の導電性基板２２Ｂ）に導通接合されている。各スイッチング素子１０Ｂは、導電性基板２２Ｂに接合される際、素子裏面１０２が導電性基板２２Ｂに対向する。図５に示す例では、ｘ方向に見て、複数のスイッチング素子１０Ａと複数のスイッチング素子１０Ｂとが重なっているが、本開示がこれに限定されるわけではない。各スイッチング素子１０Ｂが「第２スイッチング素子」の一例である。各スイッチング素子１０Ｂにおいて、第１電極１１が「第２主面電極」の一例であり、第３電極１３が「第２裏面電極」の一例である。

【0020】

支持基板２０は、複数のスイッチング素子１０を支持する。支持基板２０は、一対の絶縁基板２１Ａ，２１Ｂおよび一対の導電性基板２２Ａ，２２Ｂを含んでいる。

【0021】

一対の絶縁基板２１Ａ，２１Ｂは、電気絶縁性を有する。各絶縁基板２１Ａ，２１Ｂの構成材料は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）が挙げられる。各絶縁基板２１Ａ，２１Ｂは、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。各絶縁基板２１Ａ，２１Ｂは、たとえば、平面視において矩形状である。一対の絶縁基板２１Ａ、２１Ｂは、ｘ方向に並んでおり、互いに離隔する。絶縁基板２１Ａは、絶縁基板２１Ｂのｘ１方向側に位置する。

【0022】

各絶縁基板２１Ａ，２１Ｂは、図１０などに示すように、主面２１１および裏面２１２を有する。各絶縁基板２１Ａ，２１Ｂにおいて、主面２１１と裏面２１２とは、ｚ方向に互いに離隔する。主面２１１はｚ２方向を向き、裏面２１２はｚ１方向を向く。主面２１１は、一対の導電性基板２２Ａ，２２Ｂおよび複数のスイッチング素子１０とともに、樹脂部材６０に覆われている。裏面２１２は、図８に示すように樹脂部材６０（後述の樹脂裏面６２）から露出している。裏面２１２には、たとえばヒートシンク（図示略）が接続される。

【0023】

一対の導電性基板２２Ａ，２２Ｂはそれぞれ金属板である。この金属板の構成材料は、たとえばＣｕ（銅）あるいはＣｕ合金である。一対の導電性基板２２Ａ，２２Ｂは、２つの入力端子４１，４２および出力端子４３とともに、複数のスイッチング素子１０との導通経路を構成している。各導電性基板２２Ａ，２２Ｂは、銀めっきで覆われていてもよい。一対の導電性基板２２Ａ，２２Ｂは、ｘ方向に互いに離隔する。図５および図１０などに示す例では、導電性基板２２Ａは、導電性基板２２Ｂよりもｘ１方向に位置する。

【0024】

各導電性基板２２Ａ，２２Ｂは、図１０などに示すように、主面２２１および裏面２２２を有する。各導電性基板２２Ａ，２２Ｂにおいて、主面２２１と裏面２２２とは、ｚ方向に互いに離隔する。主面２２１はｚ２方向を向き、裏面２２２はｚ１方向を向く。

【0025】

導電性基板２２Ａは、図１０などに示すように、図示しない接合材を介して、絶縁基板２１Ａに接合されている。この接合材は、導電性または絶縁性のどちらでもよい。導電性基板２２Ａが絶縁基板２１Ａに接合された状態では、導電性基板２２Ａの裏面２２２は、絶縁基板２１Ａの主面２１１に対向する。導電性基板２２Ａは、主面２２１上に、複数のスイッチング素子１０Ａおよび信号基板３０Ａが搭載されている。本実施形態において、導電性基板２２Ａが「第１導電部材」の一例である。

【0026】

導電性基板２２Ｂは、図１０などに示すように、図示しない接合材を介して、絶縁基板２１Ｂに接合されている。この接合材は、導電性または絶縁性のどちらでもよい。導電性基板２２Ｂが絶縁基板２１Ｂに接合された状態では、導電性基板２２Ｂの裏面２２２は、絶縁基板２１Ｂの主面２１１に対向する。導電性基板２２Ｂは、主面２２１上に、複数のスイッチング素子１０Ｂおよび信号基板３０Ｂが搭載されている。本実施形態において、導電性基板２２Ｂが「第２導電部材」の一例である。

【0027】

支持基板２０の構成は、上記した例示に限定されない。たとえば、２つの導電性基板２２Ａ，２２Ｂを１つの絶縁基板に接合してもよい。また、各絶縁基板２１Ａ，２１Ｂの裏面２２２に金属層が形成されていてもよい。また、複数のスイッチング素子１０の個数および配置などに基づき、一対の絶縁基板２１Ａ，２１Ｂおよび一対の導電性基板２２Ａ，２２Ｂの各々の形状、大きさおよび配置などが適宜変更される。

【0028】

一対の信号基板３０Ａ，３０Ｂはそれぞれ、複数のスイッチング素子１０と複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂとの各種信号を中継する。信号基板３０Ａは、その内部構造において複数の導体層と複数の誘電体層が積層されており、この内部構造によりキャパシタとしての機能を有する。よって、信号基板３０Ａは、キャパシタ内蔵基板である。信号基板３０Ａの内部構造の一例については後述する。一方、信号基板３０Ｂは、キャパシタとしての機能を有さない。信号基板３０Ｂは、たとえば単層のプリント基板である。信号基板３０Ａが「キャパシタ」の一例である。

【0029】

各信号基板３０Ａ，３０Ｂは、図１０および図１１に示すように、基板主面３０１および基板裏面３０２を有する。基板主面３０１と基板裏面３０２とは、ｚ方向に離隔する。基板主面３０１はｚ２方向を向き、基板裏面３０２はｚ１方向を向く。各信号基板３０Ａは、図１１に示すように、一対の基板側面３０３，３０４をさらに有する。信号基板３０Ａにおいて、一対の基板側面３０３，３０４は、基板主面３０１および基板裏面３０２の両方に繋がり、ｚ方向において、基板主面３０１および基板裏面３０２に挟まれている。一対の基板側面３０３，３０４は、ｘ方向に互いに離隔する。基板側面３０３はｘ１方向を向き、基板側面３０４はｘ２方向を向く。基板主面３０１が「キャパシタ主面」の一例であり、基板裏面３０２が「キャパシタ裏面」の一例であり、一対の基板側面３０３，３０４がそれぞれ「第１キャパシタ側面」および「第２キャパシタ側面」の一例である。

【0030】

信号基板３０Ａは、図５および図１０などに示すように、ゲート層３１Ａおよび検出層３２Ａを含み、信号基板３０Ｂは、ゲート層３１Ｂおよび検出層３２Ｂを含む。

【0031】

一対のゲート層３１Ａ，３１Ｂは、導電性を有しており、その構成材料は、たとえばＣｕあるいはＣｕ合金である。一対のゲート層３１Ａ，３１Ｂはそれぞれ、図５などに示すように、ｙ方向に延びる帯状である。ゲート層３１Ａは、図１０などに示すように、信号基板３０Ａの基板主面３０１に形成されている。ゲート層３１Ａは、接続部材５０（後述のゲートワイヤ５１）を介して、各スイッチング素子１０Ａの第２電極１２（ゲート電極）に導通する。ゲート層３１Ａには、各スイッチング素子１０Ａのスイッチング動作を制御する駆動信号が入力される。ゲート層３１Ｂは、図１０などに示すように、信号基板３０Ｂの基板主面３０１に形成されている。ゲート層３１Ｂは、接続部材５０（後述のゲートワイヤ５１）を介して、各スイッチング素子１０Ｂの第２電極１２（ゲート電極）に導通する。ゲート層３１Ｂには、各スイッチング素子１０Ｂのスイッチング動作を制御する駆動信号が入力される。ゲート層３１Ａが「配線層」の一例である。

【0032】

一対の検出層３２Ａ，３２Ｂは、導電性を有しており、その構成材料は、たとえばＣｕあるいはＣｕ合金である。一対の検出層３２Ａ，３２Ｂはそれぞれ、図５などに示すように、ｙ方向に延びる帯状である。検出層３２Ａは、図１０および図１１に示すように、ゲート層３１Ａとともに、信号基板３０Ａの基板主面３０１に形成されている。検出層３２Ａは、平面視において、ゲート層３１Ａの隣に位置し、ゲート層３１Ａから離隔している。図５に示す例では、検出層３２Ａは、ｘ方向において、ゲート層３１Ａよりも複数のスイッチング素子１０Ａの近くに配置されている。検出層３２Ａは、ゲート層３１Ａよりも、ｘ２方向側に位置する。ｘ方向における、ゲート層３１Ａと検出層３２Ａとの配置は、反対であってもよい。検出層３２Ａは、接続部材５０（後述の検出ワイヤ５２）を介して、各スイッチング素子１０Ａの第１電極１１（ソース電極）に導通する。検出層３２Ｂは、図１０に示すように、ゲート層３１Ｂとともに、信号基板３０Ｂの基板主面３０１に形成されている。検出層３２Ｂは、平面視において、ゲート層３１Ｂの隣に位置し、ゲート層３１Ｂから離隔している。図５に示す例では、検出層３２Ｂは、ｘ方向において、ゲート層３１Ｂよりも複数のスイッチング素子１０Ｂの近くに配置されている。検出層３２Ｂは、ゲート層３１Ａよりもｘ１方向側に位置する。ｘ方向における、ゲート層３１Ｂと検出層３２Ｂとの配置は、反対であってもよい。検出層３２Ｂは、接続部材５０（後述の検出ワイヤ５２）を介して、各スイッチング素子１０Ｂの第１電極１１（ソース電極）に導通する。

【0033】

信号基板３０Ａは、図１０および図１１などに示すように、一対の接続端子３３，３４および絶縁膜３９をさらに含む。信号基板３０Ａは、一対の接続端子３３，３４間に直流電圧を印加することで電荷を蓄積する。信号基板３０Ａは、一対の接続端子３３，３４を外部端子とするキャパシタとして機能する。好ましくは、信号基板３０Ａは、その静電容量が、各スイッチング素子１０Ａあるいはスイッチング素子１０Ｂに前記直流電圧が印加された時の出力容量の２倍よりも大きくなるように設計される。信号基板３０Ａは、たとえばｘ方向の寸法が８ｍｍ、ｙ方向の寸法が２７ｍｍ、ｚ方向の寸法が２．２５ｍｍである。信号基板３０Ａのｚ方向の寸法は、好ましくは５ｍｍ以下である。信号基板３０Ａの寸法は、上記した例に限定されない。好ましくは、信号基板３０Ａの寄生抵抗は、１Ω以下である。

【0034】

接続端子３３は、図１０～図１２に示すように、信号基板３０Ａの基板主面３０１から基板側面３０３に跨って形成されている。接続端子３３は、たとえばＣｕからなるが、これに限定されない。接続端子３３は、図１０～図１２などに示すように、主面電極部３３１および側面電極部３３２を含む。主面電極部３３１は、基板主面３０１に形成されている。側面電極部３３２は、基板側面３０３に形成されている。側面電極部３３２は、基板側面３０３の全てを覆っておらず、基板側面３０３のｚ１方向側の端縁付近は、側面電極部３３２から露出している。側面電極部３３２が「第１側面電極部」の一例である。図１３に示すように、信号基板３０Ａは、ｙ方向において互いに離間した２つの端縁（ｙ１方向側端縁およびｙ２方向側端縁）を有している。信号基板３０Ａの第１方向側端縁に対し、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａは、それぞれ所定距離だけ離間して配置されている。（より正確には、たとえば、主面電極部３３１は、平面視において信号基板３０Ａの第１方向側端縁に対向する端縁を有しており、当該端縁は、信号基板３０Ａの第１方向側端縁から所定距離だけ離間して配置されている。これは、ゲート層３１Ａおよび検出層３２Ａについても同様である。）図示の例では、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａそれぞれの第１方向側端縁からの離隔距離ｄｙ１は、実質的に同じであるが、本開示がこれに限定されるわけではない。同様に、信号基板３０Ａの第２方向側端縁に対し、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａは、それぞれ所定距離だけ離間して配置されている。図示の例では、主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａそれぞれの第２方向側端縁からの離隔距離ｄｙ２は、実質的に同じであるが、本開示がこれに限定されるわけではない。また、図示の例では、離隔距離ｄｙ１および離隔距離ｄｙ２は、実質的に等しいが、本開示はこれに限定されず、離隔距離ｄｙ１および離隔距離ｄｙ２が互いに異なっていてもよい。

【0035】

接続端子３４は、図１０および図１１などに示すように、信号基板３０Ａの基板裏面３０２から基板側面３０４に跨って形成されている。接続端子３４は、たとえばＣｕからなるが、これに限定されない。接続端子３４は、図１０および図１１に示すように、裏面電極部３４１および側面電極部３４２を含む。裏面電極部３４１は、基板裏面３０２に形成されている。側面電極部３４２は、基板側面３０４に形成されている。側面電極部３４２は、基板側面３０４の全ては覆っておらず、基板側面３０４のｚ２方向側の端縁付近は、側面電極部３４２から露出している。側面電極部３４２は、図１０および図１１に示すように、図示しない導電性接合材（たとえば、焼結金属、金属ペーストあるいははんだなど）を介して、導電性基板２２Ａに接合されている。側面電極部３４２が「第２側面電極部」の一例である。

【0036】

絶縁膜３９は、図１０～図１２などに示すように、基板裏面３０２と基板側面３０３とが繋がる角部付近を覆っている。たとえば、絶縁膜３９は、接続端子３３から露出する基板側面３０３および接続端子３４から露出する基板裏面３０２を覆っている。絶縁膜３９は、接続端子３３と導電性基板２２Ａとの絶縁を確保するために設けられている。絶縁膜３９の形成領域は、接続端子３３と導電性基板２２Ａとを絶縁していればよく、図示された例に限定されない。

【0037】

２つの入力端子４１，４２はそれぞれ金属板である。当該金属板の構成材料は、ＣｕまたはＣｕ合金である。２つの入力端子４１，４２はそれぞれ、図１～図５に示すように、半導体装置Ａ１において、ｘ１方向寄りに位置する。２つの入力端子４１，４２の間には、たとえば電源電圧が印加される。入力端子４１は、正極（Ｐ端子）であり、入力端子４２は、負極（Ｎ端子）である。入力端子４１と入力端子４２とは、互いに離隔する。入力端子４１が「第１入力端子」の一例であり、入力端子４２が「第２入力端子」の一例である。

【0038】

入力端子４１は、図４および図５などに示すように、パッド部４１１および端子部４１２を含む。

【0039】

パッド部４１１は、入力端子４１のうち、樹脂部材６０に覆われた部分である。パッド部４１１は、図５および図１０に示すように、導電性のブロック材４１９を介して、導電性基板２２Ａに導通接合されている。パッド部４１１は、図示しない導電性接合材を介して、ブロック材４１９に接合され、ブロック材４１９は、図示しない導電性接合材を介して、導電性基板２２Ａに接合されている。これにより、入力端子４１と導電性基板２２Ａとが導通している。ブロック材４１９の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏ（銅モリブデン）の複合材、ＣＩＣ（Copper-Inver-Copper）の複合材などが用いられる。パッド部４１１とブロック材４１９との接合、および、ブロック材４１９と導電性基板２２Ａとの接合は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。パッド部４１１と導電性基板２２Ａとの接合は、ブロック材４１９を介した構成に限定されず、パッド部４１１が部分的に屈曲することで、パッド部４１１が導電性基板２２Ａに直接接合されてもよい。

【0040】

端子部４１２は、入力端子４１のうち、樹脂部材６０から露出した部分である。端子部４１２は、図４に示すように、平面視において、樹脂部材６０からｘ１方向に延びている。端子部４１２は、たとえば、平面視矩形状である。

【0041】

入力端子４２は、図４および図５に示すように、パッド部４２１および端子部４２２を含む。

【0042】

パッド部４２１は、入力端子４２のうち、樹脂部材６０に覆われた部分である。パッド部４２１は、図４に示すように、連結部４２１ａ、複数の延出部４２１ｂおよび接続部４２１ｃを含んでいる。

【0043】

連結部４２１ａは、図４に示すように、たとえばｙ方向に延びる帯状である。連結部４２１ａは、図５および図１０に示すように、導電性のブロック材４２８を介して、信号基板３０Ａの接続端子３３に接合されている。連結部４２１ａは、図示しない導電性接合材を介して、ブロック材４２８に接合され、ブロック材４２８は、図示しない導電性接合材を介して、信号基板３０Ａの接続端子３３に接合されている。これにより、入力端子４２と接続端子３３とが導通する。ブロック材４２８の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。連結部４２１ａとブロック材４２８との接合、および、ブロック材４２８と接続端子３３との接合は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。

【0044】

複数の延出部４２１ｂはそれぞれ、図４に示すように、たとえば連結部４２１ａからｘ２方向に向けて延びる帯状である。各延出部４２１ｂは、連結部４２１ａから、平面視において各スイッチング素子１０Ｂに重なるまでｘ方向に延びている。複数の延出部４２１ｂは、平面視において、ｙ方向に並んでおり、かつ、互いに離隔する。各延出部４２１ｂは、図５および図１０に示すように、その先端部分が、導電性のブロック材４２９を介して、各スイッチング素子１０Ｂに接合されている。図１０および図１１に示すように、各延出部４２１ｂの先端部分は、図示しない導電性接合材を介して、ブロック材４２９に接合され、ブロック材４２９は、図示しない導電性接合材を介して、各スイッチング素子１０Ｂの第１電極１１に接合されている。これにより、入力端子４２と各スイッチング素子１０Ｂの第１電極１１とが導通する。ブロック材４２９の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。各延出部４２１ｂと各ブロック材４２９との接合、および、ブロック材４２９と第１電極１１との接合尾は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。各延出部４２１ｂと各スイッチング素子１０Ｂの第１電極１１との接合は、各ブロック材４２９を介した構成に限定されず、各延出部４２１ｂが部分的に屈曲することで、各延出部４２１ｂが各スイッチング素子１０Ｂの第１電極１１に直接接合されていてもよい。

【0045】

接続部４２１ｃは、図４に示すように、連結部４２１ａと端子部４２２とを接続する部分である。

【0046】

端子部４２２は、入力端子４２のうち、樹脂部材６０から露出した部分である。端子部４２２は、図４に示すように、平面視において、樹脂部材６０からｘ１方向に延びている。端子部４２２は、図４に示すように、平面視において、入力端子４１の端子部４１２の、ｙ２方向側に位置する。端子部４２２の平面視形状は、たとえば、端子部４１２の平面視形状と同じである。

【0047】

出力端子４３は、金属板である。当該金属板の構成材料は、たとえばＣｕまたはＣｕ合金である。出力端子４３は、図１～図５に示すように、半導体装置Ａ１においてｘ２方向寄りに位置する。複数のスイッチング素子１０により電力変換された交流電力（電圧）は、この出力端子４３から出力される。

【0048】

出力端子４３は、図４に示すように、パッド部４３１および端子部４３２を含む。

【0049】

パッド部４３１は、出力端子４３のうち、樹脂部材６０に覆われた部分である。パッド部４３１は、図５および図１０に示すように、導電性のブロック材４３９を介して、導電性基板２２Ｂに導通接合されている。図１０に示すように、パッド部４３１は、図示しない導電性接合材を介して、ブロック材４３９に接合され、ブロック材４３９は、図示しない導電性接合材を介して、導電性基板２２Ｂに接合されている。これにより、出力端子４３と導電性基板２２Ｂとが導通している。ブロック材４３９の構成材料は、特に限定されないが、たとえばＣｕ、Ｃｕ合金、ＣｕＭｏの複合材、ＣＩＣの複合材などが用いられる。パッド部４３１とブロック材４３９との接合、および、ブロック材４３９と導電性基板２２Ｂとの接合は、それぞれ導電性接合材を用いた接合に限定されず、レーザ溶接あるいは超音波接合などによってもよい。パッド部４３１と導電性基板２２Ｂとの接合は、ブロック材４３９を介した構成に限定されず、パッド部４３１が部分的に屈曲することで、パッド部４３１が導電性基板２２Ｂに直接接合されていてもよい。

【0050】

端子部４３２は、出力端子４３のうち、樹脂部材６０から露出した部分である。端子部４３２は、図４に示すように、樹脂部材６０からｘ２方向に延び出ている。端子部４３２は、たとえば平面視矩形状である。

【0051】

複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、半導体装置Ａ１における制御信号を入力あるいは出力するための端子である。制御信号としては、たとえば、複数のスイッチング素子１０のスイッチング動作を制御するための信号がある。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、互いに略同じ形状である。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂはそれぞれ、ｘ方向に見て、Ｌ字状をなす。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、図１～図８に示すように、ｘ方向に沿って配列されている。各信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、図９に示すように、ｘ方向に見て、互いに重なる。複数の信号端子４４Ａ～４７Ａは、図５に示すように、平面視において、導電性基板２２Ａのｙ方向隣に位置し、複数の信号端子４４Ｂ～４７Ｂは、図５に示すように、平面視において、導電性基板２２Ｂのｙ方向隣に位置する。各信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、たとえば樹脂部材６０のｙ１方向を向く面（後述の樹脂側面６３３）から突き出ている。複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂは、いずれも同一のリードフレームから形成される。

【0052】

一対の信号端子４４Ａ，４４Ｂは、図５および図６に示すように、接続部材５０（後述の第２接続ワイヤ５４）を介して、一対の検出層３２Ａ，３２Ｂにそれぞれ導通する。信号端子４４Ａから、複数のスイッチング素子１０Ａの各第１電極１１に印加される電圧（ソース電流に対応した電圧）が検出される。信号端子４４Ａは、複数のスイッチング素子１０Ａのソース信号検出端子である。信号端子４４Ｂから、複数のスイッチング素子１０Ｂの各第１電極１１に印加される電圧（ソース電流に対応した電圧）が検出される。信号端子４４Ｂは、複数のスイッチング素子１０Ｂのソース信号検出端子である。

【0053】

一対の信号端子４４Ａ，４４Ｂはそれぞれ、図６に示すように、パッド部４４１および端子部４４２を含む。各信号端子４４Ａ，４４Ｂにおいて、パッド部４４１は、樹脂部材６０に覆われている。この構成により、各信号端子４４Ａ，４４Ｂは、樹脂部材６０に支持されている。端子部４４２は、パッド部４４１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４４Ａ，４４Ｂは、端子部４４２において屈曲する。

【0054】

一対の信号端子４５Ａ，４５Ｂは、図５および図６に示すように、接続部材５０（後述の第１接続ワイヤ５３）を介して、一対のゲート層３１Ａ，３１Ｂにそれぞれ導通する。信号端子４５Ａには、複数のスイッチング素子１０Ａを駆動させるための駆動信号（ゲート電圧）が印加される。信号端子４５Ａは、複数のスイッチング素子１０Ａの駆動信号入力用の端子（ゲート信号入力端子）である。信号端子４５Ｂには、複数のスイッチング素子１０Ｂを駆動させるための駆動信号（ゲート電圧）が印加される。信号端子４５Ｂは、複数のスイッチング素子１０Ｂの駆動信号入力用の端子（ゲート信号入力端子）である。

【0055】

一対の信号端子４５Ａ，４５Ｂはそれぞれ、図６に示すように、パッド部４５１および端子部４５２を含む。各信号端子４５Ａ，４５Ｂにおいて、パッド部４５１は、樹脂部材６０に覆われている。この構成により、各信号端子４５Ａ，４５Ｂは、樹脂部材６０に支持されている。端子部４５２は、パッド部４５１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４５Ａ，４５Ｂは、端子部４５２において屈曲する。

【0056】

複数の信号端子４６Ａ，４６Ｂ，４７Ａ，４７Ｂはそれぞれ、図５および図６に示すように、他の構成要素と導通しない。半導体装置Ａ１は、これらの信号端子４６Ａ，４６Ｂ，４７Ａ，４７Ｂを備えない構成としてもよい。

【0057】

一対の信号端子４６Ａ，４６Ｂはそれぞれ、図６に示すように、パッド部４６１および端子部４６２を含む。各信号端子４６Ａ，４６Ｂにおいて、パッド部４６１は、樹脂部材６０に覆われている。この構成により、各信号端子４６Ａ，４６Ｂは、樹脂部材６０に支持されている。端子部４６２は、パッド部４６１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４６Ａ，４６Ｂは、端子部４６２において屈曲する。一対の信号端子４７Ａ，４７Ｂはそれぞれ、パッド部４７１および端子部４７２を含む。各信号端子４７Ａ，４７Ｂにおいて、パッド部４７１は、樹脂部材６０に覆われている。この構成により、各信号端子４７Ａ，４７Ｂは、樹脂部材６０に支持されている。端子部４７２は、パッド部４７１に繋がり、かつ、樹脂部材６０から露出している。各信号端子４７Ａ，４７Ｂは、端子部４７２において屈曲する。

【0058】

複数の接続部材５０はそれぞれ、互いに離隔した２つの部材間を導通させる。複数の接続部材５０は、図５に示すように、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１接続ワイヤ５３、一対の第２接続ワイヤ５４および、複数のリード部材５５を含む。

【0059】

複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１接続ワイヤ５３および一対の第２接続ワイヤ５４は、それぞれ「ボンディングワイヤ」と称されるものであり、その構成材料 は、たとえば、Ａｌ（アルミニウム）、Ａｕ（金）、Ｃｕのいずれかである。

【0060】

複数のゲートワイヤ５１はそれぞれ、図５および図６に示すように、一端（第１端）が各スイッチング素子１０の第２電極１２（ゲート電極）に接合され、他端（第２端）が一対のゲート層３１Ａ，３１Ｂのいずれかに接合されている。複数のゲートワイヤ５１には、各スイッチング素子１０Ａの第２電極１２とゲート層３１Ａとを導通させるものと、各スイッチング素子１０Ｂの第２電極１２とゲート層３１Ｂとを導通させるものとが含まれる。

【0061】

複数の検出ワイヤ５２はそれぞれ、図５および図６に示すように、一端が各スイッチング素子１０の第１電極１１（ソース電極）に接合され、他端が一対の検出層３２Ａ、３２Ｂのいずれかに接合されている。複数の検出ワイヤ５２には、各スイッチング素子１０Ａの第１電極１１と検出層３２Ａとを導通させるものと、各スイッチング素子１０Ｂの第１電極１１と検出層３２Ｂとを導通させるものとが含まれる。

【0062】

一対の第１接続ワイヤ５３は、図５および図６に示すように、その一方がゲート層３１Ａと信号端子４５Ａ（ゲート信号入力端子）とを接続し、その他方がゲート層３１Ｂと信号端子４５Ｂ（ゲート信号入力端子）とを接続する。一方の第１接続ワイヤ５３は、一端がゲート層３１Ａに接合され、他端が信号端子４５Ａのパッド部４５１に接合されている。他方の第１接続ワイヤ５３は、一端がゲート層３１Ｂに接合され、他端が信号端子４５Ｂのパッド部４５１に接合されている。

【0063】

一対の第２接続ワイヤ５４は、図５および図６に示すように、その一方が検出層３２Ａと信号端子４４Ａ（ソース信号検出端子）とを接続し、その他方が検出層３２Ｂと信号端子４４Ｂ（ソース信号検出端子）とを接続する。一方の第２接続ワイヤ５４は、一端が検出層３２Ａに接合され、他端が信号端子４４Ａのパッド部４４１に接合されている。他方の第２接続ワイヤ５４は、一端が検出層３２Ｂに接合され、他端が信号端子４４Ｂのパッド部４４１に接合されている。

【0064】

複数のリード部材５５はそれぞれ、導電性材料からなり、その構成材料は、たとえばＡｌ、Ａｕ、Ｃｕのいずれかである。半導体装置Ａ１において、各リード部材５５の代わりに、ボンディングワイヤを用いてもよい。各リード部材５５は、図５、図６および図１１に示すように、各スイッチング素子１０Ａの第１電極１１と導電性基板２２Ｂとを導通させる。各リード部材５５は、図５および図６に示すように、平面視において、ｘ方向に延びる帯状である。各リード部材５５が「接続部材」の一例である。

【0065】

各リード部材５５は、図６、図１０および図１１に示すように、第１接合部５５１、第２接合部５５２、および、連絡部５５３を含む。第１接合部５５１は、各リード部材５５のうち、各スイッチング素子１０Ａに接合される部位である。第１接合部５５１は、図示しない導電性接合材を介して、各スイッチング素子１０の第１電極１１の第１電極１１に接合される。第１接合部５５１は、平面視において、各スイッチング素子１０Ａの第１電極１１に重なる。第２接合部５５２は、各リード部材５５のうち、導電性基板２２Ｂに接合される部位である。第２接合部５５２は、図示しない導電性接合材を介して、導電性基板２２Ｂの主面２２１に接合される。第２接合部５５２と導電性基板２２Ｂとの接合は、レーザ溶接あるいは、超音波溶接によって直接接合されていてもよい。第２接合部５５２は、平面視において、導電性基板２２Ｂに重なる。第２接合部５５２の厚さ（ｚ方向寸法）は、第１接合部５５１の厚さ（ｚ方向寸法）よりも大きい。連絡部５５３は、各リード部材５５のうち、第１接合部５５１と第２接合部５５２とに繋がる部位である。連絡部５５３の厚さ（ｚ方向寸法）は、第１接合部５５１の厚さ（ｚ方向寸法）と実質的に同じである。連絡部５５３は、平面視において、導電性基板２２Ａと導電性基板２２Ｂとに跨っている。

【0066】

樹脂部材６０は、図４、図５および図１０に示すように、複数のスイッチング素子１０、支持基板２０（ただし、一対の絶縁基板２１Ａ，２１Ｂの各裏面２１２を除く）、一対の信号基板３０Ａ，３０Ｂ、端子４１～４３，４４Ａ～４７Ａ，４４Ｂ～４７Ｂの各々の一部、および、複数の接続部材５０を覆っている。樹脂部材６０の構成材料は、たとえばエポキシ樹脂である。樹脂部材６０は、図４、図５および図１０に示すように、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３１～６３４を有する。

【0067】

樹脂主面６１と樹脂裏面６２とは、図１０に示すように、ｚ方向に互いに離隔する。樹脂主面６１はｚ２方向を向き、樹脂裏面６２はｚ１方向を向く。樹脂裏面６２は、図８に示すように、平面視において、一対の絶縁基板２１Ａ，２１Ｂの各裏面２１２を囲む枠状である。一対の絶縁基板２１Ａ，２１Ｂの各裏面２１２は、樹脂裏面６２から露出する。複数の樹脂側面６３１～６３４はそれぞれ、樹脂主面６１および樹脂裏面６２の双方に繋がり、かつ、ｚ方向においてこれらに挟まれている。樹脂側面６３１と樹脂側面６３２とは、ｘ方向に互いに離隔する。樹脂側面６３１は、ｘ１方向を向き、樹脂側面６３２は、ｘ２方向を向く。樹脂側面６３１から、２つの入力端子４１，４２が突き出ており、樹脂側面６３２から、出力端子４３が突き出ている。樹脂側面６３３と樹脂側面６３４とは、ｙ方向に互いに離隔する。樹脂側面６３３はｙ１方向を向き、樹脂側面６３４はｙ２方向を向く。樹脂側面６３３から、複数の信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂが突き出ている。

【0068】

樹脂部材６０は、図８および図１０に示すように、樹脂裏面６２からｚ方向に窪んだ凹部６５を含んでいる。凹部６５は、平面視において、図８に示すように、支持基板２０を囲む環状に形成されている。これに代えて、樹脂部材６０に凹部６５が形成されていない構成であってもよい。

【0069】

信号基板３０Ａの内部構造の一例について、図１５～図１８を参照して説明する。信号基板３０Ａは、その内部構造において、複数の第１導体層３６１、複数の第２導体層３６２、複数の誘電体層３７、および、複数の絶縁体層３８が、所定の順序でｚ方向に積層されている。

【0070】

図１５は、図１３のＸＶ－ＸＶ線に沿う断面図である。図１６は、各第１導体層３６１の一例を示す平面図である。図１７は、各誘電体層３７の一例を示す平面図である。図１８は、各第２導体層３６２の一例を示す平面図である。

【0071】

複数の第１導体層３６１および複数の第２導体層３６２はそれぞれ、たとえばＣｕで構成される。複数の誘電体層３７はそれぞれ、たとえば樹脂材料から構成される。各誘電体層３７の構成材料は、樹脂材料に限定されず、セラミックなど比誘電率が１より大きい絶縁体であってもよい。各絶縁体層３８は、たとえばプリプレグからなり、各誘電体層３７よりも絶縁耐力が低い。

【0072】

複数の第１導体層３６１はそれぞれ、図１５および図１６に示すように、基板側面３０３に形成された接続端子３３（側面電極部３３２）に接している。複数の第１導体層３６１は、平面視において互いに重なる。複数の第１導体層３６１は、側面電極部３３２を介して、互いに電気的に繋がっている。各第１導体層３６１は、接続端子３４から離隔している。図１６に示すように、各第１導体層３６１の周囲（接続端子３３に繋がる側を除く）には、絶縁体３６９が形成されている。絶縁体３６９は、絶縁体層３８と同様に、たとえばプリプレグからなる。

【0073】

複数の第２導体層３６２はそれぞれ、図１５および図１８に示すように、基板側面３０４に形成された接続端子３４（側面電極部３４２）に接している。複数の第２導体層３６２は、平面視において互いに重なる。複数の第２導体層３６２は、側面電極部３４２を介して、互いに電気的に繋がっている。各第２導体層３６２は、接続端子３３から離隔している。図１８に示すように、平面視において、各第２導体層３６２の周囲（接続端子３４に繋がる側を除く）には、絶縁体３６９が形成されている。

【0074】

複数の第１導体層３６１のうち、最もｚ２方向側に位置する第１導体層３６１は、信号基板３０Ａのｚ２方向側の表層であり、この第１導体層３６１の表面に主面電極部３３１が形成されている。たとえば、この第１導体層３６１と主面電極部３３１とは、平面視において実質的に同じ形状である。また、複数の第２導体層３６２のうち、最もｚ１方向側に位置する第２導体層３６２は、信号基板３０Ａのｚ１方向側の表層であり、この第２導体層３６２の表面に裏面電極部３４１が形成されている。たとえば、この第２導体層３６２と裏面電極部３４１とは、平面視において実質的に同じ形状である。

【0075】

図１５に示す例では、複数の誘電体層３７（最下位の誘電体層３７を除く）は、それぞれ、ｚ方向において、対応する一の第１導体層３６１と対応する一の第２導体層３６２とに挟まれており、かつ、側面電極部３３２および側面電極部３４２の両方に接している（図１７も参照）。最下位の誘電体層３７は、ｚ方向において、対応する一の第１導体層３６１（最下位の第１導体層３６１）と裏面電極部３４１とに挟まれており、少なくとも側面電極部３４２に接している。図１７に示すように、（最下位の第１導体層３６１を含め）各誘電体層３７は、信号基板３０Ａのｙ１方向側の端縁からｙ２方向側の端縁まで繋がっている。各誘電体層３７のｚ方向の寸法は、たとえば８μｍ～２０μｍ程度であるが、本開示はこれに限定されない。

【0076】

複数の絶縁体層３８は、ｚ方向に隣接する２つの誘電体層３７の間において、２つの第１導体層３６１に挟まれたもの（図１５の例では、基板主面３０１側から３つ目の絶縁体層３８）と、ｚ方向に隣接する２つの誘電体層３７の間において、２つの第２導体層３６２に挟まれたもの（図１５の例では、基板主面３０１側から２つ目の絶縁体層３８）とを含む。各絶縁体層３８は、ｚ方向の両面のそれぞれに接する２つの第１導体層３６１や２つの第２導体層３６２の接着層としても機能する。各絶縁体層３８は、平面視において、複数の第１導体層３６１、複数の第２導体層３６２および複数の誘電体層３７に重なる。図示された信号基板３０Ａと異なる構成において、複数の絶縁体層３８と絶縁膜３９とが一体的に形成されていてもよい。

【0077】

図１５に示すように、複数の絶縁体層３８のうち最もｚ２方向側に位置する絶縁体層３８は、信号基板３０Ａのｚ２方向側の表層であり、この絶縁体層３８の表面に主面電極部３３１が形成されている。信号基板３０Ａにおいては、基板主面３０１にゲート層３１Ａおよび検出層３２Ａが形成されているため、ｚ２方向側の表層を絶縁体層３８としている。また、複数の誘電体層３７のうち最もｚ１方向側に位置する誘電体層３７は、信号基板３０Ａのｚ１方向側の表層であり、この誘電体層３７の表面に裏面電極部３４１が形成されている。

【0078】

信号基板３０Ａは、一対の接続端子３３，３４間に電圧が印加され、各第１導体層３６１と各第２導体層３６２とで電位差が生じると、各誘電体層３７に電圧がかかり、各第１導体層３６１および各第２導体層３６２に電荷が蓄積される。よって、信号基板３０Ａは、各誘電体層３７を挟んで配置された第１導体層３６１と第２導体層３６２とが極板となり、キャパシタとして機能している。本実施形態においては、図１５に示すように、複数の第１導体層３６１のうち最もｚ１方向に位置する第１導体層３６１と、裏面電極部３４１との間に誘電体層３７が配置されていることから、裏面電極部３４１は第２導体層３６２と同様にキャパシタの極板として機能している。このように、裏面電極部３４１は、信号基板３０Ａにおいて、外部端子として機能するとともに、キャパシタの極板として機能する。

【0079】

信号基板３０Ａの内部構造は、上記した例に限定されず、周知の積層型キャパシタ（たとえば積層セラミックキャパシタなど）の構造を採用してもよい。また、信号基板３０Ａにおいて、各層（各第１導体層３６１、各第２導体層３６２、各誘電体層３７、各絶縁体層３８）の積層数は、図１５に示す例に限定されず、信号基板３０Ａのキャパシタとしての性能（静電容量など）に基づいて、適宜変更されうる。各層の大きさ、各層の構成材料なども、上記した例に限定されない。

【0080】

以上のように構成された半導体装置Ａ１の作用および効果は、次の通りである。

【0081】

半導体装置Ａ１は、信号基板３０Ａを備えている。信号基板３０Ａは、一対の接続端子３３，３４を含んでおり、一対の接続端子３３，３４を電極とするキャパシタとして機能する。スイッチング素子１０Ａとスイッチング素子１０Ｂとは、直列に接続され、ブリッジを構成する。一対の接続端子３３，３４は、当該ブリッジの両端にそれぞれ電気的に接続されている。この構成によると、半導体装置Ａ１は、キャパシタとして機能する信号基板３０Ａを備えており、当該キャパシタ（信号基板３０Ａ）および各スイッチング素子１０Ａ，１０Ｂを流れる電流経路が形成される。したがって、半導体装置Ａ１は、この信号基板３０Ａを備えない場合と比べて、内部インダクタンスを低減させることができるので、各スイッチング素子１０Ａ，１０Ｂに印加されるサージ電圧を抑制できる。

【0082】

半導体装置Ａ１では、複数のスイッチング素子１０Ａ，１０Ｂはそれぞれ、第１電極１１および第３電極１３を備えている。各スイッチング素子１０Ａ，１０ＢがたとえばＭＯＳＦＥＴである場合、第１電極１１はソース電極であり、第３電極１３はドレイン電極である。信号基板３０Ａ（キャパシタ）の接続端子３４は、導電性基板２２Ａを介して、各スイッチング素子１０Ａの第３電極１３に導通する。各スイッチング素子１０Ａの第１電極１１は、各リード部材５５および導電性基板２２Ｂを介して、各スイッチング素子１０Ｂの第３電極１３に導通する。各スイッチング素子１０Ｂの第３電極１３は、ブロック材４２９、入力端子４２（パッド部４２１）およびブロック材４２８を介して、信号基板３０Ａ（キャパシタ）の接続端子３３に導通する。この構成によると、信号基板３０Ａ（接続端子３４）から、導電性基板２２Ａ、各スイッチング素子１０Ａ（第３電極１３から第１電極１１）、各リード部材５５、導電性基板２２Ｂ、各スイッチング素子１０Ｂ（第３電極１３から第１電極１１）、入力端子４２（延出部４２１ｂ）の順に通って、信号基板３０Ａ（接続端子３３）に流れる電流経路（図１１の太線矢印参照）が形成される。つまり、半導体装置Ａ１は、当該電流経路を形成することで、内部インダクタンスの低減を図っている。好ましくは、半導体装置Ａ１は、この電流経路により、１０ｎＨ以下の内部インダクタンス値を有する。

【0083】

半導体装置Ａ１では、信号基板３０Ａ（キャパシタ）が各スイッチング素子１０Ａとともに導電性基板２２Ａに接合されている。この構成によると、半導体装置Ａ１の通電時に、信号基板３０Ａが発する熱は、導電性基板２２Ａによって拡散されるとともに、導電性基板２２Ａおよび絶縁基板２１Ａを介して、外部に放出される。上記の通り、各スイッチング素子１０Ａも導電性基板２２Ａに接合されているため、各スイッチング素子１０Ａから発する熱も、導電性基板２２Ａによって拡散されるとともに、導電性基板２２Ａおよび絶縁基板２１Ａを介して外部に放出される。つまり、信号基板３０Ａの放熱経路は、各スイッチング素子１０Ａの放熱経路と同じである。よって、半導体装置Ａ１は、信号基板３０Ａの放熱性を向上できる。

【0084】

半導体装置Ａ１では、信号基板３０Ａは、基板主面３０１に接続端子３３およびゲート層３１Ａが形成されている。また、信号基板３０Ａは、基板裏面３０２に接続端子３４が形成されている。この構成によると、駆動信号などを中継する信号基板３０Ａがキャパシタとして機能する。半導体装置Ａ１と異なる半導体装置において、たとえば２つの入力端子４１，４２の上に、これらに跨るように、キャパシタ部品を接続する場合が考えられる。しかしながら、この場合、２つの入力端子４１，４２上にキャパシタ部品が搭載されるため、樹脂部材６０の厚みが大きくなる。半導体装置Ａ１によれば、樹脂部材６０の厚みを抑制し、半導体装置Ａ１の大型化を抑制できる。

【0085】

半導体装置Ａ１では、信号基板３０Ａの誘電体層３７は、たとえば樹脂材料で構成される。従来の積層キャパシタとしては、誘電体層にセラミックを用いるものが知られている。しかしながら、誘電体層にセラミックを用いた場合、クラックの発生など信頼性の低下が懸念される。一方、本開示の誘電体層３７は、上記した構成であるため、クラックの発生などが抑制され、セラミックである場合よりも、信頼性を有する。

【0086】

半導体装置Ａ１では、信号基板３０Ａの誘電体層３７は、電位の異なる２つの導体層（第１導体層３６１と第２導体層３６２）に挟まれ、絶縁体層３８は、電位が同じ２つの導体層（２つの第１導体層３６１、あるいは、２つの第２導体層３６２）に挟まれた構成となる。したがって、一対の接続端子３３，３４に電圧が印加され、複数の第１導体層３６１と複数の第２導体層３６２とに電位差が生じたとき、誘電体層３７の厚さ方向（ｚ方向）には電圧がかかるが、絶縁体層３８の厚さ方向（ｚ方向）には電圧がかからない。そのため、絶縁体層３８の耐電圧（絶縁耐力）を保証しなくてもよい。つまり、半導体装置Ａ１における信号基板３０Ａは、絶縁耐力の低下を抑制することができる。

【0087】

図１９および図２０は、第２実施形態にかかる半導体装置Ａ２を示している。図１９は、半導体装置Ａ２を示す平面図である。図１９において、２つの入力端子４１，４２、出力端子４３および樹脂部材６０をそれぞれ想像線（二点鎖線）で示す。図２０は、半導体装置Ａ２を示す断面図であって、半導体装置Ａ１の図１０に示す断面に相当する。

【0088】

図１９および図２０に示すように、半導体装置Ａ２は、半導体装置Ａ１と比較して、支持基板２０の構成が異なる。半導体装置Ａ２の支持基板２０は、いわゆるＤＢＣ（Direct Bonded Copper）基板である。この支持基板２０は、ＤＢＣ基板ではなく、ＤＢＡ（Direct Bonded Aluminum）基板であってもよい。この支持基板２０は、絶縁基板２３、一対の主面金属層２４Ａ，２４Ｂおよび裏面金属層２５を含んでいる。

【0089】

絶縁基板２３は、絶縁基板２１Ａ，２１Ｂと同様に、たとえば熱伝導性に優れたセラミックスからなる。絶縁基板２３は、たとえば平面視矩形状である。絶縁基板２３は、主面２３１および裏面２３２を有する。主面２３１と裏面２３２とは、ｚ方向に離隔する。主面２３１はｚ２方向を向き、裏面２３２はｚ１方向を向く。

【0090】

一対の主面金属層２４Ａ，２４Ｂは、図２０に示すように、絶縁基板２３の主面２３１上に形成されている。一対の主面金属層２４Ａ，２４Ｂの各構成材料は、たとえばＣｕである。当該構成材料は、Ｃｕではなく、Ａｌであってもよい。一対の主面金属層２４Ａ，２４Ｂは、ｘ方向に離隔する。主面金属層２４Ａは、主面金属層２４Ｂのｘ１方向側に位置する。主面金属層２４Ａは、導電性基板２２Ａと同様に、複数のスイッチング素子１０Ａおよび信号基板３０Ａなどが搭載される。主面金属層２４Ｂは、導電性基板２２Ｂと同様に、複数のスイッチング素子１０Ｂおよび信号基板３０Ｂなどが搭載される。各主面金属層２４Ａ，２４Ｂは、各導電性基板２２Ａ，２２Ｂよりもそれぞれ薄い。本実施形態において、主面金属層２４Ａが「第１導電部材」の一例であり、主面金属層２４Ｂが「第２導電部材」の一例である。

【0091】

裏面金属層２５は、絶縁基板２３の裏面２３２上に形成されている。裏面金属層２５の構成材料は、各主面金属層２４Ａ，２４Ｂと同じである。裏面金属層２５は、樹脂部材６０に覆われていてもよいし、ｚ１方向を向く面が樹脂部材６０（樹脂裏面６２）から露出していてもよい。

【0092】

支持基板２０の構成は、上記した例に限定されない。たとえば、１つの絶縁基板２３ではなく、一対の主面金属層２４Ａ，２４Ｂごとに分割されていてもよい。つまり、半導体装置Ａ１と同様に２つの絶縁基板に分割され、各絶縁基板に一対の主面金属層２４Ａ，２４Ｂがそれぞれ形成されていてもよい。また、たとえば、１つの裏面金属層２５ではなく、２つの裏面金属層に分割されていてもよい。この場合、２つの裏面金属層は、ｘ方向に離隔し、平面視において、一対の主面金属層２４Ａ，２４Ｂにそれぞれ重なる。また、たとえば、一対の主面金属層２４Ａ，２４Ｂ上に、上述する一対の導電性基板２２Ａ，２２Ｂがそれぞれ搭載されていてもよい。

【0093】

半導体装置Ａ２も、半導体装置Ａ１と同様の効果を奏することができる。

【0094】

第１および第２実施形態においては、信号基板３０Ａが絶縁膜３９を含んだ例を示したが、本開示はこれに限定されず、信号基板３０Ａが絶縁膜３９を含んでいなくてもよい。この場合、半導体装置Ａ１においては、図２１および図２２に示すように、導電性基板２２Ａの主面２２１に開口部２２９を設けるとよい。開口部２２９は、平面視において、接続端子３３の側面電極部３３２に重なる。図２２に示す例では、導電性基板２２Ａの主面２２１からｚ方向に窪む溝を形成することで、導電性基板２２Ａの主面２２１に開口部２２９が設けられている。溝ではなく、導電性基板２２Ａをｚ方向に貫通する貫通孔を形成してもよい。この開口部２２９があることで、導電性基板２２Ａと接続端子３３（側面電極部３３２）との離隔距離が大きくなり、導電性基板２２Ａと接続端子３３との絶縁を確保できる。導電性基板２２Ａの主面２２１が「導電部材主面」の一例である。半導体装置Ａ２においては、図２３に示すように、主面金属層２４Ａのｚ２方向を向く面に開口部２４９を設けるとよい。当該開口部２４９は、開口部２２９と同様に、平面視において、接続端子３３の側面電極部３３２を包含する。図２３に示す例では、主面金属層２４Ａをｚ方向に貫通する貫通孔を形成することで、主面金属層２４Ａのｚ２方向を向く面に開口部２４９が設けられている。貫通孔ではなく、主面金属層２４Ａのｚ２方向を向く面からｚ方向に窪む溝を形成してもよい。この開口部２４９があることで、主面金属層２４Ａと接続端子３３（側面電極部３３２）との離隔距離が大きくなり、主面金属層２４Ａと接続端子３３（側面電極部３３２）との絶縁を確保できる。

【0095】

第１、第２実施形態にかかる信号基板３０Ａでは、接続端子３４の裏面電極部３４１が、信号基板３０Ａの外部端子として機能しつつ、キャパシタの極板として機能している場合を示したが、本開示はこれに限定されない。たとえば、図２４に示すように、裏面電極部３４１が、キャパシタの極板として機能せず、外部端子として機能するだけであってもよい。具体的には、図２４に示すように、信号基板３０Ａの基板裏面３０２側の表層が絶縁体層３８で構成されている。このため、裏面電極部３４１は、キャパシタの極板として機能せず、側面電極部３４２を介して、複数の第２導体層３６２に導通する外部端子としてのみ機能する。

【0096】

一対のゲート層３１Ａ，３１Ｂおよび一対の検出層３２Ａ，３２Ｂの各平面視形状は、上記した例（図５参照）に限定されない。以下に、変形例にかかる一対のゲート層３１Ａ，３１Ｂおよび一対の検出層３２Ａ，３２Ｂの各平面視形状について、説明する。以下では、信号基板３０Ａ（ゲート層３１Ａおよび検出層３２Ａ）を例に説明するが、信号基板３０Ｂ（ゲート層３１Ｂおよび検出層３２Ｂ）も同様に構成されうる。

【0097】

図２５は、変形例にかかるゲート層３１Ａおよび検出層３２Ａを含む信号基板３０Ａを示す平面図である。図２５は、複数のスイッチング素子１０Ａおよび２つの信号端子４４Ａ，４５Ａも図示している。

【0098】

図２５に示すように、ゲート層３１Ａは、帯状部３１１および複数の鉤状部３１２を含む。帯状部３１１は、ｙ方向に延びる。第１接続ワイヤ５３は、帯状部３１１のうち、ｙ方向において各信号端子４４Ａ，４５Ａに近い側の端縁付近に接合される。複数の鉤状部３１２はそれぞれ、帯状部３１１から突き出しており、平面視においてＬ字状である。各ゲートワイヤ５１は、各鉤状部３１２のうち、各鉤状部３１２の先端（帯状部３１１に繋がる側と反対側）の部分に接合される。複数の鉤状部３１２は、帯状部３１１において第１接続ワイヤ５３が接合される側（図２５の例ではｙ１方向側）に位置するものほど、ｙ方向に延びる部分が長い。この変形例によれば、信号端子４５Ａから、第１接続ワイヤ５３、ゲート層３１Ａおよび各ゲートワイヤ５１を通って、各スイッチング素子１０Ａの第２電極１２に至るまでの距離を実質的に均等にできる。図２５に示す例では、最もｙ２方向に位置するスイッチング素子１０Ａに接合されるゲートワイヤ５１は、帯状部３１１に接合されているが、本開示はこれに限定されず、新たに追加する鉤状部３１２に他のゲートワイヤ５１と同様に接合させてもよい。

【0099】

図２５に示すように、検出層３２Ａも、ゲート層３１Ａと同様に、帯状部３２１および複数の鉤状部３２２を含む。帯状部３２１は、ｙ方向に延びる。第２接続ワイヤ５４は、帯状部３２１のうち、ｙ方向において各信号端子４４Ａ，４５Ａに近い側の端縁付近に接合される。複数の鉤状部３２２はそれぞれ、帯状部３２１から突き出しており、平面視においてＬ字状である。各検出ワイヤ５２は、各鉤状部３２２のうち、各鉤状部３２２の先端（帯状部３２１に繋がる側と反対側）の部分に接合される。複数の鉤状部３２２は、帯状部３２１において第２接続ワイヤ５４が接合される側（図２５の例ではｙ１方向側）に位置するものほど、ｙ方向に延びる部分が長い。この変形例によれば、信号端子４４Ａから、第２接続ワイヤ５４、検出層３２Ａおよび各検出ワイヤ５２を通って、各スイッチング素子１０Ａの第１電極１１に至るまでの距離を実質的に均等にできる。図２５に示す例では、最もｙ２方向に位置するスイッチング素子１０Ａに接合される検出ワイヤ５２は、帯状部３２１に接合されているが、本開示はこれに限定されず、新たに追加する鉤状部３２２に他の検出ワイヤ５２と同様に接合させてもよい。

【0100】

第１、第２実施形態にかかる信号基板３０Ａにおいて、各第１導体層３６１の平面視形状は、図１６に示す例に限定されない。たとえば、各第１導体層３６１は、平面視形状が、図２６に示す形状であってもよい。図２６に示す各第１導体層３６１は、平面視において、複数の電極パターン部３６１ａ、複数のネックパターン部３６１ｂおよび連結部３６１ｃを含んでいる。複数の電極パターン部３６１ａは、平面視において矩形状である。複数の電極パターン部３６１ａは、互いに離隔しており、ｙ方向に並んでいる。複数のネックパターン部３６１ｂはそれぞれ、各電極パターン部３６１ａと連結部３６１ｃとに繋がる。各ネックパターン部３６１ｂは、各電極パターン部３６１ａよりもｙ方向の寸法が小さい。連結部３６１ｃは、ｙ方向に延びている。連結部３６１ｃは、各ネックパターン部３６１ｂおよび側面電極部３３２（接続端子３３）に繋がっている。たとえば、誘電体層３７に、局部的に欠陥が生じると、その部分の絶縁性が低下する。欠陥部分における絶縁性の低下により、この欠陥部分を介して、第１導体層３６１と第２導体層３６２との間に電流が流れる。つまり、第１導体層３６１と第２導体層３６２とが短絡し、キャパシタとしての機能が低下する。しかしながら、変形例によれば、第１導体層３６１はネックパターン部３６１ｂを含んでいる。ネックパターン部３６１ｂは、電流集中により発熱し、この発熱により断線する。そのため、上記のように、誘電体層３７に局部的な欠陥が生じると、この欠陥部分に接する電極パターン部３６１ａに流れる電流量が多くなる。その結果、この電極パターン部３６１ａに繋がるネックパターン部３６１ｂに電流集中が発生し、このネックパターン部３６１ｂが断線する。つまり、欠陥部分に接する電極パターン部３６１ａにおける電流が遮断される。したがって、欠陥部分を介して、第１導体層３６１と第２導体層３６２との導通がなくなるため、たとえば誘電体層３７の局部的な欠陥による不具合（たとえば上記キャパシタとしての機能低下）を抑制することができる。各第２導体層３６２においても、その平面視形状は、図１８に示す例に限定されず、図２６に示す各第１導体層３６１の平面視形状と同様に構成されていてもよい。つまり、各第２導体層３６２は、図２６に示す第１導体層３６１と同様に、複数の電極パターン部、複数のネックパターン部および連結部を含んでいてもよい。

【0101】

また、各第１導体層３６１の平面視形状は、図２７に示す形状であってもよい。図２７に示す各第１導体層３６１は、平面視において、ｙ方向側両端に絶縁体３６９が形成されておらず、信号基板３０Ａのｙ２方向側の端縁からｙ１方向側の端縁まで繋がる。この変形例によれば、この第１導体層３６１に接する誘電体層３７の厚さが薄くても、各第１導体層３６１によって、当該誘電体層３７を支持することができる。各第２導体層３６２においても、その平面視形状は、図２７に示す各第１導体層３６１の平面視形状と同様に構成されていてもよい。つまり、各第２導体層３６２は、図２７に示す第１導体層３６１と同様に、平面視において、ｙ方向側両端に絶縁体３６９が形成されておらず、信号基板３０Ａのｙ２方向側の端縁からｙ１方向側の端縁まで繋がっていてもよい。各第１導体層３６１と各第２導体層３６２との両方ともを図２７に示す構成にした場合、各第１導体層３６１と各第２導体層３６２とは、信号基板３０Ａのｙ方向側の両側面において露出する。そのため、これらの側面に沿って、各第１導体層３６１と各第２導体層３６２とが短絡するおそれがある。この短絡を抑制するために、信号基板３０Ａのｙ方向側の両側面に絶縁膜を形成するとよい。

【0102】

第１、第２実施形態にかかる信号基板３０Ａでは、接続端子３３の側面電極部３３２が基板側面３０３（ｘ１方向を向く側面）に形成され、接続端子３４の側面電極部３４２が基板側面３０４（ｘ２方向を向く側面）に形成された例を示したが、本開示はこれに限定されない。たとえば、図２８の示すように、２つの側面電極部３３２，３４２が、ｙ１方向を向く側面とｙ２方向を向く側面とに形成されていてもよい。図２８に示す例では、接続端子３３は、基板主面３０１からｙ２方向を向く側面に跨って形成されている。つまり、側面電極部３３２は、信号基板３０Ａのｙ２方向を向く面に形成されている。また、接続端子３４は、基板裏面３０２からｙ１方向を向く側面に跨って形成されている。つまり、側面電極部３４２は、信号基板３０Ａのｙ１方向を向く面に形成されている。反対に、側面電極部３３２が、ｙ１方向を向く面に形成され、側面電極部３４２が、ｙ２方向を向く面に形成されていてもよい。図２８の信号基板３０Ａにおいては、各第１導体層３６１および各第２導体層３６２の平面視形状はそれぞれ、たとえば図２９および図３０にそれぞれ示すように、ｙ方向に長い矩形状となる。図２８に示す例においても、図１３に示す例と同様に、たとえば離隔距離ｄｙ１と離隔距離ｄｙ２とは実質的に同じであるが、これに限定されず、異なっていてもよい。

【0103】

第１、第２実施形態にかかる信号基板３０Ａでは、接続端子３３の主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａが、基板主面３０１（表層の絶縁体層３８）に直接形成された場合を示したが、本開示はこれに限定されない。たとえば、図３１に示すように、接続端子３３の主面電極部３３１、ゲート層３１Ａおよび検出層３２Ａは、基板主面３０１上に、絶縁部材３０９を介して形成されていてもよい。このような構成は、上記する各変形例にかかる信号基板３０Ａにおいても適宜適用することができる。

【0104】

第１、第２実施形態および第２実施形態において、信号基板３０Ａの内部構造（積層構造）は、図１５に示す例に限定されない。以下に、変形例にかかる信号基板３０Ａの積層構造に ついて、図３２を参照して、説明する。図３２は、変形例にかかる信号基板３０Ａの積層構造を示す断面図であって、図１５に示す断面に対応する。

【0105】

変形例にかかる信号基板３０Ａの積層構造は、図３２に示すように、コア層３５と、複数の第１導体層３６１と、複数の第２導体層３６２と、複数の誘電体層３７とが、ｚ方向に積層されたものである。

【0106】

コア層３５は、絶縁性材料からなり、たとえばＦＲ４（Flame Retardant Type4）で構成されている。ＦＲ４は、ガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理されたものである。図３２に示すように、コア層３５は、信号基板３０Ａにおいてｚ方向の中央に配置されている。コア層３５のｚ方向両面には、絶縁体層３８が形成されている。絶縁体層３８は、たとえばプリプレグからなる。絶縁体層３８は、形成されていなくてもよい。図３２に示すように、コア層３５のｚ方向両側において、複数の第１導体層３６１の各々と複数の第２導体層３６２の各々とが複数の誘電体層３７の各々を挟んで順次積層されている。

【0107】

図３２に示す信号基板３０Ａにおいても、第１導体層３６１と第２導体層３６２とが誘電体層３７を挟んで構成されていることから、第１導体層３６１および各第２導体層３６２とがキャパシタの極板として機能している。よって、図３２に示す信号基板３０Ａも、キャパシタとして機能する。

【0108】

第１、第２実施形態においては、各信号端子４４Ａ，４４Ｂが、ソース信号検出端子であり、各信号端子４５Ａ，４５Ｂが、ゲート信号入力端子である例を示したが、本開示はこれに限定されない。各第１接続ワイヤ５３および各第２接続ワイヤ５４の接続に応じて、各信号端子４４Ａ～４７Ａ，４４Ｂ～４７Ｂのいずれもが、ソース信号検出端子にも、ゲート信号入力端子にもなりうる。

【0109】

本開示にかかる半導体装置は、上記した実施形態および変形例に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示の半導体装置は、以下の付記に関する実施形態を含む。
付記１．第１方向において反対側を向く第１素子主面および第１素子裏面を有する第１スイッチング素子と、
前記第１方向において反対側を向く第２素子主面および第２素子裏面を有する第２スイッチング素子と、
前記第１方向に直交する第２方向において互いに離隔する第１導電部材および第２導電部材と、
第１接続端子および第２接続端子を有するキャパシタと、
を備えており、
前記第１スイッチング素子と前記第２スイッチング素子とは、直列に接続されてブリッジを構成し、
前記第１接続端子と前記第２接続端子とは、前記ブリッジの両端にそれぞれ電気的に接続され、
前記キャパシタおよび前記第１スイッチング素子は、前記第１導電部材に搭載され、
前記第２スイッチング素子は、前記第２導電部材に搭載されている、半導体装置。
付記２．前記キャパシタは、前記第１方向に離隔するキャパシタ主面およびキャパシタ裏面を有し、
前記第１接続端子は、前記キャパシタ主面の一部に形成された主面電極部を含み、
前記第２接続端子は、前記キャパシタ裏面の一部に形成された裏面電極部を含む、付記１に記載の半導体装置。
付記３．前記キャパシタは、前記第１方向に直交する直交方向において互いに離隔する第１キャパシタ側面および第２キャパシタ側面をさらに有し、
前記第１キャパシタ側面および前記第２キャパシタ側面はそれぞれ、前記キャパシタ主面および前記キャパシタ裏面に繋がり、
前記第１接続端子は、前記主面電極部に繋がり、かつ、前記第１キャパシタ側面の一部に形成された第１側面電極部をさらに含み、
前記第２接続端子は、前記裏面電極部に繋がり、かつ、前記第２キャパシタ側面の一部に形成された第２側面電極部をさらに含む、付記２に記載の半導体装置。
付記４．前記直交方向と前記第２方向とは一致する、付記３に記載の半導体装置。
付記５．前記キャパシタは、前記第１側面電極部と前記第１導電部材とを絶縁させる絶縁膜が形成されている、付記３または付記４のいずれかに記載の半導体装置。
付記６．前記第１導電部材は、前記第１方向において前記キャパシタ主面と同じ方向を向く導電部材主面を有し、
前記導電部材主面には、前記第１方向に見て、前記第１側面電極部を包含する開口部が形成されている、付記３または付記４のいずれかに記載の半導体装置。
付記７．前記キャパシタは、前記第１方向に積層された、複数の第１導体層、複数の第２導体層および複数の誘電体層を含み、
前記複数の第１導体層は、前記第１側面電極部に繋がり、
前記複数の第２導体層は、前記第２側面電極部に繋がり、
前記複数の誘電体層の各々は、前記複数の第１導体層のうちの１つの第１導体層と前記複数の第２導体層のうちの１つの第２導体層との間に挟まれている、付記３ないし付記６のいずれかに記載の半導体装置。
付記８．前記キャパシタは、前記第１方向に積層された複数の絶縁体層を含み、
前記複数の絶縁体層は、第１の絶縁体層と第２の絶縁体層とを含み、前記第１の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第１導体層に挟まれており、前記第２の絶縁体層は、前記第１方向に隣接する２つの誘電体層の間において、２つの第２導体層に挟まれている、付記７に記載の半導体装置。
付記９．前記第１スイッチング素子は、前記第１素子主面に形成され、かつ、駆動信号が入力される駆動信号入力電極をさらに含み、
前記キャパシタは、前記キャパシタ主面に形成され、かつ、前記主面電極部から離隔する配線層をさらに含み、
前記配線層には、前記第１スイッチング素子の駆動信号が入力される、付記３ないし付記８のいずれかに記載の半導体装置。
付記１０．前記配線層は、前記キャパシタ主面の上に絶縁部材を介して形成されている、付記９に記載の半導体装置。
付記１１．前記第１スイッチング素子および前記第２スイッチング素子の各スイッチング周波数は、１０ｋＨｚ以上である、付記１ないし付記１０のいずれかに記載の半導体装置。
付記１２．前記キャパシタ、前記第１スイッチング素子および前記第２スイッチング素子を流れる電流の経路におけるインダクタンスは、１０ｎＨ以下である、付記１ないし付記１１のいずれかに記載の半導体装置。
付記１３．前記第１スイッチング素子および前記第２スイッチング素子は、ワイドバンドギャップ半導体材料からなる、付記１ないし付記１２のいずれかに記載の半導体装置。
付記１４．前記ワイドバンドギャップ半導体材料は、ＳｉＣである、付記１３に記載の半導体装置。
付記１５．前記第１スイッチング素子は、前記第１素子主面に形成された第１主面電極および前記第１素子裏面に形成された第１裏面電極を含み、
前記第２スイッチング素子は、前記第２素子主面に形成された第２主面電極および前記第２素子裏面に形成された第２裏面電極を含み、
前記第１裏面電極は、前記第１導電部材に接合されており、
前記第２裏面電極は、前記第２導電部材に接合されており、
前記第２接続端子は、前記第１導電部材に接合されており、
前記第１主面電極と前記第２導電部材とが導通し、
前記第２主面電極と前記第１接続端子とが導通する、付記１ないし付記１４のいずれかに記載の半導体装置。
付記１６．前記第１導電部材を介して前記第１裏面電極に導通する第１入力端子と、
前記第２主面電極および前記第１接続端子に導通する第２入力端子と、
前記第２導電部材を介して前記第２裏面電極に導通する出力端子と、
前記第１主面電極と前記第２導電部材とを導通させる接続部材と、をさらに備える、付記１５に記載の半導体装置。
付記１７．前記第１スイッチング素子および前記第２スイッチング素子を覆う樹脂部材をさらに備えており、
前記第１入力端子、前記第２入力端子および前記出力端子の各々の一部は、前記樹脂部材から露出している、付記１６に記載の半導体装置。
付記１８．前記第１導電部材に搭載され、前記第１スイッチング素子に並列に接続された追加の第１スイッチング素子と、
前記第２導電部材に搭載され、前記第２スイッチング素子に並列に接続された追加の第２スイッチング素子と、をさらに備える、付記１ないし付記１７のいずれかに記載の半導体装置。

【符号の説明】

【0110】

Ａ１，Ａ２：半導体装置
１０，１０Ａ，１０Ｂ：スイッチング素子
１０１ ：素子主面
１０２ ：素子裏面
１１ ：第１電極
１２ ：第２電極
１３ ：第３電極
１４ ：絶縁膜
２０ ：支持基板
２１Ａ，２１Ｂ：絶縁基板
２１１ ：主面
２１２ ：裏面 ２２Ａ，２２Ｂ：導電性基板
２２１ ：主面
２２２ ：裏面
２２９ ：開口部
２３ ：絶縁基板
２３１ ：主面
２３２ ：裏面
２４Ａ，２４Ｂ：主面金属層
２４９ ：開口部
２５ ：裏面金属層
３０Ａ，３０Ｂ：信号基板
３０１ ：基板主面
３０２ ：基板裏面
３０３，３０４：基板側面
３０９ ：絶縁部材
３１Ａ，３１Ｂ：ゲート層
３１１ ：帯状部
３１２ ：鉤状部
３２Ａ，３２Ｂ：検出層
３２１ ：帯状部
３２２ ：鉤状部
３３，３４：接続端子
３３１ ：主面電極部
３３２ ：側面電極部
３４１ ：裏面電極部
３４２ ：側面電極部
３５ ：コア層
３６１ ：第１導体層
３６１ａ ：電極パターン部
３６１ｂ ：ネックパターン部
３６１ｃ ：連結部
３６２ ：第２導体層
３６９ ：絶縁体
３７ ：誘電体層
３８ ：絶縁体層
３９ ：絶縁膜
４１，４２：入力端子
４１１，４２１：パッド部
４１２，４２２：端子部
４２１ａ ：連結部
４２１ｂ ：延出部
４２１ｃ ：接続部
４１９，４２８，４２９：ブロック材
４３ ：出力端子
４３１ ：パッド部
４３２ ：端子部
４３９ ：ブロック材
４４Ａ～４７Ａ，４４Ｂ～４７Ｂ：信号端子
４４１，４５１，４６１，４７１：パッド部
４４２，４５２，４６２，４７２：端子部
５０ ：接続部材
５１ ：ゲートワイヤ
５２ ：検出ワイヤ
５３ ：第１接続ワイヤ
５４ ：第２接続ワイヤ
５５ ：リード部材
５５１ ：第１接合部
５５２ ：第２接合部
５５３ ：連絡部
６０ ：樹脂部材
６１ ：樹脂主面
６２ ：樹脂裏面
６３１～６３４：樹脂側面
６５ ：凹部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】