特許 7607730 画素駆動回路及びその駆動方法、表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-12-19

(45)【発行日】2024-12-27

(54)【発明の名称】画素駆動回路及びその駆動方法、表示パネル

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20241220BHJP

   G09G 3/20 20060101ALI20241220BHJP

   G09G 3/32 20160101ALI20241220BHJP

【ＦＩ】

G09G3/3233

G09G3/20 611A

G09G3/20 611F

G09G3/20 611H

G09G3/20 622C

G09G3/20 624B

G09G3/20 641A

G09G3/20 641C

G09G3/20 641K

G09G3/20 642A

G09G3/20 670J

G09G3/20 680G

G09G3/32 A

【請求項の数】 9

(21)【出願番号】P 2023196284

(22)【出願日】2023-11-17

【審査請求日】2023-11-20

(31)【優先権主張番号】202311044976.4

(32)【優先日】2023-08-18

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】519182202

【氏名又は名称】深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司

(74)【代理人】

【識別番号】110002789

【氏名又は名称】弁理士法人ＩＰＸ

(72)【発明者】

【氏名】ウー・ヤンヤン

(72)【発明者】

【氏名】ジャン・リージュン

【審査官】石本 努

(56)【参考文献】

【文献】米国特許出願公開第２０２２／０１０１７８３（ＵＳ，Ａ１）

【文献】中国特許出願公開第１１３０９６５８９（ＣＮ，Ａ）

【文献】中国特許出願公開第１１１３４１２５２（ＣＮ，Ａ）

【文献】中国特許出願公開第１１３７０７０７７（ＣＮ，Ａ）

【文献】中国特許出願公開第１１３８８９０３４（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１８／０２９３９２９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２３／０１０４０８４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ９／３０－９／４６

Ｇ０９Ｇ３／００－３／０８

３／１２－３／１６

３／１９－３／２６

３／３０－３／３４

３／３８

Ｈ０５Ｂ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

第１ノードと第１電圧端子と、それぞれ電気的に接続される発光素子と、
前記第１ノードと第２ノードと第２電圧端子と、それぞれ電気的に接続され、前記発光素子を発光駆動するために駆動電流を生成するように構成される駆動トランジスタと、
前記駆動トランジスタと電気的に接続され、前記駆動電流の振幅値を制御するために前記駆動トランジスタに振幅変調電圧を出力するように構成されるパルス振幅変調モジュールと、
前記第２ノードと前記第２電圧端子と前記パルス振幅変調モジュールと、それぞれ電気的に接続され、走査電圧に基づいて前記駆動トランジスタが前記駆動電流を出力する時間を制御するように構成されるパルス幅変調モジュールと、を含み、
前記駆動トランジスタの制御端子は前記第２ノードと電気的に接続され、前記駆動トランジスタの入力端子は前記発光素子と電気的に接続され、前記駆動トランジスタの出力端子は、前記第２電圧端子と電気的に接続され、
前記パルス振幅変調モジュールは、
第１補償トランジスタであって、前記第１補償トランジスタの制御端子は補償制御線と電気的に接続され、前記第１補償トランジスタの入力端子は前記第１ノードと電気的に接続され、前記第１補償トランジスタの出力端子は前記第２ノードと電気的に接続される前記第１補償トランジスタと、
第１リセットトランジスタであって、前記第１リセットトランジスタの制御端子は第１リセット制御線と電気的に接続され、前記第１リセットトランジスタの入力端子は前記第２電圧端子と電気的に接続され、前記第１リセットトランジスタの出力端子は第３ノードと電気的に接続される前記第１リセットトランジスタと、
第１データトランジスタであって、前記第１データトランジスタの制御端子はパルス振幅制御線と電気的に接続され、前記第１データトランジスタの入力端子はデータ線と電気的に接続され、前記第１データトランジスタの出力端子は前記第３ノードと電気的に接続される前記第１データトランジスタと、
前記第２ノードと前記第２電圧端子との間に直列に接続される第１コンデンサと、
前記第２ノードと前記第３ノードとの間に直列に接続される第２コンデンサと、を含む、
画素駆動回路。

【請求項2】

前記パルス振幅変調モジュールは第２リセットトランジスタをさらに含み、
前記第２リセットトランジスタの制御端子は第２リセット制御線と電気的に接続され、前記第２リセットトランジスタの入力端子は前記データ線と電気的に接続され、前記第２リセットトランジスタの出力端子は第２ノードと電気的に接続される、
請求項１に記載の画素駆動回路。

【請求項3】

前記第１リセットトランジスタの制御端子は、前記第１リセット制御線によって前記第２リセットトランジスタの制御端子と電気的に接続され、又は、前記第１リセットトランジスタの制御端子は、前記第１リセット制御線によって前記第１補償トランジスタの制御端子と電気的に接続される、
請求項２に記載の画素駆動回路。

【請求項4】

前記パルス幅変調モジュールは、
第１スイッチングトランジスタであって、前記第１スイッチングトランジスタの制御端子は発光制御線と電気的に接続され、前記第１スイッチングトランジスタの出力端子は前記第２ノードと電気的に接続される前記第１スイッチングトランジスタと、
第２スイッチングトランジスタであって、前記第２スイッチングトランジスタの入力端子は前記第２電圧端子と電気的に接続され、前記第２スイッチングトランジスタの出力端子は前記第１スイッチングトランジスタの入力端子と電気的に接続される前記第２スイッチングトランジスタと、
第２補償トランジスタであって、前記第２補償トランジスタの制御端子は、前記補償制御線と電気的に接続され、前記第２補償トランジスタの入力端子及び出力端子は、前記第２スイッチングトランジスタの出力端子及び制御端子と、それぞれ電気的に接続される前記第２補償トランジスタと、
第３リセットトランジスタであって、前記第３リセットトランジスタの制御端子は前記第２補償トランジスタの制御端子と電気的に接続され、前記第３リセットトランジスタの入力端子は前記第２電圧端子と電気的に接続され、前記第３リセットトランジスタの出力端子は第４ノードと電気的に接続される前記第３リセットトランジスタと、
第２データトランジスタであって、前記第２データトランジスタの制御端子はパルス幅制御線と電気的に接続され、前記第２データトランジスタの入力端子は前記データ線と電気的に接続され、前記第２データトランジスタの出力端子は前記第４ノードと電気的に接続される前記第２データトランジスタと、
前記第４ノードと前記第２スイッチングトランジスタの制御端子との間に直列に接続される第３コンデンサと、
前記走査電圧を伝送する走査制御線と前記第４ノードとの間に直列に接続される第４コンデンサと、を含む、
請求項１に記載の画素駆動回路。

【請求項5】

前記パルス幅変調モジュールは第４リセットトランジスタをさらに含み、
前記第４リセットトランジスタの制御端子は第２リセット制御線と電気的に接続され、前記第４リセットトランジスタの入力端子は前記データ線と電気的に接続され、前記第４リセットトランジスタの出力端子は前記第２スイッチングトランジスタの制御端子と電気的に接続される、
請求項４に記載の画素駆動回路。

【請求項6】

前記第１電圧端子が伝送する第１電圧信号は、前記第１スイッチングトランジスタがオンされる期間に第１電圧値を有し、前記第１電圧信号は、前記第１スイッチングトランジスタがオフされる期間に第２電圧値を有し、ここで、前記第１電圧値は、前記第２電圧値よりも大きい、
請求項４に記載の画素駆動回路。

【請求項7】

前記画素駆動回路は第３スイッチングトランジスタをさらに含み、
前記第３スイッチングトランジスタの制御端子は発光制御線と電気的に接続され、前記第３スイッチングトランジスタの入力端子及び出力端子は、前記第１電圧端子及び前記発光素子と、それぞれ電気的に接続される、
請求項１に記載の画素駆動回路。

【請求項8】

請求項１～請求項７のいずれか一項に記載の画素駆動回路を駆動するために用いられる画素駆動回路の駆動方法であって、
駆動トランジスタにパルス振幅変調電圧に基づいて駆動電流の振幅値を制御させるように、パルス振幅変調モジュールによって前記パルス振幅変調電圧を前記駆動トランジスタに伝送することと、
前記駆動トランジスタが前記駆動電流の出力を停止するタイミングを制御し、前記駆動トランジスタが前記駆動電流を出力する時間を制御するために、パルス幅変調モジュールによって走査電圧を受けることと、を含む、
画素駆動回路の駆動方法。

【請求項9】

請求項１～請求項７のいずれか一項に記載の画素駆動回路を含む、
表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、表示技術分野に関し、具体的には画素駆動回路及びその駆動方法、表示パネルに関する。

【背景技術】

【0002】

マイクロ発光ダイオード又はサブミリメートル発光ダイオードを用いて直視型（Ｄｉｒｅｃｔ Ｖｉｅｗ）の技術を実現する表示パネルは、低階調の均一性が悪いという技術的課題を有する。低階調の均一性が悪い課題を改善するため、通常、フィードフォワード回路（Ｆｅｅｄｆｏｒｗａｒｄ Ｃｉｒｃｕｉｔ）を用いて補償する。しかし、フィードフォワード回路の消費電力は高い。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明の実施例は、画素駆動回路及びその駆動方法、表示パネルを提供し、表示画面の均一性を改善し、消費電力を低減することができる。

【課題を解決するための手段】

【0004】

本発明の実施例は、画素駆動回路を提供し、発光素子と、駆動トランジスタと、パルス振幅変調モジュールと、パルス幅変調モジュールとを含む。前記発光素子は、第１ノードと第１電圧端子と、それぞれ電気的に接続される。前記駆動トランジスタは、前記第１ノードと第２ノードと第２電圧端子と、それぞれ電気的に接続され、前記駆動トランジスタは、前記発光素子を発光駆動するために駆動電流を生成するように構成される。前記パルス振幅変調モジュールは、前記駆動トランジスタと電気的に接続され、前記パルス振幅変調モジュールは、前記駆動電流の振幅値を制御するために前記駆動トランジスタに振幅変調電圧を出力するように構成される。前記パルス幅変調モジュールは、前記第２ノードと前記第２電圧端子と前記パルス振幅変調モジュールと、それぞれ電気的に接続され、前記パルス幅変調モジュールは、走査電圧に基づいて前記駆動トランジスタが前記駆動電流を出力する時間を制御するように構成される。

【0005】

好ましくは、本発明の一部の実施例では、前記駆動トランジスタの制御端子は前記第２ノードと電気的に接続され、前記駆動トランジスタの入力端子は前記発光素子と電気的に接続され、前記駆動トランジスタの出力端子は、前記第２電圧端子と電気的に接続される。

【0006】

本好ましくは、発明の一部の実施例では、前記パルス振幅変調モジュールは、第１補償トランジスタと、第１リセットトランジスタと、第１データトランジスタと、第１コンデンサと第２コンデンサとを含む。前記第１補償トランジスタの制御端子は補償制御線と電気的に接続され、前記第１補償トランジスタの入力端子は前記第１ノードと電気的に接続され、前記第１補償トランジスタの出力端子は前記第２ノードと電気的に接続される。前記第１リセットトランジスタの制御端子は第１リセット制御線と電気的に接続され、前記第１リセットトランジスタの入力端子は前記第２電圧端子と電気的に接続され、前記第１リセットトランジスタの出力端子は第３ノードと電気的に接続される。前記第１データトランジスタの制御端子はパルス振幅制御線と電気的に接続され、前記第１データトランジスタの入力端子はデータ線と電気的に接続され、前記第１データトランジスタの出力端子は前記第３ノードと電気的に接続される。前記第１コンデンサは、前記第２ノードと前記第２電圧端子との間に直列に接続され、前記第２コンデンサは、前記第２ノードと前記第３ノードとの間に直列に接続される。

【0007】

好ましくは、本発明の一部の実施例では、前記パルス振幅変調モジュールは第２リセットトランジスタをさらに含み、前記第２リセットトランジスタの制御端子は第２リセット制御線と電気的に接続され、前記第２リセットトランジスタの入力端子は前記データ線と電気的に接続され、前記第２リセットトランジスタの出力端子は第２ノードと電気的に接続される。

【0008】

好ましくは、本発明の一部の実施例では、前記第１リセットトランジスタの制御端子は、前記第１リセット制御線によって前記第２リセットトランジスタの制御端子と電気的に接続される。好ましくは、前記第１リセットトランジスタの制御端子は、前記第１リセット制御線によって前記第１補償トランジスタの制御端子と電気的に接続される。

【0009】

好ましくは、本発明の一部の実施例では、前記パルス幅変調モジュールは、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第２補償トランジスタと、第３リセットトランジスタと、第２データトランジスタと、第３コンデンサと、第４コンデンサとを含む。前記第１スイッチングトランジスタの制御端子は発光制御線と電気的に接続され、前記第１スイッチングトランジスタの出力端子は前記第２ノードと電気的に接続される。前記第２スイッチングトランジスタの入力端子は前記第２電圧端子と電気的に接続され、前記第２スイッチングトランジスタの出力端子は前記第１スイッチングトランジスタの入力端子と電気的に接続される。前記第２補償トランジスタの制御端子は、前記補償制御線と電気的に接続され、前記第２補償トランジスタの入力端子及び出力端子は、前記第２スイッチングトランジスタの出力端子及び制御端子と、それぞれ電気的に接続される。前記第３リセットトランジスタの制御端子は前記第２補償トランジスタの制御端子と電気的に接続され、前記第３リセットトランジスタの入力端子は前記第２電圧端子と電気的に接続され、前記第３リセットトランジスタの出力端子は第４ノードと電気的に接続される。前記第２データトランジスタの制御端子はパルス幅制御線と電気的に接続され、前記第２データトランジスタの入力端子は前記データ線と電気的に接続され、第２データトランジスタの出力端子は前記第４ノードと電気的に接続される。前記第３コンデンサは、前記第４ノードと前記第２スイッチングトランジスタの制御端子との間に直列に接続され、前記第４コンデンサは、前記走査電圧を伝送する走査制御線と前記第４ノードとの間に直列に接続される。

【0010】

好ましくは、本発明の一部の実施例では、前記パルス幅変調モジュールは第４リセットトランジスタをさらに含み、前記第４リセットトランジスタの制御端子は前記第２リセット制御線と電気的に接続され、前記第４リセットトランジスタの入力端子は前記データ線と電気的に接続され、前記第４リセットトランジスタの出力端子は前記第２スイッチングトランジスタの制御端子と電気的に接続される。

【0011】

好ましくは、本発明の一部の実施例では、前記第１電圧端子が伝送する第１電圧信号は、前記第１スイッチングトランジスタがオンされる期間に第１電圧値を有し、前記第１電圧信号は、前記第１スイッチングトランジスタがオフされる期間に第２電圧値を有する。ここで、前記第１電圧値は、前記第２電圧値よりも大きい。

【0012】

好ましくは、本発明の一部の実施例では、前記画素駆動回路は第３スイッチングトランジスタをさらに含み、前記第３スイッチングトランジスタの制御端子は発光制御線と電気的に接続され、前記第３スイッチングトランジスタの入力端子及び出力端子は、前記第１電圧端子及び前記発光素子と、それぞれ電気的に接続される。

【0013】

本発明の実施例は、上記いずれか一つの画素駆動回路を駆動するために用いられる画素駆動回路の駆動方法を提供する。この画素駆動回路の駆動方法は、駆動トランジスタにパルス振幅変調電圧に基づいて前記駆動電流の振幅値を制御させるように、前記パルス振幅変調モジュールによってパルス前記振幅変調電圧を前記駆動トランジスタに伝送することと、前記駆動トランジスタが前記駆動電流の出力を停止するタイミングを制御し、前記駆動トランジスタが前記駆動電流を出力する時間を制御するために、前記パルス幅変調モジュールによって走査電圧を受けることと、を含む。

【0014】

本発明は表示パネルをさらに提供し、この表示パネルは上記いずれか一つの画素駆動回路を含む。

【0015】

本発明は、画素駆動回路及びその駆動方法、表示パネルを提供し、画素駆動回路は、発光素子と、駆動トランジスタと、パルス振幅変調モジュールと、パルス幅変調モジュールとを含む。駆動トランジスタは発光素子と電気的に接続され、パルス振幅変調モジュールは駆動トランジスタと電気的に接続され、パルス幅変調モジュールは駆動トランジスタとパルス振幅変調モジュールと電気的に接続される。駆動トランジスタは発光素子を発光駆動するために駆動電流を生成し、パルス振幅変調モジュールは駆動電流の振幅値を制御するために駆動トランジスタに振幅変調電圧を出力するように構成される。パルス幅変調モジュールは、走査電圧に基づいて駆動トランジスタが駆動電流を出力する時間を制御するように構成される。パルス振幅変調モジュールとパルス幅変調モジュールとを組み合わせることにより、表示画面の均一性に対する補償を実現し、フィードフォワード回路を配置する必要がなく、消費電力の低減に有利である。

【図面の簡単な説明】

【0016】

本発明の実施例における技術案をより明確に説明するために、以下、実施例の説明において使用する必要がある図面を簡単に説明するが、以下の説明における図面は、本発明の一部の実施例に過ぎず、当業者にとって、これらの図面から他の図面を創造的な努力をかけずに得ることができることは明らかである。

【0017】

【図1A】本発明の実施例に係る画素駆動回路の構造を示す模式図である。

【図1B】本発明の実施例に係る画素駆動回路の構造を示す模式図である。

【図1C】本発明の実施例に係る画素駆動回路の構造を示す模式図である。

【図1D】本発明の実施例に係る画素駆動回路の構造を示す模式図である。

【図1E】本発明の実施例に係る画素駆動回路の構造を示す模式図である。

【図2A】本発明の実施例に係るタイミングを示す模式図である。

【図2B】本発明の実施例に係るタイミングを示す模式図である。

【図2C】本発明の実施例に係るタイミングを示す模式図である。

【図3】本発明の実施例に係る表示パネルの構造を示す模式図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施例における技術案に対し、本発明の実施例における図面を参照して明確かつ完全に説明するが、記載された実施例は、本発明の一部の実施例に過ぎず、全ての実施例ではないことは明らかである。本発明の実施例に基づく、当業者が発明的な努力をすることなく得る他の全ての実施例は、本発明の保護範囲に属する。なお、本明細書に記載された具体的な実施形態は、単に本発明を例示し説明するためのものであり、本願を限定することを意図するものではないことを理解されるべきである。本発明において、「上」と「下」等の方位用語は、逆の記載がない限り、通常、実際の使用状態や動作状態における上下を意味し、具体的には図面の図面方向である。一方、「内側」と「外側」は、装置の輪郭を指す。

【0019】

具体的には、図１Ａ～図１Ｅは本発明の実施例に係る画素駆動回路の構造を示す模式図である。本発明は画素駆動回路を提供し、この画素駆動回路は、発光素子Ｐｉと、駆動モジュール１００と、パルス振幅変調モジュール２００と、パルス幅変調モジュール３００とを含む。

【0020】

前記発光素子Ｐｉは、第１ノードＮ１と第１電圧端子ＶＤＤと、それぞれ電気的に接続される。好ましくは、前記発光素子Ｐｉのアノードは前記第１電圧端子ＶＤＤと電気的に接続され、前記発光素子Ｐｉのカソードは前記第１ノードＮ１と電気的に接続される。

【0021】

好ましくは、前記発光素子Ｐｉは、有機発光ダイオード、サブミリメートル発光ダイオード、及びマイクロ発光ダイオードのうち少なくとも一方を含む。

【0022】

前記駆動モジュール１００は、前記第１ノードＮ１と、第２ノードＮ２と、第２電圧端子ＶＳＳと、電気的に接続され、前記駆動モジュール１００は、前記発光素子Ｐｉを発光駆動するために駆動電流を生成するように構成される。

【0023】

好ましくは、図１Ｂ～図１Ｅを引き続き参照すると、前記駆動モジュール１００は駆動トランジスタＴｄｒを含み、前記駆動トランジスタＴｄｒの制御端子は前記第２ノードＮ２と電気的に接続され、前記駆動トランジスタＴｄｒの入力端子は前記発光素子Ｐｉと電気的に接続され、前記駆動トランジスタＴｄｒの出力端子は前記第２電圧端子ＶＳＳと電気的に接続される。

【0024】

前記パルス振幅変調モジュール２００は前記駆動トランジスタＴｄｒと電気的に接続され、前記パルス振幅変調モジュール２００は、パルス振幅制御信号ＰＡＣに基づいて、パルス振幅変調電圧ＶＰＡＭを前記駆動トランジスタＴｄｒに伝送することによって、前記駆動トランジスタＴｄｒにパルス振幅変調電圧ＶＰＡＭに基づいて前記駆動電流の振幅値を制御させるように構成される。

【0025】

好ましくは、前記パルス振幅変調モジュール２００は、第１補償ユニットと第１データユニットとを含む。前記第１補償ユニットは前記駆動モジュール１００と電気的に接続され、前記第１補償ユニットは、前記駆動トランジスタＴｄｒの閾値電圧を検出し補償するように構成される。前記第１データユニットは、前記第１補償ユニットが前記駆動モジュール１００と電気的に接続されることによって、前記パルス振幅制御信号ＰＡＣに基づいて前記パルス振幅変調電圧ＶＰＡＭを前記駆動モジュール１００に伝送する。

【0026】

好ましくは、図１Ａ～図１Ｅを引き続き参照し、前記第１補償ユニットは、第１補償トランジスタＴｃ１と、第１リセットトランジスタＴｉ１と、第１コンデンサＣ１と、第２コンデンサＣ２とを含む。

【0027】

前記第１補償トランジスタＴｃ１の制御端子は補償制御線ＣｏＬと電気的に接続され、前記第１補償トランジスタＴｃ１の入力端子は前記第１ノードＮ１と電気的に接続され、前記第１補償トランジスタＴｃ１の出力端子は前記第２ノードＮ２と電気的に接続される。前記第１補償トランジスタＴｃ１は、前記補償制御線ＣｏＬが伝送する補償制御信号Ｃｏｍｐによって前記駆動トランジスタＴｄｒをダイオード式になるように接続させる。

【0028】

引き続き図１Ｂを参照すると、前記第１リセットトランジスタＴｉ１の制御端子は第１リセット制御線ＶＩＬと電気的に接続され、前記第１リセットトランジスタＴｉ１の入力端子は前記第２電圧端子ＶＳＳと電気的に接続され、前記第１リセットトランジスタＴｉ１の出力端子は第３ノードＮ３と電気的に接続される。前記第１リセットトランジスタＴｉ１は、前記第１リセット制御線ＶＩＬが伝送する第１リセット制御信号ＶＩ１に基づいて、前記第２電圧端子ＶＳＳが出力する第２電圧信号Ｖｓｓを前記第３ノードＮ３に伝送することによって、前記第３ノードＮ３の電位をリセットするように構成される。

【0029】

好ましくは、前記第１ノードＮ１をリセットするリセット期間、及び前記駆動トランジスタＴｄｒの閾値電圧を検出し補償する検出補償期間において、前記第１リセット制御信号ＶＩ１は前記第１リセットトランジスタＴｉ１をオン状態に維持するように制御可能し、それにより、直前のフレームにおける書き込まれた前記第２ノードＮ２の電位情報を消去しながら、第２ノードＮ２の電位を安定化させ、前記駆動トランジスタＴｄｒの閾値電圧が前記第２ノードＮ２に書き込まれないようにし、前記駆動トランジスタＴｄｒが前記発光素子Ｐｉを発光駆動させる発光期間内において、前記駆動トランジスタＴｄｒの閾値電圧を完全に補償させることができる。

【0030】

好ましくは、画素駆動回路が応用する信号数を減らし、画素駆動回路が用いる信号線数を低減し、レイアウトスペースを減らすために、前記第１リセットトランジスタＴｉ１の制御端子は、前記第１リセット制御線ＶＩＬによって前記第１補償トランジスタＴｃ１の制御端子と電気的に接続され、それにより、前記第１リセットトランジスタＴｉ１と前記第１補償トランジスタＴｃ１は、図１Ｃに示すように、同じ制御信号に基づいてオン又はオフされる（即ち、前記第１リセットトランジスタＴｉ１と前記第１補償トランジスタＴｃ１は、いずれも補償制御信号Ｃｏｍｐに基づいてオン又はオフされる）ことが実現する。

【0031】

前記第１コンデンサＣ１は、前記第２ノードＮ２と前記第２電圧端子ＶＳＳとの間に直列に接続され、前記第２コンデンサＣ２は、前記第２ノードＮ２と前記第３ノードＮ３との間に直列に接続される。前記第１コンデンサＣ１及び第２コンデンサＣ２は、前記第１リセットトランジスタＴｉ１及び第１補償トランジスタＴｃ１がオンされると、前記駆動トランジスタＴｄｒの閾値電圧を蓄積するように構成され、それにより、前記発光期間において、前記第１コンデンサＣ１及び第２コンデンサＣ２が蓄積する前記駆動トランジスタＴｄｒの閾値電圧を用いて、前記駆動トランジスタＴｄｒの閾値電圧に対する補償を実現し、前記駆動トランジスタＴｄｒが生成する前記駆動電流が、前記駆動トランジスタＴｄｒの閾値電圧に依存せず、前記発光素子Ｐｉの輝度均一性を向上させる。

【0032】

好ましくは、図１Ａ～図１Ｅを引き続き参照すると、前記パルス振幅変調モジュール２００は、第２リセットトランジスタＴｉ２をさらに含み、前記第２リセットトランジスタＴｉ２の制御端子は第２リセット制御線ＲＥＳＬと電気的に接続され、前記第２リセットトランジスタＴｉ２の入力端子はデータ線ＤＬと電気的に接続され、前記第２リセットトランジスタＴｉ２の出力端子は第２ノードＮ２と電気的に接続される。前記第２リセットトランジスタＴｉ２は、前記第２リセット制御線ＲＥＳＬが伝送する第２リセット制御信号Ｒｅｓに基づいて第１リセット電圧Ｄａｔａ＿０を前記第２ノードＮ２に伝送することによって、前記第２ノードＮ２の電位をリセットし、これにより、第２ノードＮ２に残っている直前のフレームの電位情報を消去するように構成される。ここで、前記第１リセット電圧Ｄａｔａ＿０は、前記データ線ＤＬによって伝送されることができる。

【0033】

好ましくは、画素駆動回路が応用する信号数を減らし、画素駆動回路が用いる信号線数を低減し、レイアウトスペースを減らすために、前記第１リセットトランジスタＴｉ１の制御端子は、さらに前記第１リセット制御線ＶＩＬによって前記第２リセットトランジスタＴｉ２の制御端子と電気的に接続され、それにより、前記第１リセットトランジスタＴｉ１と前記第２リセットトランジスタＴｉ２は、図１Ｄに示すように、同じ制御信号に基づいてオン又はオフさせる（即ち、前記第１リセットトランジスタＴｉ１と前記第２リセットトランジスタＴｉ２は、いずれも第２リセット制御信号Ｒｅｓに基づいてオン又はオフされる）ことが実現する。

【0034】

引き続き図１Ａ～図１Ｅを参照すると、前記第１データユニットは第１データトランジスタＴｄ１を含む。前記第１データトランジスタＴｄ１の制御端子はパルス振幅制御線ＰＡＣＬと電気的に接続され、前記第１データトランジスタＴｄ１の入力端子はデータ線ＤＬと電気的に接続され、前記第１データトランジスタＴｄ１の出力端子は前記第３ノードＮ３と電気的に接続される。前記第１データトランジスタＴｄ１は、前記パルス振幅制御線ＰＡＣＬが伝送するパルス振幅制御信号ＰＡＣに基づいて、前記データ線ＤＬが伝送するパルス振幅変調電圧ＶＰＡＭを、前記第３ノードＮ３に伝送して第２コンデンサＣ２によって前記第２ノードＮ２の電位にカップリングされ、これにより、前記駆動トランジスタＴｄｒのオン状態及びオンレベルを制御するように構成される。

【0035】

引き続き図１Ａ～図１Ｅを参照すると、前記パルス幅変調モジュール３００は、前記第２ノードＮ２と、前記第２電圧端子ＶＳＳと、前記パルス振幅変調モジュール２００と、電気的に接続され、前記パルス幅変調モジュール３００は、走査電圧Ｓｗｅｅｐに基づいて前記駆動トランジスタＴｄｒが駆動電流を出力する時間を制御するように構成される。

【0036】

好ましくは、前記パルス幅変調モジュール３００は、電気的に接続された第１スイッチングユニット、第２スイッチングユニット、第２補償ユニット、第２データユニット及び走査ユニットを含む。前記第１スイッチングユニットは発光制御信号ＥＭに基づいて前記第２スイッチングユニットが前記第２ノードＮ２と電気的接続されることを実現する。前記第２スイッチングユニットは、前記第２電圧信号Ｖｓｓを前記第１スイッチングユニットに伝送するように構成され、前記第２補償ユニットは、前記第２スイッチングユニットが含む第２スイッチングトランジスタＴｓ２の閾値電圧を検出し補償するように構成され、前記第２データユニットは、前記第２補償ユニットが前記第２スイッチングユニットと電気的に接続されることによって、パルス幅制御信号ＰＷＣに基づいてパルス幅変調電圧ＶＰＷＭを前記第２スイッチングユニットに伝送する。

【0037】

好ましくは、図１Ａ～図１Ｅを引き続き参照すると、前記第１スイッチングユニットは、第１スイッチングトランジスタＴｓ１を含み、前記第１スイッチングトランジスタＴｓ１の制御端子は発光制御線ＥＭＬと電気的に接続され、前記第１スイッチングトランジスタＴｓ１の出力端子は前記第２ノードＮ２と電気的に接続される。

【0038】

好ましくは、図１Ａ～図１Ｅを引き続き参照すると、前記第２スイッチングユニットは第２スイッチングトランジスタＴｓ２を含み、前記第２スイッチングトランジスタＴｓ２の入力端子は前記第２電圧端子ＶＳＳと電気的に接続され、前記第２スイッチングトランジスタＴｓ２の出力端子は前記第１スイッチングトランジスタＴｓ１の入力端子と電気的に接続され、前記第２スイッチングトランジスタＴｓ２は、前記第２電圧信号Ｖｓｓを前記第１スイッチングトランジスタＴｓ１の入力端子に伝送するように構成される。

【0039】

好ましくは、図１Ａ～図１Ｅを引き続き参照すると、前記第２補償ユニットは、第２補償トランジスタＴｃ２と、第３リセットトランジスタＴｉ３と、第３コンデンサＣ３と、第４コンデンサＣ４とを含む。

【0040】

前記第２補償トランジスタＴｃ２の制御端子は前記補償制御線ＣｏＬと電気的に接続され、前記第２補償トランジスタＴｃ２の入力端子及び出力端子は、前記第２スイッチングトランジスタＴｓ２の出力端子及び制御端子と、それぞれ電気的に接続される。前記第２補償トランジスタＴｃ２は、前記補償制御線ＣｏＬが伝送する補償制御信号Ｃｏｍｐに基づいて前記第２スイッチングトランジスタＴｓ２をダイオード式になるように接続させるように構成される。

【0041】

前記第３リセットトランジスタＴｉ３の制御端子は前記第２補償トランジスタＴｃ２の制御端子と電気的に接続され、前記第３リセットトランジスタＴｉ３の入力端子は前記第２電圧端子ＶＳＳと電気的に接続され、前記第３リセットトランジスタＴｉ３の出力端子は第４ノードＮ４と電気的に接続される。前記第３リセットトランジスタＴｉ３は、前記補償制御信号Ｃｏｍｐに基づいて前記第２電圧信号Ｖｓｓを前記第４ノードＮ４に伝送することによって、前記第４ノードＮ４の電位をリセットするように構成される。

【0042】

前記第３コンデンサＣ３は、前記第４ノードＮ４と前記第２スイッチングトランジスタＴｓ２の制御端子との間に直列に接続され、前記第４コンデンサＣ４は、前記走査電圧Ｓｗｅｅｐの走査制御線ＳＷＬと前記第４ノードＮ４との間に直列に接続される。

【0043】

好ましくは、図１Ａ～図１Ｅを引き続き参照すると、前記第２データユニットは第２データトランジスタＴｄ２を含み、前記第２データトランジスタＴｄ２の制御端子はパルス幅制御線ＰＷＣＬと電気的に接続され、前記第２データトランジスタＴｄ２の入力端子は前記データ線ＤＬと電気的に接続され、前記第２データトランジスタＴｄ２の出力端子は前記第４ノードＮ４と電気的に接続される。前記第２データトランジスタＴｄ２は、前記パルス幅制御線ＰＷＣＬが伝送するパルス幅制御信号ＰＷＣに基づいて、前記データ線ＤＬが伝送するパルス幅変調電圧ＶＰＷＭを前記第４ノードＮ４に伝送して前記第３コンデンサＣ３によって前記第２スイッチングトランジスタＴｓ２の制御端子の電位にカップリングされ、これにより、前記第２スイッチングトランジスタＴｓ２のオン状態及びオンレベルを制御するように構成される。

【0044】

好ましくは、図１Ａ～図１Ｅを引き続き参照すると、前記パルス幅変調モジュール３００は第４リセットトランジスタＴｉ４をさらに含み、前記第４リセットトランジスタＴｉ４の制御端子は前記第２リセット制御線ＲＥＳＬと電気的に接続され、前記第４リセットトランジスタＴｉ４の入力端子は前記データ線ＤＬと電気的に接続され、前記第４リセットトランジスタＴｉ４の出力端子は前記第２スイッチングトランジスタＴｓ２の制御端子と電気的に接続される。前記第４リセットトランジスタＴｉ４は、前記第２リセット制御信号Ｒｅｓに基づいて、第１リセット電圧Ｄａｔａ＿０を前記第２スイッチングトランジスタＴｓ２の制御端子に伝送することによって、前記第２スイッチングトランジスタＴｓ２の制御端子の電位をリセットするように構成される。

【0045】

引き続き図１Ｂ～図１Ｄを参照すると、前記画素駆動回路は第３スイッチングトランジスタＴｓ３をさらに含み、前記第３スイッチングトランジスタＴｓ３の制御端子は発光制御線ＥＭＬと電気的に接続され、前記第３スイッチングトランジスタＴｓ３の入力端子及び出力端子は、前記第１電圧端子ＶＤＤ及び前記発光素子Ｐｉと、それぞれ電気的に接続される。前記第３スイッチングトランジスタＴｓ３は、前記発光制御信号ＥＭに基づいて、第１電圧端子ＶＤＤを制御して前記発光素子Ｐｉと電気的に接続させることを実現するように構成される。

【0046】

好ましくは、図１Ｅを引き続き参照すると、前記第１電圧端子ＶＤＤは前記発光素子Ｐｉのアノードと直接に電気的に接続される。前記発光素子Ｐｉの誤発光を防止するために、前記第１電圧端子ＶＤＤが伝送する第１電圧信号Ｖｄｄは、前記第１スイッチングトランジスタＴｓ１がオンされる期間（即ち、発光期間）に第１電圧値を有し、前記第１電圧信号Ｖｄｄは、前記第１スイッチングトランジスタＴｓ１がオフされる期間（即ち、非発光期間）に第２電圧値を有する。ここで、前記第１電圧値は、前記第２電圧値よりも大きい。

【0047】

理解できるように、前記第１電圧端子ＶＤＤが前記発光素子Ｐｉのアノードと直接に電気的に接続される場合、前記第１リセットトランジスタＴｉ１の制御端子は、第１リセット制御線ＶＩＬと電気的に接続されてもよく、前記第１リセットトランジスタＴｉ１の制御端子は、前記第１補償トランジスタＴｃ１の制御端子と電気的に接続されてもよく、前記第１リセットトランジスタＴｉ１の制御端子は、前記第２リセットトランジスタＴｉ２の制御端子と電気的に接続されてもよい。

【0048】

本発明は、上記いずれか一つの画素駆動回路を駆動するために用いられる画素駆動回路の駆動方法を提供する。この画素駆動回路の駆動方法は、前記パルス振幅変調モジュール２００がパルス振幅変調電圧ＶＰＡＭを駆動モジュール１００に伝送することによって、前記駆動モジュール１００に前記パルス振幅変調電圧ＶＰＡＭに基づいて前記駆動電流の振幅値を制御させることと、前記パルス幅変調モジュール３００が走査電圧Ｓｗｅｅｐを受けることによって、駆動トランジスタＴｄｒが前記駆動電流の出力を停止するタイミングを制御し、前記駆動トランジスタＴｄｒが前記駆動電流を出力する時間を制御することと、を含む。

【0049】

図２Ａ～図２Ｃは、発明の実施例に係るタイミングを示す模式図である。ここで、図２Ａは図１Ｂに示す画素駆動回路に対応するタイミングチャートであり、図２Ｂは図１Ｃ～図１Ｄに示す画素駆動回路に対応するタイミングチャートであり、図２Ｃは図１Ｅに示す画素駆動回路に対応するタイミングチャートである。

【0050】

前記画素駆動回路に含む各トランジスタをＮ型とし、図１Ａ～図１Ｅに示す画素駆動回路について、図２Ａ～図２Ｃに示すタイミングチャートと合わせて動作原理を説明する。ここで、前記画素駆動回路を駆動する動作周期は、リセット期間ｔ１と、検出補償期間ｔ２と、データ書き込み期間と、発光期間ｔ４とを含む。

【0051】

リセット期間ｔ１では、第２リセット制御信号Ｒｅｓはハイレベルであり、発光制御信号ＥＭ、パルス幅制御信号ＰＷＣ、パルス振幅制御信号ＰＡＣ、及び補償制御信号Ｃｏｍｐはローレベルである。第２リセットトランジスタＴｉ２及び第４リセットトランジスタＴｉ４がオンされる場合、データ線ＤＬは、第１リセット電圧Ｄａｔａ＿０を前記第２スイッチングトランジスタＴｓ２の制御端子（即ち、第５ノードＮ５）及び前記駆動トランジスタＴｄｒの制御端子（即ち、前記第２ノードＮ２）に伝送して、前記第５ノードＮ５の電位及び前記第２ノードＮ２の電位は、第１リセット電圧Ｄａｔａ＿０になり、それにより、前記第２スイッチングトランジスタＴｓ２の制御端子及び前記駆動トランジスタＴｄｒの制御端子の電位のリセットを実現する。第１リセット電圧Ｄａｔａ＿０がハイレベルであるため、前記第２スイッチングトランジスタＴｓ２及び前記駆動トランジスタＴｄｒはオンされる。

【0052】

ここで、図１Ｂに示す画素駆動回路において、第１リセット制御信号ＶＩ１はハイレベルである。図１Ｄに示す画素駆動回路において、第１リセット制御信号ＶＩ１（即ち、第２リセット制御信号Ｒｅｓ）はハイレベルである。図１Ｂ及び図１Ｄに示す画素駆動回路では、第１リセットトランジスタＴｉ１は第１リセット制御信号ＶＩ１に基づいてオンされ、第２電圧信号Ｖｓｓは第３ノードＮ３に伝送されて第３ノードＮ３をリセットし、直前のフレームに残った前記第３ノードＮ３の電位情報を消去する。図１Ｃに示す画素駆動回路では、第１リセット制御信号ＶＩ１（即ち、補償制御信号Ｃｏｍｐ）はローレベルであり、第１リセットトランジスタＴｉ１はオフされる。

【0053】

検出補償期間ｔ２では、補償制御信号Ｃｏｍｐはハイレベルであり、第２リセット制御信号Ｒｅｓ、発光制御信号ＥＭ、パルス幅制御信号ＰＷＣ、及びパルス振幅制御信号ＰＡＣはローレベルであり、第１補償トランジスタＴｃ１、第２補償トランジスタＴｃ２、及び第３リセットトランジスタＴｉ３は、補償制御信号Ｃｏｍｐに基づいてオンされる。駆動トランジスタＴｄｒ及び第２スイッチングトランジスタＴｓ２は、前記リセット期間ｔ１において既にオンされたので、第２ノードＮ２の電位は第２電圧信号Ｖｓｓによって降下し、第２ノードＮ２の電圧が、前記第２電圧信号Ｖｓｓと前記駆動トランジスタＴｄｒの閾値電圧との和に等しくなるまで（即ち、ＶＮ２＝Ｖｓｓ＋Ｖｔｈ＿Ｔｄｒ、ここで、Ｖｔｈ＿Ｔｄｒは駆動トランジスタＴｄｒの閾値電圧を表す）の時、前記駆動トランジスタＴｄｒはオフされる。前記第３リセットトランジスタＴｉ３がオンされることにより、前記第４ノードＮ４は前記第２電圧信号Ｖｓｓによってリセットし、前記第２スイッチングトランジスタＴｓ２の制御端子の電位は第２電圧信号Ｖｓｓによって降下し、前記第２スイッチングトランジスタＴｓ２の制御端子の電圧が、前記第２電圧信号Ｖｓｓと前記第２スイッチングトランジスタＴｓ２の閾値電圧との和に等しくなるまで（即ち、ＶＮ５＝Ｖｓｓ＋Ｖｔｈ＿Ｔｓ２、ここで、Ｖｔｈ＿Ｔｓ２は、第２スイッチングトランジスタＴｓ２の閾値電圧を表す）の時、前記第２スイッチングトランジスタＴｓ２はオフされる。

【0054】

ここで、図１Ｂに示す画素駆動回路では、第１リセット制御信号ＶＩ１はハイレベルであり、前記第１リセットトランジスタＴｉ１はオンのままであり、それにより、常に前記第２電圧信号Ｖｓｓによって前記第３ノードＮ３をリセットし、前記第２ノードＮ２が直前のフレームに残した電位情報を消去するとともに、前記駆動トランジスタＴｄｒの閾値電圧が前記第２ノードＮ２に書き込まれることを回避し、前記駆動トランジスタＴｄｒが発光期間ｔ４において完全に補償されることができることを確保する。図１Ｃに示す画素駆動回路では、第１リセット制御信号ＶＩ１（即ち補償制御信号Ｃｏｍｐ）はハイレベルであり、第１リセットトランジスタＴｉ１はオンされ、第２電圧信号Ｖｓｓによって第３ノードＮ３をリセットすることによって、直前のフレームにおいて前記第３ノードＮ３に残った電位情報を消去する。図１Ｄに示す画素駆動回路では、第１リセット制御信号ＶＩ１（即ち第２リセット制御信号Ｒｅｓ）はローレベルであり、第１リセットトランジスタＴｉ１はオフされることによって、前記第３ノードＮ３をフローティング状態にさせる。一方、前記第２ノードＮ２の電圧がリセット期間ｔ１のＤａｔａ＿０から検出補償期間ｔ２のＶｔｈ＿Ｔｄｒ－Ｄａｔａ＿０＋Ｖｓｓに変化する時、前記第３ノードＮ３と前記第２ノードＮ２との電圧差は一定である必要があるため、前記第３ノードＮ３の電圧は、前記第２ノードＮ２の電圧変化の影響を受けて、ＶｓｓからＶｔｈ＿Ｔｄｒ－Ｄａｔａ＿０＋２Ｖｓｓに変化する。

【0055】

前記データ書き込み期間は、パルス幅変調電圧書き込み期間ｔ３１と、パルス振幅変調電圧書き込み期間ｔ３２とを含む。

【0056】

前記パルス幅変調電圧書き込み期間ｔ３１では、パルス幅制御信号ＰＷＣはハイレベルであり、第２リセット制御信号Ｒｅｓ、発光制御信号ＥＭ、パルス振幅制御信号ＰＡＣ、及び補償制御信号Ｃｏｍｐはローレベルである。前記第２データトランジスタＴｄ２は、前記パルス幅制御信号ＰＷＣに基づいてオンされ、パルス幅変調電圧ＶＰＷＭは、前記データ線ＤＬによって前記第４ノードＮ４に伝送される。前記走査制御線ＳＷＬが伝送する走査電圧ＳｗｅｅｐはＳＷＥＥＰ＿０であるため、第４コンデンサＣ４の両端の電圧差はＶＰＷＭ－ＳＷＥＥＰ＿０である。その後、前記パルス幅制御信号ＰＷＣはローレベルに転じ、前記第２データトランジスタＴｄ２はオフされ、前記第４コンデンサＣ４の両端の電圧差はＶＰＷＭ－ＳＷＥＥＰ＿０に維持する。次に、前記走査電圧はＳＷＥＥＰ＿０から０Ｖに降下し、それにより、前記第４ノードＮ４の電圧は前記第４コンデンサＣ４によってカップリングされてＶＰＷＭからＶＰＷＭ－ＳＷＥＥＰ＿０に変化し、前記第２スイッチングトランジスタＴｓ２の制御端子と前記走査制御線ＳＷＬとの間の電位差を、Ｖｔｈ＿Ｔｓ２＋Ｖｓｓ＋ＶＰＷＭ－ＳＷＥＥＰ＿０にさせる。ここで、前記第２スイッチングトランジスタＴｓ２をオンにさせないために、Ｖｔｈ＿Ｔｓ２＋Ｖｓｓ＋ＶＰＷＭ－ＳＷＥＥＰ＿０は、前記第２スイッチングトランジスタＴｓ２の閾値電圧より小さい必要がある。

【0057】

前記パルス振幅変調の電圧書き込み期間ｔ３２では、パルス振幅制御信号ＰＡＣはハイレベルであり、第２リセット制御信号Ｒｅｓ、発光制御信号ＥＭ、パルス幅制御信号ＰＷＣ、及び補償制御信号Ｃｏｍｐはローレベルである。前記第１データトランジスタＴｄ１は、前記パルス振幅制御信号ＰＡＣに基づいてオンされ、前記パルス振幅変調電圧ＶＰＡＭは、前記データ線ＤＬによって前記第３ノードＮ３に伝送され、それにより、前記前記第３ノードＮ３の電圧をＣ４＊ＶＰＡＭ／（Ｃ１＋Ｃ４）にさせ、前記第２ノードＮ２の電位は、前記第２コンデンサＣ２によってカップリングされてＶｔｈ＿Ｔｄｒ＋Ｃ４＊ＶＰＡＭ／（Ｃ１＋Ｃ４）になる。

【0058】

ここで、図１Ｂに示す画素駆動回路では、第１リセット制御信号ＶＩ１は、前記データ書込期間においてローレベルであり、前記第１リセットトランジスタＴｉ１はオフされる。図１Ｃに示す画素駆動回路では、第１リセット制御信号ＶＩ１（即ち補償制御信号Ｃｏｍｐ）はローレベルであり、第１リセットトランジスタＴｉ１はオフされる。図１Ｄに示す画素駆動回路では、第１リセット制御信号ＶＩ１（即ち第２リセット制御信号Ｒｅｓ）はローレベルであり、第１リセットトランジスタＴｉ１はオフされ、前記第３ノードＮ３の電圧はパルス振幅変調の電圧書き込み期間ｔ３２においてＶＰＡＭであり、前記第３ノードＮ３の電圧は前記データ書き込み期間では、リセット期間ｔ１に対して有する電圧変化値がＶＰＡＭ－Ｖｔｈ＿Ｔｄｒ＋Ｄａｔａ＿０－２Ｖｓｓであり、前記第２ノードＮ２の変化値は、Ｖｔｈ＿Ｔｄｒ＋Ｖｓｓ＋Ｃ４＊第３ノードの電圧変化値／（Ｃ１＋Ｃ４）である。

【0059】

図１Ｅに示す画素駆動回路では、発光素子Ｐｉの誤発光を回避するために、前記第１電圧端子ＶＤＤが伝送する第１電圧が前記リセット期間ｔ１、前記検出補償期間ｔ２、及び前記データ書き込み期間に、いずれも第２電圧値を有する。

【0060】

発光期間ｔ４では、発光制御信号ＥＭはハイレベルであり、第２リセット制御信号Ｒｅｓ、パルス幅制御信号ＰＷＣ、補償制御信号Ｃｏｍｐ、及びパルス振幅制御信号ＰＡＣはローレベルであり、前記第１スイッチングトランジスタＴｓ１はオンされる。図１Ｂ～図１Ｄに示す画素駆動回路では、前記第３スイッチングトランジスタＴｓ３はオンされ、前記駆動トランジスタＴｄｒは、発光素子Ｐｉを発光駆動するために駆動電流を生成する。図１Ｅに示す画素駆動回路では、前記第１電圧端子ＶＤＤが伝送する第１電圧信号Ｖｄｄは第１電圧値を有し、それにより、前記駆動トランジスタＴｄｒは発光素子Ｐｉを発光駆動するために駆動電流を生成する。

【0061】

ここで、発光期間ｔ４では、前記駆動トランジスタＴｄｒは飽和領域で動作する。図１Ｂに示す画素駆動回路では、前記駆動トランジスタＴｄｒを伝送する駆動電流Ｉ＝［μＣｏｘ（Ｗ／Ｌ）（Ｖｇ－Ｖｓ－Ｖｔｈ）＾２］／２＝［μＣｏｘ（Ｗ／Ｌ）（Ｃ４＊ＶＰＡＭ／（Ｃ１＋Ｃ４）－Ｖｓｓ）＾２］／２。従って、前記駆動電流は、前記駆動トランジスタＴｄｒの閾値電圧及び前記第２スイッチングトランジスタＴｓ２の閾値電圧に依存しない。対応的に、図１Ｃ～図１Ｅに示す画素駆動回路に対応する駆動電流も、駆動トランジスタＴｄｒの閾値電圧に依存しないことがわかる。

【0062】

前記走査電圧Ｓｗｅｅｐは、前記発光期間ｔ４において徐々に増加することができ、それにより、前記第２スイッチングトランジスタＴｓ２の制御端子の電位は、前記第２スイッチングトランジスタＴｓ２の制御端子の電位が前記第２スイッチングトランジスタＴｓ２をオンにさせるまで、引き続いて上げられる。前記第２電圧端子ＶＳＳが伝送する前記第２電圧信号Ｖｓｓは、前記第２スイッチングトランジスタＴｓ２、前記第１スイッチングトランジスタＴｓ１によって前記第２ノードＮ２に伝送され、それにより、前記駆動トランジスタＴｄｒをオフさせ、前記発光素子Ｐｉの発光停止を制御する。

【0063】

本発明の実施例が提供する画素駆動回路及びその駆動方法は、パルス振幅変調とパルス振幅変調とを組み合わせることにより、駆動電流が閾値電圧の影響を受けないようにすることができ、表示画面の均一性を改善するとともに、フィードフォワード回路を除去し、比較的低い消費電力の維持に有利であり、プロセス差異及び長時間駆動の敏感度による表示効果に与える影響を低減することができる。

【0064】

図３は本発明の実施例に係る表示パネルの構造を示す模式図であり、本発明は表示パネルをさらに提供し、この表示パネルは上記いずれか一つの画素駆動回路を含む。

【0065】

好ましくは、前記表示パネルは、液晶表示パネル等のパッシブ型発光表示パネルを含み、前記画素駆動回路が含む前記発光素子Ｐｉは、バックライトに用いられることができる。

【0066】

好ましくは、前記表示パネルは、自己発光型表示パネルを含み、前記画素駆動回路が含む前記発光素子Ｐｉは、サブ画素に用いられることができる。

【0067】

本明細書では、具体的な例示を用いて本発明の原理及び実施形態に対し説明するが、上記の実施例に対する説明は、本発明の方法及びその核心思想の理解を助けるためにのみ意図される。また、当業者にとって、本発明の思想に応じて、具体的な実施形態及び適用範囲において変更可能であり、以上をまとめると、本明細書の内容は、本発明を限定することを意図するものではないことを理解されるべきである。

【符号の説明】

【0068】

１００ ：駆動モジュール
２００ ：パルス振幅変調モジュール
３００ ：パルス幅変調モジュール
Ｃ１ ：第１コンデンサ
Ｃ２ ：第２コンデンサ
Ｃ３ ：第３コンデンサ
Ｃ４ ：第４コンデンサ
Ｎ１ ：第１ノード
Ｎ２ ：第２ノード
Ｎ３ ：第３ノード
Ｎ４ ：第４ノード
Ｎ５ ：第５ノード
Ｐｉ ：発光素子
Ｔｃ１ ：第１補償トランジスタ
Ｔｃ２ ：第２補償トランジスタ
Ｔｄ１ ：第１データトランジスタ
Ｔｄ２ ：第２データトランジスタ
Ｔｄｒ ：駆動トランジスタ
Ｔｉ１ ：第１リセットトランジスタ
Ｔｉ２ ：第２リセットトランジスタ
Ｔｉ３ ：第３リセットトランジスタ
Ｔｉ４ ：第４リセットトランジスタ
Ｔｓ１ ：第１スイッチングトランジスタ
Ｔｓ２ ：第２スイッチングトランジスタ
Ｔｓ３ ：第３スイッチングトランジスタ

【要約】      （修正有）

【解決手段】本発明は、画素駆動回路及びその駆動方法、表示パネルを提供し、画素駆動回路は、電気的に接続された発光素子、駆動トランジスタ、パルス振幅変調モジュール、及びパルス幅変調モジュールを含む。駆動トランジスタは、発光素子を発光駆動するために駆動電流を生成し、パルス振幅変調モジュールは、駆動電流の振幅値を制御するために駆動トランジスタに振幅変調電圧を出力するように構成される。パルス幅変調モジュールは、走査電圧に基づいて駆動トランジスタが駆動電流を出力する時間を制御するように構成される。
【効果】パルス振幅変調モジュールとパルス幅変調モジュールとを組み合わせることにより、表示画面の均一性に対する補償を実現し、フィードフォワード回路を配置する必要がなく、消費電力の低減に有利である。表示パネルは、画素駆動回路を含む。
【選択図】図１Ｂ

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図2A】

【図2B】

【図2C】

【図3】