特許 7607805 ビア技術により接続されたパワー半導体ダイ用の熱的に改良されたＰＣＢ及びこのようなＰＣＢを用いたアセンブリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-19

(45)【発行日】2024-12-27

(54)【発明の名称】ビア技術により接続されたパワー半導体ダイ用の熱的に改良されたＰＣＢ及びこのようなＰＣＢを用いたアセンブリ

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241220BHJP

   H01L 25/18 20230101ALI20241220BHJP

   H01L 23/12 20060101ALI20241220BHJP

   H05K 7/20 20060101ALI20241220BHJP

   H05K 1/02 20060101ALI20241220BHJP

   H05K 3/00 20060101ALI20241220BHJP

【ＦＩ】

H01L25/04 C

H01L23/12 Q

H01L23/12 J

H05K7/20 C

H05K1/02 C

H05K1/02 J

H05K1/02 Q

H05K3/00 N

【請求項の数】 14

(21)【出願番号】P 2023574885

(86)(22)【出願日】2021-10-14

(65)【公表番号】

(43)【公表日】2024-02-16

(86)【国際出願番号】 JP2021038848

(87)【国際公開番号】W WO2022249510

(87)【国際公開日】2022-12-01

【審査請求日】2023-08-22

(31)【優先権主張番号】21305679.9

(32)【優先日】2021-05-25

(33)【優先権主張国・地域又は機関】EP

(73)【特許権者】

【識別番号】503163527

【氏名又は名称】ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ

【氏名又は名称原語表記】ＭＩＴＳＵＢＩＳＨＩ ＥＬＥＣＴＲＩＣ Ｒ＆Ｄ ＣＥＮＴＲＥ ＥＵＲＯＰＥ Ｂ．Ｖ．

【住所又は居所原語表記】Ｃａｐｒｏｎｉｌａａｎ ４６， １１１９ ＮＳ Ｓｃｈｉｐｈｏｌ Ｒｉｊｋ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ

(74)【代理人】

【識別番号】100110423

【弁理士】

【氏名又は名称】曾我 道治

(74)【代理人】

【識別番号】100111648

【弁理士】

【氏名又は名称】梶並 順

(74)【代理人】

【識別番号】100122437

【弁理士】

【氏名又は名称】大宅 一宏

(74)【代理人】

【識別番号】100147566

【弁理士】

【氏名又は名称】上田 俊一

(74)【代理人】

【識別番号】100188514

【弁理士】

【氏名又は名称】松岡 隆裕

(72)【発明者】

【氏名】ペラン、ルミ

(72)【発明者】

【氏名】ブランデレロ、ジュリオ

【審査官】清水 稔

(56)【参考文献】

【文献】国際公開第２０１７／０９４５８９（ＷＯ，Ａ１）

【文献】国際公開第２００５／０２４９４６（ＷＯ，Ａ１）

【文献】特開２０１６－１１９３４７（ＪＰ，Ａ）

【文献】特開２０１１－１３４９５６（ＪＰ，Ａ）

【文献】特開２０１４－０６３８７５（ＪＰ，Ａ）

【文献】特開２００４－１２８１３４（ＪＰ，Ａ）

【文献】特開２０１３－０７７６９１（ＪＰ，Ａ）

【文献】特開２０１２－１８６３７７（ＪＰ，Ａ）

【文献】特開２０１５－０７６５６４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／１２

Ｈ０５Ｋ ７／２０

Ｈ０５Ｋ １／０２

Ｈ０５Ｋ ３／００

(57)【特許請求の範囲】

【請求項1】

パワー半導体ダイと、前記パワー半導体ダイのメタライズされた接続面に接触する絶縁層、及び前記パワー半導体ダイの前記メタライズされた接続面に対向する前記絶縁層の面上の導電層上の少なくとも１つの導電性経路を備える少なくとも１つの基板とを備えるパワーモジュールであって、前記絶縁層は、導電性材料で充填されたビアを備えて、前記パワー半導体ダイの前記メタライズされた接続面と前記導電性経路との間に接続パッドを供し、前記ビアは、前記パワー半導体ダイが動作しているときの前記メタライズされた接続面の少なくとも１つのホットスポットの位置から前記メタライズされた接続面の周辺領域に向かって密度が減少するように配置され、前記ビアは、前記パワーモジュールにおいて、前記パワー半導体ダイと前記導電層の前記導電性経路との間に機械的、電気的及び熱的接合層を供し、
前記ビアは、前記絶縁層における、前記ビアの直径よりも大きい長さ及び幅の少なくとも１つのキャビティの周辺領域に配置され、前記ビア及び前記キャビティは、導電性材料で充填されて、前記メタライズされた接続面と前記導電性経路とを接合する接続パッド及び接続ブロックをそれぞれ形成し、前記接続パッド及び前記接続ブロックは、前記パワーモジュールにおいて、前記パワー半導体ダイと前記導電層の前記導電性経路との機械的、電気的及び熱的な接合層を供する、パワーモジュール。

【請求項2】

動作中の前記パワー半導体ダイ内の低温領域に位置する前記ビアの密度は、高温領域に位置する前記ビアの密度より低い、請求項１に記載のパワーモジュール。

【請求項3】

前記ビアの分布及び前記キャビティのサイズは、前記パワー半導体ダイの前記メタライズされた接続面のより高温の領域における前記接合層の熱抵抗を減少させるように、かつ前記接続面のより低い温度領域における前記接合層の熱抵抗を増加させるように規定され、前記パワーモジュールの動作中の前記接合層及び前記接続面の温度の均質性を増加させる、請求項１又は２に記載のパワーモジュール。

【請求項4】

前記絶縁層は、導電性材料で充填されて前記接続ブロックを供する少なくとも１つの切断キャビティを有するＰＣＢ絶縁層である、請求項１～３のいずれか一項に記載のパワーモジュール。

【請求項5】

前記導電性材料は電着銅である、請求項１～４のいずれか一項に記載のパワーモジュール。

【請求項6】

パワー半導体ダイと、前記パワー半導体ダイのメタライズされた接続面に接触する絶縁層、及び前記パワー半導体ダイの前記メタライズされた接続面に対向する前記絶縁層の面上の導電層上の少なくとも１つの導電性経路を備える少なくとも１つの基板とを備えるパワーモジュールであって、前記絶縁層は、導電性材料で充填されたビアを備えて、前記パワー半導体ダイの前記メタライズされた接続面と前記導電性経路との間に接続パッドを供し、前記ビアは、前記パワー半導体ダイが動作しているときの前記メタライズされた接続面の少なくとも１つのホットスポットの位置から前記メタライズされた接続面の周辺領域に向かって密度が減少するように配置され、前記ビアは、前記パワーモジュールにおいて、前記パワー半導体ダイと前記導電層の前記導電性経路との間に機械的、電気的及び熱的接合層を供し、
前記パワー半導体ダイの上部のメタライズされた接続面に接続された上部導電性経路を有する第１の基板と、前記パワー半導体ダイの下部のメタライズされた接続面に接続された下部導電性経路を有する第２の基板とを備え、前記第１の基板及び前記第２の基板の前記絶縁層間の前記パワー半導体ダイの側面の周りにスペーサ層が設けられる、パワーモジュール。

【請求項7】

パワー半導体ダイと、前記パワー半導体ダイのメタライズされた接続面に接触する絶縁層、及び前記パワー半導体ダイの前記メタライズされた接続面に対向する前記絶縁層の面上の導電層上の少なくとも１つの導電性経路を備える少なくとも１つの基板とを備えるパワーモジュールであって、前記絶縁層は、導電性材料で充填されたビアを備えて、前記パワー半導体ダイの前記メタライズされた接続面と前記導電性経路との間に接続パッドを供し、前記ビアは、前記パワー半導体ダイが動作しているときの前記メタライズされた接続面の少なくとも１つのホットスポットの位置から前記メタライズされた接続面の周辺領域に向かって密度が減少するように配置され、前記ビアは、前記パワーモジュールにおいて、前記パワー半導体ダイと前記導電層の前記導電性経路との間に機械的、電気的及び熱的接合層を供し、
前記パワー半導体ダイは、１つ以上の前記ビアにより前記パワーモジュールの一方の側に接続されたコマンドコンタクト領域を備える、パワーモジュール。

【請求項8】

前記パワー半導体ダイの前記メタライズされた接続面が機械的、電気的及び熱的に接続される接続領域を有する請求項１～７のいずれか一項に記載のパワーモジュールを製造するための基板であって、前記基板は、ＰＣＢ絶縁層を備え、前記接続領域は、前記接続領域の外縁の方向に密度が減少するビアと、前記ビアに囲まれた少なくとも１つのキャビティとを備え、前記基板は、前記接続領域を備える少なくとも１つの導電性経路を有するＰＣＢ導電層を備えることを特徴とする、基板。

【請求項9】

前記ビアは、前記接続領域の中心から前記接続領域の外縁に向かって密度が減少する、請求項８に記載の基板。

【請求項10】

請求項１～７のいずれか一項に記載のパワーモジュールの製造方法であって、前記パワー半導体ダイの前記メタライズされた接続面に対向する前記基板の絶縁層の一方の側に少なくとも１つの導電性経路を設けるステップと、前記絶縁層にホールを穴あけして、前記メタライズされた接続面の中心から前記メタライズされた接続面の周辺領域に向かって密度が減少する前記ビアを形成するステップと、導電性材料で前記ビアを充填し、これにより、前記メタライズされた接続面と前記導電性経路との間の電気的接続を供する接続パットを設けるステップとを含むことを特徴とし、
少なくとも１つの前記絶縁層を切断して、前記ビアによって囲まれた少なくとも１つのキャビティを形成するステップと、前記キャビティを導電性材料で充填して、前記接続パッドと共に前記メタライズされた接続面と前記導電性経路との間に電気的接続を供する接続ブロックを形成するステップとを含む、パワーモジュールの製造方法。

【請求項11】

請求項１～７のいずれか一項に記載のパワーモジュールの製造方法であって、前記パワー半導体ダイの前記メタライズされた接続面に対向する前記基板の絶縁層の一方の側に少なくとも１つの導電性経路を設けるステップと、前記絶縁層にホールを穴あけして、前記メタライズされた接続面の中心から前記メタライズされた接続面の周辺領域に向かって密度が減少する前記ビアを形成するステップと、導電性材料で前記ビアを充填し、これにより、前記メタライズされた接続面と前記導電性経路との間の電気的接続を供する接続パットを設けるステップとを含むことを特徴とし、
前記パワー半導体ダイがＰＣＢに埋め込まれ、前記製造方法は、
第１の積層層にスペーサ層を設けて、ハウジングを有する下部絶縁層を形成するステップと、
前記パワー半導体ダイを前記ハウジングに配置するステップと、
エポキシ樹脂を含侵させたファイバーガラス織布のプリプレグ絶縁層を前記スペーサ層及び前記パワー半導体ダイ上に配置するステップと、
前記プリプレグ絶縁層をプレス硬化して上部絶縁層を設けるステップであって、前記上部絶縁層及び前記下部絶縁層は、前記パワー半導体ダイが埋め込まれている積層体を形成する、ステップと、
前記下部絶縁層において密度が減少する前記ビアを前記パワー半導体ダイの第１のメタライズされた面まで穴あけし、前記上部絶縁層において密度が減少する前記ビアを前記パワー半導体ダイの第２のメタライズされた面まで穴あけするステップと、
前記上部絶縁層及び前記下部絶縁層における前記ビアを導電性材料で充填して、前記第１のメタライズされた面と前記下部絶縁層の外面上の下部導電性経路と電気的接触にある下部接合層と、前記第２のメタライズされた面と前記上部絶縁層の外面上の上部導電性経路と電気的接触にある上部接合層とを設けるステップと、
を含む、パワーモジュールの製造方法。

【請求項12】

前記パワー半導体ダイがＰＣＢに埋め込まれ、前記製造方法は、
第１の層にスペーサ層を設けて、ハウジングを有する下部絶縁層を形成するステップと、
パワー半導体ダイを前記ハウジングに配置するステップと、
エポキシ樹脂を含侵させたファイバーガラス織布のプリプレグ絶縁層を前記スペーサ層及び前記パワー半導体ダイ上に配置するステップと、
前記プリプレグ絶縁層をプレス硬化して上部絶縁層を設けるステップであって、前記上部絶縁層及び前記下部絶縁層は、前記パワー半導体ダイが埋め込まれている積層体を形成する、ステップと、
前記下部絶縁層において、前記パワー半導体ダイの第１のメタライズされた面まで穴あけして、ビア及び少なくとも１つの切断領域を形成し、前記上部絶縁層において、前記パワー半導体ダイの第２のメタライズされた面まで穴あけして、ビア及び少なくとも１つの切断領域を形成するステップと、
前記上部絶縁層及び前記下部絶縁層における前記ビア及び前記切断領域を導電性材料で充填して、前記第１のメタライズされた面と前記下部絶縁層の外面の下部導電性経路と電気的接触にある下部接合層と、前記第２のメタライズされた面と前記上部絶縁層の外面の上部導電性経路と電気的接触にある上部接合層とを設けるステップと、
を含む、請求項１０に記載のパワーモジュールの製造方法。

【請求項13】

前記ビア及び前記キャビティを形成するために前記絶縁層を穴あけするステップ及び切断するステップは、ＣＯ_２レーザを用いて行われ、前記ビア及び前記キャビティを導電性材料で充填し、前記導電性経路を設けるステップは、電着法により行われる、請求項１０又は１２に記載のパワーモジュールの製造方法。

【請求項14】

前記絶縁層を穴あけ及び切断するステップより前に、ＵＶレーザを用いて前記ビアの位置及び前記キャビティの位置よりも上の前記導電層の一部を除去するステップを含む、請求項１３に記載のパワーモジュールの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、パワー半導体ダイとＰＣＢとの間の接続の信頼性及び寿命の改良に関し、特に、ＰＣＢに埋め込まれ、このようなＰＣＢの導電層にビアを通じて接続された半導体ダイに関する。

【背景技術】

【0002】

電力変換システムにおけるパワーモジュールの重要な位置付けとその高いコストに起因して、今日のパワーエレクトロニクスの主な関心事の１つはパワーモジュールの信頼性である。したがって、パワー半導体がＰＣＢに接続されている従来のパワー半導体モジュールでは、はんだ接合及びワイヤボンディングの劣化が文献で主に議論されている。半導体ダイをＰＣＢ基板内部のビアにより接続する技術によって、パワー半導体ダイの信頼性及び効率を高めることができる。しかしながら、特定の環境では、例えば銅、ＦＲ４とＳｉ、ＳｉＣ又はＧａＮといった異なる材料間のＣＴＥ（熱膨張係数）の差異による故障は避けられない。このような場合、熱膨張特性の不一致による機械的応力は、疲労損傷を引き起こし、結果としてＰＣＢの層間剥離及びアセンブリの破損に繋がることになる。

【0003】

一例として、均一なビアパターンでＰＣＢに埋め込まれた又はＰＣＢに接続された従来技術によるダイでは、ダイがビアに接続されているパワー半導体ダイ表面上の温度が一定ではないため、そのようなパワー半導体ダイがＰＣＢに接続されている領域より温度が高い領域において早期劣化が生じる可能性がある。加えて、劣化が進むにつれて、当該領域上の温度がさらに増加することで劣化を更に加速させることになり、ＰＣＢに埋め込まれた半導体ダイの信頼性が大幅に低下する。

【0004】

ダイ近傍の疲労を低減させるためには、特殊なはんだ付け界面技術を用いる等のいくつかの解決手段が存在する。

【0005】

一例として、特許文献１に開示されているような特定のパターンでボールボンディングを配置した場合、ダイに加えられる張力は、熱変形による機械的応力とは反対方向に働く。したがって、ダイ上で疲労が低減され、信頼性が改善される。

【0006】

特許文献２に開示されているような別の技術は、可撓性層を供する可撓性材料で作られたいくつかのパッドを用いた解決手段に関する。これらのパッドの上に、金属接点が追加の層を伴って作成される。可撓性層は、機械的変動に関して上部にはんだ付けされた構成部品を支持する軟質層を提供する。しかしながら、可撓性層と基板との間の相互接続には明確なＣＴＥ不整合があり、この点が解決策の明らかな弱点である。

【0007】

本出願人名義の特許文献３には、レーザビア穴あけ及び電着等の従来のＰＣＢ製造技術を用いて高密度ビアを設けるための技術が開示されている。これにより、ダイと上下の銅層との間の熱接続を低下させることができる。さらに、この文献によれば、専用領域上の可変ビア配置が可能なＰＣＢ製造工程が実現される。

【先行技術文献】

【特許文献】

【0008】

【文献】米国特許第８００８７８６号

【文献】米国特許第６８９７５６８号

【文献】欧州特許出願公開第３７４５８２８号

【発明の概要】

【0009】

パワー半導体ダイの高温領域との接続による早期劣化の問題を解決することを目的として、本開示は、実際のパワー半導体ダイ上の機械的応力を平衡化するために、このようなダイ上の温度分布に基づく接続パターンを提案する。これにより、温度の分布がより均一になるため、より良い性能とより長い寿命とが得られる。

【0010】

より正確には、本開示は、パワー半導体ダイと、このダイのメタライズされた接続面に接触する絶縁層と、ダイのメタライズされた接続面に対向する絶縁層の面上の導電層上の少なくとも１つの導電性経路を備える少なくとも１つの基板とを備えるパワーモジュールであって、絶縁層は、導電性材料で充填されたビアを備えて、ダイのメタライズされた接続面と導電性経路との間に接続パッドを供し、ビアは、ダイが動作しているときのメタライズされた接続面のホットスポットの位置からメタライズされた接続面の周辺領域に向かって密度が減少するように配置される、パワーモジュールに関する。

【0011】

これにより、動作中、特に温度サイクルが生じるときに接合層にかかる熱応力が低減される。

【0012】

好ましくは、動作中の半導体ダイ内の低温領域に位置するビアの密度が減少する。

【0013】

これにより、低温が生じる場所でＲ_ＴＨが増加する。

【0014】

第２の実施の形態において、ビアは、絶縁層におけるビアの直径よりも大きい長さ及び幅を有する少なくとも１つのキャビティの周りに周辺領域として配置され、ビア及びキャビティは、導電性材料で充填されて、メタライズされた接続面と導電性経路とを接合する接続パッド及び接続ブロックをそれぞれ形成し、接続パッド及び接続ブロックは、モジュールにおいて、ダイと導電層の導電性経路との機械的、電気的及び熱的接合層を供する。

【0015】

これにより、低い熱抵抗と、ダイと基板の導電性経路との間に強固な接合部とを伴う領域を有することが可能となる。

【0016】

絶縁層における貫通孔であるキャビティは、好ましくは、４つのビアの長さ及び幅以上の長さ及び幅を有してもよい。

【0017】

このような実施の形態において、大きなホットスポットよりも上の接続の温度を低減することができ、これにより、基板上の導電性経路とダイのメタライズされた接続面との間の強力な接合部と、接合部におけるより均質な熱分布とが得られる。

【0018】

ビアの分布及びキャビティのサイズは、ダイのメタライズされた接続面のより高い温度領域における接合層の熱抵抗Ｒ_ＴＨを減少させるように、かつ接続面のより低い温度領域における接合層の熱抵抗を増加させるように規定することができ、これにより、パワーモジュールの動作中の接合層及び接続面の温度の均質性を増加させる。

【0019】

絶縁層は、導電性材料で充填されて接続ブロックを供する少なくとも１つの切断キャビティを有するＰＣＢ絶縁層であってもよい。

【0020】

ＰＣＢは、エポキシ樹脂とファイバーガラスとを合わせもつＰＣＢであってもよい。

【0021】

導電性材料は電着銅であってもよい。

【0022】

これにより、従来のＰＣＢ製造技術を使用することができる。

【0023】

本開示は、パワー半導体ダイの上側メタライズされた接続面に接続された上部導電性経路を有する本開示による第１の基板と、パワー半導体ダイの下側メタライズされた接続面に接続された下部導電性経路を有する本開示による第２の基板とを備え、第１の基板及び第２の基板の絶縁層間のパワー半導体ダイの側面の周りにスペーサ層が設けられる、パワーモジュールも提案する。

【0024】

ダイは、１つ以上のビアによりモジュールの一方の側に接続されたコマンドコンタクトを備えることができる。

【0025】

これにより、トランジスタ又は他の３端子構成部品と共に本発明を使用することができる。

【0026】

本開示は、半導体ダイのメタライズされた接続面が機械的、電気的及び熱的に接続される接続領域を有するパワーモジュールを製造するための基板であって、基板は、ＰＣＢ絶縁層を備え、接続領域は、この接続領域の外縁の方向に密度が減少するビアを備え、少なくとも１つのキャビティがビアに囲まれ、基板は、接続領域を備える少なくとも１つの導電性経路を有するＰＣＢ導電層を備える、基板に更に関する。

【0027】

キャビティ及びビアは、好ましくは、導電性材料で充填されて、接続ブロックと接続パッドとの間の接続に少なくとも１つの導電性経路の接続領域を供するように設計される。

【0028】

ビアは、接続領域の中心から接続領域の外縁に向かって密度が減少することが好ましい。

【0029】

本開示は、本開示のパワーモジュールの製造方法であって、ダイのメタライズされた接続面に対向する基板の絶縁層の一方の側に少なくとも１つの導電性経路を設けるステップと、絶縁層にホールを穴あけして、メタライズされた接続面の中心からメタライズされた接続面の周辺領域に向かって密度が減少するビアを形成するステップと、導電性材料でビアを充填し、これにより、メタライズされた接続面と導電性経路との間の電気的接続を供する接続パットを設けるステップとを含む、方法に更に関する。

【0030】

本方法は、少なくとも１つの絶縁層を切断して、ビアによって囲まれた少なくとも１つのキャビティを形成するステップと、キャビティを導電性材料で充填して、接続パッドと共にメタライズされた接続面と導電性経路との間に電気的接続を供する接続ブロックを形成するステップとを含むことができる。

【0031】

ダイはＰＣＢに埋め込むことができ、本方法は、
第１の層にスペーサ層を設けて、ハウジングを有する下部層を形成するステップと、
ハウジング内にパワー半導体ダイを配置するステップと、
エポキシ樹脂を含侵させたファイバーガラス織布のプリプレグ絶縁層をスペーサ層及びダイ上に配置するステップと、
プリプレグ層をプレス硬化して上部層を設けるステップであって、上部層及び下部層は、ダイが埋め込まれている積層体を形成する、ステップと、
下部絶縁層においてダイの第１のメタライズされた面まで穴あけしてビア又はビア及び切断領域を形成し、上部絶縁層においてダイの第２のメタライズされた面まで穴あけしてビア又はビア及び切断領域を形成するステップと、
上部絶縁層及び下部絶縁層におけるビア又はビア及び切断領域を導電性材料で充填して、第１のメタライズされた面と下部絶縁層の外面上の下部導電性経路と電気的接触にある下部接合層と、第２のメタライズされた面と上部絶縁層の外面上の上部導電性経路と電気的接触にある上部接合層とを設けるステップと、
を含む。

【0032】

これにより、多層ＰＣＢに埋め込まれたダイと、ダイの上部メタライズされた面と上部導電性経路との間の強力な接合部と、ダイの下部メタライズされた面と下部導電性経路との間の強力な接合部とについて、２つの接合部の均質な熱特性がもたらされる。

【0033】

ビアは、接合層の中心から周辺に向かって密度が減少する。

【0034】

ビア及びキャビティを形成するために絶縁層を穴あけするステップ及び切断するステップは、ＣＯ_２レーザを用いて行ってもよい。

【0035】

加えて又は独立して、ビア及びキャビティを導電性材料で充填し、導電性経路を設けるステップは、電着法によって行ってもよい。

【0036】

本方法では、絶縁層を穴あけ及び切断するステップより前に、ＵＶレーザを用いてビアの位置及びキャビティ位置よりも上の導電層の一部を除去するステップを含むこともできる。

【0037】

本発明の例示的な実施形態の詳細な説明を、添付図面を参照して下記に論述する。

【図面の簡単な説明】

【0038】

【図1A】従来技術の設計を上から見た図である。

【図1B】従来技術の設計の側面切断図である。

【図2A】第１の実施形態を上から見た図である。

【図2B】第１の実施形態の側面切断図である。

【図2C】第２の実施形態を上から見た図である。

【図2D】第２の実施形態の側面切断図である。

【図3】第２の実施形態に従って作られた、ＰＣＢに埋め込まれたダイを備えるパワーモジュールの側面切断図である。

【図4A】図３のモジュールの例示的な製造ステップを示す。

【図4B】図３のモジュールの例示的な製造ステップを示す。

【図4C】図３のモジュールの例示的な製造ステップを示す。

【図4D】図３のモジュールの例示的な製造ステップを示す。

【図4E】図３のモジュールの例示的な製造ステップを示す。

【図4F】図３のモジュールの例示的な製造ステップを示す。

【図4G】図３のモジュールの例示的な製造ステップを示す。

【図4H】図３のモジュールの例示的な製造ステップを示す。

【図4I】図３のモジュールの例示的な製造ステップを示す。

【図5A】第１の実施形態のモジュールの製造ステップの切断側面図である。

【図5B】第１の実施形態のモジュールの製造ステップの切断側面図である。

【発明を実施するための形態】

【0039】

本開示は、パワー半導体ダイがＰＣＢ（プリント回路基板）、好ましくは多層ＰＣＢ等の基板に位置しているか又は埋め込まれているパワーモジュールに関する。図１Ａ及び図１Ｂは、このようなダイが、従来の接続方法ＥでＰＣＢの第１の側において接続されており、絶縁基板Ａに穴あけされ、電着銅等の導電性材料で充填されたビアで作られた接続パッドＤでＰＣＢの反対側に接続されているモジュールの従来設計技術を示す。

【0040】

このようなパッドＤは、パワー半導体ダイＣのメタライズされた面Ｃ１を、ＰＣＢの絶縁層Ａに関してダイの反対側上のＰＣＢ導電性経路Ｂに接続する。この接続は、規則的に間隔を保っている接続パッドＤで行われる。図１Ａでは、基板を上から見ており、絶縁層Ａの下に点線で示されるダイＣを基板が有し、充填されたビアで作成された接続パッドがダイのメタライズされた面よりも上に又は下に規則的に間隔を保って配置されていることがわかる。接続パッド列のレベルでの側面切断図である図１Ｂでは、導電性材料で充填されたビアがダイＣのメタライズされた面Ｃ１から導電性経路Ｂまで延在していることがわかる。

【0041】

この従来の設計によれば、ダイのメタライズされた面と導電性経路との間の良好な接続が得られるが、パワー半導体の電流サイクル時に熱応力を受け、これにより、パッドの破損を引き起こす可能性があり、暫く作動した後にモジュールが故障することになる場合がある。

【0042】

このような均一なビアパターンでは、パワー半導体ダイ上で温度が一定ではないので、パワー半導体ダイのより温度が高い領域で早期劣化が生じる。この劣化は、関係する領域の温度を上昇させて、これにより、劣化を更に加速させ、ＰＣＢ埋め込みダイの信頼性を大幅に低下させる可能性がある。このような設計では、電力変換システムにおけるパワーモジュールの重要な位置付けとその高いコストがゆえに今日のパワーエレクトロニクスの主な関心事の１つであるパワーモジュールの信頼性には対処できない。ダイがＰＣＢ基板内部のビアのみにより接続されているこのようなＰＣＢ埋め込みダイの技術は、パワー半導体ダイの信頼性及び効率を増加させることができる。しかしながら、特定の環境では、例えば銅、ＦＲ４と、Ｓｉ、ＳｉＣ又はＧａＮといった異なる材料間の温度膨張係数の差異による故障は避けられない。それゆえ、機械的応力が疲労損傷を引き起こし、結果としてＰＣＢの層間剥離及びアセンブリの破損に繋がることになる。

【0043】

パワーモジュールが図１Ａ及び図１Ｂのパワーモジュールに類似している図２Ａ及び図２Ｂによる本開示の第１の実施形態において、パワー半導体ダイ２は、ダイ２に関して絶縁層１０ａの反対側に位置する、基板１ａの導電性経路１１ａにも接続されている。

【0044】

基板は、基板の導電層上の導電性経路１１ａへの接続領域１３を有する。半導体ダイのメタライズされた接続面２１ａは、図２Ｂに見られるように、このような導電性経路１１ａに機械的、電気的及び熱的に接続される。本設計では、絶縁層１０ａの接続領域は、導電性材料で充填されたビアで作成された、かつ、接続されるメタライズされた面の中心部における高密度パッドであるパッド４１ａ等と、このような中心部を囲む第１の低密度のパッド４１ａ’と、メタライズされた面の周辺領域の近傍において接続される更なる低密度のパッド４１ａ’’とを供するように組織化された、パッドを備える。

【0045】

この設計によれば、ビアは、ダイが動作しているときのメタライズされた接続面のホットスポットの位置からメタライズされた接続面の周辺領域に向かって密度が減少するように配置されている。通常、動作中のダイのホットスポットはダイの中心にあるが、このようなスポットは中心からずれている場合があり、そのような場合、高密度ビアパターンも中心からずれることになる。

【0046】

図２Ｃ及び図２Ｄによる第２の実施形態において、好ましくは、４つのビアの長さ及び幅以上の長さ及び幅を有するキャビティが、ダイのホットスポット上に作成され、キャビティ及びビアは、パワー半導体ダイのメタライズされた接続面と導電性経路１１ａとの間を接続するために、導電性材料７で充填されて、接続ブロック４２ａ並びに密度が減少する接続パッド４１ａ’及び４１ａ’’をそれぞれ提供している。

【0047】

パワー半導体に用いられるダイの寸法は、通常２ｍｍ×２ｍｍ～８ｍｍ×８ｍｍの間であり、ホットスポット領域は、構成部品のサイズに応じて通常約０．５ｍｍ～１ｍｍの直径を有する。そして、ホットスポットを覆い、温度を低下させ、着想を与えるために、導電性部材で充填されたキャビティは、ホットスポットのサイズに応じて０．５ｍｍよりも大きい長さ及び幅をそれぞれ有してもよく、一方でビアは約４０μｍ～０．５ｍｍの直径を有する。キャビティは、ホットスポットの構成に応じて正方形、長方形又は円形であってもよい。

【0048】

この第２の実施形態によれば、メタライズされた接続面２１ａと導電性経路１１ａとを接合している接続パッド４１ａ及び接続ブロック４２ａは、モジュールにおいて、ダイと導電層の導電性経路との機械的、電気的及び熱的接合層を形成している。

【0049】

この設計では、接続ブロックは、ダイのより温度が高い領域に対応しており、接続パッドよりも低い熱抵抗をもたらし、したがって導電性経路へのダイの接続領域においてより均質な温度をもたらし、これにより動作中のパワーモジュールの熱サイクルの間に接続の低減された熱応力を通じてモジュールの寿命を延ばす。したがって、熱－機械的応力がアセンブリ上に十分に再分配され、温度変動によって引き起こされる疲労機構が減少し、ＰＣＢ埋め込みダイの寿命が改善される。

【0050】

温度の均質性を高めるために、ビア３ａの分布及びキャビティ５ａのサイズは、ダイのメタライズされた接続面のより高い温度領域（例えばダイの中心の温度が高い領域）における接合層の熱抵抗Ｒ_ＴＨを減少させ、かつ接続面のより温度が低い領域（例えばダイの周辺）における接合層の熱抵抗を増加させるように規定され、したがってパワーモジュールの動作中の接合層及び接続面の温度の均質性を改善する。特に、示したような分布において、ビア３ａは、ダイの表面の中心から周辺に向かう温度の減少に追従するように、キャビティ５ａから周辺領域の外縁に向かって密度が減少するように設けられている。加えて、ダイが低温スポットを備える場合、動作中の半導体ダイ内の温度減少領域に位置するビア３ａの密度を減少させてもよい。

【0051】

絶縁層１０ａは、キャビティ５ａが設けられ、当該接続ブロック４２ａを設けるために導電性材料７で充填されたＰＣＢ絶縁層とすることができ、導電性材料は電着銅とすることができる。

【0052】

図３に示すように、パワーモジュールは、２つのＰＣＢ基板間にパワー半導体ダイ２を埋め込むことができ、モジュールは、パワー半導体ダイ２の上部メタライズされた接続面２１ｂに接続された上部導電性経路１１ｂを有する上部基板１０ｂと、パワー半導体ダイ２の下部メタライズされた接続面２１ａに接続された下部導電性経路１１ａを有する下部基板１０ａとを備えることができる。このような場合、上部基板と下部基板とを平行に保つために、第１の基板及び第２の基板の絶縁層間のパワー半導体ダイの側面の周囲にスペーサ層６が設けられる。

【0053】

ダイの上側とダイの下側との両方の接続パターンは類似しており、密度が減少する上部接続パッド４１ｂ’、４１ｂ’’によって囲まれた上部接続ブロック４２ｂは、ダイの（図４Ａに見られる）上部メタライズされた面２１ｂを上部導電性経路１１ｂに接続し、密度が減少する下部接続パッド４１ａ’，４１ａ’’によって囲まれた下部接続ブロック４２ａは、ダイの下部メタライズされた面２１ａを下部導電性経路１１ａに接続する。

【0054】

本開示はまた、第１の実施形態については図４Ａ～図４Ｅ及び図５Ａ、図５Ｂに開示されているように、第２の実施形態については図４Ａ～図４Ｉ、図３に開示されているように、ダイがＰＣＢに埋め込まれたパワーモジュールの製造方法にも関する。図４Ａ～図４Ｅは、３層ＰＣＢにダイを埋め込むことに関する。図４Ｅは、ダイ２のメタライズされた接続面２１ａ、２１ｂに対向する基板１０ａ、１０ｂの絶縁層の一方の側に少なくとも１つの導電性経路１１ａ、１１ｂを設けるステップに関する。図４Ｆおよび図４Ｉは、絶縁層にホールを穴あけしてビア３ａ、３ｂを形成するステップと、少なくとも１つの絶縁層にホールを切り開けてキャビティ５ａ、５ｂを形成するステップとに関する。図４Ｇは、ビア及びキャビティを導電性材料７で充填し、これによりメタライズされた接続面と導電性経路との間の電気的接続を供する接続ブロック４２ａ、４２ｂ及び接続パッド４１ａ’、４１ａ’’、４１ｂ’、４１ｂ’’を設けるステップに関する。

【0055】

キャビティは、パワー半導体の内部レイアウトに応じて予め決定される位置、又は予め測定される位置を有するダイのホットスポットに対応する。

【0056】

図４Ｈは、導電性経路１１ａが堆積される下部層を実現するための第１のステップについて説明している。

【0057】

第１の実施形態による図４Ｅのステップに続くステップである図５Ａは、第２の実施形態についての図４Ｆと同様のステップにおいて、第１の側のメタライズされた接続面領域の中心から境界に向かって密度が減少するビアホール３ｂ、３ｂ’、３ｂ’’を穴あけすることに関する。図５Ｂは、可変密度ビアを有する完成した両側接続を示す。図４Ｇ～図４Ｉのステップと等価なステップの図面は、工程が類似しているような実施形態に対しては省略され、キャビティは高密度ビアに置き換えられる。

【0058】

可変密度ビアは、モジュールの両側で、中心に高密度ビア３ａ、３ｂを、中間位置に中密度ビア３ａ’、３ｂ’を、そして接続領域の境界近くに低密度ビア３ａ’’、３ｂ’’を備える。

【0059】

多層基板又はＰＣＢにおける埋め込みパワー半導体ダイの場合において、第２の実施形態に対応して両側接続するための方法は、
図４Ａのように、第１の積層層１０ａにスペーサ層６を設けて、ハウジング１２を有する下部層を形成することと、
図４Ｂのように、ハウジングにパワー半導体ダイ２を配置することと、
図４Ｃのように、エポキシ樹脂を含浸させたファイバーガラス織布のプリプレグ絶縁層１０ｃをスペーサ層及びダイ上に配置することと、
図４Ｄのように、プリプレグ層をプレス硬化（５１、５２、５３）して上部層１０ｂを設けることであって、上部層１０ｂ及び下部層１０ａは、ダイが埋め込まれる積層体を形成することと、
図４Ｅのように、絶縁層１０ｂ上に導電性経路１１ｂを設けることと、
図４Ｆのように、上部絶縁層１０ｂにおいてダイの第１のメタライズされた面２１ｂまで穴あけして、ビア３ｂ及び切断領域５ｂを設けることと、
上部絶縁層１０ｂにおけるビア３ｂ及び切断領域５ｂを導電性材料７で充填して、第１のメタライズされた面と電気的に接触するパッド４１ｂ’及び接続ブロック４２ｂを有する上部接合層を設け、そして下部絶縁層の外面に下部導電性経路を設けることと、
を含むことができる。

【0060】

そして、下部接合層は、同様の方法で、図４Ｈの接続経路１１ａを設けることと、図４Ｉのビア３ａ及びキャビティ５ａを穴あけによって設けることと、図３のビア及びキャビティにおいてビア及びキャビティを導電性材料７で充填することとによって下部接合層が作成され、完成したモジュールが得られる。

【0061】

導電性経路を設けて、ビア及びキャビティを穴あけし充填するこれらのステップは、図４Ｆ～図４Ｉ又は図５Ａ、図５Ｂに示されるような順序で行われてもよいが、メタライズされた手段並びに穴あけ及び切断手段等の利用可能な処理手段に応じて積層体の両側で同時に行ってもよい。

【0062】

絶縁層にホールを穴あけし、絶縁層を切断して切断領域を形成するステップは、好ましくは、基板の絶縁層を貫通するがダイのメタライズされた面を貫通しないＣＯ_２レーザを用いて行われる。

【0063】

導電性経路が基板の絶縁面上に存在する場合には、絶縁層にホールを穴あけし切断するステップより前に、ＵＶレーザを用いてホールの位置及び切断領域位置よりも上の導電層の一部を除去するステップを含むことができる。ビア及び切断領域を導電性材料で充填すること、及び導電性経路を設けることは、電着法又はＰＣＢ実現の分野で知られた他の工程によって行ってもよい。

【0064】

加えて、当技術分野において知られているように、トランジスタ等の３端子構成部品について、信号端子への接続が設けられてもよい。

【0065】

以下の特許請求の範囲による本発明は、上記の説明に限定されるものではなく、特に、上述したように、ビアを穴あけする及びキャビティを切断する前又は後に、単数又は複数の導電性経路が設けられてもよい。加えて、ＰＣＢは、更なる層が設けられてもよく、２つ以上のホットスポットを有するダイの場合には２つ以上のキャビティが考慮されてもよい。

【図1A】

【図1B】

【図2A】

【図2B】

【図2C】

【図2D】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図4H】

【図4I】

【図5A】

【図5B】