特許 7607826 デジタル回路設計を支援する装置、デジタル回路設計を支援する方法、および、デジタル回路設計を支援するプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-19

(45)【発行日】2024-12-27

(54)【発明の名称】デジタル回路設計を支援する装置、デジタル回路設計を支援する方法、および、デジタル回路設計を支援するプログラム

(51)【国際特許分類】

   G06F 30/32 20200101AFI20241220BHJP

【ＦＩ】

G06F30/32

【請求項の数】 11

(21)【出願番号】P 2024504086

(86)(22)【出願日】2022-03-02

(86)【国際出願番号】 JP2022008868

(87)【国際公開番号】W WO2023166609

(87)【国際公開日】2023-09-07

【審査請求日】2024-01-19

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】深井 哲人

(72)【発明者】

【氏名】石山 悠太

【審査官】合田 幸裕

(56)【参考文献】

【文献】特開２０１０－２６２４１２（ＪＰ，Ａ）

【文献】特開２００１－３４４２９８（ＪＰ，Ａ）

【文献】国際公開第２０２１／１３１５７２（ＷＯ，Ａ１）

【文献】特開２０１１－２５８１２４（ＪＰ，Ａ）

【文献】特開２０１２－０８９０５４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３０／００ － ３０／３９８

ＩＥＥＥ Ｘｐｌｏｒｅ

ＪＳＴＰｌｕｓ（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

デジタル回路設計を支援する装置であって、
メモリマップを生成するメモリマップ生成部と、
前記メモリマップに基づいて、ハードウェア記述を生成するハードウェア記述生成部とを備え、
前記ハードウェア記述生成部は、外部回路が前記メモリマップの回路と通信するためのポートの記述を生成し、
前記ポートの記述は、前記メモリマップに含まれるレジスタのバスを経由する書込回路および読込回路とは別の回路の記述である、装置。

【請求項2】

前記ポートの記述は、前記レジスタの現在値を、前記レジスタ単位で読み出すためのポートの記述を含む、請求項１に記載の装置。

【請求項3】

前記ポートの記述は、前記レジスタに対して前記読込回路を介した読込処理が発生したときに、前記読込回路に出力する値を入力するためのポートの記述を含む、請求項１または２に記載の装置。

【請求項4】

前記ポートの記述は、前記レジスタに更新値を入力するためのポートの記述を含む、請求項１～３のいずれか１項に記載の装置。

【請求項5】

前記ポートの記述は、前記レジスタに対して前記書込回路を介した書込処理が発生したときに、前記書込処理の発生を示す信号を前記外部回路に出力するためのポートの記述を含む、請求項１～４のいずれか１項に記載の装置。

【請求項6】

前記ポートの記述は、前記書込回路から入力された値を前記外部回路に出力するためのポートの記述を含む、請求項１～５のいずれか１項に記載の装置。

【請求項7】

前記ポートの記述は、前記レジスタに対して前記読込回路を介した読込処理が発生したときに、前記読込処理の発生を示す信号を前記外部回路に出力するためのポートの記述を含む、請求項１～６のいずれか１項に記載の装置。

【請求項8】

前記レジスタのオプションの入力を受け付けるインターフェイスをさらに備え、
前記メモリマップは、前記オプションを含み、
前記ハードウェア記述生成部は、前記オプションに基づいて、前記ポートの記述を生成する、請求項１～７のいずれか１項に記載の装置。

【請求項9】

前記オプションは、前記メモリマップに前記レジスタを生成しないためのオプションを含む、請求項８に記載の装置。

【請求項10】

コンピュータによって実行されるデジタル回路設計を支援する方法であって、
メモリマップを生成するステップと、
前記メモリマップに基づいて、ハードウェア記述を生成するステップとを含み、
前記ハードウェア記述を生成するステップは、外部回路が前記メモリマップの回路と通信するためのポートの記述を生成するステップを含み、
前記ポートの記述は、前記メモリマップに含まれるレジスタのバスを経由する書込回路および読込回路とは別の回路の記述である、方法。

【請求項11】

デジタル回路設計を支援するプログラムであって、
メモリマップを生成するステップと、
前記メモリマップに基づいて、ハードウェア記述を生成するステップとをコンピュータに実行させ、
前記ハードウェア記述を生成するステップは、外部回路が前記メモリマップの回路と通信するためのポートの記述を生成するステップを含み、
前記ポートの記述は、前記メモリマップに含まれるレジスタのバスを経由する書込回路および読込回路とは別の回路の記述である、プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、デジタル回路設計を支援する技術に関し、より特定的には、各種ハードウェア記述を自動生成する技術に関する。

【背景技術】

【0002】

デジタル回路等のハードウェア設計の分野において、メモリマップまたはレジスタマップと呼ばれる、アドレスと記憶領域（レジスタ）の対をなした概念が存在する。メモリマップに含まれる各レジスタは、Ｗ（書込可：ライトオンリー）、Ｒ（読込可：リードオンリー）、ＲＷ（読書可）等の属性の他に、それ以外の様々な機能を有する場合がある。

【0003】

ハードウェアの設計過程では、一般的に、まずメモリマップが作成され、メモリマップ内で定義された各レジスタの属性および機能定義を元にハードウェア記述が作成される。さらに、ハードウェア記述に基づいて、ハードウェアが製造される。ハードウェア記述言語によっては、メモリマップで定義された各レジスタの属性情報等に基づいて、ハードウェア記述を自動生成する技術が存在する。

【0004】

従来のハードウェア記述の自動生成技術は、レジスタの主たる属性であるＷ（書込可）、Ｒ（読込可）、ＲＷ（読書可）の記述の生成にしか対応していなかった。そのため、書き込みを行う対象のレジスタと読み込みを行う対象のレジスタが異なる回路、または、通常の読込回路または書込回路とは異なる回路からのアクセスによるレジスタの書き換えが発生する回路といった特殊機能を有する回路のハードウェア記述を自動生成することはできなかった。その結果、これらの特殊機能を実現するには、ユーザが自動生成されたハードウェア記述に特殊機能の記述を加筆修正する必要があった。

【0005】

ハードウェア記述に手動での加筆修正を行う場合、特殊機能も実現可能になるが、一方で、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ、および、特殊機能の記述の反映作業による工数の増大が発生し得る。そのため、ハードウェア設計をより効率的に支援する技術が必要とされている。

【0006】

デジタル回路設計を支援する技術に関し、例えば、特開２００５－３０９５８４号公報（特許文献１）は、「ハードウェア記述言語によって予め定義され、かつレジスタと組み合わせ回路との組み合わせからなるデジタル回路の内部における布線と、デジタル回路と外部との間の布線との双方もしくは何れか一方を示す未定の語を含んで構成されたテンプレートが予め登録されたデータベースと、内部における布線と、デジタル回路と外部との間の布線とがレジスタに対する情報の引き渡しとして予め定義されたデジタル回路の設計仕様が格納された記憶手段と、未定の語に設計仕様として定義されたレジスタに対する情報の引き渡しを示す語を代入することによって、デジタル回路をハードウェア記述言語で示すステートメントの列を生成する仕様反映手段とを備えて構成される」デジタル回路設計支援装置を開示している（［要約］参照）。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２００５－３０９５８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

特許文献１に開示された技術によると、読込回路または書込回路以外の特殊機能の回路についてのハードウェア記述を自動生成することができない。したがって、読込回路または書込回路以外の特殊機能の回路についてのハードウェア記述を自動生成するための技術が必要とされている。

【0009】

本開示は、上記のような背景に鑑みてなされたものであって、ある局面における目的は、読込回路または書込回路以外の特殊機能の回路についてのハードウェア記述を自動生成するための技術を提供することにある。

【課題を解決するための手段】

【0010】

ある実施の形態に従うと、デジタル回路設計を支援する装置が提供される。装置は、メモリマップを生成するメモリマップ生成部と、メモリマップに基づいて、ハードウェア記述を生成するハードウェア記述生成部とを備える。ハードウェア記述生成部は、外部回路がメモリマップの回路と通信するためのポートの記述を生成する。ポートの記述は、メモリマップに含まれるレジスタのバスを経由する書込回路および読込回路とは別の回路の記述である。

【発明の効果】

【0011】

ある実施の形態に従うと、読込回路または書込回路以外の特殊機能の回路についてのハードウェア記述を自動生成することが可能である。

【0012】

この開示内容の上記および他の目的、特徴、局面および利点は、添付の図面と関連して理解される本開示に関する次の詳細な説明から明らかとなるであろう。

【図面の簡単な説明】

【0013】

【図1】ある実施の形態に従うハードウェア設計支援のための装置１００の機能の概要の一例を示す図である。

【図2】装置１００のハードウェア構成の一例を示す図である。

【図3】ソフトウェア３００の機能ブロックの一例を示す図である。

【図4】ＵＩ（User Interface）３０４の第１の例を示す図である。

【図5】ＵＩ３０４の第２の例を示す図である。

【図6】レジスタ設定項目５３０に入力可能な設定値の一例を示す図である。

【図7】ハードウェア記述における最上位階層の記述の一例を示す図である。

【図8】ハードウェア記述におけるバスプロトコル制御の記述の一例を示す図である。

【図9】ＲＷ属性のレジスタ１２１のハードウェア記述の一例を示す図である。

【図10】ハードウェア記述９００に対応する回路の一例を示す模式図である。

【図11】Ｗ属性のレジスタ１２１のハードウェア記述の一例を示す図である。

【図12】ハードウェア記述１１００に対応する回路の一例を示す模式図である。

【図13】Ｒ属性の回路の一例を示す模式図である。

【図14】オプション設定項目５３３の値が「ｓｐ」であるときのレジスタ１２１のハードウェア記述の第１の例を示す図である。

【図15】ハードウェア記述１４００に対応する回路の一例を示す模式図である。

【図16】オプション設定項目５３３の値が「ｓｐ」であるときのレジスタ１２１のハードウェア記述の第２の例を示す図である。

【図17】ハードウェア記述１６００に対応する回路の一例を示す模式図である。

【図18】オプション設定項目５３３の値が「ｓｎ」であるときのレジスタ１２１のハードウェア記述の一例を示す図である。

【図19】ハードウェア記述１８００に対応する回路の一例を示す模式図である。

【図20】装置１００によるハードウェア記述の生成手順の一例を示す図である。

【発明を実施するための形態】

【0014】

以下、図面を参照しつつ、本開示に係る技術思想の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

【0015】

＜Ａ．デジタル回路設計を支援する装置の機能の概要＞
図１は、本実施の形態に従うハードウェア設計支援のための装置１００の機能の概要の一例を示す図である。装置１００は、ハードウェア設計支援用のソフトウェア３００を実行することで、読込回路または書込回路以外の特殊機能の回路についての記述を含むハードウェア記述を生成する。

【0016】

なお、本明細書において、「装置」との用語は、１または複数の装置からなる構成、サーバ、クラウド環境に構築された仮想マシンもしくはコンテナ、または、これらの少なくとも一部から構成されるシステムを包含する。また、装置は、パーソナルコンピュータ、ワークステーション、サーバ装置、タブレット、スマートフォン等の情報処理装置を含んでいてもよく、また、これらの組合せであってもよい。ある局面において、装置１００は、ディスプレイおよびキーボード等の入出力機器と接続されて、ユーザに使用されてもよい。他の局面において、装置１００は、ネットワークを介して、クラウドサービスまたはウェブアプリケーションとして、ユーザに各種機能を提供してもよい。この場合、ユーザは、自身の端末にインストールされたブラウザまたはクライアントソフトウェアを介して、装置１００の機能を使用し得る。

【0017】

また、本明細書において、「ハードウェア記述」または「記述」との用語は、ハードウェア記述言語（HDL: Hardware Description Language）によって記述された、回路全体の記述、回路の一部分もしくは一機能の記述、または、これらの記述を含むファイル（ハードウェア記述ファイル）を意味する。

【0018】

装置１００（ソフトウェア３００）は、主に３つの機能を提供する。第１の機能は、メモリマップに含まれる各レジスタに対して、読込回路または書込回路以外の特殊機能の回路を定義、および、レジスタの有無を定義するための第１の機能である。第２の機能は、読込回路または書込回路以外の特殊機能の回路を定義、および、レジスタの有無の情報を含むメモリマップを表すファイルを生成する機能である。第３の機能は、メモリマップを表すファイルから、読込回路または書込回路以外の特殊機能の回路、および／または、レジスタを内包しない回路を含むハードウェア記述を自動生成する機能である。ここでの「特殊機能の回路」とは、読込回路または書込回路と異なり、バスプロトコル制御回路およびバスを介さずに、レジスタと通信するポート（図９～図１９に示される各ポート）等である。

【0019】

まず、第１の機能（メモリマップに含まれる各レジスタに対して、読込回路または書込回路以外の特殊機能の回路を定義、および、レジスタの有無を定義するための機能）について説明する。

【0020】

回路１１０は、ユーザが設計する予定の回路であり、主な構成として回路１２０およびユーザ回路１３０を含む。回路１２０は、装置１００により生成されるメモリマップに基づいて設計される回路である。ユーザ回路１３０は、ユーザ定義の回路であり、必要に応じて回路１２０と通信し得る。

【0021】

回路１２０は、１つ以上のレジスタ１２１と、バスプロトコル制御回路１２２とを含む。ある局面において、レジスタ１２１は、１つ以上のフリップフロップ回路を含むレジスタであってもよい。この場合、１つのレジスタ１２１は、あるまとまった機能等を示す「レジスタの単位」として扱われ得る。他の局面において、レジスタ１２１は、１つのフリップフロップ回路を示していてもよい。この場合、複数のレジスタ１２１をまとめたものが、あるまとまった機能等を示す「レジスタの単位」として扱われ得る。バスプロトコル制御回路１２２は、レジスタ１２１に通信機能を提供する回路である。レジスタ１２１が、Ｒ属性（読込可）、Ｗ属性（書込可）またはＲＷ属性（読書可）のいずれかの属性を備える場合、他の回路は、バスプロトコル制御回路１２２およびバスを介して、レジスタ１２１からのデータの読み込み、レジスタ１２１へのデータの書き込みを実行し得る。

【0022】

レジスタ１２１に対するＲ属性およびＷ属性の処理は、全てバスプロトコル制御回路１２２を介して実行される。しかしながら、回路１１０が備えるべき機能によっては、ユーザ回路１３０は、バスプロトコルを使用せずに（バスプロトコル制御回路１２２およびバスを経由せずに）レジスタ１２１と通信する必要がある。そこで、装置１００は、ユーザに対して、メモリマップに含まれる各レジスタ１２１の各々について、Ｒ属性、Ｗ属性、ＲＷ属性に加えて、特殊機能を設定するための手段を提供する。ユーザは、ＵＩ３０４（図３参照）を介して、Ｒ属性、Ｗ属性、ＲＷ属性に加えて、レジスタ１２１の各々に特殊機能を設定することができる。これにより、装置１００は、Ｒ属性、Ｗ属性、ＲＷ属性の回路（回路１４０）に加えて、従来のハードウェア記述の自動生成技術では自動生成することができなかった回路１４５を生成することができる。装置１００は、一例として、レジスタ１２１またはレジスタ１２１に含まれるビットごとのオプションを受け付けることで、特殊機能の回路の生成の有無を決定してもよい。

【0023】

さらに、装置１００は、各レジスタ１２１に対するオプションを受け付けることで、レジスタ１２１を内包しない回路を生成し得る。レジスタ１２１を内包しない回路とは、記憶領域（フリップフロップ回路）を有さない回路である。ただし、レジスタ１２１を内包しない回路は、記憶領域以外のバスプロトコル制御回路、読込回路、書込回路、その他の特殊機能の回路を備えていてもよい。

【0024】

次に、第２の機能（読込回路または書込回路以外の特殊機能の回路を定義、および、レジスタの有無の情報を含むメモリマップを表すファイルを生成するための機能）について説明する。

【0025】

装置１００は、第１の機能により定義されたメモリマップを表すファイルを生成する。ここでの「メモリマップを表すファイル」とは、例えば、ＩＰ－ＸＡＣＴファイル（ｘｍｌ（Extensible Markup Language）ファイル）である。ＩＰ－ＸＡＣＴファイルは、ＩＥＥＥ－１６８５規格（ＩＰ－ＸＡＣＴ）によって定められた規格に従うファイルである。装置１００は、Ｒ属性、Ｗ属性、ＲＷ属性以外の特殊機能を含む、および／または、一部または全てのレジスタ１２１を内包しないメモリマップを表すＩＰ－ＸＡＣＴファイルを生成する。こうすることで、装置１００は、メモリマップに含まれる特殊機能の記述についても、ハードウェア構成に依存せずに、再利用性を高めることができる。

【0026】

最後に、第３の機能（メモリマップを表すファイルから、読込回路または書込回路以外の特殊機能の回路、および／または、レジスタを内包しない回路を含むハードウェア記述を自動生成するための機能）について説明する。

【0027】

装置１００は、特殊機能の記述を含むメモリマップを表すファイルを解釈し、ハードウェア記述を生成する。当該ハードウェア記述は、Ｒ属性、Ｗ属性、ＲＷ属性以外の特殊機能、および／または、レジスタ１２１の内包の有無等の従来自動生成できなかった記述も含む。

【0028】

装置１００は、上記の３つの機能を備えることで、ユーザがメモリマップの記述を変更した場合でも、特殊機能、および／または、レジスタ１２１の内包の有無等を表す記述を自動生成し得る。これにより、装置１００は、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ、および、反映作業による工数の増大を抑制し得る。

【0029】

＜Ｂ．装置のハードウェアおよびソフトウェアの構成＞
図２は、装置１００のハードウェア構成の一例を示す図である。図２を参照して、装置１００のハードウェア構成について説明する。装置１００は、主たる構成として、プロセッサ２０１と、メモリ２０２と、ストレージ２０３と、出力ＩＦ（Interface）２０４と、入力ＩＦ２０５と、通信ＩＦ２０６と、外部機器ＩＦ２０７と、内部バス２０８とを備える。ある局面において、装置１００は、図２に示されるハードウェアの組み合わせによりサーバ、クラスタ、クラウド環境として実現されてもよい。

【0030】

プロセッサ２０１は、装置１００の各種機能を実現するためのソフトウェア３００を実行し得る。プロセッサ２０１は、例えば、少なくとも１つの集積回路によって構成される。集積回路は、例えば、少なくとも１つのＣＰＵ（Central Processing Unit）、少なくとも１つのＧＰＵ（Graphics Processing Unit）、少なくとも１つのＦＰＧＡ（Field Programmable Gate Array）、少なくとも１つのＡＳＩＣ（Application Specific Integrated Circuit）またはこれらの組み合わせによって構成されてもよい。

【0031】

メモリ２０２は、プロセッサ２０１によって実行されるソフトウェア３００と、プロセッサ２０１によって参照されるデータとを格納する。ある局面において、メモリ２０２は、ＤＲＡＭ（Dynamic Random Access Memory）またはＳＲＡＭ（Static Random Access Memory）等によって実現されてもよい。

【0032】

ストレージ２０３は、不揮発性メモリであり、プロセッサ２０１によって実行されるソフトウェア３００およびプロセッサ２０１によって参照されるデータを格納してもよい。その場合、プロセッサ２０１は、ストレージ２０３からメモリ２０２に読み出されたソフトウェア３００を実行し、ストレージ２０３からメモリ２０２に読み出されたデータを参照する。ある局面において、ストレージ２０３は、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）またはフラッシュメモリ等によって実現されてもよい。

【0033】

出力ＩＦ２０４は、ブラウン管ディスプレイ、液晶ディスプレイまたは有機ＥＬ（Electro-Luminescence）ディスプレイ等の任意の出力装置に接続され得る。ある局面において、出力ＩＦ２０４は、ＵＳＢ（Universal Serial Bus）端子、Ｄ－ｓｕｂ端子、ＤＶＩ（Digital Visual Interface）端子およびＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）端子等によって実現されてもよい。

【0034】

入力ＩＦ２０５は、キーボード、マウス、タッチパッドまたはゲームパッド等の任意の入力装置に接続され得る。ある局面において、入力ＩＦ２０５は、ＵＳＢ端子、ＰＳ／２端子およびＢｌｕｅｔｏｏｔｈ（登録商標）モジュール等によって実現されてもよい。

【0035】

通信ＩＦ２０６は、有線または無線のネットワーク機器と接続される。ある局面において、通信ＩＦ２０６は、有線ＬＡＮ（Local Area Network）ポートおよびＷｉ-Ｆｉ（登録商標）（Wireless Fidelity）モジュール等によって実現されてもよい。他の局面において、通信ＩＦ２０６は、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）、ＵＤＰ（User Datagram Protocol）等の通信プロトコルを用いてデータを送受信してもよい。

【0036】

外部機器ＩＦ２０７は、プリンタ、スキャナおよび外付けＨＤＤ等の任意の外部機器に接続され得る。ある局面において、外部機器ＩＦ２０７は、ＵＳＢ端子等によって実現されてもよい。

【0037】

内部バス２０８は、プロセッサ２０１、メモリ２０２、ストレージ２０３、出力ＩＦ２０４、入力ＩＦ２０５と、通信ＩＦ２０６および外部機器ＩＦ２０７の一部または全てを、直接的にまたは間接的に相互に通信可能に接続する。

【0038】

図３は、ソフトウェア３００の機能ブロックの一例を示す図である。図３を参照して、ソフトウェア３００が備える機能ブロックについて説明する。ある局面において、図３に示される各機能ブロックの一部または全ては、プログラムモジュール、ライブラリ、独立して相互に通信可能なサービスとして実現されてもよい。

【0039】

ソフトウェア３００は、主たる構成として、メモリマップ生成部３０１と、ＩＰ－ＸＡＣＴ生成部３０２と、ハードウェア記述生成部３０３と、ＵＩ３０４とを備える。

【0040】

メモリマップ生成部３０１は、ＵＩ３０４を介して入力された各種設定から、メモリマップを生成する。生成されるメモリマップは、１つ以上のレジスタ１２１を含み得る。また、各レジスタ１２１には、初期値、属性（Ｒ属性、Ｗ属性、ＲＷ属性）、オプション（特殊機能の有無、レジスタ１２１（記憶領域）の有無）が設定される。メモリマップ生成部３０１は、生成したメモリマップをＩＰ－ＸＡＣＴ生成部３０２に出力する。

【0041】

ＩＰ－ＸＡＣＴ生成部３０２（中間ファイル生成部とも呼べる）は、メモリマップ生成部３０１が出力したメモリマップをＩＰ－ＸＡＣＴファイル（ｘｍｌファイル）に変換する。ＩＰ－ＸＡＣＴ生成部３０２は、生成したＩＰ－ＸＡＣＴファイルをハードウェア記述生成部３０３に出力する。生成されるＩＰ－ＸＡＣＴファイルは、レジスタ１２１の初期値、属性、オプションの情報を含む。ある局面において、ＩＰ－ＸＡＣＴ生成部３０２は、メモリマップからＩＰ－ＸＡＣＴ（ｘｍｌ）ファイル以外の任意のフォーマットのファイルを生成してもよい。この場合、装置１００は、生成されたＩＰ－ＸＡＣＴ（ｘｍｌ）ファイル以外のフォーマットのファイルから、ハードウェア記述を生成する。

【0042】

ハードウェア記述生成部３０３は、ＩＰ－ＸＡＣＴファイル（ｘｍｌファイル）からハードウェア記述を生成する。生成されるハードウェア記述は、各レジスタ１２１の属性（Ｒ属性、Ｗ属性、ＲＷ属性）に加えて、オプションで指定された機能を実現するための記述を含む。ある局面において、ハードウェア記述生成部３０３は、メモリマップからハードウェア記述を直接生成してもよい。

【0043】

ＵＩ３０４は、メモリマップの各種設定を受付可能に構成される。ソフトウェア３００がウェブアプリケーションである場合、装置１００は、ＵＩ３０４をユーザの端末に配信する。端末は、ブラウザまたはクライアントソフトウェアを用いてＵＩ３０４をディスプレイに表示し得る。また、ＵＩ３０４は、生成されたＩＰ－ＸＡＣＴファイルおよびハードウェア記述の両方または片方を出力する。ＵＩ３０４は、ユーザからの操作に基づいて、生成されたＩＰ－ＸＡＣＴファイルおよびハードウェア記述の両方を出力するか、いずれか片方を出力するかを決定してもよい。また、ＵＩ３０４は、ハードウェア記述を１つまたは複数のファイル（ハードウェア記述ファイル）として出力してもよい。

【0044】

＜Ｃ．ＵＩ３０４の一例＞
次に図４～図６を参照して、装置１００（ソフトウェア３００）が提供するＵＩ３０４の一例について説明する。ユーザは、ＵＩ３０４を介して、初期値、属性（Ｒ属性、Ｗ属性、ＲＷ属性）に加えて、オプション（特殊機能の有無、レジスタ１２１の有無）を入力し得る。

【0045】

図４は、ＵＩ３０４の第１の例を示す図である。画面４００は、ＵＩ３０４の一部である。画面４００は、レジスタマップの最上位階層およびバスプロトコル情報等の設定画面である。画面４００は、インターフェイス設定項目４０１と、モジュール名設定項目４０２と、データ幅設定項目４０３と、レジスタマップ設定項目４０４と、ポート設定項目４０５とを含む。各設定項目は、選択式の設定項目であってもよいし、入力式の設定項目であってもよい。

【0046】

インターフェイス設定項目４０１は、レジスタ１２１にアクセスするためのバスプロトコル情報を設定するための項目である。バスプロトコル情報は、一例として、AXI4-LiteおよびAvalon等を含み得る。ハードウェア記述生成部３０３は、インターフェイス設定項目４０１に設定されたバスプロトコル情報に基づいて、バスプロトコルに必要な信号群の記述を生成する。

【0047】

モジュール名設定項目４０２は、レジスタマップの最上位のモジュール名を設定するための項目である。

【0048】

データ幅設定項目４０３は、レジスタ１２１のデータ幅を設定するための項目である。
レジスタマップ設定項目４０４は、レジスタ１２１の初期値、属性、オプションを設定するための項目である。レジスタマップ設定項目４０４は、メモリマップごとに複数のレジスタ１２１の設定を受付可能であってもよいし、メモリマップごとに１つのレジスタ１２１の設定を受付可能であってもよい。ある局面において、レジスタマップ設定項目４０４が選択されたことに基づいて、ソフトウェア３００は、画面５００をダイアログまたはウィンドウとして装置１００のディスプレイに表示してもよい。また、他の局面において、レジスタマップ設定項目４０４が選択されたことに基づいて、ソフトウェア３００は、画面４００を画面５００に遷移させてもよい。

【0049】

ポート設定項目４０５は、ユーザ回路１３０に接続されるポートの種類である。ポート設定項目４０５で設定されるポートは、標準的な読込回路および書込回路以外の特殊機能の回路として使用され得る。

【0050】

図５は、ＵＩ３０４の第２の例を示す図である。画面５００は、ＵＩ３０４の一部である。画面５００は、各レジスタ１２１の設定画面である。装置１００は、画面４００，５００を同時にディスプレイに表示してもよい。また、装置１００は、ユーザの操作に基づいて、画面４００および画面５００を切り替えてディスプレイに表示してもよい。

【0051】

画面５００は、アドレス設定項目５１０と、レジスタ名設定項目５２０と、レジスタ設定項目５３０とを含む。アドレス設定項目５１０は、絶対アドレス設定項目５１１と、オフセットアドレス設定項目５１２とを含む。また、レジスタ設定項目５３０は、属性設定項目５３１と、初期値設定項目５３２と、オプション設定項目５３３とを含む。

【0052】

アドレス設定項目５１０は、レジスタ１２１の先頭アドレスを設定するための項目である。ユーザは、絶対アドレスをレジスタ１２１の先頭アドレスとして絶対アドレス設定項目５１１に入力し得る。また、ユーザは、基準となるアドレスからのオフセットアドレスをレジスタ１２１の先頭アドレスとしてオフセットアドレス設定項目５１２に入力し得る。なお、ユーザは、絶対アドレス設定項目５１１およびオフセットアドレス設定項目５１２の片方のみにレジスタ１２１のアドレスを入力してもよいし、両方にレジスタ１２１のアドレスを入力してもよい。

【0053】

レジスタ名設定項目５２０は、レジスタ１２１の名称を設定するための項目である。レジスタ名設定項目５２０に設定されたレジスタ名は、ＩＰ－ＸＡＣＴファイルおよびハードウェア記述の生成に使用される。ある局面において、ソフトウェア３００は、メモリマップからハードウェア記述を直接生成してもよい。

【0054】

レジスタ設定項目５３０は、レジスタ１２１の各種情報を設定するための項目である。属性設定項目５３１は、レジスタ１２１にＲ属性、Ｗ属性、ＲＷ属性のいずれかを設定するための項目である。初期値設定項目５３２は、レジスタ１２１の初期値（レジスタ１２１がリセットされたときにレジスタ１２１に入力される値）を設定するための項目である。初期値設定項目５３２は、レジスタ１２１の各ビットに初期値を設定可能に構成される。オプション設定項目５３３は、レジスタ１２１に特殊機能の回路を生成するか否か、メモリマップがレジスタ１２１を内包するか否か等を設定するための項目である。

【0055】

図６は、レジスタ設定項目５３０に入力可能な設定値の一例を示す図である。属性設定項目５３１は、「ＲＷ（読書可）」、「Ｒ（読込可）」、「Ｗ（書込可）」のいずれか１つを設定可能に構成される。初期値設定項目５３２は、各ビットに「０」または「１」を設定可能に構成される。オプション設定項目５３３は、一例として、「オプションなし」、「ｒｃ」、「ｒｓ」、「ｓｐ」、「ｓｎ」を設定可能に構成される。なお、図６に示されるオプション設定項目５３３の選択項目は一例であり、オプション設定項目５３３の選択項目はこれに限られる訳ではない。ある局面において、オプション設定項目５３３は、特殊機能の回路、レジスタ１２１の有無の組み合わせに基づいて、図６に例示されるオプション以外の任意のオプションを設定可能に構成されてもよい。また、オプションの種類は、「オプションなし」、「ｒｃ」、「ｒｓ」、「ｓｐ」、「ｓｎ」以外の英数字等の組み合わせで表現されてもよい。

【0056】

「ｓｐ」は、図１５または図１７に記載されるポートを有する回路を生成するためのオプションである。「ｓｎ」は、「ｓｐ」の構造からレジスタ１２１を排除した内部構造を有する回路を生成するためのオプションである。レジスタ１２１を排除した内部構造を有する回路とは、フリップフロップ回路による記憶領域を有さない回路であり、書込回路および読込回路は有していてもよい。「ｒｓ」は、「ｓｐ」と同じ回路を生成し、さらに、上位階層で読込時にレジスタ値を０にクリアする補助コードを自動生成するオプションである。「ｒｓ」は、「ｓｐ」と同じ回路を生成し、さらに、上位階層で読込時にレジスタ値を１にセットする補助コードを自動生成するオプションである。

【0057】

＜Ｄ．生成されるハードウェア記述および回路の一例＞
次に、図７～図１９を参照して、装置１００（ソフトウェア３００）により生成されるハードウェア記述および当該ハードウェア記述に対応する回路について説明する。図７および図８に示されるハードウェア記述７００，８００は、主に画面４００の設定内容に基づいて生成される（属性情報等は画面５００の設定内容を含み得る）。図９～１９に示されるハードウェア記述および回路は、主に画面５００の設定内容に基づいて生成される。

【0058】

図７は、ハードウェア記述における最上位階層の記述の一例を示す図である。ハードウェア記述生成部３０３は、画面４００，５００の設定内容に基づいて、図７に示されるようなメモリマップの最上位階層のハードウェア記述７００を生成する。

【0059】

図８は、ハードウェア記述におけるバスプロトコル制御の記述の一例を示す図である。ハードウェア記述生成部３０３は、インターフェイス設定項目４０１の設定内容に基づいて、図８に示されるようなバスプロトコル制御のハードウェア記述８００を生成する。バスプロトコル制御の記述は、メモリマップのサブ階層のハードウェア記述として生成される。

【0060】

装置１００（ソフトウェア３００）は、さらに、メモリマップのサブ階層のハードウェア記述の１つとして、レジスタ１２１のハードウェア記述を生成する。当該レジスタ１２１のハードウェア記述は、レジスタ１２１の属性、初期値、オプションの設定内容を含む。以下、レジスタ設定項目５３０の設定内容ごとに、レジスタ１２１のハードウェア記述および当該レジスタ１２１のハードウェア記述に対応する回路について説明する。

【0061】

（ａ．ＲＷ属性の回路例）
図９および図１０を参照して、属性設定項目５３１の値が「ＲＷ（読書可）」であるときの、レジスタ１２１のハードウェア記述および当該レジスタ１２１のハードウェア記述に対応する回路の一例について説明する。なお、オプション設定項目５３３の値は、「オプションなし」であるとする。

【0062】

図９は、ＲＷ属性のレジスタ１２１のハードウェア記述の一例を示す図である。ハードウェア記述９００は、属性設定項目５３１の値が「ＲＷ（読書可）」であり、オプション設定項目５３３の値が「オプションなし」である場合に自動生成されるハードウェア記述の一例である。ハードウェア記述９００は、通常のハードウェア記述（ＲＷ属性のレジスタ１２１の記述）に加えて、ユーザ回路１３０が、バスプロトコル制御回路１２２を使用せずにレジスタ１２１の現在値を読み出すためのポート１００６（図１０参照）の記述９１０を含む。

【0063】

装置１００は、メモリマップに基づいて、通常のＲＷ属性以外の特殊機能の回路（レジスタ１２１の現在値をユーザ回路１３０に出力するポート）に関する記述９１０を生成する。当該記述９１０により、ユーザ回路１３０は、バスプロトコル制御回路１２２を介することなく、レジスタ１２１の現在値を利用可能になる。また、ハードウェアの設計変更が発生した場合でも、装置１００は、画面４００，５００を介して入力された設定に基づいて、記述９１０を自動生成する。そのため、装置１００は、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ等を防止し得る。

【0064】

図１０は、ハードウェア記述９００に対応する回路の一例を示す模式図である。回路１０００は、ＲＷ属性のレジスタ１２１の回路である。より具体的には、回路１０００は、レジスタ１２１におけるデータを保存するフリップフロップ回路１００５およびその周辺回路からなる。また、回路１０００は、回路１２０（メモリマップの回路）の一部（１つのレジスタ１２１に対応する回路）である。

【0065】

回路１０００は、主な構成として、バス回路１００１と、読込回路１００２と、書込回路１００３と、セレクタ１００４と、フリップフロップ回路１００５と、ポート１００６とを備える。図９の例では、図の簡略化のためにフリップフロップ回路１００５を１つしか記載していないが、レジスタ１２１は、データ幅設定項目４０３で設定されたデータ幅に対応する記憶領域（フリップフロップ回路１００５）を有する。

【0066】

バス回路１００１は、インターフェイス設定項目４０１に設定されたプロトコルで通信するための回路である。バス回路１００１は、バスプロトコル制御回路１２２の一部、または、レジスタ１２１ごとに生成されるバスプロトコル制御回路１２２である。外部の回路は、通常、バス回路１００１を介して、レジスタ１２１に読込処理および書込処理を実行する。

【0067】

読込回路１００２は、レジスタ１２１に格納されたデータ（フリップフロップ回路１００５に保存された値）を読み出す処理（リードアクセス）のための回路である。読込回路１００２は、バス回路１００１（バスプロトコル制御回路１２２）を介して、レジスタ１２１（フリップフロップ回路１００５）に格納されるデータを外部の回路に出力する。

【0068】

書込回路１００３は、レジスタ１２１（フリップフロップ回路１００５）にデータを書き込む処理（ライトアクセス）のための回路である。書込回路１００３は、バス回路１００１（バスプロトコル制御回路１２２）を介して、外部の回路から取得したデータをレジスタ１２１（フリップフロップ回路１００５）に書き込む。

【0069】

セレクタ１００４は、フリップフロップ回路１００５へのデータの書き込みタイミングを制御する。例えば、セレクタ１００４は、書込回路１００３からライトアクセス通知を入力されたタイミングでフリップフロップ回路１００５へのデータの書き込みを実行してもよい。

【0070】

フリップフロップ回路１００５は、１ビットの情報を保存する。レジスタ１２１は、１つ以上のフリップフロップ回路１００５を記憶領域として備える。

【0071】

ポート１００６は、ユーザ回路１３０がレジスタ１２１（フリップフロップ回路１００５）の現在値を取得するためのポート（通信回路）である。ポート１００６は、読込回路１００２および書込回路１００３と異なり、バス回路１００１を経由せずに、ユーザ回路１３０に接続される。ポート１００６は、記述９１０に対応する。ある局面において、ポート１００６は、レジスタ１２１単位でデータを読み出す回路であってもよい。この場合、レジスタ１２１のデータ幅が１６ビットであるとき、ポート１００６は、１６ビット単位でデータを読み出す。他の局面において、ポート１００６は、レジスタ１２１の各ビット単位でデータを読み出す回路であってもよい。

【0072】

（ｂ．Ｗ属性の回路例）
図１１および図１２を参照して、属性設定項目５３１の値が「Ｗ（書込可）」であるときの、レジスタ１２１のハードウェア記述および当該レジスタ１２１のハードウェア記述に対応する回路の一例について説明する。なお、オプション設定項目５３３の値は、「オプションなし」であるとする。

【0073】

図１１は、Ｗ属性のレジスタ１２１のハードウェア記述の一例を示す図である。ハードウェア記述１１００は、属性設定項目５３１の値が「Ｗ（書込可）」であり、オプション設定項目５３３の値が「オプションなし」である場合に自動生成されるハードウェア記述の一例である。ハードウェア記述１１００は、通常のハードウェア記述（Ｗ属性（ライトオンリー）のレジスタ１２１の記述）に加えて、ユーザ回路１３０が、バスプロトコル制御回路１２２を使用せずにレジスタ１２１の現在値を読み出すためのポート１００６の記述１１１０を含む。

【0074】

装置１００は、メモリマップに基づいて、通常のＷ属性以外の特殊機能の回路（レジスタ１２１の現在値をユーザ回路１３０に出力するポート）に関する記述１１１０を生成する。当該記述１１１０により、ユーザ回路１３０は、バスプロトコル制御回路１２２を介することなく、レジスタ１２１の現在値を利用可能になる。また、ハードウェアの設計変更が発生した場合でも、装置１００は、画面４００，５００を介して入力された設定に基づいて、記述１１１０を自動生成する。そのため、装置１００は、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ等を防止し得る。

【0075】

図１２は、ハードウェア記述１１００に対応する回路の一例を示す模式図である。回路１２００は、Ｗ属性のレジスタ１２１の回路である。回路１２００は、回路１０００に対して、読込回路１００２の接続が異なる。読込回路１００２は、フリップフロップ回路１００５に接続されておらず、常に初期値（または読込不可を示す値）を読み出すように構成される。

【0076】

なお、図９～図１２の例において、装置１００（ソフトウェア３００）は、オプション設定項目５３３の値が「オプションなし」の場合でも、レジスタ１２１（フリップフロップ回路１００５）の現在値を取得するためのポート（通信回路）の記述を生成している。しかしながら、装置１００は、オプション設定項目５３３の値が「オプションなし」の場合、必ずしもレジスタ１２１の現在値を取得するためのポート（通信回路）の記述を生成しなくてもよい。ある局面において、オプション設定項目５３３は、レジスタ１２１（フリップフロップ回路１００５）の現在値を取得するためのポート（通信回路）の記述を生成するか否かを選択可能に構成されてもよい。

【0077】

（ｃ．Ｒ属性の回路例）
図１３は、Ｒ属性の回路の一例を示す模式図である。回路１３００は、属性設定項目５３１の値が「Ｒ（読込可）」であり、オプション設定項目５３３の値が「オプションなし」である場合に自動生成されるハードウェア記述に対応する回路である。回路１３００は、回路１０００，１２００と異なり、バス回路１００１、読込回路１００２、ポート１３１０を備え、書込回路１００３およびフリップフロップ回路１００５等を備えない。

【0078】

装置１００は、属性設定項目５３１の値が「Ｒ（読込可）」であるとき、Ｒ属性の記述に加えて、特殊機能の回路（ユーザ回路から入力された値を、読込回路１００２に出力するためのポート１３１０）の記述を生成する。多くのベンダーは、Ｒ属性（リードオンリー）の回路に、他の回路と接続するためのポートを設ける。その際、他の回路と接続するためのポートのハードウェア記述は手動で追加される。これに対して、装置１００は、ＩＰ－ＸＡＣＴファイルを介して、ポート１３１０の記述を含むハードウェア記述を生成することで、ハードウェアに依存せずに、他の回路と接続するためのポート１３１０の記述を自動生成し得る。ある局面において、ポート１３１０は、レジスタ１２１単位でデータをレジスタ１２１に入力する回路であってもよい。この場合、レジスタ１２１のデータ幅が１６ビットであるとき、ポート１３１０は、１６ビット単位でデータをレジスタ１２１に入力する。他の局面において、ポート１３１０は、レジスタ１２１の各ビット単位でデータをレジスタ１２１に入力する回路であってもよい。

【0079】

ポート１３１０のハードウェア記述により、ユーザ回路１３０は、リードアクセス発生時に読込回路１００２にユーザ回路１３０から入力された値を出力することが可能となる。また、装置１００は、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ等を防止し得る。

【0080】

（ｄ．「ｓｐ」オプションの第１の回路例）
図１４よび図１５を参照して、オプション設定項目５３３の値が「ｓｐ」であるときの、レジスタ１２１のハードウェア記述および当該レジスタ１２１のハードウェア記述に対応する回路の第１の例について説明する。

【0081】

図１４は、オプション設定項目５３３の値が「ｓｐ」であるときのレジスタ１２１のハードウェア記述の第１の例を示す図である。ハードウェア記述１４００は、オプション設定項目５３３の値が「ｓｐ」である場合に自動生成されるハードウェア記述の一例である。

【0082】

ハードウェア記述１４００は、通常のハードウェア記述（ＲＷ属性等）に加えて、特殊機能の回路であるポート１５０１，１５０２，１５０３，１５０４，１５０５（図１５参照）のハードウェア記述を含む。各ポートの機能については図１５を参照して後述する。ある局面において、オプション設定項目５３３の値が「ｓｐ」である場合、装置１００は、特殊機能の回路であるポート１５０１，１５０２，１５０３，１５０４，１５０５の記述を全て生成してもよい。他の局面において、オプション設定項目５３３は、ポート１５０１，１５０２，１５０３，１５０４，１５０５の有無を個別に設定可能に構成されてもよい。この場合、装置１００は、ポート１５０１，１５０２，１５０３，１５０４，１５０５のうち、オプション設定項目５３３で有効にされたポートの記述のみを生成する。また、他の局面において、各ポートは、レジスタ１２１に対してレジスタ１２１単位でデータを入力または出力する回路であってもよい。この場合、レジスタ１２１のデータ幅が１６ビットであるとき、各ポートは、レジスタ１２１に対して１６ビット単位でデータを入力または出力する。他の局面において、各ポートは、レジスタ１２１に対してビット単位でデータを入力または出力する回路であってもよい。

【0083】

装置１００は、メモリマップに基づいて、通常のＲ，Ｗ，ＲＷ属性以外の特殊機能の回路（ポート１５０１，１５０２，１５０３，１５０４，１５０５の少なくとも一部）に関する記述を生成する。また、ハードウェアの設計変更が発生した場合でも、装置１００は、画面４００，５００を介して入力された設定に基づいて、特殊機能の回路に関する記述を自動生成する。そのため、装置１００は、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ等を防止し得る。

【0084】

図１５は、ハードウェア記述１４００に対応する回路の一例を示す模式図である。回路１５００は、オプション設定項目５３３の値が「ｓｐ」の場合のレジスタ１２１の回路である。回路１５００は、バス回路１００１と、読込回路１００２と、書込回路１００３と、フリップフロップ回路１００５と、ポート１５０１，１５０２，１５０３，１５０４，１５０５とを備える。

【0085】

ポート１５０１は、ユーザ回路１３０から読込回路１００２に値を出力するためのポートである。外部の回路からバス回路１００１を介するリードアクセスが発生した場合、回路１５００は、読込回路１００２およびバス回路１００１を介して、ポート１５０１から入力された値を外部の回路に出力する。

【0086】

ポート１５０２は、ユーザ回路１３０がレジスタ１２１（フリップフロップ回路１００５）の現在値を取得するためのポートである。ポート１５０２は、バス回路１００１を経由せずに、ユーザ回路１３０に接続される。ユーザ回路１３０は、ポート１５０２を使用することで、バスプロトコル制御回路１２２を介することなく、レジスタ１２１の現在値を取得し得る。

【0087】

ポート１５０３は、ユーザ回路１３０がレジスタ１２１（フリップフロップ回路１００５）に更新値を入力するためのポートである。フリップフロップ回路１００５の値は、書込回路１００３から入力される信号ではなく、ポート１５０３から入力される信号によって書き換えられる。ユーザ回路１３０は、ポート１５０２を使用することで、バスプロトコル制御回路１２２を介することなく、レジスタ１２１の値を更新し得る。

【0088】

ポート１５０４は、書込回路１００３によるライトアクセスが発生したことをユーザ回路１３０に通知するためのポートである。ユーザ回路１３０は、ポート１５０４から取得するライトアクセスが発生したことを示す信号に基づいて、ライトアクセス発生時に任意の処理（フリップフロップ回路１００５の値を更新する処理等）を実行し得る。

【0089】

ポート１５０５は、書込回路１００３によって入力された値をユーザ回路１３０に出力するためのポートである。ユーザ回路１３０は、ポート１５０５から取得した値に基づいて、任意の処理（ポート１５０３に出力する値を変更する処理等）を実行し得る。

【0090】

（ｅ．「ｓｐ」オプションの第２の回路例）
図１６よび図１７を参照して、オプション設定項目５３３の値が「ｓｐ」であるときの、レジスタ１２１のハードウェア記述および当該レジスタ１２１のハードウェア記述に対応する回路の第２の例について説明する。

【0091】

図１６は、オプション設定項目５３３の値が「ｓｐ」であるときのレジスタ１２１のハードウェア記述の第２の例を示す図である。ハードウェア記述の第２の例は、ハードウェア記述１４００にさらにハードウェア記述１６００を加えた記述である。ハードウェア記述１６００は、ポート１７０６（図１７参照）に関する記述である。ポート１７０６の機能については図１７を参照して後述する。

【0092】

ある局面において、オプション設定項目５３３の値が「ｓｐ」である場合、装置１００は、特殊機能の回路であるポート１５０１，１５０２，１５０３，１５０４，１５０５，１７０６のハードウェア記述を全て生成してもよい。他の局面において、オプション設定項目５３３は、ポート１５０１，１５０２，１５０３，１５０４，１５０５，１７０６の有無を個別に設定可能に構成されてもよい。この場合、装置１００は、ポート１５０１，１５０２，１５０３，１５０４，１５０５，１７０６のうち、オプション設定項目５３３で有効にされたポートのハードウェア記述のみを生成する。また、他の局面において、各ポートは、レジスタ１２１に対してレジスタ１２１単位でデータを入力または出力する回路であってもよい。この場合、レジスタ１２１のデータ幅が１６ビットであるとき、各ポートは、レジスタ１２１に対して１６ビット単位でデータを入力または出力する。他の局面において、各ポートは、レジスタ１２１に対してビット単位でデータを入力または出力する回路であってもよい。

【0093】

装置１００は、メモリマップに基づいて、通常のＲ，Ｗ，ＲＷ属性以外の特殊機能の回路（ポート１５０１，１５０２，１５０３，１５０４，１５０５，１７０６の少なくとも一部）に関する記述を生成する。また、ハードウェアの設計変更が発生した場合でも、装置１００は、画面４００，５００を介して入力された設定に基づいて、特殊機能の回路に関する記述を自動生成する。そのため、装置１００は、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ等を防止し得る。

【0094】

図１７は、ハードウェア記述１６００に対応する回路の一例を示す模式図である。回路１７００は、オプション設定項目５３３の値が「ｓｐ」の場合のレジスタ１２１の回路である。回路１７００は、回路１５００の構成に加えてポート１７０６を備える。

【0095】

ポート１７０６は、読込回路１００２によるリードアクセスが発生したことをユーザ回路１３０に通知するためのポートである。ユーザ回路１３０は、ポート１７０６から取得するリードアクセスが発生したことを示す信号に基づいて、リードアクセス発生時に任意の処理（リードアクセス発生時にフリップフロップ回路１００５の値をクリアする処理等）を実行し得る。

【0096】

（ｆ．「ｓｎ」オプションの回路例）
図１８よび図１９を参照して、オプション設定項目５３３の値が「ｓｎ」であるときの、レジスタ１２１のハードウェア記述および当該レジスタ１２１のハードウェア記述に対応する回路の一例について説明する。

【0097】

図１８は、オプション設定項目５３３の値が「ｓｎ」であるときのレジスタ１２１のハードウェア記述の一例を示す図である。ハードウェア記述１８００は、オプション設定項目５３３の値が「ｓｎ」である場合に自動生成されるハードウェア記述の一例である。「ｓｎ」オプションは、メモリマップの回路（回路１２０）にレジスタ１２１を内包させないためのオプションである。「ｓｎ」オプションが有効である場合、装置１００は、レジスタ１２１（１つ以上のフリップフロップ回路１００５）のハードウェア記述を生成せずに、レジスタ１２１の周辺回路のハードウェア記述を生成する。また、「ｓｎ」オプションが有効である場合、装置１００は、「ｓｐ」オプションが有効である場合と同様に、特殊機能の回路（ポート１５０１，１５０２，１５０３，１５０４，１５０５、１７０６等）のハードウェア記述を生成する。

【0098】

ある局面において、オプション設定項目５３３の値が「ｓｎ」である場合、装置１００は、特殊機能の回路であるポート１５０１，１５０２，１５０３，１５０４，１５０５，１７０６のハードウェア記述を全て生成してもよい。他の局面において、オプション設定項目５３３は、ポート１５０１，１５０２，１５０３，１５０４，１５０５，１７０６の有無を個別に設定可能に構成されてもよい。この場合、装置１００は、ポート１５０１，１５０２，１５０３，１５０４，１５０５，１７０６のうち、オプション設定項目５３３で有効にされたポートのハードウェア記述のみを生成する。また、他の局面において、各ポートは、レジスタ１２１に対してレジスタ１２１単位でデータを入力または出力する回路であってもよい。この場合、レジスタ１２１のデータ幅が１６ビットであるとき、各ポートは、レジスタ１２１に対して１６ビット単位でデータを入力または出力する。他の局面において、各ポートは、レジスタ１２１に対してビット単位でデータを入力または出力する回路であってもよい。

【0099】

装置１００は、メモリマップに基づいて、通常のＲ，Ｗ，ＲＷ属性以外の特殊機能の回路に関するハードウェア記述を生成する。また、ハードウェアの設計変更が発生した場合でも、装置１００は、画面４００，５００を介して入力された設定に基づいて、特殊機能の回路に関する記述を自動生成する。そのため、装置１００は、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ等を防止し得る。

【0100】

図１９は、ハードウェア記述１８００に対応する回路の一例を示す模式図である。回路１７００は、オプション設定項目５３３の値が「ｓｎ」の場合のレジスタ１２１の回路である。回路１９００は、回路１７００と同様にポート１５０１，１５０２，１５０３，１５０４，１５０５、１７０６を備える。ただし、回路１９００は、フリップフロップ回路１００５を備えない。また、ポート１５０３は、フリップフロップ回路１００５の代わりに、ポート１５０２に接続される。

【0101】

回路１２０（メモリマップの回路）がレジスタ１２１を内包する場合において、レジスタ１２１が使用されないとき、ポート１５０３の入力信号には何らかの処置が施される必要がある。なぜならば、ポート１５０３の入力電圧が、不定、または、ハイインピーダンス等による中間電位になると、ＣＭＯＳ回路の特性上、貫通電流が発生する可能性があるためである。そこで、装置１００は、回路１２０（メモリマップの回路）がレジスタ１２１を含む場合に発生し得る問題を解消するために、回路１２０（メモリマップの回路）にレジスタ１２１を内包させない「ｓｎ」オプションを提供する。ある局面において、「ｓｎ」オプションが有効にされた場合、装置１００は、ポート１５０３のハードウェア記述自体を生成しなくてもよい。

【0102】

＜Ｅ．フローチャート＞
図２０は、装置１００によるハードウェア記述の生成手順の一例を示す図である。ある局面において、プロセッサ２０１は、図２０の処理を行うためのプログラムをストレージ２０３からメモリ２０２に読み込んで、当該プログラムを実行してもよい。他の局面において、当該処理の一部または全部は、当該処理を実行するように構成された回路素子の組み合わせとしても実現され得る。

【0103】

ステップＳ２０１０において、装置１００は、メモリマップの設定入力を受け付ける。より具体的には、装置１００は、画面４００，５００を介して、メモリマップおよび当該メモリマップに含まれるレジスタ１２１の設定の入力を受け付ける。レジスタ１２１の設定は、レジスタ１２１の属性、初期値、特殊機能の回路の生成等のためのオプションを含む。

【0104】

ステップＳ２０２０において、装置１００は、オプションを含むメモリマップを生成する。装置１００は、画面４００，５００を介して受け付けた設定に基づいて、任意のフォーマットでメモリマップを生成する。

【0105】

ステップＳ２０３０において、装置１００は、レジスタ１２１の属性を取得する。より具体的には、装置１００は、画面５００において、属性設定項目５３１に入力された内容（Ｒ属性、Ｗ属性、ＲＷ属性のいずれか）を取得する。

【0106】

ステップＳ２０４０において、装置１００は、レジスタ１２１の初期値を取得する。より具体的には、装置１００は、画面５００において、初期値設定項目５３２に入力された内容（レジスタ１２１のビット毎に「０」または「１」のいずれかがセットされる）を取得する。

【0107】

ステップＳ２０５０において、装置１００は、レジスタ１２１のオプションを取得する。より具体的には、装置１００は、画面５００において、オプション設定項目５３３に入力された内容（「オプションなし」、「ｒｃ」、「ｒｓ」、「ｓｐ」、「ｓｎ」またはその他の任意のオプション）を取得する。

【0108】

ステップＳ２０６０において、装置１００は、メモリマップからＩＰ－ＸＡＣＴ（ｘｍｌ）ファイルを生成する。ＩＰ－ＸＡＣＴファイルは、ＩＰ－ＸＡＣＴフォーマットで表されるレジスタ１２１のオプション（特殊機能）を含む。ある局面において、装置１００は、メモリマップからＩＰ－ＸＡＣＴ（ｘｍｌ）ファイル以外の任意のフォーマットのファイルを生成してもよい。この場合、装置１００は、生成されたＩＰ－ＸＡＣＴ（ｘｍｌ）ファイル以外のフォーマットのファイルから、ハードウェア記述を生成する。

【0109】

ステップＳ２０７０において、装置１００は、ＩＰ－ＸＡＣＴファイルからハードウェア記述を生成する。ハードウェア記述は、レジスタ１２１のオプション（特殊機能）の記述を含む。ある局面において、装置１００は、メモリマップからハードウェア記述を直接生成してもよい。この場合、装置１００は、ＩＰ－ＸＡＣＴファイルを生成しなくてもよい。

【0110】

ステップＳ２０８０において、装置１００は、生成したハードウェア記述を出力する。ある局面において、装置１００は、ハードウェア記述のみを出力してもよいし、ＩＰ－ＸＡＣＴファイルのみを出力してもよいし、ハードウェア記述およびＩＰ－ＸＡＣＴファイルの両方を出力してもよい。他の局面において、装置１００は、装置１００に接続されたディスプレイに生成したハードウェア記述を出力してもよいし、他の装置にハードウェア記述に関する情報を送信してもよい。

【0111】

以上説明した通り、本実施の形態に従う装置１００（ソフトウェア３００）は、レジスタ１２１のＲ属性，Ｗ属性およびＲＷ属性に関する記述以外の特殊機能の回路の記述を含むハードウェア記述を自動生成する。ユーザは、装置１００を使用することで、バスプロトコル制御回路１２２を使用しない特殊機能を有するレジスタ１２１を備える回路を容易に設計し得る。さらに、装置１００は、メモリマップのオプションに基づいて、バスプロトコル制御回路１２２を使用しない特殊機能の記述を含むハードウェア記述を自動生成するため、ハードウェアの修正等が発生した場合に、ドキュメントまたは回路（ハードウェア記述）等への特殊機能の記述の反映漏れ等を防止し得る。

【0112】

今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内で全ての変更が含まれることが意図される。また、実施の形態および各変形例において説明された開示内容は、可能な限り、単独でも、組合わせても、実施することが意図される。

【符号の説明】

【0113】

１００ 装置、１１０，１２０，１４０，１４５，１０００，１２００，１３００，１５００，１７００，１９００ 回路、１２１ レジスタ、１２２ バスプロトコル制御回路、１３０ ユーザ回路、２０１ プロセッサ、２０２ メモリ、２０３ ストレージ、２０４ 出力ＩＦ、２０５ 入力ＩＦ、２０６ 通信ＩＦ、２０７ 外部機器ＩＦ、２０８ 内部バス、３００ ソフトウェア、３０１ メモリマップ生成部、３０２ ＩＰ－ＸＡＣＴ生成部、３０３ ハードウェア記述生成部、４００，５００ 画面、４０１ インターフェイス設定項目、４０２ モジュール名設定項目、４０３ データ幅設定項目、４０４ レジスタマップ設定項目、４０５ ポート設定項目、５１０ アドレス設定項目、５１１ 絶対アドレス設定項目、５１２ オフセットアドレス設定項目、５２０ レジスタ名設定項目、５３０ レジスタ設定項目、５３１ 属性設定項目、５３２ 初期値設定項目、５３３ オプション設定項目、７００，８００，９００，１１００，１４００，１６００，１８００ ハードウェア記述、９１０，１１１０ 記述、１００１ バス回路、１００２ 読込回路、１００３ 書込回路、１００４ セレクタ、１００５ フリップフロップ回路、１００６，１３１０，１５０１，１５０２，１５０３，１５０４，１５０５，１７０６ ポート。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】