特許 7608440 テーパ付き伝送線路を使用して光学構成要素のインピーダンスを整合させる方法および装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-20

(45)【発行日】2025-01-06

(54)【発明の名称】テーパ付き伝送線路を使用して光学構成要素のインピーダンスを整合させる方法および装置

(51)【国際特許分類】

   H01S 5/042 20060101AFI20241223BHJP

   H01S 5/02212 20210101ALI20241223BHJP

   H01S 5/02208 20210101ALI20241223BHJP

【ＦＩ】

H01S5/042

H01S5/02212

H01S5/02208

【請求項の数】 15

(21)【出願番号】P 2022513267

(86)(22)【出願日】2020-08-27

(65)【公表番号】

(43)【公表日】2022-11-04

(86)【国際出願番号】 US2020048300

(87)【国際公開番号】W WO2021041748

(87)【国際公開日】2021-03-04

【審査請求日】2023-06-09

(31)【優先権主張番号】62/892,027

(32)【優先日】2019-08-27

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/003,984

(32)【優先日】2020-08-26

(33)【優先権主張国・地域又は機関】US

【前置審査】

(73)【特許権者】

【識別番号】524390773

【氏名又は名称】オーイー ソリューションズ カンパニー リミテッド

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】パク， ムンス

【審査官】佐藤 美紗子

(56)【参考文献】

【文献】米国特許出願公開第２００５／０１５２７０４（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／０１５６８３２（ＵＳ，Ａ１）

【文献】特開２０１６－１８１５３９（ＪＰ，Ａ）

【文献】特開２０１６－１８１５４２（ＪＰ，Ａ）

【文献】国際公開第２０１６／１５２１５２（ＷＯ，Ａ１）

【文献】中国特許出願公開第１０７４３０２９３（ＣＮ，Ａ）

【文献】特開２０１１－１３４７４０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

テーパを使用して直接変調レーザ（ＤＭＬ）のインピーダンスを整合させる方法であって、前記テーパが、第１の区間、第２の区間、および第３の区間を含むよう構成され、
前記第１の区間のテーパが、プリント回路基板（ＰＣＢ）またはプリント配線基板（ＰＷＢ）上に位置するドライバからフレックス回路との接合部までに割り当てられるよう構成され、
前記第２の区間のテーパが、前記フレックス回路に割り当てられるよう構成され、
前記第３の区間のテーパが、前記フレックス回路上に位置するパッケージおよび前記ＤＭＬを含むサブマウントに割り当てられるよう構成され、
前記第１の区間、前記第２の区間及び前記第３の区間の順でテーパ長が設計される、方法。

【請求項2】

前記ＤＭＬが、パッケージ内に封入され、前記パッケージが、トランジスタアウトライン（ＴＯ）、セラミックボックス、オンボードオプティクスコンソーシアム（ＣＯＢＯ）、またはチップオンボード（ＣＯＢ）パッケージを含む、請求項１に記載の方法。

【請求項3】

前記テーパの前記第１の区間が、第１の３つのセグメントを備え、前記テーパの前記第２の区間が、第２の１５のセグメントを備え、前記テーパの前記第３の区間が、第３の３つのセグメントを備える、請求項１に記載の方法。

【請求項4】

前記テーパの前記第１の区間および前記テーパの前記第３の区間が比較的短く、前記テーパの前記第１の区間のインピーダンス値および前記テーパの前記第３の区間のインピーダンス値がそれぞれ、３つのセグメントの平均値と近似される、請求項１に記載の方法。

【請求項5】

パッケージ内に配置された直接変調レーザ（ＤＭＬ）、
前記ＤＭＬに結合されたＤＭＬドライバ集積回路（ＩＣ）、ならびに
前記ＤＭＬドライバＩＣと前記ＤＭＬとの間に配置されたテーパ
を備える光通信デバイスであって、前記テーパが、前記ＤＭＬドライバＩＣ、前記ＤＭＬ、および／または前記パッケージの、相異なるインピーダンスを整合させるよう構成され、
前記テーパが、第１の区間、第２の区間、および第３の区間を含むよう構成され、
前記第１の区間のテーパが、プリント回路基板（ＰＣＢ）またはプリント配線基板（ＰＷＢ）上に位置するドライバからフレックス回路との接合部までに割り当てられ、
前記第２の区間のテーパが、前記フレックス回路に割り当てられ、
前記第３の区間のテーパが、前記フレックス回路上に位置する前記パッケージおよびサブマウントに割り当てられ、
前記第１の区間、前記第２の区間及び前記第３の区間の順でテーパ長が設計される、光通信デバイス。

【請求項6】

前記ＤＭＬの前記インピーダンスが約１０オームであり、前記ＤＭＬドライバＩＣの前記インピーダンスが約２５オームであり、前記テーパが、前記ＤＭＬの前記インピーダンスと前記ＤＭＬドライバＩＣの前記インピーダンスとを整合させるよう構成される、請求項５に記載の光通信デバイス。

【請求項7】

前記パッケージが、トランジスタアウトライン（ＴＯ）、セラミックボックス、オンボードオプティクスコンソーシアム（ＣＯＢＯ）、またはチップオンボード（ＣＯＢ）パッケージを含む、請求項５に記載の光通信デバイス。

【請求項8】

前記パッケージがトランジスタアウトライン（ＴＯ）を含む、請求項５に記載の光通信デバイス。

【請求項9】

前記テーパの前記第１の区間が、３つのセグメントの第１の組を備え、前記テーパの前記第２の区間が、１５のセグメントの第２の組を備え、前記テーパの前記第３の区間が、３つのセグメントの第３の組を備え、前記第１の区間のインピーダンスおよび前記第３の区間のインピーダンスがそれぞれ、３つのセグメントの平均値と近似される、請求項８に記載の光通信デバイス。

【請求項10】

第１のインピーダンスを持つパッケージと、
第２のインピーダンスを持つ光学構成要素と、
前記光学構成要素および前記パッケージに結合されたテーパと
を備える光通信機器であって、前記テーパが、前記第１のインピーダンスと前記第２のインピーダンスとの間のインピーダンス不整合の量を最小限に抑えるよう構成され、
前記テーパが、第１の区間、第２の区間、および第３の区間を含むよう構成され、
前記第１の区間のテーパが、プリント回路基板（ＰＣＢ）またはプリント配線基板（ＰＷＢ）上に位置するドライバからフレックス回路との接合部までに割り当てられ、
前記第２の区間のテーパが、前記フレックス回路に割り当てられ、
前記第３の区間のテーパが、前記フレックス回路上に位置する前記パッケージおよびサブマウントに割り当てられ、
前記第１の区間、前記第２の区間及び前記第３の区間の順でテーパ長が設計される、光通信機器。

【請求項11】

前記光学構成要素が、前記パッケージの内部に配置される、請求項１０に記載の光通信機器。

【請求項12】

前記光学構成要素が、前記パッケージの外部に配置される、請求項１０に記載の光通信機器。

【請求項13】

前記パッケージが、トランジスタアウトライン（ＴＯ）、セラミックボックス、オンボードオプティクスコンソーシアム（ＣＯＢＯ）、またはチップオンボード（ＣＯＢ）パッケージを含む、請求項１０に記載の光通信機器。

【請求項14】

前記光学構成要素が、直接変調レーザ（ＤＭＬ）、マッハツェンダ変調器（ＭＺＭ）、または垂直共振器型面発光レーザ（ＶＣＳＥＬ）を含む、請求項１０に記載の光通信機器。

【請求項15】

前記テーパが、前記光学構成要素の前記第２のインピーダンスを、前記パッケージの前記第１のインピーダンスと整合させるよう設計される、請求項１０に記載の光通信機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、光学デバイスまたは光学機器において、たとえば、テーパ付き伝送線路を用いて、光学構成要素のインピーダンスを整合させる設計および実装技法に関し、詳細には、テーパ付き伝送線路を使用した、直接変調レーザ（ＤＭＬ：ｄｉｒｅｃｔｌｙ ｍｏｄｕｌａｔｅｄ ｌａｓｅｒ）とパッケージとの相異なるインピーダンス値を整合させる方法および技法に関する。

【背景技術】

【0002】

光学サブアセンブリ（ＯＳＡ：ｏｐｔｉｃａｌ ｓｕｂ－ａｓｓｅｍｂｌｙ）の開発に関する一般的な問題は、試験機器と被試験デバイス（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）との間のインピーダンスの不整合である。現在、インピーダンス不整合のいくつかの事例がある。たとえば、直接変調レーザ（ＤＭＬ）および他の構成要素に関するインピーダンス不整合の事例がある。ＤＭＬは通常、分散帰還型（ＤＦＢ：ｄｉｓｔｒｉｂｕｔｅｄ ｆｅｅｄｂａｃｋ）レーザまたはファブリペロー（ＦＰ：Ｆａｂｒｙ－Ｐｅｒｏｔ）レーザであり、ＤＭＬの固有のインピーダンスは約１０オームである。内部の構成要素のうちの１つは、電気信号の光信号への変換、次いで光信号の光ファイバチャネルを通した送信を担当する、トランスミッタ光学サブアセンブリ（ＴＯＳＡ：ｔｒａｎｓｍｉｔｔｅｒ ｏｐｔｉｃａｌ ｓｕｂ－ａｓｓｅｍｂｌｙ）である。さらに、ＤＭＬトランスミッタ回路は、通常２５オームのインピーダンスを持つように設計されているため、ＴＯＳＡパッケージは、２５オームのインピーダンスを有する。このため、インピーダンス不整合の事例が発生し、問題に対処するために、整合抵抗をＤＭＬと直列に追加して２５オームにし、インピーダンスを整合させることができる。また、ＤＭＬはサブマウント上に取り付けられ、インピーダンスが２５オームのＴＯＳＡパッケージ内にパッケージ化され得、ＴＯＳＡパッケージは可撓性回路を介してプリント回路基板組立体に電気的に接続される。この場合、ＤＭＬと、サブマウント、ＴＯＳＡパッケージ、および可撓性回路などの周辺デバイスとの間に、著しいインピーダンス不整合が生じることになり、これにより、設計上の問題が発生し、システムの性能が低下する。

【0003】

例として、ＤＭＬ ＴＯＳＡが２５オームをベースとする設計である場合、多くの試験技術者は、ＤＭＬ、ＤＭＬのチップオンキャリア（ＣｏＣ：ｃｈｉｐ ｏｎ ｃａｒｒｉｅｒ）、またはパッケージ化されたＤＭＬ ＴＯＳＡの性能を評価するのに、困難な状態に陥る。試験技術者は、ＤＭＬ ＣｏＣまたはＤＭＬ ＴＯＳＡを測定するときに、インピーダンスが５０オームの光波コンポーネントアナライザ（ＬＣＡ：ｌｉｇｈｔ ｗａｖｅ ｃｏｍｐｏｎｅｎｔ ａｎａｌｙｚｅｒ）が提供する、インピーダンス変換機能を使用する。しかし、インピーダンス変換機能を正しく使用するために、通常は、試験基板を高精度で較正する必要がある。さらに、ＤＭＬ ＴＯＳＡの評価基板を開発するためのいくつかの選択肢がある。というのは、インタフェースポイントが５０オームと２５オームとの間のどこに位置するか、インタフェースポイントに対してインピーダンスをどのようにして較正することができるか、などの問題があるためであり、これは多くの場合、多くの試験技術者にとって厄介である。

【0004】

さらに、ＳパラメータなどのＤＭＬチップの特性評価に関して、ＤＭＬチップは通常、ＣｏＣの状態で取り付けられており、したがって特性評価は、適切な較正を伴うＬＣＡのインピーダンス変換機能を使用して、比較的正確に行われ得る。ただし、ＤＭＬ ＴＯＳＡのサンプルを顧客に提供しなければならない場合、顧客の試験機器のインピーダンスは通常５０オームであり、測定は５０オームのシステムで適切な較正なしに行われることになるので、問題は難しいものとなる可能性がある。この結果、顧客が十分に較正された評価基板を持っていない場合、顧客がＴＯＳＡの性能を正確に測定することは困難であろう。さらに、顧客が、光学性能をインピーダンスが５０オームのパルスパターン発生器（ＰＰＧ：ｐｕｌｓｅ ｐａｔｔｅｒｎ ｇｅｎｅｒａｔｏｒ）を使って確認しようとする場合、同じ問題が発生する可能性がある。

【0005】

さらに、マッハツェンダ変調器（ＭＺＭ：Ｍａｃｈ－Ｚｅｈｎｄｅｒ Ｍｏｄｕｌａｔｏｒ）の設計の場合、ＭＺＭは通常、５０オームのインピーダンス値を有するパッケージ内にパッケージ化されているが、典型的なＩｎＰベースのＭＺＭチップは、２０オームから４０オームの範囲のインピーダンスであり得るため、インピーダンスの不整合を生み出す。この結果、サブマウントは５０オームのインピーダンスを有する必要があり、加えて終端も、典型的な５０オームのインピーダンスを有する必要がある。したがって、ＭＺＭチップの特性評価では、ＤＭＬ特性評価と同様に、試験で同じ問題が発生する可能性がある。したがって、ＣｏＣは５０オームの線路を有し、ＣｏＣの状態で取り付けられたＭＺＭチップを試験する場合、サブマウントのインピーダンス値が５０オームであるので、ＤＭＬ ＴＯＳＡと同様に較正の問題もある。他のいくつかの場合には、一部の技術者は、２５オームのドライバＩＣで５０オームのＥＭＬ ＴＯＳＡを駆動しようとするか、または２５オームのＴＯＳＡで５０オームのドライバＩＣを駆動しようとすることがある。この種の試行の取組みが、トランシーバの様々な実装で試みられる場合があるが、こうした例は稀である。

【0006】

したがって、光学構成要素の設計およびトランシーバの実装において、依然として、インピーダンス不整合の顕著な問題がある。したがって、パッケージ内に組み込まれるべき光学構成要素間の、顕在化したインピーダンスのずれを解決する、高度な技法が依然として求められている。

【発明の概要】

【0007】

既存の技術では、インピーダンス整合の問題に対処することが求められている。たとえば、様々なインピーダンス値を効果的に整合させることが、直接変調レーザ（ＤＭＬ）レーザ、マッハツェンダ変調器（ＭＺＭ）などの光学構成要素の試験に伴う多くの困難を解決し、またＤＭＬトランスミッタ光学サブアセンブリ（ＴＯＳＡ）および／またはＭＺＭ ＴＯＳＡなどの様々な光学構成要素の、評価基板の実装において直面する問題に対処するであろう。

【0008】

現在では、トランジスタアウトライン（ＴＯ：ｔｒａｎｓｉｓｔｏｒ ｏｕｔｌｉｎｅ）パッケージ内のすべての直接変調レーザ（ＤＭＬ）は、２５オームヘッダまたは２５オームのＴＯヘッダに組み付けられている。すべての市販されているＤＭＬドライバ集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のインピーダンスが、約２５オームである。したがって、既存の技術では、ＤＭＬの実際のインピーダンスが約１０オームであるにも関わらず、ドライバＩＣからＴＯピンの入力部に加えてサブマウントまでのインピーダンスは、常に２５オームに整合される。また、ＤＭＬドライバＩＣのインピーダンスが約２５オーム（シングルエンド）で、ＤＭＬインピーダンスが約１０オームの場合、ＳパラメータＳ１１（反射係数または反射減衰量）が約－７．３ｄＢとなり、これは、本技術の様々な態様を使用することによって改善され得ることに留意されたい。

【0009】

本開示の態様では、テーパ付き伝送線路を使用して直接変調レーザ（ＤＭＬ）のインピーダンスを整合させるシステム、技法、または方法が提示されている。例として、テーパ伝送線路またはテーパは、第１の区間、第２の区間、および第３の区間を含むよう構成される。テーパの第１の区間が、プリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはプリント配線基板（ＰＷＢ：ｐｒｉｎｔｅｄ ｗｉｒｅ ｂｏａｒｄ）上の、ドライバからフレックス接合部までに割り当てられるよう構成され、テーパの第２の区間が、フレックス回路に割り当てられるよう構成され、テーパの第３の区間が、ＴＯおよびＤＭＬを含むサブマウントに割り当てられるよう構成される。さらに、本開示の態様では、ＴＯパッケージのインピーダンスもテーパの一部なので、正確なテーパ設計を得るために、ＴＯパッケージのインピーダンスが修正される。

【0010】

本開示の態様では、ＤＭＬが、ＴＯ、セラミックボックス、オンボードオプティクスコンソーシアム（ＣＯＢＯ：Ｃｏｎｓｏｒｔｉｕｍ ｏｎ ｂｏａｒｄ ｏｐｔｉｃｓ）、またはチップオンボード（ＣＯＢ：ｃｈｉｐ ｏｎ ｂｏａｒｄ）パッケージであり得る、パッケージ内に封入される。

【0011】

本開示の態様では、テーパの第１の区間は、ＴＯおよび内部サブマウントに対応するよう構成される。

【0012】

本開示の別の態様では、テーパの第１の区間が、第１の３つのセグメントを含み、第２の区間が、第２の１５のセグメントを含み、第３の区間が、第３の３つのセグメントを含む。

【0013】

本開示の別の態様では、第１の区間および第３の区間は比較的短く、第１の区間および第３の区間のインピーダンス値はそれぞれ、３つのセグメントの平均値と近似することができ、これは、わずかな性能劣化を代償とすることがある。

【0014】

本開示の別の態様では、光通信デバイスまたは光通信機器が、パッケージ内に配置されたＤＭＬ、ＤＭＬドライバＩＣ、ならびにＤＭＬとＤＭＬドライバＩＣとの間に配置されるテーパを含み得るような、光通信デバイスまたは光通信機器が提供される。テーパは、ＤＭＬドライバＩＣ、ＤＭＬ、および／またはパッケージの、相異なるインピーダンスを整合させるよう構成される。

【0015】

本開示の別の態様では、ＤＭＬのインピーダンスは約１０オームであり得、ＤＭＬドライバＩＣのインピーダンスは約２５オームであり得る。

【0016】

本開示の別の態様では、光通信デバイスまたは光通信機器のテーパには、第１の区間、第２の区間、および第３の区間が含まれ得る。第１の区間が、ＰＣＢまたはＰＷＢ上の、ドライバからフレックス接合部までに割り当てられ、第２の区間が、フレックス回路に割り当てられ、第３の区間が、ＴＯおよびサブマウントに割り当てられる。

【0017】

本開示の別の態様では、光通信デバイスまたは光通信機器内の、テーパの第１の区間が、３つのセグメントの第１の組を含み、テーパの第２の区間が、１５のセグメントの第２の組を含み、テーパの第３の区間が、３つのセグメントの第３の組を含む。

【0018】

本開示の別の態様では、光通信デバイスまたは光通信機器内の、テーパの第１の区間および第３の区間のインピーダンスはそれぞれ、３つのセグメントの平均値と近似され、これは、わずかな性能劣化を代償とすることがある。

【0019】

本技術の別の態様では、光通信機器が提供される。光通信機器は、第１のインピーダンスを持つパッケージと、第２のインピーダンスを持つ光学構成要素と、光学構成要素およびパッケージに結合されたテーパとを含むよう構成される。光学構成要素およびパッケージに結合されたテーパは、第１のインピーダンスと第２のインピーダンスとの間のインピーダンス不整合の量を最小限に抑えるよう構成される。

【0020】

本開示の別の態様では、光通信機器の光学構成要素が、パッケージ内に封入され得る。別法として、光通信機器の光学構成要素の一部が、パッケージの外側にあってもよい。

【0021】

本開示の別の態様では、光通信機器には、光学構成要素として、直接変調レーザ、マッハツェンダ変調器レーザ、または垂直共振器型面発光レーザが含まれ得る。

【0022】

本開示の別の態様では、光通信機器のテーパは、光学構成要素のインピーダンスを、パッケージのインピーダンスと整合させるよう設計され得る。

【0023】

本開示の別の態様では、パッケージは、ＴＯ、セラミックボックス、ＣＯＢＯ、またはＣＯＢパッケージであり得る。

【0024】

本開示の別の態様では、光通信機器のテーパは、光学構成要素の第２のインピーダンスを、パッケージの第１のインピーダンスと整合させるよう設計される。

【0025】

したがって、本技術の１つまたは複数の態様の実装により、既存の技術に勝る、より低い駆動電圧およびより少ない消費電力、より少ない反射、より少ない無線周波数輻射などを含む、インピーダンス整合の結果である多くの利益を実現することができる。

【0026】

本開示のこれらの、そして他の特徴、態様、および利点は、以下の説明、添付の特許請求の範囲、および添付する図によって、よりよく理解されよう。

【図面の簡単な説明】

【0027】

【図1】本開示の実施形態を概念的に示す図である。

【図2A-2C】本開示の態様における、例示的な実施形態の斜視図である。

【図2D】本開示の態様における、例示的な実施形態のインピーダンス整合を概念的に示す図である。

【図2E】本開示の態様における、例示的な実施形態の反射係数応答のグラフである。

【図3】本開示の態様における、例示的な実施形態の反射係数応答のグラフである。

【図4】本開示の態様における、例示的なテーパ設計の表である。

【図5A-5B】本開示の態様における、例示的な実施形態の出力応答のグラフである。

【図6A-6B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図7A-7B】本開示の態様における、例示的な実施形態の反射係数応答を示すグラフである。

【図8A-8B】本開示の態様における、例示的な実施形態の反射係数応答を示すグラフである。

【図9】本開示の態様における、別の例示的なテーパ設計の表である。

【図10A-10C】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図11A-11B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図12A-12B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図13A-13B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図14A-14B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図15A-15B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図16A-16B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図17A-17B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【図18A-18B】本開示の態様における、例示的な実施形態の出力応答を示すグラフである。

【発明を実施するための形態】

【0028】

ここで、説明に役立つ例の詳細な説明を、様々な図面と共に以下に記載することにする。以下の説明は、例示を意図したものであり、本技術の範囲を決して制限するものではない。以下の説明は、可能な実装の詳細な例を提示するものであり、本明細書で説明される概念を実践できる唯一の構成を表すことを意図したものではない。したがって、詳細な説明は、様々な概念の完全な理解を提供する目的で特定の詳細を含み、こうした概念は、この特定の詳細なしに実践され得ることに留意されたい。場合によっては、かかる概念を不明瞭にしないために、よく知られた構造体および構成要素が、構成図の形式で示されている。図面では、同様の要素および特徴を示すために、同様の参照番号が使用されていることに留意されたい。

【0029】

さらに、本技術の様々な特徴の例示的な実施形態を実装する方法およびデバイスが、本明細書に説明されている。本明細書の説明における「一実施形態」または「実施形態」への言及は、例示的な実施形態と共に説明される個々の特徴、構造体、または特性が、少なくとも本技術または本開示の実施形態に含まれていることを、示すことを意図している。本明細書の説明の様々な場所での「一実施形態において」、「実施形態」、または「例示的な実施形態」という句は、必ずしもすべてが同じ実施形態を指すとは限らない。

【0030】

以下の説明において、例示的な実施形態の完全な理解を可能にするために、特定の詳細が与えられている。ただし、例示的な実施形態は、こうした特定の詳細なしに実践され得ることを、当業者は理解されよう。例示的な実施形態（たとえば、構成図の回路、相互接続など）を不明瞭にしないために、よく知られた回路、構造体、および技法を詳細に示さない場合がある。

【0031】

さらに、本明細書で使用される「トランジスタアウトライン（ＴＯ）」という用語は、光学産業で使用される普通の慣習的な意味である、電流伝導マイクロエレクトロニクスのパッケージ化およびハウジングの設計およびサイズを管理する工業規格を意味するものとする。典型的なＴＯパッケージは、ＴＯヘッダおよびＴＯキャップの２つの構成要素で構成され得る。ＴＯヘッダは、封止された構成要素への電力の供給を可能にするよう構成され、ＴＯキャップは、光信号を確実に、円滑に伝送するよう構成され、光トランスミッタ、たとえばレーザダイオード、および光レシーバ、たとえばフォトダイオードを含む。

【0032】

さらに、本明細書の例示的な実施形態では、ＴＯパッケージの標準的な設計およびサイズを参照して本技術の様々な態様を説明しているが、本技術の適用例はこれに限定されるものではなく、他の設計、サイズおよびパッケージの種類に適用され得る。パッケージは、例として、ＴＯ、セラミックボックス、オンボードオプティクスコンソーシアム（ＣＯＢＯ）、チップオンボード（ＣＯＢ）パッケージ、または他の任意のパッケージ種類であり得る。

【0033】

本開示において、本明細書で使用される「ＤＭＬ」という用語は、直接変調レーザもしくは直接変調レーザダイオード、および／または直接変調垂直共振器型面発光レーザ（ＶＣＳＥＬ：ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒ）を指すものとする。直接変調レーザ（ＤＭＬ）は、概して、連続波レーザを使用し、続いて電界吸収変調器（ＥＡＭ：ｅｌｅｃｔｒｏ－ａｂｓｏｒｐｔｉｏｎ ｍｏｄｕｌａｔｏｒ）を使用する、外部変調レーザ（ＥＭＬ：ｅｘｔｅｒｎａｌｌｙ ｍｏｄｕｌａｔｅｄ ｌａｓｅｒ）と比較して、費用対効果の高いトランスミッタを提供する。ＤＭＬの利点は、ＥＭＬに勝るＤＭＬの単純さであり、したがって、本技術の様々な実施形態は、ＤＭＬを使用した説明の目的で提示されている。しかし、本明細書に開示されている本技術の適用例は、ＤＭＬの使用に限定されるものではない。

【0034】

さらに、ＤＭＬは、ＤＭＬの構造のために分散帰還型（ＤＦＢ）レーザとも呼ばれることがあり、小さい占有面積および低消費電力のために、単一のチップが単純な電気回路と共に使用される。ＤＭＬでは、ドライバ集積回路（ＩＣ）で生成されたオン／オフ電気入力を変調し、レーザダイオードに直接印加して、変調された光信号出力を生成することにより、光ビームに情報を載せる。したがって、ＤＭＬの一般的な用途は、データ速度がより低い用途、およびより短い距離向けである。

【0035】

さらに、ＤＭＬのインピーダンスは純粋な抵抗であると想定されているが、ＤＭＬのインピーダンスは約１０オームの複素インピーダンスである。また、小さな抵抗を追加すると、ＤＭＬの複素インピーダンスの影響が減少することにも留意されたい。しかも、小さな抵抗を追加すると、負荷インピーダンスもわずかに増加し、インピーダンス整合および全体的な性能が向上する。したがって、わずかに減少した信号源インピーダンスおよびわずかに増加した負荷インピーダンスも、より優れたインピーダンス整合を実現させる助けとなり得る。

【0036】

本開示の態様において、インピーダンス整合をよりよく理解するために、本明細書で、図１に示されるように、２つのインピーダンスＺ１およびＺ２のインピーダンス整合の簡単な説明が提示されている。特定の周波数範囲において、テーパ付き伝送線路を使用して、２つのインピーダンスＺ１とＺ２が整合され得る。インピーダンス不整合またはインピーダンス変換は、無線周波数（ＲＦ：ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）およびマイクロ波用途での従来からの問題である。例として、ＲＦシステムは、５０オームをベースとするシステムであり得、八木アンテナは、約７３オームのインピーダンス値を有することができる。したがって、図１のこの例は、インピーダンス不整合の従来からの問題の１つを提示している。かかるインピーダンス不整合を処理する、１つの一般的な方法論は、Ｒ．Ｗ．Ｋｌｏｐｆｅｎｓｔｅｉｎによって１９５６年に公表された記事、題名「改善した設計の、伝送線路のテーパ（Ａ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｔａｐｅｒ ｏｆ Ｉｍｐｒｏｖｅｄ Ｄｅｓｉｇｎ）」、ＩＲＥ会報、３１～３５頁、１９５６年１月で説明され得、この内容は、参照によりこの全体が本明細書に組み込まれている。テーパ付き線路を使用するインピーダンス整合ネットワークは、様々な技法で実装することができ、本技術は、本開示で説明されている実施形態に限定されるものではないことにも留意されたい。すなわち、インピーダンス整合ネットワークは、様々な技法を使用して、連続するテーパまたはテーパ付き伝送線路を使って設計され得る。

【0037】

しかし、光通信の分野、具体的には、様々なパッケージの、トランスミッタ光学サブアセンブリ（ＴＯＳＡ）、レシーバ光学サブアセンブリ（ＲＯＳＡ：ｒｅｃｅｉｖｅｒ ｏｐｔｉｃａｌ ｓｕｂ－ａｓｓｅｍｂｌｙ）、および他の光トランシーバを含む、様々な光学構成要素の設計において、方法論、類似の方法論、または技法の適用例はなかった。本開示は、具体的には、ＴＯＳＡおよび光トランシーバの設計における、テーパ付き伝送線路を使用してインピーダンスを整合させる方法論の、様々な技法または適用例を提示する。しかし、本開示の適用例は、これに限定されるものではない。

【0038】

本開示の態様では、テーパ伝送線路を使用して、光学デバイスまたは光学機器の設計におけるインピーダンス不整合を低減する。たとえば、光学デバイスの設計にテーパ付き伝送線路を使用すると、いくつかの用途の分野が可能となり得る。例として、本開示の１つまたは複数の態様では、テーパ付き伝送線路（またはテーパ）を使用するインピーダンス変換器は、とりわけ、以下の場合に適用され得る。（ｉ）５０オームのインピーダンスを有する試験機器を使用した、２５オームベースのＴＯＳＡの特性評価、（ｉｉ）ＤＭＬ ＴＯＳＡの、サブマウント／ＴＯＳＡパッケージと１０オームのインピーダンスを有するＤＭＬチップとの間のインピーダンス整合、（ｉｉｉ）２５オームのドライバＩＣと５０オームのＴＯＳＡとの間のインピーダンス整合、（ｉｖ）５０オームのドライバＩＣと２５オームのＴＯＳＡとの間のインピーダンス整合、（ｖ）５０オームのドライバＩＣと２０～３０オームのマッハツェンダ変調器（ＭＺＭ）との間のインピーダンス整合、（ｖｉ）ＶＣＳＥＬ設計でのインピーダンス整合、および他の多くの状況。本明細書に開示されている例では、ＤＭＬは非常に低いインピーダンスを有し、上記のように、構成要素間のインピーダンス値が相異なる（たとえば、１０オーム対２５オーム）ので、多くの場合インピーダンス不整合を引き起こすことにも留意されたい。したがって、インピーダンス不整合に対処する試みで、伝送線路とグランドとの間に吸収抵抗－コンデンサ（ＲＣ：ｒｅｓｉｓｔｏｒ－ｃａｐａｃｉｔｏｒ）回路が実装されることがあるが、テーパ付き伝送線路またはテーパは、セラミックボックス、ＴＯ、ＣＯＢＯ、またはＣＯＢパッケージなどの様々な種類のパッケージ内で、様々なインピーダンス値を整合させるために使用または実装され得る。

【0039】

最初に、図２Ａ～図２Ｃに示されているテーパ付き伝送線路を使用して、非常に広い帯域幅にわたるインピーダンス整合が実装され得る。図２Ａから図２Ｃは、本技術の例示的な実施形態の様々な斜視図を示している。図２Ａ～図２Ｃは、ＴＯタイプのＴＯＳＡの例示的な実施形態の様々な斜視図である。図２Ａは、本開示の態様による例示的な実施形態の側面図である。この例では、ＤＭＬはＴＯ内のサブマウント上に配置されている。図２Ｂは、本開示の態様による、サブマウント上に配置された例示的なテーパを示す、例示的な実施形態の底面斜視図である。図２Ｃは、本開示の態様による、可撓性回路上に配置されたテーパを示す、例示的な実施形態の底面図である。さらに、本開示の態様では、図２Ａ～図２Ｃの例におけるテーパは、サブマウントおよびフレックス回路上に位置するよう示されているが、テーパの場所は、これらに限定されない場合があり、したがってテーパは、ＤＭＬとＤＭＬドライバＩＣとの間の任意の場所に配置され得る。

【0040】

図２Ｄは、本技術の別の例示的な実施形態を概念的に示す図である。この例では、テーパ付き伝送線路（またはテーパ）は、２５オームのドライバ出力インピーダンス（Ｚ１）と１０オームのＤＭＬインピーダンス（Ｚ２）との間のインピーダンス整合が設計または実装されている。この例では、テーパのインピーダンス整合は、２つの別個のインピーダンスまたは実装、たとえばＴＯヘッダのＺｘインピーダンスで分割された、可撓性回路のテーパの第１の部分およびサブマウントのテーパの第２の部分によって実装され得る。別法として、前述の通り、整合インピーダンスは、単一のテーパで実装されてもよい。

【0041】

図２Ｅは、本開示の１つまたは複数の態様による、実施形態のインピーダンス整合を概念的に示す、図を示している。図２Ｅは、ＧＨｚの周波数帯域幅にわたる、テーパ付き伝送線路の反射応答、たとえば反射係数応答を示している。図２Ｄに示されたように、１０ＧＨｚ（たとえば、Ｆ_ｍｉｎ）を超える反射は、－２０ｄＢ未満に維持されている。すなわち、この例では、通過帯域での反射は、本開示の態様によるテーパ付き伝送線路を含むテーパ設計を使用すると、約－２０ｄＢである。さらに、この例では、ゼロ周波数での最大反射係数またはＳ１１の値は、２０＊ｌｏｇ（（Ｚ２－Ｚ１）／（Ｚ１＋Ｚ２））で決定することができ、ここでＺ１は第１のインピーダンス、Ｚ２は第２のインピーダンスである。さらに、テーパ設計において、Ｆ_ｍｉｎおよびＦ_ｍｉｎを超えての最大反射を指定することができる。すなわち、誘電率および材料の厚さなどの誘電体材料の値が与えられた場合、テーパ設計（またはテーパ）の長さは、参照によりこの全体が組み込まれている、上記のＫｌｏｐｆｅｎｓｔｅｉｎの論文で説明されているテーパ設計の理論に従って、決定および／または変更され得る。したがって、一実装形態では、Ｆ_ｍｉｎはより低い周波数なので、設計されるべきテーパの長さは、下記で説明されるように、所望の整合特性に基づいて長くなる可能性がある。

【0042】

説明に役立つように、５０オームから２５オームまでのインピーダンス変換器（またはインピーダンス整合）の設計例が本明細書で提示され、設計例は、テーパ付き伝送線路の使用をベースとする。５０オームから２５オームへの変換は、２５オームのＤＭＬ ＴＯＳＡの特性評価のための評価基板の設計、マッハツェンダ変調器（ＭＺＭ）の特性評価のためのサブマウントの設計、および５０オームのドライバＩＣと２５オームのＤＭＬ ＴＯＳＡとの間のプリント配線基板（ＰＷＢ）の設計において、重要であり得ることに留意されたい。

【0043】

本開示の態様において、一例では、５０オームの測定機器（評価基板）と２５オームのＤＭＬ ＴＯＳＡとの間で、相異なるインピーダンスを整合させる必要がある。かかる場合に、図３に示されている反射係数応答を設計し、図４に示されているテーパ設計を実装することができる。この例では、ゼロ周波数での最大反射係数またはＳ１１の値は、２０＊ｌｏｇ（（Ｚ２－Ｚ１）／（Ｚ１＋Ｚ２））で決定することができ、ここでＺ１は２５オーム、Ｚ２は５０オームであるため、ゼロ周波数での最大Ｓ１１応答は－９．５４ｄＢと計算される。さらに、これらの入力値について、周波数範囲にわたる（設計されたテーパの）反射係数応答Ｓ１１および伝達関数応答Ｓ２１が、図５Ａおよび図５Ｂに示されている。

【0044】

また別の例において、ＤＭＬ ＴＯＳＡ設計の例では、誘電率が９．８、サブストレートの厚さが１００ｕｍ、かつ導体の厚さが３ｕｍのサブストレート材料が使用され得る。また、サブマウントの設計には、酸化アルミニウム（Ａｌ_２Ｏ_３）または窒化アルミニウム（ＡＩＮ）を使用することができ、テーパ付き伝送線路は、５０オームのドライバＩＣのインピーダンスと２５オームのＤＭＬ ＴＯＳＡのインピーダンスとの間の、相異なるインピーダンス値を整合させるよう実装され得る。この例では、２つの相異なるインピーダンス値間のインピーダンス整合の目標は、図２Ｅおよび図３に示された、１０ＧＨｚ（Ｆ_ｍｉｎ）を超える周波数範囲での、－２０ｄＢの反射係数（Ｓ１１）応答であり得る。

【0045】

本開示の態様では、テーパ付き伝送線路を実装するために、マイクロストリップテーパを含むテーパをインピーダンス整合に使用することができ、テーパは、図４に示されたように、２１ステップのセグメント化されたテーパ区間を含むテーパ付き伝送線路の全長が３．６３ｍｍとなり得る、幾何形状に設計され得る。別の実装では、テーパは、コプレーナ導波路またはコプレーナストリップ線路を含むことができる。この例では、テーパ付き伝送線路の各セグメントは、幅のサイズ（ｍｍ）が相異なるが、長さ（たとえば１７３ｕｍ）ばかりでなくインピーダンス値（オーム）も同じであり得る。テーパ付き伝送線路またはテーパの特定の寸法が、本明細書では明確化および例示の目的で使用されているが、本技術の本開示はこれに限定されるものではなく、本開示の１つまたは複数の態様に従った他の寸法が使用されてもよいことにも留意されたい。

【0046】

図３および図４に戻ると、テーパ設計の目標は、１０ＧＨｚ（Ｆ_ｍｉｎ）超での反射係数Ｓ１１応答の最大値を約－２０ｄＢに維持することであり得る。したがって、Ｆ_ｍｉｎは１０ＧＨｚであり、通過帯域での反射は約－２０ｄＢであることに留意されたい。さらに、１０ＧＨｚ未満での反射係数またはＳ１１応答が、周波数がゼロ周波数に向かって減少するにつれて大きくなっていることに留意されたい。ゼロ周波数での最大反射係数Ｓ１１応答は、図３に示されているように、約－９．５４ｄＢであることが示されており、これは、図２Ｅに示されたように、２つのインピーダンス値Ｚ１およびＺ２によって決定される。すなわち、この例では、ゼロ周波数での最大反射係数またはＳ１１の値は、２０＊ｌｏｇ（（Ｚ２－Ｚ１）／（Ｚ１＋Ｚ２））で決定することができ、ここでＺ１は２５オーム、Ｚ２は５０オームであり、この例では、ゼロ周波数での最大Ｓ１１応答は－９．５４ｄＢと計算される。

【0047】

さらに、前述の通り、例示的な設計では、テーパは、図４に示されているように、必要なテーパ付き伝送線路の全長が２１ステップで３．６３３ｍｍ、かつ１ステップの長さが０．１７３ｍｍとなるよう設計され得る。図４を見て分かるように、設計されたテーパのセグメントは、様々なインピーダンス値および幅の値を含む。すなわち、テーパ付き伝送線路の特性インピーダンスは、伝送線路の幅を先細にし、これにより、伝送線路（マイクロストリップ、ストリップ線路など）の幅を増減させることで、所望のインピーダンスのテーパを作り出すことにより、修正され得る。

【0048】

図３および図４に示されている設計パラメータを使用した、２５オームから５０オームの間のインピーダンス整合のための、例示的な設計の出力シミュレーション結果は、（設計されたテーパの）周波数範囲にわたる反射係数応答Ｓ１１および伝達関数応答Ｓ２１を示す、図５Ａおよび図５Ｂに示されているように得られ得る。

【0049】

図６Ａおよび図６Ｂは、相異なるＦ_ｍｉｎ値の、２つの相異なる設計の結果を示している。本開示の別の態様では、本開示は、たとえば２５オームから１０オームへのインピーダンス変換のための、他の例示的な技法または方法論を提供する。例として、図６Ａおよび図６Ｂに示されているように、Ｆ_ｍｉｎの値が相異なる複数の設計が実装され得る。図６Ａは、Ｆ_ｍｉｎが１０ＧＨｚ、通過帯域での反射が－３０ｄＢの、第１の設計で、２１ステップで５．８４ｍｍのテーパ設計の出力長さが得られることを示している。図６Ｂは、Ｆ_ｍｉｎが５ＧＨｚ、通過帯域での反射が－２５ｄＢの、第２の設計で、２１ステップで９．６８ｍｍのテーパ設計の出力長さが得られることを示している。

【0050】

本開示の態様において、例示する目的で、別の例では、ＤＦＢパッケージング用のテーパインピーダンス変換器（たとえば、２５オームから１０オーム）が実装され得る。ＤＦＢ ＴＯの場合、ＴＯヘッダのインピーダンスは典型的には約２５オームであり、内部サブマウントは２５オームの伝送線路で設計することができ、また１０オームのＤＦＢチップを２５オームの伝送線路の上に取り付けることができる。１０オームのインピーダンスが２５オームの伝送線路の端部で終端されるので、現在の技術を使用しないＤＦＢ ＴＯの設計では、反射係数Ｓ１１および伝達関数Ｓ２１の応答が悪化するという結果になり得る。しかし、本開示の１つまたは複数の態様に従ってテーパ付き伝送線路を実装することにより、反射係数Ｓ１１および伝達関数応答Ｓ２１は、それぞれ大幅に改善され得る。

【0051】

本開示の別の態様において、２５オームのＴＯＳＡパッケージ向けのテーパの例示的な設計では、２５オームから１０オームへのテーパが、所定の入力パラメータを用いて設計され得る。例として、図７Ａに示されているように、設計条件は、以下のように規定され得る：サブストレート材料がアルミナ９９．８％、サブストレート厚が２００ｕｍ、金の厚さが２ｕｍ、および誘電率が９．８、ならびに入力パラメータが、Ｚ１＝１０オーム、Ｚ２＝２５オーム、Ｆ_ｍｉｎ＝５ＧＨｚ、および通過帯域での反射＝－２０ｄＢと設定され得る。上記の設計条件および入力パラメータでは、必要なテーパの設計の出力結果は、図７Ａおよび図７Ｂに示されているように、２１ステップで７．６５ｍｍのテーパ長が得られ得る。

【0052】

しかしこの例では、ＤＦＢレーザ用のＴＯ５６内で使用可能な一般的な長さが、典型的には、設計されたテーパ長よりもはるかに短い長さの約１～２ｍｍであるため、設計されたテーパ長７．６５ｍｍをＤＦＢ ＴＯのサブマウントに使用するのは非現実的であり得ることに留意されたい。したがって、ＴＯ５６に嵌まる、より現実的なテーパ設計長さを得るために、設計条件を変更する必要があり得、プロセスを繰り返す必要があり得る。しかし、本開示の別の態様では、初期の設計長さは、異なる種類のパッケージ、たとえば、比較的大きな内部寸法を有するボックス型のパッケージの場合に、適用可能で使用され得ることにも留意されたい。別法として、緩和した設計仕様を用いて、テーパ長がより短いテーパ設計を得ることもできる。

【0053】

本開示の別の態様では、設計されたテーパの長さは、より薄いサブストレート厚およびより大きい負荷インピーダンスを使用することによって制御され得る。例として、この例では、サブストレート厚を１５０ｕｍに変更することができ、また負荷インピーダンスＺ１を１３オームに変更することができ、これにより、図８Ａおよび図８Ｂに示されているように、２１ステップで６．６１ｍｍの設計されたテーパ長が得られる。

【0054】

しかし、サブストレート厚が１５０ｕｍであっても、テーパの設計長さ（たとえば、６．６１ｍｍ）は、依然として、所望のものより長くなり得ることに留意されたい。したがって負荷インピーダンスは、試行錯誤に基づいて、所望の結果が得られるまでさらに変更され得る。

【0055】

前述の通り、テーパ設計を利用することにより、ＤＭＬパッケージングを含む光学デバイスまたは光学機器における、より適切なインピーダンス整合を実現させることができ、改善されたインピーダンス整合は、全体的な性能の改善に寄与する。この結果、光学システム、光学デバイス、または光学機器の全体的な性能は、信号源インピーダンス、負荷インピーダンス、プリント配線基板（ＰＷＢ）線路インピーダンス、ＴＯ／サブマウントインピーダンスなどの若干の変動があっても、優れたものとなり得る。

【0056】

本開示の別の態様では、ＰＷＢ、ＴＯ、およびサブマウントのインピーダンス値は、それぞれ所定の値に固定され得る。ＰＷＢ、ＴＯ、およびサブマウントに若干の変動があっても、全体的な性能はそれほど影響され得ない。また、フレックス回路は、修正された、またはより単純なテーパ設計で設計することができ、実装がより簡単になる可能性がある。

【0057】

前述の通り、テーパは、たとえば、２５オームと１０オームとの間のインピーダンス不整合に対処するために、相異なるインピーダンス値を整合させるよう設計および実装され得る。さらに、所定の設計要件を使用すると、テーパの全長は、フレックス回路およびＤＭＬ ＴＯに実装するには長すぎる可能性がある１９ｍｍになり得、この結果、テーパ設計の多くの繰返しばかりでなく、入力パラメータの修正も必要となり得る。さらに、設計されるテーパは、複数の区間、たとえば図９に示されている、相異なる構成要素に対応する、３つの区間を含むことができる。例として、テーパの３つの区間には、（ｉ）プリント回路基板（ＰＣＢ）上のドライバからフレックス接合部までの第１の区間またはセグメント、（ｉｉ）フレックス回路の第２の区間またはセグメント、ならびに（ｉｉｉ）ＴＯおよびＤＭＬを含むサブマウントの第３の区間またはセグメントが含まれ得る。さらに、ＴＯパッケージのインピーダンスもテーパの一部なので、正確なテーパ設計を得るために、ＴＯパッケージのインピーダンスを修正する必要がある。

【0058】

図９は、本開示の態様における例示的なテーパ設計を示している。この例では、ＰＣＢまたはＰＷＢに対応する設計されたテーパの第１の区間の長さは２．７３ｍｍ、フレックス回路に対応する設計されたテーパの第２の区間の長さは１３．６５ｍｍ、ＴＯおよびサブマウントに対応する設計されたテーパの第３の区間の長さは２．７３ｍｍである。したがって、設計されたテーパ長は合計１９．１１ｍｍのテーパ長になり、設計されたテーパをフレックス回路に実装するには長すぎる可能性があるため、様々な入力パラメータに基づいてさらに設計を繰り返す必要があり得る。

【0059】

また前述の通り、図９に示されている例では、設計されたテーパには、３つの区間が含まれ得る。すなわち、設計されたテーパは、ＰＷＢに対応する第１の区間、フレックス回路に対応する第２の区間、ならびにＴＯおよびサブマウントに対応する第３の区間を含む。この例では、第１の区間の長さは２．７３ｍｍで、第１の区間には３つのセグメントが含まれている。第２の区間の長さは１３．６ｍｍで、第２の区間には１５のセグメントが含まれている。第３の区間の長さは２．７３ｍｍで、第３の区間には３つのセグメントが含まれている。さらに、この例では、各セグメントｘの幅はＸ（ｍｍまたはインチ）で、インピーダンス値はＺ０（オーム）である。

【0060】

さらに、この例では、テーパの第１の区間および第３の区間は比較的短く、第１の区間および第３の区間のインピーダンスは、第１の区間および第３の区間に含まれるそれぞれ３つのセグメントの平均値と近似され得ることに留意されたい。またフレックス回路に関しては、フレックス回路の全長が、長すぎて収まらない可能性がある１３．６５ｍｍであり得るため、テーパ長の設計のさらなる繰返しをもたらし得る。また、第２の区間では、セグメントを５つの２次グループに分類し、各２次グループの平均インピーダンスが、各２次グループの新しいインピーダンスに使用され得る。

【0061】

図１０Ａ、図１０Ｂ、および図１０Ｃは、図９に対して修正したテーパ設計のシミュレーション結果を示している。添付図面および図では、該当箇所はどこでも、赤のトレースは元のテーパ設計向けであり、青のトレースは修正されたテーパ設計向けであることに留意されたい。

【0062】

図１１および図１２は、元のテーパ設計に対する修正されたテーパ設計の最適化結果を示している。本開示の別の態様では、修正されたテーパ設計は、相異なる区間またはセグメントの長さを変更することによって、さらに最適化され得る。例として、フレックス回路の長さは、各セグメント２．７３ｍｍから２ｍｍに短縮され得る。図１１および図１２に示されているように、フレックス回路の長さが短縮されると、周波数が高くなるにつれてＳ３３応答（修正されたテーパ設計の応答）が悪化するが、Ｓ４３応答（修正されたテーパ設計の応答）は、重ね合わされたグラフに示されているように、Ｓ３３の劣化を犠牲にして、わずかに改善されている。

【0063】

図１１Ａおよび図１１Ｂは、フレックス回路の長さが各区間２．７３ｍｍから２ｍｍに短縮されるときの、最適化結果を示している。図１２Ａおよび図１２Ｂは、フレックス回路の長さが各区間２．７３ｍｍから１．５ｍｍに短縮され得るときの、別の最適化結果を示している。図１２Ａおよび図１２Ｂに示されているように、周波数が高くなるにつれてＳ３３応答が悪化するが、Ｓ４３応答は、Ｓ３３応答の劣化を犠牲にして改善されている。各区間の長さをさらに１．３ｍｍまで短縮すると、高周波でのＳ１１の劣化を代償として、Ｓ２１がもう少し改善されることに留意されたい。

【0064】

図１３Ａおよび図１３Ｂは、修正されたテーパ設計の別の最適化結果を示している。本開示の態様では、負荷インピーダンスを変更することができる。例として、負荷インピーダンスを１０オームから１５オームに変えることができ、フレックス回路の長さも、各セグメント２．７３ｍｍから２ｍｍに短縮される。

【0065】

図１４Ａおよび図１４Ｂは、修正されたテーパ設計の別の最適化結果を示している。本開示の態様では、信号源インピーダンスが変更され得る。例として、信号源インピーダンスを２５オームから２５オーム±１０％（２２．５オームから２７．５オーム）に変えることができ、フレックス回路の長さも、各セグメント２．７３ｍｍから２ｍｍに短縮される。

【0066】

図１５Ａおよび図１５Ｂは、修正されたテーパ設計の別の最適化結果を示している。本開示の態様では、信号源インピーダンスおよび負荷インピーダンスの両方が変えられる。例として、信号源インピーダンスは２２．５オームに設定され、負荷インピーダンスは１２オームに設定されている。フレックス回路の長さは、各セグメント２．７３ｍｍから２ｍｍに短縮され得る。

【0067】

図１６Ａおよび図１６Ｂは、修正されたテーパ設計の別の最適化結果を示している。本開示の態様では、ＰＷＢ線路インピーダンスを２０．４４オームから２５オームに変え、フレックス回路の長さも、各セグメント２．７３ｍｍから２ｍｍに短縮される。また、ＰＷＢの線路インピーダンスを、通常の設計と同様に２５オームにしても、全体の性能はあまり影響されていないことに留意されたい。

【0068】

図１７Ａおよび図１７Ｂは、修正されたテーパ設計の別の最適化結果を示している。本開示の態様では、ＴＯおよびサブマウントのインピーダンスは、１２．２２オームから１３．２２オームに変えられ得る。１３．２２オームは、フレックス回路の最後の区間のインピーダンスである。フレックス回路の長さは、各セグメント２．７３ｍｍから２ｍｍに短縮され得る。この例では、ＴＯおよびサブマウントのインピーダンスをわずかに、フレックス回路の最後の区間のインピーダンスと同じ値まで増加させたとしても、全体的な性能はあまり影響されていない。

【0069】

図１８Ａおよび図１８Ｂは、修正されたテーパ設計の別の最適化結果を示している。本開示の態様において、この例では、ＴＯおよびサブマウントのインピーダンスは、１３．２２オームに設定され得る。ＰＷＢインピーダンスはやはり、２５オームに設定され得る。負荷インピーダンスも、１０オームから１３オームに変えられ得る。フレックス回路の長さは、各セグメント２．７３ｍｍから２ｍｍに短縮され得る。ＴＯおよびサブマウントのインピーダンスをわずかに増加させ、ＰＷＢインピーダンスを２５オームに設定しても、全体的なＳ２１の性能は十分に維持されていることに留意されたい。さらに、負荷インピーダンスが１３オームの場合、Ｓ４３およびＳ３３の応答が最高の性能を示すことに留意されたい。また、この例では、ＴＯおよびサブマウントのインピーダンスが増加するので、１０オームの負荷が最悪の性能を示すことに留意されたい。

【0070】

本開示の様々な態様において、一例では、２５オームでのＤＭＬパッケージの整合の、より適切なインピーダンス整合を、構成要素間のテーパ設計の実装に基づいて実証してきた。この結果、ＤＭＬパッケージおよびテーパ設計を組み込んだ光学デバイスまたは光学機器の全体的な性能は、信号源インピーダンス、負荷インピーダンス、およびＴＯ／サブマウントのインピーダンスの若干の変動があっても、大幅に改善されることが示されている。また、わずかに減少した信号源インピーダンスおよびわずかに増加した負荷インピーダンスも、より優れたインピーダンス整合という結果をもたらし得ることにも留意されたい。

【0071】

さらに、本開示の別の態様では、テーパは、ＰＷＢからＤＭＬまでの性能をより高めるために設計および実装され得る。本開示の別の態様では、ＰＷＢ、ＴＯ、およびサブマウントのインピーダンスは、ある値に固定することができ、ＰＷＢ、ＴＯ、およびサブマウントの若干の変動があっても、全体的な性能は、著しくは影響され得ない。また、フレックスは、１つまたは複数の修正されたテーパ設計で設計され得、これにより、実装がより容易になる。

【0072】

したがって、本開示は、光学デバイスまたは光学機器の様々な構成要素間のインピーダンス整合のための、新しい斬新なテーパ設計およびテーパ設計の適用例を提示している。例として、ＴＯパッケージ内のＤＭＬおよびＤＭＬドライバの相異なるインピーダンスを効果的に整合させることができ、これにより、ＴＯ内にパッケージ化されたＤＭＬの性能、およびＤＭＬを含む光通信デバイス、光学システム、または光学機器の全体的な性能を改善する。

【0073】

さらに、本技術の実装は、結果的に、より良好に整合された設計、改善された性能、より低い駆動電圧およびより少ない消費電力、低減された反射、低減された無線周波数輻射などを含む、多くの利益をもたらし得る。

【0074】

上記で示されたように、相異なるインピーダンス値を整合させるために、様々な方法、技法、配置、またはこれらの変形が、光学デバイスまたは光学機器におけるテーパ付き伝送線路の設計および実装を使用して実装され得る。本技術の他の実施形態も可能であり得、本明細書で開示される実施形態に限定されるものではない。

【0075】

本開示において、文脈上明確に反対の意味でない限り、単数形には複数形が含まれ得る。また、冠詞「ａ」は、本明細書で使用されている場合、１つまたは複数のアイテムを含むことを意図している。さらに、本開示で使用されているどの要素、行為、ステップ、または命令も、本開示の中で明示的にそのように説明されていない限り、本開示にとって重要または必須であると解釈されるべきではない。本明細書で使用されている場合、特に明示的に記されている場合を除き、「備える（現在形）」という用語および「備える（現在分詞）」、「備える（三人称単数）」、および「備えた（過去形）」などの用語の変形は、他の追加物、構成要素、整数、またはステップを除外することを意図するものではない。本明細書で使用されている「第１」、「第２」などの用語は、様々な構成要素を説明するために使用され得るが、構成要素は、上記の用語によって限定されるものではない。上記の用語は、本開示の範囲から逸脱することなく、１つの構成要素を他の構成要素から区別するためだけに使用される。また、本明細書で使用されている「および／または」という用語は、複数の関連するアイテム、または複数の関連するアイテムのうちの任意のアイテムの組合せを含む。さらに、要素が別の要素と「結合」または「接続」されると説明されている場合、要素は、他の要素と直接結合または直接接続されていてもよく、または要素は、他の要素と、第３の要素を介して結合または接続されてもよいことに留意されたい。また、本明細書で使用されている「含む」または「有する」という用語は、本明細書で説明されている特徴、動作、構成要素、ステップ、数、部品、またはこれらの任意の組合せが存在することを示している。さらに、「含む」または「有する」という用語は、１つまたは複数の他の特徴、動作、構成要素、ステップ、数、部品、または組合せの存在または追加の可能性を排除するものではない。さらに、本明細書で使用されている場合、冠詞「ａ」は、１つまたは複数のアイテムを含むことを意図している。さらに、本開示で使用されているどの要素、行為、ステップ、または命令も、本開示の中で明示的にそのように説明されていない限り、本発明にとって重要または必須であると解釈されるべきではない。

【0076】

本技術は、例示的な実施形態を説明する目的で、本明細書で説明される特定の例と共に示されているが、関連技術の当業者は、本開示の範囲から逸脱することなく、示され、説明されている特定の例の代わりに、多種多様な代替および／または同等の実装が用いられ得ることを理解されよう。したがって、本開示は、本開示の精神および技術的範囲から逸脱することなく、本明細書に示され、説明されている例および／または実施形態の任意の適合形態または変形形態を包含することを意図している。

【図1】

【図2A-2C】

【図2D】

【図2E】

【図3】

【図4】

【図5A-5B】

【図6A-6B】

【図7A-7B】

【図8A-8B】

【図9】

【図10A-10C】

【図11A-11B】

【図12A-12B】

【図13A-13B】

【図14A-14B】

【図15A-15B】

【図16A-16B】

【図17A-17B】

【図18A-18B】