IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ シャープディスプレイテクノロジー株式会社の特許一覧

<>
  • 特許-表示装置および表示装置の製造方法 図1
  • 特許-表示装置および表示装置の製造方法 図2
  • 特許-表示装置および表示装置の製造方法 図3
  • 特許-表示装置および表示装置の製造方法 図4
  • 特許-表示装置および表示装置の製造方法 図5
  • 特許-表示装置および表示装置の製造方法 図6
  • 特許-表示装置および表示装置の製造方法 図7
  • 特許-表示装置および表示装置の製造方法 図8
  • 特許-表示装置および表示装置の製造方法 図9
  • 特許-表示装置および表示装置の製造方法 図10
  • 特許-表示装置および表示装置の製造方法 図11
  • 特許-表示装置および表示装置の製造方法 図12
  • 特許-表示装置および表示装置の製造方法 図13
  • 特許-表示装置および表示装置の製造方法 図14
  • 特許-表示装置および表示装置の製造方法 図15
  • 特許-表示装置および表示装置の製造方法 図16
  • 特許-表示装置および表示装置の製造方法 図17
  • 特許-表示装置および表示装置の製造方法 図18
  • 特許-表示装置および表示装置の製造方法 図19
  • 特許-表示装置および表示装置の製造方法 図20
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-20
(45)【発行日】2025-01-06
(54)【発明の名称】表示装置および表示装置の製造方法
(51)【国際特許分類】
   G09F 9/30 20060101AFI20241223BHJP
   G09F 9/00 20060101ALI20241223BHJP
   H10D 30/67 20250101ALI20241223BHJP
   H05B 33/14 20060101ALI20241223BHJP
   H10K 50/115 20230101ALI20241223BHJP
   H10K 59/12 20230101ALI20241223BHJP
【FI】
G09F9/30 338
G09F9/00 342
G09F9/30 348A
H01L29/78 618B
H01L29/78 619A
H05B33/14 Z
H10K50/115
H10K59/12
【請求項の数】 15
(21)【出願番号】P 2023578247
(86)(22)【出願日】2022-02-02
(86)【国際出願番号】 JP2022004094
(87)【国際公開番号】W WO2023148852
(87)【国際公開日】2023-08-10
【審査請求日】2024-04-19
(73)【特許権者】
【識別番号】520487808
【氏名又は名称】シャープディスプレイテクノロジー株式会社
(74)【代理人】
【識別番号】110002848
【氏名又は名称】弁理士法人NIP&SBPJ国際特許事務所
(72)【発明者】
【氏名】本城 正智
【審査官】石本 努
(56)【参考文献】
【文献】国際公開第2021/166067(WO,A1)
【文献】特開2018-022879(JP,A)
【文献】特開2019-054284(JP,A)
【文献】特開2011-124312(JP,A)
【文献】特開2016-029727(JP,A)
【文献】特開2019-029528(JP,A)
【文献】米国特許出願公開第2016/0163745(US,A1)
【文献】韓国公開特許第10-2015-0101413(KR,A)
(58)【調査した分野】(Int.Cl.,DB名)
G02F1/1343-1/1345
1/135-1/1368
G09F9/30-9/46
H01L29/78
H05B33/00-33/28
44/00
45/60
H10K50/00-99/00
(57)【特許請求の範囲】
【請求項1】
基板と、前記基板の上方に位置する第1トランジスタとを備える表示装置であって、
前記基板の上方に位置し、前記基板の法線方向と直交する方向に離間した第1電極および第2電極と、
前記第1電極および前記第2電極の間隙に位置し、塗布型絶縁材料を含む絶縁層と、
少なくとも一部が前記第1トランジスタのチャネルとして機能し、前記絶縁層の上面に接する酸化物半導体層と、を備える表示装置。
【請求項2】
前記酸化物半導体層は、前記チャネルとして機能するチャネル部と、前記チャネル部よりも電気抵抗値が小さい第1および第2低抵抗部とを含み、
前記第1低抵抗部が前記第1電極の上面に接し、前記第2低抵抗部が前記第2電極の上面に接する、請求項1に記載の表示装置。
【請求項3】
前記第1低抵抗部が前記第1電極の側面に接し、前記第2低抵抗部が前記第2電極の側面に接する、請求項2に記載の表示装置。
【請求項4】
前記絶縁層は、前記第1電極および前記第2電極の側面に接する、請求項1~3の何れか1項に記載の表示装置。
【請求項5】
前記絶縁層の上面から前記基板の上面までの距離は、前記第1電極および前記第2電極の上面から前記基板の上面までの距離よりも小さい、請求項1~3のいずれか1項に記載の表示装置。
【請求項6】
前記絶縁層の上面から前記基板の上面までの距離は、前記第1電極および前記第2電極の上面から前記基板の上面までの距離と同一である、請求項1~3のいずれか1項に記載の表示装置。
【請求項7】
前記絶縁層の上面が谷型形状である、請求項1~4のいずれか1項に記載の表示装置。
【請求項8】
前記絶縁層は、スピンオンガラス材料、アルカリ土類金属を含む酸化物、およびランタノイドを含む酸化物の少なくとも1つを含んでいる、請求項1~7のいずれか1項に記載の表示装置。
【請求項9】
前記第1トランジスタは、酸化物半導体層上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置する第1ゲート電極とを含む、請求項1~8のいずれか1項に記載の表示装置。
【請求項10】
前記第1電極および第2電極それぞれが、前記絶縁層によって囲まれている、請求項1~9のいずれか1項に記載の表示装置。
【請求項11】
前記絶縁層の下に無機絶縁膜を備える、請求項1~10のいずれか1項に記載の表示装置。
【請求項12】
シリコン系半導体層と前記シリコン系半導体層の上方に位置する第2ゲート電極とを含む第2トランジスタを備え、
前記第2ゲート電極が前記無機絶縁膜で覆われている、請求項11に記載の表示装置。
【請求項13】
基板の上方に、前記基板の法線方向と直交する方向に離間した第1電極および第2電極を形成する工程と、
前記第1電極および前記第2電極の間隙に位置し、塗布型絶縁材料を含む絶縁層を形成する工程と、
少なくとも一部が第1トランジスタのチャネルとして機能し、前記絶縁層の上面に接する酸化物半導体層を形成する工程と、を含む、表示装置の製造方法。
【請求項14】
前記塗布型絶縁材料を含む液体を、前記第1電極上、前記第2電極上および前記間隙に塗布することで塗膜を形成する、請求項13に記載の表示装置の製造方法。
【請求項15】
前記塗膜を焼成し、焼成後の塗膜を前記第1電極および前記第2電極の上面が露出するようにエッチングすることで前記絶縁層を形成する、請求項14に記載の表示装置の製造
方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置および表示装置の製造方法に関する。
【背景技術】
【0002】
特許文献1には、トップゲート型のトランジスタにおいて、酸窒化珪素を含む下地絶縁膜上にソース電極およびドレイン電極を形成し、これら電極の間隙を埋めるように酸化物半導体を形成する構成が開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開2013-058738(2013年3月28日公開)
【文献】特開2013-77815(2013年4月25日公開)
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1のような従来の構成では、トランジスタ特性が高められないという問題がある。
【課題を解決するための手段】
【0005】
本開示の一態様に係る表示装置は、基板と、前記基板の上方に位置する第1トランジスタとを備える表示装置であって、前記基板の上方に位置し、前記基板の法線方向と直交する方向に離間した第1電極および第2電極と、前記第1電極および前記第2電極の間隙に位置し、塗布型絶縁材料を含む絶縁層と、少なくとも一部が前記第1トランジスタのチャネルとして機能し、前記絶縁層の上面に接する酸化物半導体層と、を備える構成である。
【発明の効果】
【0006】
本開示の一態様によれば、従来よりもトランジスタ特性が高められる。
【図面の簡単な説明】
【0007】
図1】本開示に係る表示装置の構成例を示す概略断面図である。
図2図1に示した本開示に係る第1トランジスタの構成例を示す概略断面図である。
図3】比較例に係る表示装置の構成例を示す概略断面図である。
図4図3に示した比較例の第1トランジスタの構成を示す概略断面図である。
図5図3に示した比較例の酸化物半導体層をパターニングする工程を示す概略断面図である。
図6】第3金属層のパターニングの有無による第2半導体の電圧電流特性の違いを示す図である。
図7】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略断面図である。
図8】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略平面図である。
図9】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略断面図である。
図10】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略平面図である。
図11】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略断面図である。
図12】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略平面図である。
図13】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略断面図である。
図14】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略平面図である。
図15】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略断面図である。
図16】本開示に係る薄膜トランジスタ層を形成する工程の一例を示す概略平面図である。
図17】本開示の一実施形態に係る第1トランジスタの構成例を示す概略断面図である。
図18】本開示の一実施形態に係る第1トランジスタの構成例を示す概略断面図である。
図19図18に示した第1トランジスタを形成する工程の一例を示す概略断面図である。
図20図18に示した第1トランジスタを形成する工程の一例を示す概略断面図である。
【発明を実施するための形態】
【0008】
本開示において、「同層」とは同一のプロセス(成膜工程)にて形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
【0009】
以下において、「Xの上にYを~」、「Xより上にYを~」および「Xの上方にYを~」と記載した場合、XとYが直に接してもよいし、XとYが直に接しなくてもよい。
【0010】
〔実施形態1〕
(表示装置の構成)
図1は、本開示に係る表示装置2の構成例を示す概略断面図である。図1に示すように、本開示に係る表示装置2は、樹脂基板10と、樹脂基板10より上層のベースコート層BCと、ベースコート層BCより上層の薄膜トランジスタ層12と、薄膜トランジスタ層12より上層の発光素子層14と、発光素子層14より上層の封止層18とを備える。
【0011】
表示装置2は、複数の画素回路PCと、各画素回路PCに接続する発光素子Edとを含む。
【0012】
樹脂基板10は、剛性基板であっても、可撓性基板であってもよい。樹脂基板10は、ポリイミドなどの樹脂によって構成されている基板である。
【0013】
本実施形態に係る薄膜トランジスタ層12は、シリコン系半導体層SC2、ゲート絶縁膜GI、ゲート電極GE(第2ゲート電極)、第1層間絶縁膜ILD1(無機絶縁膜)、金属層M3、絶縁層IM、酸化物半導体層SC1、ゲート絶縁膜TGI、ゲート電極TGE(第1ゲート電極)、第2層間絶縁膜ILD2、金属層SE、および有機平坦化膜PLを、下層から上層に向かってこの順に含む。
【0014】
薄膜トランジスタ層12は、第1トランジスタTr1と第2トランジスタTr2とを含む。第1トランジスタTr1および第2トランジスタTr2は、画素回路PCに含まれる。
【0015】
第1トランジスタTr1については後述する。
【0016】
第2トランジスタTr2は、シリコン系半導体層SC2、シリコン系半導体層SC2の上層のゲート絶縁膜GI、ゲート絶縁膜GIの上層のゲート電極GEを含んでいる。
【0017】
シリコン系半導体層SC2は、単結晶シリコン、多結晶シリコン、アモルファスシリコンの何れを含んでもよい。酸化物半導体層SC1は、酸化物半導体を含む。酸化物半導体の一例として、酸化インジウムガリウム亜鉛(InGaZnO)が挙げられる。
【0018】
絶縁層IMは、塗布型絶縁材料を含む液体20(図9参照)を塗布および固化することによって形成される。絶縁層IMは、塗布型絶縁材料を含む。絶縁層IMは例えば、SOG(spin on glass:スピンオンガラス)材料、アルカリ土類金属を含む酸化物、およびランタノイドを含む酸化物の少なくとも1つを含んでいても良い。絶縁層IMについては後述する。
【0019】
発光素子層14は、画素電極PEと、画素電極PEより上層のバンクBKと、バンクBKより上層の活性層16と、活性層16より上層の共通電極CEと有する。
【0020】
活性層16は少なくとも発光層を含む。ここで、表示装置2の種類として、発光層が有機発光層であるOLED表示装置、および、発光層が量子ドット発光層であるQLED表示装置が挙げられる。活性層16はさらに、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの何れか1つ以上を含んでもよい。
【0021】
本開示に係る表示装置2は、上述に限らない。表示装置2は例えば、樹脂基板10の代わりに、ガラス基板を備えてもよい。表示装置2は例えば、基板および薄膜トランジスタ層12を含むアクティブマトリックス基板を備える液晶表示装置であってもよい。表示装置2は例えば、剛性表示装置であっても可撓性表示装置であってもよい。
【0022】
(第1トランジスタの構成)
図2は、図1に示した本開示に係る第1トランジスタTr1の構成例を示す概略断面図である。図2に示すように、第1トランジスタTr1は、薄膜トランジスタ(thin film transistor:TFT)であり、(1)樹脂基板10の上面の法線方向と直交する方向に、互いに離間した第1電極22および第2電極24と、(2)絶縁層IMの上面と第1電極22と第2電極24とに接する酸化物半導体層SC1と、(3)酸化物半導体層SC1の上層のゲート絶縁膜TGIと、(4)ゲート絶縁膜TGIの上層のゲート電極TGE(第1ゲート電極)と、を有する。第1電極22および第2電極24は、同層であり、金属層M3に含まれる。第1電極22および第2電極24は、何れか一方がソース電極であり、他方がドレイン電極である。
【0023】
酸化物半導体層SC1は、チャネル部30を少なくとも有し、加えて、第1低抵抗部26と第2低抵抗部28とを有し得る。
【0024】
チャネル部30は、第1トランジスタTr1のチャネルとして機能する。チャネル部30は、絶縁層IMの上面に接し、ゲート電極TGEに平面視で重畳する。
【0025】
第1低抵抗部26は、チャネル部30に対して第1電極22の側に位置し、チャネル部30よりも電気抵抗値が小さい。第1低抵抗部26は、第1電極22の上面に接する。第1低抵抗部26は、第1電極22の側面にも接してよい。
【0026】
第2低抵抗部28は、チャネル部30に対して第2電極24の側に位置し、チャネル部30よりも電気抵抗値が小さい。第2低抵抗部28は、第2電極24の上面および側面の少なくとも一方に接する。第2低抵抗部28は、第2電極24の側面にも接してよい。
【0027】
(絶縁層IM)
絶縁層IMは少なくとも、第1トランジスタTr1の第1電極22および第2電極24の間の間隙に形成されている。絶縁層IMは、第1電極22および第2電極24の両方の側面に接している。絶縁層IMは加えて、第1トランジスタTr1の第1電極22および第2電極24それぞれを平面視で囲むように形成されてよい。
【0028】
絶縁層IMの上面は略平坦である。また、絶縁層IMの上面から樹脂基板10の上面までの距離は、第1トランジスタTr1の第1電極22の上面および第2電極24の上面から樹脂基板10の上面までの距離より小さい。絶縁層IM、第1電極22および第2電極24は、第1層間絶縁膜ILD1の上に設けられている。したがって、絶縁層IMの上面は、第1電極22の上面と第1層間絶縁膜ILD1の上面との間、または、第2電極24の上面と第1層間絶縁膜ILD1の上面との間、に位置する。
【0029】
(比較例)
図3は、比較例に係る表示装置102の構成例を示す概略断面図である。図3に示すように、比較例に係る表示装置102は、薄膜トランジスタ層112の第1層間絶縁膜ILD1と酸化物半導体層SC1との間に絶縁層IMが無い点を除いて、図1に示した本開示に係る表示装置2と同様の構成を備える。
【0030】
図4は、図3に示した第1トランジスタTr101の構成を示す概略断面図である。図4に示すように、比較例に係る第1トランジスタTr101において、酸化物半導体層SC1は、第1電極22および第2電極24の側面と、第1電極22および第2電極24の間の第1層間絶縁膜ILD1の上面とに接触する。第1電極22および第2電極24の側面に接する酸化物半導体層SC1は、第1層間絶縁膜ILD1の上面に接する酸化物半導体層SC1と比較して薄く形成される傾向にある。
【0031】
(本開示に係る構成と比較例の構成との比較)
図5は、図3に示した酸化物半導体層SC1をパターニングする工程を示す概略断面図である。図5に示すように、比較例に係る酸化物半導体層SC1をパターニングするときに、酸化物半導体層SC1の上にフォトレジスト層PRを形成する。このとき、第1層間絶縁膜ILD1の上面とソース電極またはドレイン電極の傾斜側面との間の角に対応する位置において、酸化物半導体層SC1とフォトレジスト層PRとの間に空洞CVが生じることがある。そして、酸化物半導体層SC1をエッチングするエッチング液が空洞CBに染み込む。このため、酸化物半導体層SC1が第1層間絶縁膜ILD1とソース電極またはドレイン電極との間の段差によって途切れ(いわゆる「段切れ」)しやすい。
【0032】
加えて、第1層間絶縁膜ILD1の上面は、金属層M3をパターニングするときに劣化していたり、金属層M3の残渣が残っていたり、することがある。
【0033】
図6は、(1)金属層M3をパターニングして第1トランジスタTr101を形成した場合(M3パターニングあり)と、(2)金属層M3を形成せずに酸化物半導体層SC1をパターニングして、トップコンタクトで酸化物半導体層SC1をソース電極およびドレイン電極に接続した場合(M3パターニングなし)と、の第1トランジスタTr101の電流電圧特性を片対数グラフで示す。図6の縦軸は対数表示である。
【0034】
図6に示すように、M3パターニングありの場合に、第1トランジスタTr101の立ち上がり特性が劣化する(S値が大きくなる)ことが分かる。この劣化は、第1層間絶縁膜ILD1の上面の劣化および金属層M3の残渣に起因すると考えられる。
【0035】
図2に示したように本開示に係る第1トランジスタTr1において、第1電極22と第2電極24との間の間隙が絶縁層IMによって埋められている。絶縁層IMの上面と第1電極22または第2電極24の上面との間の段差は、第1層間絶縁膜ILD1の上面と第1電極22または第2電極24の上面との間の段差よりも小さい。このため、図4に示した比較例の構成と比較して、図2に示した本開示に係る構成における酸化物半導体層SC1が段切れし難い。さらに、酸化物半導体層SC1が第1層間絶縁膜ILD1の上面に接触しないので、第1層間絶縁膜ILD1の上面の劣化および金属層M3の残渣が酸化物半導体層SC1に影響せず、第1トランジスタTr1の立ち上がり特性が劣化しない。
【0036】
従って、本開示に係る第1トランジスタTr1と比較例の第1トランジスタTr101とを比較すると、本開示に係る第1トランジスタTr1のほうがトランジスタ特性が高い。
【0037】
(製造方法)
本開示に係る表示装置2の製造方法は、樹脂基板10より上層にベースコート層BC、薄膜トランジスタ層12、発光素子層14、封止層18を形成する工程をこの順に含む。
【0038】
図7図9図11図13および図15は各々、本開示に係る薄膜トランジスタ層12を形成する工程の一例を示す概略断面図である。図8図10図12図14および図16は各々、本開示に係る薄膜トランジスタ層12を形成する工程の一例を示す概略平面図である。
【0039】
図7および図8に示すように、まず、ベースコート層BC上にシリコン系半導体層SC2、ゲート絶縁膜GI、ゲート電極GE、第1層間絶縁膜ILD1、金属層M3をこの順に形成し、適宜パターニングする。
【0040】
金属層M3の形成およびパターニングにおいては、樹脂基板10の上面の法線方向と直交する方向に第1電極22および第2電極24が互いから離れるように、第1電極22および第2電極24を形成する。
【0041】
図9および図10に示すように次に、第1層間絶縁膜ILD1および金属層M3を覆うように、塗布型絶縁材料を含む液体20を全面的に塗布し、塗膜を形成する。ここで、液体20は、第1電極22および第2電極24の間隙に塗布される。
【0042】
塗布型絶縁材料を含む液体20は、固化した(すなわち絶縁層IMである)ときに絶縁体であればよく、液体20自体は導電体であっても絶縁体であってもよい。塗布型絶縁材料を含む液体20は、絶縁材料の粉末が溶媒に分散した液体など任意の液体でよい。塗布方法は、スピンコート法、バーコート法、噴霧法、など任意の方法でよい。
【0043】
次に、液体20の塗膜を焼成し、絶縁層IMを形成する。絶縁層IMは、第1電極22および第2電極24の上と、その間の間隙と、第1電極22および第2電極24の周囲と、に形成される。ここで、第1電極22および第2電極24の上に形成された絶縁層IMの部分の厚さは、その間の間隙に形成された絶縁層IMの部分の厚さと比較して、薄い。
【0044】
図11および図12に示すように次に、第1電極22および第2電極24の両方の上面が絶縁層IMから露出し、かつ、絶縁層IMが少なくとも第1電極22および第2電極24の間の間隙に残るように、絶縁層IMをエッチングする。本実施形態では、第1電極22の側面の一部とおよび第2電極24の側面の一部とが露出するまで、絶縁層IMをエッチングする。この結果、絶縁層IMの上面から樹脂基板10の上面までの距離が、第1電極22の上面および第2電極24の上面から樹脂基板10の上面までの距離より小さい。
【0045】
エッチング方法は、ドライエッチングでもウェットエッチングでもよい。ここで第1層間絶縁膜ILD1がエッチングされる場合、エッチング後も第2トランジスタTr2のゲート電極が第1層間絶縁膜ILD1で覆われているままであるように、第1層間絶縁膜ILD1の厚さおよび材質とエッチング条件とを設定する。
【0046】
図13および図14に示すように次に、金属層M3および絶縁層IMの上に、酸化物半導体層SC1を形成およびパターニングする。
【0047】
図15および図16に示すように次に、酸化物半導体層SC1の上に、ゲート絶縁膜TGIおよびゲート電極TGEを順に形成する。加えて、酸化物半導体層SC1をドーピングまたは還元する処理を行ってよい。この処理によって、酸化物半導体層SC1のうちゲート電極TGEの下に重畳する部分を含む領域がチャネル部30として残り、その他の領域が、低抵抗化して、第1低抵抗部26および第2低抵抗部28となる。
【0048】
続いて、第2層間絶縁膜ILD2を形成し、適宜コンタクトホールを形成し、金属層SEおよび有機平坦化膜PLを形成する。これによって、薄膜トランジスタ層12が形成される。
【0049】
本開示に係る表示装置2の製造方法は、これに限らない。例えば樹脂基板10が可撓性である場合、樹脂基板10とは別の剛性基板の上に薄膜トランジスタ層12を含む積層体を形成し、積層体を剛性基板から剥離し、樹脂基板10に貼り付けてもよい。
【0050】
〔実施形態2〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【0051】
図17は、本実施形態に係る第1トランジスタTr1の構成例を示す概略断面図である。図17に示すように、本実施形態に係る表示装置2は、絶縁層IMの上面から樹脂基板10の上面までの距離が、第1トランジスタTr1の第1電極22およびドレイン電極の両方の上面から樹脂基板10の上面までの距離と同一である点を除いて、前述の実施形態1に係る表示装置2と同一である。
【0052】
このような絶縁層IMは、絶縁層IMをエッチングするときのエッチング条件を調整することによって実現できる。
【0053】
〔実施形態3〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【0054】
図18は、本実施形態に係る第1トランジスタTr1の構成例を示す概略断面図である。図18に示すように、本実施形態に係る表示装置2は、絶縁層IMの上面から樹脂基板10の上面までの距離が不均一である点を除いて、前述の実施形態1に係る表示装置2と同一である。
【0055】
塗布型絶縁材料を含む液体20を塗布するときに、表面張力によって、塗布型絶縁材料を含む液体20の上面が非平坦になることがある。また、塗布型絶縁材料を含む液体20を固化するときに、温度変化および/または液体から固体への状態変化に起因して、塗布型絶縁材料を含む液体20または絶縁層IMが膨張および/または収縮し、その上面が非平坦になることがある。このような場合、絶縁層IMの上面のから樹脂基板10の上面までの距離が不均一になることがある。
【0056】
図19は、図18に示した第1トランジスタTr1を形成する工程の一例を示す概略断面図である。図19に示すように、このため、塗布型絶縁材料を含む液体20の固化後、絶縁層IMの上面が、第1トランジスタTr1の第1電極22と第2電極24との間の間隙にて、谷型形状に形成されてよい。具体的には、絶縁層IMの第1電極22および第2電極24の上に形成された部分の上面から樹脂基板10の上面までの距離よりも、絶縁層IMの第1電極22および第2電極24の間隙にて形成された部分の上面から樹脂基板10の上面までの距離が小さいように、形成されてよい。当該間隙に形成された部分に関し、その上面全体が傾斜または湾曲しても、第1電極22および第2電極24の側面の近傍部分の上面のみが傾斜または湾曲してもよい。
【0057】
図20は、図18に示した第1トランジスタTr1を形成する工程の一例を示す概略断面図である。図20に示すように、谷型に形成された場合、絶縁層IMをエッチングした後も、絶縁層IMの上面が間隙にて谷型である。具体的には、絶縁層IMの上面から樹脂基板10の上面までの距離に関し、絶縁層IMの上面が第1電極22および第2電極24に接する縁での距離よりも、第1電極22および第2電極24の間の中間位置での距離が小さいように、形成される。
【0058】
したがって、本実施形態に係る絶縁層IMは、表示装置2の断面視において、第1電極22と第2電極24との間の間隙にて、絶縁層IMの上面が谷型形状になってよい。これに限らず、間隙にて絶縁層IMの上面が山型形状または波型形状など他の形状であってもよい。
【0059】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【0060】
2 表示装置
10 樹脂基板(基板)
22 第1電極
24 第2電極
26 第1低抵抗部
28 第2低抵抗部
30 チャネル部
GE ゲート電極(第2ゲート電極)
ILD1 第1層間絶縁膜(無機絶縁膜)
IM 絶縁層
PC 画素回路
SC1 酸化物半導体層
SC2 シリコン系半導体層
TGI ゲート絶縁膜
TGE ゲート電極(第1ゲート電極)
Tr1 第1トランジスタ
Tr2 第2トランジスタ

図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20