特許 7608727 高周波フィルタ内蔵ガラスコア配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-23

(45)【発行日】2025-01-07

(54)【発明の名称】高周波フィルタ内蔵ガラスコア配線基板の製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20241224BHJP

   H05K 1/16 20060101ALI20241224BHJP

   H01F 17/00 20060101ALI20241224BHJP

   H01F 27/00 20060101ALI20241224BHJP

   H01L 23/12 20060101ALI20241224BHJP

【ＦＩ】

H05K3/46 Q

H05K3/46 B

H05K1/16 B

H05K1/16 D

H01F17/00 C

H01F27/00 S

H01L23/12 301Z

【請求項の数】 2

(21)【出願番号】P 2020069298

(22)【出願日】2020-04-07

(65)【公開番号】P2021166257

(43)【公開日】2021-10-14

【審査請求日】2023-03-22

(73)【特許権者】

【識別番号】000003193

【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社

(74)【代理人】

【識別番号】110000062

【氏名又は名称】弁理士法人第一国際特許事務所

(72)【発明者】

【氏名】馬庭 進

【審査官】沼生 泰伸

(56)【参考文献】

【文献】特開２０１８－１０７４１９（ＪＰ，Ａ）

【文献】国際公開第２０１９／２２５６９８（ＷＯ，Ａ１）

【文献】特開２０１４－１６５３６２（ＪＰ，Ａ）

【文献】特表２０１６－５２７７４３（ＪＰ，Ａ）

【文献】特開２０１６－０９６２６２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ １／１６

Ｈ０１Ｆ １７／００

Ｈ０１Ｆ ２７／００

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

ガラスコア基板の第１主面から第２主面にわたって、前記第１主面側の断面積が前記第２主面側の断面積より大きくなるような複数のガラス貫通孔を形成する工程と、
前記第２主面にキャリア材を貼付する工程と、
前記ガラスコア基板の第１主面および第２主面の表面に導体層を形成する工程と、
前記ガラス貫通孔の内壁に沿って、前記第１主面側の層厚が前記第２主面側の層厚より大きくなるような中空筒状導体層を形成するとともに、前記ガラス貫通孔の前記第２主面側の端部をふさぐ前記キャリア材上に蓋状導体層を形成する工程と、
前記ガラス貫通孔の前記中空筒状導体層および前記蓋状導体層を順次接続してインダクタを形成する工程と、
前記第１主面または前記第２主面の表面に形成された導体層を用いて、キャパシタを形成する工程と、
前記中空筒状導体層の内側に絶縁樹脂を充填する工程と、を有する、ことを特徴とする高周波フィルタ内蔵ガラスコア配線基板の製造方法。

【請求項2】

前記キャパシタは、前記第１主面または前記第２主面の表面に、導体層、誘電体層、導体層をこの順に配置することにより形成される、ことを特徴とする請求項１に記載の高周波フィルタ内蔵ガラスコア配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波フィルタ内蔵ガラスコア配線基板の製造方法に関する。

【背景技術】

【0002】

モバイル通信機器の高性能化が進み、搭載される電子部品に関して高密度化、小型化が進んでいる。また、電子部品を実装する電子基板に関しても、より多くの部品を搭載できるような工夫が求められている。

【0003】

また近年、モバイル機器においては、高速・大容量のデータ通信を行うために、ＭＨｚ～ＧＨｚ帯にかけて複数の帯域の周波数を同時使用するキャリアアグリゲーション（Ｃａｒｒｉｅｒ Ａｇｇｒｅｇａｔｉｏｎ：以下、ＣＡと略記））技術の採用が進んでいる。ＣＡ技術では同時使用する周波数帯信号の相互干渉を避ける為、同一のモジュール内で信号をフィルタリングし回路を最適化する。回路最適化の為には、使用する周波数帯域を正確に取得し、隣接する帯域の周波数を遮断する特性を有した適切なフィルタが必要とされている。

【0004】

モバイル機器の送受信の方法は周波数分割複信（以下、ＦＤＤと略記）方式と時分割複信（以下、ＴＤＤと略記）方式に大別され、昨今のフロントエンドモジュール内では、複合して用いられることもある。ＦＤＤ方式は隣接した一組の周波数帯を用い送受信を行う為、ＢＡＷフィルタやＳＡＷフィルタといった表面実装型の２０～１００ＭＨｚと狭い帯域を選択する減衰特性が急峻なフィルタが用いられる。一方、これに対しＴＤＤ方式では一つの周波数帯を時分割して送受信を行い、ＦＤＤ方式と比較し広帯域が用いられる。

【0005】

第５世代移動体通信では同期技術の進歩により、５００～９００ＭＨｚといった更に広い通過帯域を持つTDD方式用フィルタが必要とされている。ＢＡＷフィルタやＳＡＷフィルタは、Ｓuｂ６ＧＨｚ（３．７／４．５ＧＨｚ）以上で、ＴＤＤ方式に必要な比較的広い４００ＭＨｚ～９００ＭＨｚといった帯域を網羅することが難しいとされている。広帯域をフィルタリングする特性を持つ部品に表面実装型のＬＴＣＣ製LCフィルタがあるが、その構造上、厚くなりがちであり、携帯端末の筐体に収めるのが困難である。こうしたことから、既存のLCフィルタと同等かそれ以上の特性を有し、かつ小型化、薄化をしたＬＣフィルタまたはそれを内蔵する基板が求められている。

【0006】

前述のフロントエンドモジュールにおいては、フィルタを含む多数の受動部品および、能動部品などがフロントエンドモジュール基板上に多数搭載されている。今後も多様な周波数帯を用いて高速・大容量な通信を行うため、搭載部品は増加するものと見られている。

【0007】

こうしたことに鑑みて、インダクタとキャパシタで構成されるＬＣフィルタを周波数フィルタとして採用し、それを多層配線基板内に内蔵することによって、基板表面を占有する部品を低減し、小型・低背化に寄与しようとする提案がなされている。ＬＣフィルタは、ＢＡＷフィルタ、ＳＡＷフィルタなどの音響波フィルタと比較して、透過領域を広くとれる性質があり、ＴＤＤ方式との相性がよい。また、フィルタの構成部品であるインダクタ、キャパシタともに、比較的構造が簡単であり、他の配線などと同様に加工して、基板内部に内蔵することが、比較的容易である。また、多層配線基板にＬＣフィルタを内蔵すれば、ＬＴＣＣよりも低背化が可能である。

【0008】

多層配線基板にＬＣフィルタを内蔵するにあたって、その構成要素であるキャパシタに関しては、配線基板の多層構造と平行に、金属層、誘電体層、金属層を重ねる、ＭＩＭ（Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｍｅｔａｌ）と呼ばれる構造が、ひとつの例となる。ＬＣフィルタで必要とされる電気容量の大きさの関係上、ＭＩＭの誘電体層は、多層配線基板の絶縁体層の厚さの数百分の１レベルとなるため、ビルドアップ層の積層構造を、そのまま使ってＭＩＭを構成できる場合はまれであり、下電極をビルドアップ層の金属層の一部として積層して、そのうえの誘電体層と上電極層は、ビルドアップ層とは別に作るのが一般的である。

【0009】

一方、ＬＣフィルタの構成要素のうちのインダクタについては、様々な形態が可能である。例えば多層配線基板の導体層に、他の配線と同様に加工し、渦巻き状に形成することも可能であるし、絶縁体層を挟んだ二つの導体層にそれぞれ配線を施し、さらに絶縁体層に貫通電極を形成し、両導電体層上の配線と貫通電極を接続することによって、絶縁体層をらせん状に巻く形態のコイルとして形成することも可能である。また、所望のインダクタンスを得るために、一周の巻きでも多すぎる場合もありうるが、その場合は、配線に通電した際に、その周囲に発生する磁界をもって対応する。

【0010】

ところで、前述したように、近年のモバイル機器においては、その使用周波数帯は、高くなる傾向にあり、電流における表皮効果など高周波特有の問題が顕在化しつつある。配線の断面形状の小さな凹凸なども基板全体の電気特性に悪影響を与える可能性があり、また絶縁性、誘電率、誘電正接などにおいて、材料に求められる基準も厳しくなってくる。

【0011】

このような状況において、特許文献１に開示された配線基板においては、そのコア層の材料としてガラスを選択している。ガラスは、平坦性、平滑性に優れ、微細配線形成においては、シリコン基板に近い適性を有し、しかも絶縁性においてはシリコン基板以上に優れている。またガラスは、コスト的にも極端に高いものではなく、高周波用多層配線基板のコア基材としては、最も優れたもののひとつといえる。

【先行技術文献】

【特許文献】

【0012】

【文献】国際公開第２０１９－２２５６９８号

【発明の概要】

【発明が解決しようとする課題】

【0013】

ガラスをコア基材として用いる場合、表裏の電気的導通をとる方法が課題となっている。通常は、ガラスに貫通孔をあけ、その内部に導電層を積層することによって、貫通電極を形成する。しかし、ガラスの一般的な特性として、金属に代表される導体との密着性が比較的よくないという課題がある。

【0014】

そのため、よく用いられる方法として、ガラスに直接接する層に、とくにガラスとの密着性に優れた物質を採用し、さらにそれを、高い密着性を発現する手段によって製膜し、その上に他の層を積層してゆく技術がある。一例としては、チタンをスパッタリングでガラスに製膜することが挙げられる。そして、その後の工程の一例としては、チタン層の上に、さらにスパッタリングによって銅を積層して、高い導電性を確保したうえで、成膜速度の速い電解めっきによって、銅を所望の厚さまで製膜することが行われる。

【0015】

この場合、スパッタリングおよび電解めっきは、貫通孔内壁と同時に、ガラス基板の片面または両面にも製膜するのが通常であるが、その場合、貫通孔内壁とガラス表面の導体厚は、ほぼ同じとなる。現状でガラスの貫通孔の内径が５０μｍ以上あり、またガラスの板厚が比較的厚いことを考えると、その中をすべて導体で満たすように製膜することは、製膜時間がかかりすぎて過剰であり、また貫通孔内にボイドなどの欠陥が生じるおそれもある。

【0016】

そこで、貫通孔内部の導体層はすべて、孔に対してコンフォーマル（内周面に沿った）形状に積層し、その厚さを、ガラス表面の導体層に必要な厚さも鑑みて選択することが通常行われる。貫通孔の中で、導体の積層がされていない部分は、導体層を形成した時点では空洞となるが、かかる空洞は、のちにガラス表裏面に絶縁層を積層することにより絶縁層で満たされる。

【0017】

このように、ガラス基板の貫通孔内にコンフォーマルに導体層を積層した場合に、ひとつの問題が生じる。貫通孔の出入り口の部分は、ガラス基板を平面視したときに、孔のふちの部分に導体があるだけの状態である。したがって、いわゆるスタックビアを形成するために、絶縁層に設けられる貫通電極を、ガラス貫通孔の上に重ねたときに、ガラス基板の上にビルドアップされる層との導通をとることができない。

【0018】

高周波フィルタの主要な応用分野である通信分野においては、通信端末の小型化が常に重要な課題である。スタックビアは多層基板の各層の導通をとるための貫通電極を空間的に高い効率で配置する手段であり、これが実現できないと、高周波フィルタの材料としてのガラスの優位性を弱めるおそれがある。

【0019】

本発明は、かかる問題に鑑みてなされたものであり、高周波特性に優れたガラス基板をコア材として用いたうえで、ガラス基板内の導体の効率的配置を促進する高周波フィルタ内蔵ガラスコア配線基板の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0021】

上記課題を解決するために、本発明の高周波フィルタ内蔵ガラスコア配線基板の製造方法は、
ガラスコア基板の第１主面から第２主面にわたって、前記第１主面側の断面積が前記第２主面側の断面積より大きくなるような複数のガラス貫通孔を形成する工程と、
前記第２主面にキャリア材を貼付する工程と、
前記ガラスコア基板の第１主面および第２主面の表面に導体層を形成する工程と、
前記ガラス貫通孔の内壁に沿って、前記第１主面側の層厚が前記第２主面側の層厚より大きくなるような中空筒状導体層を形成するとともに、前記ガラス貫通孔の前記第２主面側の端部をふさぐ前記キャリア材上に蓋状導体層を形成する工程と、
前記ガラス貫通孔の前記中空筒状導体層および前記蓋状導体層を順次接続してインダクタを形成する工程と、
前記第１主面または前記第２主面の表面に形成された導体層を用いて、キャパシタを形成する工程と、
前記中空筒状導体層の内側に絶縁樹脂を充填する工程と、を有するものである。

【発明の効果】

【0022】

本発明によれば、高周波特性に優れたガラス基板をコア材として用いたうえで、ガラス基板内の導体の効率的配置を促進する高周波フィルタ内蔵ガラスコア配線基板の製造方法を提供することができる。

【図面の簡単な説明】

【0023】

【図1】図1は、本実施形態による、高周波フィルタ内蔵ガラスコア配線基板の断面図である。

【図2】図２は、本実施形態によるガラス貫通孔内の導電層の構造を説明するための参考図である。

【図3】図３は、本実施形態に含まれるキャパシタの断面図を示す図である。

【図4】図４は、本実施形態に含まれるインダクタの斜視図を示す図である。

【図5】図５は、本実施形態に含まれるバンドパスフィルタの回路図を示す図である。

【図6】図６は、本実施形態にかかる配線基板の製造工程を示す図である。

【図7】図７は、本実施形態にかかる配線基板の製造工程を示す図である。

【図8】図８は、本実施形態にかかる配線基板の製造工程を示す図である。

【図9】図９は、本実施形態にかかる配線基板の製造工程を示す図である。

【図10】図１０は、本実施形態にかかる配線基板の製造工程を示す図である。

【図11】図１１は、本実施形態にかかる配線基板の製造工程を示す図である。

【図12】図１２は、本実施形態にかかる配線基板の製造工程を示す図である。

【図13】図１３は、本実施形態にかかる配線基板の製造工程を示す図である。

【図14】図１４は、本実施形態にかかる配線基板の製造工程を示す図である。

【図15】図１５は、本実施形態にかかる配線基板の製造工程を示す図である。

【図16】図１６は、本実施形態にかかる配線基板の製造工程を示す図である。

【図17】図１７は、本実施形態にかかる配線基板の製造工程を示す図である。

【図18】図１８は、本実施形態にかかる配線基板の製造工程を示す図である。

【図19】図１９は、本実施形態にかかる配線基板の製造工程を示す図である。

【図20】図２０は、本実施形態にかかる配線基板の製造工程を示す図である。

【図21】図２１は、本実施形態にかかる配線基板の製造工程を示す図である。

【図22】図２２は、本実施形態にかかる配線基板の製造工程を示す図である。

【図23】図２３は、本実施形態にかかる配線基板の製造工程を示す図である。

【図24】図２４は、本実施形態にかかる配線基板の製造工程を示す図である。

【図25】図２５は、本実施形態にかかる配線基板の製造工程を示す図である。

【発明を実施するための形態】

【0024】

以下、本発明の実施形態について、図面を参照しながら説明する。
なお、以下の説明は、本発明の一例に関するものであり、本発明は、これらによって限定されるものではない。また、本明細書中、「上」とはガラスコアから遠ざかる方向をいい、「下」とはガラスコアに近づく方向をいう。

【0025】

〈実施形態〉
以下、図面を参照して本発明の実施形態について説明する。なお、この実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。

【0026】

本実施形態に係る高周波フィルタ内蔵ガラスコア配線基板（以下、配線基板という）は、貫通孔を備えたガラスコア基板を用いて形成され、また積層面にMIMキャパシタ構造を有する。ここで該キャパシタ構造はモバイル機器などの無線通信に用いられる、ＬＣ共振回路をなす電子部品，もしくは容量性の受動部品として働く。

【0027】

図１に示すように、配線基板はガラス製のガラスコア基板１を有している。ガラスコア基板１の断面に対して一方の面を第１主面２、他方の面を第２主面３とする。ガラスコア基板１には第１主面２と第２主面３を略垂直に貫くように、貫通孔（ガラス貫通孔）４が形成される。第１主面２と第２主面３のそれぞれに導電層、絶縁樹脂層（絶縁体層）が交互に積層される。隣接する導体層間を電気的に導通する部分として、ガラスコア基板１に貫通孔４が形成され、さらにインダクタ８，ガラス上のキャパシタ９が設けられる。図１に示す配線基板に、電子部品や半導体素子等を実装することで高周波モジュールが得られる。高周波モジュールは、配線基板の最外層から露出するように、電極部を設け、前記電極部に他の高周波部品を接続し、前記配線基板に実装することによって形成される。

【0028】

上記ガラスコア基板１内に設けられた貫通孔４の貫通電極の構造および製作方法について説明する。なお製作方法については一例であって、これに限定するものではない。

【0029】

図２（ａ）に示すように、ガラスコア基板１に貫通孔４を形成し、図２（ｂ）に示すように、接着剤層１６を介して第２主面３側にキャリア１５を貼付する。

【0030】

続いて図２（ｃ）に示すように、第１主面２の上方から第１主面２および貫通孔４内にシード層１７、１９の成膜を行う。ガラスコア基板１に形成された貫通孔４の奥端は、キャリア１５により閉じられているため、キャリア１５（および接着剤層１６）上にシード層１７、１９が成膜されることとなる。

【0031】

図２（ｃ）においては、シード層１７、１９は２層になるように表現しているが、実際に、最下層で密着性、その上の層で導電性を担うように積層する材料を選ぶことが多い。本実施形態においては、ガラスコア基板１に近い方からチタン層２７、３０、銅層２８，３１の順にスパッタリングにて製膜しているが、これは必須ではなく、目的に合わせて自由に選択できる。

【0032】

続いて図２（ｄ）に示すように、主導電層１８、２０を製膜し、最後に図２（ｅ）に示すように、キャリア１５を剥離除去する。

【0033】

キャリア１５を剥離除去した時点で、シード層１９および主導電層２０は、形状を維持できる程度の剛性を維持し、貫通孔４の奥端をふさぐ形でキャリア１５から分離し貫通孔４側に残存する。このため、貫通孔４の第2主面３側の底面には、ガラスコア基板１の第１主面２になされたのと同じ順序で各層が製膜され、貫通孔４の側壁に成膜された各層と繋がっている。ここで、貫通孔４の内壁に形成されたシード層１９および主導電層２０を中空筒状導体層といい、キャリア１５上に形成されたシード層１９および主導電層２０を蓋状導体層という。中空筒状導体層と蓋状導体層とで貫通電極を構成する。

【0034】

貫通孔４の内部は空洞となっており、かかる空洞に絶縁樹脂層が後工程で充填されるため、貫通孔４内の薄膜状の主導電層２０は補強され、この主導電層２０に対して導体を重ねてスタックビアを設けることが可能となる。

【0035】

上記インダクタ８は、例えば図４に示す形状を有する。図４においては、２列に並んだ貫通電極を有する平行平板状のガラスコア基板１を透明化して図示している。ガラスコア基板の第１主面および第２主面を貫通する複数の貫通孔４の開口部同士を接続するように配線２２，２３を形成し、またガラス板の表裏面を連通する貫通孔４の内壁に主導電層を形成し、貫通導電ビア５（以下TGV）とする。

【0036】

ここで、１列目ｎ番目のTGVを、TGV(１，ｎ）とし、２列目ｎ番目のTGVを、TGV（２，ｎ）とする。裏面側の配線２３によりTGV(１，ｎ）とTGV(２，ｎ）とを接続し、表面側の配線２２によりTGV(１，ｎ）とTGV(２，ｎ＋１）とを接続すると、配線２３と、TGV(１，ｎ）と、配線２２と、TGV(１，ｎ＋１）とで、ガラス板の内部と表面を導体が一周（一巻き）する、オープン回路を構成することができる。この回路に電流を流すことで、インダクタとして機能させることができる。インダクタの特性は、たとえば巻き数を変えることで調整することができる。

【0037】

キャパシタ９については、二枚の導体板の間に誘電体を挟んだMIM構造とする。キャパシタの例としては、図3に示すように、ガラス基板直上に、下電極２４を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層２５を積層し、さらにその上に上電極となる導体２６を積層したものである。下電極２４と上電極２６は、一般的にシード層と主導電層からなる多層構造を有する。キャパシタ９のキャパシタンスは、下電極２４に重なる上電極２６の面積と、下電極２４と上電極２６との間隔により決定される。キャパシタ９は、ガラスコア基板１の第１主面２および第２主面３のいずれの側にも設けることができる。

【0038】

次に本実施形態の配線基板に内蔵する高周波LCフィルタについて、詳細を説明する。LCフィルタとは、インダクタとキャパシタの共振現象を利用して、特定の周波数に関して電気信号を回路に流し、他の周波数に関しては遮断するものである。しかし、実際には通過させたい周波数は一点ではなく、ある指定された範囲を持っており、通過と遮断の境界に関しても、オンオフで切り替わるものでなく、有限の勾配をもって透過率が推移するものであり、その勾配について、性能上の観点から制約が加わるのが通常である。

【0039】

このため、LCフィルタを構成するインダクタ、キャパシタは一対ではなく、さらに多数となって、全体として透過、遮断に対する細かな要求に応えられるように設計される。
たとえば、透過周波数帯として、3.3GHz～3.7GHzを意図したLCフィルタの回路図を図５に示す。図中C１～C3がキャパシタ、L１～L3がインダクタを示す。それぞれのキャパシタンス、インダクタンスの値は表１、表２に示す。

【0040】

【表1】

【表2】

【0041】

表２のインダクタンスの中で、巻き数が空欄になっているものがあるが、これは顕著な低インダクタンスのために、通常のプロセスで実現可能なスケールの配線においては、巻き数が一巻きでも過多であり、一本の配線の自己インダクタンスをもって、所望のインダクタンスを実現せざるを得ないものを示している。

【0042】

なお、この回路図の内容では、複数のキャパシタ、インダクタが必要となっているが、本実施形態の説明図においては、煩雑をさけるために、簡略化して、インダクタ、キャパシタを一つずつ含む基板を使用している。また、キャパシタにおいては、表１におけるC２のような極小のキャパシタンスを必要とするために、薄膜キャパシタにてそれを実現しているものを図中に使用するものとする。

【0043】

（製造方法）
次に、図６から図２５の断面図を用いて、本実施形態の配線基板の製造工程を説明する。

【0044】

まず、図６（ａ）において、ガラスコア基板１に貫通孔４を形成する。ガラスコア基板１の種類としては、無アルカリガラス、アルカリガラス、石英ガラスなどから用途に合わせて自由に選んでよいが、本実施形態においては、２００μｍ厚の無アルカリガラスを使用する。貫通孔４の加工方法については、レーザー加工、エッチング加工、放電加工やそれらの組み合わせなどから適宜選択してよいが、本実施形態においては、レーザー加工を用いている。なお、図では貫通孔４の口径はコアガラスの表裏で大きさが異なっている。このことは必須ではないが、ここでは、口径の大きい方を、ガラスコア基板の第１主面２、小さい方をガラスコア基板の第２主面３と称することにする。

【0045】

次に、図６（ｂ）に示すように、ガラスコア基板１の第２主面３側に厚さ５００μｍのキャリアガラス（ガラス板）１５を貼付する。キャリアガラス１５の片面には、１０μｍの厚さにて、弱密着性の接着剤層１６が全面に形成されており、接着剤層１６を介して貼付を行うことができる。

【0046】

次に、図７（ａ）に示すように、ガラスコア基板１の第１主面２の上方より、スパッタリングにてガラスコア基板１の第１主面２と貫通孔４の内壁を含む表面に、チタン層２７、３０と銅層２８、３１をこの順序で積層する。チタン層の厚さは５０ｎｍ、銅層の厚さは３００ｎｍに設定することができる。事前に検討した加工条件にて成膜することにより、貫通孔４の側壁に関しては、第１主面２側から第２主面３側まで一貫して覆っていて、貫通孔４の第２主面３側の開口に関しては、貫通孔４を遮蔽するガラスキャリア１５上に延伸するようにして略均一に成膜される。

【0047】

次に、図７（ｂ）に示すように、ガラスコア基板１の第１主面２側にフォトレジスト層４４を設け、後に配線パターンとするところが露出するように、フォトレジストのパターニングを行う。フォトレジスト層の厚さは２０μｍとする。

【0048】

次に、図８（ａ）に示すように、ガラスコアの第１主面２のフォトレジスト層４４のパターンのうちフォトレジストが除去されて下地が露出している部位に、電解めっき法にて銅層２９を積層する。銅層２９の厚さは１２μｍを狙い値として、予め条件設定を行うことができる。実験により、同条件にて電解めっきを行った場合、貫通孔４の中には、前記スパッタリングによる層の上に重なる状態にて、コンフォーマルな電解めっき層３２が形成されることが確認された。

【0049】

その後、図８（ｂ）に示すように、所定の剥離液と剥離条件によって、フォトレジスト層４４を除去する。

【0050】

次に、図９（ａ）に示すように、多層基板に内蔵されるキャパシタの両電極に挟まれる誘電体層の形成を行う。手順としては、不要な箇所はあとで除去するものとして、まずはガラスコア基板１の第１主面２側の最上面全体に、誘電体層２５を形成する。誘電体としては、窒化珪素を選択し、スパッタリングを用いて積層し、厚さは２００ｎｍに設定する。

【0051】

次に、図９（ｂ）に示すように、誘電体層２５の上全面にチタン層３６を形成する。チタン層３６は、後工程でキャパシタの上電極を形成するための密着層の役割を持っている。チタン層３６の積層する厚さは５０ｎｍに設定し、積層方法はスパッタリングを選択する。

【0052】

次に、図１０（ａ）に示すように、前記のガラスコア基板１の第１主面２上の最上層のチタン層３６の上全面に銅層３７を積層する。銅層３７は、後工程の電解銅めっきのための導電シードの役割を持つ。銅層３７の積層する厚さは３００ｎｍとし、積層方法はスパッタリングを選択する。

【0053】

次に、図１０（ｂ）に示すように、前記のガラスコア基板１の第１主面２上の最上層にある銅層３７の上に、フォトレジスト層４４を形成し、続いてフォトリソグラフィーによって、後に電解銅めっきによってキャパシタの上電極を形成する部分のフォトレジストを取り除いた形状にパターニングする。

【0054】

次に、図１１（ａ）に示すように、ガラスコア基板１の第１主面２に対して、電解銅めっきを施し、キャパシタの上電極２６を形成する。ここでは、上電極２６のめっき厚を８μｍに設定する。

【0055】

電解めっきの後、図１１（ｂ）に示すように、フォトレジスト層４４を剥離する。この段階におけるガラスコア基板１の第１主面２の状態として、キャパシタの上電極２６が形成された部分以外には、余分な層が積層されていることになる。まず、ガラスコア基板１の第１主面２に配線パターンが形成されている部分については、その上に、誘電体層２５、チタン層３６、銅層３７が余分に積層されており、ガラスコア基板１の第１主面２に配線パターンがない部分については、ガラスコア基板１の第１主面２上に下から、チタン層２７、銅層２８、誘電体層２５、チタン層３６、銅層３７の順に余分な層が積層されている。そこで、次工程で、それら余分な層を順次除去する。

【0056】

まず、図１２に示すように、フォトレジスト層４４によって、キャパシタ９（図１）を構成する上電極２６、その下の誘電体層２５、及び上電極２６が投影される銅層２９の一部（図３に示す下電極２４）を覆い、後に不要な層を除去する工程において、一緒に除去されないように保護する。

【0057】

続いて、図１３（ａ）に示すように、ソフトエッチングによって、不要な層のうち、一番上に位置しているスパッタリングによる銅層３７を除去する。

【0058】

続いて、図１３（ｂ）に示すように、チタン層３６およびその下の窒化珪素からなる誘電体層２５を除去する。除去方法としてはドライエッチング法を選択できるが、これについては、この方法に限定されるものではなく、適宜自由に選択が可能である。

【0059】

続いて、図１４（ａ）に示すように、キャパシタを覆っているフォトレジスト層４４を除去する。その理由は、不要な層を除去する後工程においては、配線パターンを形成している銅層が、それ自体とその下の層を保護する役割を担うことができるからである。

【0060】

続いて、図１４（ｂ）に示すように、ガラスコア基板１の第１主面２上に配線パターンの形成されてない部分に、余分に積層されている、スパッタリングによる銅層２８を、ソフトエッチング法にて除去する。

【0061】

続いて、図１５（ａ）に示すように、ガラスコア基板１の第１主面２上に配線パターンの形成されていない部分に、余分に積層されている、スパッタリングによるチタン層２７を、エッチング法にて除去する。これで、ガラスコア基板１の第１主面２上において、配線パターンの形成されてない部分については、ガラスコア基板１の第１主面２が露出した状態になる。

【0062】

続いて、図１５（ｂ）に示すように、ガラスコア基板１の第１主面２側に絶縁樹脂シートを積層して、絶縁樹脂層３９を形成する。本実施形態においては、絶縁樹脂シートとしては、味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ＡＢＦ－ＧＸ－Ｔ３１Ｒ」）を使用し、積層に際しては真空プレス式のラミネータを用いることができるが、必ずしもこれに限るものではなく、適宜選択してよい。絶縁樹脂シートの厚さは２５μｍとできるが、これに関しては、ガラスコア基板１の第１主面２上の配線層、キャパシタを完全に覆いうる厚さが必要である。本実施形態の場合は、ガラスコア基板１の第１主面２の表面からキャパシタの上電極２６までの厚さが、各下地層なども含めて２１μｍ程度である場合、絶縁樹脂シートの厚さは、２５μｍで足りる。

【0063】

なお、上記の絶縁層形成の工程において、貫通孔４の内部にも絶縁樹脂３９が充填される。真空プレスラミネータを用いているため、ボイドが入ることもなく、絶縁樹脂層３９がコンフォーマルにシード層１９および主導電層２０が筒状に積層された貫通孔４の内部を完全に埋めて、そのままガラスコア基板１の第１主面２の上の絶縁樹脂層３９と一体化している。

【0064】

次に、図１６（ａ）に示すように、ガラスコア基板１の第１主面２側の絶縁樹脂層３９の上に、厚さ５００μｍのキャリアガラス（ガラス板）１４を貼付する。キャリアガラス１４の片面には、１０μｍの厚さにて弱密着性の接着剤層１６が全面に形成されており、接着剤層１６を介して貼付がなされる。

【0065】

次に、図１６（ｂ）に示すように、ガラスコア基板１の第２主面３側のキャリアガラス１５を剥離する。剥離は手作業によって行う。実際に本発明者らが剥離を行った後、剥離後の接着面を光学顕微鏡（倍率１００倍）にて観察したが、導電層やガラスが接着面にとられているのは観察されなかった。

【0066】

続いて、ガラスコア基板１の第２主面３側に配線層を形成する。図１７（ａ）、（ｂ）に示すように、まずガラスコア基板１との密着性の高いチタン層３３を、ガラスコア基板１の第２主面３上に製膜し、続いて、その上に銅層３４を製膜する。成膜は、スパッタリングによって、二種類の成膜の間に、成膜装置のチャンバーを開放することなく、連続して行うと好ましい。ここでは、チタン膜の厚さは５０ｎｍ、銅膜の厚さは３００ｎｍに設定して加工を行うが、これに限られない。

【0067】

次に、図１８（ａ）に示すように、ガラスコア基板１の第２主面３側にフォトレジスト層４４を設け、後に配線パターンとするところが露出するように、フォトレジスト層のパターニングをおこなう。ここでは、フォトレジスト層の厚さは２０μｍとするが、それに限られるものではない。

【0068】

次に、図１８（ｂ）に示すように、ガラスコア基板１の第２主面３に対して、電解銅めっき３５を施し、配線パターンを形成する。めっき厚としては８μｍに設定すると好ましいが、それに限られない。

【0069】

電解めっきの後、図１９（ａ）に示すように、フォトレジスト層４４を剥離する。この段階におけるガラスコア基板１の第２主面３の状態として、配線パターンが形成してある部分以外には、スパッタリングによるチタン層３３とスパッタリングによる銅層３４が、余分な層として残っていることになる。続いて、これらの層を順次除去する。

【0070】

まず、図１９（ｂ）に示すように、ソフトエッチングによってスパッタリングによる銅層３４を溶解除去する。この場合、配線パターンを形成する銅の一部も溶けるが、配線パターンの厚さは、スパッタリングによる銅層の厚さと比較して非常に大きいため、相対的に、配線パターンはこの工程によって、ほとんど影響を受けない。

【0071】

次に、図２０（ａ）に示すように、エッチングによって、スパッタリングによるチタン層３３を溶解除去する。この段階において、ガラスコア基板１の第２主面３では、配線パターンのない部分は、ガラスが露出していることになる。

【0072】

次に、図２０（ｂ）に示すように、ガラスコア基板１の第２主面３側に絶縁樹脂シートを積層して、絶縁樹脂層４１を形成する。本実施形態においては、絶縁樹脂シートとしては、味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ＡＢＦ－ＧＸ－Ｔ３１Ｒ」）を使用し、積層に際しては真空プレス式のラミネータを用いることができるが、必ずしもこれに限るものではなく、適宜選択してよい。ここでは、絶縁樹脂シートの厚さは２５μｍとできるが、これに関してはガラスコア基板１の第２主面３上の配線層を完全に覆う厚さが必要である。本実施形態の場合は、ガラスコア基板１の第２主面３の表面から配線層上面までの厚さが、各下地層なども含めて１０μｍ程度である場合、第１主面２とバランスをとるという意味でも、２５μｍの厚さが好適である。

【0073】

次に、図２１（ａ）に示すように、ガラスコア基板１の第１主面２側のキャリアガラス１４を剥離する。剥離は手作業によって行う。実際に本発明者らが剥離を行って、剥離後の接着面を光学顕微鏡（倍率１００倍）にて観察したが、絶縁層が接着面にとられているのは観察されなかった。

【0074】

この段階で、ガラスコア基板１の両面には配線層があり、さらにその上に絶縁樹脂層３９、４１が積層された状態になっている。この段階になれば、ガラスコア基板１は相応の剛性を有しているため、ハンドリングなどによる破損の懸念はないとして、その後の工程においては、キャリアガラスを貼付することなく行うことができる。

【0075】

まず、図２１（ｂ）に示すように、ガラスコア基板１の第１主面２側と第２主面３側の絶縁樹脂層３９、４１に順次、導通のための貫通孔（絶縁層貫通孔）１０をそれぞれ加工する。加工に際しては、レーザー加工機を使用して、孔径は入り口側がφ６０μｍで、孔底側がφ４５μｍのテーパー形状となるように設定すると好ましい。ただし、加工方法や孔径、形状に関しては、これに限るものではなく、目的に合わせて、適宜選択してよい。

【0076】

なお、図示はしていないが、レーザー加工の後に、過マンガン酸カリウム水溶液を主成分とする液によって、デスミア加工を行うと好ましい。その目的は、レーザー加工による樹脂の溶解分を孔底部分から取り除き、孔底部に導体を完全に露出させることと、樹脂表面を適度に粗らして、後述する配線シード層の密着性を高めるためである。

【0077】

仮にガラスコア基板１の第２主面３側で貫通孔４に蓋がされていないとすると、貫通孔１０の加工に際して、貫通孔４の開口部には絶縁樹脂層３９が設けられることとなる。したがって、絶縁樹脂層の貫通孔１０を貫通孔４に連ねて形成した場合に、たとえ貫通孔１０の内部を導電物質で埋めても、絶縁樹脂層３９が介在することで、その導電物質と貫通孔４の内壁の導体層との電気的導通をとることはできない。

【0078】

これに対し、本実施形態ではガラスコア基板１の第２主面３側においては、貫通孔４の開口部は導体（蓋状導体層）で蓋をされた状態になっている。このため、貫通孔４に、内部に導電物質を形成した貫通孔１０を連ねる（ここではガラスコア基板１の板厚方向に見て両者が重なるように配置する）ことで、貫通孔４の貫通電極および貫通孔１０内の導電物質との電気的導通が実現する。これらを介して、ガラスコア基板１の第１主面２側の配線層と、絶縁樹脂層４１のガラスコア基板１と反対側の面の配線層とを接続できるから、この配線基板を用いた高周波モジュールの小型化を確保しつつも設計自由度が拡大する。本実施形態でも、必要な箇所においては、貫通孔４の上にあたる部分の絶縁樹脂層３９にも貫通孔１０を加工する。

【0079】

このように、本実施形態による配線基板においては、第２主面３でのみガラスコア貫通電極とのビアスタックが可能であるので、配線が密になっていて、スペースを効率的に使いたい導電層を、第２主面３側に配置するように設計するのが効果的である。

【0080】

次に、図２２（ａ）に示すように、ガラスコア基板１の第１主面２側と第２主面３側の絶縁樹脂層の表面および、絶縁樹脂層に加工した貫通孔１０の内壁に対し、導電シード層として、無電解めっき法にて銅層１２、４２を積層する。層の厚さは５００ｎｍに設定できるが、それに限られない。この工程においては、基板全体を薬液槽に浸漬しての加工であり、第１主面２と第２主面３を同時に加工する。なお、導電シード層の形成については、材料、加工法ともに、これに限るものではなく、目的に合わせて適宜選択してよい。

【0081】

続いて、図２２（ｂ）に示すように、ガラスコア基板１の第１主面２側と第２主面３側に積層されている樹脂層のうえに、フォトレジスト層４４によるパターンを形成し、配線層としたい部位のみを露出させる。

【0082】

次に、図２３（ａ）に示すように、電解メッキによって、フォトレジストパターンから露出した部分に電解銅メッキを施す。この結果、絶縁樹脂層上の無電解銅めっき層４２の上には電解メッキ層４３が、貫通孔４内の無電解めっき層１２の上にも電解めっき層１３が積層される。貫通孔４内に関しては、電解銅メッキの条件を予め調整することによって、電解銅層は、コンフォーマルではなく、貫通孔４を埋めるフィルドビア形状となるようにすることができる。銅厚は１２μｍに設定すると好ましい。なお、銅厚や積層方法は、これに限るものではなく、目的に合わせて適宜選択してよい。その後、図２３（ｂ）に示すように、フォトレジスト層４４を剥離除去する。

【0083】

続いて、ガラスコア基板１の第１主面２側と第２主面３側に積層された絶縁体層上の無電解銅めっき層のうち、その上に配線用の電解銅メッキ層が形成されていない部分を、ソフトエッチング法にて除去すると、図２４に示す配線基板が完成する。

【0084】

なお、図２５に示すように、必要に応じて、基板の片面または両面に、絶縁層７と導電層６を積層して、さらなる多層化をしてもよく、これにより高周波フィルタを有するコンパクトな高周波モジュールを形成できる。

【0085】

本実施形態によれば、高周波に対して適性の高いガラス基板において、その主要な応用分野である通信機器における重要なニーズである小型化を実現するためにスタックビア構造を可能とすべく、ガラスコア基板１の貫通孔４内の導電層の構造を底（蓋）のあるものとしている。

【0086】

また、貫通孔４の第１主面２における開口面積が、第2主面３における開口面積よりも大きいと好ましい。例えばレーザ光によって、貫通孔を第１主面２側から形成することで、このような形状の貫通孔４を得られる。

【0087】

また、上記シード層のうちの少なくとも１層が、スパッタリングによるものであると好ましい。

【0088】

本実施形態の構造を実現するためには、ガラスコア基板の貫通孔４の内壁に直接配置する層を、スパッタリングなど指向性があって製膜される化学種（原子や分子などの粒子）のエネルギーが大きな方法を用いることが適しており、指向性のある成膜方法で、貫通孔の側壁に十分な厚さの成膜を行うためには、貫通孔４はテーパー形状をしていて、側壁がやや上向きに斜めになっているほうが適している。

【0089】

また、上記主導電層のうちの少なくとも１層が、電気メッキによるものであると好ましい。

【0090】

本実施形態の構造を実現するためには、欠陥のないシード層を得たうえで、そのうえに厚さのばらつきの少ない主導電層を積層することが重要であり、加えて比較的高速に成膜ができるという理由で、電気メッキが好適である。

【0091】

また、上記第１主面における上記シード層の厚さが１μm以下であると好ましい。

【0092】

シード層の役割は、ガラスと密着性の高い層を積層し、主導電層を製膜するのに好適な表面状態を得ることである。そのためには当然、膜の厚さが薄すぎても不都合であるが、厚すぎることによってもクラック等が入りやすくなったり、コストの面で問題が生じたりする。実験を通じた考察により、シード層の厚さを１μｍとするとよいことが分かった。

【0093】

また、上記第１主面における上記主導電層の厚さが１μｍ～３０μｍ以下であると好ましい。

【0094】

主導電層は、配線基板が性能を発現するための電気の信号の伝達を担うものであるので、短絡、断線などなく、なるべく設計値から外れない寸法にて作られ、なおかつ余分な材料や製造時間を使うことなく、経済的にも好適な範囲で作られるべきものである。実験を通じた考察により、主導電層の厚さが１μｍ～３０μｍ以下であるとよいことが分かった。

【0095】

また、ガラスコア基板１の第2主面およびその直上に配置される配線層の上に積層される絶縁層、さらにその上に積層される導電層を有し、上記絶縁層を貫通してその上下の導電層の導通をとる貫通電極のうちの少なくとも一つが、上記ガラスコア基板１の貫通電極の、第2主面側の底と重畳していると好ましい。

【0096】

貫通孔に導電層からなる底で蓋をすることによって、その上にビアをスタックさせることが可能となり、基板の配線配置の最適化、効率化を実現し、ひいては基板の小型化を達成することができる。

【0097】

ガラスコア基板の貫通孔を導電化するにあたり、シード層および主導電層を、貫通孔に対し、その側壁と第２主面側の底面をコンフォーマルに覆う形態にて積層することができる。

【符号の説明】

【0098】

１・・・ガラスコア基板
２・・・第１主面
３・・・第2主面
４・・・貫通孔
５・・・貫通導電ビア
６・・・導電層
７・・・絶縁層
８・・・インダクタ
９・・・キャパシタ
１０・・・絶縁層貫通孔
１１・・・絶縁樹脂層貫通電極
１２・・・絶縁樹脂層貫通孔内の無電解銅めっき層
１３・・・絶縁樹脂層貫通孔内の電解めっき銅
１４・・・第１主面に貼付するガラスキャリア（キャリア材）
１５・・・第2主面に貼付するガラスキャリア（キャリア材）
１６・・・ガラスキャリアの接着剤層
１７・・・第１主面上のシード層
１８・・・第１主面上の主導電層
１９・・・貫通電極のシード層
２０・・・貫通電極の主導電層
２１・・・ビアスタックされている部分
２２・・・第１主面上の配線
２３・・・第2主面上の配線
２４・・・キャパシタの下電極
２５・・・キャパシタの誘電体層
２６・・・キャパシタの上電極
２７・・・第１主面上のチタン層
２８・・・第１主面上のスパッタ銅層
２９・・・第１主面上の電解銅めっき層
３０・・・貫通孔内のチタン層
３１・・・貫通孔内のスパッタ銅層
３２・・・貫通孔内の電解銅メッキ層
３３・・・第2主面上のチタン層
３４・・・第2主面上のスパッタ銅層
３５・・・第2主面上の電解銅めっき層
３６・・・キャパシタ誘電体層上のチタン層
３７・・・キャパシタ誘電体層上のスパッタ銅層
３８・・・キャパシタ誘電体層上の電解銅めっき層
３９・・・第１主面側の絶縁樹脂層
４０・・・ガラス貫通孔内に充填された絶縁樹脂
４１・・・第2主面側の絶縁樹脂層
４２・・・絶縁樹脂層上の無電解銅めっき層
４３・・・絶縁樹脂層上の電解銅めっき層
４４・・・フォトレジスト層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】