特許 7608770 ブリッジ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-23

(45)【発行日】2025-01-07

(54)【発明の名称】ブリッジ回路

(51)【国際特許分類】

   H02M 7/483 20070101AFI20241224BHJP

【ＦＩ】

H02M7/483

【請求項の数】 8

(21)【出願番号】P 2020168839

(22)【出願日】2020-10-06

(65)【公開番号】P2021151178

(43)【公開日】2021-09-27

【審査請求日】2023-09-13

(31)【優先権主張番号】P 2020043745

(32)【優先日】2020-03-13

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100161562

【弁理士】

【氏名又は名称】阪本 朗

(72)【発明者】

【氏名】山田 隆二

(72)【発明者】

【氏名】鳥羽 章夫

【審査官】安池 一貴

(56)【参考文献】

【文献】米国特許出願公開第２００６／００５０５３７（ＵＳ，Ａ１）

【文献】特表２０１８－５００８７２（ＪＰ，Ａ）

【文献】特開２０１９－２０１４７３（ＪＰ，Ａ）

【文献】特開２０１４－０１７９５７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０３７９２８７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８３

(57)【特許請求の範囲】

【請求項1】

直流電圧部と，
前記直流電圧部の正極と負極の間に直列接続される２つのスイッチ群と，
２つの前記スイッチ群の間に接続される１または複数のコンデンサからなり，
２つの前記スイッチ群同士の接続点を入出力端子とするブリッジ回路であって，
２つの前記スイッチ群は，直列接続された互いに同数のスイッチからなり，
前記コンデンサの両端子は，前記入出力端子に対して対称となる前記スイッチ同士の接続点に各々接続され，
前記各々のスイッチ群を構成するスイッチのスイッチング動作は実質同時に行われ，
前記１つまたは複数のコンデンサの静電容量は，ブリッジ回路の通常動作で通流する入出力端子からの電流に，スイッチング動作の周期の１０％の時間を乗じた値に相当する電荷量の充放電に対する電圧変化が，当該コンデンサの両端電圧が印加されるスイッチの耐圧の１０％以下となる値であることを特徴とするブリッジ回路。

【請求項2】

請求項１のブリッジ回路において，
前記コンデンサの両端子が接続されている接続点の内側にある前記スイッチと外側にある前記スイッチとのスイッチング動作のタイミングをずらすことによって，前記コンデンサの電圧を所定値に維持することを特徴とするブリッジ回路。

【請求項3】

請求項２のブリッジ回路において，
前記タイミングの差異は，スイッチング動作の周期の１０％以下であることを特徴とするブリッジ回路。

【請求項4】

請求項１乃至３のいずれか一項に記載のブリッジ回路において，
各々の前記スイッチ群において，これを構成するスイッチに１または複数の耐圧の異なるものを含み，
かつ２つの前記スイッチ群において，前記耐圧の異なるスイッチは前記入出力端子について対称に配置されることを特徴とするブリッジ回路。

【請求項5】

直流電圧部と，
前記直流電圧部の正極と負極の間に直列接続される２つのスイッチ群と，
２つの前記スイッチ群の間に接続される１または複数のコンデンサからなり，
２つの前記スイッチ群同士の接続点を入出力端子とするブリッジ回路であって，
２つの前記スイッチ群は，直列接続された互いに同数のスイッチからなり，
前記コンデンサの両端子は，前記入出力端子に対して対称となる前記スイッチ同士の接続点に各々接続され，
前記各々のスイッチ群を構成するスイッチのスイッチング動作は実質同時に行われ，
更にスイッチ制御部を備え，
前記スイッチ制御部は，
２つのスイッチ群それぞれにおいて，入出力端子について対称の位置にある２つのスイッチの組を相補的にオン，オフ状態とする相補信号生成部と，
各コンデンサの電圧の所定値からの差異に応じて，前記コンデンサの両端に接続される２組の前記スイッチの組のオン，オフのタイミングを補正する信号補正部とを有することを特徴とするブリッジ回路。

【請求項6】

直流電圧部と，
前記直流電圧部の正極と負極の間に直列接続される２つのスイッチ群と，
２つの前記スイッチ群の間に接続される１または複数のコンデンサからなり，
２つの前記スイッチ群同士の接続点を入出力端子とするブリッジ回路であって，
２つの前記スイッチ群は，直列接続された互いに同数のスイッチからなり，
前記コンデンサの両端子は，前記入出力端子に対して対称となる前記スイッチ同士の接続点に各々接続され，
前記各々のスイッチ群を構成するスイッチのスイッチング動作は実質同時に行われ，
入出力端子には電気的な共振要素を有する電気機器が接続され，
入出力端子の電位を直流電圧部の正極から負極，あるいは負極から正極の電位に移行させる際に，階段状の電位変化を経て，かつ階段状の変化において一段階の持続時間を期間ｔとし，
期間ｔを，前記電気機器の端子に生じる振動を抑制する値とすることを特徴とするブリッジ回路。

【請求項7】

請求項５に記載のブリッジ回路において，前記スイッチ制御部は，
入出力端子の電位を直流電圧部の正極から負極，あるいは負極から正極の電位に移行させる際に，階段状の電位変化を経て，かつ階段状の変化において一段階の持続時間を期間ｔとし，
前記信号補正部から出力される補正値に基づいて前記期間ｔを補正する中間電圧発生期間付加部を有することを特徴とするブリッジ回路。

【請求項8】

請求項７に示すブリッジ回路において，前記スイッチ制御部は，
電圧指令値と所定周期のキャリア波の比較により各スイッチのオン，オフ信号を生成し，
前記中間電圧発生期間付加部は，前記キャリア波の半周期，１周期，あるいは数周期毎に，前記信号補正部から出力される補正値に基づいて補正された期間ｔに対応する量を，前記電圧指令値に加減算することを特徴とするブリッジ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は，フライングキャパシタ型電力変換器の特別な構成，および同変換器におけるスイッチのスイッチングの方法に関するものである。

【背景技術】

【0002】

インバータなどに用いられる，直流電圧部の両極の間に直列接続された２つのスイッチを主要な構成要素とするブリッジ回路が知られている。ブリッジ回路に用いられる２つのスイッチの耐圧は，いずれも直流電圧部の電圧よりも高くする必要がある。さらに，スイッチング時にはサージ電圧が重畳するため，これも踏まえて耐圧はブリッジ回路の動作中にスイッチの両端に印加される電圧の最大値よりも高くする必要がある。例えば直流電圧部の定常電圧が400Vの場合にはスイッチの耐圧は概ね600V，同800Vの場合には概ね 1200Vが必要となる。単一のスイッチでは耐圧を満たせない場合，複数のスイッチを直列接続したスイッチ群を用いることができる。このような構成は，例えば特許文献１に示されている。図１４はその主要部の構成を示している。

【0003】

すなわち，直流電圧部の電圧Ｅに対し，正側（上アーム）のスイッチ群を構成するのがスイッチＱ１とスイッチＱ２，負側（下アーム）のスイッチ群を構成するのがスイッチＱ３とスイッチＱ４である。このようにして，単一のスイッチでは直流電圧部の電圧Ｅに対応できない場合，複数のスイッチの直列接続によって印加される電圧を分散することで対応が可能となる。ただし，複数のスイッチの電圧を常に均等に保つことは，スイッチの特性の個体差などがあるため難しく，これに対応するため，各スイッチに並列に電圧バランス回路ＳＮ１～ＳＮ４を接続することが一般的である。

【0004】

なお，図の例では，電圧バランス回路はスイッチングの瞬間の過渡的な電圧バランスのためのＲＣ直列回路，およびそれ以外の場合の定常的な電圧バランスのための抵抗からなる。このように電圧バランス回路を設けた場合でも，スイッチングのタイミングの僅かなずれによって電圧バランスの維持が困難になり，最悪の場合には単一のスイッチに耐圧以上の電圧が印加され，スイッチの破壊に至る。これを回避するためには，スイッチングのタイミングのずれの最大値に対応して，電圧バランス回路に用いるコンデンサの静電容量を増加させたり，抵抗の消費電力を大きくしたりする必要があり，部品サイズと発生損失の増大による効率低下，コストアップ，装置サイズの肥大化等を招く。

【0005】

このような問題に対応した回路方式として，マルチレベル変換器がある。マルチレベル変換器は，一般にブリッジ回路の入出力端子に発生させる階段波状の電圧のレベルを増やすことによって，発生電圧の高調波を低減させることを主眼として用いられる。加えて，その多くの方式において，直列接続された複数のスイッチに付加的な回路を加えることによって，直流電圧部の電圧を分圧した電圧が各スイッチに印加されるようになり，単一のスイッチでは耐圧が不十分となる高電圧に対応する電力変換器を実現できる。

【0006】

マルチレベル変換器にはいくつか種類があり，その中の一つとしてフライングキャパシタ式マルチレベル回路（以下，ＦＣ回路）がある。ＦＣ回路の構成例を図１５に示す。電圧Ｅの直流電圧部の両端にスイッチＱ１～Ｑ４が直列接続される点は図１４の場合と同様であるが，各スイッチに電圧バランス回路を接続する代わりに，スイッチＱ１とスイッチＱ２（ブリッジ回路の上アーム），およびスイッチＱ３とスイッチＱ４（ブリッジ回路の下アーム）のそれぞれの接続点間にコンデンサＦＣ１が接続されることが特徴である。コンデンサＦＣ１の両端電圧は通常，平均的に直流電圧部の電圧Ｅの１／２，すなわちＥ／２に維持するように制御される。

【0007】

このことに加え，４つのスイッチＱ１～Ｑ４のスイッチングを適切に制御することによって，各スイッチに印加される定常的な電圧を概ねＥ／２とすることができる。また，スイッチＱ２とスイッチＱ３の接続点ＵがＦＣ回路の入出力端子であり，直流電源の負極Ｎに対する入出力端子Ｕの電圧として，０，電源電圧Ｅに加え，Ｅ／２の３レベルを階段波状に発生することができる。ＦＣ回路は公知であり，上述のスイッチングの制御も含め，例えば特許文献２に開示されているため，ここでは詳細な説明は割愛する。

【先行技術文献】

【特許文献】

【0008】

【文献】特開２００５－１６７５３５号公報

【文献】国際公開第２０１５／０３０１５２号

【発明の概要】

【発明が解決しようとする課題】

【0009】

マルチレベル変換器では，基本的には前述のように出力電圧の高調波を低減することを主眼とするため，中間電圧（図１５の例ではＥ／２）を出力する期間が相応に存在する。ＦＣ回路では，当該期間中，コンデンサＦＣ１は入出力電流Ｉによって充電または放電される。各スイッチは，通常は一定周期Ｔｃで繰り返しスイッチングを行うところ，その中で連続的にＥ／２を出力する期間をｔとし，出力電流Ｉが期間ｔの間一定であると見なすと，コンデンサＦＣ１（静電容量Ｃｆ）の両端電圧Ｖｃｆの電圧変動幅ΔＶｃｆは次の数式１で与えられる。

【0010】

（数式１）ΔＶｃｆ＝（Ｉ×ｔ）／Ｃｆ（ただし，ｔ＜Ｔｃ）
ΔＶｃｆは，スイッチの耐圧の制約，および出力電圧の制御の観点から，所定値以内に納める必要がある。仮にその制約値をＥの１／１００，Ｅを３０００Ｖ，Ｔｃを１ｍｓ，期間ｔの最大値を３００μｓ，Iの最大値を５００Ａとすると，数式１より必要な静電容量Ｃｆは５ｍＦとなる。コンデンサＦＣ１には，最低で（Ｅ＋ΔＶｃｆ）／２が印加されるため，マージンも含めるとこの例では１６００Ｖ以上の耐圧が必要であり，このような高圧のコンデンサで５ｍＦの静電容量を持つものは，体積，質量とも大きく，またコストも高い。

【0011】

そこで本発明の解決すべき課題は，ＦＣ回路において用いられるコンデンサの静電容量を小さくしつつ，各スイッチに印加される電圧を所定値に抑えることによって，高電圧へのＦＣ回路の適用を好適に行うことである。

【課題を解決するための手段】

【0012】

前記目的を実現するため，本発明に係るブリッジ回路は，ＦＣ回路において，上下アームそれぞれにおいて，これに属するスイッチを実質同時にオン，オフすることを特徴とするブリッジ回路である。

【発明の効果】

【0013】

本発明によれば，ＦＣ回路の上下アーム間に接続されるコンデンサの静電容量，ひいてはその体積を肥大化させることなく，小さな静電容量，体積のコンデンサにてＦＣ回路の適用を図ることが出来る。

【図面の簡単な説明】

【0014】

【図1】フライングキャパシタ回路，およびコンデンサの充放電経路の例

【図2】多段のフライングキャパシタ回路

【図3】フライングキャパシタ回路におけるコンデンサ電圧を制御するためのスイッチングの信号の生成方法を示す模式図

【図4】フライングキャパシタ回路におけるスイッチ制御部（スイッチング信号の生成およびコンデンサ電圧の制御のブロック図）

【図5】多段のフライングキャパシタ回路におけるコンデンサの充放電経路の例

【図6】多段のフライングキャパシタ回路におけるスイッチ制御部（スイッチング信号の生成およびコンデンサ電圧の制御のブロック図）

【図7】フライングキャパシタ回路を適用したマイクロサージ抑制の原理の説明図

【図8】フライングキャパシタ回路において階段波を出力させる場合の，コンデンサ電圧を制御するためのスイッチング信号の生成方法を示す模式図（タイムチャート）

【図9】階段波を出力させるフライングキャパシタ回路のコンデンサの充放電をバランスさせるスイッチ制御部

【図10】多段のフライングキャパシタ回路において階段波を出力させる場合の，コンデンサ充放電経路の例，およびコンデンサ電圧制御のためのスイッチング信号の生成方法を示す模式図（タイムチャート）

【図11】階段波を出力させる多段のフライングキャパシタ回路のコンデンサの充放電をバランスさせるスイッチ制御部

【図12】フライングキャパシタ回路において階段波を出力させる場合の，コンデンサ電圧を制御するためのスイッチングの信号の生成方法を示す別の模式図（タイムチャート）

【図13】フライングキャパシタ回路において階段波を出力させる場合の，コンデンサ電圧を制御するためのスイッチングの信号の生成方法を示すさらに別の模式図（タイムチャート）

【図14】スイッチを直列接続して構成したブリッジ回路

【図15】フライングキャパシタ回路

【発明を実施するための形態】

【0015】

以下，本発明の実施形態を説明する。

【0016】

ＦＣ回路は，通常はマルチレベル回路として用いることが想定されており，即ち前述のようにブリッジ回路の入出力端子の電圧を階段波状にすることで高調波が低減され，出力電流波形の改善に必要なリアクトルなどのフィルタ回路の小型化を図ることが出来る。ここで，ＦＣ回路において中間電圧の利用による入出力端子電圧の高調波の低減機能を持たせず，ＦＣ回路のもう一つの利点である，低圧のスイッチの直列接続によって高圧に対応するという機能のみに特化するように構成すれば，次に示すような大きなメリットを享受できる。

【0017】

第１の実施形態について説明する。図１は，第１の実施形態におけるＦＣ回路におけるコンデンサＦＣ１の充電および放電が行われる場合の電流の経路を示した図である。なお、スイッチＱ１～Ｑ４について、以下の説明では「スイッチ」を省略し、単にＱ１～Ｑ４と記載する場合もある。スイッチＱ１～Ｑ４は，スイッチ制御部が生成するオン，オフ指令に従って動作する。入出力端子の電流の向きがブリッジ回路に流入する極性の場合を示しており，この場合には周知のように，Ｑ２とＱ４がオンでＱ１とＱ３がオフのとき（モードＭ２）にはコンデンサＦＣ１は充電され，逆にＱ２とＱ４がオフでＱ１とＱ３がオンのとき（モードＭ１）にはコンデンサＦＣ１は放電される。いずれのときにも入出力端子Ｕの電圧は，電源電圧の負極Ｎに対してＥ／２となる。前述の数式１は，この場合におけるコンデンサＦＣ１の電圧変動を表したものである。一方，図示していないが，Ｑ１とＱ２がオンでＱ３とＱ４がオフのとき（モードＰ）には入出力端子Ｕの電圧はＥ，Ｑ１とＱ２がオフでＱ３とＱ４がオンのとき（モードＮ）には入出力端子Ｕの電圧は０，いずれのときにもコンデンサＦＣには電流は流れないため充放電はない。

【0018】

このことから，理論上はモードＭ１とモードＭ２を用いなければ，すなわちＱ１とＱ２，およびＱ３とＱ４を常に同時にスイッチングすれば，コンデンサＦＣ１の充放電は生じず，したがってコンデンサの電圧変動も生じない。ただし，現実的にはそのような同時スイッチングはスイッチや制御回路の特性バラツキによって達成できず，スイッチングのタイミングがずれる。しかし，そのずれは一般に短く，一般的なＩＧＢＴやＭＯＳ－ＦＥＴであればそのずれはそれぞれ数マイクロ秒，１マイクロ秒にも満たない。数式１において，上記と同様にΔＶｃｆを３０Ｖ，Ｔｃを１ｍｓ，Ｉを５００Ａとし，ｔを１０μｓとすれば，コンデンサＦＣ１の静電容量Ｃｆは１６７μＦのみで足りることが導かれる。これは，上記の例で算定した５ｍＦの１／３０に過ぎず，コンデンサＦＣ１の大幅な小型化が可能となる。このことに加えて，ＦＣ回路ではスイッチ以外の使用素子がコンデンサのみであるため，図１４に示したような損失を伴う抵抗要素があるものに対して高効率であり，かつ抵抗の発熱を処理するための放熱手段も必要ない。

【0019】

図２はＦＣ回路の別の形態を示している。周知のように，ＦＣ回路はブリッジの上下アームを２以上のスイッチの直列回路でそれぞれ構成し，上下アームの接続点である入出力端子を中心に，上下アーム間の各スイッチの接続端子同士にコンデンサを接続することによって，理論上は何段でも構成出来る。一般に，段数すなわち片アームの直列スイッチの数が多いほど，より高い電圧に対応可能となる。本願発明はＦＣ回路の段数によらず適用可能であり，片アームのスイッチを実質同時にスイッチングすることによって，スイッチや周辺回路のバラツキの影響をコンデンサの作用で緩和しつつ，各スイッチに印加される電圧がその耐圧を超えないように動作させることが出来る。

【0020】

以上より，ＦＣ回路において，上下アームそれぞれに属するスイッチのスイッチングを実質同時に行うことで，コンデンサの静電容量，ひいてはその体積とコストを大幅に低減することが可能となる。

【0021】

ここで，コンデンサの静電容量の規定も必要である。コンデンサの電圧変動は，そのままスイッチの両端に印加される電圧となり，また入出力端子に表れる電圧にも直接的に影響するため，所定値に制限しなければ，スイッチの耐圧および出力波形の制御の観点から問題が生じる。この電圧変動幅は，スイッチの耐圧の１０％程度未満に抑えることが適当と考えられる。その理由は，スイッチング時のスイッチの両端電圧の跳ね上がりの最大値を，スイッチの耐圧に対して最大で１０％程度のマージンを取って設定することが一般的であるため，これと同様の思想とすることが適当であると言えることである。一方，前述のようなスイッチングのタイミングのずれは，出力電圧の誤差となり，その比率はスイッチング周期に対するずれの比で決まるため，これを抑える設計を行うことが一般的である。出力電圧誤差の許容値は１０％以下であることがほとんどであることから，本技術思想で想定するスイッチングのタイミングのずれとしても，最大でスイッチング周期の１０％を想定しておけば安全と言える。以上から，数式１も踏まえ，コンデンサ（図１ではＦＣ１）の静電容量を次に示す値とすることが，本願発明の効果を得るための回路動作を安定的に実現するための指標であると言える。

【0022】

コンデンサの静電容量の値：ＦＣ回路の入出力端子の電流に，スイッチング動作の周期の１０％を乗じた値に相当する電荷量の充放電に対する電圧変化が，当該コンデンサの両端電圧が印加されるスイッチの耐圧の１０％以下となる値。

【0023】

次に，より具体的な実施形態について説明する。

【0024】

上記のように，スイッチングを実質同時に行い，実際に生じるタイミングの誤差の影響をコンデンサによって吸収すると，スイッチングの度に数式１にしたがって累積的に充放電されることによって，回路の動作中にコンデンサの電圧が大きく変動することになる。これを回避するためには，スイッチングのタイミングを制御することが有効であり，その場合にはそのタイミングの制御の幅を確保するため，スイッチングのタイミングを故意にずらす必要がある。この故意のずれ幅は，数式１で明らかなように，大きいほどコンデンサの電圧変動が大きくなる（あるいは電圧変動幅を所定値に納めるために必要なコンデンサの静電容量が大きくなる）ため，慎重に設定する必要がある。

【0025】

上記のように，スイッチングのタイミングの誤差は最大でも数マイクロ秒程度なので，故意のずれ幅は１０マイクロ秒程度とすることが実用上は望ましい。なお，マルチレベル回路として動作させる場合には，入出力端子がＥ／２を出力する期間ｔは，スイッチングの周期の数分の一は必要であるため，高圧回路ではかなり短いスイッチング周期１００μｓを想定しても数１０μｓは必要となる。したがって，上記１０μｓのスイッチングのずれを規定すると，マルチレベル回路としての機能は発揮しておらず，本願発明の範ちゅうに属する。よって，この値（１０μｓ）は，ＦＣ回路をマルチレベル回路として動作させず，高圧への適用の目的で用いる場合，好適であると言える。

【0026】

図３は，図１の回路において，４つのスイッチＱ１～Ｑ４につき，スイッチングのタイミングをずらす際のスイッチング指令信号の生成方法の例を示している。通常の２レベルフルブリッジ回路では，上下アームのスイッチが同時にオンすることが無いようにスイッチが制御される。ＦＣ回路の場合にも基本的には同様で，Ｑ２とＱ３が同時にオンするとコンデンサＦＣ１を短絡してしまうし，またＱ１とＱ４が同時にオンすると，概ねＥ／２で充電されているコンデンサＦＣ１に電源電圧Ｅが印加されてしまうので，これらを回避する必要がある。そして，図１に示したように，Ｑ１とＱ３，Ｑ２とＱ４がそれぞれ同時にオンする場合に，出力電流Ｉの極性に応じてコンデンサＦＣ１が充電または放電される。

【0027】

したがって，Ｑ１とＱ４，およびＱ２とＱ３をそれぞれ同時にオンすることがないようにし，Ｑ１とＱ２，およびＱ３とＱ４をほぼ同時にオン，オフし，かつコンデンサＦＣ１の電圧をほぼＥ／２に維持するように，Ｑ１とＱ３，あるいはＱ２とＱ４を短時間同時にオンすることで充電と放電を制御することが，Ｑ１～Ｑ４のスイッチングの要諦となる。これを好適に実現するには，図３に示すように，キャリア波（三角波，鋸波等）比較のＰＷＭ方式を基本として，Ｑ１とＱ４，およびＱ２とＱ３のスイッチングをそれぞれ司るＱ１，Ｑ４信号波とＱ２，Ｑ３信号波を三角波と比較して得られる方形波信号によってＱ１～Ｑ４のオン，オフを決めればよい。さらに，両信号波の振幅に僅かな大小関係を設けることで，前述のコンデンサＦＣ１を充放電するスイッチの状態を作り出し，当該大小関係を入れ替えることによって充電と放電を切り替えることができる。

【0028】

図３に示した波形を生成し，コンデンサＦＣ１の充放電を行ってその電圧を所定値に維持する制御系の構成例を，図４を用いて説明する。ＦＣ回路が出力すべき電圧指令値が，コンパレータによって三角波，鋸波等のキャリア波と比較され，さらにＱ１とＱ４，Ｑ２とＱ３のオン期間が重ならないようにデッドタイムが付されて，Ｑ１～Ｑ４に対するスイッチング指令信号が得られる。

【0029】

ここで，Ｑ１とＱ４，およびＱ２とＱ３はそれぞれ相補的にオン，オフするため，それぞれの組合せについて，コンパレータの出力に対して片側（Ｑ４とＱ３）にＮＯＴ要素を通過させる相補信号生成部がある。以上の説明によれば，Ｑ１とＱ２，Ｑ３とＱ４は，原理的にはそれぞれ同時にスイッチングされる，つまり同じスイッチング信号が与えられることになる。ここで，コンデンサＦＣ１の電圧をほぼＥ／２に維持するように，Ｑ１とＱ３，あるいはＱ２とＱ４を短時間同時にオンすることで充電と放電を制御するための処置をさらに加える。これは，電圧指令値に対して，Ｑ１，Ｑ４信号波は同じ値とする一方，Ｑ２，Ｑ３信号波はコンデンサＦＣ１の電圧Ｖｃｆに応じて補正するようにすればよい。

【0030】

この補正を行うのが信号補正部である。すなわち，Ｖｃｆの基準値，例えばＥ／２を設けておき，これに対するＶｃｆの検出値の差分を取る。この差分を調節器，例えば比例調節器（Ｐ調節器）に入力して補正値を得る。この補正値によって，Ｖｃｆの基準値よりも検出値が小さければコンデンサＦＣ１を充電，逆であれば放電する必要があり，かつあるスイッチの状態によって充電となるか放電となるかは，入出力端子の電流の向きに依存するため，これに応じて補正値の符号を反転させる必要がある。

【0031】

前述の通り，入出力端子の電流の向きがＦＣ回路に流入する極性の場合に，Ｑ２とＱ４がオンでＱ１とＱ３がオフのとき（モードＭ２）にコンデンサＦＣ１が充電されることから，コンデンサＦＣ１に充電が必要な場合，つまりＶｃｆの基準値－検出値が正の場合に，Ｑ２，Ｑ３信号波の補正値が正となることによってＱ２，Ｑ３信号波がＱ１，Ｑ４信号波よりも大きくなればよい（図３参照）ので，図４におけるＰ調節器の出力に対し，入出力端子の電流がＦＣ回路に流入する方向で正となるように符号を付す乗算器を設ければよい。

【0032】

また，前述のように，スイッチングのタイミングのずれ幅が過大となると，コンデンサの電圧変動が想定外に大きくなる場合があるため，これを回避する方法として，補正値にリミッタを設けることが考えられる。以上の構成とすることで，電圧指令値に応じた電圧をＦＣ回路の入出力端子に発生させつつ，スイッチングのタイミングを適切に制御してコンデンサＦＣ１の電圧を所定値に維持するという動作が達成される。

【0033】

以上では，コンデンサＦＣ１が１つ，すなわち，１アームにおける直列のスイッチが２つの場合の電圧制御とスイッチの操作について説明したが，この考え方を拡張すると，任意のコンデンサ数に対応可能である。このことを，第２の実施形態として、図５，図６を用いて次に説明する。

【0034】

まずは基本的なこととして，ＦＣ回路における動作の原則として，（１）上下アームにおける対称の位置にある２つのスイッチ（図５では例えばＱｐ４とＱｎ１や，Ｑｐ２とＱｎ３）は同時にオンしてはならない（動作中は必ず相補的，すなわち一方がオンならば他方はオフとなる）ということがある。これは，上述の図３についての説明で述べたように，充電されたコンデンサを異電圧に接続（短絡）してしまうことを回避するためである。また，ＦＣ回路のもう一つの原則として，（２）コンデンサが充電，放電，あるいは充放電無しのいずれの状態となるかは，当該コンデンサの片端において接続されたスイッチの状態だけで決まり，その他のスイッチの状態に依存しない，ということがある。ただし，注意が必要なことは，入出力端子の電流の極性によって充電と放電が反転するということである。なお，原則の（１）で述べた２つのスイッチの相補的な動作によって，一方のスイッチの状態が決まれば他方も決まる，ということも原則の（２）の前提となっている。

【0035】

このことを図５を用いて具体例を示して説明する。図５では，上アームのスイッチＱｐ１はオンである。したがって，下アームの対称位置にあるＱｎ４はオフとなる。次に，Ｑｐ２はオフとなっている。したがって同様に，Ｑｎ３はオンとなる。また，入出力端子Ｕについて，電流の極性はＦＣ回路に流入する方向になっている。以上の状態においては，残りのスイッチＱｐ３，Ｑｐ４，Ｑｎ１，Ｑｎ２の状態がどのような状態であろうと，コンデンサＦＣ１１は放電状態となる。すなわち，ＦＣ回路における電流の経路は，スイッチ，あるいはスイッチとコンデンサの直列回路となり，どこかで分流したり，電流が消滅したりすることはない。よって，Ｑｐ１がオン，Ｑｐ２がオフであれば，入出力端子から流入した電流は，コンデンサＦＣ１１を必ず通ってＱｐ１を流れることになり，これはＦＣ１１の定常的な充電の極性によって，放電する極性となる。なお，例えば入出力端子における電流極性が同じでＱｐ１がオフ，Ｑｐ２がオンであるならば，ＦＣ１１を流れる電流の極性が反転するため充電となり，Ｑｐ１とＱｐ２がいずれもオン，あるいはいずれもオフであれば，ＦＣ１１は充放電がゼロとなる。同様の考え方で，他のコンデンサＦＣ１２，ＦＣ１３の充放電状態もそれぞれに接続されるスイッチの状態によって決まる。

【0036】

以上のことから，コンデンサの充放電状態を決めるためには，電流の極性と，接続されるスイッチの状態だけを制御すればよいことが分かる。この考え方に基づいて制御系を構成すると図６のようになる。なお，この図では，図４の右側に示したＮＯＴ要素とデッドタイムのブロック，および補正値のリミッタについては，図４の場合と同様であるため記載を省略している。上記説明にあるように，ＦＣ１１の電圧を制御するためには，Ｑｐ２（Ｑｎ３）のスイッチングのタイミングが，Ｑｐ１（Ｑｎ４）のスイッチングのタイミングに対して早いか遅いかということ，および入出力端子の電流の極性の２要素のみで決めることが出来る。

【0037】

よって，図４の場合と同様に，ＦＣ１１の電圧Ｖｃｆ１の基準値に対する検出値の誤差をＰ調節器に入力し，その値の符号を入出力端子の電流の極性によって決め，その値をＱｐ１（Ｑｎ４）の電圧指令値に加算することによって，Ｑｐ２（Ｑｎ３）の電圧指令値を決めればよい。そして，Ｑｐ２（Ｑｎ３）の内側にあるスイッチＱｐ３（Ｑｎ２）についても全く同様に，Ｑｐ２（Ｑｎ３）の電圧指令値に対して，ＦＣ１２の電圧Ｖｃｆ２と電流の極性に基づいて調整を行って電圧指令値を生成すればよい。コンデンサＦＣ１３についても同様である。このように，コンデンサが複数段になった場合でも，隣接するスイッチについて順番にスイッチングのタイミングを調整すればよいので，図６に示すように，入出力端子に対して外側にあるスイッチのための電圧指令値に対して，一段ずつ，内側のスイッチのための電圧指令値をカスケード的に制御ブロックを追加していけば，コンデンサの電圧を所定値に制御するための制御系を構成することが可能である。

【0038】

次に，本発明の第３の実施形態について説明する。図３を用いて説明したように，コンデンサＦＣ１の電圧はある指令値（基準値）に平均的に一致するように制御することが出来る。つまり，図３におけるＶｃｆ基準値として，直流電圧Ｅの１／２よりも高い値や低い値を設定することも可能であり，例えばＶｃｆ基準値をＥ／４とすれば，Ｅ／２とした場合に対してスイッチＱ２，Ｑ３に印加される電圧を低く抑えることが可能であり，このことによってＱ２，Ｑ３として耐圧の低いスイッチを用いることが可能となる。このとき，耐圧の関係は，Ｑ１とＱ４に対してＱ２とＱ３が低いということになる。一般に，スイッチの耐圧は連続的ではなく飛びが大きい，例えば１．７ｋＶの上は３．３ｋＶであることが一般的であるため，直流電圧が，１．７ｋＶ耐圧のスイッチではわずかに足りない値である場合，３．３ｋＶ耐圧のものを用いる必要があるため，耐圧の余裕が大き過ぎ，導通損失やコスト（いずれも一般に耐圧に対して単調増加）が増大するという問題がある。

【0039】

そこで，ＦＣ回路において，Ｑ１とＱ４に１．７ｋＶの耐圧のスイッチ，Ｑ２とＱ３に不足分の電圧を補う低耐圧のスイッチ（例えば６００Ｖ）を用いて，コンデンサＦＣ１の電圧を６００Ｖの耐圧にふさわしい電圧に制御すれば，スイッチの組合せとしての耐圧を最適にして，導通損失を抑えた変換回路を実現することが出来る。なお，コンデンサＦＣ１としては所定の静電容量が必要となるため，コンデンサの耐圧が低いほどその体積は小さくなることから，図１の回路においては，Ｑ１とＱ２（Ｑ４とＱ３）のうち，Ｑ２（Ｑ３）を低耐圧のスイッチ，Ｑ１とＱ４を高耐圧のスイッチとする方が，コンデンサＦＣ１の寸法，およびコストを小さく抑えることが出来る。さらには，本願で開示しているように，ＦＣ回路をマルチレベル回路ではなく実質的に２レベル回路として用いることによって，電圧レベルの不均一も大きな問題にはならない。なお，この場合のブリッジ回路の制御は，図４においてＶｃｆ基準値をＥ／２以外の所定の値に設定することによって同様に行うことが出来る。

【0040】

続いて，本発明のさらに別の実施形態となる第４の実施形態について説明する。一般に，インバータによって例えばモータを駆動する場合には，いわゆるマイクロサージの問題が発生することがある。すなわち，インバータとモータを接続するケーブルが長い場合には，その分布定数的な振る舞いが無視できず，またケーブルとモータとはインピーダンス整合しないことが一般的なので，インバータによって矩形波的な電圧がケーブルに印加されると，モータ端部では電圧の跳ね上がり（マイクロサージ）が発生する。このマイクロサージは，モータの絶縁体，特に巻線の被覆の絶縁体に対するストレスになるため，絶縁を劣化させ，劣化が進むと絶縁破壊に至ってモータを焼損するなどの問題を生じ得る。この問題は電圧が高いほど顕著になるため，スイッチを直列接続する必要があるような高電圧の変換器において特に問題となる。

【0041】

この問題は，次に述べるようにＦＣ回路において，階段状の出力電圧の出力期間を調整することによって好適に緩和することが出来る。ここでは，片側のスイッチ群が２つのスイッチを有する図１の回路を例として説明する。ＦＣ回路の入出力端子の電位を，例えば直流電圧部の負極から正極の電位に移行させる場合，スイッチングのタイミングの僅かなずれの期間中，中間の電圧を発生させることが出来ることは前述の通りである。このとき，中間の電圧の発生期間ｔを，丁度モータの端子における振動の周期２Ｔの１／２，すなわちＴとすることによって，モータ端子における振動波形が打ち消され，マイクロサージを抑制することが出来る。

【0042】

一般に，期間Ｔは数マイクロ秒程度であり，本願発明のように階段状の電圧を短時間のみ出力するという技術思想が好適に適合する。以上に述べたことを図７を用いてより具体的に説明する。まず，インバータ入出力端子電圧としてそれぞれＥ／２の振幅を持つ階段波状の波形を発生させる。期間ｔはマイクロ秒単位の極短時間である。このとき，負荷（代表的にはモータ）の端子電圧（負荷端子電圧）は，階段波の最初のステップ（第１ステップ）から，負荷までのケーブルの長さと特性によって生じる遅延時間後に立ち上がる。

【0043】

この第１ステップによって，負荷端子電圧には，Ｅ／２よりも大きい振幅を有する振動波形（マイクロサージ）成分（第１ステップによる電圧）が発生する。この振動波形成分の周期が２Ｔとなっており，先に述べたようにインバータ入出力端子電圧の階段波の間隔はその１／２のＴに設定されている。第１ステップから期間Ｔ後に次の階段波のステップ（第２ステップ）を発生させる。第２ステップによっても同様に，負荷端子電圧に第１ステップと同様の振動波形成分（第２ステップによる電圧）が発生する。実際の負荷端子電圧は，以上に述べた第１ステップによる電圧と第２ステップによる電圧の合成波形となるため，期間Ｔの時間差の作用によって両振動波形が相殺し，マイクロサージが抑制された振幅Ｅの電圧波形とすることが出来る。

【0044】

なお，上記では期間Ｔをマイクロサージの振動周期の１／２とすることを述べたが，これが多少ずれても，マイクロサージを抑制するという効果を得ることが出来，本技術思想の範ちゅうに含まれる。また，以上に述べた技術思想と類似の内容は，異なる回路方式について特許第５８００１３３号公報に提示されている。しかし，同公報で示される回路はマルチレベル回路として動作させることを前提としたものであり，中間電圧発生のための追加のスイッチやコンデンサの電位の分割が必要となる。これに対して本実施形態では，マルチレベル回路として動作させず，中間電圧発生のための追加のスイッチやコンデンサの電位分割も必要なく，低い耐圧のスイッチを用いて高電圧の実質的に２レベルの回路を実現する趣旨であるため，数マイクロ秒の間，階段状の電圧を発生することによってマイクロサージを抑制するという目的を，小さな静電容量のコンデンサを用いて低コストで好適に実現することが可能であるという特徴を有する。

【0045】

ところで，例えば上述のようにマイクロサージ抑制を行うときなど，インバータ入出力端子電圧を故意に階段波状にする場合，既に説明した通り，これに伴ってコンデンサが頻繁に充放電されるため，コンデンサの電圧を所定値に維持するための方策が必要となる。次にこのことを説明する。

【0046】

図８は，図１の回路構成について，インバータ入出両端子Ｕに階段波を発生させる場合の信号波の与え方と，その結果として表れるインバータ入力端子Ｕの電圧（Ｕ電位）を表したものである。図３について説明した通り，入出力端子において電流Ｉが流入する方向である場合には，Ｑ２とＱ４が同時にオンする（モードＭ２）とコンデンサＦＣ１は充電され，Ｑ１とＱ３が同時にオンする（モードＭ１）とコンデンサＦＣ１は放電される。電流Ｉの極性が逆の場合，スイッチの状態に対する充放電についても逆になる。モードＭ１，Ｍ２のいずれの場合にもＵ電位はＥ／２である。このことから，Ｕ電位として階段波を発生させる，すなわちＥ／２を所定期間Ｔだけ出力させ，かつコンデンサＦＣ１の電圧を所定値に維持するためには，２つのスイッチの状態Ｍ１，Ｍ２を交互に発生させて充放電をバランスさせることが有効である。図８では，三角波キャリアの上りの下りにおいて，Ｑ１，Ｑ４信号波とＱ２，Ｑ３信号波の大小関係を入れ替えることによって，Ｕ端子がＥ／２を出力する際にＭ１とＭ２が交互に入れ替わるようにしている。このようにすれば，充放電のバランスを簡便に実現することが可能となる。

【0047】

図９は，図１の回路構成について，上記のように充放電をバランスさせるための制御系の構成例を示したものである。図４に示した構成に対して，信号補正部の構成は同様であるが，中間電圧発生期間付加部を新たに設けることで信号補正部の出力値である補正値を直接Ｑ２，Ｑ３信号波に加算しない点が異なっている。すなわち，図９では，中間電圧発生期間付加部において，前述の中間電圧発生期間ｔを電圧変換によって電圧指令値に対する比率に変換した値に，信号補正部の出力する補正値を加算する。

【0048】

この値に１／２を乗じ，キャリア半周期同期方形波に乗じることによって，期間ｔに補正値を加えた値の１／２に対応する振幅を有する，キャリア半周期に同期した方形波を生成する。この方形波を，Ｑ１，Ｑ４信号波，およびＱ２，Ｑ３信号波に，互いに極性を反転して加算することによって，図８に示したように，２つの信号波にキャリア波の山谷において変化する逆極性の方形波が重畳される。補正値がゼロの場合，２つの信号波にはそれぞれｔ／２に対応する逆極性の方形波が重畳されているため，結果として出力される階段波の中間電圧の出力期間はｔ（＝Ｔ）となり，図７について説明した波形が出力される。補正値がゼロでない場合は，すなわちコンデンサの電圧が設定値に対して誤差を有している状態であり，補正値によってこの誤差が減少するように中間電圧の出力期間が変化する。この変化量がｔに対して小さい値であれば，マイクロサージの抑制効果を維持しつつ，コンデンサの電圧を設定値に近い値に維持することが出来る。

【0049】

以上では，図１に示す如く，コンデンサが１つの場合のフライングキャパシタ回路について述べたが，同様な考え方をコンデンサが複数個ある例えば図５のような多段のフライングキャパシタ回路にも適用することが出来る。すなわち，ごく短い期間Ｔだけ中間的な電圧を保持する多段の階段波状の電圧を出力させ，複数のコンデンサ（図５ではＦＣ１１，ＦＣ１２，ＦＣ１３）の電圧が所定値に維持されるよう，図９と同様なフィードバック制御系を構成して中間的な電圧の出力期間を補正することで，多段のフライングキャパシタ回路においても，マイクロサージの抑制効果を維持しつつ，コンデンサの電圧を設定値に近い値に維持することが出来る。

【0050】

このことを表したのが，図１０および図１１である。図１０では，図５に示した片側直列素子数４のフライングキャパシタ回路に，あるスイッチ状態における電流の経路を示した（ａ）と，各スイッチの動作指令値の生成方法とＵ電位およびコンデンサの充放電動作を示した（ｂ）がある。（ｂ）に示すように，片側４つのスイッチにそれぞれオン，オフ信号を与えるための信号波（例えばQp1，Qn4信号波）を，図８に示した波形と同様に大小関係を入れ替えることによって，それぞれのスイッチに与えるオン，オフ信号に時間差を付けることが出来る。これによって，結果としてＵ電位に表れる波形は複数段の階段波状になる。図１０（ａ）に示す２つの電流経路は，図１０（ｂ）のＦＣ１１～ＦＣ１３の充放電波形のグラフに追記したタイミングにおけるものである。

【0051】

図１１は，図１０に示した動作を実現するための制御ブロック図である。基本原理は図９と同様である。異なるのは，スイッチの直列数に応じて出力信号波が増え，これに対応した多段中間電圧発生期間付加部と多段信号補正部を有することである。多段信号補正部は，コンデンサＦＣ１１，ＦＣ１２，ＦＣ１３のそれぞれについて，その電圧の指令値に対する誤差を求め，図９と同様に補正値を生成して多段中間電圧発生期間付加部に与える。多段中間電圧発生期間付加部は，こちらも図９と同様に，隣接するスイッチのスイッチングタイミングを期間ｔに補正値を加えた期間だけずらす。なお，図１０（ｂ）に示したように，それぞれのスイッチへの信号波を，電圧指令の基準値に対して正負両側に均等配置させることで，Ｕ電位の電圧の平均値を電圧指令値の基準値に対応する値としている。これを実現するため，Ｑｐ２，Ｑｎ３信号波とＱｐ３，Ｑｎ２信号波については，基準値に対してｔ／２相当分だけ正負にずらし，それらに対してさらに期間ｔ相当分だけずらすべきＱｐ１，Ｑｎ４信号波とＱｐ４，Ｑｎ１信号波については，そのように構成されている。

【0052】

次に，図１２に示す如く，Ｑ１，Ｑ４信号波とＱ２，Ｑ３信号波の大小関係の入れ替えを，キャリアの半周期ではなく１周期で行うことも出来る。この場合には，モードＭ１とモードＭ２がそれぞれ２回連続で発生して繰り返すようになる。したがって，充電と放電の調整の周期が図８の場合に対して２倍に伸びる一方で，充放電を司る入出力電流Ｉのスイッチングに起因するリプルが大きい場合には，この電流のリプルが通常はキャリア波１周期で繰り返すため，図８の場合に対して充電と放電のバランスが改善される。なお，この場合の制御系は，図９の場合に対して，中間電圧発生期間付加部における「キャリア半周期同期方形波」の信号を，「キャリア１周期同期方形波」に変更することによって実現される。

【0053】

図１３は，上記に述べた動作をより具体的に示したものである。スイッチに与える信号波は三角波キャリア波の１周期で大小関係が入れ替わっている。電流Ｉはスイッチング周期に対応するリプルを有するため，その瞬時値で大きさが決まるコンデンサの充放電電流のアンバランスの原因となる。キャリア波の１周期毎に信号波の大小関係を入れ替えることによって，充電と放電それぞれが概ね同様の電流によって行われるようになり，上記アンバランスを緩和することが可能となる。なお，図１３では，最初の２周期では充電と放電の時間が等しい場合，続く２周期では前者が長く，最後の２周期では後者が長い場合を表している。

【0054】

上記の実施形態の説明で用いた図で各スイッチはＭＯＳＦＥＴとダイオードで構成したスイッチとしているが、ＩＧＢＴ等の他のスイッチを用いても良い。

【0055】

また、スイッチング動作のタイミングをずらす際に、入出力端子を基準として内側のスイッチに対して外側のスイッチのスイッチ動作のタイミングをずらしても良い。

【符号の説明】

【0056】

Ｑ１～Ｑ４・・・スイッチ
ＳＮ１～ＳＮ４・・・電圧バランス回路
ＦＣ１・・・コンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】