知財求人 - 知財ポータルサイト「IP Force」
特許7609067ＬＣ共振回路を有する多層配線基板、およびＬＣ共振回路を有する多層配線基板を用いた電子部品パッケージ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-23
(45)【発行日】2025-01-07
(54)【発明の名称】ＬＣ共振回路を有する多層配線基板、およびＬＣ共振回路を有する多層配線基板を用いた電子部品パッケージ
(51)【国際特許分類】
H03H 7/075 20060101AFI20241224BHJP
H05K 1/16 20060101ALI20241224BHJP
H05K 3/46 20060101ALI20241224BHJP
H01F 17/00 20060101ALI20241224BHJP
H01F 27/00 20060101ALI20241224BHJP
【ＦＩ】
H03H7/075 Z
H05K1/16 B
H05K3/46 Q
H05K3/46 Z
H01F17/00 C
H01F17/00 D
H01F27/00 S
【請求項の数】
4
(21)【出願番号】P 2021528108
(86)(22)【出願日】2020-06-09
(86)【国際出願番号】 JP2020022662
(87)【国際公開番号】W WO2020255791
(87)【国際公開日】2020-12-24
【審査請求日】2023-05-24
(31)【優先権主張番号】P 2019112890
(32)【優先日】2019-06-18
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110000062
【氏名又は名称】弁理士法人第一国際特許事務所
(72)【発明者】
【氏名】狩野 典子
(72)【発明者】
【氏名】馬庭 進
【審査官】志津木 康
(56)【参考文献】
【文献】特開平０８－２５０９６２（ＪＰ，Ａ）
【文献】特開２０１９－０８３２８２（ＪＰ，Ａ）
【文献】特表２０１９－５０７９７２（ＪＰ，Ａ）
【文献】特開２００７－１４２１０９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｈ１／００－７／１３
Ｈ０１Ｆ１７／００－２７／４２
Ｈ０５Ｋ１／０９－１／１６
Ｈ０５Ｋ３／４６
(57)【特許請求の範囲】
【請求項1】
コア基板の両面に導電層と絶縁樹脂層を交互に積層してなる、ＬＣ並列共振回路を有する多層配線基板であって、前記ＬＣ並列共振回路を構成するインダクタの両端を、前記ＬＣ並列共振回路を構成するキャパシタの両端に接続する配線であり、前記コア基板に直接積層された前記導電層に形成された第１の一組の配線と、
前記絶縁樹脂層を貫通する一組のビアと、
前記ＬＣ並列共振回路の入出力端子に接続し、前記コア基板に直接積層された前記導電層の一つ上の前記導電層に形成された第２の一組の配線を備え、
前記第１の一組の配線を、前記一組のビアを介して、前記第２の一組の配線に接続した、ＬＣ並列共振回路を有する多層配線基板。
【請求項2】
請求項１に記載されたＬＣ並列共振回路を有する多層配線基板であって、前記ＬＣ並列共振回路を構成するキャパシタが、前記コア基板に直接積層された前記導電層に形成された下電極に、誘電体層および上電極を積層したものである、ＬＣ並列共振回路を有する多層配線基板。
【請求項3】
請求項１に記載されたＬＣ並列共振回路を有する多層配線基板であって、前記ＬＣ並列共振回路を構成するインダクタが、
前記コア基板の両面に直接積層された前記導電層に形成された複数の配線と、
前記コア基板を貫通する孔であり、該孔の側壁に導電層を形成した複数の貫通孔を直列に接続したソレノイドインダクタである、ＬＣ並列共振回路を有する多層配線基板。
【請求項4】
請求項１ないし請求項３のいずれかに記載されたＬＣ並列共振回路を有する多層配線基板を用いた電子部品パッケージであって、前記ＬＣ並列共振回路を有する多層配線基板に、受動部品または能動部品を、実装または内蔵してなる、電子部品パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＬＣ共振回路を有する多層配線基板、およびＬＣ共振回路を有する多層配線基板を用いた電子部品パッケージに関する。
【背景技術】
【0002】
モバイル機器の高性能化が進み、内部の電子部品において高密度・小型化が進んでいる。高性能化の観点では、高速・大容量のデータ通信を行うために、ＭＨｚ～ＧＨｚ帯にかけての複数の帯域の周波数を隣接した状態で用い、さらに高い周波数が用いられようとしている。こうした中、機器内ではスイッチ素子を通し、高周波フロントエンドモジュール内で信号をフィルタリングし、いくつかのブロックに分割して、信号処理を行っている。このようにモバイル分野では、使用する周波数帯域を正確に取得し、隣接する帯域の周波数を遮断する特性を有した適切なフィルタが必要とされている。
【0003】
モバイル機器の送受信の方法はＦＤＤ方式とＴＤＤ方式に大別され、昨今のフロントエンドモジュール内では、複合して用いられることもある。ＦＤＤ方式を用いた機器では、ＢＡＷフィルタやＳＡＷフィルタといった表面実装型の２０～１００ＭＨｚと狭い帯域を選択する減衰特性が急峻なフィルタが用いられる。一方、ＴＤＤ方式では、５００～９００ＭＨｚといった通過帯域を持つフィルタが必要とされている。ＢＡＷやＳＡＷフィルタは、Ｓｕｂ６ＧＨｚ（３．７／４．５ＧＨｚ）以上で、ＴＤＤ方式に必要な比較的広い４００ＭＨｚ～９００ＭＨｚといった帯域を網羅することが難しいとされている。広帯域をフィルタリングする特性を持つ部品に表面実装型のＬＴＣＣフィルタがあるが、阻止帯域の減衰特性が比較的ゆるやかである。こうしたことから、隣接する帯域を確実に遮断することができるより急峻な減衰特性をもつフィルタが望まれている。
【0004】
前述のフロントエンドモジュールにおいては、フィルタを含む多数の受動部品および、能動部品などがフロントエンドモジュール基板上に多数搭載されている。今後も多様な周波数帯を用いて高速・大容量な通信を行うため、これらの部品は増加するものと見られている。こうしたことに鑑みて、インダクタやキャパシタで構成される受動部品、及びフィルタ部品の類を、配線基板内に内蔵することで、基板表面を占有する部品を低減し、小型・低背化に寄与しようとする提案がなされている。基板内に前述の素子を内蔵することで、配線長を短縮することができると同時に、はんだなどの異種部材との接合点での反射などを低減することが可能となる。このため、高周波を扱う基板上で有利となる。
【0005】
基板の内部に受動部品であるキャパシタを内蔵する方法として、該キャパシタ部品を基板内に埋設する方法の他に、多層配線基板において積層される導電層と絶縁樹脂の構造を活かして、その内部に薄膜技術を用いてキャパシタを積層形成する方法が提案されている。
【0006】
さらに近年の貫通孔形成技術の進歩から、例えば３００μｍ厚のガラス材料に対して１００μｍ径以下の小径貫通孔を１５０μｍピッチ以下で精度よく形成することが可能となっている。この技術を用いてガラス基板に貫通孔を形成したのち、通電処理を施してガラス基板の表裏の導電層を電気的に接続することにより、微小なソレノイドインダクタの形状を有する素子を形成できる。これらの素子は、磁束の中心がガラスの平面方向と水平に生じることから、周囲に電磁界的な影響を与えづらく、また、周囲から電磁的な影響を受けにくい。
【0007】
さらにガラス基板は、平坦・平滑性に優れ、微細配線形成においてシリコン基板に近い性質を有し、電気特性において高い絶縁性を得ることができる。平坦・平滑性を活かした２００ｎｍ以下の薄膜の成膜が可能であり、微小かつ大容量のキャパシタ構造の形成においても優位な材料といえる。これらの特性は、半導体インターポーザや高周波分野での利用が注目されている。ガラス基板へのキャパシタ構造やインダクタ構造の形成は、小型・低背化高周波フロントエンドモジュール基板を得るための技術として適用が可能である。このようなインダクタ構造とキャパシタ構造を組み合わせて周波数フィルタを得る技術が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【0008】
【文献】特願２０１８－９９７０５号
【発明の概要】
【発明が解決しようとする課題】
【0009】
特許文献１に開示されたガラス基板に形成されるインダクタやキャパシタの配線接続の多くは、配線長の短縮化を効率的に行うために、配線自体を共振器の一部を構成する配線と共用する。そのため、共振周波数においてＬＣ並列共振器内を流れる電流が、主となる信号線（主線路と呼ぶ）も含めて流れる現象が生じる。主線路の一部に共振電流の流れる経路が混合されることで、フィルタ特性が悪化する。共振器を複数接続する構造であると信号の劣化が蓄積される。
【0010】
本発明は、かかる課題に鑑みてなされたものであり、共振特性、および、信号の減衰特性を高めたＬＣ共振回路を有する多層配線基板、およびＬＣ共振回路を有する多層配線基板を用いた電子部品パッケージを提供することを目的とする。
【課題を解決するための手段】
【0011】
上述した課題を解決するために、代表的な本発明のＬＣ共振回路を有する多層配線基板の一つは、キャパシタとインダクタが構成する共振回路において、共振電流の流れる経路を層間に形成される層間ビアによって分離し、共振周波数付近の高周波電流の流れる経路を分離するものである。
【発明の効果】
【0012】
本発明によれば、共振特性、および、信号の減衰特性を高めたＬＣ共振回路を有する多層配線基板、およびＬＣ共振回路を有する多層配線基板を用いた電子部品パッケージを提供することができる。
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
以下、図面を参照して、本発明の実施形態について説明する。なお、この実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。
【0015】
図２３‐ａに示す共振器を用いた２ポールバンドパスフィルタにおいては、少なくとも２個のＬＣ並列共振器が用いられる。この回路において、共振周波数付近の並列共振器はインピーダンスが高い状態となり、ＧＮＤラインへの電流の流れ込みが急激に減少する。このため、主線路はバンドパスフィルタ特性を有する。
【0016】
任意の周波数で並列共振器の減衰特性をより大きく得たい場合、共振周波数でより高いインピーダンスを持たせることが有効である。キャパシタとコイルの電流と電圧の位相差は、９０度、－９０度とずれがある。このため、例えば並列接続であれば、接続点で１８０度のずれが生じて、高周波的に開放の状態になる。このことを利用して、本発明の実施形態では、図２３‐ｂに示すように、主線路から共振器を分離する接続方法を採用した。
【0017】
図１‐ａないし図４は、ＬＣ共振回路の一例として、最も単純なＬＣ並列共振回路の上面図および断面図である。図１‐ａと図１‐ｂは本発明の実施形態のＬＣ並列共振回路の上面図であり、図３‐ａと図３‐ｂは共振電流の経路を分離していないＬＣ並列共振回路の上面図である。ぞれぞれの回路で、素子の大きさは同一であり、結束部に違いがある。
【0018】
図２は本発明の実施形態のＬＣ並列共振回路の断面図である。共振器を構成するインダクタとキャパシタとを接続する下部導電層３に形成した配線を、結束ビア８を用いて、入出力端子に接続する上部導電層１０に形成した配線に接続する。図４は共振電流の経路を分離していないＬＣ並列共振回路の断面図である。共振器を構成するインダクタとキャパシタとを接続する下部導電層３に形成した配線から、入出力端子に接続する配線を分岐させる。
【0019】
本実施形態に係る多層配線基板１５は、基板内にインダクタ１３を有し、積層面にキャパシタ１２を有する。そして、モバイル機器などの無線通信に用いられる、ＬＣ共振回路を有する電子部品として働く。
【0020】
多層配線基板１５は、コア基板１としてガラス基板を有している。コア基板１には積層方向に貫通孔２が形成される。コア基板１の断面に対して上面を表面、下面を裏面とすると、表面と裏面のそれぞれに導電層、絶縁樹脂層が交互に積層される。隣接する導体層間を電気的に導通する部分として、コア基板１に貫通孔２が形成され、絶縁樹脂層９内にはキャパシタ上電極上ビア６、層間ビア７、結束ビア８がそれぞれ設けられる。
【0021】
次に、図５ないし図１３の断面図を用いて、多層配線基板の製造工程を説明する。図５のガラスコア基板１には、図６に示すように、貫通孔２が形成される。この貫通孔２の内壁面には、図７に示すように、めっきシード層３０３が形成される。めっきシード層は、ガラス基板の表裏３０１、３０２にも形成される。
【0022】
図８では、レジスト１５１を用いて、所定の場所にめっきパターンを形成するための開口を形成する。図９では、図８の開口に銅めっき３０４を施し、ガラス表裏面の膜厚を均一にする。所定の位置にキャパシタ構造１２を形成する場所を設ける。また、これとは別に貫通孔２を利用して、めっきによる配線パターンをコア基板１に巻きつけるように設け、ソレノイド型のインダクタ構造１３を形成する。
【0023】
図１０では、レジスト１５１を除去して、めっきシード層と下部導電層３の配線パターンを残す。その後、図１１では、不要な部分に形成されためっきシード層３０１、３０２を除去して、絶縁樹脂層９０１ないし９０３を形成する。
【0024】
図１２では、絶縁樹脂９が積層され、その内部にＭＩＭキャパシタが形成される。ＭＩＭキャパシタにはさらに上部導電層１０と接続するためのキャパシタ上電極上ビア６が形成される。また、下部導電層３に形成される配線パターンを上部導電層１０に接続するための層間ビア７、または本発明の実施形態の結束ビア８が形成される。
【0025】
図１３において、絶縁樹脂上に上部導電層１０が形成され、これより任意の層数で積層していくことで、多層配線基板１５が構成できる。
【0026】
次に、各要素の材質・形状、物性、好ましい性能について説明する。
【0027】
コア基板１の材料としては、ガラス、セラミック、有機樹脂、半導体、またこれらの複合材料などが考えられるが、いずれも基板上にインダクタ構造１３とキャパシタ構造１２の共振回路が形成される基板であれば、これを問わない。
【0028】
コア基板１は寸法安定性に優れたものを用いる必要がある。線膨張係数としては、－０．５ｐｐｍ／Ｋ以上、１５．０ｐｐｍ／Ｋ以下であることが望ましい。また、本実施の形態の多層配線基板は、半導体部品の搭載などにも用いることができるため、シリコンチップと同等の線膨張係数４ｐｐｍ／Ｋ程度であることが好ましい。
【0029】
さらにコア基板１は吸湿性が低い材料を用いる必要がある。コア基板１内部が吸湿するとアウトガスの発生により、基板内で層間接続などの信頼性が低下するためである。
【0030】
ガラス基板は安価で表面平坦性や絶縁性に優れ、高周波回路の形成に適している。例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラスなどが挙げられる。
【0031】
本実施形態においては、高周波用途に鑑みて無アルカリガラスを用いた。本実施形態で取り扱うガラスを用いたコア基板１について、基材の生成方法については、いずれの方法によっていてもよく、特定のものには限定されない。また、表面処理などによって、強度付与、帯電防止などの機能が付与されていてもよい。
【0032】
コア基板１の厚さに関しては、貫通孔２形成のプロセスや、製造時のハンドリングなどに鑑みて好ましくは０．０８ｍｍ以上０．８ｍｍ以下である。コア基板１の取り扱いについては、支持基板に貼り合わせた状態で本発明の多層配線基板１５を製造してもよい。支持基板の材質は特定のものに限定されない。
【0033】
続いて図６でのコア基板１の貫通孔２は、レーザ、薬品処理、放電加工、またはこれらを複数組み合わせた工法によって形成する。図７に示すように壁面には例えばスパッタ処理によりめっきシード層３０３が施される。また壁面には平滑を目的とした薬品処理が、貫通孔２を形成した後に行われてもよい。
【0034】
貫通孔２の形成方法としては、レーザ加工、放電加工のほか、感光性レジスト材料を用いる場合には、サンドブラスト加工、ドライエッチング加工、フッ化水素酸などによるケミカルエッチング加工を工程として用いてもよい。レーザ加工と放電加工は簡便でスループットがよいことから望ましい。尚、用いることができるレーザはＣＯ２レーザ、ＵＶレーザ、ピコ秒レーザ、フェムト秒レーザから選択することができる。開口径については、コア基板１の表裏に形成する下部導電層３に形成される配線の幅よりも小さいことが構造上好ましい。より好ましくは穴あけの加工精度とフォトリソグラフィーの精度から、配線の端部から１０μｍ以上小さい径の開口が、下部導電層３の配線との接続部に配置されることが望ましい。
【0035】
図７において、めっきシード層３０１、３０２、３０３はセミアディティブ工法における配線パターン形成時に行う電解めっきの給電層、密着層として作用する。
【0036】
めっきシード層は、ガラスの表裏面３０１、３０２および貫通孔２の内壁３０３にスパッタ法、またはＣＶＤ法により形成される。
例えば、銅、ニッケル、チタン、アルミニウム、クロム、モリブデン、タングステン、タンタル、金、パラジウム、イリジウム、ルテニウム、プラチナ、もしくはこれらを複数組み合わせたものが用いられる。さらにめっきシード層上に無電解銅めっき、無電解ニッケルめっきが施される。
例えば、銅、ニッケル、チタン、アルミニウム、クロム、モリブデン、タングステン、タンタル、金、パラジウム、イリジウム、ルテニウム、プラチナ、もしくはこれらを複数組み合わせたものが用いられる。さらにめっきシード層上に無電解銅めっき、無電解ニッケルめっきが施される。
【0037】
図７に示すめっきシード層３０１、３０２、３０３は、電気特性、製造の容易性、コストの観点から、チタン層に銅層をスパッタにより形成することが好ましい。ガラス基材上の該めっきシード層の密着のため、膜厚は、セミアディティブ法による微細配線形成において１μｍ以下が望ましい。
【0038】
図８では、めっきシード層３０１、３０２、３０３の形成後、フォトレジストパターン１５１が形成される。フォトレジストパターン１５１の形成方法として、一例を挙げると、形成するフォトレジストは、ネガ型ドライフィルムレジスト、ネガ型液状レジスト、ポジ型液状レジストが適用できる。本実施形態では、ネガ型ドライフィルムレジストを適用した。ネガ型ドライフィルムレジストでは、ロールラミネート法、真空ラミネート法が適用できる。液状型であれば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装インクジェット、グラビアコート、スクリーンコートなどが適用できる。これらフォトレジストの形成方法は、上記に限らず適用できる。
【0039】
図９では、一般的なフォトリソグラフィーの手法を用いて、フォトレジスト層に導体層が形成される部分が露出されるようにレジストパターン１５１が形成される。レジスト層１５１の厚さは、導電層の厚みに依存し、好ましくは５μｍ以上２５μｍ以下であることが望ましい。
【0040】
図７の無電解めっき層３０１ないし３０３は、無電解銅めっき、無電解ニッケルめっき等が適用できるが、ガラス材料、あるいはチタン層、銅との密着がよいことから無電解ニッケルめっきが好ましい。無電解ニッケルめっき厚が厚すぎると、微細な配線形成が困難となるばかりでなく、膜応力による密着性の低下や電気抵抗の増加につながる。抵抗損失が低く、コア基材との密着性が得られる材料であれば、これを問わない。
【0041】
尚、貫通孔２の通電処理の方式として、スパッタプロセス以外にも、ガラスとの密着性を高める触媒としてプライマー膜を生成して孔内の濡れ性を高め、その後に壁面に湿式で銅を析出させる方法などもとれるものとする。
【0042】
続いて図９にて本実施形態における貫通孔２の壁面のさらなる厚膜化のための通電処理が行われ、銅めっき層３０４が形成される。このとき銅材料は壁面から孔の中心に向かって膜厚３μｍ以上あることが好ましい。２ＧＨｚ以上の高周波を扱う上で、表皮効果の影響が顕著になり、信号減衰量が顕著となることから、６μｍ以上であることがより好ましい。貫通孔２内の通電処理は導電材料で埋めたフィルド形状、コンフォーマル形状を問わない。通電処理方法として、スパッタ、無電解めっき、電解めっき、充填、表面処理薬液の使用、印刷、塗布、これらを組み合わせた方法が考えられるが、方法は問わないものとする。
【0043】
図９で、コア表裏の下部導電層３はニッケル、クロム、パラジウム、金、チタンなどの金属材料でもよい。該導電層は、電解銅めっきなどによって形成する。尚、電解銅めっきのほか、電解ニッケルめっき、電解クロムめっき、電解パラジウムめっき、電解金めっきなどを用いてもよい。配線パターンを構成する配線材料としては、主として銅が挙げられるが、ニッケル、クロム、パラジウム、金、チタン等、他の金属材料であっても良い。電解銅めっきによって析出される導体層の厚みは、３μｍ以上３０μｍ以下であることが望ましい。
【0044】
図１０において、フォトレジスト１５１は除去され、配線パターン３０４とめっきシード層３０１が残り、レジストパターン１５１の直下にあったガラスの表裏面のめっきシード層３０１、３０２が露出する。レジストの除去方法についてはここで限定しないが、一般的にはアルカリ水溶液を用いて除去する方法がある。
【0045】
図１１にてコア基板１の表裏に形成された露出部分のめっきシード層３０１、３０２を除去し、下部導電層３上の配線パターン形成を行う。めっきシード層の除去には、無電解ニッケル、銅、チタンに対して順次、化学的なエッチングを用いる。めっきシード層除去方法、薬液については、種類を特に限定しない。
【0046】
図１２には、絶縁樹脂層９にキャパシタ構造１２が形成されている状態を示した。本実施形態におけるＭＩＭ（Ｍｅｔａｌ‐Ｉｎｓｕｌａｔｏｒ‐Ｍｅｔａｌ）キャパシタの形成方法については後述で詳しく説明する。
【0047】
キャパシタ構造１２の上に開口が形成されると同時に、絶縁樹脂層９を貫通し、下部導電層３に到達する開口が形成される。開口の形成には、絶縁樹脂が非感光性樹脂の場合、レーザを用いることができる。尚、用いることができるレーザはＣＯ２レーザ、ＵＶレーザ、ピコ秒レーザ、フェムト秒レーザから選択することができる。好ましくはＵＶレーザ、ＣＯ２レーザであることが簡便であり、好ましい。図１２において絶縁樹脂層９が感光性樹脂であれば、フォトリソグラフィーを用いて形成することができる。ビア開口形成後に適宜過マンガン酸溶液によるデスミア処理を行うことで、樹脂表面と樹脂に開けた開口内の粗化とクリーニングを行う。これにより、通電処理で用いられる金属層との密着性を向上することができる。あるいは、プラズマ処理によって樹脂表面と開口内のクリーニングを行ってもよい。
【0048】
図１３では、図１２で絶縁樹脂層９内に形成された開口に対して通電加工が施される。絶縁樹脂層９、開口および上部導電層１０の形成方法は、公知のセミアディティブ工法、サブトラクティブ工法を用いる。これを繰り返すことによって上部導電層１０上に積層を行ってもよい。
【0049】
図１２に示されるＭＩＭキャパシタ構造１２は、めっきシード層３０１、銅めっき層３０４、密着層４０１、誘電体層４０２、密着層５０１、めっきシード層５０２を順次積層することにより、形成される。キャパシタ構造１２を形成する方法を図１４～図２０を用いて説明する。
【0050】
図１４のめっきシード層３０１である薄膜導体の形成方法は、例えば、真空蒸着、スパッタリング、イオンプレーティング、ＭＢＥ法、レーザーアブレーション法、ＣＶＤ法などが用いられ、一般的な方法がとられていてもよい。めっきシード層３０１は、銅めっき層３０４をセミアディティブ法で形成するための給電層として用いる。めっきシード層３０１は、例えば、銅、ニッケル、チタン、アルミニウム、クロム、モリブデン、タングステン、タンタル、金、パラジウム、イリジウム、ルテニウム、プラチナなど、もしくはこれらを複数組み合わせたものを用いてもよい。より好ましくは、銅であることが、後のエッチング除去処理が簡便となるため、望ましい。
【0051】
図１４のめっきシード層３０１の厚さは、１０ｎｍ以上５μｍ以下であることが望ましい。めっきシード層の厚さが１０ｎｍ未満である場合、次に続く電解銅めっき工程において導通不良が引き起こされる懸念がある。また５μｍ以上であると、パターンニングにおいて、除去対象部位をエッチングするのに時間がかかる。より好ましくは１００ｎｍ以上５００ｎｍ以下が望ましい。
【0052】
図１５では、銅めっき層３０４で形成した下電極の上に、チタンなどをスパッタリングして密着層４０１の形成を行う。密着層４０１は、金属と誘電体層の密着を向上させてＭＩＭキャパシタの信頼性を高めるために設けており、十分な密着性が確保できれば形成しなくてもよい。密着層５０１も、同様の役割を果たす目的のため、必要に応じて形成を行う。さらに、図１５のＭＩＭキャパシタの誘電体層４０２として、例えばシリコンナイトライドの薄膜層を形成する。誘電体層４０２は絶縁性、比誘電率の観点から、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムから選択できる。
【0053】
誘電体層４０２の厚さは、１０ｎｍ以上、１μｍ以下が望ましく。１０ｎｍ以下であると絶縁性を保つことが難しく、キャパシタとして機能しないことがある。また、１μｍ以上の厚みとするには、薄膜形成に時間を要する。そのため、誘電体厚は、より好ましくは５０ｎｍ以上、５００ｎｍ以下であることが望ましい。
【0054】
次に、密着層５０１の上にめっきシード層５０２を、中間導電層５０３をセミアディティブ法で形成するための給電層として、形成する。めっきシード層５０２は、例えば、銅、ニッケル、アルミニウム、チタン、クロム、モリブデン、タングステン、タンタル、金、イリジウム、ルテニウム、パラジウム、プラチナなど、もしくはこれらを複数組み合わせたものを用いてもよい。銅であることが、後のエッチング除去処理が簡便となるため、より好ましい。めっきシード層５０２の厚さは、１０ｎｍ以上５μｍ以下であることが望ましい。めっきシード層の厚さが１０ｎｍ未満である場合、次に続く電解銅めっき工程において導通不良が引き起こされる懸念がある。また５μｍ以上であると、パターンニングにおいて、除去部位をエッチングするのに時間がかかる。より好ましくは１００ｎｍ以上５００ｎｍ以下が望ましい。
【0055】
続いて、図１６でレジストパターン１５２を形成する。めっきシード層５０２を介して、電解めっきをレジストの開口部に行う。電解めっきに関しては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解パラジウムめっき、電解金めっき、などが挙げられるが、工程が簡便で安価で、電気特性が良好である材料が好ましい。キャパシタの上電極となる中間導電層５０３は、銅めっき層で構成される。形成方法として、電解銅めっきが、簡便であり安価で、さらに電気伝導性が高く、望ましい。銅のほか、ニッケル、クロム、パラジウム、金、イリジウムなどであってもよい。
【0056】
図１７で、不要になったレジスト１５２を除去し、中間導電層５０３で形成した上電極とめっきシード層５０２を基板上で露出する。レジスト１５２の除去にはアルカリ溶液を用いた化学的な方法や、ドライエッチングなどを用いることができるが、該除去方法は限定しないものとする。
【0057】
次に、図１８で、フォトレジスト１５３を用いて、パターンニングされためっきシード層５０２、銅めっき層５０３の周囲をカバーリングする。続いて、図１９に示すように、フォトレジスト１５３を用いてカバーリングされた部分を残して、それ以外のコア基板１の表層に積層した密着層５０１、誘電体層４０２、密着層４０１の不要部分を除去する。除去方法は、化学的な方法のほか、ドライエッチング法などを用いて行うものとしてこれを限定しない。
【0058】
図１９の状態で、誘電体層４０２が薄いため、下電極密着層４０１と上電極密着層５０１の端部との間でショートなどが生じやすい。そのため、必要に応じて密着層５０１の端部の部分除去を行い、密着層４０１とのショートを防ぐ方法をとってもよいものとする。
【0059】
以上の工程から図２０に示すキャパシタ構造１２が得られる。本実施形態で形成するキャパシタ構造１２の下電極、誘電体および上電極などは、レジストパターンを用い、めっきやエッチングなどによって形状を形成する。ただし、電極形状や誘電体の形状は所望の容量値を得るために算出された導体の電極面積、誘電体体積が得られるのであれば、形状は問わないものとする。本実施の形態では、電極形状を円形状としたが、多角形や自由な電極形状であってよい。
【0060】
図２１の多層配線基板１５を形成するにあたり、導電層と絶縁樹脂層９を交互に積層する。該絶縁樹脂の材料は、エポキシ樹脂、ポリイミド、マレイミド、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー、及び、これらの複合材料、あるいは感光性ポリイミド樹脂、感光性ポリベンゾオキサゾール、感光性アクリル‐エポキシ樹脂を用いてもよい。絶縁樹脂層９の形成方法は限定されるものではない。シート状の材料であれば、真空ラミネート法、真空プレス、ロールラミネート法などを用いることができる。
【0061】
絶縁樹脂層９が液状材料であれば、スリットコート、カーテンコート、ダイコート、スプレーコート静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートなどより選定できる。また、最外層ではソルダーレジストを用いてもよい。
【0062】
図２２の絶縁樹脂層９に形成される層間ビア７の形成において、非感光性樹脂であれば、レーザ加工を用いてビアホールを開口することができる。キャパシタの上電極上ビア６や結束ビア８の開口形成も同じプロセスを利用できる。レーザは、ＣＯ２レーザ、ＵＶレーザ、ピコ秒レーザ、フェムト秒レーザなどが挙げられる。絶縁樹脂が感光性の材料であれば、フォトリソグラフィー法を用いてビアホールを形成できる。均一に絶縁樹脂に開口を設け、下層の導体層と上層の導体層を電気的に接続できるビアホールを形成できる方法であれば、これを限定するものではない。
【0063】
開口の形成後に、適宜，過マンガン酸溶液によってデスミア処理を行うことで、樹脂表面を粗化し、ビアホール内をクリーニングする。これにより、銅めっき層と絶縁樹脂層との界面の密着性を向上させることができる。密着性、孔内の洗浄のため、プラズマ処理が用いられてもよい。
【0064】
層間ビア７、結束ビア８は、下部導電層３に形成された配線と上部導電層１０とを電気的に接続する層間接続部である。結束ビア８は、下部導電層３上の、ＬＣ共振回路を形成するインダクタの一端とＬＣ共振回路を形成するキャパシタ下電極を有する配線パターンに接続される。
【0065】
絶縁樹脂層９、ビアホール、めっき層の形成を、公知の技術を用いて繰り返し行い、多層配線基板１５を形成してよい。
【0066】
コア基板１に下部導電層３を積層し、配線パターンを形成する工程において、本発明の実施形態のＬＣ共振回路を構成するインダクタ構造１３が形成される。該インダクタは、コア基板１内の貫通孔２とコア基板１の表裏に形成した下部導電層３からなる配線パターンでコア基板１の上下層を交互に直列接続したものとする。配線パターンを平面状のスパイラルインダクタに形成したものでもよい。層間ビア７を用いて、絶縁樹脂層内に３次元的にソレノイド型またはスパイラル型を形成したものであってもよい。インダクタンス値を有する構造であればこれを問わない。該インダクタと該キャパシタがＬＣ共振回路を構成するとき、インダクタの接続配線の一端が、下部導電層３上の配線パターンに位置し、該下部導電層３上の該配線パターンによって、キャパシタに電気的に接続されるものとする。
【0067】
インダクタンス構造１３の有するインダクタンス値に関しては、巻き回数と断面、インダクタンス長さに依存するが、ソレノイド型コイルでは、巻き芯に磁性を有する材料を用いることで値をコントロールすることができる。
【0068】
キャパシタ構造１２において、所望のキャパシタンス値を得るために２つのキャパシタ構造１２を直列または並列に接続してもよく、該接続を行うには下部導電層３に形成される配線パターンもしくは上部導電層１０に形成される配線パターンを用いて行うものとする。該インダクタと該キャパシタがＬＣ共振回路を構成するとき、下部導電層３上に形成された該キャパシタの下電極が下部導電層３上に形成された該インダクタの一端と下部導電層３上に形成された配線パターンで電気的に接続されているものとする。
【0069】
レーザなどにより、本発明の実施形態の層間ビア７と結束ビア８は、絶縁樹脂９に対して上層側からビアホール開口が形成され、めっき充填によって通電処理がなされる。
【0070】
共振状態の高周波電流をＬＣ共振回路に最も近い経路にとどめるようにするため、本実施形態では、インダクタの一端とキャパシタの一端を直径とした円の外側の弧上に結束ビア８を配置することにした。本実施形態では、直径４００μｍの円上に配置した。上電極上ビア６の開口径については、本実施形態では３５μｍとした。開口径は、ビアが接続する下電極ないし上電極よりも小径とし、１５μｍ以上５０μｍ以下が好ましい。
【0071】
本実施形態において、結束ビア８を介して並列共振回路に接続された上部導電層１０の配線パターンは、入出力端子に直接接続される。複数の共振回路を用いてフィルタを構成する図２３の場合も、共振回路を配線パターンで接続する結束部分を増やして対応することができる。主線路上の共振回路を用いてフィルタを構成する図２４の場合も、共振回路を配線パターンで接続する結束部分を用いて対応することができる。並列共振回路および直列共振回路を高周波的にＧＮＤに接続する場合があるが、結束ビア８を使って接続する方法をとってよい。
【0072】
以上のように本発明の実施形態は、ＬＣ共振回路の素子端部を接続する部位において、ＬＣ共振回路と主線路とを結束ビア８を介して分離させることで、電位の一致する点を作り高周波電流の経路を分離する。また、回路内にＬＣ共振回路を複数配置する構成においても、結束ビア８で個々の電流経路を分離する。
【0073】
これにより、周波数選択特性を向上する効果を得られ、周波数選択性の高いフィルタ部品が多層配線基板内に形成できる。
【0074】
結束ビア８は、上電極上ビア６および層間ビア７を形成する工程において、同時に形成することができる。結束ビア８を入出力端子６０１ないし６０４に接続する配線も、上部導電層１０に配線を形成する工程において、同時に形成することができる。このため、新たな工程を追加する必要がない。
【実施例】
【0075】
（実施例１）
図２５‐ａと図２５‐ｂは、最も単純なＬＣ並列共振回路を多層配線基板で構成したときの上面図である。キャパシタ構造１２とインダクタ構造１３は同じものであり、素子の寸法も同じものである。該回路は共振周波数が約５ＧＨｚとなるような設計が行われている。Ｌ、Ｃの直列共振、並列共振周波数は、
Ｆ＝１／（２π√（ＬＣ））
で求めることができ、約５ＧＨｚの共振周波数を得るために、約１ｐＦのキャパシタ構造と約１ｎＨのインダクタンスが３次元的に配置される。
図２５‐ａと図２５‐ｂは、最も単純なＬＣ並列共振回路を多層配線基板で構成したときの上面図である。キャパシタ構造１２とインダクタ構造１３は同じものであり、素子の寸法も同じものである。該回路は共振周波数が約５ＧＨｚとなるような設計が行われている。Ｌ、Ｃの直列共振、並列共振周波数は、
Ｆ＝１／（２π√（ＬＣ））
で求めることができ、約５ＧＨｚの共振周波数を得るために、約１ｐＦのキャパシタ構造と約１ｎＨのインダクタンスが３次元的に配置される。
【0076】
図２５‐ａは、本発明の結束ビア８を有する回路である。下部電極層の配線を、結束ビア８を介して、上部導電層１０から入出力端子に引き出した構成となる。一方、図２５‐ｂは下部配線層の配線をそのまま入出力端子に引き出した回路となる。配線は、いずれも層間を絶縁樹脂９で覆われているものとする。
【0077】
図２５‐ａ、図２５‐ｂは、それぞれ図２、図４の断面を有しているものとする。コア基板１として旭硝子株式会社製ＥＮ‐Ａ１（３００μｍ厚）を用いた。３００μｍ厚のガラスを準備し、レーザを用いて貫通孔２を形成する。このとき、貫通孔２は、径を８０μｍとする円筒型で設計した。
【0078】
下部導電層３を形成するためのめっきシード層３０１として、チタン、銅をスパッタ成膜で形成し、その後無電解ニッケルめっきを行った。チタン／銅／ニッケルの膜厚は５０ｎｍ／３００ｎｍ／８０ｎｍとした。
【0079】
続いて感光性ドライフィルムレジストをロールラミネートによって貼付したのちフォトリソグラフィーによってレジストパターンを形成する。銅めっきによって７μｍの下部導電層３のパターンニングを実施し、アルカリ溶液中でレジストパターンの剥離を行う。さらにめっきシード層であるニッケルを硝酸‐過酸化水素混合エッチング液によって、銅を硫酸‐過酸化水素混合エッチング液、チタン層を水酸化カリウム‐過酸化水素エッチング液を用いて除去し、所望のインダクタンス構造を形成する。インダクタンス構造１３に用いられる配線幅は１１０μｍとし、貫通孔２のピッチをインダクタの径方向に３８５μｍ、長さ方向に１４５μｍピッチとして１．５巻きのインダクタンスを形成する。下部導電層に形成する配線の幅は、電極寸法に合わせて１１０μｍ以上としてもよいこととする。
【0080】
さらに下部導電層の上層に誘電体としてシリコンナイトライドを２００ｎｍの厚さで形成しキャパシタ構造１２を形成する。本実施例では、下電極上に密着層としてのチタンは設けない。キャパシタの上電極の径は、１１１μｍの円形形状で２つのキャパシタを上部導電層１０に形成した配線幅１１０μｍの配線パターンと上電極上ビア６を介して直列接続を行った。尚、中間導電層５の密着層５０１として５０ｎｍのチタンをスパッタリングで形成した後、電解銅めっきで２μｍの中間導電層５を形成し、これをＭＩＭキャパシタの上電極とした。
【0081】
絶縁樹脂層９にはビルドアップ樹脂のＧＸ‐Ｔ３１（味の素ファインテクノ製）を用いた。層間ビアホール径は３５μｍとした。デスミア処理、無電解銅めっき後に、厚さ２５μｍのドライフィルムレジストを基板表裏に形成する。
【0082】
キャパシタ構造１２を形成したのち、絶縁樹脂層９を形成し、その後にＵＶレーザ加工機でビアホール開口を形成した後、銅めっき処理で結束ビア８、層間ビア７、上電極上ビア６を通電させる。
【0083】
フォトリソグラフィーによりレジストパターンを形成した後、めっきシード層上に電解銅めっきで厚さ７μｍの導体層を形成する。配線幅は１１０μｍとし、一部、電極のサイズに合わせて大きくした。以上の工程を繰り返すことで、多層配線基板１５の構造を得ることができる。
【0084】
（ＬＣ並列共振回路）
シミュレーションによって、上記の構造を用いて３次元電磁界解析を行った結果を示す。電磁界解析ソフトは、ＡＮＳＹＳ社ＨＦＳＳを用いた。評価方法として、それぞれ、図２５において、入出力端子６０１から６０２の通過特性を「φ３５μｍ径結束ビア」、入出力端子６０３から６０４の通過特性を「結束なし」として図２６のグラフに共振周波数での通過特性を示した。結果、結束ビア８ありとなしのモデルでは、共振周波数の周波数のずれは１０ＭＨｚ以下であり、結束ビア８ありのほうが、共振周波数での高いインピーダンスが得られ、そうでない構成よりも共振周波数のずれなく高い減衰量を得られる。
シミュレーションによって、上記の構造を用いて３次元電磁界解析を行った結果を示す。電磁界解析ソフトは、ＡＮＳＹＳ社ＨＦＳＳを用いた。評価方法として、それぞれ、図２５において、入出力端子６０１から６０２の通過特性を「φ３５μｍ径結束ビア」、入出力端子６０３から６０４の通過特性を「結束なし」として図２６のグラフに共振周波数での通過特性を示した。結果、結束ビア８ありとなしのモデルでは、共振周波数の周波数のずれは１０ＭＨｚ以下であり、結束ビア８ありのほうが、共振周波数での高いインピーダンスが得られ、そうでない構成よりも共振周波数のずれなく高い減衰量を得られる。
【0085】
以上、本発明の実施の形態について説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【0086】
１…コア基板、２…貫通孔、３…下部導電層、４…誘電体層、５…中間導電層、６…キャパシタ上電極上ビア、７…層間ビア、８…結束ビア、９…絶縁樹脂層、１０…上部導電層、１０１…上部導電層ＧＮＤ、１２…キャパシタ構造、１２１…キャパシタ単体、１３…インダクタ構造、１４…共振回路接続部、１５…多層配線基板、１５１…レジスト、１５２…レジスト、１５３…レジスト、３０１…表面めっきシード層（下部導電層３）、３０２…裏面めっきシード層（下部導電層３）、３０３…貫通孔内めっきシード層、３０４…銅めっき層（下部導電層３）、４０１…下電極密着層（チタンなど）、４０２…誘電体層（アルミナやシリコンナイトライドなど）、５０１…上電極密着層、５０２…めっきシード層、５０３…中間導電層の厚膜層、６０１…入出力端子、６０２…入出力端子、６０３…入出力端子、６０４…入出力端子、９０１…絶縁樹脂層、９０２…絶縁樹脂層、９０３…絶縁樹脂層。
【図1-a】
【図1-b】
【図2】
【図3-a】
【図3-b】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23-a】
【図23-b】
【図24-a】
【図24-b】
【図25-a】
【図25-b】
【図26】