ホーム > 特許ランキング > 日立Ａｓｔｅｍｏ株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-12-24
(45)【発行日】2025-01-08
(54)【発明の名称】負荷駆動装置
(51)【国際特許分類】
H03K 17/082 20060101AFI20241225BHJP
H03K 17/08 20060101ALI20241225BHJP
H03K 17/695 20060101ALI20241225BHJP
【ＦＩ】
H03K17/082
H03K17/08 C
H03K17/695
【請求項の数】
4
(21)【出願番号】P 2020212081
(22)【出願日】2020-12-22
(65)【公開番号】P2022098602
(43)【公開日】2022-07-04
【審査請求日】2023-04-17
(73)【特許権者】
【識別番号】509186579
【氏名又は名称】日立Ａｓｔｅｍｏ株式会社
(74)【代理人】
【識別番号】110002572
【氏名又は名称】弁理士法人平木国際特許事務所
(72)【発明者】
【氏名】小森山 恵士
(72)【発明者】
【氏名】小林 洋一郎
【審査官】工藤 一光
(56)【参考文献】
【文献】特開２０１７－２８４１７（ＪＰ，Ａ）
【文献】特開２０１４－２０４３５４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｋ１７／００－１７／７０
(57)【特許請求の範囲】
【請求項1】
制御信号によってハイサイド形態とロウサイド形態のいずれかの出力形態が選択可能で、誘導性負荷を駆動する負荷駆動装置であって、前記誘導性負荷を駆動するドライバ部であって、前記誘導性負荷に電流を駆動する出力端子の対を有し、前記出力端子の断線を検出する、ドライバ部と、
前記ドライバ部の前記出力端子の一方と電源端子とを結ぶ第１のスイッチと、
前記第１のスイッチと前記電源端子との間に設けられた第２のスイッチと、
前記出力端子の他方とグランド端子とを結ぶ第３のスイッチと、
前記ドライバ部と接続された選択回路であって、前記出力形態の設定信号と、前記ドライバ部による前記出力端子の断線の検出の結果に応じて前記第１から前記第３のスイッチのうちから導通制御するスイッチを選択する選択回路と、を備え、
前記ドライバ部が前記出力端子の断線を検出した場合に、前記選択回路が導通するスイッチを選択することにより、前記出力端子の一方から前記第１および前記第２のスイッチを介して前記電源端子までの第１の電流経路または前記出力端子の他方から前記第３のスイッチを介して前記グランド端子までの第２の電流経路が構成される、負荷駆動装置。
【請求項2】
請求項１において、前記第１から前記第３のスイッチのそれぞれは、静電気放電経路に用いるＭＯＳと、当該ＭＯＳをＯＮするための回路と、を備え、
前記選択回路は、前記第１から前記第３のスイッチに含まれる複数の前記ＭＯＳのうちから導通制御するＭＯＳを選択する、負荷駆動装置。
【請求項3】
請求項１において、それぞれ前記出力端子に接続される前記誘導性負荷を駆動する、複数の前記ドライバ部を備え、
複数の前記ドライバ部の少なくとも１つが自身の前記出力端子の断線を検出した場合、前記選択回路は、残りの正常なドライバ部のうちから同じ出力形態が選択されたドライバ部を選び出し、当該選び出したドライバ部の前記出力端子に対して前記電源端子から前記誘導性負荷を介して、複数の前記ドライバ部から前記電源端子を結ぶ共通結線部までの電流経路が選択され、前記誘導性負荷に対する電流駆動動作を継続するようにする、負荷駆動装置。
【請求項4】
請求項３において、前記断線の発生を監視する制御部を備え、
前記制御部は、前記断線を検知した場合に、前記選択回路によって選択された電流経路を用いて前記誘導性負荷に対する電流駆動動作を継続するか、あるいは停止して前記選択された電流経路を解除するか決定する、電子制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、負荷駆動装置に関する。
【背景技術】
【0002】
例えば、自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの車両用電子制御装置には、リレーコイルなどの誘導性負荷を半導体素子により駆動する負荷駆動装置が搭載されている。このような負荷駆動装置について、例えば、特許文献１には、電気負荷に駆動電流を流すための電流供給経路に直列に接続される２つの出力端子と、電気負荷への通電及び非通電を指示する制御信号を外部から入力し、出力形態設定用データに応じて、当該ＩＣの電気負荷に対する駆動電流の出力形態をハイサイド出力形態とロウサイド出力形態との何れか一方に設定することが記載されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００１－３０８６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の半導体装置において、例えばハイサイド出力形態の場合に、駆動電流が流れている最中に電源側の端子が断線故障（例えば、経年劣化により）すると、電流供給経路が遮断されるが、このとき負荷側の端子には駆動中のエネルギーが蓄えられた誘導性負荷が接続されている為に、端子電圧が際限なく引き下げられ、ＩＣが破壊に至る恐れがある。また、ロウサイド出力形態の場合には、やはり駆動電流が流れている最中に接地側の端子が断線故障すると、同じ理由から端子電圧が際限なく引き上げられ、ＩＣが破壊に至る恐れがある。
【0005】
このような破壊の対策として、例えば遮断時の電流経路の確保や、電圧制限による保護のために、使用する出力形態に応じて、ＩＣの外に整流子やツェナーダイオード等の部品を実装する必要がある。
しかし、これらの対策は、外付け部品や、その部品を実装するために基板面積が必要になることから、小型化やコスト低減が困難である。
また、別の対策方法として、上述した外付け部品をＩＣのチップ上に実装し、駆動形態によって接続を切り替えることも考えられる。
しかし、これらの対策は、外付け部品や、その部品を実装するために基板面積が必要になることから、小型化やコスト低減が困難である。
また、別の対策方法として、上述した外付け部品をＩＣのチップ上に実装し、駆動形態によって接続を切り替えることも考えられる。
【0006】
しかし、駆動電流によって保護素子自体が破壊しないためには、実装する素子面積は比較的大きなものが必要となる。このため、特に複数の負荷駆動装置を１チップに搭載するＩＣにおいて、保護回路が負荷駆動装置の個数分必要であることから製造コストが増加するという課題がある。
【0007】
本開示は、このような状況に鑑み、駆動電流が流れている最中に端子が断線故障した場合にも破壊を回避することができ、かつ保護回路による面積の増加が小さい半導体装置について提案する。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本開示は、制御信号によってハイサイド形態とロウサイド形態のいずれかの出力形態が選択可能で、誘導性負荷を駆動する負荷駆動装置であって、誘導性負荷に電流を駆動する出力端子の対と、出力端子と電源端子または共通結線部とを結ぶ複数のスイッチと、出力端子の断線を検出する検出器と、出力形態の設定信号と検出器の結果に応じて複数のスイッチのうちから導通制御するスイッチを選択する選択回路と、を備え、検出器が出力端子の断線を検出した場合に、選択回路が導通するスイッチを選択することにより、電流経路が構成される、負荷駆動装置を提案する。
【0009】
本開示に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、本開示の態様は、要素及び多様な要素の組み合わせ及び以降の詳細な記述と添付される特許請求の範囲の様態により達成され実現される。
本明細書の記述は典型的な例示に過ぎず、本開示の特許請求の範囲又は適用例を如何なる意味においても限定するものではない。
本明細書の記述は典型的な例示に過ぎず、本開示の特許請求の範囲又は適用例を如何なる意味においても限定するものではない。
【発明の効果】
【0010】
本開示の技術によれば、駆動電流が流れている最中に端子が断線故障した場合にも破壊を回避することができ、かつ保護回路による面積の増加が小さい半導体装置を提供することができる。
【図面の簡単な説明】
【0011】
【図1】第１の実施形態による、複数のチャンネルのドライバ部を有する負荷駆動装置１の回路構成例を示す図である。
【図2】ドライバ部１０１および１０２の内部回路構成例を示す図である。
【図3】ゲート制御可能な第１の静電気放電素子２０１～２０４の内部回路構成例を示す図である。
【図4】負荷駆動装置１を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置の構成例を示す図である。
【図6】第２の実施形態による負荷駆動装置４の回路構成例を示す図である。
【図7】ゲート制御可能な第４の静電気放電素子の回路図の例である。
【図8】論理回路４１０の回路構成例を示す図である。
【図9】論理回路４１２の回路構成例を示す図である。
【図10】負荷駆動装置４を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目、および３つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置６の構成例を示す図である。
【発明を実施するための形態】
【0012】
本開示の各実施形態は、リレーコイルなどの誘導性負荷を半導体素子により駆動する負荷駆動装置に関し、従来から当該負荷駆動装置が備える部品（例えば、静電気放電素子やパワークランプ回路など）に電流が流れる経路を切り替える機能を付加することにより、駆動電流が流れている最中に端子が断線故障した場合にも破壊を回避することができ、なおかつ保護回路による面積の増加が小さい半導体装置を実現する。
【0013】
以下、添付図面を参照して本開示の実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本開示の原理に則った具体的な実施形態と実装例を示しているが、これらは本開示の理解のためのものであり、決して本開示の技術を限定的に解釈するために用いられるものではない。
【0014】
本実施形態では、当業者が本開示を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本開示の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。
【0015】
（１）第１の実施形態
＜負荷駆動装置の回路構成＞
図１は、第１の実施形態による、複数のチャンネル（一例として、図１では２チャンネル構成。チャンネル数は任意）のドライバ部を有する負荷駆動装置１の回路構成例を示す図である。
＜負荷駆動装置の回路構成＞
図１は、第１の実施形態による、複数のチャンネル（一例として、図１では２チャンネル構成。チャンネル数は任意）のドライバ部を有する負荷駆動装置１の回路構成例を示す図である。
【0016】
図１に示すように、負荷駆動装置１は、複数のドライバ部１０１～１０２と、ゲート制御可能な第１の静電気放電素子２０１～２０４および２２０と、第２の静電気放電素子３０１～３０４と、第３の静電気放電素子５０１～５０２と、ＡＮＤ論理４０１～４０３と、片側反転入力のＡＮＤ論理４０２～４０４と、ＯＲ論理４０５と、を備える。
【0017】
ドライバ部１０１は、負荷を駆動する１つ目のチャンネルであり、負荷と直列に接続されるＤ１とＳ１の２端子を有する。Ｄ１端子は、第１の静電気放電素子２０１を介して共通結線部ＶＳＳと接続され、また第２の静電気放電素子３０１を介して共通結線部Ｂ＋＋と接続される。他方、Ｓ１端子は、第１の静電気放電素子２０２を介して共通結線部Ｂ＋と接続され、また第２の静電気放電素子３０２を介して共通結線部Ｓ－と接続される。
【0018】
ＩＮ１信号は、ドライバ部１０１をＯＮ・ＯＦＦ制御するための制御信号であり、外部（例えば、ユーザの指示やプログラムからの命令によって）から入力される。また、ＣＦ１はドライバ部１０１の出力形態を示す１ビットの設定値である。本構成例において、ＣＦ１は、ハイサイドスイッチとして用いる場合には「１」、ロウサイドスイッチとして用いる場合には「０」とされる。また、ＥＲ１は、後述するエラー信号であり、ドライバ部１０１から出力される。エラー信号は１ビットの信号であり、本構成例において、エラー発生時に「１」、エラーが発生していない場合に「０」とされる。
【0019】
ＡＮＤ論理４０１は、上述のＣＦ１とＥＲ１を入力とし、これらのＡＮＤ論理が真である場合に第１の静電気放電素子２０１が導通するように制御する。すなわち、ハイサイド形態において、エラーが発生した場合に第１の静電気放電素子２０１が導通される。
【0020】
一方、ＡＮＤ論理４０２は、ＣＦ１を論理反転した入力とし、もう一方の入力をＥＲ１とし、ＡＮＤ論理が真である場合に第１の静電気放電素子２０２が導通するように制御する。すなわち、ロウサイド形態において、エラーが発生した場合に第１の静電気放電素子２０２が導通される。
【0021】
ドライバ部１０２は、負荷を駆動する２つ目のチャンネルである。なお、構成要素のドライバ部１０２、第１の静電気放電素子２０３および２０４、第２の静電気放電素子３０３および３０４、ＡＮＤ論理４０３および４０４は、それぞれ前述したドライバ部１０１、第１の静電気放電素子２０１および２０２、第２の静電気放電素子３０１および３０２、ＡＮＤ論理４０１および４０２に対応するため、説明を省略する。
【0022】
ＶＢ端子は電源端子であり、第１の静電気放電素子２２０を介して共通結線部Ｂ＋に接続される。そして、第１の静電気放電素子２２０は、ＯＲ論理４０５により、ＡＮＤ論理４０２出力またはＡＮＤ論理４０４出力のいずれか一方が１の場合に、導通制御される。
【0023】
第３の静電気放電素子５０１および５０２は、過電圧から負荷駆動装置１を保護するために用いられる素子であり、それぞれＢ＋＋とＶＳＳ端子間、およびＳ－とＶＳＳ端子間に接続される。
【0024】
なお、図１に示される第１の静電気放電素子２０１～２０４は、通常の負荷駆動装置において静電気を放電するために設けられている素子（静電気放電素子）の内部構成を変更して（図３参照）、エラー検出時に生成される制御信号ＣＮＴに応答して導通制御できるように構成された素子である。これにより、負荷が接続される端子（Ｓ１、Ｄ１、Ｓ２、Ｄ２）の電圧を所定範囲内に抑える（Ｓ端子が断線したときにはＳ端子電圧の上限をＶＢの値に抑え、Ｄ端子が断線したときにはＤ端子電圧の下限をＶＳＳ（ＧＮＤ）の値に抑える）ようにしている。これにより、駆動電流が流れている最中に端子に断線故障が発生しても負荷駆動装置１の破壊を回避することが可能となる。
【0025】
【0026】
図２に示されるように、ドライバ部１０１および１０２は、負荷電流を駆動するためのＭＯＳスイッチ１５０と、ＩＮ信号（例えば、駆動開始を指示する信号）に応じてＭＯＳスイッチ１５０を駆動するプリドライバ回路１５１と、コンパレータ回路１５３～１５４と、セレクタ回路１５５と、を有する。
【0027】
本実施形態において、ドライバＭＯＳ（ＭＯＳスイッチ１５０）はＮ型ＭＯＳであり、負荷と接続するための出力端子として、ＭＯＳのドレーン側にＤ端子が設けられ、ソース側にＳ端子が設けられる。また、コンパレータ回路１５３および１５４は、端子電圧（端子ＤおよびＳの電圧）を監視する電圧比較器である。コンパレータ回路１５３は、Ｄ端子と任意の閾値ＶＴＨ１とを比較し、Ｄ端子電圧がＶＴＨ１より低い場合に検出信号を出力する。一方、コンパレータ１５４は、Ｓ端子と任意の閾値ＶＴＨ２とを比較し、Ｓ端子電圧がＶＴＨ２より高い場合に検出信号を出力する。そして、これらの検出結果は、セレクタ回路１５５によって、出力形態の設定値ＣＦに応じていずれか一方がエラー信号ＥＲとして選択される。
【0028】
＜第１の静電気放電素子の内部構成例＞
図３を用いて、第１の静電気放電素子２０１～２０４の内部構成例について説明する。図３は、ゲート制御可能な第１の静電気放電素子２０１～２０４の内部回路構成例を示す図である。
図３を用いて、第１の静電気放電素子２０１～２０４の内部構成例について説明する。図３は、ゲート制御可能な第１の静電気放電素子２０１～２０４の内部回路構成例を示す図である。
【0029】
図３に示されるように、第１の静電気放電素子２０１～２０４は、ＭＯＳトランジスタ２５０と、抵抗２５１と、スイッチ２５２と、電流源２５３と、を有する。ＭＯＳトランジスタ２５０は、ゲートとソース間を抵抗２５１で短絡されており、ドレーンとソース間が放電経路となっている。電流源２５３は、スイッチ２５２を介してＭＯＳトランジスタ２５０のゲートと接続されている。そして、エラー検出によって生成された制御信号ＣＮＴに応じてスイッチ２５２が導通した際、電流源２５３から電流が抵抗２５１に流し込まれる。ここで、スイッチ２５２が導通した際のＭＯＳトランジスタ２５０のゲートとソース間の電圧は、電流源２５３の出力電流と抵抗２５１の抵抗値で決まるが、この電圧値はＭＯＳトランジスタ２５０を十分にＯＮさせるだけの値に調整される。なお、ここでは、ＭＯＳトランジスタ２５０をＯＮさせるために電流源２５３を用いているが、ＭＯＳトランジスタ２５０をＯＮ可能であれば電流源２５３でなく別の手段であってもよい。
【0030】
＜負荷駆動装置１の断線時の保護動作＞
ここでは、図４および図５を用いて負荷駆動装置１の断線時の保護動作について説明する。図４は、負荷駆動装置１を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置の構成例を示す図である。図５は、図４の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置１の動作を説明するタイミングチャート（例）を示す図である。図５において、左図は、ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の動作を示す図である。右図は、ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の動作を示す図である。
ここでは、図４および図５を用いて負荷駆動装置１の断線時の保護動作について説明する。図４は、負荷駆動装置１を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置の構成例を示す図である。図５は、図４の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置１の動作を説明するタイミングチャート（例）を示す図である。図５において、左図は、ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の動作を示す図である。右図は、ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の動作を示す図である。
【0031】
（i）本実施形態の負荷駆動装置１を備える電子制御装置３の構成例
図４に示されるように、電子制御装置３は、例えば、負荷駆動装置１と、制御部２と、を有し、負荷として誘導性負荷９０１および９０２が接続されている。制御部２は、外部からの入力ＩＮＰＵＴに応じて、ＩＮ１、ＣＦ１、ＩＮ２、およびＣＦ２を指定する。なお、ＩＮ１とＩＮ２の入力タイミングは同一でなくてもよい。従って、負荷に駆動電流を流すタイミングは個別に制御される。
図４に示されるように、電子制御装置３は、例えば、負荷駆動装置１と、制御部２と、を有し、負荷として誘導性負荷９０１および９０２が接続されている。制御部２は、外部からの入力ＩＮＰＵＴに応じて、ＩＮ１、ＣＦ１、ＩＮ２、およびＣＦ２を指定する。なお、ＩＮ１とＩＮ２の入力タイミングは同一でなくてもよい。従って、負荷に駆動電流を流すタイミングは個別に制御される。
【0032】
（ii）ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の動作
まずここでは、図５左図において、ＩＮ１信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、負荷駆動装置１のドライバ回路（ドライバ部１０１および１０２）が導通し、誘導性負荷９０１の電流が駆動された後、時刻ｔ１においてＳ１端子が断線された状況を想定する。断線後、誘導性負荷９０１に蓄えられていた電磁気的なエネルギーにより電流が流れ続けるが、Ｓ１端子からの電流経路が無いため、Ｓ１端子電圧は上昇する。そして、時刻ｔ２においてＳ１端子の電圧値が閾値ＶＴＨ２を超えたことにより、エラー信号ＥＲ１が出力され、同時にＡＮＤ論理４０２およびＯＲ論理４０５のから信号「１」がそれぞれ出力される。これにより、第１の静電気放電素子２０２および２２０が導通制御され（ＭＯＳトランジスタ２５０が導通制御される）、Ｓ１端子はＶＢ端子に接続される。このため、電流はＶＢ端子に対して流れ、時刻ｔ２以降、Ｓ１端子電圧がほぼＶＢ端子電圧に制限された状態となり、誘導性負荷９０１は電磁的エネルギーを開放する。その後、時刻ｔ３にて電流が流れなくなる（制御部２がエラー信号に応答して電源供給を停止し、誘導性負荷９０１からのエネルギー開放が終わると電流が流れなくなる）と動作を終了する。
まずここでは、図５左図において、ＩＮ１信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、負荷駆動装置１のドライバ回路（ドライバ部１０１および１０２）が導通し、誘導性負荷９０１の電流が駆動された後、時刻ｔ１においてＳ１端子が断線された状況を想定する。断線後、誘導性負荷９０１に蓄えられていた電磁気的なエネルギーにより電流が流れ続けるが、Ｓ１端子からの電流経路が無いため、Ｓ１端子電圧は上昇する。そして、時刻ｔ２においてＳ１端子の電圧値が閾値ＶＴＨ２を超えたことにより、エラー信号ＥＲ１が出力され、同時にＡＮＤ論理４０２およびＯＲ論理４０５のから信号「１」がそれぞれ出力される。これにより、第１の静電気放電素子２０２および２２０が導通制御され（ＭＯＳトランジスタ２５０が導通制御される）、Ｓ１端子はＶＢ端子に接続される。このため、電流はＶＢ端子に対して流れ、時刻ｔ２以降、Ｓ１端子電圧がほぼＶＢ端子電圧に制限された状態となり、誘導性負荷９０１は電磁的エネルギーを開放する。その後、時刻ｔ３にて電流が流れなくなる（制御部２がエラー信号に応答して電源供給を停止し、誘導性負荷９０１からのエネルギー開放が終わると電流が流れなくなる）と動作を終了する。
【0033】
（iii）ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の動作
次に、図５右図において、ＩＮ２信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、負荷駆動装置１のドライバ回路（ドライバ部１０１および１０２）が導通し、誘導性負荷９０２の電流が駆動された後、時刻ｔ１０においてＤ２端子が断線された状況を想定している。断線後、誘導性負荷９０２に蓄えられていた電磁気的なエネルギーにより電流が流れ続けるが、Ｄ２端子からの電流経路が無いため、Ｄ２端子電圧は下降する。時刻ｔ１１において、Ｄ２端子の電圧値が閾値ＶＴＨ１を下回ったことにより、エラー信号ＥＲ２が出力され、同時にＡＮＤ論理４０３から信号「１」が出力される。これにより、第１の静電気放電素子２０３が導通制御され、Ｄ２端子はＧＮＤに接続されるＶＳＳ端子に接続される。このため、電流はＶＳＳ端子に対して流れ、時刻ｔ１０以降、Ｄ２端子電圧がほぼＧＮＤ電圧に制限された状態となり、誘導性負荷９０２は電磁的エネルギーを開放する。その後、時刻ｔ１２にて電流が流れなくなる（制御部２がエラー信号に応答して電源供給を停止し、誘導性負荷９０２からのエネルギー開放が終わると電流が流れなくなる）と動作を終了する。
次に、図５右図において、ＩＮ２信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、負荷駆動装置１のドライバ回路（ドライバ部１０１および１０２）が導通し、誘導性負荷９０２の電流が駆動された後、時刻ｔ１０においてＤ２端子が断線された状況を想定している。断線後、誘導性負荷９０２に蓄えられていた電磁気的なエネルギーにより電流が流れ続けるが、Ｄ２端子からの電流経路が無いため、Ｄ２端子電圧は下降する。時刻ｔ１１において、Ｄ２端子の電圧値が閾値ＶＴＨ１を下回ったことにより、エラー信号ＥＲ２が出力され、同時にＡＮＤ論理４０３から信号「１」が出力される。これにより、第１の静電気放電素子２０３が導通制御され、Ｄ２端子はＧＮＤに接続されるＶＳＳ端子に接続される。このため、電流はＶＳＳ端子に対して流れ、時刻ｔ１０以降、Ｄ２端子電圧がほぼＧＮＤ電圧に制限された状態となり、誘導性負荷９０２は電磁的エネルギーを開放する。その後、時刻ｔ１２にて電流が流れなくなる（制御部２がエラー信号に応答して電源供給を停止し、誘導性負荷９０２からのエネルギー開放が終わると電流が流れなくなる）と動作を終了する。
【0034】
＜第１の実施形態のまとめ＞
以上に説明した第１の実施形態によれば、負荷接続端子に断線が発生した場合においても、負荷端子電圧はＶＢ端子電圧またはＶＳＳ端子電圧程度に制限できるため、過電圧による負荷駆動装置１の破壊を回避することができるようになる。また、このための電流経路として用いる静電気放電経路は、半導体装置（負荷駆動装置１）では通常備えられているものであり、これらは半導体装置に実装される素子として比較的大きく、接続される配線も太い。従って、断線時の電流経路としても耐え得ることから、これらの素子を用いることで、別途保護素子を追加することなく（負荷駆動装置１に設けられている静電気放電素子のＭＯＳを活用しているため）効果（破壊回避およびサイズ低減）を得ることができる。
以上に説明した第１の実施形態によれば、負荷接続端子に断線が発生した場合においても、負荷端子電圧はＶＢ端子電圧またはＶＳＳ端子電圧程度に制限できるため、過電圧による負荷駆動装置１の破壊を回避することができるようになる。また、このための電流経路として用いる静電気放電経路は、半導体装置（負荷駆動装置１）では通常備えられているものであり、これらは半導体装置に実装される素子として比較的大きく、接続される配線も太い。従って、断線時の電流経路としても耐え得ることから、これらの素子を用いることで、別途保護素子を追加することなく（負荷駆動装置１に設けられている静電気放電素子のＭＯＳを活用しているため）効果（破壊回避およびサイズ低減）を得ることができる。
【0035】
（２）第２の実施形態
第２の実施形態は、負荷駆動装置に備えられた既存の静電気放電素子および論理素子を用いて、第１の実施形態とは別の構成を採用する負荷駆動装置を提案する。
第２の実施形態は、負荷駆動装置に備えられた既存の静電気放電素子および論理素子を用いて、第１の実施形態とは別の構成を採用する負荷駆動装置を提案する。
【0036】
＜負荷駆動装置４の構成例＞
図６は、第２の実施形態による負荷駆動装置４の回路構成例を示す図である。ここでは、３チャンネルのドライバ部を有する負荷駆動装置４が示されているが、チャンネル数は任意である。
図６は、第２の実施形態による負荷駆動装置４の回路構成例を示す図である。ここでは、３チャンネルのドライバ部を有する負荷駆動装置４が示されているが、チャンネル数は任意である。
【0037】
図６に示されるように、負荷駆動装置４は、ドライバ部１０３と、ゲート制御可能な第１の静電気放電素子２０５～２１２および２２０と、ゲート制御可能な第４の静電気放電素子６０１と、論理回路４１０および４１２と、を備える。
【0038】
論理回路４１０は、ＣＦ１、ＥＲ１、ＣＦ２、ＥＲ２、ＣＦ３、ＲＥ３、ＣＬＨを入力とし、第１の静電気放電素子２０１、２０７、２０３、２０９、２０５、および２１１に対する制御信号を出力とし、後述する論理に従い動作する。また、論理回路４１２は、ＣＦ１、ＥＲ１、ＣＦ２、ＥＲ２、ＣＦ３、ＲＥ３、ＣＬＬを入力とし、第１の静電気放電素子２０２、２０８、２０４、２１０、２０６、２１２、および２２０、第４の静電気放電素子６０１に対する制御信号を出力とし、後述する論理に従い動作する。その他の構成は、図１に示した同一符号の構成と、同一の機能を有するので、それらの説明は省略する。
【0039】
＜第４の静電気放電素子の内部構成例＞
図７は、ゲート制御可能な第４の静電気放電素子の回路図の例である。図７において、第４の静電気放電素子は、ＭＯＳトランジスタ６５０と、静電容量６５１と、抵抗６５２と、スイッチ６５３と、電流源６５４を有する。
図７は、ゲート制御可能な第４の静電気放電素子の回路図の例である。図７において、第４の静電気放電素子は、ＭＯＳトランジスタ６５０と、静電容量６５１と、抵抗６５２と、スイッチ６５３と、電流源６５４を有する。
【0040】
ＭＯＳトランジスタ６５０は、ゲートとソース間が抵抗６５２で短絡され、ゲートとドレーン間が静電容量６５１で結合され、ドレーンとソース間が放電経路となっている。電流源６５４は、スイッチ６５３を介してＭＯＳトランジスタ６５０のゲートと接続されている。そして、エラー検出によって生成された制御信号ＣＮＴに応じてスイッチ６５３が導通すると、電流源６５４から電流が抵抗６５２に流し込まれる。ここで、スイッチ６５３が導通した際のＭＯＳトランジスタ６５０のゲートとソース間の電圧は、６５４の出力電流と６５２の抵抗値で決まるが、この電圧値はＭＯＳトランジスタ６５０を十分にＯＮさせるだけの値に調整される。
【0041】
＜論理回路４１０および４１２の回路構成例＞
（i）論理回路４１０について
図８は、論理回路４１０の回路構成例を示す図である。図８に示されるように、ＥＲ１ｂ、ＥＲ２ｂ、およびＥＲ３ｂは、それぞれラッチされたＥＲ１、ＥＲ２、およびＥＲ３であり、ＣＬＨ信号によりクリアされる。“Ｓａｆｅ＞１？“は、ハイサイド形態のチャンネルのうち、エラーがラッチされていないチャンネルが１つ以上あれば真となり、そうでなければ偽となる。”Ｅｒｒｏｒ＞１？“は、ハイサイド形態のチャンネルのうち、エラーがラッチされたチャンネルが１つ以上あれば真となり、そうでなければ偽となる。ＥｒｒｏｒＡｌｌは、ハイサイド形態のチャンネルの全てがエラーラッチされた場合に真となり、そうでなければ偽となる。ＥｒｒｏｒＮｏｔＡｌｌは、ハイサイド形態のチャンネルの内、エラーがラッチされたチャンネルと、エラーがラッチされていないチャンネルが混在する場合に真となり、そうでなければ偽となる。Ｅｒｒｏｒ１Ｈ、Ｅｒｒｏｒ２Ｈ、Ｅｒｒｏｒ３Ｈは、各チャンネルにおいてハイサイド形態かつエラーがラッチされた場合に真となり、そうでなければ偽となる。
（i）論理回路４１０について
図８は、論理回路４１０の回路構成例を示す図である。図８に示されるように、ＥＲ１ｂ、ＥＲ２ｂ、およびＥＲ３ｂは、それぞれラッチされたＥＲ１、ＥＲ２、およびＥＲ３であり、ＣＬＨ信号によりクリアされる。“Ｓａｆｅ＞１？“は、ハイサイド形態のチャンネルのうち、エラーがラッチされていないチャンネルが１つ以上あれば真となり、そうでなければ偽となる。”Ｅｒｒｏｒ＞１？“は、ハイサイド形態のチャンネルのうち、エラーがラッチされたチャンネルが１つ以上あれば真となり、そうでなければ偽となる。ＥｒｒｏｒＡｌｌは、ハイサイド形態のチャンネルの全てがエラーラッチされた場合に真となり、そうでなければ偽となる。ＥｒｒｏｒＮｏｔＡｌｌは、ハイサイド形態のチャンネルの内、エラーがラッチされたチャンネルと、エラーがラッチされていないチャンネルが混在する場合に真となり、そうでなければ偽となる。Ｅｒｒｏｒ１Ｈ、Ｅｒｒｏｒ２Ｈ、Ｅｒｒｏｒ３Ｈは、各チャンネルにおいてハイサイド形態かつエラーがラッチされた場合に真となり、そうでなければ偽となる。
【0042】
これにより、論理回路４１０の動作は次のようになる。［１］ハイサイド形態のチャンネルにおいてエラーの発生が無い場合には、第１の静電気放電素子２０１、２０７、２０３、２０９、２０５、および２１１は導通されない。［２］ハイサイド形態でエラーが発生したチャンネルが１つ以上あり、かつ、他のハイサイド形態のチャンネルではエラーが発生していない場合には、第１の静電気放電素子２０７、２０９、および２１１のうち、ハイサイド形態のチャンネルに接続されたものは全て導通される。［３］ハイサイド形態の全チャンネルでエラーが発生している場合は、第１の静電気放電素子２０１、２０３、および２０５のうち、ハイサイド形態のチャンネルに接続されたものは全て導通される。［４］ＣＬＨが入力されると、導通状態は解除される（制御部５がＣＬＨ入力に応答して解除を決定する）。
【0043】
（ii）論理回路４１２について
図９は、論理回路４１２の回路構成例を示す図である。図９に示されるように、ＥＲ１ｂ、ＥＲ２ｂ、およびＥＲ３ｂは、それぞれラッチされたＥＲ１、ＥＲ２、およびＥＲ３であり、ＣＬＬ信号によりクリアされる。”Ｅｒｒｏｒ＞１？“は、ロウサイド形態のチャンネルのうち、エラーがラッチされたチャンネルが１つ以上あれば真となり、そうでなければ偽となる。Ｅｒｒｏｒ１Ｌ、Ｅｒｒｏｒ２Ｌ、Ｅｒｒｏｒ３Ｌは、各チャンネルにおいてロウサイド形態かつエラーがラッチされた場合に真となり、そうでなければ偽となる。
図９は、論理回路４１２の回路構成例を示す図である。図９に示されるように、ＥＲ１ｂ、ＥＲ２ｂ、およびＥＲ３ｂは、それぞれラッチされたＥＲ１、ＥＲ２、およびＥＲ３であり、ＣＬＬ信号によりクリアされる。”Ｅｒｒｏｒ＞１？“は、ロウサイド形態のチャンネルのうち、エラーがラッチされたチャンネルが１つ以上あれば真となり、そうでなければ偽となる。Ｅｒｒｏｒ１Ｌ、Ｅｒｒｏｒ２Ｌ、Ｅｒｒｏｒ３Ｌは、各チャンネルにおいてロウサイド形態かつエラーがラッチされた場合に真となり、そうでなければ偽となる。
【0044】
これにより、論理回路４１２の動作は次のようになる。［１］ロウサイド形態のチャンネルにおいてエラーの発生が無い場合には、第１の静電気放電素子２０２、２０８、２０４、２１０、２０６、２１２、および２２０、第４の静電気放電素子６０１は導通されない。［２］ロウサイド形態でエラーが発生したチャンネルが１つ以上ある場合には、第１の静電気放電素子２０８、２１０、および２１２のうち、ロウサイド形態のチャンネルに接続されたものは全て導通される。また、第４の静電気放電素子６０１も導通される。［３］ＣＬＬが入力されると、導通状態は解除される（制御部５がＣＬＬ入力に応答して解除を決定する）。
【0045】
（iii）論理回路４１０と論理回路４１２の構成の相違について
第２の実施形態による負荷駆動装置４（図６参照）において、ロウサイド形態で用いる論理回路４１２は、Ｓ－共通結線が第４の静電気放電素子６０１を介してＧＮＤにつながっている。従って、第４の静電気放電素子６０１を導通させれば通常と同じような動作をさせることができる（図９参照）。一方、ハイサイド形態で用いる論理回路４１０には直接電源につながっているラインはなく、第４の静電気放電素子６０１のような素子も設けられていない。このため、論理回路４１０では、他のチャンネルを用いて（第４の静電気放電素子６０１のような素子を用いずに）導通制御を行う構成を採っている。なお、負荷駆動装置４において、ロウサイド側に第４の静電気放電素子６０１を設けない場合には、論理回路４１２も図８のような構成を採ることができ、逆に、ハイサイド側に第４の静電気放電素子６０１を設ければ論理回路４１０も図９のような構成を採ることができる。
第２の実施形態による負荷駆動装置４（図６参照）において、ロウサイド形態で用いる論理回路４１２は、Ｓ－共通結線が第４の静電気放電素子６０１を介してＧＮＤにつながっている。従って、第４の静電気放電素子６０１を導通させれば通常と同じような動作をさせることができる（図９参照）。一方、ハイサイド形態で用いる論理回路４１０には直接電源につながっているラインはなく、第４の静電気放電素子６０１のような素子も設けられていない。このため、論理回路４１０では、他のチャンネルを用いて（第４の静電気放電素子６０１のような素子を用いずに）導通制御を行う構成を採っている。なお、負荷駆動装置４において、ロウサイド側に第４の静電気放電素子６０１を設けない場合には、論理回路４１２も図８のような構成を採ることができ、逆に、ハイサイド側に第４の静電気放電素子６０１を設ければ論理回路４１０も図９のような構成を採ることができる。
【0046】
＜電子制御装置６の構成例＞
図１０は、負荷駆動装置４を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目、および３つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置６の構成例を示す図である。図１０に示されるように、電子制御装置６は、負荷駆動装置４と、制御部５と、を備え、負荷として誘導性負荷９０１、９０２、および９０３がそれぞれのチャンネルに接続される。
図１０は、負荷駆動装置４を用いて、１つ目のチャンネルをロウサイド形態とし、２つ目、および３つ目のチャンネルをハイサイド形態として使用する場合の電子制御装置６の構成例を示す図である。図１０に示されるように、電子制御装置６は、負荷駆動装置４と、制御部５と、を備え、負荷として誘導性負荷９０１、９０２、および９０３がそれぞれのチャンネルに接続される。
【0047】
制御部５は、外部からの入力ＩＮＰＵＴに応じて、ＩＮ１、ＣＦ１、ＩＮ２、およびＣＦ２を指定し、また、ＥＲ１、ＥＲ２、およびＥＲ３をモニタし、ＣＬＨ、およびＣＬＬを出力する。
【0048】
＜負荷駆動装置１の断線時の保護動作＞
図１１は、図１０の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置４の動作を説明するタイミングチャート（例）である。
図１１は、図１０の構成において、電流駆動中にＳ１端子が断線した場合と、電流駆動中にＤ２端子が断線した場合のそれぞれについて、負荷駆動装置４の動作を説明するタイミングチャート（例）である。
【0049】
（i）ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合
まず、図１１左図を用いて、ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の保護動作について説明する。ここでは、ＩＮ１信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、ドライバ回路（ドライバ部１０１）が導通し、誘導性負荷９０１の電流が駆動された後、時刻ｔ２０においてＳ１端子が断線された状況を想定している。
まず、図１１左図を用いて、ロウサイド形態である１つ目のチャンネルでＳ１端子が断線した場合の保護動作について説明する。ここでは、ＩＮ１信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、ドライバ回路（ドライバ部１０１）が導通し、誘導性負荷９０１の電流が駆動された後、時刻ｔ２０においてＳ１端子が断線された状況を想定している。
【0050】
Ｓ１端子が断線すると、誘導性負荷９０１に蓄えられていた電磁気的なエネルギーの作用により電流が流れ続けるが、Ｓ１端子からの電流経路が無いため、Ｓ１端子電圧は上昇する。時刻ｔ２１において、Ｓ１端子の電圧値が閾値ＶＴＨ２を超えたことにより、エラー信号ＥＲ１が出力され、ＥＲ１ｂとしてラッチされる（ＣＬＬが入力されるまでラッチされる）。このとき、図９の論理回路４１２の論理に従って第１の静電気放電素子２０８と第４の静電気放電素子６０１のみが導通制御され、Ｓ１端子はＶＳＳ端子に接続される。そして、電流はＧＮＤに接続されたＶＳＳ端子に対して流れることになり、時刻ｔ２１以降も動作が継続可能となっている。
【0051】
また、制御部５は、ＥＲ１信号をモニタすることにより断線状態を知ることができ、予め定められた手順（処理フロー）に従って、断線されたチャンネルを停止することができる。時刻ｔ２３以降は停止の動作が示されている。時刻ｔ２３においてＩＮ１信号がＯＮからＯｆｆになると（例えば、ユーザが停止指示を入力）、ｔ２３からｔ２４にかけて正常なドライバ動作と同様に、誘導性負荷９０１が電磁気的なエネルギーを開放する。その後にＣＬＬを入力する（例えば、予め組み込まれたプログラムで入力タイミングが定められている）ことにより、第１の静電気放電素子２０８と第４の静電気放電素子６０１の導通制御が終了する。
【0052】
（ii）ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合
次に、図１１右図を用いて、ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の保護動作について説明する。ここでは、ＩＮ２信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、ドライバ回路（ドライバ部１０２）が導通し、誘導性負荷９０２の電流が駆動された後、時刻ｔ３０においてＤ２端子が断線された状況を想定している。
次に、図１１右図を用いて、ハイサイド形態である２つ目のチャンネルでＤ２端子が断線した場合の保護動作について説明する。ここでは、ＩＮ２信号がＯｆｆからＯｎに切り替わると（例えば、ユーザからの指示によって切り替えられる）、ドライバ回路（ドライバ部１０２）が導通し、誘導性負荷９０２の電流が駆動された後、時刻ｔ３０においてＤ２端子が断線された状況を想定している。
【0053】
Ｄ２端子が断線すると、誘導性負荷９０２に蓄えられていた電磁気的なエネルギーの作用により電流が流れ続けるが、Ｄ２端子からの電流経路が無いため、Ｄ２端子電圧は下降する。時刻ｔ３１において、Ｄ２端子の電圧値が閾値ＶＴＨ１を下回ったことにより、エラー信号ＥＲ２が出力され、ＥＲ２ｂとしてラッチされる（ＣＬＨが入力されるまでラッチされる）。ここで、同じくハイサイド形態である３つ目のチャンネルは断線しておらず（ここではそのように想定）、したがってエラー信号ＥＲ３は発生せず、ＥＲ３ｂはラッチされない。このとき、図８の論理回路４１０の論理に従って第１の静電気放電素子２０９および２１１のみが導通制御され、Ｄ２端子はＤ３端子に接続される。そして、電流はＶＢ電源ラインに接続されたＤ３端子に対して流れることになり、時刻ｔ３１以降も動作が継続可能となっている。
【0054】
また、制御部５は、ＥＲ２信号をモニタすることにより断線状態を知ることができ、予め定められた手順（処理フロー）に従って、断線されたチャンネルを停止することができる。時刻ｔ３３以降は停止の動作が示されている。時刻ｔ３３にてＩＮ２信号がＯＮからＯｆｆになると（例えば、ユーザが停止指示を入力）、ｔ３３からｔ３４にかけて正常なドライバ動作と同様に、誘導性負荷９０２が電磁気的なエネルギーを開放する。その後にＣＬＨを入力する（例えば、予め組み込まれたプログラムで入力タイミングが定められている）ことにより、第１の静電気放電素子２０９および２１１の導通制御が終了する。
以上の動作により、断線発生時においても電子制御装置６は動作を継続することができる。
以上の動作により、断線発生時においても電子制御装置６は動作を継続することができる。
【0055】
＜第２の実施形態のまとめ＞
以上に説明した第２の実施形態によれば、第１の実施形態と同様に、負荷接続端子に断線が発生した場合においても、負荷端子電圧はＶＢ端子電圧またはＶＳＳ端子電圧程度に制限できるため、過電圧による負荷駆動装置４の破壊を回避することができるようになる。また、このための電流経路として用いる静電気放電経路は、半導体装置（負荷駆動装置４）では通常備えられているものであり、これらは半導体装置に実装される素子として比較的大きく、接続される配線も太い。従って、断線時の電流経路としても耐え得ることから、これらの素子を用いることで、別途保護素子を追加することなく（負荷駆動装置４に設けられている静電気放電素子のＭＯＳを活用しているため）効果（破壊回避およびサイズ低減）を得ることができる。また、第２の実施形態では、断線が検出されたチャンネル（ドライバ部）以外のチャンネルの中から断線に係る出力形態と同じ出力形態のチャンネルの出力端子に対して電流経路を構成するので、負荷駆動装置の動作の継続性を担保することができるようになる。
以上に説明した第２の実施形態によれば、第１の実施形態と同様に、負荷接続端子に断線が発生した場合においても、負荷端子電圧はＶＢ端子電圧またはＶＳＳ端子電圧程度に制限できるため、過電圧による負荷駆動装置４の破壊を回避することができるようになる。また、このための電流経路として用いる静電気放電経路は、半導体装置（負荷駆動装置４）では通常備えられているものであり、これらは半導体装置に実装される素子として比較的大きく、接続される配線も太い。従って、断線時の電流経路としても耐え得ることから、これらの素子を用いることで、別途保護素子を追加することなく（負荷駆動装置４に設けられている静電気放電素子のＭＯＳを活用しているため）効果（破壊回避およびサイズ低減）を得ることができる。また、第２の実施形態では、断線が検出されたチャンネル（ドライバ部）以外のチャンネルの中から断線に係る出力形態と同じ出力形態のチャンネルの出力端子に対して電流経路を構成するので、負荷駆動装置の動作の継続性を担保することができるようになる。
【0056】
（３）その他
本開示の技術は、上述の実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述の実施形態は、本開示の技術を分かりやすく説明するための詳細説明であり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、一の実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、一の実施形態の構成に他の実施形態の構成を加えることも可能である。さらに、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、タイミングチャートに記載の信号極性は、一例であり、これに限定するものではない。また、上記の各構成、機能、処理部、処理手段等は、それらの一部または全部を、例えば一つの集積回路で設計する等によりハードウエアで実現してもよいし、複数の集積回路で実現しても良い。
本開示の技術は、上述の実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述の実施形態は、本開示の技術を分かりやすく説明するための詳細説明であり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、一の実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、一の実施形態の構成に他の実施形態の構成を加えることも可能である。さらに、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、タイミングチャートに記載の信号極性は、一例であり、これに限定するものではない。また、上記の各構成、機能、処理部、処理手段等は、それらの一部または全部を、例えば一つの集積回路で設計する等によりハードウエアで実現してもよいし、複数の集積回路で実現しても良い。
【符号の説明】
【0057】
１、４ 負荷駆動装置
２、５ 制御部
３、６ 電子制御装置
１０１～１０３ ドライバ部
１５０ ＭＯＳスイッチ
１５１ プリドライバ回路
１５３～１５４ コンパレータ回路
１５５ セレクタ回路
２０１～２１２ 第１の静電気放電素子
２５１、６５２ 抵抗
２５２、６５３ スイッチ
２５３、６５４ 電流源
３０１～３０４ 第２の静電気放電素子
５０１～５０２ 第３の静電気放電素子
６０１ 第４の静電気放電素子
９０１～９０３ 誘導性負荷
２、５ 制御部
３、６ 電子制御装置
１０１～１０３ ドライバ部
１５０ ＭＯＳスイッチ
１５１ プリドライバ回路
１５３～１５４ コンパレータ回路
１５５ セレクタ回路
２０１～２１２ 第１の静電気放電素子
２５１、６５２ 抵抗
２５２、６５３ スイッチ
２５３、６５４ 電流源
３０１～３０４ 第２の静電気放電素子
５０１～５０２ 第３の静電気放電素子
６０１ 第４の静電気放電素子
９０１～９０３ 誘導性負荷
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】