特許 7611784 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-26

(45)【発行日】2025-01-10

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H10D 84/80 20250101AFI20241227BHJP

   H10D 8/50 20250101ALI20241227BHJP

   H10D 30/66 20250101ALI20241227BHJP

【ＦＩ】

H01L29/78 657A

H01L29/91 C

H01L29/91 F

H01L29/78 652T

H01L29/78 657G

【請求項の数】 4

(21)【出願番号】P 2021107968

(22)【出願日】2021-06-29

(65)【公開番号】P2023005788

(43)【公開日】2023-01-18

【審査請求日】2024-02-07

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(73)【特許権者】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】山下 侑佑

(72)【発明者】

【氏名】朽木 克博

(72)【発明者】

【氏名】片岡 恵太

(72)【発明者】

【氏名】三宅 裕樹

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２０１４－０５３６３４（ＪＰ，Ａ）

【文献】特開２０１９－０４１１０６（ＪＰ，Ａ）

【文献】特開２０１６－１１１２５４（ＪＰ，Ａ）

【文献】特開２０２０－１０７６３５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／１２

(57)【特許請求の範囲】

【請求項1】

制御端子と高圧側端子と低圧側端子を有するメイントランジスタと、
前記メイントランジスタの前記制御端子と前記低圧側端子の間に接続されている保護用ダイオードであって、アノードが前記メイントランジスタの前記制御端子に接続されており、カソードが前記メイントランジスタの前記低圧側端子に接続されているとともに、前記メイントランジスタに熱結合するように構成されている、保護用ダイオードと、を備えており、
前記保護用ダイオードは、ｐ型のアノード層と、ｎ型のカソード層と、前記アノード層と前記カソード層の間であって前記カソード層よりもドナー濃度が薄いｎ型のドリフト層と、を有する半導体基板、を備えており、
前記アノード層のアクセプタ濃度をＮａとし、フェルミ準位をＥρとし、価電子帯上端エネルギーをＥｖとし、前記アノード層のアクセプタのエネルギー準位と価電子帯上端のエネルギー差をΔＥａとし、前記ドリフト層の電子濃度をｎ_ｎ-としたときに、
動作温度が定常動作温度Ｔｃのときに、
Ｎａ／（１＋ｅｘｐ（ΔＥａ／ｋＴｃ）ｅｘｐ（-（Ｅρ-Ｅｖ）／ｋＴｃ））＜ｎ_ｎ-
を満たし、
動作温度が最大定格動作温度Ｔｍよりも高いときに、
Ｎａ／（１＋ｅｘｐ（ΔＥａ／ｋＴｍ）ｅｘｐ（-（Ｅρ-Ｅｖ）／ｋＴｍ））＞ｎ_ｎ-
を満たす、ように構成されている、半導体装置。

【請求項2】

前記半導体基板は、ワイドバンドギャップ半導体である、請求項１に記載の半導体装置。

【請求項3】

前記半導体基板は、酸化ガリウムである、請求項２に記載の半導体装置。

【請求項4】

前記アノード層に含まれるアクセプタは、ビスマス又は亜鉛である、請求項３に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、半導体装置に関する。

【背景技術】

【0002】

半導体装置を構成するメイントランジスタに過電流が流れることがある。例えば、メイントランジスタに接続されている負荷が短絡する等の不具合が発生すると、メイントランジスタに電源電圧に相当する過電圧が印加され、メイントランジスタを流れる電流が飽和電流まで増加する。飽和電流が流れる状態が継続すると、メイントランジスタが熱破壊してしまう虞がある。

【0003】

特許文献１は、メイントランジスタの制御端子と低圧側端子の間に、電気抵抗値が負温度特性を有するサーミスタ素子が接続された半導体装置を開示する。サーミスタ素子は、メイントランジスタに熱結合するように配置されている。メイントランジスタに過電流が流れ、メイントランジスタの温度が上昇すると、熱結合しているサーミスタ素子の温度も上昇し、サーミスタ素子の電気抵抗値が低下する。この半導体装置は、メイントランジスタに過電流が流れたときに、サーミスタ素子の電気抵抗値が低下することでメイントランジスタの制御端子と低圧側端子の間が短絡し、メイントランジスタがオフするように構成されている。このように、特許文献１の半導体装置は、メイントランジスタに過電流が流れたときに、メイントランジスタを強制的にオフし、メイントランジスタを熱破壊から保護するように構成されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平７－２６３４５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

このような半導体装置では、動作温度が定常動作温度のときにメイントランジスタが動作し、動作温度が最大定格動作温度よりも高くなったときにメイントランジスタが速やかに停止するのが望ましい。即ち、このような半導体装置では、最大定格動作温度を閾値として保護動作が働くのが望ましい。一般的に、サーミスタ素子は、温度変化に対する電気抵抗値の変化が小さい。このため、特許文献１の技術では、サーミスタ素子が温度に対して高感度に応答するのが難しいことから、最大定格動作温度を閾値として保護動作を働かせることが難しい。本明細書は、最大定格動作温度を閾値として保護動作を働かせることができる技術を提供する。

【課題を解決するための手段】

【0006】

本明細書が開示する半導体装置の一実施形態は、メイントランジスタと、保護用ダイオードと、を備えることができる。前記メイントランジスタは、制御端子と高圧側端子と低圧側端子を有している。前記保護用ダイオードは、前記メイントランジスタの前記制御端子と前記低圧側端子の間に接続されている。前記保護用ダイオードは、アノードが前記メイントランジスタの前記制御端子に接続されており、カソードが前記メイントランジスタの前記低圧側端子に接続されているとともに、前記メイントランジスタに熱結合するように構成されている。前記保護用ダイオードは、ｐ型のアノード層と、ｎ型のカソード層と、前記アノード層と前記カソード層の間であって前記カソード層よりもドナー濃度が薄いｎ型のドリフト層と、を有する半導体基板、を備えている。この半導体装置は、前記アノード層のアクセプタ濃度をＮａとし、フェルミ準位をＥρとし、価電子帯上端エネルギーをＥｖとし、前記アノード層のアクセプタのエネルギー準位と価電子帯上端のエネルギー差をΔＥａとし、前記ドリフト層の電子濃度をｎ_ｎ-としたときに、動作温度が定常動作温度Ｔｃのときに、Ｎａ／（１＋ｅｘｐ（ΔＥａ／ｋＴｃ）ｅｘｐ（-（Ｅρ-Ｅｖ）／ｋＴｃ））＜ｎ_ｎ-を満たし、動作温度が最大定格動作温度Ｔｍよりも高いときに、Ｎａ／（１＋ｅｘｐ（ΔＥａ／ｋＴｍ）ｅｘｐ（-（Ｅρ-Ｅｖ）／ｋＴｍ））＞ｎ_ｎ-を満たす、ように構成されている。この半導体装置では、前記保護用ダイオードが前記メイントランジスタの前記制御端子から前記低圧側端子に向けて順方向となるように接続されている。しかしながら、前記保護用ダイオードは、動作温度が定常動作温度Ｔｃのときに、前記アノード層の正孔濃度が前記ドリフト層の電子濃度よりも低くなるように構成されている。このため、前記保護用ダイオードは、動作温度が定常動作温度Ｔｃのときに、正孔注入効率が小さく、電流が実質的に流れないように構成されている。一方、前記保護用ダイオードは、動作温度が最大定格動作温度Ｔｍよりも高いときに、前記アノード層の正孔濃度が前記ドリフト層の電子濃度よりも高くなるように構成されている。このため、前記保護用ダイオードは、動作温度が最大定格動作温度Ｔｍよりも高いときに、正孔注入効率が大きく、電流が流れるように構成されている。このように、上記半導体装置では、最大定格動作温度Ｔｍを閾値として保護動作を働かせることができる。

【0007】

上記実施形態の半導体装置では、前記半導体基板がワイドバンドギャップ半導体であってもよい。さらに、前記半導体基板が酸化ガリウムであってもよい。前記半導体基板が酸化ガリウムの場合、前記アノード層に含まれるアクセプタはビスマス又は亜鉛であってもよい。前記半導体基板がワイドバンドギャップ半導体であると、前記アノード層のアクセプタのエネルギー準位と価電子帯端のエネルギー差ΔＥａが大きい。これにより、この半導体装置は、定常動作温度Ｔｃにおける数式、Ｎａ／（１＋ｅｘｐ（ΔＥａ／ｋＴｃ）ｅｘｐ（-（Ｅρ-Ｅｖ）／ｋＴｃ））＜ｎ_ｎ-を満たし易くなる。

【図面の簡単な説明】

【0008】

【図1】本実施形態の半導体装置の等価回路図を示す。

【図2】本実施形態の半導体装置の保護用ダイオードの要部断面図を模式的に示す。

【発明を実施するための形態】

【0009】

図１に示されるように、半導体装置１は、メイントランジスタ２と保護用ダイオード３を備えている。メイントランジスタ２と保護用ダイオード３は、同一の半導体基板内に形成されている。メイントランジスタ２は、ｎチャンネル型の電界効果型トランジスタであり、具体的にはｎ型ＭＯＳＦＥＴである。メイントランジスタ２は、制御端子であるゲート端子Ｇと、高圧側端子であるドレイン端子Ｄと、低圧側端子であるソース端子Ｓと、を有している。なお、メイントランジスタ２は、ｎチャンネル型のＩＧＢＴであってもよい。保護用ダイオード３は、そのアノードがメイントランジスタ２のゲート端子Ｇに電気的に接続されており、そのカソードがメイントランジスタ２のソース端子Ｓに電気的に接続されている。このように、保護用ダイオード３は、メイントランジスタ２のゲート端子Ｇからソース端子Ｓに向けて順方向となるように接続されている。

【0010】

図２に示されるように、保護用ダイオード３は、半導体基板１０と、半導体基板１０の裏面を被覆するカソード電極２２と、半導体基板１０の表面を被覆するアノード電極２４と、を有している。

【0011】

半導体基板１０は、特に限定されるものではないが、例えば酸化ガリウム（Ｇａ₂Ｏ₃）であってもよい。この例に代えて、半導体基板１０は、窒化物半導体及び炭化珪素等のワイドバンドギャップ半導体であってもよい。半導体基板１０は、ｎ⁺型のカソード層１２と、ｎ^-型のドリフト層１４と、ｐ型のアノード層１６と、を有している。

【0012】

カソード層１２は、ドナーを含むｎ型領域である。ドナーは、特に限定されるものではないが、例えばシリコン、スズ又はゲルマニウムであってもよい。カソード層１２は、半導体基板１０の裏層部に設けられており、半導体基板１０の裏面に露出する位置に配置されており、カソード電極２２にオーミック接触している。上記したように、カソード電極２２は、メイントランジスタ２のソース端子Ｓに電気的に接続されている。カソード層１２のドナー濃度は、特に限定されるものではないが、例えば１０¹⁸～１０²⁰ｃｍ^-3であってもよい。カソード層１２の厚みは、特に限定されるものではないが、例えば１～５μｍであってもよい。

【0013】

ドリフト層１４は、ドナー濃度がカソード層１２よりも薄いｎ型領域である。ドナーは、特に限定されるものではないが、例えばシリコン、スズ又はゲルマニウムであってもよい。ドリフト層１４は、カソード層１２とアノード層１６の間に設けられており、カソード層１２とアノード層１６を隔てている。ドリフト層１４のドナー濃度は、特に限定されるものではないが、例えば１０¹³～１０¹⁷ｃｍ^-3であってもよい。ドリフト層１４の厚みは、特に限定されるものではないが、例えば５～１０μｍであってもよい。

【0014】

アノード層１６は、アクセプタを含むｐ型領域である。アクセプタは、特に限定されるものではないが、例えばビスマス又は亜鉛であってもよい。アノード層１６は、半導体基板１０の表層部に設けられており、半導体基板１０の表面に露出する位置に配置されており、アノード電極２４にオーミック接触している。上記したように、アノード電極２４は、メイントランジスタ２のゲート端子Ｇに電気的に接続されている。アノード層１６のアクセプタ濃度は、特に限定されるものではないが、例えば１０¹⁸～１０²⁰ｃｍ^-3であってもよい。アノード層１６の厚みは、特に限定されるものではないが、例えば１～５μｍであってもよい。

【0015】

保護用ダイオード３は、動作温度が定常動作温度Ｔｃのときにアノード層１６の正孔濃度がドリフト層１４の電子濃度よりも低く、且つ、動作温度が最大定格動作温度Ｔｍよりも高いときにアノード層１６の正孔濃度がドリフト層１４の電子濃度よりも高く、なるように構成されている。具体的には、保護用ダイオード３は、動作温度が定常動作温度Ｔｃのときに以下の数式１が成立し、動作温度が最大定格動作温度Ｔｍよりも高いときに以下の数式２が成立する、ように構成されている。

【0016】

【数1】

【数2】

【0017】

ここで、「Ｎａ」はアノード層１６のアクセプタ濃度であり、「Ｅρ」はフェルミ準位であり、「Ｅｃ」は伝導帯下端エネルギーであり、「Ｅｖ」は価電子帯上端エネルギーであり、「ΔＥａ」はアノード層１６のアクセプタのエネルギー準位と価電子帯上端のエネルギー差であり、「Ｎｄ」はドリフト層１４のドナー濃度であり、「ΔＥｄ」はドリフト層１４のドナーのエネルギー準位と伝導帯下端のエネルギー差であり、「ｋ」はボルツマン定数である。

【0018】

ドリフト層１４の活性化エネルギーは十分に低く、ドリフト層１４のドナー濃度と電子濃度は実質的に等しい。したがって、ドリフト層１４の電子濃度を「ｎ_ｎ-」とすると、数式１は数式３に、数式２は数式４に書き換えられる。

【0019】

【数3】

【数4】

【0020】

このように、保護用ダイオード３は、アノード層１６のアクセプタ濃度Ｎａと、アノード層１６のアクセプタのエネルギー準位と価電子帯端のエネルギー差ΔＥａと、ドリフト層１４のドナー濃度Ｎｄ（即ち、電子濃度ｎ_ｎ-）と、を調整することにより、上記の数式３及び数式４の双方が成立するように構成されている。

【0021】

次に、半導体装置１の動作を説明する。まず、半導体装置１の通常動作時の挙動を説明する。ドレイン端子Ｄに正電圧が印加され、ソース端子Ｓが接地され、ゲート端子Ｇにソース端子Ｓよりも正となる駆動電圧が印加されると、メイントランジスタ２はオンとなる。半導体装置１の動作温度が定常動作温度Ｔｃのときは、数式３が成立しており、アノード層１６の正孔濃度がドリフト層１４の電子濃度よりも低い。このため、半導体装置１の動作温度が定常動作温度Ｔｃのときは、保護用ダイオード３の正孔注入効率が低く、保護用ダイオード３には電流が実質的に流れない。したがって、ゲート端子Ｇとソース端子Ｓの間が短絡しないので、メイントランジスタ２は通常動作をすることができる。このように、半導体装置１では、保護用ダイオード３が設けられていても、メイントランジスタ２の通常動作が阻害されることがない。

【0022】

次に、半導体装置１の異常動作時の挙動を説明する。半導体装置１に接続されている負荷が短絡する等の不具合が発生すると、メイントランジスタ２に過電流が流れる。メイントランジスタ２に過電流が流れると、半導体基板１０の温度が上昇する。このため、半導体基板１０内に形成されている保護用ダイオード３の温度も上昇する。半導体装置１の動作温度が最大定格動作温度Ｔｍよりも高いときは、数式４が成立しており、アノード層１６の正孔濃度がドリフト層１４の電子濃度よりも高い。このため、半導体装置１の動作温度が最大定格動作温度Ｔｍよりも高いときは、保護用ダイオード３の正孔注入効率が高く、保護用ダイオード３には電流が流れる。したがって、ゲート端子Ｇとソース端子Ｓの間が短絡するので、メイントランジスタ２は強制的にオフされる。メイントランジスタ２が強制的にオフされることで、半導体基板１０の温度上昇が停止し、メイントランジスタ２が熱破壊から保護される。

【0023】

上記したように、半導体装置１は、上記の数式３及び数式４の双方が成立することにより、最大定格動作温度Ｔｍを閾値として保護動作を働かせることができる。

【0024】

保護用ダイオード３は、メイントランジスタ２のゲート端子Ｇからソース端子Ｓに向けて順方向に接続されている。しかしながら、保護用ダイオード３は、上記の数式３を満たすことにより、動作温度が定常動作温度Ｔｃのときには、電流が実質的に流れないように構成されている。上記の数式３を満たすためには、アノード層１６のアクセプタのエネルギー準位と価電子帯端のエネルギー差ΔＥａが大きいのが望ましい。保護用ダイオード３は、半導体基板１０がワイドバンドギャップ半導体であることから、エネルギー差ΔＥａが大きい。特に、保護用ダイオード３は、半導体基板１０が酸化ガリウムであることから、エネルギー差ΔＥａが極めて大きい。例えば、酸化ガリウムである半導体基板のアクセプタにビスマスを用いると、エネルギー差ΔＥａが０．８ｅＶという大きな値となる。このように、半導体基板１０にワイドバンドギャップ半導体を用いることにより、上記の数式３を容易に満たすことが可能となる。このような点から、エネルギー差ΔＥａは、特に限定されるものではないが、例えば０．８ｅＶ以上であってもよい。

【0025】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0026】

１ ：半導体装置
２ ：メイントランジスタ
３ ：保護用ダイオード
１０ ：半導体基板
１２ ：カソード層
１４ ：ドリフト層
１６ ：アノード層
２２ ：カソード電極
２４ ：アノード電極
Ｄ ：ドレイン端子
Ｇ ：ゲート端子
Ｓ ：ソース端子

【図1】

【図2】