特許 7612045 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-26

(45)【発行日】2025-01-10

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20241227BHJP

【ＦＩ】

H02M3/28 H

【請求項の数】 9

(21)【出願番号】P 2023559230

(86)(22)【出願日】2021-11-09

(86)【国際出願番号】 JP2021041176

(87)【国際公開番号】W WO2023084598

(87)【国際公開日】2023-05-19

【審査請求日】2024-04-30

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(73)【特許権者】

【識別番号】304021288

【氏名又は名称】国立大学法人長岡技術科学大学

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】川井 由宇

(72)【発明者】

【氏名】泉 喜久夫

(72)【発明者】

【氏名】伊東 淳一

(72)【発明者】

【氏名】渡辺 大貴

【審査官】冨永 達朗

(56)【参考文献】

【文献】特開２０１６－１５２６８７（ＪＰ，Ａ）

【文献】特開２０２０－１０８１９６（ＪＰ，Ａ）

【文献】特開２０１６－１０１０８９（ＪＰ，Ａ）

【文献】中国特許出願公開第１１１３４２６６５（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

直流電圧変換を実行する電力変換装置であって、
複数の第１レグを有する第１ブリッジと、
複数の第２レグを有する第２ブリッジと、
前記第１ブリッジ及び前記第２ブリッジの間に接続されたトランスとを備え、
前記複数の第１レグの各々は、
中間ノードを介して高電圧側の第１の電力線と低電圧側の第２の電力線との間に直列接続された高電圧側のスイッチング素子及び低電圧側のスイッチング素子を有し、
前記複数の第２レグの各々は、
中間ノードを介して高電圧側の第３の電力線と低電圧側の第４の電力線との間に直列接続された高電圧側のスイッチング素子及び低電圧側のスイッチング素子を有し、
前記トランスは、
前記複数の第１レグの前記中間ノードと接続された１次巻線と、
前記複数の第２レグの前記中間ノードと接続されて、前記１次巻線と磁気結合される２次巻線とを有し、
前記電力変換装置は、
充電可能な直流電源と前記複数の第１レグの前記中間ノードとの間にそれぞれ接続された複数のリアクトルと、
前記複数の第１レグ及び第２レグの各々の各前記スイッチング素子のオンオフを制御する制御回路とを備え、
前記制御回路は、
前記第１ブリッジにおいて、前記第１及び第２の電力線の間の第１の直流電圧を制御するための第１制御指令値に従って、前記複数のリアクトルの各々を流れるリアクトル電流の絶対値を増加するための前記第１レグの各々の前記高電圧側及び低電圧側のスイッチング素子のうちの一方のスイッチング素子のオン期間を設けるとともに、前記一方のスイッチング素子のオン期間の終了後に、前記リアクトル電流の絶対値がゼロに戻るまでの間、前記高電圧側及び低電圧側のスイッチング素子のうちの他方のスイッチング素子のオン期間を設ける様に、各前記第１レグの各前記スイッチング素子の各スイッチング周期のオンオフを制御し、かつ、
前記第２ブリッジにおいて、前記第３及び第４の電力線の間の第２の直流電圧を制御するための第２制御指令値を反映するとともに、前記複数の第１レグと前記複数の第２レグとの間で前記高電圧側のスイッチング素子同士、及び、前記低電圧側のスイッチング素子同士のオン期間長が同等となる様に、各前記第２レグの各前記スイッチング素子の各スイッチング周期のオンオフを制御する、電力変換装置。

【請求項2】

前記第２の直流電圧を上昇するために前記電力変換装置が動作する場合に、各前記第１レグにおいて、前記一方のスイッチング素子は、前記低電圧側のスイッチング素子であり、前記他方のスイッチング素子は、前記高電圧側のスイッチング素子である、請求項１記載の電力変換装置。

【請求項3】

前記第２の直流電圧を低下するために前記電力変換装置が動作する場合に、各前記第１レグにおいて、前記一方のスイッチング素子は、前記高電圧側のスイッチング素子であり、前記他方のスイッチング素子は、前記低電圧側のスイッチング素子である、請求項１記載の電力変換装置。

【請求項4】

前記制御回路は、前記第１ブリッジでの各前記スイッチング周期において、前記一方のスイッチング素子のオン期間及び前記他方のスイッチング素子のオン期間の終了後において、前記一方のスイッチング素子及び前記他方のスイッチング素子を交互にオンオフさせる様に、各前記第１レグの各前記スイッチング素子の各スイッチング周期のオンオフを制御する、請求項１～３のいずれか１項に記載の電力変換装置。

【請求項5】

前記制御回路は、前記複数の第１レグ及び前記複数の第２レグの各スイッチング素子の前記スイッチング周期の時間長を固定した上で、前記複数の第１レグのスイッチング動作に対する前記複数の第２レグのスイッチング動作の位相差を前記第２制御指令値に従って変化させる様に、各前記第２レグの各前記スイッチング素子の各スイッチング周期のオンオフを制御する、請求項１～４のいずれか１項に記載の電力変換装置。

【請求項6】

前記制御回路は、前記複数の第１レグのスイッチング動作に対する前記複数の第２レグのスイッチング動作の位相差を固定した上で、前記複数の第１レグ及び前記複数の第２レグの各スイッチング素子の前記スイッチング周期の時間長を前記第２制御指令値に応じて変化させる様に各前記第２レグの各前記スイッチング素子の各スイッチング周期のオンオフを制御する、請求項１～４のいずれか１項に記載の電力変換装置。

【請求項7】

前記第１レグ及び前記第２レグは、Ｎ個（Ｎ：２以上の整数）ずつ配置され、
前記第１ブリッジにおいて、前記Ｎ個の第１レグのスイッチング動作には、３６０／Ｎ［ｄｅｇ］ずつの位相差が設けられ、
前記第２ブリッジにおいて、前記Ｎ個の第２レグのスイッチング動作には、３６０／Ｎ［ｄｅｇ］ずつの位相差が設けられる、請求項１～６のいずれか１項に記載の電力変換装置。

【請求項8】

前記複数のリアクトルは、磁性体部品を共通化する様に構成される、請求項１～７のいずれか１項に記載の電力変換装置。

【請求項9】

前記トランスの前記１次巻線の巻数は、前記２次巻線の巻数よりも多い、請求項１～８のいずれか１項に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置に関する。

【背景技術】

【0002】

電気自動車等の蓄電池を利用して電力系統又は負荷等と双方向に電力授受可能な電力変換装置が用いられている。この様な電力変換装置では、上記蓄電池と他の機器間との絶縁を確保した上で、様々な蓄電池に対応するために幅広い入力電圧範囲で低出力から高出力まで、高い電力変換効率にて蓄電池を充放電ができることが望ましい。

【0003】

電力変換装置の一種である双方向絶縁型コンバータによって、幅広い入力電圧範囲で低出力から高出力まで電力変換効率よく蓄電池を充電及び放電するための技術として、多相の昇圧回路と、ＤＡＢ（Dual Active Bridge）回路とを一体化した回路構成が、"Design Considerations for PPS Controlled Current-Fed DAB Converter to Achieve Full Load Range ZVS with Low Inductor RMS Current"（非特許文献１）に開示されている。

【先行技術文献】

【非特許文献】

【0004】

【文献】Jing Guo et al.、"Design Considerations for PPS Controlled Current-Fed DAB Converter to Achieve Full Load Range ZVS with Low Inductor RMS Current"、2020 IEEE Energy Conversion Congress and Exposition pp. 5971-5975、２０２０年１０月３０日

【発明の概要】

【発明が解決しようとする課題】

【0005】

非特許文献１に記載される、多相の昇圧回路とＤＡＢ回路とを一体化したＣＦ（Current Fed）－ＤＡＢ回路では、ＤＡＢ回路の１次側ブリッジと、多相の昇圧回路のブリッジとが一体化されるため、低出力時において、昇圧回路部のリアクトル電流のリプルが正極及び負極を往復することにより導通損失が大きくなることが懸念される。一方、昇圧回路では、低出力時にリアクトル電流のリプルが正極と負極を往復しないように電流不連続モードで動作させることで導通損失を低減できる。

【0006】

しかしながら、非特許文献１のＣＦ－ＤＡＢ回路では、電流不連続モードを実現するために１次側の蓄電池の放電動作時に昇圧回路部の高電圧側パワーデバイスのスイッチングを停止した場合、ＤＡＢ回路部の１次側ブリッジの高電圧側パワーデバイスのスイッチングも停止してしまう。これにより、当該スイッチングの停止期間では、蓄電池の放電時の電力伝送動作ができなくなる。

【0007】

同様に、非特許文献１のＣＦ－ＤＡＢ回路において、電流不連続モードを実現するために１次側の蓄電池の充電動作時に昇圧回路部の低電圧側パワーデバイスのスイッチングを停止した場合、ＤＡＢ回路部の１次側ブリッジの低電圧側パワーデバイスもスイッチングも停止する。これにより、当該スイッチングの停止期間では、蓄電池の充電時の電力伝送動作ができなくなる。

【0008】

一方で、非特許文献１では、上述した様な、電流不連続モードの導入によって電力伝送動作ができなくなる問題については、考慮されていない。

【0009】

本開示は、上記のような問題点を解決するためになされたものであり、本開示の目的は、ＤＡＢ回路の１次側ブリッジと昇圧回路とが共通化された構成を有する電力変換装置において、昇圧のためのリアクトル電流を電流不連続モードで制御し、かつ、ＤＡＢ回路による電力伝送期間を確保することで、電力変換性能を向上することである。

【課題を解決するための手段】

【0010】

本開示のある局面によれば、電力変換装置が提供される。直流電圧変換を実行する電力変換装置は、複数の第１レグを有する第１ブリッジと、複数の第２レグを有する第２ブリッジと、第１ブリッジ及び第２ブリッジの間に接続されたトランスと、複数のリアクトルと、複数のリアクトルと、複数の第１レグ及び第２レグの各々の各スイッチング素子のオンオフを制御する制御回路とを備える。複数の第１レグの各々は、中間ノードを介して高電圧側の第１の電力線と低電圧側の第２の電力線との間に直列接続された高電圧側のスイッチング素子及び低電圧側のスイッチング素子を有する。複数の第２レグの各々は、中間ノードを介して高電圧側の第３の電力線と低電圧側の第４の電力線との間に直列接続された高電圧側のスイッチング素子及び低電圧側のスイッチング素子を有する。トランスは、１次巻線及び２次巻線を有する。１次巻線は、複数の第１レグの中間ノードと接続される。２次巻線は、複数の第２レグの中間ノードと接続されるとともに、１次巻線と磁気結合される。複数のリアクトルは、充電可能な直流電源と複数の第１レグの中間ノードとの間にそれぞれ接続される。制御回路は、第１ブリッジにおいて、第１及び第２の電力線の間の第１の直流電圧を制御するための第１制御指令値に従って、複数のリアクトルの各々を流れるリアクトル電流の絶対値を増加するための第１レグの各々の高電圧側及び低電圧側のスイッチング素子のうちの一方のスイッチング素子のオン期間を設けるとともに、一方のスイッチング素子のオン期間の終了後に、リアクトル電流の絶対値がゼロに戻るまでの間、高電圧側及び低電圧側のスイッチング素子のうちの他方のスイッチング素子のオン期間を設ける様に、各第１レグの各スイッチング素子の各スイッチング周期のオンオフを制御する。制御回路は、第２ブリッジにおいて、第３及び第４の電力線の間の第２の直流電圧を制御するための第２制御指令値を反映するとともに、複数の第１レグと複数の第２レグとの間で高電圧側のスイッチング素子同士、及び、低電圧側のスイッチング素子同士のオン期間長が同等となる様に、各第２レグの各スイッチング素子の各スイッチング周期のオンオフを制御する。

【発明の効果】

【0011】

本開示によれば、ＤＡＢ回路の１次側ブリッジと昇圧回路とが共通化された構成を有する電力変換装置において、昇圧のためのリアクトル電流を電流不連続モードで制御し、かつ、ＤＡＢ回路による電力伝送期間を確保することで、電力変換性能を向上することができる。

【図面の簡単な説明】

【0012】

【図1】本実施の形態に係る電力変換装置の回路構成を説明する回路図である。

【図2】実施の形態１に係る電力変換装置の放電動作時の制御動作を説明するブロック図である。

【図3】実施の形態１に係る電力変換装置の放電動作時の動作例を説明するシミュレーション波形図である。

【図4】実施の形態１に係る電力変換装置の充電動作時の制御動作を説明するブロック図である。

【図5】実施の形態１に係る電力変換装置の充電動作時の動作例を説明するシミュレーション波形図である。

【図6】実施の形態１の変形例に係る電力変換装置の放電動作時の制御動作を説明するブロック図である。

【図7】実施の形態１の変形例に係る電力変換装置の充電動作時の制御動作を説明するブロック図である。

【図8】実施の形態２に係る電力変換装置の放電動作時の制御動作を説明するブロック図である。

【図9】実施の形態２に係る電力変換装置の放電動作時の動作例を説明するシミュレーション波形図である。

【図10】実施の形態３の第１の例に係る電力変換装置の回路構成を説明する回路図である。

【図11】実施の形態３の第２の例に係る電力変換装置の回路構成を説明する回路図である。

【図12】図１１に示された電力変換装置の制御動作の一例（放電動作）を説明するブロック図である。

【発明を実施するための形態】

【0013】

以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

【0014】

実施の形態１．
（回路構成）
図１に示される様に、本実施の形態に係る電力変換装置１００は、蓄電池１と、負荷２との間に接続されて、トランス３０によって蓄電池１及び負荷２を電気的に絶縁した上で、双方向の直流電圧変換を実行する。

【0015】

電力変換装置１００は、１次側に配置されるコンデンサＣ１と、２次側に配置されるコンデンサＣ２と、昇圧機能のためのリアクトルＬ１，Ｌ２と、リアクトルＬＴと、第１ブリッジ１０と、第２ブリッジ２０と、１次巻線３０ｐ及び２次巻線３０ｓを有するトランス３０と、制御演算部５０と、ゲート信号生成部６０とを備える。尚、電力変換装置１００の主回路構成は、非特許文献１のＣＦ－ＤＡＢ回路と同様である。

【0016】

第１ブリッジ１０は、半導体スイッチング素子（以下、単に、「スイッチング素子」とも称する）Ｑ１１Ｈ及びＱ１１Ｌによって構成されるレグ１１と、スイッチング素子Ｑ１２Ｈ，Ｑ１２Ｌによって構成されるレグ１２とを含む。尚、本実施の形態において、各スイッチング素子は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）及びＭＯＳＦＥＴ（Metal-oxide-Semiconductor Field-effect Transistor）等によって構成することができる。各スイッチング素子は、外付け素子として、或いは、内蔵素子として、還流経路を形成するための逆並列ダイオード（還流ダイオード）を含んでいる。

【0017】

レグ１１を構成するスイッチング素子Ｑ１１Ｈ及びＱ１１Ｌは、ノードＮ１１を介して、１次側の高電圧側の電力線ＰＬ１及び低電圧側の電力線ＮＬ１の間に直列接続される。レグ１２を構成するスイッチング素子Ｑ１２Ｈ及びＱ１２Ｌは、ノードＮ１２を介して、電力線ＰＬ１及び電力線ＮＬ１の間に直列接続される。レグ１１及び１２は「第１レグ」の一実施例に対応し、ノードＮ１１，Ｎ１２の各々は「中間ノード」に対応する。又、電力線ＰＬ１は「第１の電力線」の一実施例に対応し、電力線ＮＬ１は「第２の電力線」の一実施例に対応する。

【0018】

図１の構成例では、コンデンサＣ１は、電力線ＰＬ１及び電力線ＮＬ１の間に接続される。即ち、コンデンサＣ１の電圧は、電力線ＰＬ１及びＮＬ１の間の直流電圧と等しい。蓄電池１は、ノードＮｉ及び電力線ＮＬ１の間に接続される。リアクトルＬ１は、ノードＮｉ（即ち、蓄電池１の正極）と、レグ１１のノードＮ１１との間に接続される。リアクトルＬ２は、ノードＮｉと、レグ１２のノードＮ１２との間に接続される。リアクトルＬＴは、ノードＮ１１及びＮ１２の間に、トランス３０の１次巻線３０ｐと直列接続される。リアクトルＬ１及びＬ２は、「複数のリアクトル」の一実施例に対応する。

【0019】

尚、リアクトルＬＴについては、１次巻線３０ｐ及び２次巻線３０ｓの磁気結合の漏れインダクタンスによって構成されてもよい。リアクトルＬ１及びＬ２は、部品点数削減のために、磁性体部品を共通化する様に構成されてもよい。例えば、共通の磁性体コアに２個のコイルが巻回された、疎結合インダクタによって、リアクトルＬ１，Ｌ２を構成することができる。尚、リアクトルＬ１及びＬ２を共通化すると、第１ブリッジ１０の出力端電圧に相当する、ノードＮ１１及びＮ１２の間の電圧ＶＴｒｐから見た、リアクトルＬ１及びＬ２のインピーダンス値を大きくする効果も生じる。

【0020】

尚、図１中の矢印で示される様に、リアクトルＬ１を流れるリアクトル電流ＩＬ１及び、リアクトルＬ２を流れるリアクトル電流ＩＬ２については、蓄電池１の放電方向を正方向（正電流）とし、蓄電池１の充電方向を負方向（負電流）と定義する。

【0021】

第２ブリッジ２０は、スイッチング素子Ｑ２１Ｈ及びＱ２１Ｌによって構成されるレグ２１と、スイッチング素子Ｑ２２Ｈ，Ｑ２２Ｌによって構成されるレグ２２とを含む。レグ２１を構成するスイッチング素子Ｑ２１Ｈ及びＱ２１Ｌは、ノードＮ２１を介して、２次側の高電圧側の電力線ＰＬ２及び低電圧側の電力線ＮＬ２の間に直列接続される。レグ２２を構成するスイッチング素子Ｑ２２Ｈ及びＱ２２Ｌは、ノードＮ２２を介して、電力線ＰＬ２及び電力線ＮＬ２の間に直列接続される。レグ２１及び２２は「第２レグ」の一実施例に対応し、ノードＮ２１，Ｎ２２の各々は「中間ノード」に対応する。又、電力線ＰＬ２は「第３の電力線」の一実施例に対応し、電力線ＮＬ２は「第４の電力線」の一実施例に対応する。

【0022】

以下では、スイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌ，Ｑ２１Ｌ，Ｑ２２Ｌの各々について、「低電圧側のスイッチング素子」とも称し、スイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈ，Ｑ２１Ｈ，Ｑ２２Ｈの各々について、「高電圧側のスイッチング素子」とも称することとする。

【0023】

負荷２は、電力線ＰＬ２及びＮＬ２と接続される。コンデンサＣ２は、電力線ＰＬ２及びＮＬ２の間に、負荷２と並列に接続される。トランス３０の２次巻線３０ｓは、ノードＮ２１及びＮ２２の間に接続される。ノードＮ２１及びＮ２２の間の電圧ＶＴｒｓは、第２ブリッジ２０の出力端電圧に相当する。

【0024】

電力変換装置１００では、蓄電池１の充電又は放電を伴って、コンデンサＣ１の直流電圧Ｖ１及びコンデンサＣ２の直流電圧Ｖ２を、電圧指令値ＶＲＥＦ１及びＶＲＥＦ２に維持する電圧制御が行われる。電圧指令値ＶＲＥＦ１は、電力線ＰＬ１及びＮＬ１の間の直流電圧を制御するための指令値であり、電圧指令値ＶＲＥＦ２は、電力線ＰＬ２及びＮＬ２の間の直流電圧を制御するための指令値である。実施の形態１では、直流電圧Ｖ１及び直流電圧Ｖ２が、「第１の直流電圧」及び「第２の直流電圧」にそれぞれ対応する。

【0025】

尚、蓄電池１の充放電電力は直接指示されないが、負荷２の直流電圧Ｖ２が電圧指令値ＶＲＥＦ２よりも低い場合には、蓄電池１から負荷２への電力伝送動作（以下、放電動作とも称する）を伴って上記電圧制御が行われることになるので、蓄電池からの放電電力が生じる。一方で、直流電圧Ｖ２が電圧指令値ＶＲＥＦ２よりも高い場合には、負荷２から蓄電池１への電力伝送動作（以下、充電動作とも称する）を伴って上記電圧制御が行われることになるので、蓄電池１の充電電力が生じる。

【0026】

制御演算部５０は、コンデンサＣ１及びＣ２に対応して設けられた電圧センサ（図示せず）によって検出された直流電圧Ｖ１及びＶ２を、電圧指令値ＶＲＥＦ１及びＶＲＥＦ２にそれぞれ制御するための第１制御指令値ＲＥＦ１及び第２制御指令値ＲＥＦ２を演算する。尚、制御演算部５０には、蓄電池１に設けられた電圧センサ（図示せず）によって検出された、蓄電池１の出力電圧（以下、バッテリ電圧と称する）ＶＢＡＴが更に入力される。

【0027】

ゲート信号生成部６０は、制御演算部５０によって求められた第１制御指令値ＲＥＦ１及び第２制御指令値ＲＥＦ２に基づき、第１ブリッジ１０のゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌと、第２ブリッジ２０のゲート信号Ｓ２１Ｈ，Ｓ２１Ｌ，Ｓ２２Ｈ，Ｓ２２Ｌとを生成する。第１ブリッジ１０のスイッチング素子Ｑ１１Ｈ，Ｑ１１Ｌ，Ｑ１２Ｈ，Ｑ１２Ｌは、ゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌにそれぞれ従ってオンオフ制御（スイッチング制御）される。同様に、スイッチング素子Ｑ２１Ｈ，Ｑ２１Ｌ，Ｑ２２Ｈ，Ｑ２２Ｌは、ゲート信号Ｓ２１Ｈ，Ｓ２１Ｌ，Ｓ２２Ｈ，Ｓ２２Ｌにそれぞれ従ってオンオフ制御（スイッチング制御）される。具体的には、スイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌ，Ｑ２１Ｌ，Ｑ２２Ｌ，Ｑ１１Ｈ，Ｑ１２Ｈ，Ｑ２１Ｈ，Ｑ２２Ｈの各々は、ゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌ，Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈにそれぞれに従って、対応のゲート信号のＨレベル期間にオンされる一方で、Ｌレベル期間にオフされるものとする。以下に説明する様に、制御演算部５０及びゲート信号生成部６０によって、「制御回路」の一実施例が構成される。

【0028】

（放電動作時の制御及び回路動作）
まず、電力変換装置１００の放電動作時の制御及び動作波形例について、図２及び図３を用いて説明する。

【0029】

図２には、実施の形態１に係る電力変換装置の放電動作時の制御動作を説明するブロック図が示される。

【0030】

図２を参照して、制御演算部５０は、偏差演算部５２，５６と、制御器５４，５８と、リミッタ５５とを有する。偏差演算部５２は、電圧指令値ＶＲＥＦ１に対する直流電圧Ｖ１（検出値）の電圧偏差ΔＶ１を算出する（ΔＶ１＝ＶＲＥＦ１－Ｖ１）。同様に、偏差演算部５２は、電圧指令値ＶＲＥＦ２に対する直流電圧Ｖ２（検出値）の電圧偏差ΔＶ２を算出する（ΔＶ２＝ＶＲＥＦ２－Ｖ２）。

【0031】

制御器５４は、電圧偏差ΔＶ１に対する所定の制御演算によって、第１制御指令値ＲＥＦ１を生成する。例えば、制御器５４は、電圧偏差ΔＶ１に制御ゲインＫａを乗算する比例（Ｐ）制御によって、第１制御指令値ＲＥＦ１を生成する。第１制御指令値ＲＥＦ１は、リミッタ５５によって、最小値が０になる様に制限される。即ち、制御器５４の出力値が負値であったときには、ＶＲＥＦ１＝０に設定される。これにより、電圧指令値ＶＲＥＦ１よりも直流電圧Ｖ１が高いときには、ＲＥＦ１＝０に設定される。

【0032】

制御器５８は、電圧偏差ΔＶ２に対する所定の制御演算によって、第２制御指令値ＲＥＦ２を生成する。例えば、制御器５８は、電圧偏差ΔＶ２に制御ゲインＫｂを乗算する比例（Ｐ）制御によって、第２制御指令値ＲＥＦ２を生成する。尚、制御器５４，５８については、比例（Ｐ）制御に限定されず、比例積分（ＰＩ）制御等の任意の制御演算を行う様に構成することができる。

【0033】

ゲート信号生成部６０は、キャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２と、コンパレータＣＭＰ１１，ＣＭＰ１２，ＣＭＰ２１，ＣＭＰ２２と、デューティ比演算部７０と、ロジック部ＬＧ１１，ＬＧ１２，ＬＧ２１，ＬＧ２２とを含む。

【0034】

放電動作時において、ゲート信号生成部６０では、制御演算部５０からの第１制御指令値ＲＥＦ１を低電圧側のデューティ比ＤＬとして、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌが生成される。低電圧側のデューティ比ＤＬは、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌ，Ｑ２１Ｌ，Ｑ２２Ｌでの、スイッチング周期に対するオン期間の時間比で定義される。

【0035】

放電動作時における低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌは、キャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２と、コンパレータＣＭＰ１１，ＣＭＰ１２，ＣＭＰ２１，ＣＭＰ２２とによって生成される。

【0036】

キャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２は、同一周波数のキャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２を生成する。一般的に、キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２には、三角波又はのこぎり波等の周期的な電圧波形が用いられる。キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２の間には、初期位相の個別設定によって、位相差が設定される。具体的には、キャリア波ＣＷ１１とキャリア波ＣＷ１２とは互いに逆位相（位相差１８０［ｄｅｇ］）であり、キャリア波ＣＷ２１及びキャリア波ＣＷ２２の間にも１８０［ｄｅｇ］の位相差が設けられる。

【0037】

この結果、第１ブリッジ１０において、レグ１１のスイッチング動作と、レグ１２のスイッチング動作との間には、１８０［ｄｅｇ］の位相差が設けられる。同様に、第２ブリッジ２０においても、レグ２１のスイッチング動作と、レグ２２のスイッチング動作との間には、１８０［ｄｅｇ］の位相差が設けられる。これにより、第１ブリッジ１０及び第２ブリッジ２０は、ＤＡＢ回路として動作することができる。

【0038】

更に、第１ブリッジ１０に対応するキャリア波ＣＷ１１及びＣＷ１２と、第２ブリッジ２０に対応するキャリア波ＣＷ２１及びＣＷ２２との間には、それぞれ位相差φ［ｄｅｇ］が設けられる。又、キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２の各々のピーク・トゥ・ピークは、デューティ比ＤＬ，ＤＨの０～１．０に対応する。

【0039】

ゲート信号生成部６０では、制御演算部５０からの第２制御指令値ＲＥＦ２を、当該位相差φ［ｄｅｇ］として、第２ブリッジ２０に対応するキャリア波ＣＷ２１及びＣＷ２２の位相が調整される。

【0040】

公知の様に、ＤＡＢ回路では、第１ブリッジ１０及び第２ブリッジ２０の間のスイッチング動作の位相差の方向（進み／遅れ）によって、ＤＡＢ回路としての第１ブリッジ１０及び第２ブリッジ２０の間の電力伝送の方向が制御される。更に、伝送される電力については、スイッチング周波数及び位相差の量によって制御される。具体的には、同一のスイッチング周波数の下では、位相差の量が大きい程、伝送される電力（絶対値）は大きくなり、同一の位相差の下では、スイッチング周波数が低い程（即ち、スイッチング周期が長い程）、伝送される電力（絶対値）は大きくなることが知られている。

【0041】

直流電圧Ｖ２が電圧指令値ＶＲＥＦ２より低い場合には、ΔＶ２＞０、及び、ＲＥＦ２＞０となることで、位相差φ＞０、即ち、第２ブリッジ２０のスイッチング動作の位相が、第１ブリッジ１０のスイッチング動作の位相よりも遅れることになる。この結果、第１ブリッジ１０から第２ブリッジ２０へ電力が伝送されることにより、直流電圧Ｖ２は、電圧指令値ＶＲＥＦ２へ向けて上昇することができる。この際に、ΔＶ２の絶対値が大きい程、位相差φによる位相遅れ量も大きく設定されて、第１ブリッジ１０から第２ブリッジ２０へ伝送される電力も大きくなる。

【0042】

コンパレータＣＭＰ１１は、第１制御指令値ＲＥＦ１（低電圧側のデューティ比ＤＬ）とキャリア波ＣＷ１１との電圧比較に従って、ゲート信号Ｓ１１Ｌを生成する。具体的には、ＲＥＦ１＞ＣＷ１１の期間では、ゲート信号Ｓ１１Ｌはハイレベル（以下「Ｈレベル）」に設定され、ＲＥＦ１≦ＣＷ１１の期間では、ゲート信号Ｓ１１Ｌはローレベル（以下「Ｌレベル」に設定される。

【0043】

同様の電圧比較によって、コンパレータＣＭＰ１２は、低電圧側のデューティ比ＤＬとキャリア波ＣＷ１２との電圧比較に従って、ゲート信号Ｓ１２Ｌを生成する。又、コンパレータＣＭＰ２１は、低電圧側のデューティ比ＤＬとキャリア波ＣＷ２１との電圧比較に従って、ゲート信号Ｓ２１Ｌを生成し、コンパレータＣＭＰ２２は、低電圧側のデューティ比ＤＬとキャリア波ＣＷ２２との電圧比較に従って、ゲート信号Ｓ２２Ｌを生成する。

【0044】

これにより、ゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌの各々は、直流電圧Ｖ１を電圧指令値ＶＲＥＦ１に制御するための第１制御指令値ＲＥＦ１に従った、オン期間長を有する様に生成される。更に、第１ブリッジ１０のゲート信号Ｓ１１Ｌ及びＳ１２Ｌと、第２ブリッジ２０のゲート信号Ｓ２１Ｌ及びＳ２２との間には、直流電圧Ｖ２を電圧指令値ＶＲＥＦ２に制御するための第２制御指令値ＲＥＦ２に従って位相差φが設定される。

【0045】

一方で、放電動作時における高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈは、デューティ比演算部７０によって演算された第３制御指令値ＲＥＦ３を高電圧側のデューティ比ＤＨとして生成される。高電圧側のデューティ比ＤＨについても、高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈ，Ｑ２１Ｈ，Ｑ２２Ｈでの、スイッチング周期に対するオン期間の時間比で定義される。

【0046】

デューティ比演算部７０は、放電動作時には、低電圧側のデューティ比ＤＬ（第１制御指令値ＲＥＦ１）、直流電圧Ｖ１、及び、バッテリ電圧ＶＢＡＴを用いて、リアクトル電流ＩＬ１，ＩＬ２が電流不連続モードとなる様に高電圧側のデューティ比ＤＨを演算する。ここでは、リアクトルＬ１，Ｌ２が同一のインダクタンス値Ｌを有するものとして、リアクトル電流ＩＬ１，ＩＬ２を包括化したリアクトル電流ＩＬの演算によって、高電圧側のデューティ比ＤＨの算出手法を説明する。

【0047】

上述の様に、第１ブリッジ１０において、低電圧側のデューティ比ＤＬに従った、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌのオン期間では、リアクトルＬ１，Ｌ２の両端にはバッテリ電圧ＶＢＡＴが印加される。低電圧側のスイッチング素子のオン期間では、リアクトルにエネルギが蓄積される。

【0048】

従って、放電動作の当該期間でのリアクトル電流ＩＬ（ＩＬ＞０）は、（ＶＢＡＴ／Ｌ）の傾きで上昇することになる。このため、デューティ比ＤＬに従って低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌがオフするタイミングにおいて、リアクトル電流ＩＬは、当該スイッチング周期内での最大値（最大電流ＩＬｍａｘ）に達する。この最大電流ＩＬｍａｘは、スイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌのオン開始タイミングでのＩＬ＝０とすると、スイッチング周期長Ｔｓ（キャリア波の周波数に相当するスイッチング周波数ｆｓの逆数、即ち、Ｔｓ＝１／ｆｓ）を用いて、下記の式（１）で示される。

【0049】

ＩＬｍａｘ＝（ＶＢＡＴ／Ｌ）×ＤＬ×Ｔｓ …（１）
次に、第１ブリッジ１０において、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌのオフ後に設けられる、高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈのオン期間では、リアクトルＬ１，Ｌ２の両端には、負電圧となる（ＶＢＡＴ－Ｖ１）が印加される。従って、当該オン期間でのリアクトル電流ＩＬは、ＩＬ＝ＩＬｍａｘを初期値として、（ＶＢＡＴ－Ｖ１）／Ｌの傾きで低下することになる。この期間では、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌのオン期間にリアクトルＬ１，Ｌ２に蓄積されたエネルギと、蓄電池１からのエネルギとが電力線ＰＬ１に供給されることで、Ｖ１＞ＶＢＡＴとなる昇圧機能が実現される。

【0050】

高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈは、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌのオフ後において、リアクトル電流ＩＬがゼロに低下するまでの間オンされる様に、言い換えると、ちょうど、ＩＬ＝０となったタイミングでオフされるようにスイッチング制御される。このタイミングで高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈをオフすることにより、リアクトルＬ１，Ｌ２に負電流が流れる経路を遮断できるため、電流不連続モードが実現できる。更に、リアクトル電流ＩＬがゼロに低下するまでの間に高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈのオン期間を設けることで、リアクトル電流ＩＬ１，ＩＬ２が減少する期間中にも、コンデンサＣ１（電力線ＰＬ１）からトランス３０への電力伝送経路を確保することができる。

【0051】

高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈのオン期間をこの様に設定するためには、高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈのオン期間終了時点におけるリアクトル電流ＩＬ０＝０とすることが必要である。まず、ＩＬ０は、高電圧側のデューティ比ＤＨを用いて、下記の式（２）で示される。

【0052】

ＩＬ０＝ＩＬｍａｘ＋ＤＨ×Ｔｓ×（ＶＢＡＴ－Ｖ１）／Ｌ …（２）
式（１），（２）より、ＩＬ０＝０となるデューティ比ＤＨは、下記の式（３）で与えられることが理解される。

【0053】

ＤＨ＝ＤＬ×ＶＢＡＴ／（Ｖ１－ＶＢＡＴ） …（３）
デューティ比演算部７０は、上記式（３）に従って、第３制御指令値ＲＥＦ３、即ち、高電圧側のデューティ比ＤＨを算出する。

【0054】

ロジック部ＬＧ１１は、コンパレータＣＭＰ１１によって生成された低電圧側のスイッチング素子Ｑ１１Ｌのゲート信号Ｓ１１Ｌと、第３制御指令値ＲＥＦ３（ＲＥＦ３＝ＤＨ）とに従って、高電圧側のスイッチング素子Ｑ１１Ｈのゲート信号Ｓ１１Ｈを生成する。具体的には、ロジック部ＬＧ１１は、ゲート信号Ｓ１１ＬがＨレベルからＬレベルに遷移したタイミングを起点として、デューティ比ＤＨに従った時間長（ＤＨ×Ｔｓ）のＨレベル期間が設けられる様に、ゲート信号Ｓ１１Ｈを生成する。

【0055】

同様のロジックで、ロジック部ＬＧ１２は、コンパレータＣＭＰ１２によるゲート信号Ｓ１２Ｌと、第３制御指令値ＲＥＦ３（ＲＥＦ３＝ＤＨ）とに従って、ゲート信号Ｓ１２Ｈを生成する。又、ロジック部ＬＧ２１は、コンパレータＣＭＰ２１によるゲート信号Ｓ２１Ｌと、第３制御指令値ＲＥＦ３（ＲＥＦ３＝ＤＨ）とに従って、ゲート信号Ｓ２１Ｈを生成し、ロジック部ＬＧ２２は、コンパレータＣＭＰ２２によるゲート信号Ｓ２２Ｌと、第３制御指令値ＲＥＦ３（ＲＥＦ３＝ＤＨ）とに従って、ゲート信号Ｓ２２Ｈを生成する。

【0056】

この様に高電圧側のデューティ比ＤＨを設定すると、放電動作時における直流電圧Ｖ１の制御によって低電圧側のデューティ比ＤＬが小さい値に設定されても、リアクトル電流ＩＬ＝０となった時点で、高電圧側のスイッチング素子をターンオフすることができる。即ち、リアクトル電流ＩＬが負値となる前に高電圧側のスイッチング素子をターンオフすることで、リアクトル電流ＩＬ＝０となる期間が継続される電流不連続モードで、リアクトル電流ＩＬ（ＩＬ１，ＩＬ２）を制御することが可能となる。

【0057】

即ち、放電動作時には、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌが、第１制御指令値ＲＥＦ１に従ってＰＷＭ制御される一方で、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈは、電流不連続モードの導入と電力伝送との両立のためにスイッチング制御される。

【0058】

図３には、図２によって生成されたゲート信号による電力変換装置１００の放電動作時の動作例を説明するシミュレーション波形図が示される。

【0059】

図３に示される様に、放電動作時には、第１ブリッジ１０から第２ブリッジ２０への伝送電力Ｐ１２は正値である（Ｐ１２＞０）。又、コンデンサＣ１の直流電圧Ｖ１は、電圧指令値ＶＲＥＦ１に従って一定に制御されている。

【0060】

第１ブリッジ１０及び第２ブリッジ２０において、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２ＬのＨレベル期間長は、直流電圧Ｖ１を制御するためのデューティ比ＤＬ（第１制御指令値ＲＥＦ１）に従って設定されている。更に、図２で説明した、キャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２での初期位相の位相差φ［ｄｅｇ］に第２制御指令値ＲＥＦ２が反映される。

【0061】

放電動作時には、Ｐ１２＞０より、ＲＥＦ２＞０（φ＞０）であるので、第２ブリッジ２０のゲート信号Ｓ２１Ｌ，Ｓ２２Ｌの位相は、第１ブリッジ１０のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌの位相よりも遅れている。

【0062】

高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈは、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２ＬがＨレベルからＬレベルに遷移してから、高電圧側のデューティ比ＤＨに従った期間長だけＨレベルに設定される。図３にも示される様に、各レグ１１，１２，２１，２２において、低電圧側のゲート信号がＬレベルに変化するタイミングから、高電圧側のゲート信号がＨレベルに変化するタイミングの間には、両方のゲート信号がＬレベルに設定される、所謂、デッドタイムが一般的に設けられる。

【0063】

この様な、ゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌ，Ｓ２１Ｈ，Ｓ２１Ｌ，Ｓ２２Ｈ，Ｓ２２Ｌに従って第１ブリッジ１０及び第２ブリッジ２０が動作したときの、第１ブリッジ１０及び第２ブリッジ２０の出力端電圧ＶＴｒｐ，ＶＴｒｓ、トランス３０の１次巻線３０ｐ及び２次巻線をそれぞれ流れるトランス電流ＩＴｒｐ及びＩＴｒｓ、並びに、リアクトル電流ＩＬ１，ＩＬ２の波形図が、図３には更に示される。

【0064】

出力端電圧ＶＴｒｐ，ＶＴｒｓは、ゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌ，Ｓ２１Ｈ，Ｓ２１Ｌ，Ｓ２２Ｈ，Ｓ２２ＬのＨ／Ｌの組み合わせであるスイッチングパターンに従って逐次変化する。又、図３のシミュレーション波形では、トランス３０については、理想トランス（励磁インダクタンスが無限大）、かつ、巻数比＝１：１としたので、ほぼＩＴｒｐ＝ＩＴｒｓとなっている。

【0065】

リアクトル電流ＩＬ１は、ゲート信号Ｓ１１ＬのＨレベル期間に上昇（絶対値が増加）し、ゲート信号Ｓ１１ＨのＨレベル期間に低下（絶対値が減少）する。式（３）に従って、デューティ比ＤＨを設定することにより、ゲート信号Ｓ１１ＨがＨレベルからＬレベルに変化する時点においてＩＬ１＝０であり、以降のリアクトル電流ＩＬ１に電流不連続期間を設けることができる。

【0066】

同様に、リアクトル電流ＩＬ２は、ゲート信号Ｓ１２ＬのＨレベル期間に上昇（絶対値が増加）し、ゲート信号Ｓ１２ＨのＨレベル期間に低下（絶対値が減少）する。式（３）に従って、デューティ比ＤＨを設定することにより、ゲート信号Ｓ１２ＨがＨレベルからＬレベルに変化する時点ではＩＬ２＝０であり、以降のリアクトル電流ＩＬ２に電流不連続期間を設けることができる。

【0067】

この結果、本実施の形態に係る電力変換装置では、放電動作時において、高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈ，Ｑ２１Ｈ，Ｑ２２Ｈを停止（オフに固定）することなく、オン期間を設けた上で、リアクトル電流ＩＬ１，ＩＬ２を電流不連続モードで制御することが可能となる。

【0068】

更に高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈのオン期間を設けることで、当該オン期間のうち、対角のスイッチング素子Ｑ１２Ｌ，Ｑ１１Ｌ（低電圧側）のオン期間期間においてトランス電流ＩＴｒｓ，ＩＴｒｐが発生している。これにより、第１ブリッジ１０から第２ブリッジ２０への電力伝送、言い換えると、コンデンサＣ１からトランス３０へ経由して負荷２（コンデンサＣ２）への電力伝送が行われることが理解される。

【0069】

これに対して、高電圧側のスイッチング素子Ｑ１１Ｈ，Ｑ１２Ｈを停止（オフ固定）することで電流不連続モードを設ける場合には、リアクトル電流ＩＬ１，ＩＬ２の絶対値が減少する期間において、第１ブリッジ１０から第２ブリッジ２０への電力伝送ができなくなる。

【0070】

この様に、本実施の形態に係る電力変換装置によれば、低出力時における導通損失の抑制のための電流不連続モードの導入と、電力伝送動作の確保とを両立することが可能な第１ブリッジ１０及び第２ブリッジ２０のスイッチング制御が可能となる。

【0071】

（充電動作時の制御及び回路動作）
次に、電力変換装置１００の充電動作時の制御及び動作波形例について、図４及び図５を用いて説明する。

【0072】

図４を参照して、制御演算部５０は、充電動作時には、制御器５４の出力値に「－１」を乗算する乗算器５４ｘが更に設けられた態様で、第１制御指令値ＲＥＦ１を生成する。即ち、充電動作における第１制御指令値ＲＥＦ１は、放電動作時とは反対に、直流電圧Ｖ１よりも電圧指令値ＶＲＥＦ１が高いときに、ＲＥＦ１＝０に制限される様に演算される。

【0073】

一方で、電圧偏差ΔＶ２は、放電動作時と同様に、ΔＶ２＝ＶＲＥＦ２－Ｖ２によって算出される。即ち、充電動作においても、第１制御指令値ＲＥＦ１は、直流電圧Ｖ１を電圧指令値ＶＲＥＦ１に制御するための指令値であり、第２制御指令値ＲＥＦ２は、直流電圧Ｖ２を電圧指令値ＶＲＥＦ２に制御するための指令値である。

【0074】

直流電圧Ｖ２が電圧指令値ＶＲＥＦ２より高い場合には、ΔＶ２＜０、及び、ＲＥＦ２＜０となることで、位相差φ＜０、即ち、第２ブリッジ２０のスイッチング動作の位相が、第１ブリッジ１０のスイッチング動作の位相よりも進むことになる。この結果、第２ブリッジ２０から第１ブリッジ１０へ電力が伝送されることにより、直流電圧Ｖ２は、電圧指令値ＶＲＥＦ２へ向けて低下することができる。この際に、ΔＶ２の絶対値が大きい程、位相差φによる位相進み量も大きく設定されて、第２ブリッジ２０から第１ブリッジ１０へ伝送される電力も大きくなる。

【0075】

充電動作時には、ゲート信号生成部６０において、制御演算部５０からの第１制御指令値ＲＥＦ１を高電圧側のデューティ比ＤＨとして、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈが生成される。尚、第２制御指令値ＲＥＦ２は、放電動作時と同様に、第１ブリッジ１０に対応するキャリア波ＣＷ１１，ＣＷ１２に対する、第２ブリッジ２０に対応するキャリア波ＣＷ２１，ＣＷ２２の位相差φ［ｄｅｇ］として、キャリア波生成器ＣＧ２１，ＣＧ２２に与えられる。

【0076】

従って、コンパレータＣＭＰ１１，ＣＭＰ１２，ＣＭＰ２１，ＣＭＰ２２は、第１制御指令値ＲＥＦ１（高電圧側のデューティ比ＤＨ）と、図２と同様のキャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２のそれぞれとを電圧比較することによって、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈを生成する。

【0077】

充電動作時における低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌは、デューティ比演算部７０によって演算された第３制御指令値ＲＥＦ３を低電圧側のデューティ比ＤＬとして生成される。

【0078】

リアクトル電流ＩＬ＜０である充電動作時には、上述の式（１），（２）は、負電流での最大値となる最小電流ＩＬｍｉｎ（ＩＬｍｉｎ＜０）を用いて、下記の式（４），（５）に変形されることになる。

【0079】

ＩＬｍｉｎ＝（ＶＢＡＴ－Ｖ１）×ＤＨ×Ｔｓ …（４）
ＩＬ０＝ＩＬｍｉｎ＋（ＶＢＡＴ／Ｌ）×ＤＬ×Ｔｓ …（５）
式（４），（５）より、ＩＬ０＝０となるデューティ比ＤＬは、下記の式（６）で与えられることが理解される。

【0080】

ＤＬ＝ＤＨ×（Ｖ１－ＶＢＡＴ）／ＶＢＡＴ …（６）
従って、放電動作時には、デューティ比演算部７０は、上記式（６）に従って、第３制御指令値ＲＥＦ３、即ち、低電圧側のデューティ比ＤＬを算出する。

【0081】

そして、ロジック部ＬＧ１１，ＬＧ１２，ＬＧ２１，ＬＧ２２は、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈと、第３制御指令値ＲＥＦ３（低電圧側のデューティ比ＤＬ）とに基づいて、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌを生成する。

【0082】

具体的には、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２ＨのそれぞれのＨレベルからＬレベルへの遷移タイミングを起点として、デューティ比ＤＬに従った時間長（ＤＬ×Ｔｓ）のＨレベル期間が設けられる様に、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌは生成される。

【0083】

この様に、充電動作時には、放電動作時とは逆に、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈが、第１制御指令値ＲＥＦ１に従ってＰＷＭ制御される一方で、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌは、電流不連続モードの導入と電力伝送との両立のためにスイッチング制御される。

【0084】

図５には、図４によって生成されたゲート信号による電力変換装置１００の充電動作時の動作例を説明するシミュレーション波形図が示される。

【0085】

図５に示される様に、充電動作時には、第１ブリッジ１０から第２ブリッジ２０への伝送電力Ｐ１２は負値である（Ｐ１２＜０）。又、コンデンサＣ１の直流電圧Ｖ１は、電圧指令値ＶＲＥＦ１に従って一定に制御されている。

【0086】

第１ブリッジ１０及び第２ブリッジ２０において、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２ＨのＨレベル期間長は、直流電圧Ｖ１を制御するためのデューティ比ＤＨ（第１制御指令値ＲＥＦ１）に従って設定されている。

【0087】

充電動作時には、Ｐ１２＜０より、ＲＥＦ２＜０（φ＜０）であるので、図４でのキャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２での初期位相の位相差φ［ｄｅｇ］に第２制御指令値ＲＥＦ２が反映されることよって、第２ブリッジ２０のゲート信号Ｓ２１Ｈ，Ｓ２２Ｈの位相は、第１ブリッジ１０のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈの位相よりも進んでいる。

【0088】

低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌは、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２ＨがＨレベルからＬレベルに遷移してから、低電圧側のデューティ比ＤＬに従った期間長だけＨレベルに設定される。充電動作時においても、各レグ１１，１２，２１，２２において、高電圧側のゲート信号がＬレベルに変化するタイミングから、低電圧側のゲート信号がＨレベルに変化するタイミングの間には、デッドタイムが一般的に設けられる。

【0089】

図５においても、図３（放電動作時）と同様の第１ブリッジ１０及び第２ブリッジ２０の出力端電圧ＶＴｒｐ，ＶＴｒｓ、トランス３０の１次巻線３０ｐ及び２次巻線をそれぞれ流れるトランス電流ＩＴｒｐ及びＩＴｒｓ、並びに、リアクトル電流ＩＬ１，ＩＬ２の波形図が更に示される。

【0090】

リアクトル電流ＩＬ１は、ゲート信号Ｓ１１ＨのＨレベル期間に低下（絶対値が増加）し、ゲート信号Ｓ１１ＬのＨレベル期間に上昇（絶対値が減少）する。式（６）に従って、デューティ比ＤＬを設定することにより、ゲート信号Ｓ１１ＬがＨレベルからＬレベルに変化する時点においてＩＬ１＝０であり、以降のリアクトル電流ＩＬ１に電流不連続期間を設けることができる。

【0091】

同様に、リアクトル電流ＩＬ２は、ゲート信号Ｓ１２ＨのＨレベル期間に低下（絶対値が増加）し、ゲート信号Ｓ１２ＬのＨレベル期間に上昇（絶対値が減少）する。式（６）に従って、デューティ比ＤＬを設定することにより、ゲート信号Ｓ１２ＬがＨレベルからＬレベルに変化する時点ではＩＬ２＝０であり、以降のリアクトル電流ＩＬ２に電流不連続期間を設けることができる。

【0092】

この結果、本実施の形態に係る電力変換装置では、充電動作時において、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌ，Ｑ２１Ｌ，Ｑ２２Ｌを停止（オフに固定）することなく、オン期間を設けた上で、リアクトル電流ＩＬ１，ＩＬ２を電流不連続モードで制御することが可能となる。

【0093】

更に、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌのオン期間を設けることで、当該オン期間のうち、対角のスイッチング素子Ｑ１２Ｈ，Ｑ１２Ｈ（低電圧側）のオン期間期間においてトランス電流ＩＴｒｓ，ＩＴｒｐが発生している。これにより、第２ブリッジ２０から第１ブリッジ１０への電力伝送、言い換えると、負荷２（コンデンサＣ２）からトランス３０へ経由して蓄電池１への電力伝送が行われることが理解される。

【0094】

これに対して、低電圧側のスイッチング素子Ｑ１１Ｌ，Ｑ１２Ｌを停止することで電流不連続モードを設ける場合には、リアクトル電流ＩＬ１，ＩＬ２の低下期間において、第１ブリッジ１０から第２ブリッジ２０への電力伝送ができなくなる。

【0095】

以上説明した様に、実施の形態１に係る電力変換装置の制御動作によれば、放電動作時及び充電動作時の両方において、低出力時における導通損失の抑制のための電流不連続モードの導入と、電力伝送動作の確保とを両立するための第１ブリッジ１０及び第２ブリッジ２０のスイッチング制御の導入によって、電力変換性能を向上することができる。

【0096】

尚、ゲート信号生成部６０は、制御演算部５０からの第１制御指令値ＲＥＦ１及び第２制御指令値ＲＥＦ２に従って、放電動作時には図２の制御動作を実行する一方で、充電動作時には図４の制御動作を実行するための、制御動作の切替機能を有する様に構成される。例えば、電圧偏差ΔＶ２の極性（正／負）に応じて、放電動作時（ΔＶ２≧０）及び充電動作時（ΔＶ２＜０）の制御動作を切り替えることができる。或いは、直流電圧Ｖ１及びＶ２に比較に従って、Ｖ１＞Ｖ２のときには、放電動作時の制御を行う一方で、Ｖ１≦Ｖ２のときには、充電動作時の制御を行う様に、ゲート信号生成部６０を構成することも可能である。

【0097】

実施の形態１の変形例．
実施の形態１では、制御演算部５０による第２制御指令値ＲＥＦ２をキャリア波の位相差φ［ｄｅｇ］に反映する制御例を説明したが、第２制御指令値ＲＥＦ２をキャリア波の周波数に反映することも可能である。

【0098】

図６は、実施の形態１の変形例に係る電力変換装置の放電動作時の制御動作を説明するブロック図である。

【0099】

図６を参照して、実施の形態１に係る変形例では、制御演算部５０において、直流電圧Ｖ２を電圧指令値ＶＲＥＦ２に制御するための第２制御指令値ＲＥＦ２は、キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２の周波数変化量ｄｆとして算出される。周波数変化量ｄｆは、放電動作時、即ち、ΔＶ２＞０のときには、正値として得られる（ｄｆ＞０）。一方で、第１制御指令値ＲＥＦ１は、実施の形態１（図２）と同様に算出される。

【0100】

ゲート信号生成部６０は、図２の構成に加えて、キャリア周波数設定部６５を更に含む。キャリア周波数設定部６５は、予め定められた基準周波数ｆａから、周波数変化量ｄｆを減算することによって、キャリア周波数ｆｃｗを算出する。

【0101】

実施の形態１の変形例では、キャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２の各々は、キャリア周波数設定部６５によって設定されたキャリア周波数ｆｃｗを有するキャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２を生成する。即ち、キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２の周期（１／ｆｃｗ）は、第２制御指令値ＲＥＦ２に従って可変となる。

【0102】

これに対して、実施の形態１の変形例では、キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２の互いの位相差は固定される。具体的には、第２ブリッジ２０に対応するキャリア波ＣＷ２１及びＣＷ２２の位相は、第１ブリッジ１０に対応するキャリア波ＣＷ１１及びＣＷ１２の位相に対して、基準位相φａだけ遅れる様に固定される。即ち、実施の形態１の変形例では、第１ブリッジ１０及び第２ブリッジ２０の間の位相差φ［ｄｅｇ］は、第２制御指令値ＲＥＦ２に依存しない一定値に固定される（放電動作時には、φ＝＋φａ）。

【0103】

コンパレータＣＭＰ１１，ＣＭＰ１２，ＣＭＰ２１，ＣＭＰ２２は、図２と同様に動作して、第１制御指令値ＲＥＦ１（低電圧側のデューティ比ＤＬ）と、上述の様に、周波数が可変であるキャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２のそれぞれとの電圧比較によって、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌを生成する。

【0104】

更に、図２と同様に、デューティ比演算部７０は、上述の式（３）に従って、高電圧側のデューティ比ＤＨを算出し、ロジック部ＬＧ１１，ＬＧ１２，ＬＧ２１，ＬＧ２２によって、電流不連続モードの導入と電力伝送とを両立する様に、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈが生成される。

【0105】

放電動作、即ち、電圧偏差ΔＶ２＞０（ＶＲＥＦ２＞Ｖ２）の場合には、電圧偏差ΔＶ２の絶対値が大きい程、キャリア周波数ｆｃｗの低下量が大きくなるため、スイッチング周期長Ｔｓが大きくなる。スイッチング周期長Ｔｓ（Ｔｓ＝１／ｆｃｗ）に比例して、第１ブリッジ１０から第２ブリッジ２０への伝送電力が大きくなるので、直流電圧Ｖ２を制御するための第２制御指令値ＲＥＦ２をキャリア周波数ｆｃｗに反映する制御によっても、図２で説明したのと同様の放電動作時の制御動作を実行することが可能である。

【0106】

図７には、実施の形態１の変形例に係る電力変換装置の充電動作時の制御動作を説明するブロック図である。

【0107】

図７を参照して、実施の形態１に係る変形例において、充電動作における制御演算部５０は、直流電圧Ｖ２を電圧指令値ＶＲＥＦ２に制御するための第２制御指令値ＲＥＦ２を、放電動作時（図６）と同様に、キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２の周波数変化量ｄｆとして算出する。一方で、充電動作時における第１制御指令値ＲＥＦ１については、実施の形態１（図４）と同様に算出される。

【0108】

ゲート信号生成部６０において、キャリア周波数設定部６５は、充電動作時には、負値に設定されている電圧偏差ΔＶ２（ΔＶ２＜０）から求められた周波数変化量ｄｆ（第２制御指令値ＲＥＦ２）を、基準周波数ｆａに加算することによって、キャリア周波数ｆｃｗを算出する。

【0109】

キャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２の各々は、放電動作時（図６）と同様に、キャリア周波数設定部６５によって設定されたキャリア周波数ｆｃｗに従って、キャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２の周波数を変化させる。一方で、充電動作時には、放電動作時とは異なり、第２ブリッジ２０に対応するキャリア波ＣＷ２１及びＣＷ２２の位相は、第１ブリッジ１０に対応するキャリア波ＣＷ１１及びＣＷ１２の位相に対して、基準位相φａだけ進む様に固定される（充電動作時には、φ＝－φａ）。

【0110】

この様に、実施の形態１の変形例では、第１ブリッジ１０及び第２ブリッジ２０の間の位相差φ［ｄｅｇ］が、放電動作時及び充電動作時の間で遅れ方向及び進み方向に切り替えられるとともに、第２制御指令値ＲＥＦ２が反映されたスイッチング周期長Ｔｓの変化に応じて、第１ブリッジ１０及び第２ブリッジ２０でのスイッチング周期長Ｔｓが変化される。

【0111】

コンパレータＣＭＰ１１，ＣＭＰ１２，ＣＭＰ２１，ＣＭＰ２２は、図４と同様に動作して、第１制御指令値ＲＥＦ１（高電圧側のデューティ比ＤＨ）と、上述の様に生成されるキャリア波ＣＷ１１，ＣＷ１２，ＣＷ２１，ＣＷ２２のそれぞれとの電圧比較によって、高電圧側のゲート信号Ｓ１１Ｈ，Ｓ１２Ｈ，Ｓ２１Ｈ，Ｓ２２Ｈを生成する。

【0112】

更に、図４と同様に、デューティ比演算部７０は、上述の式（６）に従って、低電圧側のデューティ比ＤＬを算出し、ロジック部ＬＧ１１，ＬＧ１２，ＬＧ２１，ＬＧ２２によって、電流不連続モードの導入と電力伝送とを両立する様に、低電圧側のゲート信号Ｓ１１Ｌ，Ｓ１２Ｌ，Ｓ２１Ｌ，Ｓ２２Ｌが生成される。

【0113】

充電動作、即ち、電圧偏差ΔＶ２＜０（Ｖ２＞ＶＲＥＦ２）の場合には、電圧偏差ΔＶ２の絶対値が大きい程、キャリア周波数ｆｃｗの低下量が大きくなるため、スイッチング周期長Ｔｓが大きくなる。スイッチング周期長Ｔｓに比例して、第２ブリッジ２０から第１ブリッジ１０への伝送電力が大きくなるので、直流電圧Ｖ２を制御するための第２制御指令値ＲＥＦ２をキャリア周波数ｆｃｗに反映する制御によっても、図４で説明したのと同様の充電動作時の制御動作を実行することが可能である。

【0114】

この様に、実施の形態１の変形例に係る電力変換装置の制御動作によれば、直流電圧Ｖ２を制御するための第２制御指令値ＲＥＦ２を、キャリア波の周波数、即ち、スイッチング周期長に反映する制御としても、実施の形態１と同様の電力変換装置の制御を提供することができる。

【0115】

実施の形態２．
図８は、実施の形態２に係る電力変換装置の放電動作時の制御動作を説明するブロック図である。

【0116】

図８を、実施の形態１に係る放電動作時の制御動作を示す図２と比較して、実施の形態２では、ゲート信号生成部６０は、追加パルス付与部７５を更に有する点で異なる。制御演算部５０及びゲート信号生成部６０のその他の構成は、図２と同様である。

【0117】

第２ブリッジ２０のゲート信号Ｓ２１Ｌ，Ｓ２１Ｈ，Ｓ２２Ｌ，Ｓ２２Ｈは、図２と同様に生成される。一方で、図２の制御演算部５０及びゲート信号生成部６０によって生成される、第１ブリッジ１０のゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌについては、基準となるゲート信号Ｓ１１Ｈ＊，Ｓ１１Ｌ＊，Ｓ１２Ｈ＊，Ｓ１２Ｌ＊として、追加パルス付与部７５に入力される。

【0118】

追加パルス付与部７５は、第１ブリッジ１０のゲート信号について、上述のゲート信号Ｓ１１Ｈ＊，Ｓ１１Ｌ＊，Ｓ１２Ｈ＊，Ｓ１２Ｌ＊に対して、リアクトル電流ＩＬ１，ＩＬ２の電流不連続期間（ＩＬ１＝０，ＩＬ２＝０）において、高電圧側及び低電圧側のスイッチング素子を交互にオンオフをするためのオンパルスを追加する態様で、ゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌを生成する。

【0119】

図９には、図８によって生成されたゲート信号による電力変換装置１００の放電動作時の動作例を説明するシミュレーション波形図が示される。

【0120】

図９に示される様に、第２ブリッジ２０のゲート信号Ｓ２１Ｈ，Ｓ２１Ｌ，Ｓ２２Ｈ，Ｓ２２Ｌは、追加パルスが付与されることなく、図３と同様の波形となる。

【0121】

これに対して、第１ブリッジ１０のゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌに対しては、追加パルス７６，７７が付与される。具体的には、レグ１１に対応するゲート信号Ｓ１１Ｌ及びＳ１１Ｈに対しては、次のスイッチング周期が始まるまでのリアクトル電流ＩＬ１＝０の期間（電流不連続期間）において、追加パルス７６が付与される。これにより、図３でのゲート信号Ｓ１１Ｈ（図８でのゲート信号Ｓ１１Ｈ＊に相当）のＨレベルからＬレベルへの遷移タイミング以降において、ゲート信号Ｓ１１Ｌ及びＳ１１Ｈが交互にＨレベル及びＬレベルに設定される。

【0122】

同様に、追加パルス付与部７５は、レグ１２に対応するゲート信号Ｓ１２Ｌ及びＳ１２Ｈに対しては、次のスイッチング周期が始まるまでのリアクトル電流ＩＬ２＝０の期間（電流不連続期間）において、追加パルス７７を付与する。これにより、図３でのゲート信号Ｓ１２Ｈ（図８でのゲート信号Ｓ１２Ｈ＊に相当）のＨレベルからＬレベルへの遷移タイミング以降において、ゲート信号Ｓ１２Ｌ及びＳ１２Ｈが交互にＨレベル及びＬレベルに設定される。

【0123】

この様な追加パルス７６，７７の付与により、図３の動作波形例と比較すると、図９中に点線で囲む個所に、トランス電流ＩＴｒｐ，ＩＴｒｓの発生期間を追加して設けることができる。この結果、図３と同等の伝送電力の下では、図３と同様のタイミングで生じるトランス電流ＩＴｒｐ，ＩＴｒｓの振幅が抑制される。これにより、トランス３０、並びに、第１ブリッジ１０及び第２ブリッジ２０を構成する各スイッチング素子の最大電流を抑制することが可能となる。これにより、各スイッチング素子及びトランス３０での電力損失を軽減することができるので、電力変換効率を向上させて、同一の回路構成（素子スペック）下での伝送電力を高めることができる。

【0124】

ここで、追加パルス７６．７７の各パルス幅は、リアクトルＬ１，Ｌ２での導通損失が増加しない範囲で、予め定めることができる。或いは、送電側の各スイッチング素子において、ゼロ電圧スイッチングによってオンオフ可能な期間長が確保される様に、上記パルス幅を決定することも可能である。

【0125】

再び図８を参照して、追加パルス付与部７５には、演算された高電圧側のデューティ比ＤＨ、低電圧側のデューティ比ＤＬ、スイッチング周期長Ｔｓ、及び、パルス幅ＰＷが入力される。リアクトル電流ＩＬ１，ＩＬ２の電流不連続期間の時間長は、デューティ比を用いて、Ｔｓ×（１－ＤＬ－ＤＨ）で求められる。従って、上述の様に電力損失面から設定されるパルス幅ＰＷと、算出されたゼロ電流期間の時間長とを用いることで、図９に示された追加パルス７６，７７に含まれるパルス数を設定することができる。

【0126】

この様に、追加パルス付与部７５は、上述の演算によって求められた、リアクトル電流ＩＬ１，ＩＬ２＝０の期間内に追加可能なパルス数に従って、与えられたパルス幅ＰＷのオンパルスを追加パルス７６，７７として付与する論理演算を行って、第１ブリッジ１０のゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌを生成する。

【0127】

尚、追加パルス付与部７５は、充電動作時の制御にも同様に適用できる。即ち、図４の構成に対して、上記追加パルス付与部７５を更に配置することができる。この場合には、図４の制御演算部５０及びゲート信号生成部６０によって生成される、第１ブリッジ１０のゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌを、基準となるゲート信号Ｓ１１Ｈ＊，Ｓ１１Ｌ＊，Ｓ１２Ｈ＊，Ｓ１２Ｌ＊として、追加パルス付与部７５に入力することができる。これにより、第１ブリッジ１０のゲート信号Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌに、図９と同様の追加パルス７６，７７を付与することができる。

【0128】

又、図６及び図７の構成においても、追加パルス付与部７５を追加することで、実施の形態１の変形例と、実施の形態２とを組み合わせることが可能である。

【0129】

この様に、実施の形態２に係る電力変換装置の制御動作によれば、追加パルス７６，７７の付与により、第１ブリッジ１０及び第２ブリッジ２０の間での電力伝送期間を更に設けることができる。これにより、同一の電力を伝送する際の最大電流を抑制できるので、電力損失の低減による電力変換効率の向上、及び、実際に伝送できる電力の増大によって、電力変換性能を更に向上することができる。

【0130】

実施の形態３．
実施の形態３では、電力変換装置の主回路構成の変形例について説明する。

【0131】

図１０は、実施の形態３の第１の例に係る電力変換装置１０１の回路構成を説明する回路図である。

【0132】

図１０を参照して、電力変換装置１０１は、図１に示された電力変換装置１００と比較して、コンデンサＣ１の接続位置が異なる。具体的には、コンデンサＣ１は、電力線ＰＬ１及びＮＬ１の間（図１）ではなく、電力線ＰＬ１及びノードＮｉの間に接続される。従って、電力変換装置１０１では、コンデンサＣ１及び蓄電池１が、電力線ＰＬ１及びＮＬ１の間に直列接続されることになる。

【0133】

このため、電力変換装置１０１では、電圧指令値ＶＲＥＦ１については、電力線ＰＬ１及びＮＬ１の間の直流電圧の指令値（実施の形態１及び２でのＶＲＥＦ１相当）から、バッテリ電圧ＶＢＡＴを減算することで求められる。従って、実施の形態３においても、第１制御指令値ＲＥＦ１を算出するための電圧偏差ΔＶ１についてΔＶ１＝ＶＲＥＦ１－Ｖ１にて算出することができる。即ち、実施の形態３においても、電圧指令値ＶＲＥＦ１は、電力線ＰＬ１及びＮＬ１の間の直流電圧を制御するための指令値である。尚、電圧指令値ＶＲＥＦ２は、実施の形態１及び２と同様である。実施の形態３では、直流電圧Ｖ１及びバッテリ電圧ＶＢＡＴの和が「第１の直流電圧」に対応する。一方で、実施の形態１及び２と同様に、直流電圧Ｖ２は「第２の直流電圧」に対応する。

【0134】

電力変換装置１０１では、電力変換装置１００と比較すると、第１ブリッジ１０の高電圧側のスイッチング素子Ｑ１１Ｈ及びＱ２１Ｈのオン期間に、リアクトルＬ１，Ｌ２の両端に印加される電圧が異なる。これにより、当該期間におけるリアクトル電流ＩＬ１，ＩＬ２の傾きも変化するので、デューティ比演算部７０による、電流不連続モードを適切に導入するための、放電動作時における高電圧側のデューティ比ＤＨの演算式、及び、充電動作時における低電圧側のデューティ比ＤＬの演算式に変更が必要となる。

【0135】

具体的には、高電圧側のスイッチング素子Ｑ１１Ｈ及びＱ２１Ｈのオン期間に、リアクトルＬ１，Ｌ２の両端に印加される電圧は、図１では（ＶＢＡＴ－Ｖ１）であったのに対して、図１０では、－Ｖ１となる。

【0136】

従って、放電動作時には、上述の式（３）において、（Ｖ１－ＶＢＡＴ）をＶ１に置換した下記の式（７）によって、高電圧側のデューティ比ＤＨを算出することができる。

【0137】

ＤＨ＝ＤＬ×ＶＢＡＴ／Ｖ１ …（７）
同様に、充電動作時には、上述の式（６）において、（Ｖ１－ＶＢＡＴ）をＶ１に置換した下記の式（８）によって、低電圧側のデューティ比ＤＬを算出することができる。

【0138】

ＤＬ＝ＤＨ×Ｖ１／ＶＢＡＴ …（８）
電力変換装置１０１に対しては、上述の実施の形態１及びその変形例、並びに、実施の形態２において、電圧偏差ΔＶ１の算出式を変えるとともに、デューティ比演算部７０で用いられる演算式を上述の式（７）及び（８）とすることによって、電力変換装置１００に対するのと同様の制御動作を適用することができる。この結果、実施の形態３の第１の例に係る電力変換装置１０１についても、上述の実施の形態１及びその変形例、並びに、実施の形態２による効果を得ることができる。

【0139】

図１１は、実施の形態３の第２の例に係る電力変換装置１０２の回路構成を説明する回路図である。

【0140】

図１１を参照して、電力変換装置１０２は、電力変換装置１００において、第１ブリッジ１０及び第２ブリッジ２０の各々を、三相で構成したものである。これにより、図１でのトランス３０に代えて、三相分の１次巻線３１ｐ，３２ｐ，３３ｐ及び２次巻線３１ｓ，３２ｓ，３３ｓを有するトランス３１（三相トランス）が、第１ブリッジ１０及び第２ブリッジの間に接続される。１次巻線３１ｐ及び２次巻線３１ｓ、１次巻線３２ｐ及び２次巻線３２ｓ、並びに、１次巻線３３ｐ及び２次巻線３３ｓの各々は、磁気結合される。

【0141】

第１ブリッジ１０は、図１と同様のレグ１１，１２に加えてレグ１３を更に有する。レグ１３は、ノードＮ１３を介して電力線ＰＬ１及びＮＬ１の間に直列接続される、高電圧側のスイッチング素子Ｑ１３Ｈ及び低電圧側のスイッチング素子Ｑ１３Ｌにより構成される。スイッチング素子Ｑ１３Ｈ及びＱ１３Ｌは、ゲート信号Ｓ１３Ｈ及びＳ１３Ｌにそれぞれ従ってオンオフ制御される。レグ１３のノードＮ１３と、ノードＮｉ（蓄電池１の正極）との間には、リアクトルＬ３が接続される。

【0142】

同様に、第２ブリッジ２０は、図１と同様のレグ２１，２２に加えてレグ２３を更に有する。レグ２３は、ノードＮ２３を介して電力線ＰＬ１及びＮＬ１の間に直列接続される、高電圧側のスイッチング素子Ｑ２３Ｈ及び低電圧側のスイッチング素子Ｑ２３Ｌにより構成される。スイッチング素子Ｑ２３Ｈ及びＱ２３Ｌは、ゲート信号Ｓ２３Ｈ及びＳ２３Ｌにそれぞれ従ってオンオフ制御される。

【0143】

三相のトランス３１は、ＹＹ結線、即ち、１次側及び２次側ともスター結線されている。具体的には、１次巻線３１ｐ、３２ｐ及び３３ｐの一方端が相互接続されるとともに、１次巻線３１ｐ、３２ｐ及び３３ｐの他方端は、ノードＮ１１、Ｎ１２及びＮ１３とそれぞれ接続される。同様に、２次巻線３１ｓ、３２ｓ及び３３ｓの一方端が相互接続されるとともの、１次巻線３１ｐ、３２ｐ及び３３ｐの他方端は、ノードＮ１１、Ｎ１２及びＮ１３とそれぞれ接続される。尚、第１ブリッジ１０及び第２ブリッジ２０と、トランス３１との間は、ＹΔ結線、ΔＹ結線、又は、ΔΔ結線の態様で接続することも可能である。

【0144】

リアクトルＬＴ１～ＬＴ３は、１次巻線３１ｐ～３３ｐのそれぞれに対して直列接続される。リアクトルＬＴ１～ＬＴ３は、１次巻線３１ｐ及び２次巻線３１ｓ、１次巻線３２ｐ及び２次巻線３２ｓ、並びに、１次巻線３３ｐ及び２次巻線３３ｓのそれぞれの磁気結合の漏れインダクタンスによって構成することも可能である。

【0145】

図１２は、図１１に示された電力変換装置１０２の制御動作の一例を説明するブロック図である。図１２には、放電動作時の制御動作のためのブロック図が示される。

【0146】

図１２に示される様に、電力変換装置１０２においても、制御演算部５０は、図２と同様に、即ち、電力変換装置１００の制御と同様に構成される。一方で、３個のレグのスイッチング素子のゲート信号を生成するために、図２のゲート信号生成部６０に代えて、ゲート信号生成部６１が配置される。

【0147】

ゲート信号生成部６１は、ゲート信号生成部６０と同様の、キャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ２１，ＣＧ２２、コンパレータＣＭＰ１１，ＣＭＰ１２，ＣＭＰ２１，ＣＭＰ２２、デューティ比演算部７０、及び、ロジック部ＬＧ１１，ＬＧ１２，ＬＧ２１，ＬＧ２２に加えて、レグ１３，２３に対応する、キャリア波生成器ＣＧ１３，ＣＧ２３、コンパレータＣＭＰ１３，ＣＭＰ２３、及び、ロジック部ＬＧ１３，ＬＧ２３を更に含む。

【0148】

ゲート信号生成部６０が、第１ブリッジ１０及び第２ブリッジ２０の各々の２個のレグを１８０［ｄｅｇ］の位相差でスイッチング動作させたのに対して、ゲート信号生成部６１は、第１ブリッジ１０及び第２ブリッジ２０の各々の３個のレグを１２０［ｄｅｇ］ずつの位相差でスイッチング動作させる。これにより、第１ブリッジ１０及び第２ブリッジ２０がＤＡＢ回路として動作することができる。

【0149】

従って、第１ブリッジ１０に対応するキャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ１３では、キャリア波ＣＷ１１～ＣＷ１３に１２０［ｄｅｇ］の位相差が生じる様に、初期位相がそれぞれ０［ｄｅｇ］、１２０［ｄｅｇ］、及び２４０［ｄｅｇ］に設定される。第２ブリッジ２０に対応するキャリア波生成器ＣＧ２１，ＣＧ２２，ＣＧ２３の初期位相は、第１ブリッジ１０に対応するキャリア波生成器ＣＧ１１，ＣＧ１２，ＣＧ１３の初期位相に対して、位相差φ［ｄｅｇ］を有する様に設定される。これにより、放電動作時には、レグ２１～２３のスイッチング動作が、レグ１１～１３のスイッチング動作に対して遅れ方向の位相差φ［ｄｅｇ］を有することで、第１ブリッジ１０から第２ブリッジ２０への電力が伝送される。

【0150】

コンパレータＣＭＰ１１～ＣＭＰ１３は、低電圧側のデューティ比ＤＬ（第１制御指令値ＲＥＦ１）とキャリア波ＣＷ１１～ＣＷ１３との電圧比較（図２と同様）によって、ゲート信号Ｓ１１Ｌ～Ｓ１３Ｌを生成する。同様に、コンパレータＣＭＰ２１～ＣＭＰ２３は、低電圧側のデューティ比ＤＬ（第１制御指令値ＲＥＦ１）とキャリア波ＣＷ２１～ＣＷ２３との電圧比較（図２と同様）によって、ゲート信号Ｓ２１Ｌ～Ｓ２３Ｌを生成する。

【0151】

ロジック部ＬＧ１１～ＬＧ１３は、ゲート信号Ｓ１１Ｌ～Ｓ１３Ｌと、図２と同様のデューティ比演算部７０で算出された高電圧側のデューティ比ＤＨとに基づいて、ゲート信号Ｓ１１Ｈ～Ｓ１３Ｈを生成する。実施の形態１で説明したのと同様に、ゲート信号Ｓ２１Ｈ～Ｓ２３Ｈは、ゲート信号Ｓ１１Ｌ～Ｓ１３ＬがＨレベルからＬレベルに遷移してから、高電圧側のデューティ比ＤＨに従った期間長だけＨレベル期間が設けられる様に生成される。同様に、ロジック部ＬＧ２１～ＬＧ２３は、ゲート信号Ｓ２１Ｌ～Ｓ２３Ｌと、図２と同様のデューティ比演算部７０で算出された高電圧側のデューティ比ＤＨとに基づいて、ゲート信号Ｓ２１Ｈ～Ｓ２３Ｈを生成する。

【0152】

この様に生成されたゲート信号Ｓ１１Ｌ～Ｓ１３Ｌ，Ｓ１１Ｈ～Ｓ１３Ｈ，Ｓ２１Ｌ～Ｓ２３Ｌ，Ｓ２１Ｈ～Ｓ２３Ｈに従って、第１ブリッジ１０及び第２ブリッジ２０の各スイッチング素子をオンオフ制御することによって、図１１に示された電力変換装置１０２についても、実施の形態１で説明した電力変換装置１００の放電時動作と同様に、電流不連続モードの導入と、電力伝送動作の確保とを両立することが可能な第１ブリッジ１０及び第２ブリッジ２０のスイッチング制御が実現される。

【0153】

電力変換装置１０２に対しては、図４（充電動作時）、図７（キャリア周波数可変の放電動作）、及び、図８（キャリア周波数可変の充電動作時）において、図１２と同様に、３個のレグ分のキャリア波生成器ＣＧ１１～ＣＧ１３，ＣＧ２１～ＣＧ２３、コンパレータＣＭＰ１１～ＣＭＰ１３，ＣＭＰ２１～ＣＭＰ２３、及び、ロジック部ＬＧ１１～ＬＧ１３，ＬＧ２１～ＬＧ２３を配置する様に変形することで、同様の制御を実現することができる。

【0154】

又、電力変換装置１０２においても、図１１の構成において、コンデンサＣ１を図９と同様に電力線ＰＬ１とノードＮｉ（蓄電池１の正極）との間に接続する構成とすることも可能である。この場合には、図９で説明した様に、電圧偏差ΔＶ１の算出を変更するとともに、電流不連続モードを導入するためのデューティ比演算部７０におけるデューティ比の演算式を変更することが必要である。

【0155】

この様に、第１ブリッジ１０及び第２ブリッジ２０の各々が３個のレグを有する電力変換装置１０２についても、電力変換装置１００，１０１と同様に、放電動作時及び充電動作時の両方において、低出力時における導通損失の抑制のための電流不連続モードの導入と、電力伝送動作の確保とを両立するための第１ブリッジ１０及び第２ブリッジ２０のスイッチング制御の導入によって、電力変換性能を向上することができる。

【0156】

尚、第１ブリッジ１０及び第２ブリッジ２０の各々が有するレグの数は任意の複数個（Ｎ個：Ｎ≧２）とすることができる。この場合、第１ブリッジ１０及び第２ブリッジ２０のＮ個のレグの間で、スイッチング動作には（３６０／Ｎ）［ｄｅｇ］ずつの位相差を設けることになる。Ｎを大きくすると、リアクトル及びスイッチング素子の通過電流を小さくすることが可能である一方で、回路規模は増大する。

【0157】

尚、トランス３０，３１での１次巻線及び２次巻線の巻数比は１：１でなくても同様の回路動作が実現される。特に、１次巻線の巻数を２次巻線の巻数よりも多くして、巻数比ｎ：１（ｎ＞１）とすると、２次巻線のｎ倍の電圧が１次巻線に現れるようにトランス３０，３１を構成することができる。これにより、１次側の昇圧機能を活用して、ＶＢＡＴ＞Ｖ２の場合にも放電動作が行えるようになるため、電力伝送可能条件を緩和することができる。

【0158】

又、図２を始めとする、制御動作を説明するブロック図に記載された各回路要素及び各ブロックの機能は、ソフトウェア処理及びハードウェア処理の少なくとも一方によって実現することができる。即ち、制御演算部５０及びゲート信号生成部６０は、図示しないＣＰＵ（Central Processing Unit）がメモリに予め格納されたプログラムを実行するコンピュータベースの構成、又は、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、電子回路（アナログ回路）等による構成とすることが可能であり、これらの組み合わせによって構成することも可能である。

【0159】

尚、本実施の形態に係る電力変換装置では、上述した電流不連続モードが導入されるスイッチング制御を負荷条件等に依らず常時適用する必要は無いことを確認的に記載する。即ち、負荷条件に応じて（例えば、伝送される電力が小さい場合）において、実施の形態１～３で説明した電流不連続モードが導入されたスイッチング制御が行われるモードが存在する限り、他の負荷条件（例えば、伝送される電力が大きい場合）では当該電流不連続モードが存在しないスイッチング制御が行われてもよい。

【0160】

本開示には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組合せで実施の形態に適用可能である。

【0161】

従って、例示されていない無数の変形例が、本開示での技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組合せる場合が含まれるものとする。

【0162】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0163】

１ 蓄電池、２ 負荷、１０ 第１ブリッジ、１１～１３，２１～２３ レグ、Ｎ１１～Ｎ１３，Ｎ２１～Ｎ２３，Ｎｉ ノード、２０ 第２ブリッジ、３０，３１ トランス、３０ｐ，３１ｐ，３２ｐ，３３ｐ １次巻線、３０ｓ，３１ｓ，３２ｓ，３３ｓ ２次巻線、５０ 制御演算部、５２，５６ 偏差演算部、５４，５８ 制御器、６０，６１ ゲート信号生成部、６５ キャリア周波数設定部、７０ デューティ比演算部、７５ 追加パルス付与部、７６，７７ 追加パルス、１００～１０２ 電力変換装置、Ｃ１，Ｃ２ コンデンサ、ＣＧ１１～ＣＧ１３，ＣＧ２１～ＣＧ２３ キャリア波生成器、ＣＭＰ１１～ＣＭＰ１３，ＣＭＰ２１～ＣＭＰ２３ コンパレータ、ＣＷ１１～ＣＷ１３，ＣＷ２１～ＣＷ２３ キャリア波、ＤＨ，ＤＬ デューティ比、ＩＴｒｐ，ＩＴｒｓ トランス電流、Ｌ１～Ｌ３，ＬＴ，ＬＴ１～ＬＴ３ リアクトル、ＬＧ１１～ＬＧ１３，ＬＧ２１～ＬＧ２３ ロジック部、ＮＬ１，ＮＬ２，ＰＬ１，ＰＬ２ 電力線、ＰＷ パルス幅、Ｑ１１Ｈ，Ｑ１１Ｌ，Ｑ１２Ｈ，Ｑ１２Ｌ，Ｑ１３Ｈ，Ｑ１３Ｌ，Ｑ２１Ｌ，Ｑ２１Ｈ，Ｑ２２Ｈ，Ｑ２２Ｌ，Ｑ２３Ｈ，Ｑ２３Ｌ スイッチング素子、ＲＥＦ１ 第１制御指令値、ＲＥＦ２ 第２制御指令値、ＲＥＦ３ 第３制御指令値、Ｓ１１Ｈ，Ｓ１１Ｌ，Ｓ１２Ｈ，Ｓ１２Ｌ，Ｓ１３Ｈ，Ｓ１３Ｌ，Ｓ２１Ｈ，Ｓ２１Ｌ，Ｓ２２Ｈ，Ｓ２２Ｌ，Ｓ２３Ｌ，Ｓ２３Ｈ ゲート信号、Ｔｓ スイッチング周期長、Ｖ１，Ｖ２ 直流電圧、ＶＢＡＴ バッテリ電圧、ＶＲＥＦ１，ＶＲＥＦ２ 電圧指令値、ｄｆ 周波数変化量、ｆａ 基準周波数、ｆｃｗ キャリア周波数。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】