特許 7612518 半導体発光素子および半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-27

(45)【発行日】2025-01-14

(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法

(51)【国際特許分類】

   H10H 20/816 20250101AFI20250106BHJP

   H10H 20/821 20250101ALI20250106BHJP

【ＦＩ】

H01L33/14

H01L33/24

【請求項の数】 9

(21)【出願番号】P 2021089283

(22)【出願日】2021-05-27

(65)【公開番号】P2022182009

(43)【公開日】2022-12-08

【審査請求日】2024-03-21

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、文部科学省、「省エネルギー社会の実現に資する次世代半導体研究開発」委託事業、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000001133

【氏名又は名称】株式会社小糸製作所

(74)【代理人】

【識別番号】110001667

【氏名又は名称】弁理士法人プロウィン

(72)【発明者】

【氏名】石本 聖治

(72)【発明者】

【氏名】神野 大樹

【審査官】村井 友和

(56)【参考文献】

【文献】特開２０２１－０６１２７２（ＪＰ，Ａ）

【文献】特開２０２１－０４４３２９（ＪＰ，Ａ）

【文献】特開２０２０－０７７８１７（ＪＰ，Ａ）

【文献】特開２０１９－０１２７４４（ＪＰ，Ａ）

【文献】特表２０２０－５０４４４９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００－３３／４６

(57)【特許請求の範囲】

【請求項1】

成長基板と、
前記成長基板上に形成された複数の柱状半導体層と、
前記柱状半導体層の側面に接触して複数の前記柱状半導体層を覆うｐ型の埋込半導体層と、
前記埋込半導体層上に形成されたトンネル接合層と、
前記トンネル接合層上に形成されたｎ型半導体層とを備え、
前記埋込半導体層、前記トンネル接合層および前記ｎ型半導体層にはメサ構造が形成されており、
前記トンネル接合層が前記メサ構造の側面まで延伸して形成されていることを特徴とする半導体発光素子。

【請求項2】

請求項１に記載の半導体発光素子であって、
前記トンネル接合層は、ｎ＋層とｐ＋層の積層構造を有しており、
前記メサ構造の表面から、少なくとも前記ｐ＋層にまで到達する溝部が形成されていることを特徴とする半導体発光素子。

【請求項3】

請求項２に記載の半導体発光素子であって、
前記溝部は、前記埋込半導体層にまで到達して形成されていることを特徴とする半導体発光素子。

【請求項4】

請求項３に記載の半導体発光素子であって、
前記溝部は、前記柱状半導体層の頂面より前記成長基板側にまで到達して形成されていることを特徴とする半導体発光素子。

【請求項5】

請求項２から４の何れか一つに記載の半導体発光素子であって、
前記溝部は、平面視において前記柱状半導体層を避けた領域に形成されていることを特徴とする半導体発光素子。

【請求項6】

請求項２から５の何れか一つに記載の半導体発光素子であって、
前記溝部は、ドット形状または線形状に形成されていることを特徴とする半導体発光素子。

【請求項7】

成長基板上に複数の柱状半導体層およびｐ型の埋込半導体層を形成する第１成長工程と、
前記埋込半導体層上に、トンネル接合層およびｎ型半導体層を形成する第２成長工程と、
前記埋込半導体層、前記トンネル接合層および前記ｎ型半導体層にメサ構造を形成して、前記トンネル接合層を前記メサ構造の側面から露出させるメサ形成工程と、
前記メサ形成工程の後に、前記トンネル接合層に含まれるｐ＋層を活性化する活性化工程とを備えることを特徴とする半導体発光素子の製造方法。

【請求項8】

請求項７に記載の半導体発光素子の製造方法であって、
前記第２成長工程の後で、かつ前記活性化工程の前に、前記メサ構造の表面から少なくとも前記ｐ＋層にまで到達する溝部をエッチングで形成する溝部エッチング工程を備えることを特徴とする半導体発光素子の製造方法。

【請求項9】

請求項７に記載の半導体発光素子の製造方法であって、
前記第２成長工程では、前記埋込半導体層上の一部にマスクを形成し、前記マスクを用いた選択成長により前記トンネル接合層および前記ｎ型半導体層を成長し、
前記第２成長工程の後で、かつ前記活性化工程の前に、前記マスクを除去して溝部を形成する溝部マスク除去工程を備えることを特徴とする半導体発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光素子および半導体発光素子の製造方法に関し、特に複数の柱状半導体層をｐ型の埋込半導体層で埋め込んだ構造を有する半導体発光素子および半導体発光素子の製造方法に関する。

【背景技術】

【0002】

近年、窒化物系半導体の結晶成長方法が急速に進展し、この材料を用いた高輝度の青色、緑色発光素子が実用化された。従来から存在した赤色発光素子とこれらの青色発光素子、緑色発光素子を組み合わせることで光の３原色全てが揃い、フルカラーのディスプレイ装置も実現可能となった。即ち、光の３原色全てを混合させると白色の光を得ることもできるようになり、照明用デバイスへの応用も可能である。

【0003】

照明用途の光源に用いる半導体発光素子では、高電流密度領域において高いエネルギー変換効率と高い光出力を実現できることが望ましく、放出される光の配光特性が安定していることが望ましい。これらの課題を解決するために特許文献１では、成長基板上にｎ型ナノワイヤコアと活性層とｐ型層を成長し、ｐ型層の側面にトンネル接合層を形成し、ｎ型の埋込半導体層で埋め込んだ半導体発光素子が提案されている。

【0004】

特許文献１に開示されているナノワイヤコアの外周に活性層を形成した半導体発光素子では、成長基板の全面に活性層を形成したものよりも結晶欠陥や貫通転位が少なく、高品質な結晶を得られ、またｍ面成長できるため高電流密度における外部量子効率の向上を図ることができる。また、特許文献１のナノワイヤコアを用いた半導体発光素子では、活性層を高品質な結晶で形成できるため、活性層のＩｎ組成を高めて長波長化を図ることが期待されている。また、ナノワイヤの周囲にトンネル接合層を形成し、ｎ型の埋込半導体層でナノワイヤを埋め込むことで、埋込半導体層での電流拡散とトンネル接合層からｐ型層へ良好にキャリアを注入することができる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０２０－０７７８１７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかし特許文献１の従来技術では、ナノワイヤを含む柱状半導体の一部としてｐ型層およびトンネル接合層を形成し、ｐ型層およびトンネル接合層に含まれているｐ＋層は、ｎ型半導体層の内部に埋め込まれている。このため、製造工程でｐ型層およびｐ＋層の内部に含まれてしまう水素原子を離脱させて、ｐ型不純物を活性化しキャリア濃度を高めることが困難であるという問題があった。ｐ型層およびｐ＋層でのキャリア濃度が低いと、ｐ型層へのキャリア注入が困難になるため、半導体発光素子の電流密度を高めて光量を増大させることが困難になる。

【0007】

そこで本発明は、上記従来の問題点に鑑みなされたものであり、ｐ型層およびトンネル接合層に含まれるｐ＋層に含まれるｐ型不純物の活性化率を高め、良好な電流拡散とキャリア注入を行うことが可能な半導体発光素子および半導体発光素子の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明の半導体発光素子は、成長基板と、前記成長基板上に形成された複数の柱状半導体層と、前記柱状半導体層の側面に接触して複数の前記柱状半導体層を覆うｐ型の埋込半導体層と、前記埋込半導体層上に形成されたトンネル接合層と、前記トンネル接合層上に形成されたｎ型半導体層とを備え、前記埋込半導体層、前記トンネル接合層および前記ｎ型半導体層にはメサ構造が形成されており、前記トンネル接合層が前記メサ構造の側面まで延伸して形成されていることを特徴とする。

【0009】

このような本発明の半導体発光素子では、ｐ型の埋込半導体層上にトンネル接合層が形成され、メサ構造の側面までトンネル接合層が延伸して形成されているため、活性化工程においてメサ構造の側面に露出した埋込半導体層およびトンネル接合層を介して水素を離脱させることができ、埋込半導体層およびトンネル接合層のｐ＋層に含まれるｐ型不純物の活性化率を高め、良好な電流拡散とキャリア注入を行うことが可能となる。

【0010】

また本発明の一態様では、前記トンネル接合層は、ｎ＋層とｐ＋層の積層構造を有しており、前記メサ構造の表面から、少なくとも前記ｐ＋層にまで到達する溝部が形成されている。

【0011】

また本発明の一態様では、前記溝部は、前記埋込半導体層にまで到達して形成されている。

【0012】

また本発明の一態様では、前記溝部は、前記柱状半導体層の頂面より前記成長基板側にまで到達して形成されている。

【0013】

また本発明の一態様では、前記溝部は、平面視において前記柱状半導体層を避けた領域に形成されている。

【0014】

また本発明の一態様では、前記溝部は、ドット形状または線形状に形成されている。

【0015】

また上記課題を解決するために、本発明の半導体発光素子の製造方法は、成長基板上に複数の柱状半導体層およびｐ型の埋込半導体層を形成する第１成長工程と、前記埋込半導体層上に、トンネル接合層およびｎ型半導体層を形成する第２成長工程と、前記埋込半導体層、前記トンネル接合層および前記ｎ型半導体層にメサ構造を形成して、前記トンネル接合層を前記メサ構造の側面から露出させるメサ形成工程と、前記メサ形成工程の後に、前記トンネル接合層に含まれるｐ＋層を活性化する活性化工程とを備えることを特徴とする。

【0016】

また本発明の一態様では、前記第２成長工程の後で、かつ前記活性化工程の前に、前記メサ構造の表面から少なくとも前記ｐ＋層にまで到達する溝部をエッチングで形成する溝部エッチング工程を備える。

【0017】

また本発明の一態様では、前記第２成長工程では、前記埋込半導体層上の一部にマスクを形成し、前記マスクを用いた選択成長により前記トンネル接合層および前記ｎ型半導体層を成長し、前記第２成長工程の後で、かつ前記活性化工程の前に、前記マスクを除去して溝部を形成する溝部マスク除去工程を備える。

【発明の効果】

【0018】

本発明では、ｐ型層およびトンネル接合層に含まれるｐ＋層に含まれるｐ型不純物の活性化率を高め、良好な電流拡散とキャリア注入を行うことが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。

【図面の簡単な説明】

【0019】

【図1】第１実施形態に係る半導体発光素子１０を示す模式図である。

【図2】半導体発光素子１０に形成された溝部１９の構造例を模式的に示す部分拡大図であり、図２（ａ）はｐ＋層１６ｐまで形成した例を示し、図２（ｂ）は埋込半導体層１５まで形成した例を示し、図２（ｃ）はナノワイヤ層１３まで形成した例を示している。

【図3】半導体発光素子１０の製造方法における第１成長工程を示す模式図であり、図３（ａ）はマスク形成工程、図３（ｂ）はナノワイヤ成長工程、図３（ｃ）は活性層成長工程、図３（ｄ）は埋込半導体層成長工程を示している。

【図4】第１実施形態に係る半導体発光素子１０の製造方法を示す模式図であり、図４（ａ）は第２成長工程、図４（ｂ）はメサ形成工程、図４（ｃ）は溝部エッチング工程と活性化工程、図４（ｄ）は電極形成工程を示している。

【図5】第２実施形態に係る半導体発光素子１０の製造方法を示す模式図であり、図５（ａ）はマスク形成工程、図５（ｂ）は第２成長工程、図５（ｃ）は溝部マスク除去工程、図５（ｄ）はメサ形成工程と活性化工程、図５（ｅ）は電極形成工程を示している。

【図6】第３実施形態における溝部１９の形成パターンを模式的に示す平面図であり、図６（ａ）は丸ドット形状、図６（ｂ）は多角形ドット形状、図６（ｃ）は線形状の低密度な配置、図６（ｄ）は線形状の高密度な配置を示している。

【図7】第４実施形態における溝部１９とナノワイヤ層１３の形成パターンを模式的に示す平面図であり、図７（ａ）は丸ドット形状の溝部１９を柱状半導体の間に配置した例であり、図７（ｂ）は電極間を結ぶ方向に沿って線形状の溝部１９を配置した例であり、図７（ｃ）は電極間を横断する方向に線形状の溝部１９を配置した例である。

【発明を実施するための形態】

【0020】

（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、第１実施形態に係る半導体発光素子１０を示す模式図である。

【0021】

図１に示すように、半導体発光素子１０は、成長基板１１と、マスク１２と、ナノワイヤ層１３と、活性層１４と、埋込半導体層１５と、トンネル接合層１６と、ｎ型半導体層１７と、メサ溝１８と、溝部１９と、カソード電極２０と、アノード電極２１を備えている。ここで、ナノワイヤ層１３および活性層１４は、成長基板１１に対して垂直方向に選択成長されて柱形状とされており、本発明における柱状半導体層を構成している。

【0022】

図１に示すように、半導体発光素子１０の一部は表面から成長基板１１まで埋込半導体層１５が除去されてメサ溝１８（メサ構造）が形成されており、成長基板１１の表面が露出されてカソード電極２０が形成されている。また、ｎ型半導体層１７上にはアノード電極２１が形成されている。ここでメサ構造とは、所定領域を取り囲むように複数の半導体層を貫いた溝が形成されていることで、各半導体層の積層構造断面が側面から露出する構造をいう。

【0023】

成長基板１１は、半導体材料を結晶成長可能な材料で構成された略平板状の部材であり、主面側にマスク１２が形成されている。また、成長基板１１の一部は露出されてカソード電極２０が形成されている。半導体発光素子１０を窒化物系半導体で構成する場合には、成長基板１１としてＧａＮ基板を用いることが好ましく、レーザ発振させるためには、共振器面が劈開により形成しやすいｃ面ＧａＮ基板を用いてもよい。また、成長基板１１として成長する半導体材料とは異なる材料で構成されたｃ面サファイア基板やＳｉ基板等の異種基板を用い、バッファ層や下地層等の複数の半導体層を成長させたものを用いるとしてもよい。

【0024】

バッファ層は、単結晶基板と下地層の間に形成されて両者の格子不整合を緩和するための層である。単結晶基板としてｃ面サファイア基板を用いる場合にはバッファ層にＧａＮを用いることが好ましいが、ＡｌＮやＡｌＧａＮなどを用いるとしてもよい。下地層は、成長基板１１やバッファ層上に形成された単結晶の半導体層であり、ノンドープのＧａＮを数μｍの厚さで形成し、その上にｎ型コンタクト層等のｎ型半導体層を備えた複数層で構成することが好ましい。ｎ型コンタクト層は、ｎ型不純物がドープされた半導体層であり、例えばＳｉドープしたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎが挙げられる。

【0025】

マスク１２は、成長基板１１や下地層の表面に形成された誘電体材料からなる層である。マスク１２を構成する材料としては、マスク１２からは半導体の結晶成長が困難なものを選択し、例えばＳｉＯ_２やＳｉＮ_ｘやＡｌ_２Ｏ_３などが好適である。マスク１２には後述する開口部が複数形成されており、開口部から部分的に露出した成長基板１１または下地層の表面から半導体層が成長可能とされている。

【0026】

柱状半導体層は、マスク１２に設けられた開口部に結晶成長された半導体層であり、成長基板１１の主面に対して鉛直に略柱状の半導体層が立設して形成されている。このような柱状半導体層は、構成する半導体材料に応じて適切な成長条件を設定し、特定の結晶面方位が成長する選択成長を実施することで得られる。図１に示した例では、マスク１２に複数の開口部を二次元的に周期的に形成しているため、柱状半導体層も成長基板１１上に二次元的に周期的に形成されている。

【0027】

ナノワイヤ層１３は、マスク１２の開口部から露出した成長基板１１または下地層に選択成長された柱状の半導体層であり、例えばｎ型不純物がドープされたＧａＮから構成されている。ナノワイヤ層１３としてＧａＮを用いると、成長基板１１上に選択成長されたナノワイヤ層１３は、６つのｍ面がファセットとして形成された略六角柱の形状となる。図１では開口部が形成された領域にのみナノワイヤ層１３が成長しているように見えるが、実際には横方向成長によりマスク１２上にも結晶成長が進むため、開口部の周囲に拡大した六角柱が形成される。例えば、開口部を直径１５０ｎｍ程度の円として形成した場合には、直径２４０ｎｍ程度の円に内接する六角形を底面とする高さ１～２μｍ程度の六角柱状のナノワイヤ層１３を形成することができる。

【0028】

本実施形態ではナノワイヤ層１３としてＧａＮを用いた例を示しているが、発光波長を長波長化するために活性層１４のＩｎ組成を高める場合には、格子不整合によるミスフィット転位を低減するためにナノワイヤ層１３としてＧａＩｎＮを用いるとしてもよい。同様に、半導体発光素子１０の波長を短波長化する場合には、ナノワイヤ層１３としてＡｌＧａＮを用いることや、活性層１４の井戸層およびバリア層を各々組成の異なるＡｌＧａＮに変更することも可能である。

【0029】

活性層１４は、ナノワイヤ層１３よりも外周に成長された半導体層であり、例えば厚さ５ｎｍのＧａＩｎＮ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた多重量子井戸活性層が挙げられる。ここでは多重量子井戸活性層を挙げたが、単一量子井戸構造であってもよく、バルク活性層であってもよい。活性層１４がナノワイヤ層１３の側面および上面に形成されているため、活性層１４の面積を確保することができる。活性層に取り込まれるＩｎの比率が高くなるほど、半導体発光素子１０の発光波長は長波長化し、Ｉｎ組成比を０．１０以上とすることで発光波長を４８０ｎｍ以上とすることができる。また、Ｉｎ組成比を０．１２以上とすることで発光波長を５００ｎｍ以上とすることができる。また、ナノワイヤ層１３の側面はｍ面で構成されているため、側面に形成された活性層１４もｍ面を有する非極性面であり、ドループ特性を改善することができる。

【0030】

埋込半導体層１５は、活性層１４よりも外周に成長された半導体層であり、例えばｐ型不純物がドープされたＧａＮから構成されている。埋込半導体層１５が活性層１４の側面および上面を覆って、成長基板１１または下地層に至るまで覆うように形成されている。これにより、ナノワイヤ層１３と活性層１４と埋込半導体層１５でダブルヘテロ構造が構成され、良好にキャリアを活性層１４に閉じ込めて発光再結合の確率を向上させることができる。図１では埋込半導体層１５を単層で構成した例を示しているが、成長基板１１の表面から柱状半導体層の上面まで埋込むように半導体層を形成するものであれば複数層の積層構造であってもよい。

【0031】

トンネル接合層１６は、埋込半導体層１５上に形成された半導体層であり、例えばｐ型不純物が高濃度にドープされ埋込半導体層１５と接触するｐ＋層１６ｐ（図１では図示省略）と、ｎ型不純物が高濃度にドープされｐ＋層１６ｐ上に形成されたｎ＋層１６ｎ（図１では図示省略）とが順に成長された二層構造を有している。ｐ＋層１６ｐは、ｐ型不純物が高濃度にドープされた半導体層であり、例えば厚さ５ｎｍでＭｇ濃度が２×１０^２０ｃｍ^－３のＧａＮを用いることができる。ｎ＋層１６ｎは、例えば厚さ１０ｎｍでＳｉ濃度が２×１０^２０ｃｍ^－３のＧａＮを用いることができる。ｐ＋層とｎ＋層によりトンネル接合が形成されるため、ｐ＋層１６ｐとｎ＋層１６ｎの二層は本発明におけるトンネル接合層１６を構成している。

【0032】

ｎ型半導体層１７は、トンネル接合層１６上に形成されたｎ型の半導体層であり、表面の一部にアノード電極２１が形成されている。ｎ型半導体層１７は単層でも複数層の積層構造で構成されていてもよい。また、ｎ型半導体層１７を構成する材料も限定されず、例えばｎ型ＧａＮ、ｎ型ＡｌＧａＮ等を用いることができる。ｎ型半導体層１７にはアノード電極２１が形成されるため、ｎ型半導体層１７の最表面はｎ型不純物の濃度が高いコンタクト層を形成しておくことが好ましい。

【0033】

メサ溝１８は、ｎ型半導体層１７から成長基板１１または下地層までの各半導体層を貫通して形成された溝であり、半導体発光素子１０の発光領域を区分してメサ構造を構成する。メサ溝１８の側面からはｎ型半導体層１７、トンネル接合層１６（ｎ＋層１６ｎ、ｐ＋層１６ｐ）、埋込半導体層１５の外周が露出している。したがって、トンネル接合層１６は、メサ溝１８で画定されるメサ構造の側面まで延伸して形成されている。ここで、各半導体層がメサ構造の側面に露出とは、メサ溝１８を形成した際に各半導体層の外周がメサ構造の側面にまで延伸されていることを意味しており、後工程でメサ溝１８内にパッシベーション膜やその他の構造を形成したものも含んでいる。メサ溝１８には、さらに素子分離溝が形成されて半導体発光素子１０が個別に分離されている。

【0034】

溝部１９は、メサ構造のｎ型半導体層１７表面から少なくともトンネル接合層１６のｐ＋層１６ｐにまで到達して形成された溝である。図２は、半導体発光素子１０に形成された溝部１９の構造例を模式的に示す部分拡大図であり、図２（ａ）はｐ＋層１６ｐまで形成した例を示し、図２（ｂ）は埋込半導体層１５まで形成した例を示し、図２（ｃ）はナノワイヤ層１３まで形成した例を示している。

【0035】

図２（ａ）に示したように、溝部１９をｐ＋層１６ｐの途中まで形成した場合には、ｐ＋層１６ｐは溝部１９の底部および側部に露出する。この構造では、溝部１９内でｐ＋層１６ｐの露出する面積が大きいため、後述する活性化工程でｐ＋層１６ｐに取り込まれていた水素原子を溝部１９から離脱させやすい。

【0036】

図２（ｂ）に示したように、溝部１９を埋込半導体層１５に到達するまで形成した場合には、ｐ＋層１６ｐは溝部１９の側部に露出し、埋込半導体層１５が溝部１９の底部および側部に露出する。この構造では、溝部１９の側部にｐ＋層１６ｐが露出しているため、活性化工程でｐ＋層１６ｐに取り込まれていた水素原子を溝部１９から離脱させることができる。また、溝部１９の底部と側部で埋込半導体層１５が露出しているため、活性化工程で埋込半導体層１５に取り込まれていた水素原子を溝部１９から離脱させることもできる。

【0037】

図２（ｃ）に示したように、溝部１９を柱状半導体層の頂面より成長基板１１側にまで深く形成し、ナノワイヤ層１３の一部にまで到達して形成するとしてもよい。また、ナノワイヤ層１３を避けた位置にナノワイヤ層１３の頂面よりも深くまで溝部１９を形成するとしてもよい。これらの構造では、溝部１９の側部でｐ＋層１６ｐと埋込半導体層１５が露出し、活性化工程で取り込まれていた水素原子を溝部１９から離脱させることができる。

【0038】

カソード電極２０は、成長基板１１または下地層が露出された領域に形成された電極であり、露出された半導体層とオーミック接触する金属材料とパッド電極の積層構造で構成されている。アノード電極２１は、ｎ型半導体層１７上の一部に形成された電極であり、ｎ型半導体層１７の最表面とオーミック接触する金属材料とパッド電極の積層構造で構成されている。また、図１では図示を省略したが、必要に応じて半導体発光素子１０の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。また、ｎ型半導体層１７全体にアノード電極２１を延伸した透明電極を形成するとしてもよい。

【0039】

図３は、半導体発光素子１０の製造方法における第１成長工程を示す模式図であり、図３（ａ）はマスク形成工程、図３（ｂ）はナノワイヤ成長工程、図３（ｃ）は活性層成長工程、図３（ｄ）は埋込半導体層成長工程を示している。図４は、本実施形態に係る半導体発光素子１０の製造方法を示す模式図であり、図４（ａ）は第２成長工程、図４（ｂ）はメサ形成工程、図４（ｃ）は溝部エッチング工程と活性化工程、図４（ｄ）は電極形成工程を示している。

【0040】

まず図３（ａ）に示すマスク形成工程では、ｎ型ＧａＮからなる成長基板１１上にスパッタ法でＳｉＯ_２からなるマスク１２を膜厚３０ｎｍ程度堆積させ、ナノインプリンティングリソグラフィーのような微細パターン形成方法を用いて、直径１５０ｎｍ程度の開口部１２ａを形成する。成長基板１１としてサファイア等の異種基板を用いる場合には、サファイア基板上にバッファ層、下地層およびｎ型半導体層を形成して、ｎ型半導体層の表面を成長基板１１の表面に用いるとしてもよい。バッファ層の成長条件としては、例えば原料ガスとしてＴＭＡ（ＴｒｉＭｅｔｈｙｌＡｌｍｉｎｉｕｍ）、ＴＭＧ（ＴｒｉＭｅｔｈｙｌＧａｌｌｉｕｍ）およびアンモニアを用い、成長温度が１１００℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力１０ｈＰａである。下地層およびｎ型半導体層の成長条件としては、例えば成長温度が１０５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力５００ｈＰａである。

【0041】

次に図３（ｂ）に示すナノワイヤ成長工程では、ＭＯＣＶＤ法による選択成長により、開口部１２ａから露出した成長基板１１上にＧａＮからなるナノワイヤ層１３を成長させる。ナノワイヤ層１３の成長条件としては、例えば原料ガスとしてＴＭＧおよびアンモニアを用い、成長温度が１０５０℃、Ｖ／III比が１０、水素をキャリアガスとして圧力１００ｈＰａである。

【0042】

次に図３（ｃ）に示す活性層成長工程では、ＭＯＣＶＤ法を用いてナノワイヤ層１３の側面および上面に、厚さ５ｎｍのＧａＩｎＮ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた活性層１４を成長させる。活性層１４の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力１０００ｈＰａで、原料ガスとしてＴＭＧ、ＴＭＩ（ＴｒｉＭｅｔｈｙｌＩｎｄｉｕｍ）およびアンモニアを用いる。

【0043】

次に図３（ｄ）に示す埋込半導体層成長工程では、ｐ型不純物をドープしたＧａＮからなる埋込半導体層１５を成長させ、ナノワイヤ層１３と活性層１４からなる柱状半導体層の外周および上面を埋込半導体層１５で埋める。埋込半導体層１５の成長条件としては、例えば成長温度が９５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力３００ｈＰａであり、原料ガスとしてＴＭＧ、Ｃｐ_２Ｍｇ（ｂｉｓＣｙｃｒｏｐｅｎｔａｄｉｅｎｙｌＭａｇｎｅｓｉｕｍ）およびアンモニアを用いる。埋込半導体層１５を厚膜化するためには、埋込半導体層１５の成長条件は縦方向への成長であるc面成長が促進される条件が好ましい。

【0044】

上述したように埋込半導体層１５は、柱状半導体層の間に設けられたマスク１２上に成長させる必要があり、埋込半導体層１５を成長する際に柱状半導体層の下部において空隙が生じる可能性がある。したがって、埋込半導体層１５の成長では、原料ガスとしてＴＭＧ、シランおよびアンモニアを用い、初期段階では横方向成長であるｍ面の成長を促進する低温かつ低Ｖ／III比で成長することが好ましい。低温かつ低Ｖ／III比の一例としては、８００℃以下で１００以下のＶ／III比、水素をキャリアガスとして圧力２００ｈＰａが挙げられる。埋込半導体層１５の横方向成長によって柱状半導体層の下部でマスク１２上が隙間なく埋められた後には、縦方向成長であるｃ面の成長を促進する高温かつ高Ｖ／III比で成長することが好ましい。高温かつ高Ｖ／III比の一例としては、１０００℃以上で２０００以上のＶ／III比、水素をキャリアガスとして圧力５００ｈＰａが挙げられる。図３（ａ）のマスク形成工程から図３（ｄ）の埋込半導体層成長工程までは本発明における第１成長工程に相当している。

【0045】

次に図４（ａ）に示す第２成長工程では、埋込半導体層１５上に、トンネル接合層１６のｐ＋層１６ｐとｎ＋層１６ｎおよびｎ型半導体層１７を成長させる。トンネル接合層１６の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力５００ｈＰａである。また、ｐ＋層１６ｐとしては厚さ５ｎｍでＭｇ濃度が２×１０^２０ｃｍ^－３のＧａＮが挙げられ、ｎ＋層１６ｎとしては厚さ１０ｎｍでＳｉ濃度が２×１０^２０ｃｍ^－３のＧａＮが挙げられる。

【0046】

次に図４（ｂ）に示すメサ形成工程では、選択的にドライエッチングによりｎ型半導体層１７からトンネル接合層１６、埋込半導体層１５を部分的に除去し、成長基板１１の上面を露出させてメサ溝１８を形成する。上述したようにメサ溝１８を形成することでメサ溝１８に囲まれた領域が半導体発光素子１０の発光領域として区画される。

【0047】

次に図４（ｃ）に示す溝部エッチング工程では、選択的にドライエッチングでｎ型半導体層１７からトンネル接合層１６の少なくともｐ＋層１６ｐまで到達する溝部１９を形成する。溝部１９を形成した後に活性化工程を実施し、メサ構造の側面まで到達して露出している埋込半導体層１５とｐ＋層１６ｐから水素を離脱させて活性化処理を行う。同時に、溝部１９内に露出しているｐ＋層１６ｐからも水素を離脱させて活性化処理を促進する。ここで、活性化処理の方法が限定されないが、一例としては大気雰囲気中において６００℃での熱処理（アニール）が挙げられる。ここでは大気雰囲気中でのアニールを示したが、埋込半導体層１５とトンネル接合層１６を活性化できる原子状水素の存在しない雰囲気での熱処理であればよい。

【0048】

次に図４（ｄ）に示す電極形成工程では、成長基板１１の表面にカソード電極２０を形成し、ｎ型半導体層１７上にアノード電極２１を形成する。また、必要に応じて電極形成後のアニールやパッシベーション膜の形成、素子分割を実施して半導体発光素子１０を得る。

【0049】

本実施形態の半導体発光素子１０では、カソード電極２０とアノード電極２１の間に電圧を印加すると、ｎ型半導体層１７、トンネル接合層１６、埋込半導体層１５、活性層１４、ナノワイヤ層１３、成長基板１１の順に電流が流れ、活性層１４で発光再結合により光が生じる。活性層１４からの発光は、半導体発光素子１０の外部に取り出される。

【0050】

トンネル接合層１６を介したトンネル電流による電流注入は抵抗が小さく、良好に電流注入を行うことができる。また、ｎ型半導体層１７は電流が拡散しやすいため、メサ構造の全領域に電流を拡散してトンネル接合層１６全体から電流注入を行うことができる。これにより、半導体発光素子１０における高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。

【0051】

また、ナノワイヤ層１３の側面は選択成長により形成されたｍ面となっているため、その外周に形成された活性層１４と埋込半導体層１５も互いにｍ面で接触している。ｍ面は無極性面であり分極が生じないため活性層１４での発光効率も高く、しかも六角柱の側面全てがｍ面であることから半導体発光素子１０の発光効率を向上させることができる。さらに、活性層の膜厚を厚くすることができるため、活性層１４の体積を従来の半導体発光素子よりも３～１０倍程度まで増加させることができ、注入キャリア密度を低減して効率ドループを大幅に低減できる。

【0052】

上述したように、本実施形態の半導体発光素子１０では、メサ構造の側面までトンネル接合層１６が延伸して形成されており、少なくともｐ＋層１６ｐまで溝部１９が形成されている。したがって、活性化工程においてメサ構造の側面に露出した埋込半導体層１５およびトンネル接合層１６から水素原子を離脱させることができ、埋込半導体層１５およびｐ＋層１６ｐに含まれるｐ型不純物の活性化率を高め、良好な電流拡散とキャリア注入を行うことが可能となる。

【0053】

また、第２成長工程の後に、溝部１９をエッチングで形成する溝部エッチング工程を実施し、少なくともｐ＋層１６ｐにまで到達する溝部１９が形成される。その後に活性化工程を実施することで、活性化工程において溝部１９の側面に露出したｐ＋層１６ｐから水素原子を離脱させることができ、メサ構造の外周近傍だけではなく内部領域においても、ｐ＋層１６ｐに含まれるｐ型不純物の活性化率を高め、良好な電流拡散とキャリア注入を行うことが可能となる。

【0054】

（第２実施形態）
次に、本発明の第２実施形態について図５を用いて説明する。第１実施形態と重複する内容は説明を省略する。図５は、本実施形態に係る半導体発光素子１０の製造方法を示す模式図であり、図５（ａ）はマスク形成工程、図５（ｂ）は第２成長工程、図５（ｃ）は溝部マスク除去工程、図５（ｄ）はメサ形成工程と活性化工程、図５（ｅ）は電極形成工程を示している。本実施形態では、図３に示した第１成長工程の後に、マスクを用いた選択成長で第２成長工程を実施する点が第１実施形態と異なっている。

【0055】

図５（ａ）に示すマスク形成工程では、図３（ｄ）に示した埋込半導体層成長工程の後に、埋込半導体層１５の一部にマスク２２を形成する。マスク２２を構成する材料としては、マスク２２上からはトンネル接合層１６の結晶成長が困難な誘電体材料を選択し、例えばＳｉＯ_２やＳｉＮ_ｘやＡｌ_２Ｏ_３などが好適である。マスク２２を形成する領域は溝部１９を形成する領域であり、所望の位置と形状にマスク２２を形成することで、後述するようにナノワイヤ層１３との位置関係を考慮して、溝部１９のパターンを形成することができる。

【0056】

次に図５（ｂ）に示す第２成長工程では、埋込半導体層１５上に、マスク２２を用いた選択成長によりトンネル接合層１６のｐ＋層１６ｐとｎ＋層１６ｎおよびｎ型半導体層１７を成長させる。このとき、マスク２２上にはトンネル接合層１６のｐ＋層１６ｐとｎ＋層１６ｎが成長しておらず、溝部１９の底部にマスク２２が残存している状態である。

【0057】

次に図５（ｃ）に示す溝部マスク除去工程では、エッチングによりマスク２２を除去し、溝部１９を形成して溝部１９の底部に埋込半導体層１５の表面を露出させる。このとき、溝部１９の側部にはトンネル接合層１６のｐ＋層１６ｐが露出する。マスク２２の除去は、ｎ型半導体層１７およびトンネル接合層１６を構成する半導体材料をエッチングせず、マスク２２の材料のみを除去するウェットエッチングを用いることができる。

【0058】

次に図５（ｄ）に示すメサ形成工程では、選択的にドライエッチングによりｎ型半導体層１７からトンネル接合層１６、埋込半導体層１５を部分的に除去し、成長基板１１の上面を露出させてメサ溝１８を形成する。上述したようにメサ溝１８を形成することでメサ溝１８に囲まれた領域が半導体発光素子１０の発光領域として区画される。溝部１９とメサ溝１８を形成した後に活性化工程を実施し、メサ構造の側面まで到達して露出している埋込半導体層１５とｐ＋層１６ｐから水素を離脱させて活性化処理を行う。同時に、溝部１９内に露出している埋込半導体層１５とｐ＋層１６ｐからも水素を離脱させて活性化処理を促進する。

【0059】

次に図５（ｅ）に示す電極形成工程では、成長基板１１の表面にカソード電極２０を形成し、ｎ型半導体層１７上にアノード電極２１を形成する。また、必要に応じて電極形成後のアニールやパッシベーション膜の形成、素子分割を実施して半導体発光素子１０を得る。

【0060】

本実施形態でも、マスク２２を用いた選択成長での第２成長工程とマスク除去工程で溝部１９を形成し、少なくともｐ＋層１６ｐにまで到達する溝部１９が形成される。その後に活性化工程を実施することで、活性化工程において溝部１９の側面に露出したｐ＋層１６ｐから水素原子を離脱させることができ、メサ構造の外周近傍だけではなく内部領域においても、ｐ＋層１６ｐに含まれるｐ型不純物の活性化率を高め、良好な電流拡散とキャリア注入を行うことが可能となる。

【0061】

（第３実施形態）
次に、本発明の第３実施形態について図６を用いて説明する。第１実施形態と重複する内容は説明を省略する。図６は、本実施形態における溝部１９の形成パターンを模式的に示す平面図であり、図６（ａ）は丸ドット形状、図６（ｂ）は多角形ドット形状、図６（ｃ）は線形状の低密度な配置、図６（ｄ）は線形状の高密度な配置を示している。

【0062】

図６（ａ）～図６（ｄ）に示した例では、メサ溝１８で画定されるメサ構造として、３００μｍ×３００μｍの矩形状を想定している。また、溝部１９を形成する深さとしては、図２（ａ）～図２（ｃ）に示した何れの例でもよい。

【0063】

図６（ａ）に示した例は、溝部１９を円形のドット形状で形成し、１００μｍ間隔で３行３列の対角にカソード電極２０とアノード電極２１が形成され、残りの７箇所に溝部１９が配置されたパターンである。この配置例では、溝部１９の直径を２０μｍとすると、溝部１９の総面積は約２２００μｍ^２となり、チップ面積に占める溝部１９の面積比は約２．４４％である。他の例としては、５０μｍ間隔で４行４列の対角にカソード電極２０とアノード電極２１が形成され、残りの１４箇所に溝部１９が配置されたパターンが挙げられる。この配置例では、溝部１９の直径を５μｍとすると、溝部１９の総面積は約２７４μｍ^２となり、チップ面積に占める溝部１９の面積比は約０．７３％である。

【0064】

図６（ｂ）に示した例は、溝部１９を正方形のドット形状で形成し、１００μｍ間隔で３行３列の対角にカソード電極２０とアノード電極２１が形成され、残りの７箇所に溝部１９が配置されたパターンである。この配置例では、溝部１９の一辺を２０μｍとすると、溝部１９の総面積は２８００μｍ^２となり、チップ面積に占める溝部１９の面積比は約３．１０％である。他の例としては、５０μｍ間隔で４行４列の対角にカソード電極２０とアノード電極２１が形成され、残りの１４箇所に溝部１９が配置されたパターンが挙げられる。この配置例では、溝部１９の一辺を５μｍとすると、溝部１９の総面積は約３５０μｍ^２となり、チップ面積に占める溝部１９の面積比は約０．３９％である。

【0065】

図６（ｃ）に示した例は、メサ構造の一方の側壁に平行に１００μｍ間隔で溝部１９をストライプ（線）形状で３本形成したパターンである。この配置例では、ストライプの幅は５μｍとし、中央のストライプの長さを２５０μｍ、他のストライプの長さを１５０μｍとすると、溝部１９の総面積は２７５０μｍ^２となり、チップ面積に占める溝部１９の面積比は約３．０６％である。

【0066】

図６（ｄ）に示した例は、メサ構造の一方の側壁に平行に５０μｍ間隔で溝部１９をストライプ（線）形状で５本形成したパターンである。この配置例では、ストライプの幅は５μｍとし、中央のストライプの長さを２５０μｍ、他のストライプの長さを１５０μｍとすると、溝部１９の総面積は４２５０μｍ^２となり、チップ面積に占める溝部１９の面積比は約４．７２％である。

【0067】

図６（ａ）～図６（ｄ）に示した何れの例でも、チップ面積に占める溝部１９の面積比率は５％未満であり、９５％以上の面積においてトンネル接合層１６から埋込半導体層１５に対して電流注入をすることで、半導体発光素子１０への良好で均一な電流注入をすることができる。また、隣り合う溝部１９の間隔を５０～１００μｍ程度としているため、溝部１９から水素を離脱できるｐ＋層１６ｐの面積を確保でき、ｐ＋層１６ｐを面内全域において活性化することができる。また、活性化処理に必要な時間を短縮することもできる。

【0068】

（第４実施形態）
次に、本発明の第４実施形態について図７を用いて説明する。第１実施形態と重複する内容は説明を省略する。図７は、本実施形態における溝部１９とナノワイヤ層１３の形成パターンを模式的に示す平面図であり、図７（ａ）は丸ドット形状の溝部１９を柱状半導体の間に配置した例であり、図７（ｂ）は電極間を結ぶ方向に沿って線形状の溝部１９を配置した例であり、図７（ｃ）は電極間を横断する方向に線形状の溝部１９を配置した例である。

【0069】

本実施形態では、平面視においてナノワイヤ層１３を避けた領域に溝部１９を形成する。溝部１９を形成する深さとしては、図２（ａ）～図２（ｃ）に示した何れの例でもよく、特に図２（ｃ）に示したようにナノワイヤ層１３（柱状半導体層）の頂面よりも深い位置まで溝部１９を形成する場合には、活性層１４を溝部１９で除去しないためこれらの配置を採用することが好ましい。

【0070】

図７（ａ）に示した例では、溝部１９を丸ドット形状として、三角格子状に配置されたナノワイヤ層１３（柱状半導体層）の中心に溝部１９を配置している。この配置例では、チップ領域の略全面に均一に溝部１９を形成できるので、チップ領域の略全面で均一にｐ＋層１６ｐを活性化できる。

【0071】

図７（ｂ）に示した例では、溝部１９を線形状として、三角格子状に配置されたナノワイヤ層１３の配列のうち、アノード電極２１とカソード電極２０を結ぶ方向に沿って、ナノワイヤ層１３の間に溝部１９を配置している。この配置例では、アノード電極２１からカソード電極２０に向けて流れる電流の経路に沿ってｐ＋層１６ｐの活性化率を高めることができ、電流注入をさらに良好にすることができる。

【0072】

図７（ｃ）に示した例では、溝部１９を線形状として、メサ構造の一方の側壁に平行に、ナノワイヤ層１３の間に溝部１９を配置している。この配置例では、チップ領域の一辺から対向する他辺まで溝部１９を形成できるため、チップ領域の略全面においてｐ＋層１６ｐの活性化率を高めることができる。

【0073】

（第５実施形態）
次に、本発明の第５実施形態について説明する。第１実施形態と重複する内容は説明を省略する。図６（ｃ）（ｄ）および 図７（ｂ）（ｃ）では、線形状の溝部１９として直線形状のものを示したが、曲線形状を用いるとしてもよい。特に、アノード電極２１の一部として電流拡散用の枝電極を分岐させている場合には、枝電極に沿って溝部１９を形成するとしてもよい。

【0074】

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の
変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて
得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0075】

１０…半導体発光素子
１１…成長基板
１２…マスク
１２ａ…開口部
１３…ナノワイヤ層
１４…活性層
１５…埋込半導体層
１６…トンネル接合層
１７…ｎ型半導体層
１８…メサ溝
１９…溝部
２０…カソード電極
２１…アノード電極
２２…マスク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】