特許 7612545 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-27

(45)【発行日】2025-01-14

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20250106BHJP

   H01L 25/18 20230101ALI20250106BHJP

   H03K 17/12 20060101ALI20250106BHJP

   H03K 17/08 20060101ALI20250106BHJP

   H03K 17/687 20060101ALI20250106BHJP

   H01L 23/12 20060101ALI20250106BHJP

【ＦＩ】

H01L25/04 C

H03K17/12

H03K17/08 C

H03K17/687 F

H01L23/12 Q

【請求項の数】 7

(21)【出願番号】P 2021152688

(22)【出願日】2021-09-17

(65)【公開番号】P2023044583

(43)【公開日】2023-03-30

【審査請求日】2023-09-07

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】井口 知洋

(72)【発明者】

【氏名】水上 誠

【審査官】鹿野 博司

(56)【参考文献】

【文献】中国特許出願公開第１０９７６８０３８（ＣＮ，Ａ）

【文献】国際公開第２０１９／１６３３４３（ＷＯ，Ａ１）

【文献】国際公開第２０２１／０１０２１０（ＷＯ，Ａ１）

【文献】特開２０２０－１５５５０１（ＪＰ，Ａ）

【文献】特開２００４－１３４４６０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２１／００９９０７１（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０３Ｋ １７／１２

Ｈ０３Ｋ １７／０８

Ｈ０３Ｋ １７／６８７

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

絶縁基板と、
第１の主端子と、
第２の主端子と、
出力端子と、
前記絶縁基板の上に設けられ、第１の接続領域を有し、前記第１の接続領域で前記第１の主端子に電気的に接続された第１の金属層と、
前記絶縁基板の上に設けられ、第２の接続領域を有し、前記第２の接続領域で前記第２の主端子と電気的に接続された第２の金属層と、
前記絶縁基板の上に設けられ、前記第１の金属層と前記第２の金属層の間に位置し、第３の接続領域を有し、前記第３の接続領域で前記出力端子に電気的に接続された第３の金属層と、
第１の上部電極と第１の下部電極と第１のゲート電極と第１の炭化珪素層を含み、第１のショットキーバリアダイオードを含み、前記第１の下部電極が前記第１の金属層に電気的に接続され、第１の方向に配列された複数の第１の半導体チップと、
第２の上部電極と第２の下部電極と第２のゲート電極と第２の炭化珪素層を含み、第２のショットキーバリアダイオードを含み、前記第２の下部電極が前記第３の金属層に電気的に接続され、前記第１の方向に配列された複数の第２の半導体チップと、
前記第１の上部電極と、前記第３の金属層を電気的に接続する第１の接続線と、
前記第２の上部電極と、前記第２の金属層を電気的に接続する第２の接続線と、
前記絶縁基板の上に設けられ、前記第１の金属層と前記第３の金属層との間に設けられ、前記第１のゲート電極と電気的に接続された第４の金属層と、
前記絶縁基板の上に設けられ、前記第２の金属層と前記第３の金属層との間に設けられ、前記第２のゲート電極と電気的に接続された第５の金属層と、
を備え、
前記第１の半導体チップの前記第１の方向に垂直で前記絶縁基板に平行な第２の方向に、前記第２の半導体チップが存在し、
前記第１の接続領域と前記第２の接続領域を結ぶ第３の方向と前記第１の方向とのなす角度が２０度以下であり、
複数の前記第２の半導体チップの中で、前記第１の方向において前記第１の金属層に最も近い前記第２の半導体チップの前記第２の上部電極に接続される前記第２の接続線の伸長方向と、前記第２の方向のなす角度が２０度以下である、半導体装置。

【請求項2】

複数の前記第２の半導体チップの中で、前記第１の方向において前記第１の金属層に最も近い前記第２の半導体チップの、前記第２の方向に、前記第２の金属層が存在する請求項１記載の半導体装置。

【請求項3】

複数の前記第２の半導体チップの中で、前記第１の方向において前記第１の金属層に最も近い前記第２の半導体チップの、前記第２の上部電極と前記第２の接続線の接点の前記第２の方向に、前記第２の金属層が存在する請求項１又は請求項２記載の半導体装置。

【請求項4】

複数の前記第２の半導体チップの中で、前記第１の方向において前記第１の金属層に最も近い前記第２の半導体チップの、前記第１の金属層に近い方の端部の前記第２の方向に、前記第２の金属層が存在する請求項１ないし請求項３いずれか一項記載の半導体装置。

【請求項5】

前記第２の接続領域と前記第２の金属層の前記第１の金属層の側の端部との間の前記第１の方向の第１の距離は、複数の前記第２の半導体チップの中で、前記第１の方向において前記第１の金属層に最も近い前記第２の半導体チップの、前記第１の金属層から遠い方の端部と前記第２の金属層の前記第１の金属層の側の前記端部との間の第２の距離よりも大きい請求項１ないし請求項４いずれか一項記載の半導体装置。

【請求項6】

前記第２の接続領域と前記第２の金属層の前記第１の金属層の側の端部との間の前記第１の方向の第１の距離は、前記第２の接続領域と前記第２の金属層の前記第１の金属層と反対側の端部との間の前記第１の方向の第３の距離よりも大きい請求項１ないし請求項５いずれか一項記載の半導体装置。

【請求項7】

前記第１の接続線の伸長方向と前記第２の方向のなす角度が２０度以下である請求項１ないし請求項６いずれか一項記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を実現することができる。

【0003】

炭化珪素を用いた縦型のＭＯＳＦＥＴは、ｐｎ接合ダイオードをボディダイオードとして有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴのオフ時であっても、ボディダイオードを用いることで還流電流を流すことが可能となる。

【0004】

しかし、ボディダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長し、ＭＯＳＦＥＴのオン抵抗が増大するという問題がある。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。

【0005】

ユニポーラ動作するショットキーバリアダイオード（ＳＢＤ）を内蔵したＭＯＳＦＥＴがある。バイポーラ動作するｐｎ接合ダイオードに代えてＳＢＤを用いて還流電流を流すことで、積層欠陥の成長が抑制され、ＭＯＳＦＥＴの信頼性が向上する。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０２０－１５５５０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の一態様の半導体装置は、絶縁基板と、第１の主端子と、第２の主端子と、出力端子と、前記絶縁基板の上に設けられ、第１の接続領域を有し、前記第１の接続領域で前記第１の主端子に電気的に接続された第１の金属層と、前記絶縁基板の上に設けられ、第２の接続領域を有し、前記第２の接続領域で前記第２の主端子と電気的に接続された第２の金属層と、前記絶縁基板の上に設けられ、前記第１の金属層と前記第２の金属層の間に位置し、第３の接続領域を有し、前記第３の接続領域で前記出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極と第１の炭化珪素層を含み、第１のショットキーバリアダイオードを含み、前記第１の下部電極が前記第１の金属層に電気的に接続され、第１の方向に配列された複数の第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極と第２の炭化珪素層を含み、第２のショットキーバリアダイオードを含み、前記第２の下部電極が前記第３の金属層に電気的に接続され、前記第１の方向に配列された複数の第２の半導体チップと、前記第１の上部電極と、前記第３の金属層を電気的に接続する第１の接続線と、前記第２の上部電極と、前記第２の金属層を電気的に接続する第２の接続線と、前記絶縁基板の上に設けられ、前記第１の金属層と前記第３の金属層との間に設けられ、前記第１のゲート電極と電気的に接続された第４の金属層と、前記絶縁基板の上に設けられ、前記第２の金属層と前記第３の金属層との間に設けられ、前記第２のゲート電極と電気的に接続された第５の金属層と、を備え、前記第１の半導体チップの第１の方向に垂直で前記絶縁基板に平行な第２の方向に、前記第２の半導体チップが存在し、前記第１の接続領域と前記第２の接続領域を結ぶ第３の方向と前記第１の方向とのなす角度が２０度以下であり、前記第１の接続線の伸長方向と前記第２の方向のなす角度が２０度以下であり、複数の前記第２の半導体チップの中で、前記第１の方向において前記第１の金属層に最も近い前記第２の半導体チップの前記第２の上部電極に接続される前記第２の接続線の伸長方向と、前記第２の方向のなす角度が２０度以下である。

【課題を解決するための手段】

【0008】

本発明の一態様の半導体装置は、絶縁基板と、第１の主端子と、第２の主端子と、出力端子と、前記絶縁基板の上に設けられ、第１の接続領域を有し、前記第１の接続領域で前記第１の主端子に電気的に接続された第１の金属層と、前記絶縁基板の上に設けられ、第２の接続領域を有し、前記第２の接続領域で前記第２の主端子と電気的に接続された第２の金属層と、前記絶縁基板の上に設けられ、前記第１の金属層と前記第２の金属層の間に位置し、第３の接続領域を有し、前記第３の接続領域で前記出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極と第１の炭化珪素層を含み、第１のショットキーバリアダイオードを含み、前記第１の下部電極が前記第１の金属層に電気的に接続され、第１の方向に配列された複数の第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極と第２の炭化珪素層を含み、第２のショットキーバリアダイオードを含み、前記第２の下部電極が前記第３の金属層に電気的に接続され、前記第１の方向に配列された複数の第２の半導体チップと、前記第１の上部電極と、前記第３の金属層を電気的に接続する第１の接続線と、前記第２の上部電極と、前記第２の金属層を電気的に接続する第２の接続線と、を備え、前記第１の半導体チップの第１の方向に垂直で前記絶縁基板に平行な第２の方向に、前記第２の半導体チップが存在し、前記第１の接続領域と前記第２の接続領域を結ぶ第３の方向と前記第１の方向とのなす角度が２０度以下であり、前記第１の接続線の伸長方向と前記第２の方向のなす角度が２０度以下であり、複数の前記第２の半導体チップの中で、前記第１の方向において前記第１の金属層に最も近い前記第２の半導体チップの前記第２の上部電極に接続される前記第２の接続線の伸長方向と、前記第２の方向のなす角度が２０度以下である。

【図面の簡単な説明】

【0009】

【図1】実施形態の半導体装置の模式上面図。

【図2】実施形態の半導体装置の模式断面図。

【図3】実施形態の半導体装置の等価回路図。

【図4】比較例の半導体装置の模式上面図。

【図5】比較例の半導体装置の問題点の説明図。

【図6】実施形態の半導体装置の作用及び効果の説明図。

【発明を実施するための形態】

【0010】

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

【0011】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0012】

実施形態の半導体装置は、絶縁基板と、第１の主端子と、第２の主端子と、出力端子と、絶縁基板の上に設けられ、第１の接続領域を有し、第１の接続領域で第１の主端子に電気的に接続された第１の金属層と、絶縁基板の上に設けられ、第２の接続領域を有し、第２の接続領域で第２の主端子と電気的に接続された第２の金属層と、絶縁基板の上に設けられ、第１の金属層と第２の金属層の間に位置し、第３の接続領域を有し、第３の接続領域で出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極と第１の炭化珪素層を含み、第１のショットキーバリアダイオードを含み、第１の下部電極が第１の金属層に電気的に接続され、第１の方向に配列された複数の第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極と第２の炭化珪素層を含み、第２のショットキーバリアダイオードを含み、第２の下部電極が第３の金属層に電気的に接続され、第１の方向に配列された複数の第２の半導体チップと、第１の上部電極と、第３の金属層を電気的に接続する第１の接続線と、第２の上部電極と、第２の金属層を電気的に接続する第２の接続線と、を備える。そして、第１の半導体チップの第１の方向に垂直で絶縁基板に平行な第２の方向に、第２の半導体チップが存在し、第１の接続領域と第２の接続領域を結ぶ第３の方向と第１の方向とのなす角度が２０度以下であり、第１の接続線の伸長方向と第２の方向のなす角度が２０度以下であり、複数の第２の半導体チップの中で、第１の方向において第１の金属層に最も近い第２の半導体チップの第２の上部電極に接続される第２の接続線の伸長方向と、第２の方向のなす角度が２０度以下である。

【0013】

図１は、実施形態の半導体装置の模式上面図である。図２は、実施形態の半導体装置の模式断面図である。図２は、図１のＡＡ’断面である。図３は、実施形態の半導体装置の等価回路図である。

【0014】

実施形態の半導体装置は、パワー半導体モジュール１００である。図３に示すように、実施形態のパワー半導体モジュール１００は、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。パワー半導体モジュール１００は、３個のハーフブリッジユニットが並列に接続されている。例えば、実施形態のパワー半導体モジュールを３個用いることにより３相インバータ回路を構成できる。

【0015】

図３に示すように、パワー半導体モジュール１００は、正端子Ｐ（第１の主端子）、負端子Ｎ（第２の主端子）、交流出力端子ＡＣ（出力端子）、複数のハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）、複数のローサイドＭＯＳＦＥＴ２１（第２の半導体チップ）を含む。それぞれのＭＯＳＦＥＴは、ｐｎ接合ダイオードに加え、ショットキーバリアダイオード（ＳＢＤ）を内蔵している。ＳＢＤは、例えば、還流電流を流す機能を有する。

【0016】

複数のハイサイドＭＯＳＦＥＴ１１は並列に接続される。複数のローサイドＭＯＳＦＥＴ２１は並列に接続される。複数のハイサイドＭＯＳＦＥＴ１１と複数のローサイドＭＯＳＦＥＴ２１は、直列に接続される。

【0017】

図１ないし図３は、ハイサイドＭＯＳＦＥＴ１１が３個、ローサイドＭＯＳＦＥＴ２１が３個の場合を例示している。

【0018】

実施形態のパワー半導体モジュール１００は、図１及び図２に示すように、正端子Ｐ（第１の主端子）、負端子Ｎ（第２の主端子）、交流出力端子ＡＣ（出力端子）、複数のハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）、複数のローサイドＭＯＳＦＥＴ２１（第２の半導体チップ）、樹脂ケース２４、蓋２６、金属ベース２８、絶縁基板３０、第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６（第４の金属層）、第２のゲート金属層３７（第５の金属層）、裏面金属層４０、第１のゲート端子４１、第２のゲート端子４２、第１のボンディングワイヤ４４（第１の接続線）、第２のボンディングワイヤ４６（第２の接続線）、ゲートボンディングワイヤ４８、封止樹脂５０を備える。

【0019】

複数のハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）のそれぞれは、第１のソース電極１１ａ（第１の上部電極）、第１のドレイン電極１１ｂ（第１の下部電極）、第１のゲート電極１１ｃ、第１の炭化珪素層１１ｘ、第１のショットキーバリアダイオード１１ｙを含む。

【0020】

複数のローサイドＭＯＳＦＥＴ２１（第２の半導体チップ）のそれぞれは、第２のソース電極２１ａ（第２の上部電極）、第２のドレイン電極２１ｂ（第２の下部電極）、第２のゲート電極２１ｃ、第２の炭化珪素層２１ｘ、第２のショットキーバリアダイオード２１ｙを含む。

【0021】

第１の金属層３１は、第１の接続領域３１ｘを有する。第２の金属層３２は、第２の接続領域３２ｘを有する。第３の金属層３３は、第３の接続領域３３ｘを有する。

【0022】

図１は、パワー半導体モジュール１００から蓋２６及び封止樹脂５０を除いた状態の上面図である。

【0023】

金属ベース２８は、例えば、銅である。例えば、パワー半導体モジュール１００を製品に実装する際、金属ベース２８の裏面には、図示しない放熱板が接続される。

【0024】

絶縁基板３０は、金属ベース２８の上に設けられる。絶縁基板３０は、金属ベース２８とハイサイドＭＯＳＦＥＴ１１との間、金属ベース２８とローサイドＭＯＳＦＥＴ２１との間に設けられる。

【0025】

絶縁基板３０は、金属ベース２８とハイサイドＭＯＳＦＥＴ１１、金属ベース２８とローサイドＭＯＳＦＥＴ２１を電気的に分離する機能を有する。

【0026】

絶縁基板３０は、例えば、セラミックである。絶縁基板３０は、例えば、酸化アルミニウム、窒化アルミニウム、又は、窒化シリコンである。

【0027】

絶縁基板３０の表面には、第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、及び、第２のゲート金属層３７が設けられる。第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、及び、第２のゲート金属層３７は、例えば、銅である。

【0028】

絶縁基板３０の裏面には、裏面金属層４０が設けられる。裏面金属層４０は、例えば、銅である。裏面金属層４０は、例えば、図示しない半田層又は銀ナノ粒子層を用いて金属ベース２８と接合される。

【0029】

樹脂ケース２４は、金属ベース２８及び絶縁基板３０の周囲に設けられる。樹脂ケース２４の一部は、金属ベース２８の上に設けられる。樹脂ケース２４は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を保護する機能を有する。

【0030】

樹脂ケース２４の上には蓋２６が設けられる。蓋２６は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を保護する機能を有する。

【0031】

複数のハイサイドＭＯＳＦＥＴ１１は、第１の金属層３１の上に設けられる。複数のハイサイドＭＯＳＦＥＴ１１のそれぞれは、第１のソース電極１１ａ、第１のドレイン電極１１ｂ、第１のゲート電極１１ｃ、第１の炭化珪素層１１ｘ、第１のショットキーバリアダイオード１１ｙを含む。第１のソース電極１１ａは第１の上部電極の一例である。第１のドレイン電極１１ｂは、第１の下部電極の一例である。

【0032】

第１のソース電極１１ａは第３の金属層３３に電気的に接続される。第１のソース電極１１ａと第３の金属層３３は、例えば、第１のボンディングワイヤ４４を用いて電気的に接続される。第１のドレイン電極１１ｂは第１の金属層３１に電気的に接続される。第１のドレイン電極１１ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第１の金属層３１に電気的に接続される。

【0033】

複数のハイサイドＭＯＳＦＥＴ１１は、絶縁基板３０に平行な第１の方向に配列される。

【0034】

複数のローサイドＭＯＳＦＥＴ２１は、第３の金属層３３の上に設けられる。複数のローサイドＭＯＳＦＥＴ２１のそれぞれは、第２のソース電極２１ａ、第２のドレイン電極２１ｂ、第２のゲート電極２１ｃ、第２の炭化珪素層２１ｘ、第２のショットキーバリアダイオード２１ｙを含む。第２のソース電極２１ａは第２の上部電極の一例である。第２のドレイン電極２１ｂは、第２の下部電極の一例である。

【0035】

第２のソース電極２１ａは第２の金属層３２に電気的に接続される。第２のソース電極２１ａと第２の金属層３２は、例えば、第２のボンディングワイヤ４６を用いて電気的に接続される。第２のドレイン電極２１ｂは第３の金属層３３に電気的に接続される。第２のドレイン電極２１ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第３の金属層３３に電気的に接続される。

【0036】

複数のローサイドＭＯＳＦＥＴ２１は、絶縁基板３０に平行な第１の方向に配列される。

【0037】

封止樹脂５０は、樹脂ケース２４の中に充填される。封止樹脂５０は、樹脂ケース２４に囲まれる。封止樹脂５０は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を覆う。

【0038】

封止樹脂５０は、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を保護する機能を有する。また、ハイサイドＭＯＳＦＥＴ１１、ローサイドＭＯＳＦＥＴ２１、及び絶縁基板３０を絶縁する機能を有する。

【0039】

封止樹脂５０は、樹脂を含む。封止樹脂５０は、例えば、シリコーンゲルである。封止樹脂５０には、例えば、エポキシ樹脂、ポリイミド樹脂等、その他の樹脂を適用することも可能である。

【0040】

正端子Ｐは、絶縁基板３０の一端の側に設けられる。例えば、図１では、正端子Ｐは、絶縁基板３０の右側に設けられる。正端子Ｐは、配線接続穴を有する。

【0041】

正端子Ｐは、第１の接続領域３１ｘで、第１の金属層３１に電気的に接続される。第１の接続領域３１ｘにおいて、第１の金属層３１と正端子Ｐは、例えば、図示しない半田層又は銀ナノ粒子層を用いて接続される。

【0042】

正端子Ｐには外部から、例えば、正電圧が印加される。正端子Ｐは、金属で形成される。正端子Ｐは、例えば、銅である。

【0043】

負端子Ｎは、絶縁基板３０の一端の側に設けられる。負端子Ｎは、正端子Ｐと、絶縁基板３０の同じ側に設けられる。負端子Ｎは、配線接続穴を有する。

【0044】

負端子Ｎは、第２の接続領域３２ｘで第２の金属層３２に電気的に接続される。第２の接続領域３２ｘにおいて、第２の金属層３２と負端子Ｎは、例えば、図示しない半田層又は銀ナノ粒子層を用いて接続される。

【0045】

負端子Ｎには外部から、例えば、負電圧が印加される。負端子Ｎは、金属で形成される。負端子Ｎは、例えば、銅である。

【0046】

交流出力端子ＡＣは、絶縁基板３０の一端の側に設けられる。交流出力端子ＡＣは、正端子Ｐ及び負端子Ｎと、絶縁基板３０の同じ側に設けられる。交流出力端子ＡＣは、配線接続穴を有する。

【0047】

交流出力端子ＡＣは、第３の接続領域３３ｘで第３の金属層３３に電気的に接続される。第３の接続領域３３ｘにおいて、第３の金属層３３と交流出力端子ＡＣは、例えば、図示しない半田層又は銀ナノ粒子層を用いて接続される。

【0048】

交流出力端子ＡＣは、ハーフブリッジ回路の出力電流を出力する。交流出力端子ＡＣは、金属で形成される。交流出力端子ＡＣは、例えば、銅である。

【0049】

第１のゲート端子４１は、ハイサイドＭＯＳＦＥＴ１１の第１のゲート電極１１ｃに電気的に接続される。第１のゲート端子４１は、例えば、第１のゲート金属層３６、及びゲートボンディングワイヤ４８を用いて、第１のゲート電極１１ｃに電気的に接続される。

【0050】

第２のゲート端子４２は、ローサイドＭＯＳＦＥＴ２１の第２のゲート電極２１ｃに電気的に接続される。第２のゲート端子４２は、例えば、第２のゲート金属層３７、及びゲートボンディングワイヤ４８を用いて、第２のゲート電極２１ｃに電気的に接続される。

【0051】

第１の金属層３１は、絶縁基板３０の上に設けられる。第１の金属層３１は、第１の接続領域３１ｘを有する。第１の金属層３１は、第１の接続領域３１ｘで正端子Ｐに電気的に接続される。

【0052】

第２の金属層３２は、絶縁基板３０の上に設けられる。第２の金属層３２は、第２の接続領域３２ｘを有する。第２の金属層３２は、第２の接続領域３２ｘで負端子Ｎに電気的に接続される。第２の金属層３２は、ローサイドＭＯＳＦＥＴ２１の第２のソース電極２１ａに電気的に接続される。

【0053】

第３の金属層３３は、絶縁基板３０の上に設けられる。第３の金属層３３は、第３の接続領域３３ｘを含む。第３の金属層３３は、第３の接続領域３３ｘで、交流出力端子ＡＣに電気的に接続される。第３の金属層３３は、ハイサイドＭＯＳＦＥＴ１１の第１のソース電極１１ａに電気的に接続される。

【0054】

複数のハイサイドＭＯＳＦＥＴ１１のそれぞれの、第１の方向に垂直で絶縁基板３０に平行な第２の方向に、複数のローサイドＭＯＳＦＥＴ２１のうちの一つのローサイドＭＯＳＦＥＴ２１が存在する。言い換えれば、ハイサイドＭＯＳＦＥＴ１１は第２の方向において、ローサイドＭＯＳＦＥＴ２１と隣り合って設けられている。

【0055】

第１の接続領域３１ｘと第２の接続領域３２ｘとを結ぶ方向を第３の方向と定義する。第３の方向は、第１の接続領域３１ｘと第２の接続領域３２ｘとを最短距離で結ぶ線分の方向である。第３の方向と第１の方向とのなす角度は２０度以下である。

【0056】

例えば、図１において、第３の方向は第１の方向と平行である。第３の方向と第１の方向とのなす角度は０度である。したがって、複数のハイサイドＭＯＳＦＥＴ１１は、第３の方向に配列される。また、複数のローサイドＭＯＳＦＥＴ２１は、第３の方向に配列される。

【0057】

第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度は２０度以下である。例えば、一つのハイサイドＭＯＳＦＥＴ１１に複数の第１のボンディングワイヤ４４が接続される場合、複数の第１のボンディングワイヤ４４の内の少なくとも一本の第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度は２０度以下である。複数のハイサイドＭＯＳＦＥＴ１１の内の任意の一つのハイサイドＭＯＳＦＥＴ１１に接続される第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度は２０度以下である。

【0058】

第１のボンディングワイヤ４４の伸長方向と、第３の方向のなす角度は７０度以上９０度以下である。例えば、一つのハイサイドＭＯＳＦＥＴ１１に複数の第１のボンディングワイヤ４４が接続される場合、複数の第１のボンディングワイヤ４４の内の少なくとも一本の第１のボンディングワイヤ４４の伸長方向と、第３の方向のなす角度は７０度以上９０度以下である。複数のハイサイドＭＯＳＦＥＴ１１の内の任意の一つのハイサイドＭＯＳＦＥＴ１１に接続される第１のボンディングワイヤ４４の伸長方向と、第３の方向のなす角度は７０度以上９０度以下である。

【0059】

なお、第１のボンディングワイヤ４４の伸長方向とは、例えば、第１のボンディングワイヤ４４が第１のソース電極１１ａに接する位置と、第１のボンディングワイヤ４４が第３の金属層３３に接する位置とを結ぶ線分の方向である。

【0060】

例えば、半導体モジュール１００が備える全ての第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度は２０度以下である。図１では、半導体モジュール１００が備える全ての第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度が０度の場合を示している。

【0061】

第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度は２０度以下である。例えば、一つのローサイドＭＯＳＦＥＴ２１に複数の第１のボンディングワイヤ４４が接続される場合、複数の第２のボンディングワイヤ４６の内の少なくとも一本の第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度は２０度以下である。複数のローサイドＭＯＳＦＥＴ２１の内の任意の一つのローサイドＭＯＳＦＥＴ２１に接続される第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度は２０度以下である。

【0062】

複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の第２のソース電極２１ａに接続される第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度が２０度以下である。すなわち、図１において、複数のローサイドＭＯＳＦＥＴ２１の中で、最も下側にあるローサイドＭＯＳＦＥＴ２１の第２のソース電極２１ａに接続される第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度が２０度以下である。

【0063】

第２のボンディングワイヤ４６の伸長方向と、第３の方向のなす角度は７０度以上９０度以下である。例えば、一つのローサイドＭＯＳＦＥＴ２１に複数の第２のボンディングワイヤ４６が接続される場合、複数の第２のボンディングワイヤ４６の内の少なくとも一本の第２のボンディングワイヤ４６の伸長方向と、第３の方向のなす角度は７０度以上９０度以下である。複数のローサイドＭＯＳＦＥＴ２１の内の任意の一つのローサイドＭＯＳＦＥＴ２１に接続される第２のボンディングワイヤ４６の伸長方向と、第３の方向のなす角度は７０度以上９０度以下である。

【0064】

なお、第２のボンディングワイヤ４６の伸長方向とは、例えば、第２のボンディングワイヤ４６が第２のソース電極２１ａに接する位置と、第２のボンディングワイヤ４６が第２の金属層３２に接する位置とを結ぶ線分の方向である。

【0065】

例えば、半導体モジュール１００が備える全ての第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度は２０度以下である。図１では、半導体モジュール１００が備える全ての第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度が０度の場合を示している。

【0066】

例えば、複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の第２の方向に、第２の金属層３２が存在する。すなわち、図１において、複数のローサイドＭＯＳＦＥＴ２１の中で、最も下側にあるローサイドＭＯＳＦＥＴ２１の第２の方向に第２の金属層３２が存在する。

【0067】

例えば、複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第２のソース電極２１ａと第２のボンディングワイヤ４６の接点（図１中のＣ１及びＣ２）の第２の方向に、第２の金属層３２が存在する。例えば、複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第２のソース電極２１ａと第２のボンディングワイヤ４６の接点の中で、最も第１の金属層３１に近い接点（図１中のＣ２）の第２の方向に、第２の金属層３２が存在する。

【0068】

例えば、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第１の金属層３１に近い方の端部（図１中のＥ１）は、第２の方向において、第２の金属層３２が存在する。

【0069】

例えば、第２の接続領域３２ｘと、第２の金属層３２の第１の金属層３１の側の端部との間の第１の方向の第１の距離（図１中のｄ１）は、複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第１の金属層３１から遠い方の端部と第２の金属層３２の第１の金属層３１の側の端部との間の第１の方向の第２の距離（図１中のｄ２）よりも大きい。

【0070】

例えば、第２の接続領域３２ｘと第２の金属層３２の第１の金属層３１の側の端部との間の第１の方向の第１の距離（図１中のｄ１）は、第２の接続領域３２ｘと第２の金属層３２の第１の金属層３１と反対側の端部との間の第１の方向の第３の距離（図１中のｄ３）よりも大きい。

【0071】

次に、実施形態の半導体装置の作用及び効果について説明する。

【0072】

炭化珪素を用いた縦型のＭＯＳＦＥＴは、ｐｎ接合ダイオードをボディダイオードとして有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴのオフ時であっても、ボディダイオードを用いることで還流電流を流すことが可能となる。

【0073】

しかし、ボディダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長し、ＭＯＳＦＥＴのオン抵抗が増大するという問題がある。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。

【0074】

ユニポーラ動作するショットキーバリアダイオード（ＳＢＤ）を内蔵したＭＯＳＦＥＴがある。バイポーラ動作するｐｎ接合ダイオードに代えてＳＢＤを用いて還流電流を流すことで、積層欠陥の成長が抑制され、ＭＯＳＦＥＴの信頼性が向上する。

【0075】

ＳＢＤを内蔵したＭＯＳＦＥＴを複数個含むパワー半導体モジュールにおいても、それぞれのＭＯＳＦＥＴのｐｎ接合ダイオードの動作を抑制することが、パワー半導体モジュールの信頼性を向上させる観点から重要となる。

【0076】

図４は、比較例の半導体装置の模式上面図である。比較例の半導体装置は、パワー半導体モジュール９００である。パワー半導体モジュール９００の等価回路図は、図３と同様になる。

【0077】

パワー半導体モジュール９００は、図４に示すように、複数のハイサイドＭＯＳＦＥＴ１１が配列される第１の方向は、第３の方向に垂直な方向である点で実施形態のパワー半導体モジュール１００と異なる。また、複数のローサイドＭＯＳＦＥＴ２１が配列される第１の方向は、第３の方向に垂直な方向である点で実施形態のパワー半導体モジュール１００と異なる。第３の方向は、第１の接続領域３１ｘと第２の接続領域３２ｘとを結ぶ方向である。

【0078】

また、パワー半導体モジュール９００は、図４に示すように、第１のボンディングワイヤ４４の伸長方向と、第３の方向のなす角度が平行である点で実施形態のパワー半導体モジュール１００と異なる。また、パワー半導体モジュール９００は、図４に示すように、第２のボンディングワイヤ４６の伸長方向と、第３の方向のなす角度が平行である点で実施形態のパワー半導体モジュール１００と異なる。

【0079】

パワー半導体モジュール９００のスイッチング動作時に、複数のハイサイドＭＯＳＦＥＴ１１に含まれるダイオード、又は、複数のローサイドＭＯＳＦＥＴ２１に含まれるダイオードに流れる電流にばらつきが生じることが明らかになった。ダイオードに流れる電流のばらつきが大きくなると、ショットキーバリアダイオードが流せる電流量を超えることで、ｐｎ接合ダイオードが動作する場合があることが明らかになった。

【0080】

図５は、比較例の半導体装置の問題点の説明図である。図５は、パワー半導体モジュール９００の模式上面図である。

【0081】

図５には、正端子ＰからＭＯＳＦＥＴを通って負端子Ｎに至る３つの経路、すなわち、経路Ｘ９、経路Ｙ９、及び経路Ｚ９を点線矢印で示す。経路Ｘ９、経路Ｙ９、及び経路Ｚ９は、第１の接続領域３１ｘから第２の接続領域３２ｘに至る経路である。

【0082】

発明者による検討の結果、パワー半導体モジュール９００のスイッチング動作時にダイオードに流れる電流のばらつきは、経路Ｘ９、経路Ｙ９、及び経路Ｚ９の長さのばらつきに依存することが明らかになった。

【0083】

例えば、３つの経路の中で、経路Ｘ９が最短経路、経路Ｚ９が最長経路となる。最短経路である経路Ｘ９に存在するＭＯＳＦＥＴのダイオードに流れる電流が最も大きくなる。また、最長経路である経路Ｚ９に存在するＭＯＳＦＥＴのダイオードに流れる電流が最も小さくなる。

【0084】

例えば、パワー半導体モジュール９００が外部の誘導性負荷に接続されており、複数のハイサイドＭＯＳＦＥＴ１１がオフ状態、複数のローサイドＭＯＳＦＥＴ２１がオン状態で電流を流している場合を考える。この状態から、複数のハイサイドＭＯＳＦＥＴ１１をオン状態、複数のローサイドＭＯＳＦＥＴ２１をオフ状態に切り替える。この時、複数のローサイドＭＯＳＦＥＴ２１が逆導通状態となり、ローサイドＭＯＳＦＥＴ２１に内蔵されるダイオードに還流電流が流れる。

【0085】

この時、最短経路である経路Ｘ９に存在するローサイドＭＯＳＦＥＴ２１のダイオードに流れる電流が最も大きくなる。また、最長経路である経路Ｚ９に存在するローサイドＭＯＳＦＥＴ２１のダイオードに流れる電流が最も小さくなる。

【0086】

経路Ｘ９に存在するローサイドＭＯＳＦＥＴ２１のダイオードに流れる還流電流が、ローサイドＭＯＳＦＥＴ２１に含まれる第２のショットキーバリアダイオード２１ｙの許容電流範囲を超えると、ｐｎ接合ダイオードが動作する。ｐｎ接合ダイオードが動作すると、経路Ｘ９に存在するローサイドＭＯＳＦＥＴ２１の信頼性が低下する。そして、パワー半導体モジュール９００の信頼性が低下する。

【0087】

図６は、実施形態の半導体装置の作用及び効果の説明図である。図６は、パワー半導体モジュール１００の模式上面図である。

【0088】

図６には、正端子ＰからＭＯＳＦＥＴを通って負端子Ｎに至る３つの経路、すなわち、経路Ｘ１、経路Ｙ１、及び経路Ｚ１を点線矢印で示す。経路Ｘ１、経路Ｙ１、及び経路Ｚ１は、第１の接続領域３１ｘから第２の接続領域３２ｘに至る経路である。

【0089】

第１の実施形態のパワー半導体モジュール１００は、比較例のパワー半導体モジュール９００に対して、ＭＯＳＦＥＴの配列方向及びボンディングワイヤの伸長方向を変えることで、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきを抑制する。

【0090】

具体的には、複数のハイサイドＭＯＳＦＥＴ１１は、第１の接続領域３１ｘと第２の接続領域３２ｘとを結ぶ第３の方向に沿って配列される。複数のローサイドＭＯＳＦＥＴ２１も、第３の方向に沿って配列される。第３の方向と、複数のハイサイドＭＯＳＦＥＴ１１及び複数のローサイドＭＯＳＦＥＴ２１が配列される第１の方向とのなす角度は２０度以下である。

【0091】

また、第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度は２０度以下である。第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度は２０度以下である。

【0092】

実施形態のパワー半導体モジュール１００は、上記構成により、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが抑制される。このため、パワー半導体モジュール１００のスイッチング動作時にダイオードに流れる電流のばらつきが抑制される。したがって、ＭＯＳＦＥＴに含まれるｐｎ接合ダイオードの動作が抑制される。よって、パワー半導体モジュール１００の信頼性が向上する。

【0093】

第３の方向と、複数のハイサイドＭＯＳＦＥＴ１１及び複数のローサイドＭＯＳＦＥＴ２１が配列される第１の方向とのなす角度は１０度以下であることが好ましく、５度以下であることがより好ましく、０度であることが最も好ましい。上記角度が小さくなることで、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0094】

また、半導体モジュール１００の備える全ての第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度は２０度以下であることが好ましい。また。半導体モジュール１００の備える全ての第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度は２０度以下であることが好ましい。上記構成により、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0095】

また、第１のボンディングワイヤ４４の伸長方向と、第２の方向のなす角度は１０度以下であることが好ましく、５度以下であることがより好ましく、０度であることが最も好ましい。第２のボンディングワイヤ４６の伸長方向と、第２の方向のなす角度は１０度以下であることが好ましく、５度以下であることがより好ましく、０度であることが最も好ましい。上記角度が小さくなることで、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0096】

複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の第２の方向に、第２の金属層３２が存在することが好ましい。すなわち、図１において、複数のローサイドＭＯＳＦＥＴ２１の中で、最も下側にあるローサイドＭＯＳＦＥＴ２１の第２の方向に第２の金属層３２が存在することが好ましい。上記構成により、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0097】

複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第２のソース電極２１ａと第２のボンディングワイヤ４６の接点（図１中のＣ１及びＣ２）の第２の方向に、第２の金属層３２が存在することが好ましい。複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第２のソース電極２１ａと第２のボンディングワイヤ４６の接点の中で、最も第１の金属層３１に近い接点（図１中のＣ２）の第２の方向に、第２の金属層３２が存在することが好ましい。上記構成により、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0098】

複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第１の金属層３１に近い方の端部（図１中のＥ１）の第２の方向に、第２の金属層３２が存在することが好ましい。上記構成により、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0099】

第２の接続領域３２ｘと、第２の金属層３２の第１の金属層３１の側の端部との間の第１の方向の第１の距離（図１中のｄ１）は、複数のローサイドＭＯＳＦＥＴ２１の中で、第１の方向において第１の金属層３１に最も近いローサイドＭＯＳＦＥＴ２１の、第１の金属層３１から遠い方の端部と、第２の金属層３２の第１の金属層３１の側の端部との間の第１の方向の第２の距離（図１中のｄ２）よりも大きいことが好ましい。上記構成により、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0100】

第２の接続領域３２ｘと第２の金属層３２の第１の金属層３１の側の端部との間の第１の方向の第１の距離（図１中のｄ１）は、第２の接続領域３２ｘと第２の金属層３２の第１の金属層３１と反対側の端部との間の第１の方向の第３の距離（図１中のｄ３）よりも大きいことが好ましい。上記構成により、経路Ｘ１、経路Ｙ１、及び経路Ｚ１の長さのばらつきが更に抑制される。

【0101】

実施形態では、並列に配置されるパワー半導体チップの数が３個の場合を例に説明したが、パワー半導体チップは、２個であっても、４個以上であっても構わない。

【0102】

実施形態では、パワー半導体モジュールが「２ｉｎ１」タイプのモジュールである場合を例に説明したが、パワー半導体モジュールは、例えば、「４ｉｎ１」タイプ又は「６ｉｎ１」タイプなど、その他の回路構成であっても構わない。

【0103】

第１の接続線及び第２の接続線は、線状のボンディングワイヤであっても、リボン状のボンディングワイヤであっても構わない。また、第１の接続線及び第２の接続線は、電気的に接続する機能を有するのであれば、例えば、板状の導電体であっても構わない。

【0104】

実施形態では、正端子Ｐ等の端子の一部を金属層と直接接続する場合を例に説明したが、例えば、端子と金属層とを、例えば、ボンディングワイヤで接続しても構わない。

【0105】

実施形態では、正端子、負端子、及び交流出力端子が全て、パワー半導体モジュールの同一の端部に設けられる場合を例に説明したが、正端子、負端子、及び交流出力端子の配置位置は、上記配置に限定されるものではない。

【0106】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0107】

１１ ハイサイドＭＯＳＦＥＴ（第１の半導体チップ）
１１ａ 第１のソース電極（第１の上部電極）
１１ｂ 第１のドレイン電極（第１の下部電極）
１１ｃ 第１のゲート電極
１１ｘ 第１の炭化珪素層
１１ｙ 第１のショットキーバリアダイオード
２１ ローサイドＭＯＳＦＥＴ（第２の半導体チップ）
２１ａ 第２のソース電極（第２の上部電極）
２１ｂ 第２のドレイン電極（第２の下部電極）
２１ｃ 第２のゲート電極
２１ｘ 第２の炭化珪素層
２１ｙ 第２のショットキーバリアダイオード
３０ 絶縁基板
３１ 第１の金属層
３１ｘ 第１の接続領域
３２ 第２の金属層
３２ｘ 第２の接続領域
３３ 第３の金属層
３３ｘ 第３の接続領域
３６ 第１のゲート金属層（第４の金属層）
３７ 第２のゲート金属層（第５の金属層）
４１ 第１のゲート端子
４２ 第２のゲート端子
４４ 第１のボンディングワイヤ（第１の接続線）
４６ 第２のボンディングワイヤ（第２の接続線）
１００ パワー半導体モジュール（半導体装置）
ＡＣ 交流出力端子（出力端子）
Ｃ１ 接点
Ｃ２ 接点
Ｎ 負端子（第２の主端子）
Ｐ 正端子（第１の主端子）
ｄ１ 第１の距離
ｄ２ 第２の距離
ｄ３ 第３の距離

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】