特許 7612709 ゲートを製造する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-27

(45)【発行日】2025-01-14

(54)【発明の名称】ゲートを製造する方法

(51)【国際特許分類】

   H10N 60/10 20230101AFI20250106BHJP

【ＦＩ】

H10N60/10 G ZAA

【請求項の数】 15

(21)【出願番号】P 2022557674

(86)(22)【出願日】2020-03-30

(65)【公表番号】

(43)【公表日】2023-06-07

(86)【国際出願番号】 EP2020059002

(87)【国際公開番号】W WO2021197573

(87)【国際公開日】2021-10-07

【審査請求日】2023-02-20

(73)【特許権者】

【識別番号】314015767

【氏名又は名称】マイクロソフト テクノロジー ライセンシング，エルエルシー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】オーペー ヘーエーテー フェルド，ロイ，レオナルダス，マリア

(72)【発明者】

【氏名】ユング，ジェイソン，ペトロス，ハインリッヒ

(72)【発明者】

【氏名】ファン フェルドホーフェン，ペトルス，ヨハネス

【審査官】岩本 勉

(56)【参考文献】

【文献】欧州特許出願公開第０３５０５４９０（ＥＰ，Ａ１）

【文献】米国特許出願公開第２０２０／００２７９１９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｎ ６０／１０

(57)【特許請求の範囲】

【請求項1】

複数の半導体－超伝導体ナノワイヤを有するデバイスを製造する方法であって、前記ナノワイヤの各々が、それぞれの半導体コアと、該それぞれのコアの上の超伝導体材料の被覆とを有し、当該方法は、
基板の上に第１マスクを形成し、前記基板は平面を画成し、当該第１マスクは、非晶質材料から形成され、且つ前記基板内のトレンチの上に形成された第１開口のパターンを有し、前記基板は、少なくとも前記トレンチの表面に結晶材料を有し、
前記基板の前記トレンチ内に前記ナノワイヤのためのゲートを形成するために、選択エリア成長によって前記第１開口内に単結晶の導電材料を形成し、
前記基板及び前記ゲートの上に第２マスクを形成し、当該第２マスクも非晶質であり、且つ第２開口のパターンを有し、
前記第２開口内に絶縁性の結晶質のバッファを形成し、
前記ナノワイヤの前記コアを形成するために、選択エリア成長によって前記第２開口内の前記バッファ上に結晶質の半導体材料を形成し、前記ゲートが前記基板の前記平面内で前記コアと交差し、
前記コアの各々の少なくとも一部の上に超伝導体材料の前記被覆を形成する、
ことを有する、方法。

【請求項2】

前記第１マスクの前記形成は、前記基板の上にマスク材料の層を形成し、同一エッチング工程で前記第１開口及び前記トレンチをエッチングすることによって行われる、請求項１に記載の方法。

【請求項3】

前記半導体材料は閃亜鉛鉱型結晶構造を持つ、請求項１又は２に記載の方法。

【請求項4】

前記半導体材料はＩＩＩ－Ｖ族半導体である、請求項１乃至３のいずれかに記載の方法。

【請求項5】

前記半導体材料は、ＩｎＳｂ、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、又はシリコンのうちの１つである、請求項１乃至４のいずれかに記載の方法。

【請求項6】

前記ゲートの前記導電材料は閃亜鉛鉱型結晶構造を持つ、請求項１乃至５のいずれかに記載の方法。

【請求項7】

前記ゲートの前記導電材料は、ドープされた半導体を有する、請求項１乃至６のいずれかに記載の方法。

【請求項8】

前記ゲートの前記導電材料は、ドープされたＩｎＧａＡｓ又はドープされたＩｎＰである、請求項７に記載の方法。

【請求項9】

前記基板は誘電体又は他の絶縁体である、請求項１乃至８のいずれかに記載の方法。

【請求項10】

前記基板は、少なくとも前記ゲートが形成される箇所で、閃亜鉛鉱型結晶構造を持つ、請求項１乃至９のいずれかに記載の方法。

【請求項11】

前記バッファも、前記第２マスク内の前記第２開口を通じて選択エリア成長によって形成される、請求項１乃至１０のいずれかに記載の方法。

【請求項12】

前記バッファは閃亜鉛鉱型結晶構造を持つ、請求項１乃至１１のいずれかに記載の方法。

【請求項13】

前記バッファはＩｎＡｌＳｂ又はＩｎＰである、請求項１乃至１２のいずれかに記載の方法。

【請求項14】

複数の半導体－超伝導体ナノワイヤを有するデバイスであって、前記複数のナノワイヤの各々が、それぞれの半導体コアと、該それぞれのコアの上の超伝導体の被覆とを有し、当該デバイスは、
上面にトレンチが形成された基板であり、少なくとも前記トレンチの表面に結晶材料を有する基板と、
前記トレンチ内に前記トレンチに沿って形成された、前記ナノワイヤのためのゲートであり、単結晶の導電材料を有するゲートと、
前記ゲートと交差して前記基板の前記上面上に形成されたバッファであり、絶縁性の結晶材料を有するバッファと、
前記バッファ上に前記バッファに沿って形成された結晶質の前記半導体コアと、
前記半導体コアの各々の少なくとも一部の上に形成された前記超伝導体の被覆と、
を有するデバイス。

【請求項15】

請求項１４に記載のデバイスを動作させる方法であって、
前記超伝導体が超伝導になる温度まで前記デバイスを冷却し、
内部又は外部のソースから磁場を印加し、
前記複数のナノワイヤのうち少なくとも一部にマヨラナゼロモードを誘起するために、前記ゲートに静電ポテンシャルを印加する、
ことを有する方法。

【発明の詳細な説明】

【背景技術】

【0001】

トポロジカル量子コンピューティングは、半導体が超伝導体に結合されている領域内に、“マヨラナゼロモード”（Majorana zero modes；ＭＺＭｓ）の形態をした非アーベル（non-abelian）エニオンが形成され得る現象に基づく。非アーベルエニオンは、準粒子の一種であり、正確には粒子ではないが、少なくとも部分的に粒子のように振る舞う電子液体における励起を意味する。ＭＺＭはそのような準粒子の特定の束縛状態である。特定の条件下で、これらの状態を、超伝導体で被覆された、ある長さの半導体から形成されたナノワイヤにおける半導体－超伝導体界面の近くに形成することができる。ＭＺＭがナノワイヤ内で誘起されるとき、それは“トポロジカルレジーム”にあると言われる。これを誘起するには、従来は外部から印加されるものである磁場とともに、超伝導体材料において超伝導挙動を誘起する温度へのナノワイヤの冷却を必要とする。それはまた、ナノワイヤの一部を静電ポテンシャルでゲート制御することも必要とし得る。

【0002】

そのようなナノワイヤのネットワークを形成し、該ネットワークの所々にトポロジカルレジームを誘起することにより、量子コンピューティングの目的で操作されることができる量子ビット（キュービット）を作り出すことが可能である。量子ビット、すなわち、キュービットは、２つの可能な結果を持つ測定をその上で行うことができるが、任意の所与の時点（測定されないとき）で実際に、それら相異なる結果に対応する２つの状態の量子重ね合わせであることができる要素である。

【0003】

ＭＺＭを誘起するため、超伝導体（例えば、アルミニウム、Ａｌ）が超伝導挙動を示す温度までデバイスを冷却する。超伝導体が、隣接する半導体に近接効果を引き起こし、それにより、超伝導体との界面付近の半導体の領域も超伝導特性を示し、すなわち、超伝導体及び隣接する半導体の中に、トポロジカル相挙動が誘起される。ＭＺＭが形成されるのは半導体のこの領域内である。

【0004】

ＭＺＭが生じることができるトポロジカル相を誘起するための別の１つの条件は、半導体中のスピン縮退を解除（リフト）するための磁場の印加である。量子系の文脈における縮退は、相異なる量子状態が同じエネルギー準位を持つ場合を指す。縮退を解除するとは、それらの状態が相異なるエネルギー準位を採るようにさせることを指す。スピン縮退は、相異なるスピン状態が同じエネルギー準位を持つ場合を指す。スピン縮退は磁場によって解除されることができ、異なるようにスピン偏極した電子間でエネルギー準位分裂を生じさせる。これはゼーマン効果として知られている。典型的に、磁場は外部の電磁石によって印加される。しかし、外部の磁石を必要とせず、スピン縮退を解除するための磁場を内部で印加するために、超伝導体と半導体の間に配置した強磁性絶縁体の層を使用することも可能である。

【0005】

ＭＺＭを誘起することはまた、静電ポテンシャルでナノワイヤをゲート制御して、ナノワイヤ内のキャリア密度を制御することを要する。この電位を印加するための端子がゲートと呼ばれる。

【0006】

例えばナノワイヤのネットワークの半導体コアなどの構造は、選択エリア成長（selective area growth；ＳＡＧ）として知られるプロセスによって基板上に形成されることができ、ＳＡＧは、非晶質のマスクを介した選択的なエピタキシャル成長を指す。エピタキシーは、ある結晶材料を別の結晶材料上に成長させることを有する既知の堆積技術である。第１の材料が、当該第１の材料上に成長される第２の材料のための種結晶として作用する。第１の材料の層（例えば、結晶基板）の上にパターン形成されたマスクを形成し、該マスクによって露出されたままの領域に堆積材料（例えば、ナノワイヤの半導体）を成長させることによって、選択的に成長が行われる。マスクは非晶質であるため、堆積材料は、マスク上には成長せず、下に位置する結晶基板が露出されている開口部の中でのみ成長する。エピタキシャル成長自体の技術例は、例えば、電子ビーム物理気相成長、プラズマ化学気相成長、若しくは原子層成長、及び分子線エピタキシーを含む。

【0007】

ゲートは、トップゲート又はボトムゲートとして形成されることができる。トップゲートの場合、それらは、ナノワイヤの半導体の上に形成されたパターニングされた金属層から形成される。このような構成では、選択エリア成長（ＳＡＧ）によってナノワイヤの半導体コアを“インプレーン（in-plane、面内）”で（すなわち、デバイス自体の基板上で水平に）成長させることができる。しかしながら、トップゲートの欠点は、ゲート材料をパターニングして個々のゲートを形成するために、半導体の形成後にナノワイヤの半導体の上に追加の化学的処理工程を適用しなければいけないことである。そのような処理工程はナノワイヤにダメージを与え得る。例えば、それらの処理工程は、レジストを堆積させて除去することを伴い得るものであり、除去時に下にある半導体の表面にダメージを与えたり、レジストの残渣を残してしまったりし得る。そのようなダメージは、ナノワイヤ中にＭＺＭを誘起する能力に影響を及ぼし得る。

【0008】

また、トップゲートでは、ナノワイヤの超伝導金属被覆が、半導体をゲートからある程度遮蔽して、ゲートの有効性を低下させる。

【0009】

ボトムゲートはこれらの問題を回避する。ボトムゲートを持つデバイスを製造する既存の方法では、製造されるデバイスの基板内に金属ゲートが形成される。ナノワイヤを垂直方向に別に成長させ、そして、基板の面内でゲートの上に平らに横たわるように、“伐採”してデバイスに転写しなければならない。これらは、基板の面上の所定の位置に成長させるインプレーンナノワイヤとは対照的に、製造されるデバイスの基板の面から離れて成長されるということで、“アウトオブプレーン（out-of-plane、面外）”ナノワイヤとして知られている。

【発明の概要】

【0010】

ボトムゲートを持つデバイスを製造する既存の方法では、ナノワイヤの半導体を基板自体の上に成長させることができない。何故なら、ゲートを形成するために従来から使用されている金属は、従来、蒸着又はスパッタリングによって堆積され、斯くして堆積されたときに多結晶であるからである。もし、このような表面上にインプレーンナノワイヤを成長させた場合、それはワイヤ内の欠陥につながる。従って、ナノワイヤを別に成長させてから基板に転写しなければならない。しかしながら、このアウトオブプレーンアプローチには問題があり、すなわち、このナノワイヤ形成法は、ナノワイヤの大規模な又は複雑なネットワークへとスケーラブルではないという点で問題がある。この問題又は他の問題に対処するために、ボトムゲートを持つデバイスを形成する代わりの方法を提供することが望ましい。

【0011】

ここに開示される一態様によれば、複数の半導体－超伝導体ナノワイヤを有するデバイスを製造する方法が提供され、ナノワイヤの各々が、それぞれの半導体コアと、該それぞれのコアの上の超伝導体材料の被覆とをする。当該方法は、基板の上に第１マスクを形成し、基板は平面を画成し、当該第１マスクは、非晶質材料から形成され、且つ基板内のトレンチの上に形成された第１開口のパターンを有し、基板は、少なくともトレンチの表面に結晶材料を有し、基板のトレンチ内にナノワイヤのためのゲートを形成するために、選択エリア成長によって第１開口内に単結晶の導電材料を形成する、ことを有する。当該方法は更に、基板及びゲートの上に第２マスクを形成し、当該第２マスクも非晶質であり、且つ第２開口のパターンを有し、第２開口内に絶縁性の結晶質のバッファを形成し、ナノワイヤのコアを形成するために、選択エリア成長によって第２開口内のバッファ上に結晶質の半導体材料を形成し、ゲートが基板の平面内でコアと交差し、コアの各々の少なくとも一部の上に超伝導体材料の被覆を形成する、ことを有する。

【0012】

ゲートを基板に埋め込むとともに、単結晶材料であるそれらを選択エリア成長によって形成することにより、これは、ボトムゲートの上でのインプレーンナノワイヤの成長を可能にする。

【0013】

この概要は、詳細な説明で更に後述される複数の概念の一部を簡略化した形態で紹介するために提示されるものである。この概要は、特許請求される事項の主要な特徴又は本質的な特徴を特定することを意図したものではないし、特許請求される事項の範囲を限定するために使用されることを意図したものでもない。特許請求される事項は、ここに記載される欠点のいずれか又は全てを解決する実装に限定されるものでもない。

【図面の簡単な説明】

【0014】

本開示の実施形態の理解を助けるとともに、それらの実施形態がどのように実施され得るかを示すために、単に例として、添付の図面を参照する。

【図1】ここに開示される例示的な実施形態に従ったデバイスを製造する方法を示すフローチャートである。

【図2A】図２Ａ－２Ｂは、図１の製造方法の様々な段階におけるデバイスの概略側面図を示している。

【図2B】図２Ａ－２Ｂは、図１の製造方法の様々な段階におけるデバイスの概略側面図を示している。

【図3】図１及び図２Ａ－２Ｂの方法に従って形成されるデバイスの層を概略的に示している。

【図4】デバイス上の超伝導被覆の形成を示す概略側面図である。

【発明を実施するための形態】

【0015】

本開示は、インプレーンナノワイヤのネットワークをゲート制御するための、選択エリア成長されたボトムゲート（例えば、“フィンガー”ゲート）の構成を提供する。

【0016】

上述のように、既存の２つのゲートタイプは、トップゲートとボトムゲートとに区別することができる。インプレーンワイヤの場合の一般的な方法は、ナノワイヤの上にゲート、すなわち、トップゲートを製造するものである。このタイプのゲートは、少なくとも２つの欠点を有する。第一に、それは、ナノワイヤの成長後に更なる処理工程を追加し、それがナノワイヤ表面を汚染するとともに、場合によりダメージを与えて、散乱サイトを生じさせてしまい得る。これは、それらの散乱サイトがデバイスのキャリア移動度及びコヒーレンス長に悪影響を及ぼすので、量子アプリケーションにとって特に問題となる。

【0017】

また、トポロジカル量子コンピューティング向けの材料プラットフォームは、半導電性－超伝導性ハイブリッドヘテロ構造で動作する。インプレーン成長の場合、ナノワイヤの上に超伝導体が堆積される。これは、トップゲートの効果を遮蔽し、トップゲートをあまり効果的でないものにする。

【0018】

これらの問題は、ナノワイヤエピタキシーに先立ってゲートを製造する場合には回避されることができる。そのようなゲートはボトムゲートとしても知られている。ボトムゲートは従来、アウトオブプレーンナノワイヤで動作する場合にのみ使用され、それにおいては、ワイヤが、別に成長されてから、ボトム“フィンガー”ゲート構造を含んだ予めパターニングされた基板に転写される。しかしながら、アウトオブプレーン法は、ナノワイヤの大規模な又は複雑なネットワークへとスケーラブルではない。また、大きい構造を成長させることが非常に難しく、さらには、所与の構造を首尾よく作製する確率が、ワイヤの数とともに指数関数的に低下する。

【0019】

ゲート金属及び誘電体が一般的に非晶質であることを所与とすると、ボトムゲートを含む既存の基板の上にインプレーンワイヤを成長させることは可能でない。これは、それに続く成長の品質を著しく制限してしまう。

【0020】

なお、ネットワーク内の個々のナノワイヤを選択的に制御するための、又は更には所与のナノワイヤの個々のセクションを選択的に制御するための、個々のゲートを形成するために、ゲート材料はパターニングされなければならず、すなわち、何処をゲートし何処をゲートしないか（望まれる静電ポテンシャルを何処に印加するか）を選択することを可能にするために、パターニングされたゲート構造が必要とされる。グローバルバックゲート（すなわち、１つの大きい一様なバックゲート）は、全体的な化学ポテンシャルの非局所的な調整を可能にするのみであり、量子コンピューティングデバイスにおけるナノワイヤとして動作させるために必要とされるように、個々のナノワイヤをゲート制御することは可能にしない。

【0021】

選択エリアエピタキシーによるインプレーン半導体ナノワイヤの製造を可能にすることが望ましい。このスケーラブルなアプローチは、つまりは準一次元性というナノワイヤジオメトリの利点を保ちながら、複雑なネットワークの成長を可能にする。ゲート電極は伝統的に、例えばトンネル障壁を誘起したりワイヤの化学ポテンシャルを操作したりするために、輸送測定中にこれらのナノワイヤ内のキャリア密度を制御するために使用されている。上述のように、これらのゲート構造は典型的に、ナノワイヤエピタキシーに続いて製造され、化学的処理を必要とする。これは、残渣を残したりナノワイヤ表面を損傷したりして、材料品質の劣化につながり得る。

【0022】

ここに開示される方法は、選択エリアエピタキシーによってローカルボトムゲート（例えば、“フィンガー”ゲート）の構造を実現する。これは、ゲート及び半絶縁材料において基板の結晶構造を維持し、それ故に、ゲートの上での、後のナノワイヤネットワークの成長を可能にする。

【0023】

上述のように、ボトムゲートを含んだ従来の基板の上にインプレーンワイヤを成長させることは、ゲート金属及び誘電体が一般に非晶質であるので可能でない。従って、本開示によれば、ゲート材料及び基板（例えば、誘電体）を代わりに結晶質とする。選択エリア成長を用いて、パターン形成されたボトムゲート（例えば、フィンガーゲート）のネットワークを形成し、そして、その上にナノワイヤを形成することができる。これは、選択エリア成長の柔軟性をローカルゲートの精度と組み合わせるものである。また、多くのもっと高度なアプリケーションは多数のゲートを必要とし、その場合、ネットワークの下からもゲート制御するオプションを持つことが必要になる。故に、選択エリア成長によるフィンガーゲートは、フィンガーゲートを用いてインプレーンナノワイヤネットワークのキャリア密度を制御して高い材料品質を維持するための優れた選択肢となる。超伝導体の下のナノワイヤの効果的なゲート制御を可能にすることは、トポロジカル相に向けて調整可能であることにとって重要である。

【0024】

ゲートの１つの材料オプションは、インプレーンのＩｎＳｂ成長及びＩｎＡｓ成長に使用される一般的な基板材料であるＩｎＰに格子整合された縮退ドープＩｎＧａＡｓである。結晶質の半絶縁性の層には幾つかの選択肢があり、好適な選択は後続のナノワイヤ材料の結晶構造に依存する。２つの実行可能な選択肢はＩｎＰ又はＩｎＡｌＳｂである。

【0025】

図１は、本開示の例示的な実施形態に従った方法のフローチャートである。図２Ａは、当該方法の様々な段階において製造されるデバイスの側面図を示しており、ｘ方向を左から右に（紙面内で水平に）示し、ｙ方向を紙面の中へと（紙面に対して垂直に）示している。図２Ｂは、当該方法の更なる段階において製造されるデバイスの側面図を示しており、ｙ方向を紙面の左から右に示し、ｘ方向を紙面の中へと示している。図３は、図２Ａ及び２Ｂに示される様々な層の対応する等角図を示している。ｘ軸及びｙ軸は基板１１の面内にある。

【0026】

製造されるデバイスは、基板１１、ゲート１３、バッファ１５、ナノワイヤの半導体コア１６、及び各半導体コア１６の一部又は全部の上の超伝導被覆１７を有する。理解されることには、基板１１の面に対するｘ－ｙ軸の向きは設計に依存し得る。また、ここに示される直線設計は単に例として与えられている。ゲート１３又はナノワイヤ１６／１７が直線を形成することも、ゲート１３がナノワイヤ１６／１７に対して必ず垂直であることも必要なことではない。

【0027】

用語のポイントとして、ここでの“～の上（over）”は、直接上に形成されること、又は１つ以上の中間層を間に挟んで間接的に上に形成されること、のいずれを意味することもある。ここでの“～上（on）”は、如何なる中間層もなしで直接上すなわち接触することを意味する。また、用語“～上（on）”若しくは“～の上（over）”又はこれらに類するものは、ここで使用されるとき、必ずしも重力に対する特定の向きを意味するわけではない（一部の成長チャンバ内でデバイスは図示の向きとは逆さまで製造され得る）。むしろ、それらの用語は、加工中の基板１１の面に対する位置を指し、すなわち、加工中の基板１１の面から外向きが正のｚ方向である。逆の解釈が例えば“下方”又は“下”などの用語に与えられる。

【0028】

工程Ｓ１は、基板１１を用意することを有する。基板１１は、１つ以上の構成層を有し得る。基板１１は好ましくは誘電体又は他の絶縁体であり、あるいは少なくとも、ナノワイヤコアに使用されることになる半導体材料１６よりも実質的に大きいバンドギャップ（すなわち、よりいっそう絶縁性）を持つ。基板１１は（少なくとも、ゲート１３が形成される箇所で）、例えばＩｎＰ（インジウム燐）などの結晶材料を有する。ＩｎＰは半導体であるが、例えばＩｎＳｂよりも有意に大きいバンドギャップを持ち、従って、そのような状況において絶縁材料として機能することができる。より一般的には、この基板材料は、例えばＧａＡｓ、ＧａＳｂ、又はＳｉといった任意の絶縁体とし得る。実施形態において、基板材料１１は単結晶である。実施形態において、基板材料の結晶構造は閃亜鉛鉱構造（鉱物の閃亜鉛鉱に見られる結晶格子構造にちなんで名付けられたが、これは鉱物の閃亜鉛鉱自体の使用も亜鉛の存在も意味しない）である。

【0029】

工程Ｓ２にて、当該方法は、例えば窒化シリコン、酸化シリコン、酸化アルミニウム、酸化ハフニウム、又は窒化ホウ素などの第１のマスク材料の層１２を付加することを有する。マスク材料は、後続の選択エリア成長（ＳＡＧ）工程のためのマスクを提供することになるので、非晶質（すなわち、非結晶）である。

【0030】

工程Ｓ３にて、当該方法は、第１の層１２のマスク材料をパターニングすることを有する。実施形態において、これは、開口を残すようにマスクの一部をエッチング除去することを有し得る。特に効率的な一実装において、このエッチングは、マスク材料１２を貫いて下方に基板１１内の途中まで進むことが許され、故に、１つのエッチング工程で、基板１１の面内で第１のマスク１２の開口と一致する基板１１内のトレンチも形成する。これらの開口及びトレンチの中にゲート１３が形成されることになる。このエッチングは、例えば、リソグラフィ技術（例えば電子ビームリソグラフィなど）又はステンシルマスクを用いて行われ得る。

【0031】

しかしながら、代わりの実装では、トレンチ及び開口を同一エッチング工程で形成することは必須ではない。例えば、第１のエッチング工程でトレンチを形成し、そしてその後に、第１のマスク材料１２を適用して例えばリソグラフィによってパターニングしてもよい。

【0032】

いずれにしても、第１のマスク１２内の開口が、基板の面内で基板１１内のトレンチと一致する。基板１１は結晶材料から形成され、あるいは、少なくともトレンチの底の上向きの表面は結晶質である。

【0033】

工程Ｓ４にて、第１のマスク１２の開口を通してトレンチ内にゲート材料１３が形成される。これは、選択エリア成長（ＳＡＧ）を用いて行われ、基板１１内のトレンチの穴の表面が、ゲート材料１３のエピタキシャル成長のための種結晶として作用する。従って、ゲート材料１３も結晶質であるように選択される。さらに、ゲート材料１３は、その上でのナノワイヤのエピタキシャル成長をサポートするために単結晶である。従来では、ゲートは、蒸着又はスパッタリングされたときに多結晶である金属をスパッタリング又は蒸着させることによって形成される。また、ボトムゲートを電気絶縁するために必要な誘電体は、通常、非晶質である。しかし、ボトムゲートの上にインプレーンナノワイヤを形成するには、インプレーンワイヤ内の欠陥を最小限にするために、単結晶層を成長させる必要がある。従って、ここに開示される技術は、選択エリア成長によって単結晶材料を形成する。実施形態において、ゲート材料１３は、その上にこれが成長される基板材料１１との良好な結晶整合を提供するために閃亜鉛鉱型結晶構造を持つ。しかしながら、好適に整合する他の結晶の組み合わせも可能である。ゲート材料１３は導電性である。ゲート材料１３は非金属であってもよい。例えば、実施形態において、ゲート材料１３は、例えばドープされたＩｎＧａＡｓ（インジウムガリウム砒素）又はドープされたＩｎＰ（インジウム燐）などのドープされた半導体であり、ゲート制御の目的のための導電体として機能するのに十分な程度にドープされる。ドーピングにより、フェルミ準位が、当該材料を導電性にするドーパントに応じて伝導帯／価電子帯の中にシフトされる。好ましくは、基板１１（又は少なくともその上面）は、誘電体又は他の絶縁体であり、実施形態において、それはまた、ナノワイヤの半導体１６よりも大きいバンドギャップを持つ。故に、基板はこれら複数のゲートを互いに分離する。

【0034】

実施形態において、ゲート１３は、後続工程で加工される平坦な表面を提供するよう、基板１１の上面と同一平面となる高さまで形成される。しかしながら、これは絶対に不可欠なことではない。実施形態において、第１のマスク１２内の開口及び基板１１内のトレンチの幅、ひいては、ゲート１３の幅は、２０ｎｍと１００ｎｍとの間である。それらは、問題としている用途のための設計においてゲート１３の長さに望まれる長さである。ゲート１３の幅に厳密な制限はないが、約１００ｎｍを超すと、成長の品質が影響され始め得る。ゲート１３の深さは、約１０ｎｍと１００ｎｍとの間とし得る。原理上、ゲートは任意の深さとすることができるが、幅を大きくするとゲート高さを基板と揃えるのが難しくなる。

【0035】

工程Ｓ５にて、当該方法は、第１のマスク１２を除去することを有する。これは、好適な任意の既知の化学的処理工程を用いて行われ得る。なお、この段階ではまだ、化学的処理によってダメージを受け得るナノワイヤは形成されていない。

【0036】

工程Ｓ６にて、当該方法は、第２のマスク材料の層１４を形成することを有する。これは、例えば、第１のマスク１２に関して説明した可能な材料のうちのいずれかから形成され得る。工程Ｓ７において、当該方法は、第２のマスク１４をパターニングして、第２のマスク貫く開口を形成することを有する。これらの開口は、第１の開口又はゲート１３と一致しなくてよいが、これらは部分的に重なり合う。第２のマスク内の開口は、ナノワイヤの半導体１６コアが形成されることになる場所を定義する。これらの開口は、やはり、例えば好適な任意の既知のリソグラフィ手法によって形成され得る。

【0037】

工程Ｓ８にて、当該方法は、第２のマスク１４の開口内にバッファ１５を形成することを有する。実施形態において、これはＳＡＧによって行われる。しかしながら、この工程では他の堆積技術も除外されない。バッファ１５は絶縁性且つ結晶質であり、好ましくは単結晶である。これは、ゲート１３をナノワイヤ１６／１７から電気絶縁するように絶縁性である（そのため、これは半導体１６よりも大きいバンドギャップを持つ）。静電場はゲート１３からナノワイヤコア１６まで侵入することができるが、電気的な接触はない。実施形態において、バッファ１５は誘電体である。これも、次工程で形成されるナノワイヤの半導体１６の種結晶基材として機能するように結晶材料を有する。実施形態において、バッファ１５は、絶縁性且つ結晶質である単一のバッファ材料から形成されるが、下部絶縁層と上部結晶層とを持つ二層バッファも除外されない。実施形態において、結晶質のバッファ材料１５は、その上にこれが成長される閃亜鉛鉱型ゲート材料１３との、及びバッファ１５上に成長される半導体１６（これも閃亜鉛鉱構造を持ち得る）との良好な結晶整合を提供するために閃亜鉛鉱型結晶構造を持つ。バッファ１５として使用に好適な単一材料の例は、ＩｎＡｌＳｂ（インジウムアルミニウムアンチモン）又はＩｎＰを含む。しかし、他の好適な結晶整合も可能である。

【0038】

工程Ｓ９にて、当該方法は、第２のマスク１４の開口内でバッファ１５上にナノワイヤの半導体１６を成長させ、斯くしてナノワイヤコアのネットワークを形成することを有する。これもやはりＳＡＧによって行われる。このアプローチに基づくと、設計者が望む実質的に任意の構造のナノワイヤネットワークをリソグラフィで画成することが可能であり、このようなことは、アウトオブプレーンナノワイヤアプローチを用いてでは不可能なことである。ナノワイヤのパターンはまた、基板の面内で、下に位置するゲート１３と少なくとも部分的に交差するように配置される（しかし、ｚ方向において電気的に接触しない）。これは、このデバイスを用いて、ナノワイヤネットワークを何処でゲート制御し何処でしないかを具体的に選択することを可能にする。例えば、図示した例において、ゲート１３は長くて細いライン（所謂“フィンガーゲート”）として形成されており、ナノワイヤ１６／１７はフィンガーゲート１３に対して垂直に形成されている。

【0039】

実施形態において、第２のマスク１４内の開口の幅、ひいては、ナノワイヤコア１６の幅は、２０ｎｍと１００ｎｍとの間である。これらは、問題としている用途の設計のために望まれる長さとすることができる。この幅に対して厳密な制限はないが、約１００ｎｍを超すと、ＭＺＭを形成するための１Ｄ閉じ込めの効果が小さくなり始める。

【0040】

ナノワイヤの半導体材料１６は結晶質であり、好ましくは単結晶である。実施形態において、ナノワイヤの半導体１６は、例えばＩｎＳｂ、ＩｎＡｓ、ＩｎＰ、又はＧａＡｓといったＩＩＩ－Ｖ族半導体である。代わりの一例において、それはシリコン（Ｓｉ）であってもよい。実施形態において、ナノワイヤに使用される半導体１６は、その上にこれが成長されるバッファ１５との良好な結晶整合を提供するために閃亜鉛鉱型結晶構造を持つ。しかしながら、他の好適に整合する結晶構造も可能である。ナノワイヤの半導体１６はまた、例えば基板１１又はバッファ１５などのデバイス内の他の箇所でこのような特性のために使用される絶縁体又は誘電体よりも小さいバンドギャップを持つ。

【0041】

工程Ｓ１０にて、各ナノワイヤコア１６の少なくとも一部の上に超伝導被覆１７が形成される。これは図４にも概略的に示されており、これは、図２Ｂ（紙面内へのｘ）と同じ向きを示している。超伝導体１７は、図４に示すように、半導体コア１６の上部の外周（工程Ｓ９で露出したままにされた全てのファセット）の全体に形成されてもよいし、あるいは、その周りの途中までしか形成されなくてもよい（例えば、１つ又は２つのファセットのみを被覆すればよい場合に角度付けられた堆積によって形成されるとき）。これは、（紙面内に）ナノワイヤの全長に沿って全体に形成されてもよいし、途中までしか形成されなくてもよい。例えばＡｌ、Ｐｂ、Ｓｎ、又はＮｂといった任意の超伝導材料が使用され得る。

【0042】

理解されることには、上の実施形態は単に例として説明されている。

【0043】

より一般的に、ここに開示された一態様によれば、複数の半導体－超伝導体ナノワイヤを有するデバイスを製造する方法が提供され、前記ナノワイヤの各々が、それぞれの半導体コアと、該それぞれのコアの上の超伝導体材料の被覆とを有し、当該方法は、基板の上に第１マスクを形成し、前記基板は平面を画成し、当該第１マスクは、非晶質材料から形成され、且つ前記基板内のトレンチの上に形成された第１開口のパターンを有し、前記基板は、少なくとも前記トレンチの表面に結晶材料を有し、前記基板の前記トレンチ内に前記ナノワイヤのためのゲートを形成するために、選択エリア成長によって前記第１開口内に単結晶の導電材料を形成し、前記基板及び前記ゲートの上に第２マスクを形成し、当該第２マスクも非晶質であり、且つ第２開口のパターンを有し、前記第２開口内に絶縁性の結晶質のバッファを形成し、前記ナノワイヤの前記コアを形成するために、選択エリア成長によって前記第２開口内の前記バッファ上に結晶質の半導体材料を形成し、前記ゲートが前記基板の前記平面内で前記コアと交差し、前記コアの各々の少なくとも一部の上に超伝導体材料の前記被覆を形成する、ことを有する。

【0044】

実施形態において、前記第１マスクの前記形成は、前記基板の上にマスク材料の層を形成し、同一エッチング工程で前記第１開口及び前記トレンチをエッチングすることによって行われ得る。

【0045】

実施形態において、前記半導体材料は閃亜鉛鉱型結晶構造を持ち得る。

【0046】

実施形態において、前記半導体材料はＩＩＩ－Ｖ族半導体とし得る。

【0047】

実施形態において、前記半導体材料は、ＩｎＳｂ、ＩｎＡｓ、ＩｎＰ、ＧａＡｓ、又はシリコンのうちの１つとし得る。

【0048】

実施形態において、前記ゲートの前記導電材料は閃亜鉛鉱型結晶構造を持ち得る。

【0049】

実施形態において、前記ゲートの前記導電材料は、ドープされた半導体を有し得る。

【0050】

実施形態において、前記ゲートの前記導電材料は、ドープされたＩｎＧａＡｓ又はドープされたＩｎＰとし得る。

【0051】

実施形態において、前記基板は誘電体又は他の絶縁体とし得る。

【0052】

実施形態において、前記基板は、少なくとも前記ゲートが形成される箇所で、閃亜鉛鉱型結晶構造を持つ。

【0053】

実施形態において、前記基板は、前記トレンチが形成される箇所で、少なくとも、結晶材料の上部層を有する。

【0054】

実施形態において、前記基板の前記結晶材料は閃亜鉛鉱型結晶構造を持ち得る。

【0055】

実施形態において、前記基板は、ＩｎＰ、ＧａＡｓ、ＧａＳｂ、又はＳｉで形成され得る。

【0056】

実施形態において、前記バッファも、前記第２マスク内の前記第２開口を通じて選択エリア成長によって形成され得る。

【0057】

実施形態において、前記バッファは閃亜鉛鉱型結晶構造を持ち得る。

【0058】

実施形態において、前記バッファはＩｎＡｌＳｂ又はＩｎＰとし得る。

【0059】

実施形態において、前記超伝導体は、Ａｌ、Ｐｂ、Ｓｎ、又はＮｂとし得る。

【0060】

実施形態において、前記第１及び／又は第２マスクは誘電体又は他の絶縁体とし得る。

【0061】

実施形態において、前記第１及び／又は第２マスクは、窒化シリコン、酸化シリコン、酸化アルミニウム、酸化ハフニウム、又は窒化ホウ素のうちのいずれかから形成され得る。

【0062】

本開示の他の一態様によれば、ここに開示された実施形態の方法によって製造されたデバイスが提供される。

【0063】

他の一態様によれば、前記デバイスを動作させる方法が提供され、この方法は、前記超伝導体が超伝導になる温度まで前記デバイスを冷却し、内部又は外部のソースから磁場を印加し、前記複数のナノワイヤのうち少なくとも一部にマヨラナゼロモードを誘起するために、前記ゲートに静電ポテンシャルを印加する、ことを有する。

【0064】

ここでの開示を所与として、当業者には、開示された技術の他の変形又はユースケースが明らかになり得る。本開示の範囲は、記載された実施形態によって限定されるものではなく、添付の請求項によってのみ限定される。

【図1】

【図2A】

【図2B】

【図3】

【図4】