知財求人 - 知財ポータルサイト「IP Force」
▶ マサチューセッツ インスティテュート オブ テクノロジーの特許一覧
特許7613811光電子デバイスのための統合された構造および該統合された構造を製造する方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-01-06
(45)【発行日】2025-01-15
(54)【発明の名称】光電子デバイスのための統合された構造および該統合された構造を製造する方法
(51)【国際特許分類】
G09F 9/33 20060101AFI20250107BHJP
G09F 9/30 20060101ALI20250107BHJP
G09F 9/00 20060101ALI20250107BHJP
【ＦＩ】
G09F9/33
G09F9/30 338
G09F9/30 349D
G09F9/00 338
【請求項の数】
36
(21)【出願番号】P 2021576651
(86)(22)【出願日】2020-06-24
(65)【公表番号】
(43)【公表日】2022-09-13
(86)【国際出願番号】 SG2020050357
(87)【国際公開番号】W WO2020263183
(87)【国際公開日】2020-12-30
【審査請求日】2023-06-19
(31)【優先権主張番号】10201906072T
(32)【優先日】2019-06-28
(33)【優先権主張国・地域又は機関】SG
【前置審査】
(73)【特許権者】
【識別番号】508144082
【氏名又は名称】マサチューセッツ インスティテュート オブ テクノロジー
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】チェン、イジン
(72)【発明者】
【氏名】ジャン、リ
(72)【発明者】
【氏名】リー、ケネス エン キアン
(72)【発明者】
【氏名】フィッツジェラルド、ユージーン エイ．
【審査官】西田 光宏
(56)【参考文献】
【文献】米国特許出願公開第２０１９／０１８９５９６（ＵＳ，Ａ１）
【文献】特表２０１２－５１６１２０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０１８９６８１（ＵＳ，Ａ１）
【文献】米国特許出願公開第２００４／００３６０７４（ＵＳ，Ａ１）
【文献】国際公開第２０１８／１７５３３８（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／００－９／４６
Ｈ０１Ｌ ２５／００－２５／１８
Ｈ０１Ｌ ２７／１５
Ｈ０１Ｌ ３３／００－３３／６４
Ｈ０３Ｈ ３／００－３／１０
Ｈ０３Ｈ ９／００－９／７６
Ｈ１０Ｋ ５０／００－９９／００
(57)【特許請求の範囲】
【請求項1】
光電子デバイスのための統合された構造であって、前記統合された構造は、前記光電子デバイスのためのドライバ回路を有する相補型金属酸化物半導体（ＣＭＯＳ）バックプレーンと、
前記ＣＭＯＳバックプレーン上の複数の光学素子であって、前記複数の光学素子は、ＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤ内に配置されており、各光学素子は、上部コンタクトレイヤと底部コンタクトレイヤとの間に配置された発光レイヤを含む、複数の光学素子と、
モノリシック統合のための、前記ＣＭＯＳバックプレーンと、前記異なるデバイスレイヤのうちの第１のデバイスレイヤとの間に設けられた第１のボンディング誘電体と、
モノリシック統合のための、前記異なるデバイスレイヤのうちの各デバイスレイヤ間に設けられた第２のボンディング誘電体であって、前記第２のボンディング誘電体は透明である、第２のボンディング誘電体とを備え、
１または複数の前記デバイスレイヤのうちの各々について、前記ドライバ回路は、前記デバイスレイヤにおける前記光学素子に、前記デバイスレイヤの誘電材料に形成される垂直相互接続を介して接続され、前記垂直相互接続は、前記上部コンタクトレイヤおよび前記底部コンタクトレイヤのうちの一方の表面に接続され、前記表面は、前記ＣＭＯＳバックプレーンの反対側を向く、統合された構造。
【請求項2】
前記第２のボンディング誘電体は、前記第１のボンディング誘電体と同一である、請求項１に記載の統合された構造。
【請求項3】
各デバイスレイヤは、前記各デバイスレイヤ内の第１の光学素子の下に配置された反射器を有し、前記反射器は、前記第１の光学素子の第１の動作波長範囲において反射性であるよう構成される、請求項１または２に記載の統合された構造。
【請求項4】
前記反射器は、より下層のデバイスレイヤ内の第２の光学素子の第２の動作波長範囲において透過性であるよう構成される、請求項３に記載の統合された構造。
【請求項5】
前記反射器は、分布ブラッグ反射器（ＤＢＲ）を含む、請求項３または４に記載の統合された構造。
【請求項6】
各デバイスレイヤ内の電気的相互接続金属の少なくとも一部が、前記反射器として機能する、請求項３から５のいずれか一項に記載の統合された構造。
【請求項7】
同一デバイスレイヤ内の前記光学素子の各上部コンタクトは共通の上部電極に接続され、同一デバイスレイヤ内の前記光学素子の各底部コンタクトは、前記ドライバ回路に個別に接続される、請求項１から６のいずれか一項に記載の統合された構造。
【請求項8】
同一デバイスレイヤ内の前記光学素子の各底部コンタクトは共通の底部電極に接続され、同一デバイスレイヤ内の前記光学素子の各上部コンタクトは、前記ドライバ回路に個別に接続される、請求項１から６のいずれか一項に記載の統合された構造。
【請求項9】
前記共通の底部電極の電気的導通を遮断することなく、同一デバイスレイヤ内の前記光学素子間の光学アイソレーションを達成すべく、同一デバイスレイヤ内の前記光学素子間の前記共通の底部電極を通るパターニングされたマイクロトレンチを備える、請求項８に記載の統合された構造。
【請求項10】
電流拡散を向上させるべく、前記共通の底部電極上に直接的電気接触するパターニングされた金属パッド、ラインまたはネットを備える、請求項８または９に記載の統合された構造。
【請求項11】
前記光学素子からの光抽出を向上させるべく、前記光学素子の各底部レイヤ上にパターニングされたマイクロ構造を備える、請求項７から１０のいずれか一項に記載の統合された構造。
【請求項12】
前記光学素子からの光の発光方向性を増大させるべく、前記光学素子の各底部レイヤ上にパターニングされたフォトニック結晶構造を備える、請求項７から１１のいずれか一項に記載の統合された構造。
【請求項13】
異なるデバイスレイヤ内の前記光学素子のうちの少なくとも一部は、水平方向にインタレースされている、請求項１から１２のいずれか一項に記載の統合された構造。
【請求項14】
異なるデバイスレイヤ内の前記光学素子の少なくとも一部は少なくとも部分的にオーバラップされている、請求項１から１３のいずれか一項に記載の統合された構造。
【請求項15】
前記光電子デバイスは、混色を高めるため、少なくとも部分的にオーバラップするＲＧＢマイクロ発光ダイオード、マイクロＬＥＤをピクセル構成において有する、請求項１４に記載の統合された構造。
【請求項16】
化学的機械平坦化ベースのコンタクト、タングステンプラグおよび金属パッドから成る群のうちの１または複数を含む電気的相互接続をさらに備える、請求項１から１５のいずれか一項に記載の統合された構造。
【請求項17】
光コリメーションを支援するための少なくとも１つのマイクロレンズをさらに備える、請求項１から１６のいずれか一項に記載の統合された構造。
【請求項18】
隣接する光学素子間のクロストークを防ぐための１または複数の重複タングステンプラグを備える、請求項１から１７のいずれか一項に記載の統合された構造。
【請求項19】
光電子デバイスのための統合された構造を製造する方法であって、前記方法は、前記光電子デバイスのためのドライバ回路を有する相補型金属酸化物半導体（ＣＭＯＳ）バックプレーンを設ける段階と、
前記ＣＭＯＳバックプレーン上に複数の光学素子を設ける段階であって、前記複数の光学素子はＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤ内に配置されており、各光学素子は、上部コンタクトレイヤと底部コンタクトレイヤとの間に配置された発光レイヤを含む、段階と、を備え、
モノリシック統合のための、前記ＣＭＯＳバックプレーンと、前記異なるデバイスレイヤのうちの第１のデバイスレイヤとの間の第１のボンディング誘電体が設けられ、
モノリシック統合のための、前記異なるデバイスレイヤの各デバイスレイヤ間の第２のボンディング誘電体が設けられ、前記第２のボンディング誘電体は透明であり、
１または複数の前記デバイスレイヤのうちの各々について、前記ドライバ回路は、前記デバイスレイヤにおける前記光学素子に、前記デバイスレイヤの誘電材料に形成される垂直相互接続を介して接続され、前記垂直相互接続は、前記上部コンタクトレイヤおよび前記底部コンタクトレイヤのうちの一方の表面に接続され、前記表面は、前記ＣＭＯＳバックプレーンの反対側を向く、方法。
【請求項20】
前記第２のボンディング誘電体は、前記第１のボンディング誘電体と同一である、請求項１９に記載の方法。
【請求項21】
各デバイスレイヤに、前記各デバイスレイヤ内の第１の光学素子の下に配置された反射器を設ける段階であって、前記反射器は、前記第１の光学素子の第１の動作波長範囲において反射性であるよう構成される、段階を備える、請求項１９または２０に記載の方法。
【請求項22】
前記反射器は、より下層のデバイスレイヤ内の第２の光学素子の第２の動作波長範囲において透過性であるよう構成される、請求項２１に記載の方法。
【請求項23】
前記反射器は、分布ブラッグ反射器（ＤＢＲ）を含む、請求項２１または２２に記載の方法。
【請求項24】
各デバイスレイヤ内の電気的相互接続金属を設ける段階であって、前記電気的相互接続金属の少なくとも一部が前記反射器として機能する、段階を備える、請求項２１から２３のいずれか一項に記載の方法。
【請求項25】
同一デバイスレイヤ内の前記光学素子の各上部コンタクトを共通の上部電極に接続する段階と、同一デバイスレイヤ内の前記光学素子の各底部コンタクトを、前記ドライバ回路に個別に接続する段階と、を備える、請求項１９から２４のいずれか一項に記載の方法。
【請求項26】
同一デバイスレイヤ内の前記光学素子の各底部コンタクトを共通の底部電極に接続する段階と、同一デバイスレイヤ内の前記光学素子の各上部コンタクトを前記ドライバ回路に個別に接続する段階と、を備える、請求項１９から２４のいずれか一項に記載の方法。
【請求項27】
前記共通の底部電極の電気的導通を遮断することなく、同一デバイスレイヤ内の前記光学素子間の光学アイソレーションを達成すべく、同一デバイスレイヤ内の前記光学素子間の前記共通の底部電極を通るマイクロトレンチをパターニングする段階を備える、請求項２６に記載の方法。
【請求項28】
電流拡散を向上させるべく、前記共通の底部電極上に直接的電気接触する金属パッド、ラインまたはネットをパターニングする段階を備える、請求項２６または２７に記載の方法。
【請求項29】
前記光学素子からの光抽出を向上させるべく、前記光学素子の各底部レイヤ上のマイクロ構造をパターニングする段階を備える、請求項２５から２８のいずれか一項に記載の方法。
【請求項30】
前記光学素子からの光の発光方向性を増大させるべく、前記光学素子の各底部レイヤ上のフォトニック結晶構造をパターニングする段階を備える、請求項２５から２９のいずれか一項に記載の方法。
【請求項31】
異なるデバイスレイヤ内の前記光学素子のうちの少なくとも一部を水平方向にインタレースする段階を備える、請求項１９から３０のいずれか一項に記載の方法。
【請求項32】
異なるデバイスレイヤ内の前記光学素子のうちの少なくとも一部を少なくとも部分的にオーバラップさせる段階を備える、請求項１９から３１のいずれか一項に記載の方法。
【請求項33】
混色を高めるため、ＲＧＢマイクロ発光ダイオード、マイクロＬＥＤをピクセル構成において少なくとも部分的にオーバラップさせる段階を備える、請求項３２に記載の方法。
【請求項34】
化学的機械平坦化ベースのコンタクト、タングステンプラグおよび金属パッドから成る群のうちの１または複数を含む電気的相互接続を設ける段階をさらに備える、請求項１９から３３のいずれか一項に記載の方法。
【請求項35】
光コリメーションを支援するための少なくとも１つのマイクロレンズを設ける段階をさらに備える、請求項１９から３４のいずれか一項に記載の方法。
【請求項36】
隣接する光学素子間のクロストークを防ぐための１または複数の重複タングステンプラグを設ける段階を備える、請求項１９から３５のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は広く、光電子デバイスの統合された構造および光電子デバイスの統合された構造を製造する方法に関し、特にＣＭＯＳバックプレーンを備えたモノリシックフルカラーアクティブマトリクスマイクロＬＥＤマイクロディスプレイのためのデバイスアーキテクチャおよび該アーキテクチャを製造するためのウェハレベル製造方法に関する。
【背景技術】
【0002】
本明細書中の先行技術への言及および／またはその説明は、いかなる場合においても本先行技術が周知であること、または、本技術分野における一般的な知識の一部を形成するものと解釈されてはならない。
【0003】
一般に、液晶ディスプレイ（ＬＣＤ）、エルコス（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｏｎ ｓｉｌｉｃｏｎ：ＬＣＯＳ）およびアクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）を含む従来のマイクロディスプレイ技術は、今日の拡張現実（ＡＲ）およびヘッドアップディスプレイ（ＨＵＤ）で明るい晴天下でイメージを見るために十分な明るくなく、あるいは、ウェアラブルデバイスで用いるために十分効率的若しくはコンパクトではない。一方で、当然のこととして半導体ベースのマイクロＬＥＤマイクロディスプレイは、輝度、コントラスト、速度、効率性、信頼性およびコンパクト性において勝っており、今日半導体ベースのマイクロＬＥＤマイクロディスプレイはウェアラブル電子機器および自動車用デバイスにとって非常に魅力的である。デジタルライトプロセッシング（ＤＬＰ）等の他の技術は明るい可能性があるが、そのフォームファクタおよび電力効率はウェアラブルデバイスにとって理想的ではない。
【0004】
最近、ＡＲ、ＨＵＤ等のようなニアアイ（ｎｅａｒ ｅｙｅ）および自動車用途のための、１０μｍ未満のピッチサイズを持つ非有機マイクロＬＥＤマイクロディスプレイに対し大きな関心が寄せられている。従来のマイクロディスプレイ技術（ＤＬＰ、ＬＣＯＳ、有機発光ダイオード（ＯＬＥＤ）およびＬＣＤ）と比較して、マイクロＬＥＤマイクロディスプレイは当然に、輝度、速度、効率性、信頼性およびコンパクト性において勝っており、マイクロＬＥＤマイクロディスプレイはウェアラブル電子機器器および自動車用デバイスにとって非常に魅力的である。
【0005】
マイクロＬＥＤマイクロディスプレイは周知の確立されたコア技術（ＩＩＩ－Ｖ族半導体および相補型金属酸化物半導体（ＣＭＯＳ）技術）に基づくものであるが、その製造には課題がある。５０μｍを超えるより大きなピッチサイズでは、Ｒ、Ｇ、Ｂ統合は、"ピックアンドプレース"アプローチを通して達成され得、すなわち、別個のエピタキシャルウェハ（例えば、Ｒ、Ｇ、Ｂ）からの個別のマイクロＬＥＤがバックプレーンへと超並列的な態様で移送される。しかしながら、ピクセルサイズが２０μｍ未満にまで縮小する場合は、このような大量移送（ｍａｓｓ－ｔｒａｎｓｆｅｒ）アプローチは非実用的となる。むしろ、低コスト大量製造のために、マイクロディスプレイ全体がウェハスケールでモノリシック構造として製造される必要がある。しかしながら、窒化物ベースの青色ＬＥＤおよび緑色ＬＥＤ、ヒ化物ベースの赤色ＬＥＤ並びにシリコンベースＣＭＯＳを伴う複雑なハイブリッド統合は製造上の大きな課題を呈する。
【0006】
モノリシックＲ、Ｇ、Ｂ統合の課題を解決のための以前の試行の多くは、発光材料に関する革新を伴うものの、様々な実用上の限界に直面している。例えば、ｇｌｏは、フルカラーマイクロディスプレイの窒化ガリウムナノワイヤマイクロＬＥＤ技術を先導する。しかしながら、それらは、発光ナノワイヤ先端の小さな充填率により制限される（すなわち、光を放出するナノワイヤ材料の実際の量は、チップサイズ全体のわずかな部分のみである）ので、その輝度は、最大１０６ｎｉｔを必要とする最先端ＡＲアプリケーションにとっては非常に不十分である（１）。Ｏｓｔｅｎｄｏは、異なるＲＧＢカラーの３Ｄ異種エレクトロルミネセンス性ＬＥＤレイヤを統合すること試行するが、Ｒ、Ｇ、Ｂ発光の独立制御の達成において製造の困難性に遭遇している（２）。また、これら両方の技術は、窒化ガリウム材料プラットフォーム上で赤色発光を得ようと試みており、これが概して低効率性を有し、劣悪な演色をもたらす超ワイドスペクトルを有することも特記すべきである。他の多くの人々が色変換技術、すなわち単色青／紫マイクロＬＥＤアレイ上での色変換量子ドットまたは量子ウェルの選択的パターニングを行って、色を緑および赤にダウンコンバートすることに取り組んでいる（３）。しかしながら、とりわけマイクロＬＥＤが５μｍ未満に縮小する場合、完全な色変換のための大きな厚みの要件および側壁の光漏れがこのアプローチの共通の関心事項である。また量子ドットも、熱信頼性の課題および光化学的安定性の課題に直面しており、通常これらはオンチップ統合では実行不可能である。故に今日まで、いかにマイクロＬＥＤマイクロディスプレイ上で色を得るかということは未解決の課題のままであり、とりわけ大量生産可能性が議論になるときにこのことが当てはまる。
【0007】
概して上記の技術はすべて大量製造に非実用的であるが、上記の技術以外にも、別の競合的な技術、すなわちモノリシックハイブリッド統合技術が存在し、当該技術は、単色マイクロＬＥＤアレイのまずまずの製造可能性を示すのであるが、ＲＧＢ統合の大きな課題を有している（４）。モノリシックハイブリッド統合技術は、ウェハレベルの金属ボンディング技術を用いて集積回路（ＩＣ）ウェハ上でＲ、Ｇ、Ｂエピタキシャル（ｅｐｉ）を統合し、標準の半導体プロセッシングを用いて各ボンディング後にマイクロＬＥＤをパターニングする。Ｒ、Ｇ、ＢマイクロＬＥＤアレイはインタレースされて積層されており、各マイクロＬＥＤはＣＭＯＳバックプレーン内のドライバ回路に個別に接続される。この技術は、例えば、高温高圧の金属ボンディングプロセスに起因する収率損失、ピクセル分離中の金属汚染、ボンディング材料とのプロセス互換性、ボンディング品質のバランスを取るための金属選択、および光反射率といった一連の欠点に直面している。また、プロセスを既存の製造インフラストラクチャに移転することは、ボンディングレイヤ中のＣＭＯＳ非互換性金属を含むことに起因して困難である。
【0008】
本発明の実施形態は、上記の問題の少なくとも１つを対処することを試みる。
【発明の概要】
【0009】
本発明の第１の態様によると、光電子デバイスのための統合された構造が提供され、前記統合された構造は、
前記光電子デバイスのためのドライバ回路を有する相補型金属酸化物半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）バックプレーンと、
前記ＣＭＯＳバックプレーン上の複数の光学素子であって、前記複数の光学素子はＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤに配置されている、複数の光学素子と、
モノリシック統合のための、前記ＣＭＯＳバックプレーンと前記異なるデバイスレイヤのうちの第１のデバイスレイヤとの間に設けられた第１のボンディング誘電体と、
モノリシック統合のための、前記異なるデバイスレイヤのうちの各デバイスレイヤ間に設けられた第２のボンディング誘電体とであって、前記第２のボンディング誘電体は透明である、第２のボンディング誘電体と、を備える。
前記光電子デバイスのためのドライバ回路を有する相補型金属酸化物半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）バックプレーンと、
前記ＣＭＯＳバックプレーン上の複数の光学素子であって、前記複数の光学素子はＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤに配置されている、複数の光学素子と、
モノリシック統合のための、前記ＣＭＯＳバックプレーンと前記異なるデバイスレイヤのうちの第１のデバイスレイヤとの間に設けられた第１のボンディング誘電体と、
モノリシック統合のための、前記異なるデバイスレイヤのうちの各デバイスレイヤ間に設けられた第２のボンディング誘電体とであって、前記第２のボンディング誘電体は透明である、第２のボンディング誘電体と、を備える。
【0010】
本発明の第１の態様によると、光電子デバイスのための統合された構造を製造する方法が提供され、前記方法は、
前記光電子デバイスのためのドライバ回路を有する相補型金属酸化物半導体（ＣＭＯＳ）バックプレーンを設ける段階と、
前記ＣＭＯＳバックプレーン上に複数の光学素子を設ける段階であって、前記複数の光学素子はＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤ内に配置されている、段階と、を備え、
モノリシック統合のための、前記ＣＭＯＳバックプレーンと、前記異なるデバイスレイヤのうちの第１のデバイスレイヤとの間に第１のボンディング誘電体が設けられ、
モノリシック統合のための、前記異なるデバイスレイヤのうちの各デバイスレイヤ間の第２のボンディング誘電体が設けられ、前記第２のボンディング誘電体は透明である、方法である。
前記光電子デバイスのためのドライバ回路を有する相補型金属酸化物半導体（ＣＭＯＳ）バックプレーンを設ける段階と、
前記ＣＭＯＳバックプレーン上に複数の光学素子を設ける段階であって、前記複数の光学素子はＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤ内に配置されている、段階と、を備え、
モノリシック統合のための、前記ＣＭＯＳバックプレーンと、前記異なるデバイスレイヤのうちの第１のデバイスレイヤとの間に第１のボンディング誘電体が設けられ、
モノリシック統合のための、前記異なるデバイスレイヤのうちの各デバイスレイヤ間の第２のボンディング誘電体が設けられ、前記第２のボンディング誘電体は透明である、方法である。
【図面の簡単な説明】
【0011】
本発明の実施形態は、当業者が図面と併せて、例示としてのみ記載された以下の説明を読むことでより良く理解され、容易に明らかとなろう。
【0012】
【図1】例示的な実施形態による、透明な誘電ボンディング媒体を通して統合された垂直方向に積層されたＲ、Ｇ、ＢマイクロＬＥＤを持つアクティブマトリクスマイクロＬＥＤマイクロディスプレイのためのピクセル構造の形態における光電子デバイスの統合された構造を示す断面模式図を示す。
【図2】異なる実施形態による、ピクセル構造内に電気相互接続を確立するための異なる構成を示す断面模式図を示す。
【図3】例示的な実施形態で用いるためのマイクロＬＥＤの異なる構造を示す断面模式図を示す。
【図4】例示的な実施形態による、水平方向にインタレースされたＲ、Ｇ、ＢマイクロＬＥＤを持つピクセル構造の形態における光電子デバイスの統合された構造を示す断面模式図を示す。
【図5】例示的な実施形態による、透明な誘電ボンディング媒体を通して統合された垂直方向に積層されたＲ、Ｇ、ＢマイクロＬＥＤを持つアクティブマトリクスマイクロＬＥＤマイクロディスプレイのためのピクセル構造の形態における光電子デバイスの統合された構造を示す断面模式図を示す。
【図6】異なる例示的実施形態による、ピクセル構造内に電気相互接続を確立するための異なる構成を示す断面模式図を示す。
【図7】例示的な実施形態による、水平方向にインタレースされたＲ、Ｇ、ＢマイクロＬＥＤを持つピクセル構造の形態における光電子デバイスの統合された構造を示す断面模式図を示す。
【図8a】例示的な実施形態による、ＣＭＯＳバックプレーン上に統合された、積層されたＲ、Ｇ、ＢマイクロＬＥＤレイヤを持つフルカラーマイクロＬＥＤアレイの形態における光電子デバイスの統合された構造を示す断面模式図を示す。
【図8b】例示的な実施形態による、ＣＭＯＳバックプレーン上に統合された、積層されたＲ、Ｇ、ＢマイクロＬＥＤレイヤを持つフルカラーマイクロＬＥＤアレイの形態における光電子デバイスの統合された構造を示す断面模式図を示す。
【図9】例示的な実施形態による、単一のＲＧＢピクセル内の統合された構造を示す断面模式図を示し、当該構造は、マイクロレンズ、光学アイソレーショントレンチ、冗長タングステンプラグ、ＬＥＤ底部上にパターニングされたマイクロ構造、ｎコンタクトレイヤ上の電流拡散金属パッドを含む。
【図10】例示的な実施形態による、製造方法におけるプロセスステップを示す断面模式図を示す。
【図11】例示的な実施形態による、製造方法におけるプロセスステップを示す断面模式図を示す。
【図12】例示的な実施形態による、製造方法におけるプロセスステップを示す断面模式図を示す。
【図13】例示的な実施形態による、製造方法におけるプロセスステップを示す断面模式図を示す。
【図14】例示的な実施形態による、光電子デバイスの統合された構造を製造する方法を示すフローチャートを示す。
【発明を実施するための形態】
【0013】
本発明の実施形態は、新しいデバイスアーキテクチャおよびその大量生産可能アプローチを提供し、色変換なしでモノリシックフルカラーマイクロＬＥＤマイクロディスプレイを実現させる。例示的な実施形態によるデバイスは、シリコンベースのアクティブマトリクスディスプレイパックプレーン上に統合されたＲマイクロＬＥＤピクセル、ＧマイクロＬＥＤピクセル、ＢマイクロＬＥＤピクセルのアレイを特徴とし、各構成要素のマイクロＬＥＤは個別に、バックプレーン内のピクセルドライバ回路に接続され、当該ピクセルドライバ回路によって制御される。各ピクセルは、垂直方向に積層されたネイティブＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤで構成され、赤色ＬＥＤが底部に、青色ＬＥＤが上部にある。ＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤは透明な誘電媒体、典型的にはロングパス反射器（例えば、分布ブラッグ反射器：ＤＢＲ）と一体化されたＳｉＯ２を通してボンディングされる。当該反射器は、下にあるマイクロＬＥＤからの長波長光を透過させ、上にあるマイクロＬＥＤからの短波長光を反射するよう設計されている。このような垂直構造が、あらゆるモノリシックＲＧＢ統合スキームにおいて一般的に遭遇する解像度低下の課題に対し効果的に対処する一方で、マイクロＬＥＤ技術で演色および混色を最適化する。例示的な実施形態による製造方法は、誘電体ウェハボンディングプロセスによるエピタキシャルレイヤの複数移送に基づくＣＭＯＳ互換性ウェハレベルプロセスである。各色統合につき、まず連続的エピタキシャル薄膜が透明な誘電媒体を介してＩＣウェハにボンディングされ、その後に、標準的な半導体プロセスを用いてマイクロＬＥＤおよび関連付けられた電気的接続がパターニングされる。例示的な実施形態による詳細なプロセスフローが、ＣＭＯＳ互換性とすべく設計され、大量生産のために既存のファウンドリに容易に移送される。
【0014】
例示的な実施形態による製造アプローチは、先行技術のすべての制約を克服できる。まず、例示的な実施形態による８インチのＣＭＯＳ互換性のウェハレベルプロセスがもたらされ得、これは低コストの大規模な大量生産を約束する。第２に、例示的な実施形態によるプロセスは、高度に確立された半導体プロセスおよび市販のＬＥＤエピタキシャルウェハを使用し、このことがプロセスを既存のファウンドリに容易に移送可能にする。第３に、例示的な実施形態によると、正確なボンディング位置合わせは必要とされず、故に１００００ｐｐｉもの高さのディスプレイ解像度が実際上達成可能である。
【0015】
デバイスアーキテクチャの観点では、本発明の実施形態は、大きな利点をもたらし得る。側壁非発光性再結合の増大に起因してサイズが縮小するにつれて、マイクロＬＥＤの発光効率が低下することが知られている。このような低下は、特にサイズが１０μｍ未満になると指数関数的となる。ディスプレイ解像度を犠牲にすることなく、同一チップ内にＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤを収容するために、現在の慣行ではマイクロＬＥＤサイズを低減させ、それらをインタレースして配置する。そのようにすることで、輝度の大幅な低下といった結果を余儀なくされる。例示的な実施形態によるデバイス構造は、この問題を効果的に取り除くことができる。一方で、例示的な実施形態によるデバイス構造はまた最適な混色ももたらし得、統合されたマイクロオプティクス設計の課題を緩和する。
【0016】
異なる例示的実施形態によると、一般性を失うことなく、可視ＬＥＤ以外に、不可視ＬＥＤまたはレーザ等の他の発光装置および光検出装置もまた適用可能である。
【0017】
図１は、例示的な実施形態による、透明な誘電ボンディング媒体１１１－１１３を通して統合された、垂直方向に積層されたＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤ１０１～１０３を持つアクティブマトリクスマイクロＬＥＤマイクロディスプレイのピクセル構造１００を示す断面模式図を示す。マイクロＬＥＤ１０１‐１０３のそれぞれの底部ｎコンタクト１２１‐１２３は、ディスプレイバックプレーン１２４内のドライバ回路（不図示）に個別に接続され、マイクロＬＥＤ１０１‐１０３の同一色のそれぞれの上部ｐコンタクト１３１‐１３３は共通電極（不図示）に接続されている。異なるデバイスレイヤの共通電極は、相互接続されてよい。
【0018】
例えばＡｌ、Ｃｕ等から形成されてよいディスプレイバックプレーン１２４上の相互接続金属パッド、例えば１４１は、光反射器として有利に機能してよい。マイクロＬＥＤ１０１‐１０３のためのピクセルドライバ回路へのそれぞれの相互接続１４１～１４３が、ディスプレイバックプレーン１２４内に設けられている。
【0019】
底部コンタクト１２１‐１２３は有利に反射器として機能し、底部コンタクト１２１‐１２３は、その下のマイクロＬＥＤから発光される光に対し透過的である。底部コンタクト１２１－１２３は、ドーピングされたエピと、エピとのオーミック接触を形成する導電性材料とを有してよい。光反射器として機能する底部コンタクト１２１－１２３は、上にあるＬＥＤから発光される光に対する高い光反射率、および、下にあるＬＥＤから発光される光に対する高い透過率を呈することが好ましい。
【0020】
透明なボンディング誘電媒体１１１－１１３は、例えば、ＳｉＯ２、ＳｉＮ、ベンゾシクロブテン（ＢＣＢ）等を有してよい。例えば、ＳｉＯ２、スピンオンガラス、ＢＣＢ等の誘電体絶縁充填物１５１‐１５３も各マイクロＬＥＤ１０１－１０３のために設けられる。
【0021】
マイクロＬＥＤ１０１－１０３内で、異なるバンドギャップエネルギーのそれぞれのエピ１６１－１６３が用いられ、それぞれは上部および底部におけるドーピングされたエピおよび中間にある例えば量子ウェルといった発光エピで構成される。上部マイクロＬＥＤ１０３内のエピ１６３が最大バンドギャップエネルギーを有し、底部マイクロＬＥＤ１０１におけるエピ１６１が最小バンドギャップエネルギーを有する。エピ１６１－１６３デバイスの各底部は、例えば１６４の垂直相互接続、例えば１６６の相互接続金属パッド、および、例えば１６８の電気的相互接続を介してバックプレーン１２４内のピクセルドライバに個別に接続され、１６４は例えばタングステンプラグの形態であり、１６６は例えばＡｌ、Ｃｕ等から形成され、１６８はマイクロＬＥＤ底部コンタクト、例えば１２３とのオーミック接触を形成する。例えば１６８の相互接続は、垂直／水平接続（例えば、金属、タングステン、透明な導電性酸化物）、パッシベーション、接着レイヤ等を確立する導電性材料を有する。
【0022】
マイクロＬＥＤマイクロディスプレイの同一レイヤ内のマイクロＬＥＤ１０１－１０３の各上部コンタクト１３１－１３３は、例えば１７０の電気的相互接続を介して共通電極（不図示）に電気的に接続され、電気的相互接続１７０は、マイクロＬＥＤの上部コンタクト、例えば１３３とのオーミック接触を形成する。
【0023】
例えば１７０の相互接続は、垂直／水平接続（例えば、金属、タングステン、透明な導電性酸化物）、パッシベーション、接着等を確立する導電性材料を有する。
【0024】
図２は、例示的な実施形態による、図２では数字２００で示される、ピクセル構造１００内の電気相互接続を確立するための異なる構成を示す断面模式図を示し、モノリシック統合のための例えば２０１の透明なボンディング誘電体を含む。また、ここでもデバイスレイヤ内に例えば２０３の透明な充填物が使用される。
【0025】
概して、図２に図示される例示的な実施形態による電気的相互接続の異なる構成は、ピクセル構造２００内のいずれのデバイスレイヤにも適用可能であることに留意されたい。当該異なる構成は、組み合わせて利用されてもよく、異なるデバイスレイヤ間で同一である必要はない。これらの構成はまた、本発明の他の実施形態により本明細書に説明される他のピクセル構造にも適用可能である。
【0026】
例示的な実施形態による第１の構成において、透明な導電性酸化物２０２が、マイクロＬＥＤエピ２０４とのオーミック接触を形成する。パッシベーションレイヤ２０５が、底部コンタクト２０７からの電気的絶縁のために設けられる。金属パッド／ライン／ネット２０６、２０８は、共通電極（不図示）に接続される電流拡散構造として機能する。この例示的な実施形態においては、透明な導電性酸化物２０２が金属パッド２０６に接続され、次に金属パッド２０６がタングステンプラグ２１０を通して金属ライン／ネット２０８に接続される。
【0027】
例示的な実施形態による別の構成においては、透明な導電性酸化物２１２は、マイクロＬＥＤエピ２１４とのオーミック接触を形成する。透明な導電性酸化物２１２と接触する金属パッド／ライン／ネット２１６は、共通電極（不図示）との電気的接続を確立する。
【0028】
例示的な実施形態による別の構成においては、金属パッド２１８は、マイクロＬＥＤエピ２２０の上表面の一部と接触して、エピ２２０との、および、共通電極（不図示）との電気的接続のためのオーミック接触を確立する。
【0029】
例示的な実施形態によるエピ２１４のための底部コンタクト相互接続のために、金属パッド／ライン２２２が用いられ直接相互接続を確立する。絶縁構造および接着構造は図２には図示されていないが、それらを用いることは当業者により理解されることに留意されたい。
【0030】
例示的な実施形態によるエピ２２０のための底部コンタクト相互接続の別の構成においては、タングステンプラグ２２４が用いられて、底部コンタクト２２８上の金属パッド２２６への接触が形成される。図２において、この構成がエピ２０４の底部コンタクト相互接続にも用いられる。
【0031】
図３は、例示的な実施形態による、構造１００、２００内のマイクロＬＥＤの異なる構造の詳細を示す断面模式図を示す。
【0032】
概して、図３に図示されるような、例示的な実施形態によるマイクロＬＥＤの異なる構造は、構造１００、２００内の任意のデバイスレイヤに適用可能である。当該異なる構成は、組み合わせて利用されてもよく、異なるデバイスレイヤ間で同一である必要はない。これらの構成はまた、本発明の他の実施形態により本明細書に説明される他のピクセル構造にも適用可能である。
【0033】
例示的な実施形態による一構成において、マイクロＬＥＤ３０２の底部コンタクト３００は、非エピレイヤ３０４を含み、非エピレイヤ３０４は導電性であり、ドーピングされたエピ３０６とのオーミック接触を形成する。好ましくは、非エピレイヤ３０４は、マイクロＬＥＤ３０２から発光される光に対し高い反射率を呈する。当業者に理解されるように、この構成におけるマイクロＬＥＤエピ３０８は、ドーピングされたエピレイヤ３０６、３１２間に挟まれた発光エピレイヤ３１０を有する。
【0034】
別の例示的な実施形態による一構成においては、マイクロＬＥＤ３０２の底部コンタクト３００は非エピレイヤ３１４を含み、非エピレイヤ３１４は、例えば、ＤＢＲ、透明な導電性酸化物、金属等またはこれらの組み合わせを有してよい。非エピレイヤ３１４は、電流拡散のために導電性であってよく、あるいは非導電性であってよい。好ましくは、非エピレイヤ３１４は、マイクロＬＥＤ３０２から発光される光に対し高い反射率を呈する。当業者に理解されるように、この構成におけるマイクロＬＥＤエピ３０８は、ドーピングされたエピレイヤ３１８、３２０間に挟まれた発光エピレイヤ３１６を有する。
【0035】
図４は、別の例示的な実施形態による、ＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤ４０１‐４０３が水平方向にインタレースされたピクセル構造４００を示す断面模式図を示す。この例示的な実施形態においては、下層デバイスレベルの例えば４０１のマイクロＬＥＤのための相互接続金属、例えば４０４が、上層デバイスレベルの例えば４０２のマイクロＬＥＤのための底部反射器として機能する。この例示的な実施形態においては、ここでも、例えばＳｉＯ２、ＳｉＮ、ＢＣＢ等から形成される透明なボンディング誘電体、例えば４０７が、垂直方向に積層されたマイクロＬＥＤ４０１‐４０３を統合するために用いられる。また、ここでも透明な充填物、例えば４０９がデバイスレイヤ内に用いられる。
【0036】
より具体的には、この例示的な実施形態において、相互接続金属、例えば４０４は、例えば４０２のマイクロＬＥＤのための非透明な底部反射器として機能してよく、ここでマイクロＬＥＤ４０１－４０３は水平方向にインタレースして配置されている。上述の通り、マイクロＬＥＤ４０１－４０３が水平方向にインタレースされ、且つ、マイクロＬＥＤの底部コンタクト例えば４０６が透明である場合、より下層のデバイスレイヤの相互接続金属、例えば４０４は、より上層のデバイスレイヤのための底部反射器として用いられてよい。例示的な実施形態により、好ましくは、例えば４０４の相互接続金属と、例えば４０８のマイクロＬＥＤエピとの間の分離は、最適な反射条件を達成するようエンジニアリングされてよく、すなわち、光学的に検出された共振（ｏｐｔｉｃａｌ ｄｅｔｅｃｔｅｄ ｒｅｓｏｎａｎｃｅ：ＯＤＲ）構造として提供されてよい。例示的な実施形態において、好ましくは、マイクロＬＥＤの３Ｄ構成および相互接続は充填率および現在の負荷能力を最大化するよう最適化される。ＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤ４０１‐４０３が水平方向にインタレースされる場合、上部レイヤから底部レイヤまでの色順序は、ピクセル構造１００、２００について上記したようなＢ、Ｇ、Ｒである必要はない。
【0037】
異なる例示的実施形態においては、水平方向にインタレースされた構成およびオーバラップされた構成（図１および２と比較）は、同一のマイクロＬＥＤマイクロディスプレイ内で同時に実装されてよいことに留意されたい。
【0038】
ピクセル構造４００において、ここでも底部コンタクト、例えば４１０は反射器として機能するよう実装されてよい。例えば、ここでも、ＤＢＲ等の非エピレイヤ（図３と比較）マイクロ構造が、底部反射および光抽出をさらに高めるように実装されてよい。随意で、透明な電流拡散レイヤ（図２と比較）を含めてよい。共通電極（不図示）については、例示的な実施形態において、例えば４１２の相互接続金属パッド／ライン／ネットが設けられ、同一デバイスレイヤ内の例えば４０３のマイクロＬＥＤの上部コンタクトが共通電極（不図示）に接続される。異なるデバイスレイヤの共通電極が相互接続されてよい。
【0039】
図５は、例示的な実施形態による、透明な誘電ボンディング媒体を通して統合された垂直方向に積層されたＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤを持つアクティブマトリクスマイクロＬＥＤマイクロディスプレイのピクセル構造５００を示す断面模式図を示す。各マイクロＬＥＤ、例えば５０４の、上部ｐコンタクト、例えば５０２は、ディスプレイバックプレーン５０６内のドライバ回路（不図示）に個別に接続されている。各マイクロＬＥＤ、例えば５０４の同一色の底部ｎコンタクト、例えば５０８は連続的で、例えば５１２のｐコンタクト相互接続のための、例えば５１０の開口窓を有する。また、ここでも透明充填物、例えば５１３がデバイスレイヤで用いられる。
【0040】
この例示的な実施形態において、上にあるマイクロＬＥＤエピ、例えば５１４は、下にあるマイクロＬＥＤエピ、例えば５１６よりも大きなバンドギャップエネルギーを有する。
【0041】
この例示的な実施形態においては、ここでも、例えばＳｉＯ２、ＳｉＮ、ＢＣＢ等から形成される透明なボンディング誘電体、例えば５１８が、垂直方向に積層されたマイクロＬＥＤ５０４、５２０、５２２を統合するために用いられる。
【0042】
この実施形態においては、底部ｎコンタクト、例えば５０８が共通電極レイヤとして実装され、共通電極レイヤは導電性であり、且つ、その下の例えば５１６のマイクロＬＥＤから発光される光に対し光学的透過性である。ｎコンタクト、例えば５０８は、例えば５１４のマイクロＬＥＤエピのドーピング部分と、例えば５１４のマイクロＬＥＤエピとのオーミック接触を形成し、且つ、好ましくは上にある例えば５０４のＬＥＤから発光される光に対し高い光反射率を、その下にある例えば５２０のＬＥＤから発光される光に対し高透過率を呈する光反射器として機能する導電性材料との部分を含んでよい。この実施形態において、ｎコンタクト、例えば５０８は電気的連続性である。
【0043】
底部マイクロＬＥＤ５２２レイヤについては、非透明金属が、光反射器として機能するオーミックｎコンタクト５２４として実装されてよい。
【0044】
ピクセル間の光学的クロストークを防ぐべく、光学アイソレーショントレンチが、例えば５０８、５２４のコンタクトのレイヤに組み込まれてよい。電流拡散を高めるべく、例えば５０８、５２４のｎコンタクトのレイヤの上部と直接接触する金属パッド、ライン、またはネットがパターニングされてよい。
【0045】
例えば５０２のｐコンタクトは、オーミック接触、例えば５１２の垂直方向相互接続、水平方向相互接続、パッシベーション、接着等を含む適切な組成を持つ電気的相互接続を提供する。例えば５０２のｐコンタクトの導電部分は、例えば金属または透明な導電性材料等の１または複数の導電性材料を含んでよい。
【0046】
図６は、例示的な実施形態による、図６では数字６００で示される、ピクセル構造５００内の電気相互接続を確立するための異なる構成を示す断面模式図を示し、モノリシック統合のための例えば６０１の透明なボンディング誘電体を含む。また、ここでもデバイスレイヤには、例えば６０３の透明な充填物が使用される。
【0047】
概して、図６に図示される電気的相互接続のための異なる構成は、ピクセル構造６００内のいずれのデバイスレイヤにも適用可能であることに留意されたい。当該異なる構成は、組み合わせて利用されてもよく、異なるデバイスレイヤ間で同一である必要はない。これらの構成はまた、本発明の他の実施形態により本明細書に説明される他のピクセル構造にも適用可能である。
【0048】
例示的な実施形態による一構成において、金属または透明な導電性酸化物相互接続６０２が、マイクロＬＥＤ６０４の上部コンタクトとディスプレイバックプレーン６０６内のドライバ回路（不図示）とを直接接続するために用いられる。
【0049】
別の例示的な実施形態による一構成においては、透明な導電性酸化物６０８は、マイクロＬＥＤエピ６１０とのオーミック接触を形成するために用いられる。透明な導電性酸化物６０８と接触する金属パッド６１２は、タングステンプラグ６１４との電気的接続を確立する。
【0050】
別の例示的な実施形態による一構成においては、金属パッド６１６は、マイクロＬＥＤエピ６１８の上表面の一部に接触し、マイクロＬＥＤエピ６１８とのオーミック接触を形成する。金属パッド６１６が、垂直方向相互接続に用いられるタングステンプラグ６２０と接続される。
【0051】
図７は、例示的な実施形態による、水平方向にインタレースされたＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤを持つピクセル構造７００を示す断面模式図を示す。この実施形態においては、相互接続金属パッド、例えば７０２は、上のレイヤ内の例えば７０４のマイクロＬＥＤに対する底部反射器として機能する。ここでも、透明なボンディング誘電体、例えば７０３がモノリシック統合のために用いられる。また、デバイスレイヤには、例えば７０７の透明な充填物がここでも使用される。
【0052】
より具体的には、マイクロＬＥＤ７０４－７０６が水平方向にインタレースされている場合、より下層のデバイスレイヤの相互接続金属パッド、例えば７０２が、上層のデバイスレイヤにある、例えば７０４のマイクロＬＥＤの底部反射器として用いられてよい。好ましくは、金属パッド、例えば７０２と、マイクロＬＥＤエピ、例えば７０８との間の分離が、最適な反射条件、すなわちＯＤＲ構造を提供するものを達成するようにエンジニアリングされてよい。例示的な実施形態において、マイクロＬＥＤの３Ｄ構成および相互接続は充填率および現在の負荷能力を最大化するよう最適化される。ＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤは水平方向にインタレースされる場合、上部レイヤから底部レイヤまでの色順序は、Ｂ、Ｇ、Ｒである必要はない。
【0053】
水平方向にインタレースされたマイクロＬＥＤおよびオーバラップされたマイクロＬＥＤ（図５および６と比較）は、同一のマイクロＬＥＤマイクロディスプレイ内に同時に実装されてよいことに留意されたい。この例示的な実施形態においては、ＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤ７０４‐７０６は水平方向にインタレースされる場合、上部レイヤから底部レイヤまでの色順序は、Ｂ、Ｇ、Ｒである必要はないことに留意されたい。
【0054】
ピクセル構造７００においては、ここでも、底部コンタクト、例えば７１０は反射器として機能するよう実装されてよい。例示的な実施形態において、例えば、ＤＢＲ等の非エピレイヤ（図３と比較）マイクロ構造がここでも、底部反射および光抽出をさらに高めるように実装されてよい。好ましくは、透明な電流拡散レイヤ（図６と比較）が用いられる。
【0055】
図８ａは、例示的な実施形態による、ＣＭＯＳバックプレーン８０４上に統合された、積層されたＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤ８０１‐８０３レイヤを持つフルカラーマイクロＬＥＤアレイ８００を示す断面模式図を示す。各マイクロＬＥＤ８０１‐８０３は、ＣＭＯＳバックプレーン８０４内のピクセルドライバ回路（不図示）に個別に接続され、同一デバイスレイヤ内のマイクロＬＥＤと共通バイアスを共有する。フルカラーマイクロＬＥＤアレイの異なる実施形態においては、上記したような例示的な実施形態によるインタレースされたピクセル構造が用いられてよい。例示的な実施形態による、デバイスレイヤの統合に用いられるボンディング誘電体は、図８には明示的に示されていないことに留意されたい。代わりに、ボンディング誘電体は、図８ａ）中の例えば８０６の透明充填物と"マージ"されている。同一デバイスレイヤの例えば８０３のマイクロＬＥＤの上部コンタクト、例えば８０８は、図８ａ）中、ライン８１０として示される共通電極に接続される。当業者に理解されるように、対応するバイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２、Ｖｂｉａｓ３は、ＣＭＯＳドライバ回路設計に応じて同一であっても異なっていてもよい。
【0056】
図８ｂ）は、例示的な実施形態による、ＣＭＯＳバックプレーン８５４上に統合された、積層されたＲマイクロＬＥＤ、ＧマイクロＬＥＤ、ＢマイクロＬＥＤ８５１‐８５３レイヤを持つフルカラーマイクロＬＥＤアレイ８５０を示す断面模式図を示す。各マイクロＬＥＤ８５１‐８５３は、ＣＭＯＳバックプレーン８５４内のピクセルドライバ回路（不図示）に個別に接続され、同一デバイスレイヤ内のマイクロＬＥＤと共通バイアスを共有する。フルカラーマイクロＬＥＤアレイの異なる実施形態においては、上記したような例示的な実施形態によるインタレースされたピクセル構造が用いられてよい。例示的な実施形態による、デバイスレイヤの統合に用いられるボンディング誘電体は、図８ｂ）には明示的に示されていないことに留意されたい。代わりに、ボンディング誘電体は、図８ｂ）中の透明充填物、例えば８５６と"マージ"されている。
【0057】
マイクロＬＥＤ、例えば８５１と同一デバイスレイヤの底部コンタクト、例えば８５８は、図８ｂ）中のライン８６０として示される共通電極に接続される。当業者に理解されるように、対応するバイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２、Ｖｂｉａｓ３は、ＣＭＯＳドライバ回路設計に応じ、同一であっても異なっていてもよい。
【0058】
図９は、例示的な実施形態による、単一のＲＧＢピクセル９００内の統合された構造を示す断面模式図を示し、統合された構造は、マイクロレンズ９０２、光学アイソレーショントレンチ９０４、冗長タングステンプラグ、例えば９０６、マイクロＬＥＤ例えば９１０の底部上のマイクロ構造パターンを持つ後方反射器、例えば９０８、および、ｎコンタクト、例えば９１４のレイヤ上の電流拡散金属パッド、例えば９１２を含む。様々な実施形態において、例えば、製造の複雑性および必要とされるデバイス性能に応じて、統合されたピクセル構造は必ずしもすべてを含まず、これらの特徴物の任意の組み合わせであってよい。
【0059】
例示的な実施形態による、デバイスレイヤの統合に用いられるボンディング誘電体は、図９には明示的に示されていないことに留意されたい。代わりに、ボンディング誘電体は、図９中の透明充填物、例えば９１５と"マージ"されている。
【0060】
マイクロレンズ９０２と、ＬＥＤの透明なオーミック接触（例えばＩＴＯ）例えば９１０との間の分離を調整すべくスペーサ９１６が設けられてよく、例えば９０８の透明な後方反射器（例えばＤＢＲ）にはマイクロ構造パターンが設けられてよい。例えば９０６の冗長タングステンプラグが、ピクセル間クロストークを防ぐための遮光のために設けられてよい。例えば９１４のｎコンタクトと直接接触する例えばＡｌである金属パッド、例えば９１２が電流拡散を改善すべく設けられてよい。光学アイソレーショントレンチ、例えば９０４は、共通のｎ‐コンタクトの例えば９１４レイヤ中を通るようにエッチングされる。例えば９０４のトレンチは、各デバイスレイヤ内のすべてのマイクロＬＥＤにわたって電気的導通を保証すべく、閉ループを形成しないセグメントをフィーチャ形成する。底部デバイスレイヤのためのマイクロパターンを持つ電流拡散、オーミック接触の後方反射器レイヤ９０８は、非透明の金属を含んでよいことに留意されたい。底部デバイスレイヤ内のエピ９２０を貫通するようエッチングされ、底部の電流拡散、オーミック接触の後方反射器レイヤ９２１において停止される光学アイソレーショントレンチ９１８が設けられてよい。
【0061】
電流拡散、オーミック接触の後方反射器レイヤ９２１が透明な場合、ＣＭＯＳバックプレーン９２２のＩＣ電極パッド９２４は、底部のマイクロＬＥＤ９２６のための光反射器として機能してよい。
【0062】
図１０は、一例としてのピクセル構造１００、２００を製造するための例示的な実施形態による製造プロセスを示す断面模式図を示す。ピクセル構造４００、５００、６００、７００、９００を実現するために、同一の手順が利用されてよいことに留意されたい。同様に、フルカラーマイクロＬＥＤアレイ８００、８５０を実現するために同一の手順が利用されてよい。
【0063】
成長したエピ基板またはハンドルウェハであってよい基板１０００上に、組み込まれた発光レイヤ（例えば、量子ウェル）、並びに、発光レイヤの上部および底部にドーピングされたコンタクトレイヤを持つエピタキシャル材料１００２が設けられる。コンタクトおよび反射レイヤ１００４も設けられ、コンタクトおよび反射レイヤ１００４は、ドーピングされたエピ、エピとのオーミック接触を形成する導電性材料、所望の反射特性および透過特性を持つ光反射器、および、マイクロ構造（ブラッググレーディング構造若しくはフォトニック結晶構造等の周期的または非周期的）の部分を有してよい。
【0064】
Ｒ、Ｇ、Ｂ用の独立したドライバ回路を持つピクセルセット１００６がＣＭＯＳドライバ回路ウェハ１００８内に設けられ、相互接続用に設けられた電気パッド、例えば１０１０が備わっている。
【0065】
透明なボンディング誘電体１０１１を持つ誘電体ウェハボンディングが、基板１０００（下向き）と、ＣＭＯＳドライバ回路ウェハ１００８（上向き）との間に用いられ、その後に基板１０００の除去が行われ、構造１０１２が生成される。
【0066】
図１１を参照すると、ドライエッチングを用いてマイクロＬＥＤ、例えば１０１４をピクセル化し、その後に、例えば１０１４のマイクロＬＥＤのエピ１０１６へのオーミック接触の確立が行われ、例えば１０１４のマイクロＬＥＤとＣＭＯＳドライバ回路ウェハ１００８内のドライバ回路との間の電気的接続、例えば１０１８の確立と、それと同時に行われる統合されるべき次のデバイスレイヤ内のマイクロＬＥＤ（不図示）のための垂直方向相互接続、例えば１０２０（例えば、タングステンプラグ）の形成が含まれる。また、デバイスレイヤには、例えば１０２１の透明な充填物が設けられる。
【0067】
図１２を参照すると、第２のエピレイヤ１０２２と、コンタクトおよび反射レイヤ１０２４とが、透明なボンディング誘電体１０２５を用いる誘電体ウェハボンディングを通して統合される。これは、図１０に関する基板除去を含む、ＣＭＯＳドライバ回路ウェハ１００８と基板１０００との間の誘電体ウェハボンディングに対応する。次に、第２のデバイスレイヤのマイクロＬＥＤ、例えば１０２６がパターニングされ、且つ、関連付けられた電気的接続およびオーミック接触が形成される。これは図１１を参照して第１のデバイスレイヤについて上記したものに対応する。
【0068】
図１３を参照すると、第３のエピレイヤ１０２８と、コンタクトおよび反射レイヤ１０３０とが、透明なボンディング誘電体１０３１を用いる誘電体ウェハボンディングを通して統合される。ここでも、これは、図１０に関する基板除去を含む、ＣＭＯＳドライバ回路ウェハ１００８と基板１０００との間の誘電体ウェハボンディングに対応する。次に、第３のデバイスレイヤのマイクロＬＥＤ、例えば１０３２がパターニングされ、且つ、関連付けられた電気的接続およびオーミック接触が形成される。これは、図１１を参照して第１のデバイスレイヤについて上記したものに対応する。
【0069】
一実施形態において、光電子デバイスのための統合された構造が提供され、統合された構造は、光電子デバイスのためのドライバ回路を有する相補型金属酸化物半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）バックプレーンと、ＣＭＯＳバックプレーン上の複数の光学素子であって、複数の光学素子はＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤに配置されている、複数の光学素子と、モノリシック統合のための、ＣＭＯＳバックプレーンと、異なるデバイスレイヤのうちの第１のデバイスレイヤとの間に設けられた第１のボンディング誘電体と、モノリシック統合のための、異なるデバイスレイヤのうちの各デバイスレイヤ間に設けられた第２のボンディング誘電体とであって、第２のボンディング誘電体は透明である、第２のボンディング誘電体と、を備える。
【0070】
第２のボンディング誘電体は、第１のボンディング誘電体と同一であってよい。
【0071】
各デバイスレイヤは、前記各デバイスレイヤ内の第１の光学素子の下に配置された反射器を有してよく、反射器は、第１の光学素子の第１の動作波長範囲において反射性であるよう構成される。反射器は、より下層のデバイスレイヤ内の第２の光学素子の第２の動作波長範囲において透過性であるよう構成されてよい。反射器は、分布ブラッグ反射器（ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ：ＤＢＲ）を有してよい。各デバイスレイヤ内の電気的相互接続金属の少なくとも一部は、反射器として機能してよい。
【0072】
同一デバイスレイヤ内の光学素子の各上部コンタクトは、共通の上部電極に接続されてよく、同一デバイスレイヤ内の光学素子の各底部コンタクトは、ドライバ回路に個別に接続される。
【0073】
同一デバイスレイヤ内の光学素子の各底部コンタクトは、共通電極に接続されてよく、同一デバイスレイヤ内の光学素子の各上部コンタクトは、ドライバ回路に個別に接続される。統合された構造は、共通の底部電極の電気的導通を遮断することなく、同一デバイスレイヤ内の光学素子間の光学アイソレーションを達成すべく、同一デバイスレイヤ内の光学素子間に共通の底部電極を通るようにパターニングされたマイクロトレンチを含んでよい。統合された構造は、電流拡散を向上させるべく、直接的電気接触を持つ共通の底部電極上にパターニングされた金属パッド、ラインまたはネットを有してよい。
【0074】
統合された構造は、光学素子からの光抽出を向上させるべく、光学素子の各底部レイヤ上にパターニングされたマイクロ構造を有してよい。
【0075】
統合された構造は、光学素子からの光の発光方向性を増大させるべく、光学素子の各底部レイヤ上にパターニングされたフォトニック結晶構造を有してよい。
【0076】
異なるデバイスレイヤ内の光学素子の少なくとも一部は、水平方向にインタレースされてよい。
【0077】
異なるデバイスレイヤ内の光学素子の少なくとも一部は、少なくとも部分的にオーバラップしてよい。光学デバイスは、混色を高めるべく、ピクセル構成において、少なくとも部分的にオーバラップするＲＧＢマイクロ発光ダイオード、マイクロＬＥＤを有してよい。
【0078】
統合された構造はさらに、化学的機械平坦化ベースのコンタクト、タングステンプラグおよび金属パッドから成る群のうちの１または複数を含む電気的相互接続を有してよい。
【0079】
統合された構造はさらに、光コリメーションを支援するための少なくとも１つのマイクロレンズを有してよい。
【0080】
統合された構造は、隣接する光学素子間のクロストークを防ぐための１または複数の重複タングステンプラグを有してよい。
【0081】
図１４は、例示的な実施形態による、光電子デバイスのための統合された構造を製造する方法を示すフローチャート１４００を示す。ステップ１４０２において、光電子デバイスのための、ドライバ回路を有する相補型金属酸化物半導体（ＣＭＯＳ）バックプレーンが設けられる。ステップ１４０４において、複数の光学素子がＣＭＯＳバックプレーン上に設けられ、複数の光学素子は、ＣＭＯＳとは異なる材料システムに基づき、且つ、異なるデバイスレイヤ内に配置される。ステップ１４０６において、モノリシック統合のための、ＣＭＯＳバックプレーンと、異なるデバイスレイヤのうちの第１のデバイスレイヤとの間に第１のボンディング誘電体が設けられる。ステップ１４０８において、モノリシック統合のための、異なるデバイスレイヤのうちの各デバイスレイヤ間に第２のボンディング誘電体が設けられ、第２のボンディング誘電体は透明である。
【0082】
第２のボンディング誘電体は、第１のボンディング誘電体と同一であってよい。
【0083】
方法は、各デバイスレイヤ内に、前記各デバイスレイヤ内の第１の光学素子の下に配置される反射器を設ける段階を有してよく、反射器は、第１の光学素子の第１の動作波長範囲において反射性であるよう構成される。反射器は、より下層のデバイスレイヤ内の第２の光学素子の第２の動作波長範囲において透過性であるよう構成されてよい。反射器は、分布ブラッグ反射器（ＤＢＲ）を含んでよい。
【0084】
方法は、各デバイスレイヤ内に、電気的相互接続金属を設ける段階を備えてよく、電気的相互接続金属機能の少なくとも一部は、反射器として機能する。
【0085】
方法は、同一デバイスレイヤ内の光学素子の各上部コンタクトを、共通の上部電極に接続する段階と、同一デバイスレイヤ内の光学素子の各底部コンタクトを、ドライバ回路に個別に接続する段階とを備えてよい。
【0086】
方法は、同一デバイスレイヤ内の光学素子の各底部コンタクトを、共通電極に接続する段階と、同一デバイスレイヤ内の光学素子の各上部コンタクトを、ドライバ回路に個別に接続する段階とを備えてよい。方法は、共通の底部電極の電気的導通を遮断することなく、同一デバイスレイヤ内の光学素子間の光学アイソレーションを達成すべく、同一デバイスレイヤ内の光学素子間に共通の底部電極を通るマイクロトレンチをパターニングする段階を備えてよい。方法は、電流拡散を向上させるべく、共通の底部電極上に、直接的電気接触を持つ金属パッド、ラインまたはネットをパターニングする段階を備えてよい。
【0087】
方法は、光学素子からの光抽出を向上させるべく、光学素子の各底部レイヤ上にマイクロ構造をパターニングする段階を備えてよい。
【0088】
方法は、光学素子からの光の発光方向性を増大させるべく、光学素子の各底部レイヤ上にフォトニック結晶構造をパターニングする段階を備えてよい。
【0089】
方法は、異なるデバイスレイヤ内の光学素子のうちの少なくとも一部を水平方向にインタレースする段階を備えてよい。
【0090】
方法は、異なるデバイスレイヤ内の光学素子のうちの少なくとも一部を少なくとも部分的にオーバラップさせる段階を備えてよい。
方法はさらに、混色を高めるために、ピクセル構成においてＲＧＢマイクロ発光ダイオード、マイクロＬＥＤを少なくとも部分的にオーバラップさせる段階を備えてよい。
方法はさらに、混色を高めるために、ピクセル構成においてＲＧＢマイクロ発光ダイオード、マイクロＬＥＤを少なくとも部分的にオーバラップさせる段階を備えてよい。
【0091】
方法はさらに、化学的機械平坦化ベースのコンタクト、タングステンプラグおよび金属パッドから成る群のうちの１または複数を含む電気的相互接続を設ける段階を備えてよい。
【0092】
方法はさらに、光コリメーションを支援すべく、少なくとも１つのマイクロレンズを設ける段階を備えてよい。
【0093】
方法は、隣接する光学素子間のクロストークを防ぐための１または複数の重複タングステンプラグを設ける段階を備えてよい。
【0094】
［産業上の適用］
【0095】
例示的な実施形態によるモノリシックフルカラーアクティブマトリクスマイクロＬＥＤマイクロディスプレイは、限定はされないが、特にコンパクト性、効率性、高解像度（１０００ｐｐｉを超える）および高輝度（５００，０００ｎｉｔを超える）のフルカラーマイクロディスプレイを必要とするＡＲ適用、ＨＵＤ適用について興味深い。またモノリシックフルカラーアクティブマトリクスマイクロＬＥＤマイクロディスプレイは、拡張的な適用例と共にモバイルまたはウェアラブルビデオプロジェクタで用いられてもよい。
【0096】
システムおよび方法に係る例示の実施形態に関する上記の説明は、包括的なものを意図しておらず、あるいは、当該システムおよび方法を、開示された正確な形態に限定することを意図していない。本明細書においては、システムコンポーネントおよび方法に係る具体的な実施形態および例が、説明の目的で記載されている一方で、当業者が認識するであろう様々な均等の修正が、当該システム、コンポーネント、および方法の範囲内で可能である。本明細書に記載されたシステムおよび方法の教示は、上述のシステムおよび方法のみでなく、他の処理システムおよび方法に適用可能であってよい。
【0097】
例えば、例示的な実施形態によるデバイスアーキテクチャおよび製造アプローチは、ＣＭＯＳウェハ上の異なる材料システムの光電子デバイスのハイブリッド統合を必要とする任意の他の半導体装置を含む任意の他の装置に実装されてよく、例えば、Ｒ、Ｇ、Ｂ垂直共振器面発光レーザ（ｖｅｒｔｉｃａｌ ｃａｖｉｔｙ ｓｕｒｆａｃｅ ｅｍｉｔｔｉｎｇ ｌａｓｅｒ：ＶＣＳＥＬ）を積層して白色レーザを付与する、または、ビデオ投影および３Ｄスキャンのために可視および赤外線（ＩＲ）ＬＥＤを統合する。また、発光デバイス以外に、本発明の実施形態はまた、焦点面アレイまたはディスプレイおよびセンサのハイブリッド統合等の光検出システムにも実装されてよい。
【0098】
上述の様々な実施形態に係る要素および動作を組み合わせて、さらなる実施形態がもたらされてよい。上記の詳細な説明に照らし、システムおよび方法に対しこれらの変更点および他の変更点がなされてよい。
【0099】
概して以降の特許請求の範囲において用いられる用語は、システムおよび方法を、明細書および特許請求の範囲において開示された具体的な実施形態に限定するように解釈されるべきではなく、特許請求の範囲の下において動作するすべての処理システムを含むように解釈されるべきである。従って、システムおよび方法は開示内容によって限定されることはなく、代わりに、システムおよび方法の範囲は、特許請求の範囲によって専ら決定される。
【0100】
本明細書および特許請求の範囲を通して、文脈が明確に反対の内容を必要としない限り、"ｃｏｍｐｒｉｓｅ（備える）"、"ｃｏｍｐｒｉｓｉｎｇ（備え）"等の文言は、排他的な意味若しくは網羅的な意味に対し包括的な意味、すなわち、"ｉｎｃｌｕｄｉｎｇ（含む）"、"ｂｕｔ ｎｏｔ ｌｉｍｉｔｅｄ ｔｏ（限定はされないが、含む）"の意味で解釈されるべきである。単一の数または複数の数を用いる文言もまた、それぞれ複数または単数を含む。また、"本明細書において"ｈｅｒｅｉｎ（ここで）"、"ｈｅｒｅｕｎｄｅｒ（以下）"、"ａｂｏｖｅ（上）"、"ｂｅｌｏｗ（下）"という文言および同様の意味の文言は、本願を全体として言及しており、本願の具体的な部分を言及していない。２つ以上の項目のリストに言及する際に"ｏｒ（または）"という文言が用いられる場合、その文言は、当該文言の以下の解釈のすべてをカバーする。すなわち、リスト内の項目のうちの任意のもの、リスト内のすべての項目、および、リスト内の項目の任意の組み合わせである。
【0101】
［参照情報］
（１）Y. Robin et al. "Insight into the performance of multi-color InGaN/GaN nanorod light emitting diodes", Scientific Reports 8, 7311 (2018)
（２）El-Ghoroury et al. "Light emitting structures with multiple uniformly populated active layers", US Patent No. US2016/0359086 (2016).
（３）H.-V. Han et al. "Resonant-enhanced full-color emission of quantum-dot-based micro LED display technology" Optics Express 23, 32504 (2015)
（４）Chong et al. "Making Semiconductor devices by stacking strata of micro LEDs", International Publication Number WO 2018/175338 (2018)
（１）Y. Robin et al. "Insight into the performance of multi-color InGaN/GaN nanorod light emitting diodes", Scientific Reports 8, 7311 (2018)
（２）El-Ghoroury et al. "Light emitting structures with multiple uniformly populated active layers", US Patent No. US2016/0359086 (2016).
（３）H.-V. Han et al. "Resonant-enhanced full-color emission of quantum-dot-based micro LED display technology" Optics Express 23, 32504 (2015)
（４）Chong et al. "Making Semiconductor devices by stacking strata of micro LEDs", International Publication Number WO 2018/175338 (2018)
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8(a)】
【図8(b)】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
