特許 7614518 半導体集積回路装置の設計方法、半導体集積回路装置及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-07

(45)【発行日】2025-01-16

(54)【発明の名称】半導体集積回路装置の設計方法、半導体集積回路装置及びプログラム

(51)【国際特許分類】

   H10D 89/10 20250101AFI20250108BHJP

   H10D 89/00 20250101ALI20250108BHJP

【ＦＩ】

H01L21/82 C

H01L21/82 S

H01L21/82 L

H01L27/04 B

【請求項の数】 20

(21)【出願番号】P 2022564945

(86)(22)【出願日】2020-11-27

(86)【国際出願番号】 JP2020044262

(87)【国際公開番号】W WO2022113282

(87)【国際公開日】2022-06-02

【審査請求日】2023-10-16

(73)【特許権者】

【識別番号】514315159

【氏名又は名称】株式会社ソシオネクスト

(74)【代理人】

【識別番号】100090273

【弁理士】

【氏名又は名称】國分 孝悦

(72)【発明者】

【氏名】高橋 賢吾

(72)【発明者】

【氏名】高橋 祐二

【審査官】市川 武宜

(56)【参考文献】

【文献】国際公開第２０１７／２０８８８８（ＷＯ，Ａ１）

【文献】特開２００５－２５９８７９（ＪＰ，Ａ）

【文献】特開２００９－７６５０１（ＪＰ，Ａ）

【文献】特開２００７－２５８２２６（ＪＰ，Ａ）

【文献】特開２０１１－２２２８９５（ＪＰ，Ａ）

【文献】特開２００８－２７７７８８（ＪＰ，Ａ）

【文献】国際公開第２０１７／２０８８８７（ＷＯ，Ａ１）

【文献】特開平６－４５４４０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

複数の電源スイッチ回路が第１の規則に従って配置される半導体集積回路装置の回路配置領域内に、複数のマクロを配置し、
前記回路配置領域内の前記マクロが配置されていない第１の領域から、幅が第１の値未満である狭小領域を検出し、
検出された前記狭小領域に、前記第１の規則とは異なる第２の規則に従って前記電源スイッチ回路を配置し、
前記第１の領域のうちの前記狭小領域以外の領域に、前記第１の規則に従って前記電源スイッチ回路を配置する
ことを特徴とする半導体集積回路装置の設計方法。

【請求項2】

前記第１の値は、前記電源スイッチ回路の幅、及び前記第１の規則に従って前記電源スイッチ回路が配置される場合の配置間隔の少なくとも一方に基づいて規定された値であることを特徴とする請求項１に記載の半導体集積回路装置の設計方法。

【請求項3】

前記狭小領域に、第１の配置パターンで前記電源スイッチ回路を配置して配線混雑が発生する場合、前記第１の配置パターンよりも配線リソースが大きい第２の配置パターンに変更し前記電源スイッチ回路を配置することを特徴とする請求項１又は２に記載の半導体集積回路装置の設計方法。

【請求項4】

前記狭小領域に、第１の配置パターンで前記電源スイッチ回路を配置して制約違反となる電源電圧変動が発生する場合、前記第１の配置パターンよりも電源電圧変動が抑制される第３の配置パターンに変更し前記電源スイッチ回路を配置することを特徴とする請求項１～３の何れか１項に記載の半導体集積回路装置の設計方法。

【請求項5】

配置された前記マクロに基づいて前記第１の領域を複数の矩形領域に分割し前記狭小領域の検出を行うことを特徴とする請求項１～４の何れか１項に記載の半導体集積回路装置の設計方法。

【請求項6】

検出されたすべての前記狭小領域に、同じ配置パターンで前記電源スイッチ回路を配置することを特徴とする請求項１～５の何れか１項に記載の半導体集積回路装置の設計方法。

【請求項7】

前記狭小領域に、第１の配置パターンで前記電源スイッチ回路を配置して配線混雑が発生しない場合、前記第１の配置パターンよりも電源電圧変動が抑制される第４の配置パターンに変更し前記電源スイッチ回路を配置することを特徴とする請求項１、２、５及び６の何れか１項に記載の半導体集積回路装置の設計方法。

【請求項8】

検出された前記狭小領域毎に、他の前記狭小領域に依存しない配置パターンで前記電源スイッチ回路を配置することを特徴とする請求項１～５の何れか１項に記載の半導体集積回路装置の設計方法。

【請求項9】

回路配置領域を有する半導体集積回路装置であって、
前記回路配置領域に配置された複数のマクロと、
前記回路配置領域内の前記マクロが配置されていない第１の領域のうちの、幅が第１の値未満である狭小領域以外の領域に、第１の規則に従って配置された複数の第１の電源スイッチ回路と、
前記第１の領域のうちの前記狭小領域に、前記第１の規則とは異なる第２の規則に従って配置された複数の第２の電源スイッチ回路と
を有することを特徴とする半導体集積回路装置。

【請求項10】

前記第１の値は、前記第１の電源スイッチ回路の幅、及び前記第１の規則に従って前記第１の電源スイッチ回路が配置される場合の配置間隔の少なくとも一方に基づいて規定された値であることを特徴とする請求項９に記載の半導体集積回路装置。

【請求項11】

すべての前記狭小領域に、同じ配置パターンで前記第２の電源スイッチ回路が配置されていることを特徴とする請求項９又は１０に記載の半導体集積回路装置。

【請求項12】

前記狭小領域毎に、他の前記狭小領域に依存しない配置パターンで前記第２の電源スイッチ回路が配置されていることを特徴とする請求項９又は１０に記載の半導体集積回路装置。

【請求項13】

複数の電源スイッチ回路が第１の規則に従って配置される半導体集積回路装置の回路配置領域内に、複数のマクロを配置する処理と、
前記回路配置領域内の前記マクロが配置されていない第１の領域から、幅が第１の値未満である狭小領域を検出する処理と、
検出された前記狭小領域に、前記第１の規則とは異なる第２の規則に従って前記電源スイッチ回路を配置する処理と、
前記第１の領域のうちの前記狭小領域以外の領域に、前記第１の規則に従って前記電源スイッチ回路を配置する処理と
をコンピュータに実行させるためのプログラム。

【請求項14】

前記第１の値は、前記電源スイッチ回路の幅、及び前記第１の規則に従って前記電源スイッチ回路が配置される場合の配置間隔の少なくとも一方に基づいて規定された値であることを特徴とする請求項１３に記載のプログラム。

【請求項15】

前記狭小領域に前記電源スイッチ回路を配置する処理では、前記狭小領域に、第１の配置パターンで前記電源スイッチ回路を配置して配線混雑が発生する場合、前記第１の配置パターンよりも配線リソースが大きい第２の配置パターンに変更し前記電源スイッチ回路を配置することを特徴とする請求項１３又は１４に記載のプログラム。

【請求項16】

前記狭小領域に前記電源スイッチ回路を配置する処理では、前記狭小領域に、第１の配置パターンで前記電源スイッチ回路を配置して制約違反となる電源電圧変動が発生する場合、前記第１の配置パターンよりも電源電圧変動が抑制される第３の配置パターンに変更し前記電源スイッチ回路を配置することを特徴とする請求項１３～１５の何れか１項に記載のプログラム。

【請求項17】

前記狭小領域を検出する処理では、配置された前記マクロに基づいて前記第１の領域を複数の矩形領域に分割し前記狭小領域の検出を行うことを特徴とする請求項１３～１６の何れか１項に記載のプログラム。

【請求項18】

前記狭小領域に前記電源スイッチ回路を配置する処理では、検出されたすべての前記狭小領域に、同じ配置パターンで前記電源スイッチ回路を配置することを特徴とする請求項１３～１７の何れか１項に記載のプログラム。

【請求項19】

前記狭小領域に前記電源スイッチ回路を配置する処理では、前記狭小領域に、第１の配置パターンで前記電源スイッチ回路を配置して配線混雑が発生しない場合、前記第１の配置パターンよりも電源電圧変動が抑制される第４の配置パターンに変更し前記電源スイッチ回路を配置することを特徴とする請求項１３、１４、１７及び１８の何れか１項に記載のプログラム。

【請求項20】

前記狭小領域に前記電源スイッチ回路を配置する処理では、検出された前記狭小領域毎に、他の前記狭小領域に依存しない配置パターンで前記電源スイッチ回路を配置することを特徴とする請求項１３～１７の何れか１項に記載のプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体集積回路装置の設計方法、半導体集積回路装置及びプログラムに関する。

【背景技術】

【0002】

半導体集積回路装置の低消費電力化を実現するための技術の一つに、電源遮断技術がある。電源遮断技術とは、半導体集積回路装置の内部を複数の電源ドメイン（回路ブロック）に分割し、動作していない電源ドメインの電源を遮断することによって電力消費の原因となるリーク電流を抑制する技術である。電源遮断技術では、チップに配置される回路全体に対して設けられるグローバル電源配線と電源ドメインの回路に対して設けられるローカル電源配線との接続／遮断を切り替え制御する電源スイッチ回路が用いられる。

【0003】

特許文献１には、図９Ａに示すように、半導体集積回路装置９０１において電源制御する電源ドメインに対して複数の電源スイッチ回路（ＰＳＷ）９０２を階段状に配置する構成が開示されている。横方向については一定の間隔を空け、縦方向については隣接する電源スイッチ回路９０２の列と位置をずらすようにして、複数の電源スイッチ回路９０２が配置される。

【0004】

図９Ａに示したような規則的な配置パターンで複数の電源スイッチ回路９０２を配置する場合、次のような問題点がある。半導体集積回路装置に所定の機能を実現するマクロ（機能回路）を配置すると、マクロの配置によっては電源スイッチ回路が同一の配置パターンで配置できないことがある。例えば、図９Ａに示すように半導体集積回路装置９０１にマクロ９０３を配置すると、マクロ９０３と配置位置が重ならない電源スイッチ回路９０２Ａは所定の配置パターンに従って配置することができるが、マクロ９０３と配置位置が重なってしまう電源スイッチ回路９０２Ｂは配置することができない。電源スイッチ回路９０２Ｂが未配置となると、その回路領域における動作時の電源電圧変動（ＩＲ－Ｄｒｏｐ）が大きくなって制約（クライテリア）を満たせなくなったり、その回路領域への電源供給ができなくなったりすることがある。このような電源電圧変動（ＩＲ－Ｄｒｏｐ）の制約違反（クライテリア違反）等の発生は、半導体集積回路装置の設計工程において出戻り作業を発生させることになる。

【0005】

この問題点を回避する方法として、図９Ｂに示すように、所定の配置パターンに従った場合に未配置となる電源スイッチ回路９０２の配置位置をずらすようにして、電源スイッチ回路９０２を配置する方法が考えられる。図９Ｂにおいては、破線で囲んだ部分において、マクロ９０３と配置位置が重ならないようにスライドさせて電源スイッチ回路９０２を配置している。このようにすることで、動作時の電源電圧変動（ＩＲ－Ｄｒｏｐ）を抑制し制約（クライテリア）を満たすことができるかもしれないが、マクロ９０３間の狭い領域に電源スイッチ回路９０２とそれに対応するグローバル電源配線９１１及びローカル電源配線９１２を設けることになる。そのため、使用可能なスタンダードセル領域が少なくなってしまい、また、スタンダードセルやマクロに入出力される信号配線や通過する信号配線等に使用可能な配線リソースが少なくなってしまう。使用可能なスタンダードセル領域や配線リソースの低下は、半導体集積回路装置の設計工程において出戻り作業を発生させる可能性を高くする。

【先行技術文献】

【特許文献】

【0006】

【文献】国際公開第２０１７／２０８８８８号

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の目的は、電源スイッチ回路の適切な配置を行うことができる半導体集積回路装置の設計方法を提供することにある。

【課題を解決するための手段】

【0008】

半導体集積回路装置の設計方法の一態様は、複数の電源スイッチ回路が第１の規則に従って配置される半導体集積回路装置の回路配置領域内に、複数のマクロを配置し、回路配置領域内のマクロが配置されていない第１の領域から、幅が第１の値未満である狭小領域を検出し、検出された狭小領域に、第１の規則とは異なる第２の規則に従って電源スイッチ回路を配置し、第１の領域のうちの狭小領域以外の領域に、第１の規則に従って電源スイッチ回路を配置する。

【発明の効果】

【0009】

開示の半導体集積回路装置の設計方法は、電源スイッチ回路を適切に配置することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、本実施形態における半導体集積回路装置の設計方法の概要を説明する図である。

【図2】図２は、本実施形態における狭小領域の検出処理の例を示すフローチャートである。

【図3A】図３Ａは、回路配置領域の分割について説明する図である。

【図3B】図３Ｂは、狭小領域の判定基準の例を説明する図である。

【図4A】図４Ａは、第１の実施形態における電源スイッチ回路の配置処理の例を示すフローチャートである。

【図4B】図４Ｂは、第１の実施形態における電源スイッチ回路の配置処理の例を示すフローチャートである。

【図5A】図５Ａは、第２の実施形態における電源スイッチ回路の配置処理の例を示すフローチャートである。

【図5B】図５Ｂは、第２の実施形態における電源スイッチ回路の配置処理の例を示すフローチャートである。

【図6A】図６Ａは、本実施形態における配置パターンの例を示す図である。

【図6B】図６Ｂは、本実施形態における配置パターンの例を示す図である。

【図6C】図６Ｃは、本実施形態における配置パターンの例を示す図である。

【図7】図７は、本実施形態における半導体集積回路装置の例を説明する図である。

【図8】図８は、本実施形態における半導体集積回路装置の設計方法を実現可能なコンピュータの構成例を示す図である。

【図9A】図９Ａは、半導体集積回路装置における電源スイッチ回路の配置例を説明する図である。

【図9B】図９Ｂは、半導体集積回路装置における電源スイッチ回路の他の配置例を説明する図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態を図面に基づいて説明する。
以下に説明する実施形態において設計対象となる半導体集積回路装置は、電源供給に係る制御が行われる電源ドメインを有する半導体集積回路装置である。電源ドメインでは、チップに配置される回路全体に対して設けられるグローバル電源配線と電源ドメインの回路に対して設けられるローカル電源配線との接続状態を制御する電源スイッチ回路（ＰＳＷ）を設け、グローバル電源配線とローカル電源配線とを電気的に接続するか否かが制御信号により切り替え可能に構成されている。グローバル電源配線によって供給される電源は、電源スイッチ回路により接続されるローカル電源配線を介して電源ドメインの回路に供給される。

【0012】

グローバル電源配線、ローカル電源配線、及び電源スイッチ回路は、電源電位側に設けてもよいし、接地電位側に設けてもよい。以下では、電源電位を供給するグローバル電源配線と電源電位を供給するローカル電源配線とを設け、電源電位を供給するグローバル電源配線と電源電位を供給するローカル電源配線との間に電源スイッチ回路を設ける場合を例に説明する。

【0013】

（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、本実施形態における半導体集積回路装置の設計方法の概要を説明する図である。本実施形態における半導体集積回路装置の設計方法は、例えばコンピュータ（設計装置）により実現でき、そのプロセッサ（ＣＰＵ等）により本実施形態における半導体集積回路装置の設計方法の各処理が実行される。

【0014】

ステップＳ１０１にて、プロセッサは、外部記憶装置等から読み出した論理回路情報やネットリストを含む設計データに基づいて、半導体集積回路装置の回路配置領域内にマクロ（機能回路）を配置する。マクロは、所定の機能を実現する設計済の回路ブロックであり、例えばメモリマクロ等である。

【0015】

次に、ステップＳ１０２にて、プロセッサは、マクロを配置した後の回路配置領域において、狭小領域（Narrow Area）の検出を行う。ここで、狭小領域（Narrow Area）とは、例えば、回路配置領域内のマクロを配置していない領域（スタンダードセル配置領域）の内で、マクロとマクロとの間の距離、若しくはマクロと回路配置領域の外縁部との間の距離が、所定の値よりも小さい領域である。

【0016】

続いて、ステップＳ１０３及びステップＳ１０４にて、プロセッサは、回路配置領域内のマクロが配置されていない領域（スタンダードセル配置領域）に対して、電源スイッチ回路（ＰＳＷ）を配置し、電源に係る配線（電源配線）を行う。ステップＳ１０３では、プロセッサは、ステップＳ１０２において検出された狭小領域以外の領域について、第１の規則に従って電源スイッチ回路を配置して電源配線を行う。第１の規則での配置パターンは、例えば図９Ａに示したような階段状に配置する配置パターンである。ステップＳ１０４では、プロセッサは、ステップＳ１０２において検出された狭小領域について、第１の規則とは異なる第２の規則に従って電源スイッチ回路を配置して電源配線を行う。なお、ステップＳ１０３及びステップＳ１０４の実行順序は順不同であり、狭小領域について電源スイッチ回路の配置及び電源配線を行った後に、狭小領域以外の領域について電源スイッチ回路の配置及び電源配線を行うようにしてもよい。

【0017】

次に、ステップＳ１０５にて、プロセッサは、設計データに基づいて、回路配置領域内のスタンダードセル配置領域に回路セル（スタンダードセル等）を配置し、信号配線等の配線を行う。

【0018】

次に、ステップＳ１０６にて、プロセッサは、設計データに基づいて回路配置領域内にマクロや回路セルを配置し電源配線や信号配線を行った半導体集積回路装置における動作時の電源電圧変動（ＩＲ－Ｄｒｏｐ）の解析を行う。半導体集積回路装置における動作時の電源電圧変動（ＩＲ－Ｄｒｏｐ）の解析処理については、周知の技術を用いて実行すればよい。

【0019】

次に、ステップＳ１０７にて、プロセッサは、ステップＳ１０６において行った電源電圧変動（ＩＲ－Ｄｒｏｐ）の解析結果等に応じて、電源スイッチ回路の配置や電源配線の修正等を行う。プロセッサは、例えば、ステップＳ１０６での電源電圧変動（ＩＲ－Ｄｒｏｐ）の解析において制約違反（クライテリア違反）が発生した場合、制約違反（クライテリア違反）を解消するように電源スイッチ回路の配置や電源配線の修正を行う。

【0020】

図２は、図１に示したステップＳ１０２での狭小領域（Narrow Area）の検出処理の例を示すフローチャートである。

【0021】

狭小領域の検出処理では、まず、ステップＳ２０１にて、プロセッサは、回路配置領域内でマクロが配置されていない領域（スタンダードセル配置領域）を横方向に分割する。ここで、横方向は、電源配線が延びる方向に対して垂直な方向を指すものとする。プロセッサは、図３Ａに一例を示すように、回路配置領域３０１内のスタンダードセル配置領域を、マクロ３０２の右辺又は左辺、若しくは回路配置領域３０１の外縁部の右辺又は左辺を矩形の対向する辺とする分割エリアに分割する。図３Ａに示す例では、プロセッサは、８つの分割エリアＺ１～Ｚ８に分割する。

【0022】

次に、ステップＳ２０２にて、プロセッサは、狭小領域の検出に用いるしきい値として、ユーザーが予め指定したユーザー指示値があるか否かを判定する。プロセッサは、ユーザー指示値があると判定した場合（ステップＳ２０２においてＮＯ）にはステップＳ２０３に進み、ユーザー指示値がないと判定した場合（ステップＳ２０２においてＹＥＳ）にはステップＳ２０４に進む。

【0023】

ステップＳ２０３にて、プロセッサは、狭小領域であるか否かの判定に用いる、狭小領域の判定基準の幅ｘをユーザーが予め指定したユーザー指示値に設定してステップＳ２０５に進む。

【0024】

ステップＳ２０４にて、プロセッサは、狭小領域の判定基準の幅ｘを規定値に設定してステップＳ２０５に進む。この規定値は、第１の規則に従って電源スイッチ回路を配置する際の電源スイッチ回路のピッチ（配置間隔）を考慮して規定した値である。例えば、規定値は、図３Ｂに一例を示すように、１個の電源スイッチ回路３１２の幅と電源スイッチ回路３１２のピッチの２倍の長さとを合わせた幅３１３とする。ここで、ピッチとは、隣接する電源スイッチ回路の対応する部位どうしの間隔であり、例えば、隣接する電源スイッチ回路の左辺どうしの横方向の間隔である。図３Ｂにおいて、３１１はマクロ（機能回路）である。

【0025】

以下に説明するステップＳ２０５～Ｓ２０８の繰り返し処理は、ステップＳ２０１において分割した分割エリア毎に行われる。ステップＳ２０５にて、プロセッサは、ステップＳ２０１において分割した分割エリアの内から未処理の分割エリアを１つ選択する。

【0026】

次に、ステップＳ２０６にて、プロセッサは、対象の分割エリアの幅が狭小領域の判定基準の幅ｘ未満であるか否かを判定する。プロセッサは、対象の分割エリアの幅が判定基準の幅ｘ未満であると判定した場合（ステップＳ２０６においてＹＥＳ）にはステップＳ２０７に進み、対象の分割エリアの幅が判定基準の幅ｘ未満ではないと判定した場合（ステップＳ２０６においてＮＯ）にはステップＳ２０８に進む。

【0027】

ステップＳ２０７にて、プロセッサは、対象の分割エリアを狭小領域リストに登録することで、対象の分割エリアを狭小領域に追加してステップＳ２０８に進む。

【0028】

ステップＳ２０８にて、プロセッサは、ステップＳ２０１において分割した分割エリアの内に未処理の分割エリアがある場合にはステップＳ２０５に戻り、未処理の分割エリアがない、すなわちすべての分割エリアについて処理が完了した場合には狭小領域の検出処理を終了する。

【0029】

なお、前述した狭小領域の検出処理では、回路配置領域内のスタンダードセル配置領域を横方向に分割しているが、縦方向（電源配線が延びる方向と同じ方向）に分割するようにしてもよい。その場合、プロセッサは、回路配置領域３０１内のスタンダードセル配置領域を、マクロ３０２の上辺又は下辺、若しくは回路配置領域３０１の外縁部の上辺又は下辺を矩形の対向する辺とする分割エリアに分割して、前述した処理と同様の処理を行う。

【0030】

次に、図４Ａ及び図４Ｂを参照して、第１の実施形態における電源スイッチ回路の配置処理について説明する。図４Ａ及び図４Ｂに示した処理は、図１におけるステップＳ１０２～Ｓ１０４の処理に対応する。第１の実施形態では、回路配置領域内のすべての狭小領域に対して、同じ配置パターンで電源スイッチ回路を配置する。図４Ａ及び図４Ｂは、第１の実施形態における電源スイッチ回路の配置処理の例を示すフローチャートである。

【0031】

ステップＳ４０１にて、プロセッサは、マクロ（機能回路）が配置された半導体集積回路装置の回路配置領域において、例えば、図２に示したようにして狭小領域（Narrow Area）の検出を行う。

【0032】

ステップＳ４０２にて、プロセッサは、狭小領域リストを参照して、回路配置領域内のマクロが配置されていない領域（スタンダードセル配置領域）のうちの狭小領域以外の領域について、第１の規則に従って電源スイッチ回路を配置する。第１の規則での電源スイッチ回路の配置パターンは、例えば図９Ａに示したように階段状に配置する配置パターンである。

【0033】

また、ステップＳ４０３～Ｓ４０５の繰り返し処理により、プロセッサは、回路配置領域内のマクロが配置されていない領域（スタンダードセル配置領域）のうちの狭小領域のそれぞれについて、電源スイッチ回路を配置する。ステップＳ４０３にて、プロセッサは、狭小領域リストを参照して、狭小領域の内から電源スイッチ回路の配置を行っていない狭小領域を１つ選択する。

【0034】

次に、ステップＳ４０４にて、プロセッサは、対象の狭小領域について初期配置パターンで電源スイッチ回路を配置する。この電源スイッチ回路の初期配置パターンは、第１の規則での電源スイッチ回路の配置パターンとは異なる規則での配置パターンである。

【0035】

次に、ステップＳ４０５にて、プロセッサは、狭小領域リストの内に電源スイッチ回路の配置を行っていない狭小領域がある場合にはステップＳ４０３に戻る。プロセッサは、電源スイッチ回路の配置を行っていない狭小領域がない、すなわち狭小領域リストのすべての狭小領域に初期配置パターンで電源スイッチ回路を配置した場合にはステップＳ４０６に進む。

【0036】

なお、ステップＳ４０２～Ｓ４０５において行う狭小領域以外の領域についての電源スイッチ回路の配置、及び狭小領域についての電源スイッチ回路の配置を行う順序は任意であり、狭小領域について電源スイッチ回路の配置を行った後に、狭小領域以外の領域について電源スイッチ回路の配置を行うようにしてもよい。

【0037】

ステップＳ４０６にて、プロセッサは、前述のようにして配置した電源スイッチ回路等に係る電源配線を行う。プロセッサは、電源スイッチ回路に接続して電源電位を供給するグローバル電源配線及びローカル電源配線や、接地電位を供給する電源配線等の配線を行う。

【0038】

ステップＳ４０７にて、プロセッサは、回路配置領域内のスタンダードセル配置領域に対して回路セル（スタンダードセル等）や信号配線等の概略的な配置、配線を行う。

【0039】

次に、ステップＳ４０８にて、プロセッサは、前述のようにして配置及び配線を行った回路配置領域内のスタンダードセル配置領域において、配線の余裕度を評価する配線混雑の検出処理を行う。配線混雑の検出処理では、検出処理の対象とする領域において、その領域の大きさに応じた量以上の配線がある場合に配線混雑であるとする。領域の大きさに応じた配線量は、予め定めているものとする。配線混雑の検出処理については、周知の技術を用いて実行すればよい。配線混雑の検出処理を行った後、プロセッサは、図４Ｂに示すステップＳ４０９に進む。

【0040】

ステップＳ４０９にて、プロセッサは、回路配置領域内の狭小領域に配線混雑があるか否かを判定する。プロセッサは、回路配置領域内のすべての狭小領域において配線混雑がないと判定した場合（ステップＳ４０９においてＮＯ）にはステップＳ４１１に進み、回路配置領域内の少なくとも１つの狭小領域において配線混雑があると判定した場合（ステップＳ４０９においてＹＥＳ）にはステップＳ４３１に進む。

【0041】

すべての狭小領域において配線混雑がないと判定した場合、プロセッサは、ステップＳ４１１～Ｓ４１４の繰り返し処理により、狭小領域のそれぞれについて、現在の配置パターンよりもＩＲ－Ｄｒｏｐ（電源電圧変動）に強い配置パターンに変更して電源スイッチ回路を配置する。すなわち、プロセッサは、現在の配置パターンよりもＩＲ－Ｄｒｏｐに強い配置パターンがあるか否かを判定する（Ｓ４１２）。プロセッサは、よりＩＲ－Ｄｒｏｐに強い配置パターンがあると判定した場合（ステップＳ４１２においてＹＥＳ）には、よりＩＲ－Ｄｒｏｐに強い（より電源電圧変動を抑制し小さくするような）配置パターンで、狭小領域に電源スイッチ回路を配置する（Ｓ４１３）。一方、プロセッサは、よりＩＲ－Ｄｒｏｐに強い配置パターンがないと判定した場合（ステップＳ４１２においてＮＯ）には、ステップＳ４１１～Ｓ４１４の繰り返し処理を終了する。よりＩＲ－Ｄｒｏｐに強い配置パターンは、例えば領域内に配置する電源スイッチ回路の数を増加した配置パターンである。

【0042】

ここで、図６Ａ及び図６Ｂを参照して、ＩＲ－Ｄｒｏｐに強い（電源電圧変動が小さくなるような）配置パターンに配置パターンを変更する処理の例について説明する。図６Ａが元の配置パターンを示しており、図６Ｂが図６ＡよりもＩＲ－Ｄｒｏｐに強い配置パターンの一例を示している。図６Ａ及び図６Ｂにおいて、６１１、６２１は電源スイッチ回路であり、６１２、６２２はローカル電源配線であり、６１３、６２３はグローバル電源配線である。また、６３１、６３２はマクロ（例えばメモリマクロ）である。

【0043】

図６Ａに示す元の配置パターンでは、狭小領域ではない領域６０１において、電源スイッチ回路６１１は、第１の規則に従って階段状に配置されている。また、狭小領域６０２において、電源スイッチ回路６２１は、第１の規則とは異なる規則に従って、一方のマクロ６３１に沿うように一列（６２４Ａ）に配置されている。電源スイッチ回路６１１には、ローカル電源配線６１２及びグローバル電源配線６１３が接続され、電源スイッチ回路６２１には、ローカル電源配線６２２及びグローバル電源配線６２３が接続されている。

【0044】

図６Ａに示すように、領域６０１に配置される電源スイッチ回路６１１と接続するローカル電源配線６１２は配線可能である限り配線され、電源スイッチ回路６１１と接続するグローバル電源配線６１３は領域６０１においてのみ配線される。そのため、図６Ａに示す配置パターンでは、電源スイッチ回路６１１と接続するローカル電源配線６１２Ａは、領域６０１だけでなく狭小領域６０２においても配線される。一方、電源スイッチ回路６１１と接続するグローバル電源配線６１３Ａは、狭小領域６０２においても配線可能ではあるが、領域６０１だけ配線される。このように、電源スイッチ回路６１１と接続するグローバル電源配線６１３を狭小領域６０２に配線させないことで配線リソースを確保している。

【0045】

図６Ｂに示す配置パターンでは、狭小領域ではない領域６０１において、電源スイッチ回路６１１は、図６Ａに示した配置パターンと同様に、第１の規則に従って階段状に配置されている。また、狭小領域６０２において、電源スイッチ回路６２１は、第１の規則とは異なる規則に従って、マクロ６３１、６３２のそれぞれに沿うように二列（６２４Ａ、６２４Ｂ）に配置されている。図６Ａに示した配置パターンと同様に、電源スイッチ回路６１１には、ローカル電源配線６１２及びグローバル電源配線６１３が接続され、電源スイッチ回路６２１には、ローカル電源配線６２２及びグローバル電源配線６２３が接続されている。

【0046】

また、図６Ｂに示す配置パターンでは、図６Ａに示す配置パターンと同様に、領域６０１に配置される電源スイッチ回路６１１と接続するローカル電源配線６１２は配線可能である限り配線され、電源スイッチ回路６１１と接続するグローバル電源配線６１３は領域６０１においてのみ配線される。そのため、図６Ｂに示す配置パターンでは、電源スイッチ回路６１１と接続するローカル電源配線６１２Ａは、領域６０１だけでなく狭小領域６０２においても配線される。一方、電源スイッチ回路６１１と接続するグローバル電源配線６１３Ａは、狭小領域６０２においても配線可能ではあるが、領域６０１だけ配線される。

【0047】

このように狭小領域６０２において、二列分の電源スイッチ回路６２１を配置することで、図６Ａに示した配置パターンよりもＩＲ－Ｄｒｏｐ（電源電圧変動）を抑制し小さくすることができる。一方、二列分の電源スイッチ回路６２１について電源配線が配線されるため、配線リソースは減少する。

【0048】

図４Ｂに示す処理に戻り、ステップＳ４１１～Ｓ４１４の繰り返し処理により狭小領域における配置パターンを変更した後、プロセッサは、前述したステップＳ４０６～Ｓ４０８と同様にして、電源配線を行い（Ｓ４１５）、回路セル（スタンダードセル等）や信号配線等の概略的な配置や配線を行い（Ｓ４１６）、配線混雑の検出処理を行う（Ｓ４１７）。

【0049】

次に、ステップＳ４１８にて、プロセッサは、狭小領域に配線混雑があるか否かを判定する。プロセッサは、すべての狭小領域において配線混雑がないと判定した場合（ステップＳ４１８においてＮＯ）にはステップＳ４１１に戻り、狭小領域における配置パターンを、さらにＩＲ－Ｄｒｏｐに強い配置パターンに変更する処理を行う。

【0050】

ステップＳ４１８において少なくとも１つの狭小領域において配線混雑があると判定した場合（ＹＥＳ）、プロセッサは、ステップＳ４１９に進み、ステップＳ４１９～Ｓ４２２の繰り返し処理により、狭小領域における配置パターンを決定して固定する。プロセッサは、狭小領域において、配置パターンを、ステップＳ４１８において配線混雑が発生した配置パターンより１つ前の配置パターン、すなわち配線混雑が発生した配置パターンより配線リソースが大きい配置パターンに変更して（Ｓ４２０）、対象とする狭小領域の配置パターンを固定化する（Ｓ４２１）。そして、電源スイッチ回路の配置処理を終了する。

【0051】

ステップＳ４０９において少なくとも１つの狭小領域において配線混雑があると判定した場合、プロセッサは、ステップＳ４３１～Ｓ４３４の繰り返し処理により、狭小領域のそれぞれについて、現在の配置パターンよりも配線リソースが大きい配置パターンに変更して電源スイッチ回路を配置する。すなわち、プロセッサは、現在の配置パターンよりも配線リソースが大きい配置パターンがあるか否かを判定する（Ｓ４３２）。プロセッサは、より配線リソースが大きい配置パターンがあると判定した場合（ステップＳ４３２においてＹＥＳ）には、より配線リソースが大きい配置パターンで、狭小領域に電源スイッチ回路を配置する（Ｓ４３３）。一方、プロセッサは、より配線リソースが大きい配置パターンがないと判定した場合（ステップＳ４３２においてＮＯ）には、ステップＳ４３１～Ｓ４３４の繰り返し処理を終了する。

【0052】

ここで、図６Ａ及び図６Ｃを参照して、配線リソースが大きい配置パターンに配置パターンを変更する処理の例について説明する。図６Ａが元の配置パターンを示しており、図６Ｃが図６Ａよりも配線リソースが大きい配置パターンの一例を示している。図６Ａについては、すでに説明しているので、ここでの説明は省略する。図６Ｃにおいて、６１１、６２１は電源スイッチ回路であり、６１２、６２２はローカル電源配線であり、６１３、６２３はグローバル電源配線である。また、６３１、６３２はマクロ（例えばメモリマクロ）である。

【0053】

図６Ｃに示す配置パターンでは、狭小領域ではない領域６０１において、電源スイッチ回路６１１は、図６Ａに示した配置パターンと同様に、第１の規則に従って階段状に配置されている。また、狭小領域６０２において、電源スイッチ回路６２１は、図６Ａに示した配置パターンと同様に、第１の規則とは異なる規則に従って、一方のマクロ６３１に沿うように一列（６２４Ａ）に配置されている。電源スイッチ回路６１１には、ローカル電源配線６１２及びグローバル電源配線６１３が接続され、電源スイッチ回路６２１には、ローカル電源配線６２２及びグローバル電源配線６２３が接続されている。

【0054】

図６Ｃに示す配置パターンでは、領域６０１に配置される電源スイッチ回路６１１と接続するローカル電源配線６１２及びグローバル電源配線６１３は領域６０１においてのみ配線される。そのため、図６Ｃに示す配置パターンでは、電源スイッチ回路６１１と接続するローカル電源配線６１２Ｂ及びグローバル電源配線６１３Ａは、狭小領域６０２においても配線可能ではあるが、領域６０１だけ配線される。このように、電源スイッチ回路６１１と接続するローカル電源配線６１２及びグローバル電源配線６１３を狭小領域６０２に配線させないことで、図６Ａに示した配置パターンよりも大きい配線リソースを確保している。

【0055】

図４Ｂに示す処理に戻り、ステップＳ４３１～Ｓ４３４の繰り返し処理により狭小領域における配置パターンを変更した後、プロセッサは、前述したステップＳ４０６～Ｓ４０８と同様にして、電源配線を行い（Ｓ４３５）、回路セル（スタンダードセル等）や信号配線等の概略的な配置や配線を行い（Ｓ４３６）、配線混雑の検出処理を行う（Ｓ４３７）。

【0056】

次に、ステップＳ４３８にて、プロセッサは、狭小領域に配線混雑があるか否かを判定する。プロセッサは、少なくとも１つの狭小領域において配線混雑があると判定した場合（ステップＳ４３８においてＹＥＳ）にはステップＳ４３１に戻り、狭小領域における配置パターンを、さらに配線リソースが大きい配置パターンに変更する処理を行う。

【0057】

ステップＳ４３８においてすべての狭小領域において配線混雑がないと判定した場合（ＮＯ）、プロセッサは、ステップＳ４３９に進み、ステップＳ４３９～Ｓ４４１の繰り返し処理により、狭小領域における配置パターンを決定して固定する。プロセッサは、すべての狭小領域において配線混雑がないと判定したときの配置パターンを、対象とする狭小領域の配置パターンとして固定化する（Ｓ４４０）。そして、電源スイッチ回路の配置処理を終了する。

【0058】

なお、前述した実施形態では、狭小領域の検出処理によって狭小領域リストを作成し、全ての狭小領域をリストアップした上で、電源スイッチ回路の初期配置及び配置パターン変更の処理を実行したが、これに限定されず、狭小領域のリストアップをせずに、各狭小領域を検出した段階で、逐次的に、電源スイッチ回路の配置及びパターン変更の処理を実行するようにしてもよい。

【0059】

以上のように、第１の実施形態では、プロセッサは、狭小領域に対して初期配置パターンで配線混雑がない場合、配線混雑が発生しない範囲で、よりＩＲ－Ｄｒｏｐに強い（より電源電圧変動が小さい）配置パターンの探索を行う。プロセッサは、狭小領域において配線混雑が発生するまで、よりＩＲ－Ｄｒｏｐに強い配置パターンへの更新を行い、配線混雑が発生した場合に、その前の配線リソースが大きい配置パターンに変更して狭小領域の配置パターンを固定する。更新すべき候補の配置パターンがない場合には、現在の配置パターンで固定する。

【0060】

一方、プロセッサは、狭小領域に対して初期配置パターンで配線混雑がある場合、より配線リソースが大きい配置パターンの探索を行う。プロセッサは、狭小領域において、より配線リソースが大きい配置パターンへの更新を行い、配線混雑の度合いを低減させた配置パターンを狭小領域の配置パターンとして固定する。更新すべき候補の配置パターンがない場合には、現在の配置パターンで固定する。

【0061】

このように第１の実施形態によれば、電源電圧変動（ＩＲ－Ｄｒｏｐ）の制約（クライテリア）や配線リソースを考慮して電源スイッチ回路を適切に配置することが可能となる。電源電圧変動（ＩＲ－Ｄｒｏｐ）の制約（クライテリア）や配線リソースを考慮した配置を行うことで、半導体集積回路装置の設計工程において出戻り作業の発生を抑制することができる。

【0062】

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
前述した第１の実施形態では、半導体集積回路装置の回路配置領域内のすべての狭小領域に対して、同じ配置パターンで電源スイッチ回路を配置する。以下に説明する第２の実施形態では、狭小領域毎に電源スイッチ回路の配置パターンを個別に決定し、狭小領域毎に他の狭小領域に依存しない配置パターンで電源スイッチ回路を配置する。第２の実施形態では、回路配置領域内の狭小領域毎に、適切な配置パターンで電源スイッチ回路を配置することが可能となる。

【0063】

電源スイッチ回路の配置処理以外は、前述した第１の実施形態と同様であるので説明は省略し、以下では第２の実施形態における電源スイッチ回路の配置処理について説明する。図５Ａ及び図５Ｂは、第２の実施形態における電源スイッチ回路の配置処理の例を示すフローチャートである。

【0064】

ステップＳ５０１にて、プロセッサは、マクロ（機能回路）が配置された半導体集積回路装置の回路配置領域において、例えば、図２に示したようにして狭小領域（Narrow Area）の検出を行う。

【0065】

ステップＳ５０２にて、プロセッサは、狭小領域リストを参照して、回路配置領域内のマクロが配置されていない領域（スタンダードセル配置領域）のうちの狭小領域以外の領域について、第１の規則に従って電源スイッチ回路を配置する。第１の規則での電源スイッチ回路の配置パターンは、例えば図９Ａに示したように階段状に配置する配置パターンである。

【0066】

また、ステップＳ５０３～Ｓ５０５の繰り返し処理により、プロセッサは、回路配置領域内のマクロが配置されていない領域（スタンダードセル配置領域）の狭小領域のそれぞれについて、初期配置パターンで電源スイッチ回路を配置する。初期配置パターンは、第１の規則での電源スイッチ回路の配置パターンとは異なる規則での配置パターンである。

【0067】

なお、ステップＳ５０２～Ｓ５０５において電源スイッチ回路の配置を行う順序は任意であり、狭小領域について電源スイッチ回路の配置を行った後に、狭小領域以外の領域について電源スイッチ回路の配置を行うようにしてもよい。

【0068】

狭小領域以外の領域及び狭小領域について電源スイッチ回路の配置を行った後、プロセッサは、電源スイッチ回路等に係る電源配線を行い（Ｓ５０６）、回路配置領域内のスタンダードセル配置領域に対して回路セル（スタンダードセル等）や信号配線等の概略的な配置や配線を行い（Ｓ５０７）、配線混雑の検出処理及びＩＲ－Ｄｒｏｐ（電源電圧変動）の見積もりを行う（Ｓ５０８）。配線混雑の検出処理、及び電源電圧変動（ＩＲ－Ｄｒｏｐ）の見積もり処理については、周知の技術を用いて実行すればよい。

【0069】

配線混雑の検出処理及びＩＲ－Ｄｒｏｐ（電源電圧変動）の見積もりを行った後、プロセッサは、配置パターンが未固定の狭小領域について、狭小領域毎にステップＳ５０９～Ｓ５１９の処理を実行する。ステップＳ５０９にて、プロセッサは、配置パターンが未固定の狭小領域の内から処理対象の狭小領域を１つ選択する。

【0070】

次に、ステップＳ５１０にて、プロセッサは、処理対象の狭小領域において配線混雑があり、かつその狭小領域や周辺のマクロにおいて制約違反（クライテリア違反）となるＩＲ－Ｄｒｏｐ（電源電圧変動）がある状態であるか否かを判定する。プロセッサは、処理対象の狭小領域において配線混雑があり、かつその狭小領域や周辺のマクロにおいて制約違反となるＩＲ－Ｄｒｏｐがあると判定した場合（ステップＳ５１０においてＹＥＳ）にはステップＳ５１１に進み、そうでない場合（ステップＳ５１０においてＮＯ）にはステップＳ５１２に進む。

【0071】

ステップＳ５１１にて、プロセッサは、配線混雑があり、かつ制約違反となるＩＲ－Ｄｒｏｐがあるので、電源スイッチ回路に係る配置パターンの変更では対処が不十分であるため、処理対象の狭小領域に対するマクロ配置の修正指示を出す。その後、プロセッサは、ステップＳ５１９に進む。

【0072】

ステップＳ５１２にて、プロセッサは、処理対象の狭小領域において配線混雑があるか否かを判定する。プロセッサは、処理対象の狭小領域において配線混雑があると判定した場合（ステップＳ５１２においてＹＥＳ）にはステップＳ５１３に進み、処理対象の狭小領域において配線混雑がないと判定した場合（ステップＳ５１２においてＮＯ）にはステップＳ５１５に進む。

【0073】

ステップＳ５１３にて、プロセッサは、現在の配置パターンよりも配線リソースが大きい配置パターンがあるか否かを判定する。すなわち、プロセッサは、より配線リソースが大きい配置パターンがあるか否かを判定する。プロセッサは、より配線リソースが大きい配置パターンがあると判定した場合（ステップＳ５１３においてＹＥＳ）にはステップＳ５１４に進む。一方、プロセッサは、より配線リソースが大きい配置パターンがないと判定した場合（ステップＳ５１３においてＮＯ）には、変更候補となる配置パターンがないのでステップＳ５１８に進む。

【0074】

ステップＳ５１４にて、プロセッサは、処理対象の狭小領域における配置パターンを配線リソースが大きい配置パターンに変更し、ステップＳ５１９に進む。配線リソースが大きい配置パターンに配置パターンを変更する処理の例については、第１の実施形態において図６Ａ及び図６Ｃを用いて説明したとおりである。

【0075】

ステップＳ５１５にて、プロセッサは、処理対象の狭小領域や周辺のマクロにおいて制約違反となるＩＲ－Ｄｒｏｐがあるか否かを判定する。プロセッサは、制約違反となるＩＲ－Ｄｒｏｐがあると判定した場合（ステップＳ５１５においてＹＥＳ）にはステップＳ５１６に進み、制約違反となるＩＲ－Ｄｒｏｐがないと判定した場合（ステップＳ５１５においてＮＯ）にはステップＳ５１８に進む。

【0076】

ステップＳ５１６にて、プロセッサは、現在の配置パターンよりもＩＲ－Ｄｒｏｐに強い配置パターンがあるか否かを判定する。すなわち、プロセッサは、よりＩＲ－Ｄｒｏｐに強い配置パターンがあるか否かを判定する。プロセッサは、よりＩＲ－Ｄｒｏｐに強い配置パターンがあると判定した場合（ステップＳ５１６においてＹＥＳ）にはステップＳ５１７に進む。一方、プロセッサは、よりＩＲ－Ｄｒｏｐに強い配置パターンがないと判定した場合（ステップＳ５１６においてＮＯ）には、変更候補となる配置パターンがないのでステップＳ５１８に進む。

【0077】

ステップＳ５１７にて、プロセッサは、処理対象の狭小領域における配置パターンをＩＲ－Ｄｒｏｐに強い配置パターンに変更し、ステップＳ５１９に進む。ＩＲ－Ｄｒｏｐに強い配置パターンに配置パターンを変更する処理の例については、第１の実施形態において図６Ａ及び図６Ｂを用いて説明したとおりである。

【0078】

ステップＳ５１８にて、プロセッサは、処理対象の狭小領域について変更候補となる配置パターンがないので、処理対象の狭小領域の配置パターンを現在の配置パターンに固定化する。その後、プロセッサは、ステップＳ５１９に進む。

【0079】

ステップＳ５１９にて、プロセッサは、配置パターンが未固定の狭小領域の内に未処理の狭小領域がある場合にはステップＳ５０９に戻り、未処理の狭小領域がない場合にはステップＳ５２０に進む。

【0080】

ステップＳ５２０にて、プロセッサは、マクロ配置の修正指示があるか否かを判定する。プロセッサは、マクロ配置の修正指示があると判定した場合（ステップＳ５２０においてＹＥＳ）には処理を終了してマクロの配置工程に戻り、マクロ配置の修正指示がないと判定した場合（ステップＳ５２０においてＮＯ）にはステップＳ５２１に進む。

【0081】

ステップＳ５２１にて、プロセッサは、いずれかの狭小領域において配置パターンの変更が行われたか否かを判定する。プロセッサは、いずれかの狭小領域において配置パターンの変更が行われたと判定した場合（ステップＳ５２１においてＹＥＳ）にはステップＳ５０６に戻り、ステップＳ５０６以降の処理を再び実行する。一方、プロセッサは、いずれの狭小領域においても配置パターンの変更が行われていないと判定した場合（ステップＳ５２１においてＮＯ）には、すべての狭小領域で配置パターンが固定されたと判定し処理を終了する。

【0082】

第２の実施形態では、プロセッサは、狭小領域において配線混雑又は制約違反（クライテリア違反）となるＩＲ－Ｄｒｏｐ（電源電圧変動）の何れか１つが確認された場合、それを改善する配置パターンへの変更を行う。狭小領域において配線混雑が発生している場合には配線リソースが大きい配置パターンへの変更を行い、制約違反となるＩＲ－Ｄｒｏｐがある場合にはＩＲ－Ｄｒｏｐに強い配置パターンへの変更を行う。変更候補の配置パターンがない場合には、現在の配置パターンで固定する。また、プロセッサは、狭小領域において配線混雑及び制約違反となるＩＲ－Ｄｒｏｐの両方が確認された場合、配置パターンの変更だけでは不十分であるので、マクロ配置の修正指示を出す。プロセッサは、この処理を回路配置領域内の狭小領域毎に行う。

【0083】

これにより、狭小領域毎に電源電圧変動（ＩＲ－Ｄｒｏｐ）の制約（クライテリア）や配線リソースを考慮して電源スイッチ回路を適切に配置することが可能となる。電源電圧変動（ＩＲ－Ｄｒｏｐ）の制約（クライテリア）や配線リソースを考慮した配置を行うことで、半導体集積回路装置の設計工程において出戻り作業の発生を抑制することができる。

【0084】

（第３の実施形態）
図７は、前述した半導体集積回路装置の設計方法に対応するレイアウトを有する半導体集積回路装置の例を説明する図である。半導体集積回路装置の回路配置領域７０１内にマクロ７０２が配置され、回路配置領域７０１内においてマクロ７０２が配置されていない領域（スタンダードセル配置領域）に電源スイッチ回路（ＰＳＷ）７０３が配置されている。分割した領域の幅が狭小領域の判定基準の幅以上である領域（狭小領域以外の領域）Ｚ１、Ｚ２、Ｚ３、Ｚ５では、電源スイッチ回路７０３は、第１の規則に従って（一例として階段状の配置パターンで）配置される。分割した領域の幅が狭小領域の判定基準の幅未満である領域（狭小領域）Ｚ４、Ｚ６、Ｚ７、Ｚ８では、電源スイッチ回路７０３は、第１の規則とは異なる規則に従って（一例として列状の配置パターンで）配置される。

【0085】

なお、前述した実施形態では、図６Ａに示した配置パターンを元の配置パターンの一例とし、図６Ｂ及び図６Ｃにより、よりＩＲ－Ｄｒｏｐに強い配置パターンと、より配線リソースが大きい配置パターンの例をそれぞれ１つずつ示したが、これらに限定されるものではない。ＩＲ－Ｄｒｏｐに対する強度や配線リソース量が異なった、より多くの複数の配置パターンを用意しておき、ＩＲ－Ｄｒｏｐと配線性とを考慮して配置パターンに序列を付けて適用するようにすればよい。

【0086】

また、前述した実施形態における半導体集積回路装置の設計方法は、例えばＣＰＵ（Central Processing Unit）又はＭＰＵ（Micro Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等を有するコンピュータが、記憶部に記憶されたプログラムを実行することで実現でき、前記プログラムは本発明の実施形態に含まれる。また、コンピュータに前述した半導体集積回路装置の設計方法の各処理を実行させるプログラムを、例えばＣＤ－ＲＯＭのような記録媒体に記録し、コンピュータに読み込ませることによって実現できるものであり、前記プログラムを記録した記録媒体は本発明の実施形態に含まれる。前記プログラムを記録する記録媒体としては、ＣＤ－ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。

【0087】

また、コンピュータがそのプログラムを実行し処理を行うことにより、前述した半導体集積回路装置の設計方法の各処理が実現されるプログラムプロダクトは、本発明の実施形態に含まれる。前記プログラムプロダクトとしては、前述した半導体集積回路装置の設計方法の処理を実現するプログラム自体、前記プログラムが読み込まれたコンピュータがある。また、前記プログラムプロダクトとして、ネットワークを介して通信可能に接続されたコンピュータに前記プログラムを提供可能な送信装置、当該送信装置を備えるネットワークシステム等がある。

【0088】

また、供給されたプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）又は他のアプリケーションソフト等と協働して前述した半導体集積回路装置の設計方法の処理が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。また、供給されたプログラムの処理のすべて又は一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて前述した半導体集積回路装置の設計方法の処理が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。また、本発明をネットワーク環境で利用するべく、全部又は一部のプログラムが他のコンピュータで実行されるようになっていても良い。

【0089】

例えば、前述した実施形態における半導体集積回路装置の設計方法は、図８に示すようなコンピュータ（設計装置）により実現でき、そのＣＰＵにより前述した実施形態における半導体集積回路装置の設計方法の動作が実施される。図８は、本実施形態における半導体集積回路装置の設計方法を実現可能なコンピュータの構成例を示す図である。バス８０１には、ＣＰＵ８０２、ＲＯＭ８０３、ＲＡＭ８０４、ネットワークインターフェース８０５、入力装置８０６、出力装置８０７、及び外部記憶装置８０８が接続されている。

【0090】

ＣＰＵ８０２は、データの処理や演算を行うとともに、バス８０１を介して接続された各構成要素を制御する。ＲＯＭ８０３には、予めブートプログラムが記憶されており、このブートプログラムをＣＰＵ８０２が実行することにより、コンピュータが起動する。外部記憶装置８０８にコンピュータプログラムが記憶されており、そのコンピュータプログラムがＲＡＭ８０４にコピーされてＣＰＵ８０２により実行することで、例えば前述した半導体集積回路装置の設計方法の各処理等が行われる。ＲＡＭ８０４は、データの入出力、送受信のためのワークメモリ、各構成要素の制御のための一時記憶として用いられる。

【0091】

外部記憶装置８０８は、例えばハードディスクドライブ（ＨＤＤ）、ソリッドステートドライブ（ＳＳＤ）、ＣＤ－ＲＯＭ等であり、電源を切っても記憶内容が消えない。ネットワークインターフェース８０５は、ネットワークに接続するためのインターフェースである。入力装置８０６は、例えばキーボードやポインティングデバイス（マウス）等であり、各種指定や入力等を行うことができる。出力装置８０７は、ディスプレイやプリンタ等であり、表示や印刷等を行うことができる。

【0092】

また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

【産業上の利用可能性】

【0093】

本発明によれば、半導体集積回路装置の回路配置領域に電源スイッチ回路を適切に配置する半導体集積回路装置の設計方法を提供することができる。

【図1】

【図2】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図6C】

【図7】

【図8】

【図9A】

【図9B】