特許 7617801 位相同期回路、送信機、受信機、および位相同期回路の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-09

(45)【発行日】2025-01-20

(54)【発明の名称】位相同期回路、送信機、受信機、および位相同期回路の制御方法

(51)【国際特許分類】

   H03L 7/099 20060101AFI20250110BHJP

   H03L 1/02 20060101ALI20250110BHJP

   H04B 1/04 20060101ALI20250110BHJP

   H04B 1/16 20060101ALI20250110BHJP

【ＦＩ】

H03L7/099

H03L1/02

H04B1/04 T

H04B1/16 R

【請求項の数】 7

(21)【出願番号】P 2021065077

(22)【出願日】2021-04-07

(65)【公開番号】P2022160722

(43)【公開日】2022-10-20

【審査請求日】2024-02-22

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】山崎 誠

【審査官】福田 正悟

(56)【参考文献】

【文献】特開２００５－３０３５８２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／０１０６４７６（ＵＳ，Ａ１）

【文献】特開２０００－２１６６７５（ＪＰ，Ａ）

【文献】特開２０１１－０９１５８３（ＪＰ，Ａ）

【文献】特開２００２－３２５０３４（ＪＰ，Ａ）

【文献】特開２０１１－０１９２０８（ＪＰ，Ａ）

【文献】特開平１０－２００４６８（ＪＰ，Ａ）

【文献】特開２００２－３０５６９７（ＪＰ，Ａ）

【文献】特開２０１８－１０７５８５（ＪＰ，Ａ）

【文献】特開２００４－００７４４３（ＪＰ，Ａ）

【文献】特開２００６－３１９３９３（ＪＰ，Ａ）

【文献】特開２０１７－０４６０３６（ＪＰ，Ａ）

【文献】特開２０１２－０４４５４５（ＪＰ，Ａ）

【文献】特開２００７－２６７２４６（ＪＰ，Ａ）

【文献】特開２００７－２５９４３１（ＪＰ，Ａ）

【文献】特開平０６－２３２７４２（ＪＰ，Ａ）

【文献】国際公開第２００８／０８４５２５（ＷＯ，Ａ１）

【文献】特開２００３－２１８６３６（ＪＰ，Ａ）

【文献】特開２００４－２２２２５９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｌ ７／０９９

Ｈ０３Ｌ １／０２

Ｈ０４Ｂ １／０４

Ｈ０４Ｂ １／１６

(57)【特許請求の範囲】

【請求項1】

位相同期回路であって、
第１制御パラメータおよび第１制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、
第２制御パラメータに応じた分周比で前記電圧制御発振器の前記出力信号を分周する分周器と、
基準クロック信号と前記分周された出力信号との位相差を検出する位相比較器と、
前記検出された位相差に応じた電流を出力するチャージポンプと、
前記チャージポンプの出力電流に基づいて前記第１制御電圧を生成するループフィルタと、
前記位相同期回路の周囲に設けられた温度センサの検出温度に基づいて、前記第１制御パラメータおよび前記第２制御パラメータを調整する制御回路とを備え、
前記制御回路は、前記温度センサの前記検出温度の時間変動量に基づいて前記第１制御パラメータを調整し、前記温度センサの前記検出温度の温度範囲に基づいて前記第２制御パラメータを調整する、位相同期回路。

【請求項2】

前記電圧制御発振器の発振周波数は、前記第１制御電圧および第２制御電圧に応じて変化し、
前記電圧制御発振器は、前記第１制御パラメータの複数の設定値と前記第２制御電圧の値との対応関係を示すテーブルに従って前記第２制御電圧を変化させ、
前記制御回路は、前記第１制御パラメータの前記複数の設定値のうち使用頻度が閾値よりも低い設定値がある場合には、前記テーブルを更新する、請求項１に記載の位相同期回路。

【請求項3】

前記ループフィルタの周波数特性は、第３制御パラメータに応じて変化し、
前記制御回路は、前記位相同期回路の起動時における捕捉時間に基づいて前記第３制御パラメータを調整する、請求項１または２に記載の位相同期回路。

【請求項4】

請求項３に記載の位相同期回路と、
前記電圧制御発振器の前記出力信号を利用して、ベースバンド信号を変調することにより変調信号を生成する変調回路とを備えた送信機。

【請求項5】

前記変調信号のエラーベクトル振幅を検出する検出回路をさらに備え、
前記制御回路は、前記エラーベクトル振幅の検出値に基づいて前記第３制御パラメータを調整する、請求項４に記載の送信機。

【請求項6】

請求項３に記載の位相同期回路と、
前記電圧制御発振器の前記出力信号を利用して、変調信号を復調することによりベースバンド信号を生成する復調回路とを備えた受信機。

【請求項7】

位相同期回路の制御方法であって、
前記位相同期回路は、
第１制御パラメータおよび第１制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、
第２制御パラメータに応じた分周比で前記電圧制御発振器の前記出力信号を分周する分周器と、
基準クロック信号と前記分周された出力信号との位相差を検出する位相比較器と、
前記検出された位相差に応じた電流を出力するチャージポンプと、
前記チャージポンプの出力電流に基づいて前記第１制御電圧を生成するループフィルタとを含み、
前記制御方法は、
前記位相同期回路の周囲に設けられた温度センサの検出温度の情報を取得するステップと、
前記温度センサの前記検出温度に基づいて、前記第１制御パラメータおよび第２制御パラメータを調整するステップとを備え、
前記調整するステップでは、前記温度センサの前記検出温度の時間変動量に基づいて前記第１制御パラメータを調整し、前記温度センサの前記検出温度の温度範囲に基づいて前記第２制御パラメータを調整する、位相同期回路の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、位相同期回路、送信機、受信機、および位相同期回路の制御方法に関する。

【背景技術】

【0002】

デジタル変調を利用する送信機は、直交振幅変調などを行う変調部、ベースバンド信号をキャリア周波数帯域の信号に変換するアップコンバータ部、不要な周波数成分を抑制するバンドパスフィルタ（ＢＰＦ：Band Pass Filter）などを備える。

【0003】

デジタル変調では、変調信号の多値化が進むにつれ、送信機出力端におけるコンステレーションが歪みやすくなり、その結果、通信品質の劣化につながる。特に、コンステレーションマッピングを行う変調部は、基準クロック信号の周波数変動、位相変動、および位相雑音の影響を受けるため、通信品質の劣化につながりやすい。

【0004】

ゆえに、位相同期（ＰＬＬ：Phase Locked Loop）回路を用いることにより、発振器に起因する周波数および位相の変動ならびに雑音成分を取り除き、クロック信号をクリーンアップすることが必要である。ここで、ＰＬＬ回路の出力信号周波数は、ＰＬＬ回路の周囲の温度変化に伴って変化するという問題がある。

【0005】

特開２０１２－０４４５４５号公報（特許文献１）に開示されたＰＬＬ回路は、ＰＬＬのメインループの他に電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）の温度特性を補償する温度補償ループを備える。具体的に、温度補償ループは、メインのＰＬＬループにより生成される制御電圧を基準電圧と比較し、その差分値に基づいてチャージポンプ回路と温度補償ループフィルタとにより温度補償電圧を生成する。そして、この温度補償電圧により、電圧制御発振器の発振周波数が微調整される。

【先行技術文献】

【特許文献】

【0006】

【文献】特開２０１２－０４４５４５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

上記の特開２０１２－０４４５４５号公報（特許文献１）に開示されているように温度補償ループを設ける場合には、温度補償ループの時定数によっては温度補償ループがメインループと競合する可能性がある。競合の結果、ＰＬＬのメインループのロック外れが生じたり、出力信号の周波数の変動が生じたりする。結果として、ＰＬＬ回路を備えた送信機において、良好な通信状態の確保が困難になる。

【0008】

本開示は、上記の問題点を考慮してなされたものであり、その目的の１つは、周囲温度が変化した場合でも、発振周波数の安定化を図ることが可能な位相同期回路を提供することである。なお、上記ではデジタル変調を利用した送信機を例に挙げて従来技術の問題点について説明したが、本開示の技術はＰＬＬ回路を利用した他の装置にも適用できる。

【課題を解決するための手段】

【0009】

一実施形態の位相同期回路は、電圧制御発振器と、分周器と、位相比較器と、チャージポンプと、ループフィルタと、制御回路とを備える。電圧制御発振器は、第１制御パラメータおよび第１制御電圧に応じた周波数の出力信号を生成する。分周器は、電圧制御発振器の出力信号を分周する。位相比較器は、基準クロック信号と分周された出力信号との位相差を検出する。チャージポンプは、検出された位相差に応じた電流を出力する。ループフィルタは、チャージポンプの出力電流に基づいて第１制御電圧を生成する。制御回路は、位相同期回路の周囲に設けられた温度センサの検出温度に基づいて、第１制御パラメータを調整する。

【発明の効果】

【0010】

上記の実施形態によれば、位相同期回路の周囲に設けられた温度センサの検出温度に基づいて、第１制御パラメータを調整することにより、周囲温度が変化した場合でも、発振周波数の安定化を図ることができる。

【図面の簡単な説明】

【0011】

【図1】実施の形態１の送信機１の全体構成を示すブロック図である。

【図2】図１のループフィルタの構成例を示す図である。

【図3】ループフィルタの制御パラメータと、可変抵抗器の制御信号および可変容量の制御電圧との関係の一例を表形式で示す図である。

【図4】図１の電圧制御発振器の構成例を示す図である。

【図5】電圧制御発振器の制御パラメータと可変容量の制御電圧との関係の一例を表形式で示す図である。

【図6】ループフィルタから出力された制御電圧と電圧制御発振器の発振周波数との関係を示す図である。

【図7】図１の温度監視部の構成例を示すブロック図である。

【図8】温度センサの検出温度の時間変化に応じた温度範囲情報の出力の一例を示す図である。

【図9】温度センサの検出温度の時間変化に応じた温度変動情報の出力の一例を示す図である。

【図10】ＰＬＬ捕捉監視部の構成例を示すブロック図である。

【図11】ＰＬＬ捕捉監視部の動作の一例を示すタイミング図である。

【図12】パラメータ調整部の構成例を示すブロック図である。

【図13】ＰＬＬ回路の制御方法を示すフローチャートである。

【図14】実施の形態２の送信機１Ａの全体構成を示すブロック図である。

【図15】図１４のパラメータ調整部３３Ａの構成例を示すブロック図である。

【図16】図１４の分周器の構成例を示すブロック図である。

【図17】分周器の制御パラメータと分周比との関係を表形式で示す図である。

【図18】実施の形態２のＰＬＬ回路において、ループフィルタから出力された制御電圧と電圧制御発振器の発振周波数との関係を示す図である。

【図19】基準クロック生成回路の変形例を示す図である。

【図20】実施の形態２のＰＬＬ回路の制御方法を示すフローチャートである。

【図21】実施の形態３の送信機１Ｂの全体構成を示すブロック図である。

【図22】実施の形態３のＰＬＬ回路の制御方法を示すフローチャートである。

【図23】更新前および更新後の電圧制御発振器の制御パラメータの変換テーブルの一例を示す図である。

【図24】実施の形態４の送信機１Ｃの全体構成を示すブロック図である。

【図25】実施の形態４のＰＬＬ回路の制御方法を示すフローチャートである。

【図26】実施の形態５の受信機２の全体構成を示すブロック図である。

【発明を実施するための形態】

【0012】

以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

【0013】

実施の形態１．
［送信機の全体構成］
図１は、実施の形態１の送信機１の全体構成を示すブロック図である。送信機１は、ベースバンド信号ＢＳを受信し、受信したベースバンド信号ＢＳを変調することにより変調信号ＭＳを生成し、生成した変調信号ＭＳを出力する。図１に示すように、送信機１は、送信回路１０と、ＰＬＬ回路１１を制御するための制御回路３０と、温度センサ３４と、メモリ３５とを備える。本開示では、制御回路３０をＰＬＬ回路１１の構成要素の１つとする場合もある。

【0014】

送信回路１０は、基準クロック生成回路１２と、ＰＬＬ回路１１と、変調回路１３とを備える。基準クロック生成回路１２は、ＰＬＬ回路１１で使用する基準クロックＣＬＫｒｅｆを生成する。基準クロック生成回路１２として、たとえば、温度補償型水晶発振器（ＴＣＸＯ）が用いられる。

【0015】

ＰＬＬ回路１１は、基準クロックＣＬＫｒｅｆを受信し、受信した基準クロックＣＬＫｒｅｆのクリーンアップを目的とした処理を行う。図１に示すように、ＰＬＬ回路１１は、位相比較器（ＰＦＤ：Phase Frequency Detector）２０と、チャージポンプ（ＣＰ：Charge Pump）２１と、ループフィルタ（Loop Filter）２２と、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）２３と、分周器（ＤＩＶ：Divider）２４とを含む。

【0016】

具体的に、位相比較器２０は、基準クロックＣＬＫｒｅｆと分周器２４から出力された分周クロックＣＬＫｄｉｖとの位相差を検出し、位相差に応じた電圧を出力する。チャージポンプ２１は、位相比較器２０から出力された位相差に応じた電圧を電流に変換する。ループフィルタ２２は、チャージポンプ２１の出力電流を電圧制御発振器２３の制御電圧に変換するとともに、高周波成分を除去する。電圧制御発振器２３は、ループフィルタ２２から出力された制御電圧に応じて発振周波数が変化する発振器である。分周器２４は、電圧制御発振器２３から出力された出力クロックＣＬＫｏｕｔを分周する。

【0017】

上記の構成のＰＬＬ回路１１において、ループフィルタ２２の周波数特性は、制御回路３０から出力された制御パラメータＰ＿ＬＦに応じて変化する。また、電圧制御発振器２３の発振周波数は、制御回路３０から出力された制御パラメータＰ＿ＶＣＯに応じて変化する。ループフィルタ２２のより詳細な構成例および動作は、図２および図３を参照して後述する。また、電圧制御発振器２３のより詳細な構成例および動作は、図４～図６を参照して後述する。

【0018】

変調回路１３は、ベースバンド信号ＢＳとＰＬＬ回路１１の出力クロックＣＬＫｏｕｔとを受信し、出力クロックＣＬＫｏｕｔをキャリア信号として使用してベースバンド信号ＢＳを変調する。変調回路１３は、たとえば、振幅シフト変調（ＡＳＫ）、位相シフト変調（ＰＳＫ）、周波数シフト変調（ＦＳＫ）、直交振幅変調（ＱＡＭ）などのデジタル変調を行うことにより、変調信号ＭＳを生成する。

【0019】

制御回路３０は、温度監視部３１と、ＰＬＬ捕捉監視部３２と、パラメータ調整部３３とを備える。

【0020】

温度監視部３１は、ＰＬＬ回路１１の周囲の温度を検出する温度センサ３４からの検出温度Ｔｅｍｐの情報に基づいて、検出温度Ｔｅｍｐが含まれる温度範囲、および検出温度Ｔｅｍｐの時間変動量を判定する。ＰＬＬ捕捉監視部３２は、基準クロックＣＬＫｒｅｆと分周クロックＣＬＫｄｉｖとに基づいて、ＰＬＬ回路１１の動作開始時のＰＬＬ捕捉時間（すなわち、基準クロックＣＬＫｒｅｆと分周クロックＣＬＫｄｉｖとが同期するまでの時間）を判定する。パラメータ調整部３３は、温度監視部３１およびＰＬＬ捕捉監視部３２の判定結果に基づいて、ループフィルタ２２および電圧制御発振器２３の制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯを設定する。設定された制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯは、ＰＬＬ回路１１に出力されるとともにメモリ３５に保存される。

【0021】

上記の制御回路３０は、ＣＰＵ（Central Processing Unit）およびメモリを含むコンピュータに基づいて構成されてもよいし、ＦＰＧＡ（Field Programmable Gate Array）を利用して構成されてもよいし、ＡＳＩＣ（Application Specific Integrated Circuit）などの専用の回路によって構成されてもよい。もしくは、制御回路３０は、ＣＰＵ、ＦＰＧＡ、およびＡＳＩＣのうちの少なくとも２つを組み合わせることによって構成されてもよい。メモリ３５として、たとえば、フラッシュメモリなどの不揮発性メモリが用いられる。

【0022】

上記の制御回路３０のさらに詳細な構成および動作の詳細は、図７～図１３を参照して後述する。なお、制御回路３０は、ＰＬＬ回路１１の構成要素の１つとしてもよい。

【0023】

［ループフィルタの構成例と動作］
図２は、図１のループフィルタの構成例を示す図である。図２を参照して、ループフィルタ２２は、可変抵抗器４０と、可変容量４４，４５と、変換回路４６とを備える。可変容量４４，４５として可変容量ダイオード（バラクタとも称する）を用いることができる。可変抵抗器４０は、一例として図２に示すように並列接続された抵抗素子４１，４２の一方をスイッチ４３によって切り離すように構成されてもよい。

【0024】

可変抵抗器４０および可変容量４４は、電圧制御発振器２３に制御電圧を供給するための信号線４７とグランドＧＮＤとの間に直列に接続される。可変容量４５は、可変抵抗器４０および可変容量４４の直列接続全体と並列に接続される。

【0025】

変換回路４６は、制御回路３０から受け取った制御パラメータＰ＿ＬＦに基づいて、可変抵抗器４０のスイッチ４３の制御信号ＳＷ＿ＬＦ、可変容量４４の制御電圧Ｖ＿ＬＦ１、および可変容量４５の制御電圧Ｖ＿ＬＦ２を生成する。スイッチ４３のオンオフは制御信号ＳＷ＿ＬＦによって制御され、可変容量４４の容量値は制御電圧Ｖ＿ＬＦ１によって制御され、可変容量４５の容量値は制御電圧Ｖ＿ＬＦ２によって制御される。変換回路４６には、制御パラメータＰ＿ＬＦと制御信号ＳＷ＿ＬＦおよび制御電圧Ｖ＿ＬＦ１，Ｖ＿Ｌ２との対応関係を示す変換テーブル（パラメータテーブルとも称する）が格納されている。

【0026】

図３は、ループフィルタの制御パラメータと、可変抵抗器の制御信号および可変容量の制御電圧との関係の一例を表形式で示す図である。図３では、ループフィルタ２２の制御パラメータＰ＿ＬＦ１～Ｐ＿ＬＦ４にそれぞれ対応する、スイッチ４３のオン（ＯＮ）オフ（ＯＦＦ）状態、可変容量４４の制御電圧Ｖ＿ＬＦ１［Ｖ］、および可変容量４５の制御電圧Ｖ＿ＬＦ２［Ｖ］が示されている。図３の例では、これらの制御信号および制御電圧の設定値に応じて、ループフィルタ２２のカットオフ周波数がｆｃから４ｆｃ［Ｈｚ］まで変化する。

【0027】

より高帯域のノイズを除去するために、図２の場合よりも可変抵抗器の個数および可変容量の個数を増やしてもよい。また、可変容量４４，４５に代えてスイッチトキャパシタを用いてもよい。

【0028】

［電圧制御発振器の構成例と動作］
図４は、図１の電圧制御発振器の構成例を示す図である。図４を参照して、電圧制御発振器２３は、可変容量５０，５１と、インダクタ５２と、変換回路５３とを備える。可変容量５０、可変容量５１およびインダクタ５２は、互いに並列に接続される。可変容量５０，５１として可変容量ダイオードを用いることができる。

【0029】

変換回路５３は、制御回路３０から受け取った制御パラメータＰ＿ＶＣＯに基づいて、可変容量５０の容量値を制御するための制御電圧Ｖ＿ＶＣＯを生成する。可変容量５１の容量値は、ループフィルタ２２から出力された制御電圧によって制御される。可変容量５０，５１の容量値に基づいて電圧制御発振器２３の発振周波数が調整される。変換回路５３には、制御パラメータＰ＿ＶＣＯと制御電圧Ｖ＿ＶＣＯとの対応関係を示す変換テーブルが格納されている。

【0030】

図５は、電圧制御発振器の制御パラメータと可変容量の制御電圧との関係の一例を表形式で示す図である。図５では、電圧制御発振器２３の制御パラメータＰ＿ＶＣＯ１～Ｐ＿ＶＣＯ４にそれぞれ対応する可変容量５０の制御電圧Ｖ＿ＶＣＯ［Ｖ］が示されている。図５の例では、可変容量５０の制御電圧Ｖ＿ＶＣＯに応じて、電圧制御発振器２３の発振周波数の上限値がｆｍａｘから４ｆｍａｘ［Ｈｚ］まで変化する。

【0031】

図６は、ループフィルタから出力された制御電圧と電圧制御発振器の発振周波数との関係を示す図である。図６に示すように、ループフィルタ２２から出力された制御電圧は、下限値Ｖ１から上限値Ｖ２との間で変化する。具体的には、ループフィルタ２２の出力電圧が下限値Ｖ１の場合に電圧制御発振器２３の発振周波数は下限値となり、ループフィルタ２２の出力電圧が上限値Ｖ２の場合に電圧制御発振器２３の発振周波数は上限値となる。

【0032】

電圧制御発振器２３の発振周波数は、制御回路３０から出力される制御パラメータＰ＿ＶＣＯ１～Ｐ＿ＶＣＯ４によっても変化する。図６の例では、制御パラメータがＰ＿ＶＣＯ１の場合には、ループフィルタ２２の出力電圧の上限値Ｖ２に対応する発振周波数の上限値は、ｆｍａｘとなる。制御パラメータがＰ＿ＶＣＯ４の場合には、ループフィルタ２２の出力電圧の上限値Ｖ２に対応する発振周波数の上限値は、４ｆｍａｘとなる。

【0033】

図４に示す電圧制御発振器２３の構成例では、ＬＣ共振回路を用いたタンク型の構成を示した。これに代えて、コルピッツ型など他の構成の発振回路に基づいて電圧制御発振器を構成してもよい。

【0034】

［制御回路の構成例と動作］
次に、制御回路３０の構成例と動作について詳細に説明する。図１で説明したように、制御回路３０は、温度センサ３４から検出温度Ｔｅｍｐを表す信号を受信し、ＰＬＬ回路１１から基準クロックＣＬＫｒｅｆおよび分周クロックＣＬＫｄｉｖを受信する。制御回路３０は、これらの受信信号に基づいてループフィルタ２２および電圧制御発振器２３を制御するための制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯを設定してＰＬＬ回路１１に出力する。以下、制御回路３０を構成する、温度監視部３１、ＰＬＬ捕捉監視部３２、およびパラメータ調整部３３の構成例と動作について説明する。

【0035】

（温度監視部の構成例と動作）
図７は、図１の温度監視部の構成例を示すブロック図である。図７を参照して、温度監視部３１は、温度範囲判定部５６と、遅延回路５５と、温度変動判定部５７とを含む。

【0036】

温度範囲判定部５６は、温度センサ３４から受信した検出温度Ｔｅｍｐの情報に基づいて、複数の温度範囲のうちのどの温度範囲に検出温度Ｔｅｍｐが含まれるかを判定する。温度範囲判定部５６は、検出温度Ｔｅｍｐが含まれる温度範囲を表す情報Ｄ＿ｔｅｍｐ（以下、温度範囲情報Ｄ＿ｔｅｍｐと記載する）を出力する。複数の温度範囲をどのように定めるかは任意に設定可能であり、送信機の構成および使用環境に応じて温度範囲を適宜変更するのが望ましい。

【0037】

温度変動判定部５７は、温度センサ３４から受信した現時点の検出温度Ｔｅｍｐと、遅延回路５５を通過した現時点よりも前の検出温度Ｔｅｍｐとの差分に基づいて、検出温度Ｔｅｍｐの時間変動量を判定する。具体的に、温度変動判定部５７は、検出温度Ｔｅｍｐの変動量が複数の変動範囲のうちどの変動範囲に含まれるかを表す温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐを決定する。複数の温度変動範囲をどのように定めるかは任意に設定可能であり、送信機の構成および使用環境に応じて温度変動範囲を適宜変更するのが望ましい。

【0038】

図８は、温度センサの検出温度の時間変化に応じた温度範囲情報の出力の一例を示す図である。図８では、検出温度Ｔｅｍｐの温度範囲が３０℃から４０℃までの場合の温度範囲情報Ｄ＿ｔｅｍｐをＤｔ１とする。検出温度Ｔｅｍｐの温度範囲が２０℃から３０℃までの場合の温度範囲情報Ｄ＿ｔｅｍｐをＤｔ２とする。検出温度Ｔｅｍｐの温度範囲が１０℃から２０℃までの場合の温度範囲情報Ｄ＿ｔｅｍｐをＤｔ３とする。

【0039】

図８の時刻Ｔ０，Ｔ１において、検出温度Ｔｅｍｐは３０℃から４０℃までの範囲に含まれているので、温度範囲判定部５６は、温度範囲情報Ｄ＿ｔｅｍｐとしてＤｔ１を出力する。時刻Ｔ２，Ｔ３，Ｔ４において、検出温度Ｔｅｍｐは２０℃から３０℃までの範囲に含まれているので、温度範囲判定部５６は、温度範囲情報Ｄ＿ｔｅｍｐとしてＤｔ２を出力する。時刻Ｔ５，Ｔ６において、検出温度Ｔｅｍｐは１０℃から２０℃までの範囲に含まれているので、温度範囲判定部５６は、温度範囲情報Ｄ＿ｔｅｍｐとしてＤｔ３を出力する。

【0040】

上記のように、温度範囲に応じてパラメータを設定することによって、保持するパラメータ数を削減でき、メモリの記憶容量を削減できる。

【0041】

図９は、温度センサの検出温度の時間変化に応じた温度変動情報の出力の一例を示す図である。図９では、検出温度Ｔｅｍｐの温度変動量が０℃から１０℃までの場合の温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐをＤｄｔ０とする。検出温度Ｔｅｍｐの温度変動量が１０℃から２０℃までの場合の温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐをＤｄｔ１とする。検出温度Ｔｅｍｐの温度変動量が２０℃から３０℃までの場合の温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐをＤｄｔ２とする。

【0042】

図９の時刻Ｔ０から時刻Ｔ１までの温度変動量は１０℃未満（温度範囲は４０℃～５０℃）であるので、時刻Ｔ１において温度変動判定部５７は、温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐとしてＤｄｔ０を出力する。同様に、時刻Ｔ２，Ｔ３においても温度変動量は１０℃未満で安定しているので、温度変動判定部５７は、温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐとしてＤｄｔ０を出力する。

【0043】

時刻Ｔ３から時刻Ｔ４までの間で温度が大きく変化し、温度変動量ΔＴは２０℃以上３０℃未満になる。したがって、時刻Ｔ４において温度変動判定部５７は、温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐとしてＤｄｔ２を出力する。次の時刻Ｔ５，Ｔ６において温度変動量は１０℃未満（温度範囲は２０℃～３０℃）で安定しているので、温度変動判定部５７は、温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐとして再びＤｄｔ０を出力する。

【0044】

（ＰＬＬ捕捉監視部の構成例と動作）
ＰＬＬ捕捉監視部３２は、送信回路１０の内部の基準クロック生成回路１２およびＰＬＬ回路１１から、基準クロックＣＬＫｒｅｆと分周クロックＣＬＫｄｉｖとを受信する。ＰＬＬ捕捉監視部３２は、これらのクロック信号に基づいて、ＰＬＬ回路１１の動作開始時に基準クロックＣＬＫｒｅｆと分周クロックＣＬＫｄｉｖとが同期するまでの時間、すなわち、ＰＬＬ捕捉時間を検出する。ＰＬＬ捕捉監視部３２は、ＰＬＬ捕捉時間を表す情報としてＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅを出力する。

【0045】

図１０は、ＰＬＬ捕捉監視部の構成例を示すブロック図である。図１０を参照して、ＰＬＬ捕捉監視部３２は、ＪＫフリップフロップ（ＪＫＦＦ１，ＪＫＦＦ２）６１，６２と、ＮＡＮＤ回路６３と、同期判定部６４と、カウンタ６５とを含む。

【0046】

図１０に示すように、ＪＫフリップフロップ６１，６２のＪ端子はハイ（High）レベルに固定される。ＪＫフリップフロップ６１，６２のＫ端子は、グランド電位（すなわち、ロウ（Low）レベル）に固定される。ＪＫフリップフロップ６１のクロック端子には基準クロックＣＬＫｒｅｆが入力され、ＪＫフリップフロップ６２のクロック端子には分周クロックＣＬＫｄｉｖが入力される。ＪＫフリップフロップ６１，６２のＱ出力は、入力クロック信号の立ち下がりで変化する。ＪＫフリップフロップ６１，６２のＣＬＲ端子の入力がロウレベルのとき、Ｑ出力はロウレベルにリセットされる。

【0047】

ＮＡＮＤ回路６３は、ＪＫフリップフロップ６１のＱ端子の出力ＦＦＯＵＴ１とＪＫフリップフロップ６２のＱ端子の出力ＦＦＯＵＴ２とのＮＡＮＤ演算を行い、ＮＡＮＤ演算結果をＪＫフリップフロップ６１，６２のＣＬＲ端子に入力する。

【0048】

同期判定部６４は、基準クロックＣＬＫｒｅｆの位相が分周クロックＣＬＫｄｉｖの位相よりも進んでいる場合に、ＪＫフリップフロップ６１のＱ端子の出力がハイレベルとなっている期間を計測する。一方、同期判定部６４は、分周クロックＣＬＫｄｉｖの位相が基準クロックＣＬＫｒｅｆの位相よりも進んでいる場合に、ＪＫフリップフロップ６２のＱ端子の出力がハイレベルとなっている期間を計測する。同期判定部６４は、いずれの場合においても、Ｑ端子の出力がハイレベルとなっている期間が閾値以下となったときに、出力ＰＬＬ＿ＬＯＣＫをロウレベルからハイレベルに変化させる。

【0049】

ＰＬＬ捕捉監視部３２は、ＰＬＬ回路１１の捕捉動作の開始から同期判定部６４の出力ＰＬＬ＿ＬＯＣＫがハイレベルになるまでをカウントする。カウンタ６５のカウント結果は、ＰＬＬ捕捉時間を表すＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅとしてパラメータ調整部３３に出力される。

【0050】

図１１は、ＰＬＬ捕捉監視部の動作の一例を示すタイミング図である。以下、図１１を参照して、ＰＬＬ捕捉監視部３２の動作についてさらに説明する。

【0051】

図１１の時刻Ｔ１０において、ＰＬＬ回路１１の捕捉動作が開始され、カウンタ６５のカウントが開示される。図１１では、基準クロックＣＬＫｒｅｆの位相が分周クロックＣＬＫｄｉｖの位相よりも進んでいる場合が示されている。

【0052】

時刻Ｔ１１において、基準クロックＣＬＫｒｅｆが立ち下がるので、ＪＫフリップフロップ６１のＱ端子出力ＦＦＯＵＴ１がロウレベルからハイレベルに切り替わる。

【0053】

時刻Ｔ１２において、分周クロックＣＬＫｄｉｖが立ち下がるので、ＪＫフリップフロップ６２のＱ端子出力ＦＦＯＵＴ２がロウレベルからハイレベルに切り替わる。しかし、これによりＮＡＮＤ回路６３の出力がロウレベルになるので、ＪＫフリップフロップ６１，６２のＱ端子出力ＦＦＯＵＴ１，ＦＦＯＵＴ２は、いずれもロウレベルに戻る。

【0054】

同期判定部６４は、ＪＫフリップフロップ６１のＱ端子出力がハイレベルとなっている期間Ｔｄ１を検出する。この期間Ｔｄ１は、基準クロックＣＬＫｒｅｆと分周クロックＣＬＫｄｉｖとの位相差に対応している。同期判定部６４は、検出した期間Ｔｄ１が閾値を超えているので、出力ＰＬＬ＿ＬＯＣＫをロウレベルのままで変化させない。

【0055】

次の時刻Ｔ１３において、基準クロックＣＬＫｒｅｆが立ち下がるので、ＪＫフリップフロップ６１のＱ端子出力ＦＦＯＵＴ１がロウレベルからハイレベルに切り替わる。

【0056】

その次のＴ１４において、分周クロックＣＬＫｄｉｖが立ち下がるので、ＪＫフリップフロップ６２のＱ端子出力ＦＦＯＵＴ２がロウレベルからハイレベルに切り替わる。しかし、これによりＮＡＮＤ回路６３の出力がロウレベルになるので、ＪＫフリップフロップ６１，６２のＱ端子出力ＦＦＯＵＴ１，ＦＦＯＵＴ２は、いずれもロウレベルに戻る。

【0057】

同期判定部６４は、ＪＫフリップフロップ６１のＱ端子出力がハイレベルとなっている期間Ｔｄ２を検出する。同期判定部６４は、検出した期間Ｔｄ２が閾値以下であるので、出力ＰＬＬ＿ＬＯＣＫをロウレベルからハイレベルに変化させる。これにより、カウンタ６５はカウントアップを停止させる。

【0058】

（パラメータ調整部の構成例と動作）
パラメータ調整部３３は、温度監視部３１から温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐを受信し、ＰＬＬ捕捉監視部３２からＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅを受信する。パラメータ調整部３３は、これらの情報に基づいて、ループフィルタ２２および電圧制御発振器２３の制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯを設定し、ＰＬＬ回路１１に出力する。

【0059】

図１２は、パラメータ調整部の構成例を示すブロック図である。図１２を参照して、パラメータ調整部３３は、パラメータ更新判定部７０，７２と、セレクタ７１，７３とを含む。

【0060】

パラメータ更新判定部７０は、温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐに基づいて、電圧制御発振器２３を制御する制御パラメータＰ＿ＶＣＯの変更が必要か否かを判定する。たとえば、パラメータ更新判定部７０は、温度変動量が閾値を超えるほど大きい場合、もしくは、温度変動量が大きくなくても、温度センサ３４の検出温度Ｔｅｍｐの温度範囲が閾値温度以上の場合に、制御パラメータＰ＿ＶＣＯの変更が必要と判定する。この場合、パラメータ更新判定部７０は、セレクタ７１によって、制御パラメータの複数の設定値Ｐ＿ＶＣＯ１～Ｐ＿ＶＣＯＮのうち温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐに応じた設定値を選択する。セレクタ７１は、選択された設定値Ｐ＿ＶＣＯ＊をＰＬＬ回路１１に出力する。

【0061】

同様に、パラメータ更新判定部７２は、ＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅに基づいて、ループフィルタ２２を制御する制御パラメータＰ＿ＬＦに変更が必要か否かを判定する。パラメータ更新判定部７２は、制御パラメータＰ＿ＬＦの更新が必要と判定した場合に、セレクタ７３によって、制御パラメータの複数の設定値Ｐ＿ＬＦ１～Ｐ＿ＬＦＮのうちＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅに応じた設定値を選択する。セレクタ７３は、選択された設定値Ｐ＿ＬＦ＊をＰＬＬ回路１１に出力する。

【0062】

［制御回路の処理フロー］
図１３は、ＰＬＬ回路の制御方法を示すフローチャートである。以下、図１３を参照して、これまで説明した制御回路３０における処理フローを総括する。

【0063】

図１３の処理フローは、ＰＬＬ回路１１の起動開始によって開始される。ステップＳ１００において、制御回路３０は、ＰＬＬ回路１１の捕捉動作が初回であるか否かを判定する。

【0064】

ＰＬＬ捕捉動作が初回でない場合（ステップＳ１００でＮＯ）とは、送信機１または送信回路１０の一時的なシャットダウンによるＰＬＬの同期外れなどの場合である。この場合、前回のＰＬＬ捕捉動作時のパラメータを再使用することにより、ＰＬＬ回路１１の動作安定までの時間を短縮できる。すなわち、ステップＳ１１０において、制御回路３０のパラメータ調整部３３は、メモリ３５から前回捕捉時のループフィルタ２２および電圧制御発振器２３の制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯを読み出す。次のステップＳ１２０において、パラメータ調整部３３は、ループフィルタ２２の制御パラメータＰ＿ＬＦを設定する。さらに、その次のステップＳ１６０において、パラメータ調整部３３は、電圧制御発振器２３の初回（＃１）の制御パラメータＰ＿ＶＣＯを設定する。

【0065】

一方、ＰＬＬ捕捉動作が初回の場合（ステップＳ１００でＹＥＳ）、ステップＳ１３０においてパラメータ調整部３３は、ＰＬＬ捕捉監視部３２からＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅを取得する。次のステップＳ１４０においてパラメータ調整部３３は、取得したＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅに基づいて、ループフィルタ２２の制御パラメータＰ＿ＬＦを設定し、設定値をメモリ３５に記憶させる。さらに、その次のステップＳ１５０においてパラメータ調整部３３は、温度監視部３１から温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐを読み出す。その次のステップＳ１６０において、パラメータ調整部３３は、取得した温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐに基づいて、初回（＃１）の電圧制御発振器２３の制御パラメータＰ＿ＶＣＯを設定し、設定値をメモリ３５に記憶させる。

【0066】

以下のステップＳ１７０～Ｓ２００は繰り返し実行される。この繰り返しループでは温度変動の判定が優先される。すなわち、ステップＳ１７０において、パラメータ調整部３３は、温度監視部３１から温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐを読み出す。次のステップＳ１８０においてパラメータ調整部３３は、温度変動量が閾値を超えるほど大きいか否かを判定する。パラメータ調整部３３は、温度変動量が大きい場合には（ステップＳ１８０でＹＥＳ）、ステップＳ２００に処理を進める。ステップＳ２００において、パラメータ調整部３３は、温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐに基づいて２回目以降（＃２，＃３，…）の電圧制御発振器２３の制御パラメータＰ＿ＶＣＯを設定し、設定値をメモリ３５に記憶させる。

【0067】

一方、温度変動量が閾値を超えるほど大きくなくても（ステップＳ１８０でＮＯ）、温度センサ３４の検出温度Ｔｅｍｐの温度範囲が閾値を超えている場合には（ステップＳ１９０でＹＥＳ）、パラメータ調整部３３は上記のステップＳ２００に処理を進める。以後、ステップＳ１７０以降の処理が繰り返される。

【0068】

このように、温度変動の判定が優先される理由は、急激な温度変動が生じた場合には緩やかな温度変動の場合に比べてＰＬＬ回路１１の出力クロックＣＬＫｏｕｔの周波数の変動が大きくなり、結果としてＰＬＬ回路１１のロック外れが発生する可能性が高いためである。

【0069】

［実施の形態１の効果］
実施の形態１のＰＬＬ回路１１は、ループフィルタ２２の周波数特性および電圧制御発振器２３の発振周波数が変更可能に構成される。そして、ＰＬＬ回路１１の周囲の検出温度Ｔｅｍｐに応じて電圧制御発振器２３の発振周波数が調整される。これにより、周囲温度が変化した場合でも、ＰＬＬ回路１１の発振周波数の安定化を図ることができる。また、ＰＬＬ捕捉時間に基づいてループフィルタ２２の周波数特性が調整される。さらに、送信機において上記構成のＰＬＬ回路１１を利用することにより、良好な通信状態を実現できる。

【0070】

実施の形態２．
実施の形態２では、分周器２４の分周比を制御パラメータＰ＿ＤＩＶに基づいて制御する場合について、図１４～図２０を参照して説明する。

【0071】

［送信機の全体構成］
図１４は、実施の形態２の送信機１Ａの全体構成を示すブロック図である。図１４のパラメータ調整部３３Ａは、ＰＬＬ捕捉情報Ｄ＿ｌｏｃｋｔｉｍｅ、温度範囲情報Ｄ＿ｔｅｍｐ、および温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐに基づいて、制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯを出力するのに加えて、さらに制御パラメータＰ＿ＤＩＶを出力する点で図１のパラメータ調整部３３と異なる。

【0072】

さらに、図１４の分周器２４Ａは、制御パラメータＰ＿ＤＩＶに基づいて発振周波数が変更可能な点で図１の分周器２４と異なる。図１４のその他の点は図１の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

【0073】

［パラメータ調整部の構成例と動作］
図１５は、図１４のパラメータ調整部３３Ａの構成例を示すブロック図である。図１５のパラメータ調整部３３Ａは、セレクタ７４をさらに含む点で図１２のパラメータ調整部３３と異なる。

【0074】

パラメータ更新判定部７０は、温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐに基づいて、ＰＬＬ回路１１の出力信号の周波数の変動を抑制するために分周器２４の分周比の制御パラメータＰ＿ＤＩＶの変更が必要であるか否かを判定する。そして、制御パラメータＰ＿ＤＩＶの変更が必要と判定された場合、セレクタ７４は、制御パラメータの複数の設定値Ｐ＿ＤＩＶ１～Ｐ＿ＤＩＶＭのうち、パラメータ更新判定部７０によって選択された設定値Ｐ＿ＤＩＶ＊をＰＬＬ回路１１に出力する。図１５のその他の点は図１２の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

【0075】

［分周器の構成例と動作］
図１６は、図１４の分周器の構成例を示すブロック図である。図１６を参照して、分周器２４Ａは、プリスケーラ８０と、カウンタ８１，８２と、変換回路８３とを含む。図１６の分周器２４Ａは、パルススワロー方式の分周器である。カウンタ８１，８２のカウント値の上限値をそれぞれＡ，Ｎとする。

【0076】

最初にプリスケーラ８０の分周比がＰ＋１に設定された状態で、カウンタ８１，８２のカウントが開始される。カウンタ８１のカウント値が上限値Ａに達すると、プリスケーラ８０の分周比はＰに切り替えられ、残りのＮ－Ａカウントがカウントされる。したがって、分周比Ｎｔは、
Ｎｔ＝（Ｐ＋１）・Ａ＋Ｐ・（Ｎ－Ａ）＝Ｎ・Ｐ＋Ａ …(1)
で表される。

【0077】

変換回路８３は、変換テーブルに基づいて、制御パラメータＰ＿ＤＩＶに対応付けられたカウンタ８１，８２の上限値Ａ，Ｎを出力する。制御パラメータＰ＿ＤＩＶを利用することにより、分周器２４Ａの分周比をさらに細かく設定できる。

【0078】

図１７は、分周器の制御パラメータと分周比との関係を表形式で示す図である。分周器２４Ａの制御パラメータＰ＿ＤＩＶに応じて分周比Ｎｔが設定され、分周比Ｎｔに応じてＰＬＬ回路１１の発振周波数の上限値が決まる。図１７の場合には、制御パラメータの設定値Ｐ＿ＤＩＶ１に対応する発振周波数の上限値はｆｍａｘであり、制御パラメータの設定値がＰ＿ＤＩＶ１からＰ＿ＤＩＶ２，Ｐ＿ＤＩＶ３，Ｐ＿ＤＩＶ４，…に変化するにつれて発振周波数の上限値が１Ｈｚずつ加算される。

【0079】

図１８は、実施の形態２のＰＬＬ回路において、ループフィルタから出力された制御電圧と電圧制御発振器の発振周波数との関係を示す図である。図１８のグラフは、図６のグラフに対応している。

【0080】

図６で説明したように、ループフィルタ２２から出力された制御電圧は、下限値Ｖ１から上限値Ｖ２との間で変化する。ループフィルタ２２の出力電圧が上限値Ｖ２の場合に電圧制御発振器２３の発振周波数は上限値となる。電圧制御発振器２３の制御パラメータの設定値をＰ＿ＶＣＯ１からＰ＿ＶＣＯ２に変更することによって、電圧制御発振器２３の発振周波数の上限値をｆｍａｘから２・ｆｍａｘに変えることができる。さらに、分周器２４Ａの制御パラメータＰ＿ＤＩＶを併用することによって、電圧制御発振器２３の発振周波数をより細かく微調整できる。すなわち、図１８に示すように、発振周波数の上限値はｆｍａｘと２ｆｍａｘの間で細かく設定できる。

【0081】

上記では、分周器２４Ａの分周比が整数の場合について説明したが、分周比をさらに細かく設定するために分数分周方式の分周器を用いてもよい。

【0082】

［基準クロック生成回路の変形例］
分周器２４Ａの分周比がプログラム可能な場合には、基準クロック生成回路１２の生成周波数を変更可能にしてもよい。

【0083】

図１９は、基準クロック生成回路の変形例を示す図である。図１９では、発振周波数の異なる２つの基準クロック生成回路（１，２）１４＿１，１４＿２が設けられる。基準クロック生成回路１４＿１によって生成された基準クロックＣＬＫｒｅｆ１および基準クロック生成回路１４＿２によって生成された基準クロックＣＬＫｒｅｆ２のうち、スイッチ（ＳＷ）１５によって選択された基準クロックがＰＬＬ回路１１に出力される。

【0084】

たとえば、基準クロック生成回路１４＿１のクロック周波数を１０ＭＨｚとし、基準クロック生成回路１４＿２のクロック周波数を１５ＭＨｚとする。クロック周波数は、送信機１の周辺機器の動作クロック周波数に一致しないように設定されるのが望ましい。仮に、送信機１の周辺機器の動作クロック周波数が１０ＭＨｚの場合に、基準クロック生成回路のクロック周波数も１０ＭＨｚにすると、ＰＬＬ回路１１が電磁波ノイズの影響を受けやすくなるからである。したがって、基準クロック生成回路のクロック周波数は１５Ｈｚに切り替えられる。この場合、分周器２４Ａの制御パラメータＰ＿ＤＩＶを変更することにより、ループフィルタ２２および電圧制御発振器２３の制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯを変更しなくても所望の出力クロックＣＬＫｏｕｔを得ることができる。

【0085】

［制御回路の処理フロー］
図２０は、実施の形態２のＰＬＬ回路の制御方法を示すフローチャートである。図２０のフローチャートは、ステップＳ１１０，Ｓ１６０がそれぞれステップＳ１１０Ａ，Ｓ１６０Ａに変更されるとともに、ステップＳ２１０が追加される点で、図１３のフローチャートと異なる。

【0086】

具体的に、ステップＳ１１０Ａにおいて、パラメータ調整部３３は、メモリ３５から前回捕捉時のループフィルタ２２および電圧制御発振器２３の制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯに加えて、分周器２４Ａの制御パラメータＰ＿ＤＩＶを読み出す。

【0087】

ステップＳ１６０Ａにおいて、パラメータ調整部３３は、取得した温度範囲情報Ｄ＿ｔｅｍｐおよび温度変動情報Ｄ＿ｄｅｌｔａｔｅｍｐに基づいて、初回（＃１）の電圧制御発振器２３の制御パラメータＰ＿ＶＣＯとともに分周器２４Ａの制御パラメータＰ＿ＤＩＶを設定し、設定値をメモリ３５に記憶させる。

【0088】

さらに、温度変動量が閾値を超えるほど大きくなくても（ステップＳ１８０でＮＯ）、温度センサ３４の検出温度Ｔｅｍｐの温度範囲が閾値を超えている場合には（ステップＳ１９０でＹＥＳ）、パラメータ調整部３３はステップＳ２１０に処理を進める。ステップＳ２１０において、パラメータ調整部３３は、温度範囲情報Ｄ＿ｔｅｍｐに基づいて２回目以降（＃２，＃３，…）の分周器２４Ａの制御パラメータＰ＿ＤＩＶを設定する。これによって、電圧制御発振器２３の発振周波数をより細かく調整できる。

【0089】

図２０のその他のステップは図１３の場合と同様であるので、同一または相当するステップには同一の参照符号を付して説明を繰り返さない。

【0090】

［実施の形態２の効果］
実施の形態２のＰＬＬ回路１１は、分周器２４Ａの分周比が変更可能となるように構成される。これにより、ＰＬＬ回路１１の周囲の温度変化に応じて、電圧制御発振器２３の発振周波数をより細かく調整できる。さらに、分周器２４Ａの分周比をプログラム可能にすることにより、発振周波数の異なる複数の基準クロック生成回路に対して、それぞれ所望の周波数の出力クロックＣＬＫｏｕｔを生成できる。

【0091】

実施の形態３．
実施の形態３では、電圧制御発振器２３の制御パラメータＰ＿ＶＣＯの設定値と制御電圧の設定値Ｖ＿ＶＣＯとの対応関係を表す変換テーブルを変更する場合について、図２１～図２３を参照して説明する。

【0092】

［送信機の全体構成とパラメータ更新部の動作］
図２１は、実施の形態３の送信機１Ｂの全体構成を示すブロック図である。図２１の制御回路３０は、パラメータ更新部３６がさらに設けられている点で図１４の制御回路３０と異なる。

【0093】

パラメータ更新部３６は、制御パラメータＰ＿ＶＣＯ，Ｐ＿ＤＩＶの複数の設定値のうち使用頻度が低くほとんど使われていない設定値がある場合には、制御パラメータＰ＿ＶＣＯの複数の設定値と制御電圧Ｖ＿ＶＣＯの値との対応関係を表す変換テーブルまたは制御パラメータＰ＿ＤＩＶの設定値とカウンタ上限値Ａ，Ｎとの対応関係を表す変換テーブルを変更する。変更後の変換テーブルは、ＰＬＬ回路１１の電圧制御発振器２３の変換回路５３または分周器２４Ａの変換回路８３に格納される。これによって、制御電圧Ｖ＿ＶＣＯの変更ステップまたはカウンタ８１，８２の上限値の変更ステップをより細かく設定できるので、電圧制御発振器２３の発振周波数の制御性を高めることができる。

【0094】

図２１のその他の点は図１４の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

【0095】

［制御回路の処理フロー］
図２２は、実施の形態３のＰＬＬ回路の制御方法を示すフローチャートである。図２２のフローチャートは、ステップＳ２２０～Ｓ２４０をさらに含む点で図２０のフローチャートと異なる。

【0096】

図２２を参照して、電圧制御発振器２３の制御パラメータＰ＿ＶＣＯの設定変更後（ステップＳ２００）または分周器２４Ａの制御パラメータＰ＿ＤＩＶの設定変更後（ステップＳ２１０）に、パラメータ更新部３６は、制御パラメータの設定値の更新回数をカウントする（ステップＳ２２０）。上記のカウント値が閾値（Ｋ）以下の場合（ステップＳ２３０でＹＥＳ）、パラメータ更新部３６は制御パラメータの変換テーブルを更新する（ステップＳ２４０）。更新後の変換テーブルは、ＰＬＬ回路１１の電圧制御発振器２３の変換回路５３または分周器２４Ａの変換回路８３に送信される。

【0097】

図２３は、更新前および更新後の電圧制御発振器の制御パラメータの変換テーブルの一例を示す図である。図２３（Ａ）に示す更新前の変換テーブルでは、制御パラメータの設定値Ｐ＿ＶＣＯ１～Ｐ＿ＶＣＯ４にそれぞれ対応して、制御電圧Ｖ＿ＶＣＯの値が１．０［Ｖ］から１．９［Ｖ］までの間で設定される。

【0098】

一方、図２３（Ｂ）に示す更新後の変換テーブルでは、制御パラメータの設定値Ｐ＿ＶＣＯ１～Ｐ＿ＶＣＯ４にそれぞれ対応して、制御電圧Ｖ＿ＶＣＯの値が１．０［Ｖ］から１．６［Ｖ］までの間で設定される。これにより、発振周波数のステップ幅をより細かく設定できるので、電圧制御発振器２３の発振周波数の制御性を高めることができる。

【0099】

［実施の形態３の効果］
上記の実施形態によれば、ループフィルタ２２、電圧制御発振器２３、および分周器２４Ａを制御するための制御パラメータＰ＿ＬＦ，Ｐ＿ＶＣＯ，Ｐ＿ＤＩＶの複数の設定値の使用頻度に応じて、制御パラメータの複数の設定値と制御電圧などとの対応関係が変更される。これによって、電圧制御発振器２３の発振周波数の変動範囲をより細かいステップ幅で制御できるので、ＰＬＬ回路１１の制御性を向上させることができる。

【0100】

実施の形態４．
実施の形態４では、送信機１Ｃの送信回路１０の内部にエラーベクトル振幅（ＥＶＭ：Error Vector Magnitude）検出回路１７がさらに設けられている。以下、図２４および図２５を参照して具体的に説明する。

【0101】

［送信機の全体構成］
図２４は、実施の形態４の送信機１Ｃの全体構成を示すブロック図である。図２４の送信回路１０は、ＥＶＭ検出回路１７をさらに備える点で図１４の送信回路１０と異なる。

【0102】

ＥＶＭ検出回路１７は、変調信号ＭＳのエラーベクトル振幅を検出し、検出したエラーベクトル振幅の情報Ｄ＿ｅｍｖを制御回路３０に出力する。制御回路３０は、検出されたエラーベクトル振幅が閾値（Ｍ）を超えている場合には、ループフィルタ２２の制御パラメータＰ＿ＬＦを変更する。これにより、高周波帯域のノイズを除去して、ＰＬＬ回路１１の位相雑音特性を向上させる。

【0103】

図２４のその他の点は図１４の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

【0104】

［制御回路の処理フロー］
図２５は、実施の形態４のＰＬＬ回路の制御方法を示すフローチャートである。図２５のフローチャートは、ステップＳ２５０，Ｓ２６０がさらに追加されている点で図２０のフローチャートと異なる。

【0105】

温度変動量が閾値を超えるほど大きくなく（ステップＳ１８０でＮＯ）、温度センサ３４の検出温度Ｔｅｍｐの温度範囲が閾値を超えていない場合には（ステップＳ１９０でＮＯ）、パラメータ調整部３３Ａは処理をステップＳ２５０に進める。

【0106】

ステップＳ２５０において、パラメータ調整部３３Ａは、ＥＶＭ検出回路１７から受信した変調信号ＭＳのエラーベクトル振幅が閾値（Ｍ）を超えているか否かを判定する。パラメータ調整部３３Ａは、エラーベクトル振幅が閾値（Ｍ）を超えている場合に（ステップＳ２５０でＹＥＳ）、ループフィルタ２２の制御パラメータＰ＿ＬＦをエラーベクトル振幅に応じた値に設定し、設定値をメモリ３５に保存する。

【0107】

図２５のその他の点は図２０の場合と同様であるので、同一または相当するステップには同一の参照符号を付して説明を繰り返さない。

【0108】

［実施の形態４の効果］
実施の形態４では、変調回路１３の変調方式として、位相シフト変調（ＰＳＫ）またはＱＰＳＫ（Quadrature Phase Shift Keying）などが想定されている。このような変調方式の場合、エラーベクトル振幅の情報に基づいて、送信回路１０から出力される変調信号ＭＳの位相雑音特性を知ることができる。そして、エラーベクトル振幅が閾値（Ｍ）を超えている場合に、ループフィルタ２２の制御パラメータＰ＿ＬＦを調整することにより、高周波帯域のノイズをさらに除去できる。この結果、ＰＬＬ回路１１の位相雑音特性の向上させることができる。

【0109】

実施の形態２のＰＬＬ回路１１においてループフィルタ２２の制御パラメータＰ＿ＬＦの調整は、ＰＬＬ捕捉時の時間軸上の応答特性の向上を図るためであった。これに対して、実施の形態４の場合には、ＰＬＬ回路１１の時間応答特性および位相雑音特性の両方を向上させることができる。

【0110】

［実施の形態４の変形例］
図２４の送信機１Ｃでは、変調回路１３の出力コンステレーションからエラーベクトル振幅を検出した。これと異なり、送信機１Ｃと対向する受信機内で、復調前の変調信号ＭＳからエラーベクトル振幅を検出してもよい。受信機側でのエラーベクトル振幅に基づいてループフィルタ２２の制御パラメータＰ＿ＬＦを調整することにより、受信機の周囲の通信環境を加味して制御パラメータＰ＿ＬＦを調整できる利点がある。なお、受信機側での通信品質を知る尺度として、エラーベクトル振幅（ＥＶＭ）に代えて、符号誤り率（ＢＥＲ：Bit Error Rate）を用いてもよい。

【0111】

また、図２４の送信機１Ｃでは、ベースバンド信号ＢＳが送信機１Ｃに入力される構成となっている。これに代えて、送信機１Ｃ内部のベースバンド回路でベースバンド信号が生成される構成としてもよい。これにより、通信開始前にキャリブレーション等を実施するとき、送信機１Ｃにベースバンド信号ＢＳを入力する手順を省略して、キャリブレーション手順を簡略化できる。

【0112】

実施の形態５．
上述した実施の形態１～４のＰＬＬ回路１１および制御回路３０などの特徴は、受信機２にも適用でき、これまで説明した送信機１，１Ａ～１Ｃの場合とほぼ同様の効果を奏する。

【0113】

図２６は、実施の形態５の受信機２の全体構成を示すブロック図である。受信機２は、変調信号ＭＳを受信し、受信した変調信号ＭＳを復調することによりベースバンド信号ＢＳを生成し、生成したベースバンド信号ＢＳを出力する。図２６に示すように、受信機２は、受信回路９０と、制御回路３０と、温度センサ３４と、メモリ３５とを備える。受信回路９０は、復調回路９１と、ＰＬＬ回路１１と、基準クロック生成回路１２と、ＥＶＭ検出回路１７とを備える。

【0114】

復調回路９１は、変調信号ＭＳとＰＬＬ回路１１の出力クロックＣＬＫｏｕｔとを受信し、出力クロックＣＬＫｏｕｔに基づいて変調信号ＭＳを復調することにより、ベースバンド信号ＢＳを生成する。図２６のその他の点は図２４の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

【0115】

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。たとえば、２つ以上の実施の形態を組み合わせて実施してもよい。また、各実施の形態を部分的に実施してもよく、２つ以上の実施の形態を部分的に組み合わせて実施してもよい。この出願の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0116】

１，１Ａ，１Ｂ，１Ｃ 送信機、２ 受信機、１０ 送信回路、１１ ＰＬＬ回路、１２，１４ 基準クロック生成回路、１３ 変調回路、１７ ＥＶＭ検出回路、２０ 位相比較器、２１ チャージポンプ、２２ ループフィルタ、２３ 電圧制御発振器、２４，２４Ａ 分周器、３０ 制御回路、３１ 温度監視部、３２ ＰＬＬ捕捉監視部、３３，３３Ａ パラメータ調整部、３４ 温度センサ、３５ メモリ、３６ パラメータ更新部、４０ 可変抵抗器、４１，４２ 抵抗素子、４３ スイッチ、４４，４５，５０，５１ 可変容量、４６，５３，８３ 変換回路、４７ 信号線、５２ インダクタ、５５ 遅延回路、５６ 温度範囲判定部、５７ 温度変動判定部、６１，６２ ＪＫフリップフロップ、６３ ＮＡＮＤ回路、６４ 同期判定部、６５，８１，８２ カウンタ、７０，７２ パラメータ更新判定部、７１，７３，７４ セレクタ、８０ プリスケーラ、９０ 受信回路、９１ 復調回路、ＢＳ ベースバンド信号、ＣＬＫｄｉｖ 分周クロック、ＣＬＫｏｕｔ 出力クロック、ＣＬＫｒｅｆ，ＣＬＫｒｅｆ１，ＣＬＫｒｅｆ２ 基準クロック、Ｄ 捕捉情報、Ｄ＿ｔｅｍｐ 温度範囲情報、Ｄ＿ｄｅｌｔａｔｅｍｐ 温度変動情報、ＧＮＤ グランド、ＭＳ 変調信号、Ｔｅｍｐ 検出温度。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】