特許 7618823 計算プログラム及び情報処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-10

(45)【発行日】2025-01-21

(54)【発明の名称】計算プログラム及び情報処理方法

(51)【国際特許分類】

   G06N 99/00 20190101AFI20250114BHJP

   G06N 10/60 20220101ALI20250114BHJP

【ＦＩ】

G06N99/00 180

G06N10/60

【請求項の数】 7

(21)【出願番号】P 2023543629

(86)(22)【出願日】2021-08-27

(86)【国際出願番号】 JP2021031608

(87)【国際公開番号】W WO2023026494

(87)【国際公開日】2023-03-02

【審査請求日】2024-03-08

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100141139

【弁理士】

【氏名又は名称】及川 周

(74)【代理人】

【識別番号】100163496

【弁理士】

【氏名又は名称】荒 則彦

(74)【代理人】

【識別番号】100114937

【弁理士】

【氏名又は名称】松本 裕幸

(72)【発明者】

【氏名】浅井 海図

(72)【発明者】

【氏名】鈴木 健司

【審査官】佐藤 直樹

(56)【参考文献】

【文献】特開２０２１－００２３３１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／００８７３８８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ ９９／００

Ｇ０６Ｎ １０／６０

(57)【特許請求の範囲】

【請求項1】

イジングモデル又はＱＵＢＯに特化したイジングマシン又は汎用性のある汎用型情報処理装置によって実行される計算プログラムであって、
前記計算プログラムは、演算プログラムと検出プログラムとを有し、
前記演算プログラムは、前記イジングマシン又は前記汎用型情報処理装置に、計算モデルを用いた演算を行うように指示し、
前記計算モデルは、イジングモデル又はＱＵＢＯに適用可能な計算モデルであり、複数の表現ビットと第１余剰ビットとを有し、
前記複数の表現ビットのそれぞれは、２値の変数であり、
前記複数の表現ビットは、組み合わせ最適化問題における選択肢のそれぞれを表し、
前記第１余剰ビットは、前記複数の表現ビットのいずれかと結合し、
前記検出プログラムは、前記イジングマシン又は前記汎用型情報処理装置に、前記第１余剰ビットと、前記第１余剰ビットと結合する表現ビットと、を比較し、エラーを検出するように指示する、計算プログラム。

【請求項2】

前記第１余剰ビットを複数有し、
それぞれの前記第１余剰ビットは、前記複数の表現ビットのいずれかと結合している、請求項１に記載の計算プログラム。

【請求項3】

前記第１余剰ビットが結合する表現ビット又は前記第１余剰ビットと結合する第２余剰ビットをさらに備える、請求項１又は２に記載の計算プログラム。

【請求項4】

前記複数の表現ビットは、前記選択肢をワンホット表現している、請求項１～３のいずれか一項に記載の計算プログラム。

【請求項5】

前記複数の表現ビットは、前記選択肢を２進数表現している、請求項１～４のいずれか一項に記載の計算プログラム。

【請求項6】

前記第１余剰ビット、前記第２余剰ビット及び前記表現ビットの値に基づき、前記エラーを訂正するように、前記イジングマシン又は前記汎用型情報処理装置に、指示する訂正プログラムをさらに有する、請求項３に記載の計算プログラム。

【請求項7】

イジングモデル又はＱＵＢＯに特化したイジングマシン又は汎用性のある汎用型情報処理装置に請求項１～６のいずれか一項に記載の計算プログラムを実行させる、情報処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、計算プログラム及び情報処理方法に関する。

【背景技術】

【0002】

量子アニーリングを用いて組み合わせ最適化問題の最適解を求める試みが行われている（例えば、特許文献１）。

【先行技術文献】

【非特許文献】

【0003】

【文献】国際公開第２０２０／１９６８７２号

【発明の概要】

【発明が解決しようとする課題】

【0004】

量子アニーリングマシンには、意図せぬ量子遷移やノイズ等によりエラーが生じる場合があり、最適解が適切に求められない場合がある。

【0005】

本発明は上記事情に鑑みてなされたものであり、ノイズ等により生じるエラーを検出できる、計算モデル、情報処理方法、計算プログラム及び情報処理装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、上記課題を解決するため、以下の手段を提供する。

【0007】

（１）第１の態様にかかる計算モデルは、イジングモデル又はＱＵＢＯに適用可能な計算モデルであり、複数の表現ビットと第１余剰ビットとを有し、前記複数の表現ビットのそれぞれは、２値の変数であり、前記複数の表現ビットは、組み合わせ最適化問題における選択肢のそれぞれを表し、前記第１余剰ビットは、前記複数の表現ビットのいずれかと結合する。

【0008】

（２）上記計算モデルは、前記第１余剰ビットを複数有してもよい。それぞれの前記第１余剰ビットは、前記複数の表現ビットのいずれかと結合している。

【0009】

（３）上記計算モデルは、前記第１余剰ビットが結合する表現ビット又は前記第１余剰ビットと結合する第２余剰ビットをさらに備えてもよい。

【0010】

（４）上記計算モデルにおいて、前記複数の表現ビットは、前記選択肢をワンホット表現していてもよい。

【0011】

（５）上記計算モデルにおいて、前記複数の表現ビットは、前記選択肢を２進数表現していてもよい。

【0012】

（６）上記計算モデルにおいて、前記イジングモデル又は前記ＱＵＢＯは量子アニーリングマシンによって最適化計算を実行されてもよい。

【0013】

（７）第２の態様にかかる情報処理方法は、上記計算モデルを用いた情報処理方法である。この情報処理方法は、前記第１余剰ビットと、前記第１余剰ビットと結合する表現ビットと、を比較し、エラーを検出する。

【0014】

（８）上記態様にかかる情報処理方法は、計算モデルを用いた情報処理方法であって、前記第１余剰ビットと、前記第１余剰ビットと結合する表現ビットと、を比較し、エラーを検出し、前記第１余剰ビット、前記第２余剰ビット及び前記表現ビットの値に基づき、前記エラーを訂正する。

【0015】

（９）第３の態様にかかる計算プログラムは、上記態様にかかる計算モデルを用いて演算を行う演算プログラムと、前記第１余剰ビットと、前記第１余剰ビットと結合する表現ビットと、を比較し、エラーを検出する検出プログラムと、を有する。

【0016】

（１０）上記態様にかかる計算プログラムは、上記態様にかかる計算モデルを用いて演算を行う演算プログラムと、前記第１余剰ビットと、前記第１余剰ビットと結合する表現ビットと、を比較し、エラーを検出する検出プログラムと、前記第１余剰ビット、前記第２余剰ビット及び前記表現ビットの値に基づき、前記エラーを訂正する訂正プログラムと、を有する。

【0017】

（１１）第４の態様にかかる情報処理装置は、上記態様にかかる計算プログラムを備える。

【発明の効果】

【0018】

本発明に係る計算モデル、情報処理方法、計算プログラム及び情報処理装置は、ノイズ等により生じたエラーを検出できる。

【図面の簡単な説明】

【0019】

【図1】イジングモデル、ＱＵＢＯのイメージ図である。

【図2】本実施形態に係る計算モデルのイメージ図である。

【図3】組み合わせ最適化問題における選択肢を複数の表現ビットを用いてワンホット表現した場合の一例である。

【図4】組み合わせ最適化問題における選択肢を複数の表現ビットを用いて２進数表現した場合の一例である。

【図5】図３に示すワンホット表現の場合において、選択肢を第１余剰ビット及び第２余剰ビットまで含めて表示した場合の一例である。

【図6】図４に示す２進数表現の場合において、選択肢を第１余剰ビット及び第２余剰ビットまで含めて表示した場合の一例である。

【図7】本実施形態に情報処理方法のプロセスフロー図である。

【図8】図４に示す２進数表現の場合において、第１余剰ビット及び第２余剰ビットまで含めて選択肢を表示した場合の別の例である。

【図9】本実施形態に係る計算モデルの変形例である。

【図10】本実施形態に係る計算モデルの変形例である。

【発明を実施するための形態】

【0020】

以下、本実施形態について、図面を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本実施形態の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。

【0021】

「第１実施形態」
第１実施形態に係る計算モデルは、量子アニーリングに用いられるイジングモデル又はＱＵＢＯに適用可能な計算モデルである。量子アニーリングは、計算モデルに従い、エネルギーが最小の状態（基底状態）を求めるアルゴリズムである。

【0022】

イジングモデルは、複数の要素が相互作用しあい、それぞれの要素に強制力が与えられた場合に、全体として安定となる状態を予想するモデルである。

【0023】

図１は、イジングモデルのイメージ図である。イジングモデルは、強制力Ｆによって互いに相互作用する複数のビットｂを有する。それぞれのビットｂはスピンｓからなる。スピンｓは、上向き又は下向きのいずれかの状態を示す。ビットｂのそれぞれは、２値の状態を示す変数である。隣接するスピンｓは、強制力Ｆの設定によって、平行な状態が安定状態となったり、反平行な状態が安定状態となったりする。強制力Ｆは、相互作用パラメータと言われる。

【0024】

イジングモデルは、以下のエネルギー関数（コスト関数）で表される。

【0025】

【数1】

【0026】

ここでσ_ｉ、σ_ｊは入力変数である。σ_ｉ、σ_ｊは、＋１又は－１の２値のいずれかを示す。σ_ｉ、σ_ｊは、図１におけるスピンｓの状態に対応する。Ｊ_ｉｊは、相互作用パラメータである。Ｊ_ｉｊは、図１における強制力Ｆに対応する。ｈ_ｉは、外的な要因に伴うパラメータである。

【0027】

ＱＵＢＯ（Quadratic Unconstrained Binary Optimization）は、イジングモデルに等価に変換可能な計算モデルである。イジングモデルでは各ビットｂは＋１又は－１の２値の変数で表されるのに対し、ＱＵＢＯでは各ビットｂは０又は１の２値の変数で表される。ＱＵＢＯは、イジングモデルと同様に計算モデルに適用できる。ＱＵＢＯは以下のエネルギー関数（コスト関数）で表される。

【0028】

【数2】

【0029】

ここでｑ_ｉ、ｑ_ｊは入力変数である。ｑ_ｉ、ｑ_ｊは、１又は０の２値のいずれかを示す。ｑ_ｉ、ｑ_ｊは、イジングモデルにおけるスピンｓの状態に対応する。Ｑ_ｉｊは、ＱＵＢＯにおける相互作用パラメータである。Ｑ_ｉｊは、イジングモデルにおける強制力Ｆに対応する。

【0030】

イジングモデル及びＱＵＢＯは、組み合わせ最適化問題に適用できる。

【0031】

図２は、本実施形態に係る計算モデルの一例のイメージ図である。本実施形態に係る計算モデル１００は、複数の表現ビット１０と、複数の第１余剰ビット２１と、複数の第２余剰ビット２２と、を有する。

【0032】

表現ビット１０、第１余剰ビット２１及び第２余剰ビット２２は、それぞれ図１におけるビットｂのそれぞれに対応する。表現ビット１０、第１余剰ビット２１及び第２余剰ビット２２は、それぞれエネルギー関数（コスト関数）における入力変数σ_ｉ、σ_ｊ又は入力変数ｑ_ｉ、ｑ_ｊである。

【0033】

表現ビット１０、第１余剰ビット２１及び第２余剰ビット２２はそれぞれ、２値の変数ｘ_１～ｘ_５、ｙ_１１～ｙ_５１、ｙ_１２～ｙ_５２である。変数ｘ_１～ｘ_５、ｙ_１１～ｙ_５１、ｙ_１２～ｙ_５２はそれぞれ、例えば、１又は０を示す。変数ｘ_１～ｘ_５、ｙ_１１～ｙ_５１、ｙ_１２～ｙ_５２はそれぞれ、例えば、＋１又は－１を示してもよい。表現ビット１０、第１余剰ビット２１及び第２余剰ビット２２の数は問わない。

【0034】

表現ビット１０は、２以上のビットと結合している。表現ビット１０は、他の表現ビット１０と結合している。表現ビット１０間の結合の強さは、強制力Ｆの大きさによって異なる。

【0035】

第１余剰ビット２１は、表現ビット１０と結合する。第１余剰ビット２１は、例えば、それぞれの表現ビット１０に一つずつ結合している。図２に示す第１余剰ビット２１は、表現ビット１０のみと結合している。

【0036】

第２余剰ビット２２は、例えば、表現ビット１０と結合する。第２余剰ビット２２は、例えば、それぞれの表現ビット１０に一つずつ結合している。図２に示す第２余剰ビット２２は、表現ビット１０のみと結合している。

【0037】

複数の表現ビット１０は、それぞれの値の組み合わせで、組み合わせ最適化問題における選択肢のそれぞれを表す。それぞれの表現ビット１０の値は、組み合わせ最適化問題における選択肢を表すパラメータである。組み合わせ最適化問題における選択肢は、例えば巡回セールスマン問題の場合、どの都市にどの順番で行くというルートである。

【0038】

複数の表現ビット１０は、組み合わせ最適化問題における選択肢をワンホット表現する場合と、２進数表現する場合と、ワンホット表現と２進数表現とを組み合わせる場合と、がある。ワンホット表現と２進数表現とを組み合わせるとは、複数の選択肢のうちいくつかの選択肢をワンホット表現で表し、残りの選択肢を２進数表現で表すことをいう。

【0039】

図３は、ワンホット表現で選択肢を表示する場合の一例である。図３におけるＡ、Ｂ、Ｃは、組み合わせ最適化問題における選択肢である。図３では、それぞれの表現ビット１０が「１」、「０」を示す。

【0040】

ワンホット表現は、Ｎ種の情報をＮ個の表現ビット１０で表現する方法である。ワンホット表現の場合、Ｎ個の表現ビット１０のうちのいずれか一つのみが「１」となり、他のビットはすべて「０」となる。図３では、Ａという選択肢を（１，０，０）に割り当て、Ｂという選択肢を（０，１，０）に割り当て、Ｃという選択肢を（０，０，１）に割り当てている。

【0041】

ここでは選択肢が３つの例を示したが、ワンホット表現の場合は表現ビット１０の数を超える選択肢を表現することはできない。例えば、図２に示す計算モデル１００は、表現ビット１０の数が５つなので、５つの選択肢しか表現できない。

【0042】

図４は、２進数表現で選択肢を表示する場合の一例である。図４におけるＡ～Ｈは、組み合わせ最適化問題における選択肢である。

【0043】

２進数表現は、Ｎ種の情報を２進数で表現する方法である。２進数表現の場合、複数のビットが同時に「１」となることを許容する。図４では、Ａという選択肢を（１，０，０）に割り当て、Ｂという選択肢を（０，１，０）に割り当て、Ｃという選択肢を（０，０，１）に割り当て、Ｄという選択肢を（１，１，０）に割り当て、Ｅという選択肢を（０，１，１）に割り当て、Ｆという選択肢を（１，０，１）に割り当て、Ｇという選択肢を（０，０，０）に割り当て、Ｈという選択肢を（１，１，１）に割り当てている。

【0044】

例えば、図２に示す計算モデル１００は、表現ビット１０の数が５つなので、２進数表現であれば、２^５の選択肢を表現できる。

【0045】

２進数表現は、少ないビットで複数の状態を表現できると言う利点がある。他方で、２進数表現は、ビットの一つがノイズ等で書き換わると、他の状態を表してしまう。例えば、図４の選択肢Ａにおいて、ｘ_１がノイズにより「１」ではなく「０」と誤認識された場合、選択肢Ｇを表現することになる。そのため２進数表現は、特にノイズへの対策が求められる。

【0046】

第１余剰ビット２１は、表現ビット１０と結合する。第１余剰ビット２１の変数ｙ_１１～ｙ_５１は、結合する表現ビット１０の変数ｘ_１～ｘ_５との間に一定のルールを有する。一定のルールは、表現ビット１０と第１余剰ビット２１との間の強制力Ｆを設定することで、エネルギー関数に組み込むことができる。例えば、第１余剰ビット２１の変数ｙ_１１～ｙ_５１は、結合する表現ビット１０の変数ｘ_１～ｘ_５と同じ値を示す。

【0047】

第２余剰ビット２２は、例えば、表現ビット１０と結合する。第２余剰ビット２２の変数ｙ_１２～ｙ_５２は、結合する表現ビット１０の変数ｘ_１～ｘ_５との間に一定のルールを有する。一定のルールは、表現ビット１０と第２余剰ビット２２との間の強制力Ｆを設定することで、エネルギー関数に組み込むことができる。例えば、第２余剰ビット２２の変数ｙ_１２～ｙ_５２は、結合する表現ビット１０の変数ｘ_１～ｘ_５と同じ値を示す。

【0048】

図５は、図３に示すワンホット表現の場合において、第１余剰ビット２１及び第２余剰ビット２２まで含めて選択肢を表示した場合の一例である。また図６は、図４に示す２進数表現の場合において、第１余剰ビット２１及び第２余剰ビット２２まで含めて選択肢を表示した場合の一例である。

【0049】

本実施形態に係る計算モデル１００は、第１余剰ビット２１及び第２余剰ビット２２を用いて、エラーの検出及びエラーの訂正をすることができる。例えば、「１」と認識すべきところを「０」とであると認識する等のビット反転は、エラーの一例である。エラーは、量子アニーリングマシンにおいて意図せぬ量子遷移やノイズ等が生じた場合に起きる。以下、本実施形態に係る計算モデルを用いた情報処理方法について説明する。

【0050】

図７は、本実施形態にかかる情報処理方法のプロセスフローである。本実施形態にかかる情報処理方法は、例えば、最適化工程Ｓ１とエラー検出工程Ｓ２と訂正工程Ｓ３とを有する。

【0051】

最適化工程Ｓ１では、上記の計算モデルを用いて最適化問題を解くための演算を行う。例えば、上述のエネルギー関数（コスト関数）に対して、最適化問題の選択肢を適用する。例えば、上述のエネルギー関数の入力変数ｑ_ｉ、ｑ_ｊは、表現ビット１０、第１余剰ビット２１及び第２余剰ビット２２の変数ｘ_１～ｘ_５、ｙ_１１～ｙ_５１、ｙ_１２～ｙ_５２に対応する。また表現ビット１０と第１余剰ビット２１の間の相互作用パラメータＱ_ｉｊを設定することで、表現ビット１０と第１余剰ビット２１の間に一定のルールを付与できる。同様に、表現ビット１０と第２余剰ビット２２の間の相互作用パラメータＱ_ｉｊを設定することで、表現ビット１０と第２余剰ビット２２の間に一定のルールを付与できる。

【0052】

エラー検出工程Ｓ２は、例えば、最適化工程Ｓ１の後に行われる。

【0053】

エラー検出工程Ｓ２では、表現ビット１０の変数ｘ_１～ｘ_５の値と、その表現ビット１０に結合する第１余剰ビット２１の変数ｙ_１１～ｙ_５１の値と、を比較する。

【0054】

表現ビット１０の変数ｘ_１～ｘ_５の値と、その表現ビット１０に結合する第１余剰ビット２１の変数ｙ_１１～ｙ_５１の値とは、エラーによるビット反転が生じていない限り、これらの間に付与された一定のルールに従った関係を有する。例えば、図５及び図６の場合は、第１余剰ビット２１の変数ｙ_１１～ｙ_５１と、結合する表現ビット１０の変数ｘ_１～ｘ_５とが同じ値を示すというルールが付与されている。そのため、表現ビット１０の変数ｘ_１が「１」であれば第１余剰ビット２１の変数ｙ_１１は「１」であり、表現ビット１０の変数ｘ_１が「０」であれば、第１余剰ビット２１の変数ｙ_１１は「０」である。

【0055】

これに対し、エラーによるビット反転が生じると、表現ビット１０と、その表現ビット１０に結合する第１余剰ビット２１とが、付与された一定のルールを満たさなくなる。例えば、図５及び図６の場合、第１余剰ビット２１の変数ｙ_１１～ｙ_５１と、結合する表現ビット１０の変数ｘ_１～ｘ_５とが同じ値を示さなくなる。例えば、表現ビット１０の変数ｘ_１が「１」が「０」と誤認識された場合、表現ビット１０の変数ｘ_１が「０」であるのにも関わらず、第１余剰ビット２１の変数ｙ_１１が「１」となる。

【0056】

つまり、表現ビット１０とその表現ビット１０に結合する第１余剰ビット２１とが、一定のルールを満たす場合はエラーが生じていないと判断でき、一定のルールを満たさない場合はエラーが生じていると判断できる。

【0057】

次いで、訂正工程Ｓ３を行う。訂正工程Ｓ３は、エラー部分特定工程と、ビット反転工程と、を有する。

【0058】

エラー検出工程Ｓ２で判定されたエラーは、表現ビット１０がビット反転することにより生じる場合と、第１余剰ビット２１がビット反転することにより生じる場合と、がある。エラー部分特定工程では、いずれが原因であるかを特定する。

【0059】

エラー部分特定工程では、エラーが生じていると判定された表現ビット１０の変数ｘ_１～ｘ_５の値と、その表現ビット１０に結合する第１余剰ビット２１の変数ｙ_１１～ｙ_５１の値と、その表現ビット１０に結合する第２余剰ビット２２の変数ｙ_１２～ｙ_５２の値と、を比較する。

【0060】

例えば、図５及び図６における選択肢Ａのｘ_１がビット反転した場合、（ｘ_１，ｙ_１１，ｙ_１２）＝（０，１，１）となる。ビット反転は１ビット毎に生じるため、エラーが生じたビットのみが反転し、他のビットは反転しない。例えば、３つの値が一致するというルールがこれらの間に付与されている場合は、多数決により反転したビットを特定できる。

【0061】

ビット反転工程では、エラーの原因であると特定されたビットを反転させ、適切な値に戻す。例えば、上述の場合は（ｘ_１，ｙ_１１，ｙ_１２）＝（０，１，１）のうちｘ_１を反転させ、（ｘ_１，ｙ_１１，ｙ_１２）＝（１，１，１）に戻す。

【0062】

上記最適化工程Ｓ１は、例えば、イジングモデルやＱＵＢＯの計算に特化した情報処理装置（イジングマシン）で実行される。例えば量子アニーリングマシン（Ｄ－ｗａｖｅ、ＮＥＣ）やコヒーレントイジングマシン（ＮＴＴ）、シミュレーテッド分岐マシン（東芝）、デジタルアニーラ（富士通）、ＣＭＯＳアニーラ（日立）等のマシンは、情報処理装置の一例である。

【0063】

上記エラー検出工程Ｓ２及び訂正工程Ｓ３は汎用性のある汎用型情報処理装置を用いて実行される。例えば、パーソナルコンピュータ、スーパーコンピュータ、マイクロコンピュータ等のマシンは汎用型情報処理装置の一例である。最適化工程Ｓ１とエラー検出工程Ｓ２の間において、イジングマシンは最適化工程Ｓ１で求めた表現ビットと余剰ビットの値を汎用型情報処理装置に送り、汎用型情報処理装置はイジングマシンより送られてきた表現ビットと余剰ビットの値を用いてエラー検出工程Ｓ２以降を実行する。

【0064】

また最適化工程Ｓ１は上記汎用型情報処理装置によって実行してもよい。

【0065】

情報処理装置（アニーリングマシン）は、量子ゲート型の計算機でもよい。例えばＱＡＱＡ（Quantum Approximate Optimization Algorithm）を用いればイジングモデルやＱＵＢＯを量子ゲート型計算機で計算することができる。

【0066】

情報処理装置は、最適化プログラムに基づいて上記の情報処理を行う。

【0067】

最適化プログラムは、最適化工程Ｓ１を行う。検出プログラムは、エラー検出工程Ｓ２を行う。訂正プログラムは、訂正工程Ｓ３を行う。

【0068】

本実施形態の計算プログラム及び情報処理装置は、第１余剰ビット２１を用いてエラーを検出でき、第２余剰ビット２２を用いてエラーを訂正でき、適切な最適解を求めることができる。

【0069】

以上、本発明の実施形態について図面を参照して詳述したが、各実施形態における各構成及びそれらの組み合わせ等は一例であり、本発明の趣旨から逸脱しない範囲内で、構成の付加、省略、置換、及びその他の変更が可能である。

【0070】

例えば、上記の実施形態では、表現ビット１０、第１余剰ビット２１及び第２余剰ビット２２の間に、それぞれの値が一致するというルールが付与されているが、これらの間に付与するルールは当該ルールに限られない。

【0071】

図８は、図４に示す２進数表現の場合において、第１余剰ビット及び第２余剰ビットまで含めて選択肢を表示した場合の別の例である。図８では、表現ビット１０の値と、第１余剰ビット２１及び第２余剰ビット２２のそれぞれの値とが異なるというルールを付与している。

【0072】

この場合は、第１余剰ビット２１の変数ｙ_１１～ｙ_５１と、結合する表現ビット１０の変数ｘ_１～ｘ_５とが一致する場合にエラーが生じていると判断し、一致しない場合にエラーが生じていないと判断する。また第１余剰ビット２１の変数ｙ_１１～ｙ_５１と第２余剰ビット２２の変数ｙ_１２～ｙ_５２とが一致する場合は、表現ビット１０にエラーが生じていると判断でき、エラーが生じている箇所を特定できる。

【0073】

この他、表現ビット１０と第１余剰ビット２１との間にこれらの値が一致するというルールを付与し、表現ビット１０と第２余剰ビット２２との間にこれらの値が不一致となるというルールを付与してもよい。またそれぞれの間に、これと逆のルールを付与してもよい。

【0074】

また図２では、第１余剰ビット２１と第２余剰ビット２２のそれぞれが、表現ビット１０と結合している場合を示したが、第２余剰ビット２２は第１余剰ビット２１と結合していてもよい。図９に示す計算モデル１０１は、本実施形態に係る計算モデルの変形例である。

【0075】

図９に示す第２余剰ビット２２は、例えば、第１余剰ビット２１と結合する。第２余剰ビット２２の変数ｙ_１２～ｙ_５２は、結合する第１余剰ビット２１の変数ｙ_１１～ｙ_５１との間に一定のルールを有する。一定のルールは、第１余剰ビット２１と第２余剰ビット２２との間の強制力Ｆを設定することで、エネルギー関数に組み込むことができる。

【0076】

また図１０に示すように、計算モデル１０２は第２余剰ビット２２を有さなくてもよい。図１０に示す計算モデル１０２は、本実施形態に係る計算モデルの変形例である。計算モデル１０２は、第１余剰ビット２１を有するため、エラーの検出を行うことができる。計算モデル１０２は、エラーの訂正を行うことはできないが、エラーの訂正を別手段で行ったり、エラーが検出された場合に演算を初期化する等の規定をすれば、計算モデル１０２がエラーを訂正する機能を有さなくてもよい。

【0077】

上記実施形態及び変形例の特徴的な構成はそれぞれ適宜組み合わせることができる。

【符号の説明】

【0078】

１０…表現ビット
２１…第１余剰ビット
２２…第２余剰ビット
１００、１０１、１０２…計算モデル
Ｓ１…最適化工程
Ｓ２…エラー検出工程
Ｓ３…訂正工程
Ｓ４…再演算工程
ｘ_１～ｘ_５、ｙ_１１～ｙ_５１、ｙ_１２～ｙ_５２ 変数

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】