特許 7620027 半導体製造を用いて微細加工された内部を有する筐体を備えたフィルタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-14

(45)【発行日】2025-01-22

(54)【発明の名称】半導体製造を用いて微細加工された内部を有する筐体を備えたフィルタ

(51)【国際特許分類】

   H01P 1/203 20060101AFI20250115BHJP

   H01P 11/00 20060101ALI20250115BHJP

   H01L 23/02 20060101ALI20250115BHJP

【ＦＩ】

H01P1/203

H01P11/00 300

H01L23/02 C

H01L23/02 H

【請求項の数】 15

(21)【出願番号】P 2022562241

(86)(22)【出願日】2021-01-27

(65)【公表番号】

(43)【公表日】2023-06-08

(86)【国際出願番号】 US2021015211

(87)【国際公開番号】W WO2021221744

(87)【国際公開日】2021-11-04

【審査請求日】2023-12-04

(31)【優先権主張番号】16/860,642

(32)【優先日】2020-04-28

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】520128820

【氏名又は名称】ノースロップ グラマン システムズ コーポレーション

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】カンキー、エリザベス ティー．

(72)【発明者】

【氏名】デューン、ダー－ウェイ

(72)【発明者】

【氏名】フェリゾビッチ、ディーノ

(72)【発明者】

【氏名】チャン、チュンポー

(72)【発明者】

【氏名】ツァイ、グレタ、エス．

(72)【発明者】

【氏名】シャウ、ミン－チョン

(72)【発明者】

【氏名】シェレル、ダニエル、アール．

(72)【発明者】

【氏名】ローデン、マーティン、イー．

【審査官】麻生 哲朗

(56)【参考文献】

【文献】米国特許出願公開第２００９／０１２８２６３（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０１４２５７８８（ＣＮ，Ａ）

【文献】特開２００７－２１４６５５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｐ １／２０３

Ｈ０１Ｐ １１／００

Ｈ０１Ｌ ２３／０２

(57)【特許請求の範囲】

【請求項1】

実質的に平坦な誘電体の基板と、
周波数選択回路及び基準接地として機能し、前記基板の２つの主面のうちの少なくとも１つに配置された金属配線と、
前記基準接地として機能する前記基板の前記２つの主面のうちの少なくとも１つに配置された他の金属配線と、
少なくとも１つの内部凹部と、前記基板に平行な実質的に平坦な第１端部領域を含む外向きに延びる周壁と、を有する底部筐体であって、実質的な平坦端部領域を含む前記底部筐体の全ての内部表面、及び前記少なくとも１つの内部凹部は、堆積された金属コーティングを有し、前記実質的に平坦な第１端部領域は、前記基準接地として機能する基板の一方の主面上の金属配線と位置合わせされる、前記底部筐体と、
少なくとも１つの内部凹部と、前記基板に平行な実質的に平坦な第２端部領域を含む外向きに延びる周壁と、を有する上部筐体であって、前記実質的に平坦な第２端部領域は、前記基板の一方の主面上の電気的接地として機能する金属配線と位置合わせされ、前記上部筐体の実質的に平坦な端部領域を含む前記上部筐体の全ての内部表面、及び前記少なくとも１つの内部凹部は、堆積された金属コーティングを有する、前記上部筐体と、
前記実質的に平坦な第１及び第２の端部領域から外向きに延在する複数の金属接合バンプであって、前記底部筐体及び前記上部筐体の堆積された金属コーティングと共通の基準接地を確立するために、前記底部筐体と前記上部筐体との前記複数の金属接合バンプは、一方の主面及び他方の主面上の各々の基準接地金属配線と係合して、金属－金属導電性結合を形成する、前記複数の金属接合バンプと
を備える、半導体技術を用いて実装されたマイクロ波及びミリ波フィルタ。

【請求項2】

前記基板は、炭化ケイ素であり、前記堆積された金属コーティングは、金である、請求項１に記載のフィルタ。

【請求項3】

前記底部筐体及び前記上部筐体の内部の各々の第１及び第２の長手方向凹部を分離する長手方向中心線付近の前記底部筐体及び前記上部筐体上に突出する長手方向半島と、
をさらに備え、
前記長手方向半島は、実質的に平坦な端部領域を有し、
前記複数の金属結合バンプは、前記長手方向半島の前記実質的に平坦な端部領域から外向きに延在し、一方の主面上の前記基準接地金属配線と他方の主面上の前記基準接地金属配線とを係合して、前記長手方向半島の一方の側の周波数選択回路を、前記長手方向半島の他方の側の周波数選択回路から、電磁的に分離する、
請求項１に記載のフィルタ。

【請求項4】

両方の主面上の前記基準接地金属配線は長手方向であり、前記基板の対向する主面上にあり、
共通の基準接地を確立するために前記長手方向の前記基準接地金属配線を相互接続する近接して離間した連続する複数の貫通導電ビアを、更に備え、
前記複数のビアは、導電性の前記長手方向半島と共に、前記長手方向半島の一方の側の周波数選択回路を、前記長手方向半島の他方の側の周波数選択回路から、共通接地によって電磁的に分離する、
請求項３に記載のフィルタ。

【請求項5】

凹部の内周を画定する端部付近において前記基板内に配置された、近接して離間した連続する貫通導電性ビアの列を、さらに備える、請求項１に記載のフィルタ。

【請求項6】

前記底部筐体及び前記上部筐体の内面は、２ミクロン未満の山－谷粗さを有する堆積金属を配置するために、ウェハをマイクロ機械加工することによって形成される、請求項１に記載のフィルタ。

【請求項7】

入力信号を搬送するためのストリップ線と、前記ストリップ線と、前記入力信号を前記ストリップ線に結合するマイクロストリップとの間のインピーダンス変化を最小化するための手段とを含む前記金属配線を、さらに備える、請求項１に記載のフィルタ。

【請求項8】

各主面上に基準接地金属配線を含む基板の上に配置された周波数選択回路を有する、半導体技術を用いて実装されたマイクロ波及びミリ波フィルタのための筐体を製造するための方法であって、前記基板が２つのそのような筐体の間に挟まれ、
前記方法は、
シリコンウェハの第１表面上にフォトレジストの第１パターンを塗布することであって、前記第１パターンは、前記筐体の壁の端部を画定するシリコンウェハの領域内に配置された複数の離間した小領域であり、
前記フォトレジストの第１パターンによって保護されていないシリコンの層をエッチングすることであって、除去された層の底部の上方に立ち上がる複数の延在するバンプは、前記フォトレジストの第１パターンの領域に対応し、
前記バンプを覆うフォトレジストの第１パターンを除去し、
延在する前記バンプを含む前記シリコンウェハの表面を覆うための酸化物コーティングを堆積し、
前記酸化物コーティングの上にフォトレジストの第２パターンを塗布することであって、前記第２パターンは、前記筐体から前記壁が延在する領域を画定する領域を覆い、複数の延在する前記バンプは、前記第２パターン内に存在し、
フォトレジストの前記第２パターンによって保護されていない堆積された酸化物コーティングをエッチング除去し、
前記壁を画定する領域を覆うフォトレジストの前記第２パターンを除去し、
前記壁を画定する前記酸化物コーティングを有する領域を除いて、シリコンウェハの層をエッチング除去し、シリコンのエッチング除去層は、シリコンウェハ内に少なくとも１つの内部凹部を形成し、
前記壁及び前記バンプの端部を画定する領域からの酸化物コーティングを除去し、
スパッタリングされた金が前記壁の端部、前記壁の端部上の前記バンプ、シリコンウェハの少なくとも１つの内部凹部、及び前記壁の内側を被覆するように、前記シリコンウェハの露出面の全体を金でスパッタリングし、
スパッタリングされた金で覆われた領域を金めっきする、
工程を含む、方法。

【請求項9】

前記酸化物コーティング上にフォトレジストの第２パターンを塗布する工程は、ウェハの長手方向端部の各々の近くの２つの長手方向壁と、少なくとも１つの内部長手方向壁と、を画定するように、前記フォトレジストを塗布する、ことを含む、請求項８に記載の方法。

【請求項10】

凹部内の前記金めっきの表面は、２μｍ未満の山－谷粗さを有する、請求項８に記載の方法。

【請求項11】

前記バンプは、前記筐体の前記壁の前記端部の幅よりも小さい直径と、与えられた圧力下で前記基板上の金属配線と金属－金属導電性結合を形成するように適合された高さと、を有する、請求項８に記載の方法。

【請求項12】

前記金めっきは、少なくとも３μｍの厚さの金の層である、請求項８に記載の方法。

【請求項13】

前記バンプとバンプとの間の間隔が、使用時の最高周波数の４分の１波長の１／５未満である、請求項８に記載の方法。

【請求項14】

前記エッチングは、反応性イオンエッチングである、請求項８に記載の方法。

【請求項15】

最後の前記エッチングの工程は、深掘り反応性イオンエッチングである、請求項８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、フィルタの性能を向上させ、繰り返し性能結果をもたらす製造可能性を提供する、微細機械加工された内部から構成される筐体を有する半導体製造技術を使用して作製されるフィルタに関する。

【0002】

高周波数、即ち１ＧＨｚ以上の周波数のフィルタは、様々な材料及び技術を用いて構成されている。しかしながら、極端な温度にわたって安定である高いＱ値、及び低い入力損失を有するフィルタを生成することは、困難である。このような高周波フィルタを、ほぼ同じ性能特性を繰り返し得られるように製造可能に設計することは、さらに困難である。これらの課題を実質的に克服するフィルタ及びそのようなフィルタを作製する方法が必要とされている。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明の実施形態の目的は、これらの課題を実質的に満たすフィルタを提供することである。

【課題を解決するための手段】

【0004】

高周波フィルタを実装する例示的な半導体技術は、周波数選択回路として機能する１つの表面上に金属配線を有する誘電体基板と、基準接地とを含む。基板の他の表面上の他の金属配線もまた、基準接地を提供する。基材を包囲する底部及び上部筐体は、堆積された連続金属コーティングを有するそれぞれの内部凹部を有する。複数の金属結合バンプは、底部筐体及び上部筐体の突出壁から外向きに延在する。底部筐体及び上部筐体上のボンディングバンプは、基板のそれぞれの表面上の基準接地金属配線と係合する。印加された圧力の結果として、ボンディングバンプ及びそれぞれの基準接地金属配線は、基板貫通ビアと一緒に、基準接地金属配線と、底部筐体及び上部筐体の堆積された金属内部コーティングとの間に共通の基準接地を確立する、金属－金属導電性ボンドを形成する。

【0005】

各主面上に基準接地金属配線を含む基板上に配置された周波数選択回路を有する、半導体技術で実装された高周波フィルタのための筐体を製造するための例示的な方法が提供される。基板は、そのように製造された２つの筐体の間に挟まれて収容される。フォトレジストのドットの第１パターンが、筐体の壁の端部が形成される領域内のシリコンウェハ上に適用される。フォトレジストの第１パターンによって保護されていないシリコン層は、複数の延在するバンプを残してエッチング除去され、次いで、バンプを覆っているフォトレジストの第１のパターンが除去される。酸化物コーティングは、延長バンプを含むシリコンウェハの表面を覆うように堆積される。第２パターンのフォトレジストは、壁の端部が筐体から延在する領域、すなわち第２パターン内に存在する延在バンプを画定する領域上の酸化物コーティング上に塗布される。フォトレジストの第２パターンによって保護されていない堆積された酸化物コーティングがエッチング除去され、壁を画定する領域を覆うフォトレジストの第２パターンが除去される。シリコンウェハ層は、シリコンウェハ内に少なくとも１つの内部凹部を形成するために、壁の端部を画定する酸化物コーティングを有する領域を除いてエッチング除去される。酸化物コーティングは、壁及びバンプの端部を画定する領域から除去される。シリコンウェハの露出表面の全体は、金でスパッタリングされ、その結果、スパッタリングされた金が、壁の端部、壁の端部上のバンプ、シリコンウェハのすべての内部凹部、及び壁の内側を被覆する。スパッタリングされた金で覆われた領域は、金めっきされる。

【0006】

本発明の例示的実施形態の特徴は、説明、特許請求の範囲、及び添付の図面から明らかになるのであろう。

【図面の簡単な説明】

【0007】

【図1】本発明の実施形態によるフィルタの分解斜視図である。

【図2】要素と層との関係を示す、本発明の実施形態によるフィルタの分解図を示す。

【図3】底面メタライゼーションに対する基板の上面に配置されたメタライゼーションの上面図を示す。

【図4】上面メタライゼーションに対する基板の底面に配置されたメタライゼーションの底面図を示す。

【図5】本発明の実施形態による組み立てられたフィルタの代表的な断面図を示す。

【図6】本発明の実施形態による例示的な筐体の角の拡大図を示す。

【図7】フィルタへの、及びフィルタからの信号の結合に関連する上面メタライゼーションの拡大詳細を示す。

【図8】本発明の実施形態における、外部マイクロストリップ伝送線と懸架ストリップ線との間の高性能推移を支持する構造の分解詳細図を示す。

【図9A】例示的な筐体を製造するための処理工程を示す。

【図9B】例示的な筐体を製造するための処理工程を示す。

【図9C】例示的な筐体を製造するための処理工程を示す。

【図9D】例示的な筐体を製造するための処理工程を示す。

【図9E】例示的な筐体を製造するための処理工程を示す。

【図9F】例示的な筐体を製造するための処理工程を示す。

【図9G】例示的な筐体を製造するための処理工程を示す。

【図10】本発明の実施形態による、周波数範囲にわたる例示的フィルタの性能特性を示すグラフを示す。

【発明を実施するための形態】

【0008】

本発明の一態様は、基板を包囲するための導電性片筐体を繰り返し製造することに関連する困難を認識することにあり、この筐体は、境界面周辺部の全体に沿った、ならびに凹部の内壁における電流のための有効な接地構造を提供することができる。このような困難を認識すると、組み立てられた筐体の周囲に効果的な連続的な接地構造を提供するために、ならびに上部及び下部の金属化接地配線を連結するために、確実かつ繰り返し製造することができる筐体設計が生じる。これらの困難を克服することに関する詳細は、以下の説明を考慮して当業者によって認識されるのであろう。

【0009】

ダイプレクサの例示的な実施形態は、本発明の実施形態に関連する特徴及び改善を伝えるための例として使用される。ダイプレクサは、単一の入力における入力信号を２つの別個の出力に分離するフィルタの１つのタイプとして機能し、一方の出力は第１周波数範囲内の周波数を有する入力信号を含み、他方の出力は第２周波数範囲内の周波数を有する入力信号を含み、第１及び第２の周波数範囲は異なる。本明細書で使用するとき、「フィルタ」は、筐体内に配置することができる基板上に配置するのに適したＲＦ、マイクロ波、又はミリメートル波方式の任意のタイプの周波数選択回路を指すために利用される。例えば、フィルタは、ダイプレクサ、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、多機能フィルタ、マルチバンドフィルタ、電力分割器／コンバイナ、共振器、カプラ、スパイラル／コイル／トロイドインダクタ、金属－絶縁体－金属（ＭＩＭ）キャパシタ、相互嵌合キャパシタ、垂直（すなわち、バイア間）キャパシタ、バランス、減衰器、位相シフタ、任意の層間遷移、同じ層間タイプからラインタイプへの遷移などを含むことができるが、これらに限定されない。

【0010】

図１は、底部筐体１０５と上部筐体１１０とからなる２片筐体を有するフィルタ、即ちダイプレクサの例示的な実施形態１００を示す。実質的に平坦な基板１１５は、動作準備完了組立において、底部筐体１０５と上部筐体１１０との間に挟まれるように封入されるようにサイズ決めされる。基板１１５は、上部メタライゼーション１２５を支持する上面１２０と、下部メタライゼーション１３５を支持する底面１３０とを有する。入力ポート１４０は、１つの周波数範囲の信号を出力ポート１４５にルーティングする周波数選択回路を有する入力信号を受信し、別の周波数範囲の周波数は、出力ポート１５０にルーティングされる。底部筐体１０５は、出力ポート１４５に関連する凹部領域１６０と、出力ポート１５０に関連する凹部領域１６５とを分離する長手方向中心半島１５５によって部分的に分割される内部凹部領域を含む。底部筐体１０５及び半島１５５の上面の両方の上側周面は、基準接地（電位）を表す。上部筐体１１０は、組み立てられた位置で入力ポート１４０に隣接して配置される切り欠き部分１７０を除いて、底部筐体と実質的に同様である。切り欠き部１７０は、基板１１５上の入力ポート１４０に機械的支持を提供することによって、外部プローブ又はラインによる入力信号の結合を容易にする。同様に、出力ポート１４５及び１５０に対向する上部筐体の切欠き部分は、これらのポートとの接続のためのクリアランスを容易にする。組み立てられると、半島１５５は、一方の表面上の基板１１５に係合し、上部筐体上の対応する半島は、半島１５５に対向するように他方の表面上の基板１１５に係合し、基板貫通ビアによって相互接続されると、２つの対向する半島によって分離された２つの平行な凹部を形成する。２つの半島及び基板貫通ビアによって形成される接地構造は、この例示的なフィルタにおいて、２つの凹状凹部（「チャネル」）の間のマイクロ波分離壁として機能する。なお、半島は、カバーの内壁である。カバーは、半島に加えて「島」を有することもできる。カバーの内側表面及び突出表面が金属化されるとき、島及び半島も同様に同時に金属化される。それらは、典型的には絶縁、デモデリング、フィールドシェーピング、及びインピーダンス制御の目的のために、「内側」内壁を提供する。アイランド及び半島によって寄与されるものを含む内壁、凹部表面、突出表面、ならびに両方のカバー及び基板貫通ビアの接合バンプは、すべて接地基準構造の一部であることに留意されたい。これらは、組み立てられると、密閉されたストリップ線回路のために、単一に接続された接地構造、又は「ファラデーケージ」を形成する。島及び半島は任意の異なる輪郭付けされた周辺部を有することができ、これは、製造技術に困難を提示しない。

【0011】

例示的な分波器１００は、第の経路に沿って０．５ＧＨｚから１０ＧＨｚの間の周波数を有する入力ポート１４０における入力信号を、第１出力１４５にルーティングする一方で、第２経路に沿って１１ＧＨｚから２０ＧＨｚの間の入力信号を第２出力１５０に分離するように設計される。第１及び第２経路に関連する回路は、それぞれの第１及び第２出力に結合されるべき信号に対して低い挿入損失を提供し、一方、それぞれの経路を通して結合されることが望まれない他の信号に対して実質的に高いインピーダンスを提供する。そのような周波数において、例示的な回路は、周波数選択を提供するために、キャパシタ、インダクタ、及び伝送線の等価物として機能するそれぞれの金属化配線によって実装される。

【0012】

図２は、例示的なフィルタ（ダイプレクサ）２００の代表的な分解図を示しており、図１に記載された要素は、同じ参照番号によって示され、識別されている。底部層２０５及び上部層２１０は、それぞれ、底部筐体１０５及び上部筐体１１０の内面上に堆積された導電性金属層を表す。底部層２０５の長手方向周端部２１５及び上部層２１０の長手方向周端部２２０は、それぞれ、底部筐体１０５及び上部筐体１１０の内面の長手方向端部まで延在する。同様に、底部メタライゼーション１３５の長手方向周辺部２２５及び上部メタライゼーション１２５の長手方向周辺部２３０は、それぞれ、底部筐体１０５及び上部筐体１１０の内部表面の長手方向端部まで延在する。基板上の下部及び上部メタライゼーション層１３５及び１２５の周辺部２２５及び２３０は、基準接地が望まれるメタライゼーションを表す。上部メタライゼーション層は、また、基準接地に対して入力信号を伝送する信号配線１２６を含む。基板１２０の長手方向周辺部に沿った複数の金属化貫通ビア２４０は、嵌合する底部及び上部金属化層１３５及び１２５のそれぞれの嵌合領域間の有効な接地接続を提供する。効果的なグラウンドを確立するために、ビア２４０は、その凹部の共振周波数のエネルギーが凹部内に結合されるときに周囲のビアによって形成される空の空間（「凹部」）内で生じる望ましくない電磁共鳴でモード化を防止するために、考慮中の電磁周波数に対して適切な間隔であるべきである。典型的には、ビア間隔が考慮中の最高周波数の１／４波長（波長の１／４）のわずかな割合、例えば１／５～１／１０以下であるように選択される。例えば、２０ＧＨｚ未満の周波数でのモード化を防止するためには、７５０μｍ～３７５μｍの間隔で十分である。効果的な接地を強化するために、ビア２４０は、基板１２０の内部に配置され、底部金属層１３５の接地金属化の内部端部の近くに係合し、上部金属層１２５上の対向する接地領域とも係合する。底部堆積金属層２０５は、底部筐体１０５の内面内で連続している。即ち、連続的に堆積された金属層が、上面１０６、内部空間を画定する内部凹部の頂部１０７、及び表面１０６と１０７との間の実質的に垂直な側壁１０８上に存在する。上部堆積金属層２１０も、下部堆積金属層について同様に説明したように連続している。底部筐体１０５は、側壁に垂直な２つの長手方向側壁１０４及び２つの端壁１０３を含む。上部筐体１１０は、側壁１１１に垂直な２つの長手方向側壁１１１及び２つの端壁１１２を含む。図示のダイプレクサの例では、端壁１１２の開口部分１１３が主内部凹部に隣接するように、端壁の外側端部から実質的に垂直に内部に戻るように延在する。

【0013】

図３及び図４は、基板の上部及び下部にそれぞれ配置された金属被覆の上面３００及び底面４００の図を示す。組み立てられると、半島１５５は、一方の表面上の基板１１５上の接地金属被覆と係合し、上部筐体上の対応する半島は、半島１５５に対向するように、他方の表面上の基板１１５上の接地金属被覆と係合し、基板貫通ビアによって相互接続されると、２つの対向する半島によって分離された２つの平行な凹部を形成する。図４に見られるような図は、図３に示されるような図が長手方向に１８０°回転された状態の、基板の底面上の金属化の底面図を示す。接地電位半絶縁体３０５は、下部金属層上の接地電位半絶縁体４０５の真上の上部金属層上に位置する。上部金属層内の複数の貫通ビア３１０は、下部金属層内の貫通ビア４１０に対応し、それと実質的に同一であり、上部金属層と下部金属層との間の基板を通る接続を確立する。複数のビアは、上側の金属半島層と下部金属半島層との間に共通の接地電位を確立するために、上側の金属半島及び下部金属半島の幅及び長さに沿ってすべて延在する。接地電位のＵ字形金属ループ３１５は、入力ポート１４０の周りに延在し、それを完全に囲む。同様に、接地電位のＵ字型金属ループ３２０及び３２５も、それぞれ出力ポート１４５及び１５０を囲む。このＵ字形ループは、プローブと基板との間の空間における波漏れを所望の方向とは反対方向に（吊り下げられたストリップ線に）最小化するのに役立つ例示的なフィルタのプローブ－マイクロストリップ－ストリップ線の遷移における特徴である。他の移行設計、例えば、リボン接合又は二重目的（プロービング及びリボン接合）では、そのような接地ループを利用することは必要でなく、又は好ましくない場合があることに留意されたい。この接地ループはプローブ測定のための高性能広帯域遷移を強化するが、現在のサスペンドストリップ線技術の必要な特徴ではない。

【0014】

図３に示されるような配線によって実装される回路の一般的な説明が提供される。しかしながら、当業者は、この説明が特定の例示的なダイプレクサに当てはまり、様々な他のタイプのフィルタ要素を基板上に展開して、伝送線、誘導性構成要素、容量性構成要素、分散構成要素、及び結合構成要素を含む周波数選択回路を提供できることを理解するのであろう。そのような構成要素は、様々な機能を提供するように設計することができ、例えば、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ及びノッチフィルタなどがあり、複数の入力ポート及び／又は出力ポートを含むことができる。加えて、能動回路素子、例えば、トランジスタ、ＩＣなども、筐体内に収容された支持基板上に配置することができる。入力移行部３５０は、図７に示されるようなプローブとストリップ線３５５との間に含まれるマイクロストリップ間の広い帯域幅適応を容易にする。マイクロストリップ及びストリップ線の両方が５０オームの伝送インピーダンスを有する場合、代表的なマイクロストリップは、約３ミルの中心線導体幅を有するが、吊り下げられたストリップ線３５５は６０ミルである。加えて、マイクロストリップ内の電磁場は、主にマイクロストリップ線の下に含まれ、一方、吊り下げられたストリップ線３５５内の電磁場は、信号金属配線からカバーの内壁まで、伝播方向を横切る全ての方向に広がる。移行部３５０は、基板の底部上のくさび形の金属被覆と、隣接するカバー内の輪郭付けされた金属ライニングとを使用して、狭く閉じ込められたマイクロストリップモードから、短距離で、吊り下げられたストリップ線の実質的に大きな凹部へと場を扇形に広げるのを助ける。開口部１１３のサイズまでの規則的なチャネル幅からの筐体のテーパは、高性能広帯域遷移のためにフィールドを広げるのを助けるのと同じ目的のために、くさび形の金属化と共に機能するように設計される。また、ネックダウンマッチングセクション（図７の狭められたセクションを参照）及びプローブパッドの後ろのテールエンドセクションも、４０ＧＨｚまでの広帯域性能を達成するのに役立つ。領域３６０は、入力信号が伝送線３５５によって、上部及び下部周波数選択回路にそれぞれ結合された２つの伝送線に結合される、共通信号接合を表す。要素３６０、３６５は、同様に、ノッチ周波数応答を提供するための同調に関連するオープンスタブ伝送線として機能する。要素３７０は、接続伝送線を表す。伝送線３５５及び半島３０５の上に存在する回路素子は結合して、低域通過フィルタの周波数応答を提供し、例えば、０．５ＧＨｚ～１０ＧＨｚの信号は、低減衰で通過され、一方、より高い周波数を有する信号は実質的に減衰を被り、すなわち、高インピーダンスのためにチャネルの開始時に遮断／反射される。要素３７５は、帯域通過周波数応答を提供する結合線を表す。伝送線３５５及び半島３０５の下に存在する回路素子は結合して、帯域通過フィルタの周波数応答を提供し、例えば、１１ＧＨｚ～２０ＧＨｚ内の信号は、帯域通過周波数範囲内に入り、低減衰と結合され、一方、範囲外の周波数、すなわち、０。５ＧＨｚ～１０ＧＨｚ信号は実質的に減衰され、すなわち、高インピーダンスのためにチャネルの開始時に遮断／反射される。

【0015】

図４に見られるように、底部メタライゼーションにおけるビアは、Ｕ字形接地ループに接続して、２つの金属層間の有効接地を強化する。上部凹部３３０は、出力ポート１４５への選択的周波数回路として機能する、上部金属層内に配置された複数の金属配線１２６を含み、選択的周波数回路は、０．５ＧＨｚ～１０ＧＨｚの間の信号に低減衰を提供する一方で、１１ＧＨｚ～２０ＧＨｚの間の信号に高インピーダンス及び実質的な除去を提供する。同様に、底部凹部３３５は、上部金属層内に配置された複数の金属配線１２６を含み、これは、出力ポート１５０への選択的周波数回路を形成するように機能し、選択的周波数回路は、０．５ＧＨｚ～１０ＧＨｚの間の信号に高インピーダンス及び実質的な減衰を提供し、１１ＧＨｚ～２０ＧＨｚの間の信号に低減衰を提供する。好ましくは、基板コアが炭化ケイ素であり、その上に高精度金属化が配置され、同じ製造を使用して製造することができるウェハ貫通ビアが窒化ガリウム（ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）製造に使用される。

【0016】

図５は、本発明の実施形態による組み立てられたフィルタの代表的な横断面を示し、この断面は、半島１５５が存在しない組み立てられたフィルタ上の位置で取られている。底部筐体１０５及び上部筐体１１０は、内面２０５及び２１０がめっきされた金ライニングを備えるシリコンから作製されてもよい。底部筐体及び上部筐体の金めっき表面は、それぞれ、底部メタライゼーション１３５及び上部メタライゼーション１２５に係合する。基板を貫通する導電性ビア２４０は、底部筐体及び上部筐体の金めっき凹部と、接地電位となるべき上部及び下部金属層とを相互接続する連続的な接地接続を提供する。基板１２０は、好ましくは温度の変化に伴う周波数応答の変動を最小限に抑えるために、温度とともにほとんど変化しない特性を有する炭化ケイ素又は別の材料である。低損失材料（空気、炭化ケイ素）で充填された大きな断面を有する吊り下げられたストリップ線回路は非常に高いＱを容易にし、鋭いバンド端部及び拒絶ロールオフを有する低損失フィルタを可能にする。

【0017】

図６は、垂直側壁上に配置された金属めっき２０５を有する底部筐体１０５の代表的な拡大コーナ、ならびに上向きの平面を示す。結合バンプ６０５は、周縁に沿って、かつ内部半島に沿って、上向き平面から概ね垂直かつ外向きに延在する。ボンディングバンプ６０５は、底部筐体の全周に沿って間隔を空けて配置され、組み立てられた位置で底部メタライゼーション１３５と係合する。また、ボンディングバンプは、底部筐体の半島１５５に沿って延在し、組み立てられた位置で底部金属被覆４０５と係合する。同様に、ボンディングバンプは、上部筐体の下向き平面から垂直かつ外向きに延在し、接地メタライゼーション１２５及び接地半島メタライゼーション３０５に係合する。この例ではボンディングバンプが基板上ではなく筐体上に形成されるが（又は基板上のメタライゼーション）、ボンディングバンプは、基板１１５の両側に形成される可能性がある。ボンディングプロセスは、好ましくは、金めっきされたボンディングバンプを基板上の金めっきされたメタライゼーション表面にボンディングするために、ＳＥＴによって製造されたＦＣ－３００などのツールを使用する、高精度の熱圧縮ボンディングを使用する。ボンディングバンプが基板上に配置された場合、ボンディングされる第２の側ははるかに高い密度のバンプを有することになり、その結果、底部筐体及び上部筐体の他方に使用される基板の他方の側の対向するボンディングバンプは、第１の筐体を基板にボンディングするために圧力を加えるプロセス中に押しつぶされないことになる。

【0018】

図７は、フィルタとの間で信号を結合するために使用されるポート１４０、１４５及び１５０に関連する上面メタライゼーションの拡大された詳細７００を示す。これらの３つのポートは、プローブ測定用に設計されている。一例として、ポート１４０は、入力信号を結合するために使用される接地信号接地ポートである。この詳細に見られるように、Ｕ字形接地メタライゼーション３１５は、入力ポート中心導体１４０を連続的な２７０°の囲いを提供する。この例では、外部プローブ又は相互接続７０５が入力ポート中心導体１４０と係合するように配置された中心金属導体（フィンガ）７１０を含み、Ｕ字形接地金属被覆３１５の対向する脚と係合するように配置された中心フィンガ７１０の両側に２つの対向する金属フィンガ７１５を含む。ポートのこの構造は、近接しているインダクタンス及びキャパシタンスなどの必要な補償特徴を提供し、それは、プローブ内の場の、基板上の信号搬送配線上の場への滑らかな遷移を可能にし、したがって、プローブから短いマイクロストリップ（すなわち、基板の裏面上の接地金属化を伴う伝送線）及び懸架されたストリップ線への「移行部」を形成する。

【0019】

図８は、本発明の実施形態における、外部マイクロストリップ線と懸架ストリップ線との間のコンパクトで高性能の広帯域遷移を支持する構造の分解詳細図を示す。プローブ先端の磁界は、信号ピンと接地ピンとの間に水平方向にある。プローブランディングからの圧力を受けるために、下部カバーはこの領域に掘削を有してはならず、したがって、マイクロストリップタイプの伝送線、すなわち基板の裏面に金属化（接地）を有するものがプローブランディング領域の近くで使用されなければならない。ビア２４０及び接地ループ３１５は、マイクロストリップ配線の下の本質的に垂直な磁場に対して、プローブ先端における本質的に水平な磁場を「折り畳む」又は「曲げる」のを助ける。プローブパッド１４０及びテールエンド片８１０の隣のネックダウン８０５は、両方とも、広帯域性能のためのインピーダンス整合を助ける特徴である。次に、マイクロストリップとストリップ線との間の接合部であり、マイクロストリップ配線の下に集中する本質的に垂直な磁場は、マイクロストリップよりも一桁大きい断面を有する吊り下げられたストリップ線内の全ての方向（下向き、上向き、横向きなど）に扇形に広がらなければならない。このフィールドファンアウトは、次の機能によって支援される。基板の裏面上のウェッジ形金属被覆８１５は、集中マイクロストリップ場が徐々に緩み、ストリップ線内はるかに大きな接地構造への接続を形成することを可能にする「ダイビングボード」と見なすことができる。上部カバー及び下部カバーの両方のテーパはマイクロストリップストリップ線接合部付近の近接した着地表面を磁力線に提供し、着地磁場を、それが完全なチャネル寸法を満たすまで、より大きな断面に徐々に拡張する。プローブからマイクロストリップへの遷移とマイクロストリップからストリップ線への遷移との間の距離が小さく、したがって強い相互作用のために、これらは単一の遷移、すなわちプローブからマイクロストリップ－ストリップ線への遷移として見られ、設計されるべきであることに留意されたい。リボン接合又はリボン接合及びプロービングなどの実用的な目的のために、他の遷移も設計されている。これらの移行部は異なる寸法を有する可能性があるし、又は接地ビア構成を有する可能性がある。しかし、ウェッジ及びテーパ状の地面のような必須の磁場曲げ／拡張特徴は、依然として非常に効果的である。

【0020】

図９Ａ～図９Ｇは、本発明の一実施形態による、フィルタに関連する例示的な筐体を製造するための処理工程を示す。この例では、底部筐体１０５の例示的な断面が、半島壁１５５が見える位置で示されている。図９Ａでは、プロセスが、比較的厚いシリコンウェハ９００、例えば１ｍｍで始まる。図９Ｂに示す次の工程では、シリコンウェハ９００の上面をフォトレジストでパターニングし、反応性イオンエッチング（ＲＩＥ）を用いて、除去すべきシリコンの領域をマイクロマシン加工し、すなわち、外側に延在するボンディングバンプ９０５を残す。「マイクロマシニング」とは、半導体エッチングと、それに続く金属層の堆積によって、寸法的に正確で滑らかな表面を作り出すことを指す。図９Ｃに示される次の工程では、フォトレジストが除去され、酸化物層９１０がシリコンエッチング中の完全な侵食に耐えるのに十分な厚さで堆積される。次に、図９Ｄに示すように、フォトレジストパターン９１５を適用して、３つの壁９１７になるものを作り出し、ＲＩＥを使用して、フォトレジストによって保護されていない酸化物９１０をエッチング除去する。図９Ｅに示されるように、図９Ｄに示されるフォトレジスト９１５が除去され、筐体内に内部凹部９１８を形成するシリコンの領域を除去するために深いＲＩＥエッチングが使用される。図９Ｆでは、酸化物９１０が除去され、長手方向端部に沿った２つの長手方向壁９２０と、２つの分離された長手方向凹部９３２、９３３を形成する中央の長手方向半島壁９２５とが現れる。凹部は、例示的なダイプレクサの実施形態では、１５ミルの深さまでエッチングされた、最大約４０ミルの深さであってもよい。これに続いて、壁の関連する端部、ボンディングバンプ、垂直壁、及び平面凹部を含む、露出した上向き表面のすべてにわたって、金９３０の相対的に薄い層をスパッタリングする。したがって、壁９２０及び９２５の露出した端部、ならびに接合バンプ及びリセス領域はすべて、金でスパッタリングされる。図９Ｇに示されるような最終工程において、金で先にスパッタリングされた領域の全てが、今度は金のより厚い層でめっきされる。この例では、ボンディングバンプが２５μｍの直径、１．６μｍのバンプ高さを有し、好ましくは２００μｍの距離だけ離間される。通常、最大間隔は約４分の１波長であるが、実現可能であれば、１０分の１波長が好ましい。

【0021】

マイクロマシニングによって達成される筐体の内部凹部及び内部表面の優れた寸法精度、及び表面平滑性は、再現性の高い特性及び性能を有し、電気損失が低いフィルタを製造する能力にとって重要である。機械加工、ＥＤＭ、エレクトロフォームなどの従来の機械的製造技術によって製造された筐体は、０．２ミル～１ミルの範囲の公差を有し、これは、本明細書に記載される半導体技術によって提供される精度よりも１～２桁大きい。加えて、機械加工からの表面粗さは、典型的には、半導体技術によって達成される粗さの５倍であり得、これは追加のＲＦ信号損失をもたらす。例えば、例示的な筐体内の微細加工された内面は、約９．４μｍの山－谷粗さを有する機械加工された銅ハウジングと比較して、２μｍ未満、すなわち１．３μｍの山－谷粗さを有する。これは、滑らかさの７倍を超える改善を提供する。

【0022】

導電性エポキシペーストは、シリコンとＳｉＣとの組み立てを達成するために利用することができるが、導電性ペーストはしみ出し、厚さのばらつき、空隙、及び電気的接触不良など、並びに配置精度に関して、制御するのがより困難な技術を提供する。

【0023】

ビアに関しては、基板上の対向する表面上の接地金属化を接続する直径５０μｍの金属化されたウェハ貫通ビアが高分離電磁ビアフェンスを形成するために使用される。シミュレーションは、ビアが最小１００μｍピッチで離間されたときに、１００ＧＨｚまでの高い絶縁を提供するために使用され得ることを示した。ビアフェンス及び金めっきされたシリコン筐体壁は、２つの分離された周波数回路の個々の要素がクロスカップリングを最小限に抑えるために、それら自体の電磁的にシールドされた凹部に効果的に入れられることを可能にする。ウェハ貫通ビアは、上部筐体と底部筐体との間のＲＦ帰還電流のための実質的に連続的な接地導通を促進し、製造後のフィルタのプローブ試験を可能にする。金めっきされたシリコン筐体壁及びビアフェンスによって形成される「壁」は、チャネルを分離するために使用され得るだけでなく、個々のフィルタ要素を分離するためにも使用され得ることに留意されたい。従来のオープンフェイス印刷されたフィルタ設計は、フィルタ要素間の近接結合が推測を行い、フィルタの幾何学的形状を微調整する際に繰り返されるシミュレーションサイクルを避けられないので、設計サイクルが長くなることが多い。個々のフィルタ要素間の分離は、このような望ましくないクロスカップリングを排除し、したがって、迅速な開発及びコンパクトなレイアウトを可能にする。

【0024】

表１に見られるように、厳しい製造公差は、特に厳しいカットオフ仕様、高いアイソレーション要件、及び高度に再現可能な性能を必要とするフィルタの場合、初回パスでの成功及び製造再現性を設計するために重要である。

【表1】

【0025】

図１０は、例示的なフィルタ（ダイプレクサ）の周波数範囲にわたる性能特性を示すグラフを示す。このグラフは、対象となる例示的な周波数、すなわち０．５ＧＨｚ～２５ＧＨｚの周波数に対するｄＢとしてプロットされる。線１００５は、０．５ＧＨｚと１０ＧＨｚとの間の入力信号に対して非常に低い損失を示す出力ポート１４５からの信号に関連する出力特性を表し、約１１ＧＨｚでの減衰の急激な増加により、約１２ＧＨｚから２４ＧＨｚまでの約５０ｄＢの減衰をもたらす。線１０１０は、ＡＮＳＹＳ社の有限要素周波数領域解析ツール「ＨＦＳＳ」を使用して、出力ポート１４５における信号の投影特性を表す。投影された特性と実際の測定された特性との間に極めて密接な対応が存在することは明らかであろう。これは、上述の厳しい製造公差に起因する。線１０１５は、約１０ＧＨｚ～０．５ＧＨｚから少なくとも３０ｄＢ（及び減少する周波数でより大きい）の減衰をもたらし、約１１ＧＨｚでの急激な増加を伴う、１１ＧＨｚ～２０ＧＨｚの間の信号に対する非常に低い損失を示す、出力ポート１５０からの信号に関連する出力特性を表す。線１０２０は、上記と同じＨＦＳＳモデルを使用する出力ポート１５０における信号の投影特性を表す。ここでも、計画された特性と実際の測定された特性との間に極めて密接な対応が存在することが明らかであろう。モデル解析によって計画された特性と、製造の第１のパス上の製造されたダイプレクサの実際の測定された特性との間の密接な対応は、優れた設計及び製造技術を表す。また、１回目の通過で作製したダイプレクサのユニット間のばらつきもすばらしく、８個中７個の作製したユニットがほぼ同一の性能を示した。

【0026】

本明細書では本発明の例示的な実装形態を詳細に図示し説明したが、本発明の趣旨から逸脱することなく様々な修正、追加、置換などを行うことができることが当業者には明らかであろう。例えば、段落［００１８］に記載されたものを含む他のマイクロ波回路を実現することができる。シリコン凹部は、異なる高さとすることができ、ボンディングバンプは、インジウム－金もしくは金－スズ、又は銅ピラーボンディングなどの共晶ボンディングを含む、様々なチップ及びウェハボンディング技術を使用して作製することができる。ボンディングバンプはシリコンの代わりに基板１１５上に作製することができ、アセンブリは、より小さいフィルタサイズのブロックではなく、ウェハ全体としてボンディングすることができる。凹部の高さは、シリコンエッチングツールの製造能力によってのみ制限される。２つの異なるエッチング深さを有するシリコン凹部が可能であり、テラヘルツ導波路デバイスにおいて使用され得、本明細書に記載されるタイプのフィルタにおいて使用され得る。基板１１５は、ウェハを貫通する導電性ビアが存在する限り、５ミル厚のアルミナなどの別の材料から作製することができる。

【0027】

本発明の範囲は、以下の特許請求の範囲において定義される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図9C】

【図9D】

【図9E】

【図9F】

【図9G】

【図10】