特許 7620032 表示パネル、タイリング表示モジュール及びタイリング表示モジュールの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-14

(45)【発行日】2025-01-22

(54)【発明の名称】表示パネル、タイリング表示モジュール及びタイリング表示モジュールの製造方法

(51)【国際特許分類】

   G09F 9/40 20060101AFI20250115BHJP

   G09F 9/33 20060101ALI20250115BHJP

   G09F 9/00 20060101ALI20250115BHJP

   H04N 5/66 20060101ALI20250115BHJP

【ＦＩ】

G09F9/40 301

G09F9/33

G09F9/00 338

H04N5/66 103

【請求項の数】 12

(21)【出願番号】P 2022572459

(86)(22)【出願日】2022-08-08

(65)【公表番号】

(43)【公表日】2024-08-29

(86)【国際出願番号】 CN2022110757

(87)【国際公開番号】W WO2024016394

(87)【国際公開日】2024-01-25

【審査請求日】2022-11-24

(31)【優先権主張番号】202210843822.0

(32)【優先日】2022-07-18

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】519182202

【氏名又は名称】深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】李 柱輝

(72)【発明者】

【氏名】李 燕芬

【審査官】小野 博之

(56)【参考文献】

【文献】特開２０１３－０８９４７５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２１／０２１７３５３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２１／０３２７８５７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２２／００５２０３０（ＵＳ，Ａ１）

【文献】中国特許出願公開第１１４１４１１５６（ＣＮ，Ａ）

【文献】中国特許出願公開第１１２９９１９６４（ＣＮ，Ａ）

【文献】中国特許出願公開第１１４６４８９２３（ＣＮ，Ａ）

【文献】中国特許出願公開第１１４４９７１０３（ＣＮ，Ａ）

【文献】中国実用新案第２１１８５８０９５（ＣＮ，Ｕ）

【文献】中国実用新案第２１４７５２６９９（ＣＮ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／００－９／４６

Ｇ０２Ｆ １／１３－１／１４１

１／１５－１／１９

Ｈ０５Ｂ ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ ５０／００－９９／００

Ｈ０１Ｌ ３３／００－３３／６４

Ｈ０４Ｎ ５／６６－５／７４

(57)【特許請求の範囲】

【請求項1】

表示パネルであって、前記表示パネルは、第一表示領域と、第二表示領域と、を含み、前記第二表示領域は、少なくとも第一方向に沿って前記第一表示領域の周囲に設けられ、
前記表示パネルは、前記第二表示領域に設けられる複数の第一画素組と、前記第一方向に沿って延伸される複数のゲート線と、複数のデータ線と、複数の第一電源線と、複数の第二電源線とを含み、
前記第一画素組は、第一画素ユニットと、第二画素ユニットとを含み、前記第一画素ユニットは、第一駆動アセンブリと第一発光アセンブリとを含み、前記第二画素ユニットは、第二駆動アセンブリと第二発光アセンブリとを含み、
前記第一駆動アセンブリは、前記第一発光アセンブリに電気的に接続され、前記第二駆動アセンブリは、前記第二発光アセンブリに電気的に接続され、前記第一画素組において、前記第一駆動アセンブリは、前記第一方向に沿って前記第一発光アセンブリの一側に設けられ、前記第二駆動アセンブリは、前記第一方向に沿って前記第一駆動アセンブリの前記第一発光アセンブリから離れた一側に設けられ、前記第二発光アセンブリは、前記第一方向に沿って前記第二駆動アセンブリの前記第一駆動アセンブリから離れた一側に設けられ、
前記ゲート線及び前記第一電源線は、第二方向に沿って前記第一画素ユニット及び前記第二画素ユニットの相対する二つの側に設置され、前記第二電源線は、前記ゲート線の前記第一電源線に近い一側に設けられ、前記データ線は、前記第一電源線と、前記第二電源線との間に設置され、前記第一駆動アセンブリ、前記第二駆動アセンブリ、前記第一発光アセンブリ及び前記第二発光アセンブリは、前記第一電源線と、前記第二電源線との間に位置する、
表示パネル。

【請求項2】

前記第一画素組において、前記第一駆動アセンブリと、前記第二駆動アセンブリとは、軸対称に設けられ、且つ前記第一駆動アセンブリと、前記第二駆動アセンブリとの構造は同一である、
請求項１に記載の表示パネル。

【請求項3】

複数の第二画素組をさらに含み、前記複数の第二画素組は、前記第一表示領域に設けられ、前記複数の第一画素組及び前記複数の第二画素組は、アレイ状に分布する、
請求項１に記載の表示パネル。

【請求項4】

前記第一画素組の構造と、前記第二画素組の構造とは同一である、
請求項３に記載の表示パネル。

【請求項5】

前記第一画素組の画素間隔は、前記第二画素組の画素間隔に等しい、
請求項３に記載の表示パネル。

【請求項6】

前記第一駆動アセンブリは、少なくとも一つの第一薄膜トランジスタを含み、前記第一発光アセンブリは、少なくとも一つの発光デバイスを含み、前記第一薄膜トランジスタは、対応する前記発光デバイスに電気的に接続される、
請求項１に記載の表示パネル。

【請求項7】

前記第一駆動アセンブリは、少なくとも一つの第二薄膜トランジスタをさらに含み、前記第二薄膜トランジスタの制御端は、前記ゲート線に電気的に接続され、前記第二薄膜トランジスタの入力端は、前記データ線に電気的に接続され、前記第二薄膜トランジスタの出力端は、前記第一薄膜トランジスタの制御端に電気的に接続され、前記第一薄膜トランジスタの入力端は、前記第一電源線に電気的に接続され、
前記発光デバイスは、第一ピンと、第二ピンと、を有し、前記第一薄膜トランジスタの出力端は、前記発光デバイスの第一ピンに電気的に接続され、前記発光デバイスの第二ピンは、前記第二電源線に電気的に接続される、
請求項６に記載の表示パネル。

【請求項8】

前記第一駆動アセンブリは、少なくとも一つの蓄積キャパシタをさらに含み、前記第二薄膜トランジスタの出力端は、前記蓄積キャパシタを介して、前記第一薄膜トランジスタの出力端と接続される、
請求項７に記載の表示パネル。

【請求項9】

第一信号線と、第二信号線と、をさらに含み、
前記第一駆動アセンブリは、少なくとも一つの第三薄膜トランジスタをさらに含み、前記第三薄膜トランジスタの制御端と、前記第一信号線とは電気的に接続され、前記第三薄膜トランジスタの入力端と、前記第二信号線とは電気的に接続され、前記第三薄膜トランジスタの出力端と、前記第一薄膜トランジスタの出力端とは電気的に接続される、
請求項６に記載の表示パネル。

【請求項10】

少なくとも二つの表示パネルを含み、前記少なくとも二つの表示パネルは、タイリングされ、前記表示パネルは、請求項１～９のいずれか一項に記載の表示パネルが採用される、
タイリング表示モジュール。

【請求項11】

少なくとも二つの表示パネルを提供し、前記表示パネルは、第一表示領域と、第二表示領域と、負の公差領域と、を含み、前記第二表示領域は、少なくとも第一方向に沿って前記第一表示領域の周囲に設けられ、前記負の公差領域は、前記第二表示領域の前記第一表示領域から離れた一側に設けられ、前記第二表示領域は、複数の第一画素組が設けられ、前記第一画素組は、第一駆動アセンブリと、第二駆動アセンブリと、第一発光アセンブリと、第二発光アセンブリと、を含み、前記第一駆動アセンブリは、前記第一発光アセンブリに電気的に接続され、前記第二駆動アセンブリは、前記第二発光アセンブリに電気的に接続され、前記第一画素組において、前記第一駆動アセンブリは、前記第一方向に沿って前記第一発光アセンブリの一側に設けられ、前記第二駆動アセンブリは、前記第一方向に沿って前記第一駆動アセンブリの前記第一発光アセンブリから離れた一側に設けられ、前記第二発光アセンブリは、前記第一方向に沿って前記第二駆動アセンブリの前記第一駆動アセンブリから離れた一側に設けられる、ステップＢ１と、
前記表示パネルの前記負の公差領域を除去する、ステップＢ２と、
少なくとも二つの前記表示パネルを互いにタイリングして、タイリング表示モジュールを得る、ステップＢ３と、を含む、
請求項１０に記載のタイリング表示モジュールの製造方法。

【請求項12】

前記ステップＢ１において、前記負の公差領域の幅は、０．２ミリメートル以上であり、且つ前記負の公差領域の幅は、０．６ミリメートル以下である、
請求項１１に記載のタイリング表示モジュールの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、表示分野に関し、特に、表示パネル、タイリング表示モジュール及びタイリング表示モジュールの製造方法に関する。

【背景技術】

【0002】

近年では、数々の新型の表示技術が出現し、例として、量子ドット発光ダイオード（Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、ＱＬＥＤ）表示、電子インクディスプレイ（Ｅ－ｉｎｋ）、フレキシブルＬＣＤ、ペロブスカイト発光ダイオード（Ｐｅｒｏｖｓｋｉｔｅ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ ｄｉｄｏｅｓ、ＰｅＬＥＤｓ）表示、ミニ発光ダイオード（Ｍｉｎｉ Ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｎｉ ＬＥＤ）、マイクロ発光ダイオード（Ｍｉｃｒｏ Ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、Ｍｉｃｒｏ ＬＥＤ）等がある。これらの新しい技術は、コスト、寿命、信頼性等のいくつかの問題が存在するため、まだ液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）及び有機エレクトロルミネッセンスディスプレイ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）と同じレベルの高量産性を具備していない。ここで、Ｍｉｃｒｏ－ＬＥＤは、マイクロメートルオーダーのＬＥＤを発光画素ユニットとし、それを駆動モジュールと組み立て、高密度の表示アレイを形成する技術を指す。現在の主流のＬＣＤ、ＯＬＥＤ等の表示技術に比べて、Ｍｉｃｒｏ ＬＥＤは、輝度、解像度、エネルギー消費、使用寿命、応答速度、熱安定性等の面では世代を超える優位性を有し、国際的に公認されている未来の表示技術である。

【0003】

大型表示装置の市場は、かなり膨大であり、例として、ショッピングセンター広告、センターコンソール、会議室、体育館等がある。現在の大型ディスプレイは、主に四種類がある。

【0004】

（１）ＬＣＤタイリングディスプレイ：当該技術案は、コストが低いが、室内にしか応用できなく、しかも顕著なタイリングの継ぎ目がある。

【0005】

（２）ＰＣＢ板小間隔ＬＥＤタイリングディスプレイ：当該技術は継ぎ目のないタイリング及び高輝度表示を実現することができるが、解像度が低く、しかもモジュールは膨大且つ複雑である。

【0006】

（３）投影表示：当該技術は輝度が低く、しかも画面が明晰ではなく、画像が変形しやすく、普通の室内オフィスしか満たさない。

【0007】

（４）ガラス基板Ｍｉｎｉ ＬＥＤタイリングディスプレイ：当該技術は継ぎ目のないタイリング及び高輝度、高解像度表示を実現することができ、しかも薄型化及び美観であるが、短所はＭｉｎｉ ＬＥＤのチップが大きく、粒状性が顕著であり、近距離での観覧は向いていない。

【0008】

上述した技術案に比べて、ガラス基板Ｍｉｃｒｏ－ＬＥＤタイリングディスプレイは、ガラス基板Ｍｉｎｉ ＬＥＤタイリングディスプレイの全ての長所を具備し、しかもより高解像度、より繊細な画質等の長所をさらに具備し、より良い表示特性を有し、大型表示に適用する。

【0009】

図１に示すように、従来の技術の画素ユニットは、一般的に、駆動アセンブリ１と、発光アセンブリ２とを含み、発光アセンブリ２は駆動アセンブリ１の一側に設けられ、駆動アセンブリ１の幅は画素ユニットの幅に等しく、上述した画素ユニットを採用するディスプレイはタイリングの際に、継ぎ目がより大きく、見栄えに影響を与える。継ぎ目の問題を解決するために、図２に示すように、発光アセンブリ２は小型のＬＥＤランプビーズを採用し、且つ画素ユニットの四囲に負の公差領域３を設置することができ、タイリングの際に、ディスプレイのエッジにおける負の公差領域３を切り離すことによって、タイリングの重複量を増加して、継ぎ目のないタイリングの効果を満たすことができるが、当該技術案は、低解像度のタイリングディスプレイにしか適用できなく、高解像度のタイリングディスプレイに適用しない。

【0010】

従来の技術について研究及び実践する過程において、図２に示すように、本願の発明者は、画素ユニット上に負の公差を設置することで継ぎ目を減少することができることを発見し、具体的に言うと、駆動アセンブリ１の空間を圧縮し、駆動アセンブリ１及び発光アセンブリ２の周りに負の公差領域３を形成し、上述した画素ユニットを採用するディスプレイは、タイリングの際に、ディスプレイのエッジにおける負の公差領域３を切り離すことによって、タイリングの重複量を増加して、継ぎ目のないタイリングの効果を満たすことができるが、図２の技術案は依然として継ぎ目を好ましく削除することができない。

【0011】

そこで、上述した問題を解決するための技術案は極めて必要である。

【発明の概要】

【発明が解決しようとする課題】

【0012】

本願の実施例は、表示パネル、タイリング表示モジュール及びタイリング表示モジュールの製造方法を提供し、タイリングディスプレイの継ぎ目を削除しにくい技術問題を解決することができる。

【課題を解決するための手段】

【0013】

本願の実施例は、
表示パネルであって、前記表示パネルは、第一表示領域と、第二表示領域と、を含み、前記第二表示領域は、少なくとも第一方向に沿って前記第一表示領域の一側の周囲に設けられ、
前記表示パネルは、前記第二表示領域に設けられる複数の第一画素組を含み、前記第一画素組は、第一駆動アセンブリと、第二駆動アセンブリと、第一発光アセンブリと、第二発光アセンブリと、を含み、前記第一駆動アセンブリは、前記第一発光アセンブリに電気的に接続され、前記第二駆動アセンブリは、前記第二発光アセンブリに電気的に接続され、前記第一画素組において、前記第一駆動アセンブリは、前記第一方向に沿って第一発光アセンブリの一側に設けられ、前記第二駆動アセンブリは、前記第一方向に沿って前記第一駆動アセンブリの前記第一発光アセンブリから離れた一側に設けられ、前記第二発光アセンブリは、前記第一方向に沿って前記第二駆動アセンブリの前記第一駆動アセンブリから離れた一側に設けられる、
表示パネルを提供する。

【0014】

任意選択で、本願のいくつかの実施例において、
前記第一画素組において、前記第一駆動アセンブリと、前記第二駆動アセンブリとは、軸対称に設けられ、且つ前記第一駆動アセンブリと、前記第二駆動アセンブリとの構造は同一である。

【0015】

任意選択で、本願のいくつかの実施例において、
前記表示パネルは、複数の第二画素組をさらに含み、前記複数の第二画素組は、前記第一表示領域に設けられ、前記複数の第一画素組及び前記複数の第二画素組は、アレイ状に分布する。

【0016】

任意選択で、本願のいくつかの実施例において、
前記第一画素組の構造と、前記第二画素組の構造とは同一である。

【0017】

任意選択で、本願のいくつかの実施例において、
前記第一画素組の画素間隔は、前記第二画素組の画素間隔に等しい。

【0018】

任意選択で、本願のいくつかの実施例において、
前記第一駆動アセンブリは、少なくとも一つの第一薄膜トランジスタを含み、前記第一発光アセンブリは、少なくとも一つの発光デバイスを含み、前記第一薄膜トランジスタは、対応する前記発光デバイスに電気的に接続される。

【0019】

任意選択で、本願のいくつかの実施例において、
前記表示パネルは、複数本のゲート線と、複数本のデータ線と、複数本の第一電源線と、複数本の第二電源線と、をさらに含み、
前記第一駆動アセンブリは、少なくとも一つの第二薄膜トランジスタをさらに含み、前記第二薄膜トランジスタの制御端は、前記ゲート線に電気的に接続され、前記第二薄膜トランジスタの入力端は、前記データ線に電気的に接続され、前記第二薄膜トランジスタの出力端は、前記第一薄膜トランジスタの制御端に電気的に接続され、前記第一薄膜トランジスタの入力端は、前記第一電源線に電気的に接続され、
前記発光デバイスは、第一ピンと、第二ピンと、を有し、前記第一薄膜トランジスタの出力端は、前記発光デバイスの第一ピンに電気的に接続され、前記発光デバイスの第二ピンは、前記第二電源線に電気的に接続される。

【0020】

任意選択で、本願のいくつかの実施例において、
前記第一駆動アセンブリは、少なくとも一つの蓄積キャパシタをさらに含み、前記第二薄膜トランジスタの出力端は、前記蓄積キャパシタを介して、前記第一薄膜トランジスタの出力端と接続される。

【0021】

任意選択で、本願のいくつかの実施例において、
前記表示パネルは、第一信号線と、第二信号線と、をさらに含み、
前記第一駆動アセンブリは、少なくとも一つの第三薄膜トランジスタをさらに含み、前記第三薄膜トランジスタの制御端と、前記第一信号線とは電気的に接続され、前記第三薄膜トランジスタの入力端と、前記第二信号線とは電気的に接続され、前記第三薄膜トランジスタの出力端と、前記第一薄膜トランジスタの出力端とは電気的に接続される。

【0022】

本願の実施例は、
少なくとも二つの表示パネルを含み、前記少なくとも二つの表示パネルは、タイリングされ、前記表示パネルは、上述した表示パネルが採用される、
タイリング表示モジュールをさらに提供する。

【0023】

任意選択で、本願のいくつかの実施例において、
前記第一画素組において、前記第一駆動アセンブリと、前記第二駆動アセンブリとは、軸対称に設けられ、且つ前記第一駆動アセンブリと、前記第二駆動アセンブリとの構造は同一である。

【0024】

任意選択で、本願のいくつかの実施例において、
前記表示パネルは、複数の第二画素組をさらに含み、前記複数の第二画素組は、前記第一表示領域に設けられ、前記複数の第一画素組及び前記複数の第二画素組は、アレイ状に分布する。

【0025】

任意選択で、本願のいくつかの実施例において、
前記第一画素組の構造と、前記第二画素組の構造とは同一である。

【0026】

任意選択で、本願のいくつかの実施例において、
前記第一画素組の画素間隔は、前記第二画素組の画素間隔に等しい。

【0027】

任意選択で、本願のいくつかの実施例において、
前記第一駆動アセンブリは、少なくとも一つの第一薄膜トランジスタを含み、前記第一発光アセンブリは、少なくとも一つの発光デバイスを含み、前記第一薄膜トランジスタは、対応する前記発光デバイスに電気的に接続される。

【0028】

任意選択で、本願のいくつかの実施例において、
前記表示パネルは、複数本のゲート線と、複数本のデータ線と、複数本の第一電源線と、複数本の第二電源線と、をさらに含み、
前記第一駆動アセンブリは、少なくとも一つの第二薄膜トランジスタをさらに含み、前記第二薄膜トランジスタの制御端は、前記ゲート線に電気的に接続され、前記第二薄膜トランジスタの入力端は、前記データ線に電気的に接続され、前記第二薄膜トランジスタの出力端は、前記第一薄膜トランジスタの制御端に電気的に接続され、前記第一薄膜トランジスタの入力端は、前記第一電源線に電気的に接続され、
前記発光デバイスは、第一ピンと、第二ピンと、を有し、前記第一薄膜トランジスタの出力端は、前記発光デバイスの第一ピンに電気的に接続され、前記発光デバイスの第二ピンは、前記第二電源線に電気的に接続される。

【0029】

任意選択で、本願のいくつかの実施例において、
前記第一駆動アセンブリは、少なくとも一つの蓄積キャパシタをさらに含み、前記第二薄膜トランジスタの出力端は、前記蓄積キャパシタを介して、前記第一薄膜トランジスタの出力端と接続される。

【0030】

任意選択で、本願のいくつかの実施例において、
前記表示パネルは、第一信号線と、第二信号線と、をさらに含み、
前記第一駆動アセンブリは、少なくとも一つの第三薄膜トランジスタをさらに含み、前記第三薄膜トランジスタの制御端と、前記第一信号線とは電気的に接続され、前記第三薄膜トランジスタの入力端と、前記第二信号線とは電気的に接続され、前記第三薄膜トランジスタの出力端と、前記第一薄膜トランジスタの出力端とは電気的に接続される。

【0031】

本願の実施例は、
少なくとも二つの表示パネルを提供し、前記表示パネルは、第一表示領域と、第二表示領域と、負の公差領域と、を含み、前記第二表示領域は、少なくとも第一方向に沿って前記第一表示領域の周囲に設けられ、前記負の公差領域は、前記第二表示領域の前記第一表示領域から離れた一側に設けられ、前記第二表示領域は、複数の第一画素組が設けられ、前記第一画素組は、第一駆動アセンブリと、第二駆動アセンブリと、第一発光アセンブリと、第二発光アセンブリと、を含み、前記第一駆動アセンブリは、前記第一発光アセンブリに電気的に接続され、前記第二駆動アセンブリは、前記第二発光アセンブリに電気的に接続され、前記第一画素組において、前記第一駆動アセンブリは、前記第一方向に沿って第一発光アセンブリの一側に設けられ、前記第二駆動アセンブリは、前記第一方向に沿って前記第一駆動アセンブリの前記第一発光アセンブリから離れた一側に設けられ、前記第二発光アセンブリは、前記第一方向に沿って前記第二駆動アセンブリの前記第一駆動アセンブリから離れた一側に設けられる、ステップＢ１と、
前記表示パネルの負の公差領域を除去する、ステップＢ２と、
少なくとも二つの前記表示パネルを互いにタイリングして、タイリング表示モジュールを得る、ステップＢ３と、を含む、
タイリング表示モジュールの製造方法をさらに提供する。

【0032】

任意選択で、本願のいくつかの実施例において、
前記ステップＢ１において、前記負の公差領域の幅は、０．２ミリメートル以上であり、且つ前記負の公差領域の幅は、０．６ミリメートル以下である。

【発明の効果】

【0033】

本願の実施例は、表示パネル、タイリング表示モジュール及びタイリング表示モジュールの製造方法を採用し、第一発光アセンブリと、第二発光アセンブリとの間に第一駆動アセンブリ及び第二駆動アセンブリを設置することによって、第一発光アセンブリと、第二発光アセンブリとの間の間隔区域を十分に利用して、表示パネルの第一方向に沿っての負の公差を増大させることができ、且つ表示パネルの第一方向に沿っての最も外側は、全て発光アセンブリであり、効果的に継ぎ目を削除することができる。

【図面の簡単な説明】

【0034】

本願の実施例における技術案をより明確に説明するために、以下に、実施例の説明に使用する必要がある図面を簡潔に紹介する。以下の説明における図面は、本開示のいくつかの実施例にすぎないことは明らかである。当業者は、創造的努力なしに、これらの図面に基づいて、他の図面を得ることもできる。

【0035】

【図1】従来の技術における画素ユニットの構造概略図である。

【図2】改良された画素ユニットの構造概略図である。

【図3】本願の実施例が提供する表示パネルの構造概略図である。

【図4】本願の実施例が提供する第一画素組の構造概略図である。

【図5】図２の画素ユニットと、本願の第一画素組との比較概略図である。

【図6】本願の実施例が提供する表示パネルの原理概略図である。

【図7】本願の実施例が提供する画素ユニットの平面構造概略図である。

【図8】本願の実施例が提供する画素ユニットの等価回路図である。

【図9】本願の実施例が提供する第一薄膜トランジスタの断面構造概略図である。

【図10】本願の実施例が提供する第二薄膜トランジスタの断面構造概略図である。

【図11】本願の実施例が提供する蓄積キャパシタの断面構造概略図である。

【図12】本願の実施例が提供する第三薄膜トランジスタの断面構造概略図である。

【図13】本願の実施例が提供するタイリング表示モジュールの構造概略図である。

【発明を実施するための形態】

【0036】

以下は、本願の実施例における図面を合わせて、本願の実施例における技術案を明確的かつ完全的に説明する。説明された実施例は本願の一部の実施例にすぎなく、全ての実施例ではないことが明らかである。本願における実施例をもとに、当業者が創造的努力なしに得た全てのその他の実施例は、いずれも本願の保護範囲に属する。それに、ここで言及された具体実施形態は、本願を説明又は解釈することのみに用いられ、本願を限定するものでないことを理解すべきである。本願において、相反する説明がない限り、使用される方位用語、例えば「上」及び「下」は装置の実際の使用時又は稼働状態の上及び下を指し、具体的には図面における図面方向であり、並びに、「内」及び「外」は装置の輪郭に対してである。

【0037】

本願の実施例は、表示パネル、タイリング表示モジュール及びタイリング表示モジュールの製造方法を提供する。以下は、それぞれについて詳しく説明する。説明が必要なこととして、以下実施例の説明の順序は、実施例の好ましい順序として限定されることではない。

【0038】

図３を参照して、本願の実施例は、表示パネル１０を提供し、表示パネル１０は、第一表示領域ＡＡ１と、第二表示領域ＡＡ２と、を含み、第二表示領域ＡＡ２は、少なくとも第一方向Ｙに沿って第一表示領域ＡＡ１の周囲に設けられ、即ち、第一表示領域ＡＡ１に比べて、第二表示領域ＡＡ２は、第一方向Ｙに沿って表示パネル１０のエッジにより近い。本願の実施例において、第二表示領域ＡＡ２は第一表示領域ＡＡ１の四囲を囲み、当然のことながら、実際の状況の選択及び具体的な需要に応じて設置されることができ、第二表示領域ＡＡ２は、第一方向Ｙのみに沿って第一表示領域ＡＡ１の周囲の一側に設けられてもよく、若しくは、第二表示領域ＡＡ２は、第一方向Ｙに沿って第一表示領域ＡＡ１の周囲の相対する二つの側に設けられてもよいが、ここでは唯一に限定しない。

【0039】

具体的には、図３及び図４を合わせると、表示パネル１０は、第二表示領域ＡＡ２に設けられる複数の第一画素組ＰＧ１を含む。第一画素組ＰＧ１は、第一画素ユニットＰ１と、第二画素ユニットＰ２と、を含み、第一画素ユニットＰ１は、第一方向Ｙに沿って第二画素ユニットＰ２の一側に設けられる。ここで、第一画素ユニットＰ１は、第一駆動アセンブリ１７と、第一発光アセンブリ１６と、を含み、第一駆動アセンブリ１７は、第一発光アセンブリ１６に電気的に接続されて、第一発光アセンブリ１６のオン及びオフを制御するために用いられる。第二画素ユニットＰ２は、第二駆動アセンブリ１８と、第二発光アセンブリ１９と、を含み、第二駆動アセンブリ１８は、第二発光アセンブリ１９に電気的に接続されて、第二発光アセンブリ１９のオン及びオフを制御するために用いられる。

【0040】

一つの第一画素組ＰＧ１において、第一駆動アセンブリ１７は、第一方向Ｙに沿って第一発光アセンブリ１６の一側に設けられ、第二駆動アセンブリ１８は、第一方向Ｙに沿って第一駆動アセンブリ１７の第一発光アセンブリ１６から離れた一側に設けられ、第二発光アセンブリ１９は、第一方向Ｙに沿って第二駆動アセンブリ１８の第一駆動アセンブリ１７から離れた一側に設けられ、即ち、第一発光アセンブリ１６、第一駆動アセンブリ１７、第二駆動アセンブリ１８及び第二発光アセンブリ１９は、第一方向Ｙに沿って順次に配列される。

【0041】

図５に示すように、図５は、図２の画素ユニットと、本願の第一画素組ＰＧ１との比較概略図である。同一画素間隔の場合では、本願は、図２の画素ユニットに基づいて、隣り合う二つの画素ユニットのうち、上方に位置する画素ユニットの駆動アセンブリ１を発光アセンブリ２の下方に移転し、隣り合う二つの画素ユニットのうち、二つの駆動アセンブリ１が二つの発光アセンブリ２との間に位置させることによって、本願の第一画素組ＰＧ１を得る。比べてみると、図２の画素ユニットに相応する表示パネル１０の最外周の負の公差領域３を切り離した後における表示パネル１０の第一方向Ｙに沿っての長さはＬ１であり、本願の第一画素組ＰＧ１に相応する表示パネル１０の最外周の負の公差領域ＮＴＡを切り離した後における表示パネル１０の第一方向Ｙに沿っての長さはＬ２であり、Ｌ２はＬ１より小さいことが明らかである。これで分かるように、本願は、第一発光アセンブリ１６と、第二発光アセンブリ１９との間に第一駆動アセンブリ１７及び第二駆動アセンブリ１８を設置するによって、第一発光アセンブリ１６と、第二発光アセンブリ１９との間の間隔区域を十分に利用して、表示パネル１０の第一方向Ｙに沿っての負の公差を増大させることができ、且つ表示パネル１０の第一方向Ｙに沿っての最も外側は、全て発光アセンブリであり、効果的に継ぎ目を削除することができる。

【0042】

特筆に値することとして、図５に示すように、本願の第一画素組ＰＧ１に対応する表示パネル１０において、上方の負の公差はより大きく、即ち、表示パネル１０の第一方向Ｙの上方の負の公差の余裕はより大きい。下方の負の公差を上方の負の公差と一致させるために、表示パネル１０のうちの全ての画素ユニットの位置を調整して、表示パネル１０のうちの全ての画素ユニットが中央に位置するように設置されて、下方の負の公差を、上方の負の公差と一致させることができる。同様に、表示パネル１０の第一方向Ｙにおいての負の公差の余裕はより大きいので、表示パネル１０の左右両辺の負の公差を増大するために、第一駆動アセンブリ１７、第二駆動アセンブリ１８、第一発光アセンブリ１６及び第二発光アセンブリ１９の形状を調整することができ、例えば、第一駆動アセンブリ１７、第二駆動アセンブリ１８、第一発光アセンブリ１６及び第二発光アセンブリ１９の第一方向Ｙに沿っての長さを増大し、第一駆動アセンブリ１７、第二駆動アセンブリ１８、第一発光アセンブリ１６及び第二発光アセンブリ１９の第二方向Ｘに沿っての幅を縮小することによって、表示パネル１０の上方、下方、左側及び右側の負の公差を増加させる。

【0043】

説明が必要なこととして、第一方向Ｙと、第二方向Ｘとの間のなす角度は、０°より大きく且つ９０°以下であり、本願の実施例において、第一方向Ｙと、第二方向Ｘとは垂直であり、当然のことながら、実際の状況の選択及び具体的な需要に応じて設置されることができ、第一方向Ｙと、第二方向Ｘとの間のなす角度は適切に調整することができるが、ここでは唯一に限定しない。

【0044】

本願の実施例において、第一発光アセンブリ１６及び第二発光アセンブリ１９は、いずれも発光デバイス１６１を含み、発光デバイス１６１は、ＬＥＤ、Ｍｉｎｉ ＬＥＤ、Ｍｉｃｒｏ ＬＥＤ、ＯＬＥＤ等であってもよいが、ここでは唯一に限定しない。第一駆動アセンブリ１７及び第二駆動アセンブリ１８は、発光デバイス１６１を駆動して稼働させるために用いられる部品を指し、具体的には、薄膜トランジスタ、キャパシタ等の部品を含むが、これに限定されない。

【0045】

図３及び図６に示すように、本願の実施例の表示パネル１０は負の公差領域ＮＴＡを切り離した後、エッジの発光しない領域を減少することができ、本願の実施例の表示パネル１０を採用してタイリングを行うと、継ぎ目のないタイリング表示モジュールを得ることができ、高解像度のタイリング表示モジュールを実現するのに向いている。

【0046】

具体的には、図７乃至図９に示すように、第一駆動アセンブリ１７は、少なくとも一つの副駆動組１７１を含み、第一発光アセンブリ１６は、少なくとも一つの発光デバイス１６１を含み、副駆動組１７１と、発光デバイス１６１とは一対一で対応し、各副駆動組１７１は、対応する発光デバイス１６１に電気的に接続される。本願の実施例において、駆動アセンブリは、三つの副駆動組１７１を含み、第一発光アセンブリ１６は、三つの発光デバイス１６１を含み、三つの発光デバイス１６１は、それぞれ赤色発光デバイス１６１１、緑色発光デバイス１６１２、青色発光デバイス１６１３であり、各副駆動組１７１は、対応する発光デバイス１６１に電気的に接続される。説明が必要なこととして、赤色発光デバイス１６１１は、赤光を発するために用いられる発光デバイス１６１を指し、緑色発光デバイス１６１２は、緑光を発するために用いられる発光デバイス１６１を指し、青色発光デバイス１６１３は、青光を発するために用いられる発光デバイス１６１を指す。

【0047】

実際の状況の選択及び具体的な需要に応じて設置されることは理解でき、第一駆動アセンブリ１７における副駆動組１７１の数量及び第一発光アセンブリ１６における発光デバイス１６１の数量は、適切に調整することができるが、ここでは唯一に限定しない。

【0048】

具体的には、図７乃至図９に示すように、副駆動組１７１は、一つの第一薄膜トランジスタＴ１を含み、第一薄膜トランジスタＴ１は、対応する発光デバイス１６１に電気的に接続されることによって、第一薄膜トランジスタＴ１は、対応する発光デバイス１６１を駆動して稼働させることができる。この構造において、一つの薄膜トランジスタにより、発光デバイス１６１のオン及びオフを制御することができ、構造が簡潔で、容易に実現する。

【0049】

具体的には、図９に示すように、表示パネル１０は、基板１１と、第一遮光電極ＬＳ１と、バッファ層１２と、第一活性層ＡＬ１と、ゲート絶縁層１３と、第一ゲートＧＥ１と、層間絶縁層１４と、第一ソースＳＥ１と、第一ドレインＤＥ１と、パッシベーション層１５と、を含む。第一遮光電極ＬＳ１は、基板１１上に設けられ、バッファ層１２は、基板１１及び第一遮光電極ＬＳ１上に覆われる。第一活性層ＡＬ１は、バッファ層１２上に設けられ、且つ第一活性層ＡＬ１は、第一遮光電極ＬＳ１に対応して設置される。ゲート絶縁層１３は、第一活性層ＡＬ１上に設けられ、第一ゲートＧＥ１は、ゲート絶縁層１３上に設けられ、且つ第一ゲートＧＥ１は、第一活性層ＡＬ１に対応して設置される。層間絶縁層１４は、第一活性層ＡＬ１、ゲート絶縁層１３及び第一ゲートＧＥ１上に覆われる。第一ソースＳＥ１及び第一ドレインＤＥ１は、層間絶縁層１４上に間隔をおいて設けられ、且つ第一ソースＳＥ１と、第一遮光電極ＬＳ１とは電気的に接続され、第一ソースＳＥ１と、第一活性層ＡＬ１の一端とは電気的に接続され、第一ドレインＤＥ１と、第一活性層ＡＬ１の他端とは電気的に接続される。パッシベーション層１５は、層間絶縁層１４、第一ソースＳＥ１及び第一ドレインＤＥ１上に覆われる。

【0050】

本願の実施例において、第一活性層ＡＬ１、第一ゲートＧＥ１、第一ソースＳＥ１及び第一ドレインＤＥ１は、第一薄膜トランジスタＴ１を構成し、ここで、第一薄膜トランジスタＴ１は、制御端が第一ゲートＧＥ１であり、入力端が第一ソースＳＥ１であり、出力端が第一ドレインＤＥ１である。

【0051】

具体的には、表示パネル１０は、第一パッドＰａｄ１をさらに含み、第一パッドＰａｄ１と、第一ドレインＤＥ１とは電気的に接続され、発光デバイス１６１は、第一ピン１６１４を有し、第一ピン１６１４が第一パッドＰａｄ１にボンディングされることによって、第一薄膜トランジスタＴ１と、発光デバイス１６１とを電気的に接続させる。

【0052】

具体的には、図７、図８及び図１０に示すように、表示パネル１０は、複数本のゲート線Ｇと、複数本のデータ線Ｄと、第一電源線ＶＤＤと、第二電源線ＶＳＳと、をさらに含む。副駆動組１７１は、一つの第二薄膜トランジスタＴ２をさらに含み、第二薄膜トランジスタＴ２の制御端は、ゲート線Ｇに電気的に接続され、第二薄膜トランジスタＴ２の入力端は、データ線Ｄに電気的に接続され、第二薄膜トランジスタＴ２の出力端は、第一薄膜トランジスタＴ１の制御端に電気的に接続され、第一薄膜トランジスタＴ１の入力端は、第一電源線ＶＤＤに電気的に接続される。図９を合わせると、発光デバイス１６１は、第二ピン１６１５をさらに有し、発光デバイス１６１の第二ピン１６１５は、第二電源線ＶＳＳに電気的に接続される。

【0053】

具体的には、図１０に示すように、表示パネル１０は、第二遮光電極ＬＳ２と、第二活性層ＡＬ２と、第二ゲートＧＥ２と、第二ソースＳＥ２と、第二ドレインＤＥ２と、をさらに含む。第二遮光電極ＬＳ２は、基板１１上に設けられ、且つ第二遮光電極ＬＳ２と、第一遮光電極ＬＳ１とは、間隔をおいて設けられ、バッファ層１２は、第二遮光電極ＬＳ２上にさらに覆われる。第二活性層ＡＬ２は、バッファ層１２上に設けられ、且つ第二活性層ＡＬ２は、第二遮光電極ＬＳ２に対応して設置される。ゲート絶縁層１３は、第二活性層ＡＬ２上にさらに設けられ、第二ゲートＧＥ２は、ゲート絶縁層１３上に設けられ、且つ第二ゲートＧＥ２は、第二活性層ＡＬ２に対応して設置される。層間絶縁層１４は、第二活性層ＡＬ２及び第二ゲートＧＥ２上に覆われる。第二ソースＳＥ２と、第二ドレインＤＥ２とは、層間絶縁層１４上に間隔をおいて設けられ、且つ第二ソースＳＥ２と、第二遮光電極ＬＳ２とは電気的に接続され、第二ソースＳＥ２と、第二活性層ＡＬ２の一端とは電気的に接続され、第二ドレインＤＥ２と、第二活性層ＡＬ２の他端とは電気的に接続される。パッシベーション層１５は、第二ソースＳＥ２及び第二ドレインＤＥ２上にさらに覆われる。

【0054】

本願の実施例において、第二活性層ＡＬ２、第二ゲートＧＥ２、第二ソースＳＥ２及び第二ドレインＤＥ２は、第二薄膜トランジスタＴ２を構成し、ここで、第二薄膜トランジスタＴ２は、制御端が第二ゲートＧＥ２であり、入力端が第二ソースＳＥ２であり、出力端が第二ドレインＤＥ２である。第一ソースＳＥ１は、第一電源線ＶＤＤに電気的に接続され、第二ピン１６１５は、第二電源線ＶＳＳに電気的に接続され、第二ゲートＧＥ２は、ゲート線Ｇに電気的に接続され、第二ソースＳＥ２は、データ線Ｄに電気的に接続され、第二ドレインＤＥ２は、第一ゲートＧＥ１に電気的に接続される。

【0055】

具体的には、図７乃至図９に示すように、表示パネル１０は、第二パッドＰａｄ２をさらに含み、第二パッドＰａｄ２と、第二電源線ＶＳＳとは電気的に接続され、第二ピン１６１５は、第二パッドＰａｄ２にボンディングされる。

【0056】

具体的には、図７、図８及び図１１に示すように、表示パネル１０は、第一信号線ＲＤと、第二信号線Ｖｒｅｆと、をさらに含む。第一駆動アセンブリ１７は、少なくとも一つの第三薄膜トランジスタＴ３をさらに含み、第三薄膜トランジスタＴ３の制御端と、第一信号線ＲＤとは電気的に接続され、第三薄膜トランジスタＴ３の入力端と、第二信号線Ｖｒｅｆとは電気的に接続され、第三薄膜トランジスタＴ３の出力端と、第一薄膜トランジスタＴ１の出力端とは電気的に接続される。この構造において、第一薄膜トランジスタＴ１の閾値電圧が異常であることを検出する際に、第一薄膜トランジスタＴ１の出力端に補償電圧を提供することができる。

【0057】

具体的には、図１１に示すように、表示パネル１０は、第三遮光電極ＬＳ３と、第三活性層ＡＬ３と、第三ゲートＧＥ３と、第三ソースＳＥ３と、第三ドレインＤＥ３と、をさらに含む。第三遮光電極ＬＳ３は、基板１１上に設けられ、且つ第三遮光電極ＬＳ３、第二遮光電極ＬＳ２及び第一遮光電極ＬＳ１は、相互に間隔をおいて設けられ、バッファ層１２は、第三遮光電極ＬＳ３上にさらに覆われる。第三活性層ＡＬ３は、バッファ層１２上に設けられ、且つ第三活性層ＡＬ３は、第三遮光電極ＬＳ３に対応して設置される。ゲート絶縁層１３は、第三活性層ＡＬ３上にさらに設けられ、第三ゲートＧＥ３は、ゲート絶縁層１３上に設けられ、且つ第三ゲートＧＥ３は、第三活性層ＡＬ３に対応して設置される。層間絶縁層１４は、第三活性層ＡＬ３及び第三ゲートＧＥ３上に覆われる。第三ソースＳＥ３と、第三ドレインＤＥ３とは、層間絶縁層１４上に間隔をおいて設けられ、且つ第三ソースＳＥ３と、第三遮光電極ＬＳ３とは電気的に接続され、第三ソースＳＥ３と、第三活性層ＡＬ３の一端とは、電気的に接続され、第三ドレインＤＥ３と、第三活性層ＡＬ３の他端とは、電気的に接続される。パッシベーション層１５は、第三ソースＳＥ３及び第三ドレインＤＥ３上にさらに覆われる。

【0058】

本願の実施例において、第三活性層ＡＬ３、第三ゲートＧＥ３、第三ソースＳＥ３、第三ドレインＤＥ３は、第三薄膜トランジスタＴ３を構成し、ここで、第三薄膜トランジスタＴ３は、制御端が第三ゲートＧＥ３であり、入力端が第三ソースＳＥ３であり、出力端が第三ドレインＤＥ３であり、第三ドレインＤＥ３は、第一ドレインＤＥ１に電気的に接続される。

【0059】

具体的には、図７、図８及び図１２に示すように、副駆動組１７１は、蓄積キャパシタＣｓｔをさらに含み、第二薄膜トランジスタＴ２の出力端は、蓄積キャパシタＣｓｔを介して、第一薄膜トランジスタＴ１の出力端と接続される。具体的に言うと、蓄積キャパシタＣｓｔは、第一キャパシタＣ１と、第二キャパシタＣ２と、を含み、第一キャパシタＣ１と、第二キャパシタＣ２とは、並列に接続され、ここで、第一ドレインＤＥ１と、第一ゲートＧＥ１との間に、第一キャパシタＣ１が形成され、第一遮光電極ＬＳ１と、第一ゲートＧＥ１との間に、第二キャパシタＣ２が形成される。

【0060】

具体的には、同一第一画素組ＰＧ１において、第一画素ユニットＰ１と、第二画素ユニットＰ２とは、軸対称に設けられ、即ち、第一駆動アセンブリ１７と、第二駆動アセンブリ１８とは、軸対称に設けられ、第一発光アセンブリ１６と、第二発光アセンブリ１９とは、軸対称に設けられる。また、第一駆動アセンブリ１７と、第二駆動アセンブリ１８との構造は同一であり、第一発光アセンブリ１６と、第二発光アセンブリ１９との構造は同一である。ここで、第一駆動アセンブリ１７と、第二駆動アセンブリ１８との構造は同一であり、第一発光アセンブリ１６と、第二発光アセンブリ１９との構造は同一であることは、第二駆動アセンブリ１８も、少なくとも一つの副駆動組１７１を含み、第二発光アセンブリ１９は、少なくとも一つの発光デバイス１６１を含み、第二駆動アセンブリ１８の副駆動組１７１と、第二発光アセンブリ１９の発光デバイス１６１とは一対一で対応し、各第二駆動アセンブリ１８の副駆動組１７１は、第二発光アセンブリ１９に対応する発光デバイス１６１に電気的に接続されることを指す。第一駆動アセンブリ１７と、第二駆動アセンブリ１８とは、軸対称に設けられ、第一発光アセンブリ１６と、第二発光アセンブリ１９とは、軸対称に設けられることは、第一駆動アセンブリ１７における部品のレイアウトと、第二駆動アセンブリ１８における部品のレイアウトとは、軸対称に設けられ、第一発光アセンブリ１６における発光デバイス１６１のレイアウトと、第二発光アセンブリ１９における発光デバイス１６１のレイアウトとは、軸対称に設けられることを指す。

【0061】

具体的には、ゲート線Ｇ、データ線Ｄ、第一電源線ＶＤＤ、第二電源線ＶＳＳ、第一信号線ＲＤ及び第二信号線Ｖｒｅｆは、平行に設置され、具体的に言うと、ゲート線Ｇ、データ線Ｄ、第一電源線ＶＤＤ、第二電源線ＶＳＳ、第一信号線ＲＤ及び第二信号線Ｖｒｅｆは、第一方向Ｙに対して平行である。ゲート線Ｇ及び第一電源線ＶＤＤは、それぞれ第一画素ユニットＰ１及び第二画素ユニットＰ２の相対する二つの側に設置され、具体的に言うと、ゲート線Ｇ及び第一電源線ＶＤＤは、第二方向Ｘに沿って第一画素ユニットＰ１及び第二画素ユニットＰ２の相対する二つの側に設置され、第一信号線ＲＤは、ゲート線Ｇの第一電源線ＶＤＤに近い一側に設けられ、第二電源線ＶＳＳは、第一信号線ＲＤの第一電源線ＶＤＤに近い一側に設けられ、データ線Ｄ及び第二信号線Ｖｒｅｆは、第一電源線ＶＤＤと、第二電源線ＶＳＳとの間に設けられ、第一駆動アセンブリ１７、第二駆動アセンブリ１８、第一発光アセンブリ１６及び第二発光アセンブリ１９は、第一電源線ＶＤＤと、第二電源線ＶＳＳとの間に位置し、第一駆動アセンブリ１７及び第二駆動アセンブリ１８における副駆動組１７１は、第二方向Ｘに沿って配列され、データ線Ｄは、副駆動組１７１及びそれに対応する発光デバイス１６１のうちの一側に設けられる。この構造において、配線、副駆動組１７１及び発光デバイス１６１は、稼働の際に発熱し、配線、副駆動組１７１及び発光デバイス１６１を合理的に分配することによって、配線、副駆動組１７１及び発光デバイス１６１は均一に分布し、表示パネル１０は均一に発熱し、熱が集中することによる表示パネル１０の異常を避け、表示パネル１０の信頼性を向上させる。

【0062】

具体的には、図６に示すように、表示パネル１０は、複数の第一画素ユニットＰ１と、複数の第二画素ユニットＰ２と、を含み、複数の第一画素ユニットＰ１及び複数の第二画素ユニットＰ２は、アレイ状に分布する。第一方向Ｙにおいて、即ち列方向において、第一画素ユニットＰ１及び第二画素ユニットＰ２は、交互に設けられる。第二方向Ｘにおいて、即ち行方向において、第２ｎ行の画素ユニットは、第二画素ユニットＰ２であり、第２ｎ＋１行の画素ユニットは、第一画素ユニットＰ１であり、ここで、ｎは、自然数である。

【0063】

具体的には、図８に示すように、表示パネル１０は、複数本の第一切り替え線Ｓ１をさらに含み、第一切り替え線Ｓ１は、第二方向Ｘに平行し、ゲート線Ｇと、第一切り替え線Ｓ１とは重ね接続され、ゲート線Ｇは、第一切り替え線Ｓ１を介して第二薄膜トランジスタＴ２の制御端に電気的に接続される。

【0064】

具体的には、図８に示すように、表示パネル１０は、複数本の第二切り替え線Ｓ２をさらに含み、第二切り替え線Ｓ２は、第二方向Ｘに平行し、第一電源線ＶＤＤと、第二切り替え線Ｓ２とは重ね接続され、第一電源線ＶＤＤは、第二切り替え線Ｓ２を介して第一薄膜トランジスタＴ１の入力端に電気的に接続される。

【0065】

具体的には、図８に示すように、表示パネル１０は、複数本の第三切り替え線Ｓ３をさらに含み、第三切り替え線Ｓ３は、第二方向Ｘに平行し、第二電源線ＶＳＳと、第三切り替え線Ｓ３とは重ね接続され、第二電源線ＶＳＳは、第三切り替え線Ｓ３を介して第二パッドＰａｄ２に電気的に接続される。

【0066】

具体的には、図８に示すように、表示パネル１０は、複数本の第四切り替え線Ｓ４をさらに含み、第四切り替え線Ｓ４は、第二方向Ｘに平行し、第一信号線ＲＤと、第四切り替え線Ｓ４とは重ね接続され、第一信号線ＲＤは、第四切り替え線Ｓ４を介して第三薄膜トランジスタＴ３の制御端に電気的に接続される。

【0067】

具体的には、図８に示すように、表示パネル１０は、複数本の第五切り替え線Ｓ５をさらに含み、第五切り替え線Ｓ５は、第二方向Ｘに平行し、第二信号線Ｖｒｅｆと、第五切り替え線Ｓ５とは重ね接続され、第二信号線Ｖｒｅｆは、第五切り替え線Ｓ５を介して第三薄膜トランジスタＴ３の入力端に電気的に接続される。

【0068】

具体的には、同一画素ユニット（第一画素ユニットＰ１又は第二画素ユニットＰ２）において、赤色発光デバイス１６１１の第一薄膜トランジスタＴ１の入力端、緑色発光デバイス１６１２の第一薄膜トランジスタＴ１の入力端及び青色発光デバイス１６１３の第一薄膜トランジスタＴ１の入力端は、異なるデータ線Ｄに電気的に接続され、赤色発光デバイス１６１１の第二薄膜トランジスタＴ２の制御端、緑色発光デバイス１６１２の第二薄膜トランジスタＴ２の制御端及び青色発光デバイス１６１３の第二薄膜トランジスタＴ２の制御端は、同一本のゲート線Ｇに電気的に接続され、赤色発光デバイス１６１１の第三薄膜トランジスタＴ３の制御端、緑色発光デバイス１６１２の第三薄膜トランジスタＴ３の制御端及び青色発光デバイス１６１３の第三薄膜トランジスタＴ３の制御端は、同一本の第一信号線ＲＤに電気的に接続され、赤色発光デバイス１６１１の第三薄膜トランジスタＴ３の入力端、緑色発光デバイス１６１２の第三薄膜トランジスタＴ３の入力端及び青色発光デバイス１６１３の第三薄膜トランジスタＴ３の入力端は、同一本の第二信号線Ｖｒｅｆに電気的に接続される。

【0069】

具体的には、表示パネル１０は、複数の第二画素組ＰＧ２をさらに含み、複数の第二画素組ＰＧ２は、第一表示領域ＡＡ１に設けられ、複数の第一画素組ＰＧ１及び複数の第二画素組ＰＧ２は、アレイ状に分布する。

【0070】

具体的には、第一画素組ＰＧ１の構造と、第二画素組ＰＧ２の構造とは同一であり、即ち、第二画素組ＰＧ２も、第一画素ユニットＰ１と、第二画素ユニットＰ２と、を含み、且つ第二画素組ＰＧ２における第一画素ユニットＰ１及び第二画素ユニットＰ２は、軸対称に設けられる。

【0071】

具体的には、第一画素組ＰＧ１の画素間隔は、第二画素組ＰＧ２の画素間隔に等しいことによって、表示パネル１０は、均一に出光することができる。説明が必要なこととして、画素間隔は、隣り合う二つの画素ユニットとの間の中心の間隔である。

【0072】

図１３を参照して、本願の実施例は、互いにタイリングされる少なくとも二つの上述した表示パネル１０を含むタイリング表示モジュールをさらに提供する。タイリング表示モジュールは、固定端末であってもよく、例えば、デスクトップ型コンピュータ、テレビ、大型ディスプレイ等であってもよい。本実施例において、タイリング表示モジュールは、端末本体２０をさらに含み、端末本体２０は、即ちハウジングであり、表示パネル１０は、端末本体２０上に固定される。

【0073】

本願の実施例は、
図６に示すように、少なくとも二つの表示パネル１０を提供し、表示パネル１０は、上述した実施例の表示パネル１０が採用され、且つ表示パネル１０は、負の公差領域ＮＴＡをさらに含み、負の公差領域ＮＴＡは、第二表示領域ＡＡ２の第一表示領域ＡＡ１から離れた一側に設けられる、ステップＢ１と、
図６に示すように、表示パネル１０の負の公差領域ＮＴＡを除去し、具体的には、レーザ切断及び研磨等の方式によって表示パネル１０の負の公差領域ＮＴＡを除去することができるが、これに限定しない、ステップＢ２と、
図１３に示すように、少なくとも二つの表示パネル１０を互いにタイリングして、タイリング表示モジュールを得る、ステップＢ３と、を含む、
タイリング表示モジュールの製造方法をさらに提供する。

【0074】

具体的には、負の公差領域ＮＴＡの幅は、０．２ミリメートル以上であり、負の公差領域ＮＴＡを切り離すことによって、隣り合う二つの表示パネル１０との間の継ぎ目を削除することができる。

【0075】

さらに、負の公差領域ＮＴＡの幅が０．６ミリメートル以下であることによって、負の公差領域ＮＴＡの過大による材料を無駄にする状況を避けることができる。

【0076】

以上、本願の実施例が提供する表示パネル、タイリング表示モジュール及びタイリング表示モジュールの製造方法について詳しく紹介した。本文において具体例を用いて本願の原理及び実施形態について述べるが、上述した実施例の説明は、本願の方法及びその核心的思想を理解するのに役立てるためのものでしかない。また、当業者にとって、本願の思想に基づき、具体的実施形態及び応用範囲において変更することができる。上記をまとめれば、本明細書の内容は、本願に対する制限であると理解すべきでない。

【符号の説明】

【0077】

１：駆動アセンブリ
２：発光アセンブリ
３：負の公差領域
１０：表示パネル
１１：基板
１２：バッファ層
１３：ゲート絶縁層
１４：層間絶縁層
１５：パッシベーション層
１６：第一発光アセンブリ
１７：第一駆動アセンブリ
１８：第二駆動アセンブリ
１９：第二発光アセンブリ
１６１：発光デバイス
１７１：副駆動組
１６１１：赤色発光デバイス
１６１２：緑色発光デバイス
１６１３：青色発光デバイス
１６１４：第一ピン
１６１５：第二ピン
ＡＡ１：第一表示領域
ＡＡ２：第二表示領域
ＡＬ１：第一活性層
ＡＬ２：第二活性層
ＡＬ３：第三活性層
Ｃｓｔ：蓄積キャパシタ
Ｃ１：第一キャパシタ
Ｃ２：第二キャパシタ
Ｄ：データ線
ＤＥ１：第一ドレイン
ＤＥ２：第二ドレイン
ＤＥ３：第三ドレイン
Ｇ：ゲート線
ＧＥ１：第一ゲート
ＧＥ２：第二ゲート
ＧＥ３：第三ゲート
ＬＳ１：第一遮光電極
ＬＳ２：第二遮光電極
ＬＳ３：第三遮光電極
ＮＴＡ：負の公差領域
Ｐａｄ１：第一パッド
Ｐａｄ２：第二パッド
ＰＧ１：第一画素組
ＰＧ２：第二画素組
Ｐ１：第一画素ユニット
Ｐ２：第二画素ユニット
ＲＤ：第一信号線
ＳＥ１：第一ソース
ＳＥ２：第二ソース
ＳＥ３：第三ソース
Ｓ１：第一切り替え線
Ｓ２：第二切り替え線
Ｓ３：第三切り替え線
Ｓ４：第四切り替え線
Ｓ５：第五切り替え線
Ｔ１：第一薄膜トランジスタ
Ｔ２：第二薄膜トランジスタ
Ｔ３：第三薄膜トランジスタ
ＶＤＤ：第一電源線
Ｖｒｅｆ：第二信号線
ＶＳＳ：第二電源線
Ｘ：第二方向
Ｙ：第一方向

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】