特許 7621894 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-17

(45)【発行日】2025-01-27

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H10B 43/27 20230101AFI20250120BHJP

   H10B 43/50 20230101ALI20250120BHJP

   H10D 30/68 20250101ALI20250120BHJP

   H01L 21/3205 20060101ALI20250120BHJP

   H01L 21/768 20060101ALI20250120BHJP

   H01L 23/522 20060101ALI20250120BHJP

   H10D 88/00 20250101ALI20250120BHJP

   H01L 21/60 20060101ALI20250120BHJP

【ＦＩ】

H10B43/27

H10B43/50

H01L29/78 371

H01L21/88 T

H01L27/00 301C

H01L21/60 311Q

【請求項の数】 17

(21)【出願番号】P 2021100408

(22)【出願日】2021-06-16

(65)【公開番号】P2022191901

(43)【公開日】2022-12-28

【審査請求日】2024-03-12

(73)【特許権者】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100176599

【弁理士】

【氏名又は名称】高橋 拓也

(74)【代理人】

【識別番号】100205095

【弁理士】

【氏名又は名称】小林 啓一

(74)【代理人】

【識別番号】100208775

【弁理士】

【氏名又は名称】栗田 雅章

(72)【発明者】

【氏名】田村 瑞樹

【審査官】加藤 俊哉

(56)【参考文献】

【文献】特開２０１９－１６５１１０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０１５７３３３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２１／００６６１９２（ＵＳ，Ａ１）

【文献】国際公開第２０１２／１６１０４４（ＷＯ，Ａ１）

【文献】国際公開第２０２０／１１６０４０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ ４３／２７

Ｈ１０Ｂ ４３／５０

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２７／００

Ｈ０１Ｌ ２１／６０

(57)【特許請求の範囲】

【請求項1】

第１絶縁膜と、
前記第１絶縁膜内に設けられた第１パッドと、
前記第１絶縁膜上に設けられた第２絶縁膜と、
前記第２絶縁膜内で前記第１パッド上に設けられた第２パッドとを備え、
前記第１絶縁膜は、前記第１パッドおよび前記第２絶縁膜に接する第１膜と、前記第１パッドおよび前記第２絶縁膜と間隔を有して設けられ、前記第１パッドの少なくとも一部と同じ高さに設けられた部分を有する第２膜とを含み、かつ／または、
前記第２絶縁膜は、前記第２パッドおよび前記第１絶縁膜に接する第３膜と、前記第２パッドおよび前記第１絶縁膜と間隔を有して設けられ、前記第２パッドの少なくとも一部と同じ高さに設けられた部分を有する第４膜とを含み、
前記第１膜と前記第２膜は、シリコンおよび酸素を含み、かつ／または、
前記第３膜と前記第４膜は、シリコンおよび酸素を含み、
前記第２膜は、前記第１膜よりも高い窒素原子濃度を有し、かつ／または、
前記第４膜は、前記第３膜よりも高い窒素原子濃度を有する、
半導体装置。

【請求項2】

前記第１膜は、前記第１パッドの側面と前記第２膜の側面との間に設けられた第１部分を含み、かつ／または、
前記第３膜は、前記第２パッドの側面と前記第４膜の側面との間に設けられた第２部分を含む、請求項１に記載の半導体装置。

【請求項3】

前記第１部分は、前記第１パッドを包囲する環状の平面形状を有し、かつ／または、
前記第２部分は、前記第２パッドを包囲する環状の平面形状を有する、
請求項２に記載の半導体装置。

【請求項4】

前記第１部分は、複数の六角形を含む環状の平面形状を有し、かつ／または、
前記第２部分は、複数の六角形を含む環状の平面形状を有する、
請求項３に記載の半導体装置。

【請求項5】

第１基板上に第１絶縁膜を形成し、
前記第１絶縁膜内に第１パッドを形成し、
第２基板上に第２絶縁膜を形成し、
前記第２絶縁膜内に第２パッドを形成し、
前記第１絶縁膜上に前記第２絶縁膜が配置され、前記第１パッド上に前記第２パッドが配置されるように、前記第１基板と前記第２基板とを貼り合わせる、ことを含み、
前記第１絶縁膜は、前記第１パッドおよび前記第２絶縁膜に接する第１膜と、前記第１パッドおよび前記第２絶縁膜と間隔を有して設けられ、前記第１パッドの少なくとも一部と同じ高さに設けられた部分を有する第２膜とを含むように形成され、かつ／または、
前記第２絶縁膜は、前記第２パッドおよび前記第１絶縁膜に接する第３膜と、前記第２パッドおよび前記第１絶縁膜と間隔を有して設けられ、前記第２パッドの少なくとも一部と同じ高さに設けられた部分を有する第４膜とを含むように形成され、
前記第２膜は、前記貼り合わせ後に加熱されることで収縮し、かつ／または、
前記第４膜は、前記貼り合わせ後に加熱されることで収縮する、
半導体装置の製造方法。

【請求項6】

前記第２膜の厚さは、前記収縮により９％よりも大きくかつ２５％以下だけ減少し、
かつ／または、
前記第４膜の厚さは、前記収縮により９％よりも大きくかつ２５％以下だけ減少する、
請求項５に記載の半導体装置の製造方法。

【請求項7】

前記第２膜は、ポリシラザンを含み、かつ／または、
前記第４膜は、ポリシラザンを含む、
請求項５または６に記載の半導体装置の製造方法。

【請求項8】

第１絶縁膜と、
前記第１絶縁膜内に設けられた第１プラグと、
前記第１絶縁膜内で前記第１プラグ上に設けられた第１パッドと、
前記第１絶縁膜上に設けられた第２絶縁膜と、
前記第２絶縁膜内で前記第１パッド上に設けられた第２パッドと、
前記第２絶縁膜内で前記第２パッド上に設けられた第２プラグとを備え、
前記第１パッドよりも大きい線膨張係数を有し、前記第１絶縁膜内で前記第１プラグの少なくとも一部と同じ高さに設けられた部分を有する第１層、かつ／または、
前記第２パッドよりも大きい線膨張係数を有し、前記第２絶縁膜内で前記第２プラグの少なくとも一部と同じ高さに設けられた部分を有する第２層、
をさらに備える半導体装置。

【請求項9】

前記第１層は、第１金属層を含み、かつ／または、
前記第２層は、第２金属層を含む、
請求項８に記載の半導体装置。

【請求項10】

前記第１パッドは銅を含み、前記第１層はアルミニウムまたは亜鉛を含み、
かつ／または、
前記第２パッドは銅を含み、前記第２層はアルミニウムまたは亜鉛を含む、
請求項８または９に記載の半導体装置。

【請求項11】

前記第１層の厚さは、前記第１パッドの厚さの５％以上かつ３０％以下であり、
かつ／または、
前記第２層の厚さは、前記第２パッドの厚さの５％以上かつ３０％以下である、
請求項８から１０のいずれか１項に記載の半導体装置。

【請求項12】

前記第１層は、前記第１プラグに接しており、かつ／または、
前記第２層は、前記第２プラグに接している、
請求項８から１１のいずれか１項に記載の半導体装置。

【請求項13】

前記第１層は、前記第１プラグと間隔を有して設けられており、かつ／または、
前記第２層は、前記第２プラグと間隔を有して設けられている、
請求項８から１１のいずれか１項に記載の半導体装置。

【請求項14】

前記第１層は、前記第１パッドに接しており、かつ／または、
前記第２層は、前記第２パッドに接している、
請求項８から１３のいずれか１項に記載の半導体装置。

【請求項15】

前記第１層は、前記第１パッドと間隔を有して設けられており、かつ／または、
前記第２層は、前記第２パッドと間隔を有して設けられている、
請求項８から１３のいずれか１項に記載の半導体装置。

【請求項16】

第１基板上に第１絶縁膜を形成し、
前記第１絶縁膜内に第１プラグを形成し、
前記第１絶縁膜内で前記第１プラグ上に第１パッドを形成し、
第２基板上に第２絶縁膜を形成し、
前記第２絶縁膜内に第２プラグを形成し、
前記第２絶縁膜内で前記第２プラグ上に第２パッドを形成し、
前記第１絶縁膜上に前記第２絶縁膜が配置され、前記第１パッド上に前記第２パッドが配置されるように、前記第１基板と前記第２基板とを貼り合わせる、
ことを含み、
前記第１絶縁膜内に、前記第１パッドよりも大きい線膨張係数を有し、前記第１プラグの少なくとも一部と同じ高さに設けられた部分を有する第１層を形成し、かつ／または、
前記第２絶縁膜内に、前記第２パッドよりも大きい線膨張係数を有し、前記第２プラグの少なくとも一部と同じ高さに設けられた部分を有する第２層を形成する、
ことをさらに含む半導体装置の製造方法。

【請求項17】

前記第１層は、前記第１プラグの形成前に形成され、かつ／または、
前記第２層は、前記第２プラグの形成前に形成される、
請求項１６に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置およびその製造方法に関する。

【背景技術】

【0002】

ある基板と別の基板とを貼り合わせて半導体装置を製造する場合、これらの基板の金属パッド同士の接合不良を低減することが望ましい。

【先行技術文献】

【特許文献】

【0003】

【文献】米国特許ＵＳ６９６２８３５号公報

【文献】国際特許出願公開ＷＯ２０１６／１５２５１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

パッド同士を好適に接合することが可能な半導体装置およびその製造方法を提供する。

【課題を解決するための手段】

【0005】

一の実施形態によれば、半導体装置は、第１絶縁膜と、前記第１絶縁膜内に設けられた第１パッドと、前記第１絶縁膜上に設けられた第２絶縁膜と、前記第２絶縁膜内で前記第１パッド上に設けられた第２パッドとを備える。さらに、前記第１絶縁膜は、前記第１パッドおよび前記第２絶縁膜に接する第１膜と、前記第１パッドおよび前記第２絶縁膜と間隔を有して設けられ、前記第１パッドの少なくとも一部と同じ高さに設けられた部分を有する第２膜とを含み、かつ／または、前記第２絶縁膜は、前記第２パッドおよび前記第１絶縁膜に接する第３膜と、前記第２パッドおよび前記第１絶縁膜と間隔を有して設けられ、前記第２パッドの少なくとも一部と同じ高さに設けられた部分を有する第４膜とを含み、前記第１膜と前記第２膜は、シリコンおよび酸素を含み、かつ／または、前記第３膜と前記第４膜は、シリコンおよび酸素を含み、前記第２膜は、前記第１膜よりも高い窒素原子濃度を有し、かつ／または、前記第４膜は、前記第３膜よりも高い窒素原子濃度を有する。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の半導体装置の構造を示す断面図である。

【図2】第１実施形態の柱状部の構造を示す断面図である。

【図3】第１実施形態の半導体装置の製造方法を示す断面図(1/2)である。

【図4】第１実施形態の半導体装置の製造方法を示す断面図(2/2)である。

【図5】第１実施形態の半導体装置の構造を示す断面図である。

【図6】第１実施形態の半導体装置の構造の２つの例を示す断面図である。

【図7】第１実施形態の第１変形例の半導体装置の構造を示す断面図である。

【図8】第１実施形態の第２変形例の半導体装置の構造を示す断面図である。

【図9】第１実施形態の第３変形例の半導体装置の構造を示す断面図である。

【図10】第１実施形態の半導体装置の製造方法の概略を示す断面図である。

【図11】第１実施形態の半導体装置の製造方法の詳細を示す断面図(1/5)である。

【図12】第１実施形態の半導体装置の製造方法の詳細を示す断面図(2/5)である。

【図13】第１実施形態の半導体装置の製造方法の詳細を示す断面図(3/5)である。

【図14】第１実施形態の半導体装置の製造方法の詳細を示す断面図(4/5)である。

【図15】第１実施形態の半導体装置の製造方法の詳細を示す断面図(5/5)である。

【図16】第２実施形態の半導体装置の構造を示す断面図である。

【図17】第２実施形態の第１変形例の半導体装置の構造を示す断面図である。

【図18】第２実施形態の第２変形例の半導体装置の構造を示す断面図である。

【図19】第２実施形態の第３変形例の半導体装置の構造を示す断面図である。

【図20】第２実施形態の第４変形例の半導体装置の構造を示す断面図である。

【図21】第２実施形態の半導体装置の製造方法の概略を示す断面図である。

【図22】第２実施形態の半導体装置の製造方法の詳細を示す断面図(1/7)である。

【図23】第２実施形態の半導体装置の製造方法の詳細を示す断面図(2/7)である。

【図24】第２実施形態の半導体装置の製造方法の詳細を示す断面図(3/7)である。

【図25】第２実施形態の半導体装置の製造方法の詳細を示す断面図(4/7)である。

【図26】第２実施形態の半導体装置の製造方法の詳細を示す断面図(5/7)である。

【図27】第２実施形態の半導体装置の製造方法の詳細を示す断面図(6/7)である。

【図28】第２実施形態の半導体装置の製造方法の詳細を示す断面図(7/7)である。

【図29】第２実施形態の半導体装置の別の製造方法の詳細を示す断面図(1/4)である。

【図30】第２実施形態の半導体装置の別の製造方法の詳細を示す断面図(2/4)である。

【図31】第２実施形態の半導体装置の別の製造方法の詳細を示す断面図(3/4)である。

【図32】第２実施形態の半導体装置の別の製造方法の詳細を示す断面図(4/4)である。

【図33】第２実施形態の半導体装置の材料について説明するためのグラフである。

【発明を実施するための形態】

【0007】

以下、本発明の実施形態を、図面を参照して説明する。図１～図３３において、同一の構成には同一の符号を付し、重複する説明は省略する。

【0008】

（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１の半導体装置は、例えば３次元メモリであり、後述するように、アレイ領域１を含むアレイウェハと、回路領域２を含む回路ウェハとを貼り合わせることで製造される。

【0009】

アレイ領域１は、複数のメモリセルを含むメモリセルアレイ１１と、メモリセルアレイ１１上の絶縁膜１２と、メモリセルアレイ１１下の層間絶縁膜１３とを備えている。絶縁膜１２は例えば、シリコン酸化膜（ＳｉＯ_２膜）またはシリコン窒化膜（ＳｉＮ膜）である。層間絶縁膜１３は例えば、シリコン酸化膜、または、シリコン酸化膜とその他の絶縁膜とを含む積層膜である。層間絶縁膜１３は、第２絶縁膜の例である。

【0010】

回路領域２は、アレイ領域１下に設けられている。符号Ｓは、アレイ領域１と回路領域２との境界面（貼合面）を示す。回路領域２は、層間絶縁膜１４と、層間絶縁膜１４下の基板１５とを備えている。層間絶縁膜１４は例えば、シリコン酸化膜、または、シリコン酸化膜とその他の絶縁膜とを含む積層膜である。層間絶縁膜１４は、第１絶縁膜の例である。基板１５は例えば、シリコン（Ｓｉ）基板などの半導体基板である。

【0011】

図１は、基板１５の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１５の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していても一致していなくてもよい。

【0012】

アレイ領域１は、メモリセルアレイ１１内の複数の電極層として、複数のワード線ＷＬと、ソース線ＳＬとを備えている。図１は、メモリセルアレイ１１の階段構造部２１を示している。各ワード線ＷＬは、コンタクトプラグ２２を介してワード配線層２３と電気的に接続されている。上記複数のワード線ＷＬを貫通する各柱状部ＣＬは、ビアプラグ２４を介してビット線ＢＬと電気的に接続されており、かつソース線ＳＬと電気的に接続されている。ソース線ＳＬは、半導体層である下部層ＳＬ１と、金属層である上部層ＳＬ２とを含んでいる。

【0013】

回路領域２は、複数のトランジスタ３１を備えている。各トランジスタ３１は、基板１５上にゲート絶縁膜を介して設けられたゲート電極３２と、基板１５内に設けられた不図示のソース拡散層およびドレイン拡散層とを備えている。また、回路領域２は、これらのトランジスタ３１のゲート電極３２、ソース拡散層、またはドレイン拡散層上に設けられた複数のコンタクトプラグ３３と、これらのコンタクトプラグ３３上に設けられ、複数の配線を含む配線層３４と、配線層３４上に設けられ、複数の配線を含む配線層３５とを備えている。

【0014】

回路領域２はさらに、配線層３５上に設けられ、複数の配線を含む配線層３６と、配線層３６上に設けられた複数のビアプラグ３７と、これらのビアプラグ３７上に設けられた複数の金属パッド３８とを備えている。金属パッド３８は例えば、Ｃｕ（銅）層を含む金属層である。金属パッド３８は、第１パッドの例である。回路領域２は、アレイ領域１の動作を制御する制御回路（論理回路）として機能する。この制御回路は、トランジスタ３１などにより構成されており、金属パッド３８に電気的に接続されている。

【0015】

アレイ領域１は、金属パッド３８上に設けられた複数の金属パッド４１と、金属パッド４１上に設けられた複数のビアプラグ４２とを備えている。また、アレイ領域１は、これらのビアプラグ４２上に設けられ、複数の配線を含む配線層４３と、配線層４３上に設けられ、複数の配線を含む配線層４４とを備えている。金属パッド４１は例えば、Ｃｕ層を含む金属層である。金属パッド４１は、第２パッドの例である。上記のビット線ＢＬは、配線層４４に含まれている。上記の制御回路は、金属パッド４１、３８などを介してメモリセルアレイ１１に電気的に接続されており、金属パッド４１、３８などを介してメモリセルアレイ１１の動作を制御する。

【0016】

アレイ領域１はさらに、配線層４４上に設けられた複数のビアプラグ４５と、これらのビアプラグ４５上や絶縁膜１２上に設けられた金属パッド４６と、金属パッド４６上や絶縁膜１２上に設けられたパッシベーション膜４７とを備えている。金属パッド４６は例えば、Ｃｕ層を含む金属層であり、図１の半導体装置の外部接続パッド（ボンディングパッド）として機能する。パッシベーション膜４７は例えば、シリコン酸化膜などの絶縁膜であり、金属パッド４６の上面を露出させる開口部Ｐを有している。金属パッド４６は、この開口部Ｐを介してボンディングワイヤ、はんだボール、金属バンプなどにより実装基板や他の装置に接続可能である。

【0017】

図２は、第１実施形態の柱状部ＣＬの構造を示す断面図である。図２は、図１に示す複数の柱状部ＣＬのうちの１つを示している。

【0018】

図２に示すように、メモリセルアレイ１１は、層間絶縁膜１３（図１）上に交互に積層された複数のワード線ＷＬと複数の絶縁層５１とを備えている。ワード線ＷＬは、例えばＷ（タングステン）層である。絶縁層５１は、例えばシリコン酸化膜である。

【0019】

柱状部ＣＬは、ブロック絶縁膜５２、電荷蓄積層５３、トンネル絶縁膜５４、チャネル半導体層５５、およびコア絶縁膜５６を順に含んでいる。電荷蓄積層５３は例えば、シリコン窒化膜などの絶縁膜であり、ワード線ＷＬおよび絶縁層５１の側面にブロック絶縁膜５２を介して形成されている。電荷蓄積層５３は、ポリシリコン層などの半導体層でもよい。チャネル半導体層５５は、例えばポリシリコン層であり、電荷蓄積層５３の側面にトンネル絶縁膜５４を介して形成されている。ブロック絶縁膜５２、トンネル絶縁膜５４、およびコア絶縁膜５６は、例えばシリコン酸化膜または金属絶縁膜である。

【0020】

図３および図４は、第１実施形態の半導体装置の製造方法を示す断面図である。

【0021】

図３は、複数のアレイ領域１を含むアレイウェハＷ１と、複数の回路領域２を含む回路ウェハＷ２とを示している。アレイウェハＷ１は「メモリウェハ」とも呼ばれ、回路ウェハＷ２は「ＣＭＯＳウェハ」とも呼ばれる。

【0022】

図３のアレイウェハＷ１の向きは、図１のアレイ領域１の向きとは逆になっている。本実施形態では、アレイウェハＷ１と回路ウェハＷ２とを貼り合わせることで半導体装置を製造する。図３は、貼合のために向きを反転される前のアレイウェハＷ１を示しており、図１は、貼合のために向きを反転されて貼合およびダイシングされた後のアレイ領域１を示している。

【0023】

図３において、符号Ｓ１はアレイウェハＷ１の上面を示し、符号Ｓ２は回路ウェハＷ２の上面を示している。アレイウェハＷ１は、絶縁膜１２下に設けられた基板１６を備えている。基板１６は例えば、シリコン基板などの半導体基板である。基板１５は第１基板の例であり、基板１６は第２基板の例である。

【0024】

本実施形態ではまず、図３に示すように、アレイウェハＷ１の基板１６上にメモリセルアレイ１１、絶縁膜１２、層間絶縁膜１３、階段構造部２１、金属パッド４１などを形成し、回路ウェハＷ２の基板１５上に層間絶縁膜１４、トランジスタ３１、金属パッド３８などを形成する。例えば、基板１６上にビアプラグ４５、配線層４４、配線層４３、ビアプラグ４２、および金属パッド４１が順に形成される。また、基板１５上にコンタクトプラグ３３、配線層３４、配線層３５、配線層３６、ビアプラグ３７、および金属パッド３８が順に形成される。次に、図４に示すように、アレイウェハＷ１と回路ウェハＷ２とを機械的圧力により貼り合わせる。これにより、層間絶縁膜１３と層間絶縁膜１４とが接着される。次に、アレイウェハＷ１および回路ウェハＷ２をアニールする。これにより、金属パッド４１と金属パッド３８とが接合される。

【0025】

その後、基板１５をＣＭＰ（Chemical Mechanical Polishing）により薄膜化し、基板１６をＣＭＰにより除去した後、アレイウェハＷ１および回路ウェハＷ２を複数のチップに切断する。このようにして、図１の半導体装置が製造される。なお、金属パッド４６とパッシベーション膜４７は例えば、基板１５の薄膜化および基板１６の除去の後に、絶縁膜１２上に形成される。

【0026】

なお、本実施形態ではアレイウェハＷ１と回路ウェハＷ２とを貼り合わせているが、代わりにアレイウェハＷ１同士を貼り合わせてもよい。図１～図４を参照して前述した内容や、図５～図３３を参照して後述する内容は、アレイウェハＷ１同士の貼合にも適用可能である。

【0027】

また、図１は、層間絶縁膜１３と層間絶縁膜１４との境界面や、金属パッド４１と金属パッド３８との境界面を示しているが、上記のアニール後はこれらの境界面が観察されなくなることが一般的である。しかしながら、これらの境界面のあった位置は、例えば金属パッド４１の側面や金属パッド３８の側面の傾きや、金属パッド４１の側面と金属パッド３８との位置ずれを検出することで推定することができる。

【0028】

以下、図５～図１５を参照し、本実施形態の半導体装置のさらなる詳細を説明する。

【0029】

図５は、第１実施形態の半導体装置の構造を示す断面図である。

【0030】

図５(ａ)は、図１に示す複数対の金属パッド３８、４１のうちの１対を示す縦断面図である。図５(ａ)では、金属パッド３８が、層間絶縁膜１４内でビアプラグ３７上に設けられ、金属パッド４１が、層間絶縁膜１３内でビアプラグ４２下に設けられている。図５(ｂ)は、図５(ａ)に示すＡ－Ａ’線に沿った横断面図であり、金属パッド４１のＸＹ断面を示している。図５(ｃ)は、図５(ａ)に示すＢ－Ｂ’線に沿った横断面図であり、金属パッド３８のＸＹ断面を示している。

【0031】

以下、図５(ａ)に示す金属パッド３８、４１や層間絶縁膜１４、１３のさらなる詳細を説明する。この説明の中で、図５(ｂ)および図５(ｃ)も適宜参照する。

【0032】

図５(ａ)に示すように、金属パッド３８は、バリアメタル層３８ａと、パッド材層３８ｂとを含んでいる。バリアメタル層３８ａは、層間絶縁膜１４の側面および上面に形成されており、パッド材層３８ｂは、層間絶縁膜１４内にバリアメタル層３８ａを介して形成されている。同様に、金属パッド４１は、バリアメタル層４１ａと、パッド材層４１ｂとを含んでいる。バリアメタル層４１ａは、層間絶縁膜１３の側面および下面に形成されており、パッド材層４１ｂは、層間絶縁膜１４内にバリアメタル層４１ａを介して形成されている。バリアメタル層３８ａ、４１ａは例えば、Ｔｉ（チタン）元素またはＴａ（タンタル）元素を含む金属層である。パッド材層３８ｂ、４１ｂは例えば、Ｃｕ層を含む金属層である。よって、金属パッド３８、４１は「Ｃｕパッド」とも呼ばれる。

【0033】

本実施形態の層間絶縁膜１４は、絶縁膜１４ａと、絶縁膜１４ｂとを含んでいる。絶縁膜１４ａは、金属パッド３８と層間絶縁膜１３とに接しており、金属パッド３８の横方向や下方向などに配置されている。一方、絶縁膜１４ｂは、金属パッド３８にも層間絶縁膜１３にも接しておらず、金属パッド３８の横方向に配置されている。すなわち、絶縁膜１４ｂは、金属パッド３８および層間絶縁膜１３と間隔を有して配置されている。本実施形態では、絶縁膜１４ｂの厚さが、金属パッド３８の厚さよりも薄いため、絶縁膜１４ｂの全体が、金属パッド３８の一部と同じ高さに位置している。そのため、ＸＹ平面に平行なＢ－Ｂ’線が、金属パッド３８と絶縁膜１４ｂの両方を通過している。絶縁膜１４ａは第１膜の例であり、絶縁膜１４ｂは第２膜の例である。

【0034】

なお、上記の「高さ」の基準は、例えば境界面Ｓである。また、上記の「高さ」の基準は、基板１５の上面でもよい。これは、以下に登場する「高さ」の語句についても同様である。

【0035】

本実施形態の絶縁膜１４ａと絶縁膜１４ｂは、いずれもＳｉＯ_２膜である。ただし、本実施形態の絶縁膜１４ａは、例えばｄＴＥＯＳ（densified tetraethyl orthosilicate）を用いて形成される。一方、本実施形態の絶縁膜１４ｂは、例えばＰＳＺ（ポリシラザン）を用いて形成される。そのため、絶縁膜１４ｂは、不純物原子としてＮ（窒素）原子を含んでおり、絶縁膜１４ｂ内のＮ原子濃度は、絶縁膜１４ａ内のＮ原子濃度よりも高くなっている。さらには、絶縁膜１４ｂは、半導体装置を製造する際の熱工程で収縮する。本実施形態の半導体装置を製造する際には、後述するように、絶縁膜１４ｂのこのような性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0036】

なお、本実施形態の絶縁膜１４ｂは、半導体装置を製造する際の熱工程で収縮する別のＳｉＯ_２膜（例えばＮＳＧ（None-doped Silicate Glass）膜）でもよい。また、本実施形態の絶縁膜１４ａ、１４ｂは、ＳｉＯ_２膜以外でもよい。

【0037】

本実施形態の層間絶縁膜１３は、絶縁膜１３ａと、絶縁膜１３ｂとを含んでいる。絶縁膜１３ａは、金属パッド４１と層間絶縁膜１４とに接しており、金属パッド４１の横方向や上方向などに配置されている。一方、絶縁膜１３ｂは、金属パッド４１にも層間絶縁膜１４にも接しておらず、金属パッド４１の横方向に配置されている。すなわち、絶縁膜１３ｂは、金属パッド４１および層間絶縁膜１４と間隔を有して配置されている。本実施形態では、絶縁膜１３ｂの厚さが、金属パッド４１の厚さよりも薄いため、絶縁膜１３ｂの全体が、金属パッド４１の一部と同じ高さに位置している。そのため、ＸＹ平面に平行なＡ－Ａ’線が、金属パッド４１と絶縁膜１３ｂの両方を通過している。絶縁膜１３ａは第３膜の例であり、絶縁膜１３ｂは第４膜の例である。

【0038】

本実施形態の絶縁膜１３ａと絶縁膜１３ｂは、いずれもＳｉＯ_２膜である。ただし、本実施形態の絶縁膜１３ａは、例えばｄＴＥＯＳを用いて形成される。一方、本実施形態の絶縁膜１３ｂは、例えばＰＳＺを用いて形成される。そのため、絶縁膜１３ｂは、不純物原子としてＮ原子を含んでおり、絶縁膜１３ｂ内のＮ原子濃度は、絶縁膜１３ａ内のＮ原子濃度よりも高くなっている。さらには、絶縁膜１３ｂは、半導体装置を製造する際の熱工程で収縮する。本実施形態の半導体装置を製造する際には、後述するように、絶縁膜１３ｂのこのような性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0039】

なお、本実施形態の絶縁膜１３ｂは、半導体装置を製造する際の熱工程で収縮する別のＳｉＯ_２膜（例えばＮＳＧ膜）でもよい。また、本実施形態の絶縁膜１３ａ、１３ｂは、ＳｉＯ_２膜以外でもよい。

【0040】

本実施形態の絶縁膜１３ａは、図５(ａ)に示すように、金属パッド４１の側面と絶縁膜１３ｂの側面との間に設けられた部分Ｐ１を含んでいる。よって、絶縁膜１３ｂは、金属パッド４１に接していない。部分Ｐ１は、第２部分の例である。同様に、本実施形態の絶縁膜１４ａは、金属パッド３８の側面と絶縁膜１４ｂの側面との間に設けられた部分Ｐ２を含んでいる。よって、絶縁膜１４ｂは、金属パッド３８に接していない。部分Ｐ２は、第１部分の例である。

【0041】

図５(ｂ)は、絶縁膜１３ａの部分Ｐ１のＸＹ断面を示している。本実施形態の部分Ｐ１は、図５(ｂ)に示すように、金属パッド４１を包囲する環状の平面形状を有している。部分Ｐ１はさらに、絶縁膜１３ｂにより環状に包囲されている。

【0042】

図５(ｃ)は、絶縁膜１４ａの部分Ｐ２のＸＹ断面を示している。本実施形態の部分Ｐ２は、図５(ｃ)に示すように、金属パッド３８を包囲する環状の平面形状を有している。部分Ｐ２はさらに、絶縁膜１４ｂにより環状に包囲されている。

【0043】

図６は、第１実施形態の半導体装置の構造の２つの例を示す断面図である。

【0044】

図６(ａ)は、本実施形態の半導体装置の構造の第１の例を示している。図６(ａ)は、図５(ｂ)よりも広い範囲を示した横断面図である。この例では、各金属パッド４１は、中実の四角形の平面形状を有し、各金属パッド４１を包囲する部分Ｐ１は、中空の四角形の平面形状を有している。この例では、１つの絶縁膜１３ｂが、複数の金属パッド４１を複数の部分Ｐ１を介して個々に包囲している。

【0045】

図６(ｂ)は、本実施形態の半導体装置の構造の第２の例を示している。図６(ｂ)は、図６(ａ)と同様に、図５(ｂ)よりも広い範囲を示した横断面図であるが、図６(ａ)に示す構造とは異なる構造を示している。この例では、各金属パッド４１は、中実の六角形の平面形状を有し、各金属パッド４１を包囲する部分Ｐ１は、中空の六角形に近い平面形状を有している。具体的には、各部分Ｐ１は、複数（ここでは６つ）の六角形を組み合わせた環状の平面形状を有し、これらの六角形の各々は、１つの金属パッド４１と同じサイズを有している。同様に、絶縁膜１３ｂも、複数の六角形を組み合わせた平面形状を有し、これらの六角形の各々は、１つの金属パッド４１と同じサイズを有している。このように、この例の金属パッド４１、部分Ｐ１、および絶縁膜１３ｂの平面形状は、ハニカム構造を有している。この例でも、１つの絶縁膜１３ｂが、複数の金属パッド４１を複数の部分Ｐ１を介して個々に包囲している。

【0046】

なお、第１の例における金属パッド３８、部分Ｐ２、および絶縁膜１４ｂの平面形状はそれぞれ、金属パッド４１、部分Ｐ１、および絶縁膜１３ｂの平面形状と同様である。また、第２の例における金属パッド３８、部分Ｐ２、および絶縁膜１４ｂの平面形状はそれぞれ、金属パッド４１、部分Ｐ１、および絶縁膜１３ｂの平面形状と同様である。

【0047】

図７は、第１実施形態の第１変形例の半導体装置の構造を示す断面図である。図７(ａ)～図７(ｃ)はそれぞれ、図５(ａ)～図５(ｃ)に対応している。

【0048】

本変形例の絶縁膜１４ｂは、第１実施形態のそれと同様に、金属パッド３８および層間絶縁膜１３に接しておらず、金属パッド３８の横方向などに配置されている。同様に、本変形例の絶縁膜１３ｂは、金属パッド４１および層間絶縁膜１４に接しておらず、金属パッド４１の横方向などに配置されている。

【0049】

しかしながら、本変形例の絶縁膜１４ｂの厚さは、金属パッド３８の厚さよりも厚く、絶縁膜１４ｂの一部のみが、金属パッド３８の一部と同じ高さに位置している。よって、本変形例の絶縁膜１４ｂは、金属パッド３８の下面より高い位置にある部分だけでなく、金属パッド３８の下面より低い位置にある部分も含んでいる。同様に、本変形例の絶縁膜１３ｂの厚さは、金属パッド４１の厚さよりも厚く、絶縁膜１３ｂの一部のみが、金属パッド４１の一部と同じ高さに位置している。よって、本変形例の絶縁膜１３ｂは、金属パッド４１の上面より低い位置にある部分だけでなく、金属パッド４１の上面より高い位置にある部分も含んでいる。本変形例によれば、このような形状を有する絶縁膜１４ｂ、１３ｂにより、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0050】

なお、本変形例の絶縁膜１４ｂの厚さは、金属パッド３８の厚さより薄くてもよく、本変形例の絶縁膜１３ｂの厚さは、金属パッド４１の厚さより薄くてもよい。

【0051】

図８は、第１実施形態の第２変形例の半導体装置の構造を示す断面図である。図８(ａ)～図８(ｃ)はそれぞれ、図５(ａ)～図５(ｃ)に対応している。

【0052】

本変形例の層間絶縁膜１４は、第１変形例の絶縁膜１４ａ、１４ｂと同じ形状を有する絶縁膜１４ａ、１４ｂを含んでいる。一方、本変形例の層間絶縁膜１３は、絶縁膜１３ａは含んでいるものの、絶縁膜１３ｂは含んでいない。本変形例によれば、このような形状を有する絶縁膜１４ｂにより、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0053】

図９は、第１実施形態の第３変形例の半導体装置の構造を示す断面図である。図９(ａ)～図９(ｃ)はそれぞれ、図５(ａ)～図５(ｃ)に対応している。

【0054】

本変形例の層間絶縁膜１３は、第１変形例の絶縁膜１３ａ、１３ｂと同じ形状を有する絶縁膜１３ａ、１３ｂを含んでいる。一方、本変形例の層間絶縁膜１４は、絶縁膜１４ａは含んでいるものの、絶縁膜１４ｂは含んでいない。本変形例によれば、このような形状を有する絶縁膜１３ｂにより、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0055】

図１０は、第１実施形態の半導体装置の製造方法の概略を示す断面図である。図１０(ａ)～図１０(ｃ)は、図３および図４に示す方法の詳細を示している。

【0056】

図１０(ａ)は、回路領域２（回路ウェハＷ２）と貼り合わされる前のアレイ領域１（アレイウェハＷ１）を示している。図１０(ａ)では、金属パッド３８の上面が、層間絶縁膜１４の上面に対し下方向に窪んでおり、金属パッド４１の下面が、層間絶縁膜１３の下面に対し上方向に窪んでいる。これらの窪みは、ディッシングと呼ばれ、例えば層間絶縁膜１４、１３の表面をＣＭＰにより平坦化する際に生じる。アレイ領域１と回路領域２とを貼り合わせても、これらの窪みが原因で金属パッド４１と金属パッド３８とが好適に接合されないおそれがある。

【0057】

図１０(ｂ)は、回路領域２と貼り合わされた後であって、金属パッド３８、４１を接合するためのアニールが行われる前のアレイ領域１を示している。図１０(ｂ)では、上述の窪みが原因で、金属パッド４１と金属パッド３８との間に隙間が生じている。この隙間を消滅させないと、金属パッド４１と金属パッド３８との接合不良が生じるおそれがある。

【0058】

図１０(ｃ)は、回路領域２と貼り合わされた後であって、金属パッド３８、４１を接合するためのアニールが行われた後のアレイ領域１を示している。図１０(ｃ)では、金属パッド４１と金属パッド３８との間の隙間が消滅し、金属パッド４１と金属パッド３８とが好適に接合されている。これは、アニールによる金属パッド４１、３８の熱膨張と、アニールによる絶縁膜１４ｂ、１３ｂの作用とに起因する。

【0059】

ここで、本実施形態の絶縁膜１４ｂ、１３ｂの作用について説明する。

【0060】

本実施形態の絶縁膜１４ｂ、１３ｂは、例えばＰＳＺ（ポリシラザン）を用いて形成される。そのため、金属パッド４１、３８をアニールした際に、絶縁膜１４ｂ、１３ｂが加熱されて収縮する。これにより、絶縁膜１４ｂ、１３ｂから金属パッド４１、３８に圧縮応力が印加され、金属パッド４１と金属パッド３８とが接近しやすくなる。よって、本実施形態によれば、金属パッド４１、３８の熱膨張および絶縁膜１４ｂ、１３ｂの作用により、金属パッド４１と金属パッド３８とを好適に接合することが可能となる。

【0061】

本実施形態の絶縁膜１４ｂの厚さは、上記アニール時の収縮により、例えば９％よりも大きくかつ２５％以下だけ減少する。収縮前の絶縁膜１４ｂの厚さをＴ１で表し、収縮後の絶縁膜１４ｂの厚さをＴ２で表す場合には、Ｔ１×０．７５≦Ｔ２＜Ｔ１×０．９１の関係が成り立つ。同様に、本実施形態の絶縁膜１３ｂの厚さは、上記アニール時の収縮により、例えば９％よりも大きくかつ２５％以下だけ減少する。これにより、十分な圧縮応力を発生させることが可能となり、金属パッド４１と金属パッド３８とを十分に好適に接合することが可能となる。

【0062】

本実施形態の金属パッド４１、３８は、例えばＣｕ層を含んでいる。よって、金属パッド４１、３８のアニールは、Ｃｕ層へのアニールの悪影響を抑制するために、４００℃以下で行うことが望ましい。よって、本実施形態の絶縁膜１４ｂの厚さは、４００℃以下のアニールにより、９％よりも大きくかつ２５％以下だけ減少することが望ましい。このような絶縁膜１４ｂは例えば、ＰＳＺを用いて絶縁膜１４ｂを形成することで実現可能である。これは、絶縁膜１３ｂについても同様である。

【0063】

本実施形態の層間絶縁膜１４は、ＰＳＺなどを用いて形成された絶縁膜１４ｂだけでなく、ｄＴＥＯＳなどを用いて形成された絶縁膜１４ａも含んでいることが望ましい。理由は、基板１５上にＰＳＺ膜を形成した直後、ＰＳＺ膜は液体に近い性質を有し、ＰＳＺ膜の加工（例えばＣＭＰ）が難しいからである。

【0064】

図１１～図１５は、第１実施形態の半導体装置の製造方法の詳細を示す断面図である。図１１(ａ)～図１５(ｂ)は、図１０(ａ)～図１０(ｃ)に示す方法の詳細を示している。

【0065】

図１１(ａ)は、回路領域２（回路ウェハＷ２）の一部を示している。回路領域２を形成する際には、基板１５の上方に絶縁膜１４ａ１を形成し、絶縁膜１４ａ１内にビアプラグ３７を形成し、絶縁膜１４ａ１およびビアプラグ３７上に絶縁膜１４ａ２を形成する（図１１(ａ)）。絶縁膜１４ａ１、１４ａ２は、絶縁膜１４ａの一部であり、例えば原料ガスとしてｄＴＥＯＳを用いてＣＶＤ（Chemical Vapor Deposition）により形成される。

【0066】

次に、リソグラフィおよびＲＩＥ（Reactive Ion Etching）により、絶縁膜１４ａ２内に凹部Ｈ１を形成する（図１１(ｂ)）。次に、凹部Ｈ１内に絶縁膜１４ｂを形成する（図１２(ａ)）。絶縁膜１４ｂは、例えばＰＳＺを用いて塗布法により形成される。本実施形態の絶縁膜１４ｂは例えば、図５(ｃ)および図６(ａ)に示す平面形状を有するように形成されてもよいし、図６(ｂ)に示す平面形状を有するように形成されてもよい。

【0067】

次に、絶縁膜１４ａ２、１４ｂ上に、絶縁膜１４ａ３を形成する（図１２(ｂ)）。絶縁膜１４ａ３は、絶縁膜１４ａの一部であり、例えばｄＴＥＯＳを用いてＣＶＤにより形成される。次に、リソグラフィおよびＲＩＥにより、絶縁膜１４ａ２、１４ａ３内に凹部Ｈ２を形成する（図１３(ａ)）。その結果、ビアプラグ３７の上面が凹部Ｈ２内に露出する。凹部Ｈ２は、金属パッド３８を埋め込むためのパッド溝として用いられる。

【0068】

次に、ビアプラグ３７および絶縁膜１４ａ１、１４ａ２、１４ａ３上に、バリアメタル層３８ａを形成する（図１３(ｂ)）。バリアメタル層３８ａは例えば、Ｔｉ元素またはＴａ元素を含む金属層であり、ＣＶＤにより形成される。

【0069】

次に、ビアプラグ３７および絶縁膜１４ａ１、１４ａ２、１４ａ３上に、バリアメタル層３８ａを介してパッド材層３８ｂを形成する（図１４(ａ)）。パッド材層３８ｂは例えば、Ｃｕ層であり、めっき法により形成される。

【0070】

次に、パッド材層３８ｂの表面を、ＣＭＰにより平坦化する（図１４(ｂ)）。その結果、凹部Ｈ２外のバリアメタル層３８ａおよびパッド材層３８ｂが除去され、凹部Ｈ２内に金属パッド３８が形成される。本実施形態の金属パッド３８は、絶縁膜１４ａ１、１４ａ２、１４ａ３に接し、絶縁膜１４ｂに接しない位置に形成される。図１４(ｂ)では、絶縁膜１４ｂの厚さが、金属パッド３８の厚さよりも薄くなっており、絶縁膜１３ｂの全体が、金属パッド３８の一部と同じ高さに位置している。

【0071】

図１５(ａ)は、アレイ領域１（アレイウェハＷ１）の一部を示している。図１５(ａ)に示すアレイ領域１は、回路領域２と同様に、図１１(ａ)～図１４(ｂ)に示す工程により形成される。ただし、基板１６、絶縁膜１３ａ内の絶縁膜１３ａ１、１３ａ２、１３ａ３、絶縁膜１３ｂ、ビアプラグ４２、バリアメタル層４１ａ、パッド材層４１ｂなどはそれぞれ、基板１５、絶縁膜１４ａ内の絶縁膜１４ａ１、１４ａ２、１４ａ３、絶縁膜１４ｂ、ビアプラグ３７、バリアメタル層３８ａ、パッド材層３８ｂなどと同様に処理される。

【0072】

次に、金属パッド４１が金属パッド３８上に配置され、絶縁膜１３ａ１（層間絶縁膜１３）が絶縁膜１４ａ１（層間絶縁膜１４）上に配置されるように、基板１５と基板１６とを貼り合わせる（図１５(ｂ)）。具体的には、層間絶縁膜１４と層間絶縁膜１３とを機械的圧力により貼り合わせることで、層間絶縁膜１４と層間絶縁膜１３とが接着される。さらには、金属パッド３８、４１や層間絶縁膜１４、１３などをアニールすることで、金属パッド４１と金属パッド３８とが接合される。このアニールの際に、絶縁膜１４ｂ、１３ｂが収縮することで、金属パッド３８、４１の接合を促進することができる。

【0073】

その後、基板１５をＣＭＰにより薄膜化し、基板１６をＣＭＰにより除去した後、アレイウェハＷ１および回路ウェハＷ２（図４参照）を複数のチップに切断する。このようにして、図５などに示す本実施形態の半導体装置が製造される。

【0074】

なお、図１１(ａ)～図１５(ｂ)に示す方法で形成される絶縁膜１４ｂ、１３ｂは、本実施形態の第１～第３変形例のいずれかの形状を有していてもよい。絶縁膜１４ｂの形状は、凹部Ｈ１の形状を調整することで制御可能である。同様に、絶縁膜１３ｂの形状も、凹部Ｈ１に対応する凹部の形状を調整することで制御可能である。

【0075】

以上のように、本実施形態の半導体装置は、絶縁膜１４ａだけでなく絶縁膜１４ｂを含む層間絶縁膜１４と、絶縁膜１３ａだけでなく絶縁膜１３ｂを含む層間絶縁膜１４とを備えている。絶縁膜１４ａ、１３ａは例えば、ｄＴＥＯＳを用いて形成される。絶縁膜１４ｂ、１３ｂは例えば、ＰＳＺを用いて形成される。よって、本実施形態によれば、絶縁膜１４ｂ、１３ｂの作用により、金属パッド３８と金属パッド４１とを好適に接合することが可能となる。

【0076】

（第２実施形態）
図１６は、第２実施形態の半導体装置の構造を示す断面図である。

【0077】

図１６は、図５(ａ)と同様に、図１に示す複数対の金属パッド３８、４１のうちの１対を示す縦断面図である。図１６では、金属パッド３８が、層間絶縁膜１４内でビアプラグ３７上に設けられ、金属パッド４１が、層間絶縁膜１３内でビアプラグ４２下に設けられている。さらには、ビアプラグ３７が、層間絶縁膜１４内で配線層３６上に設けられ、ビアプラグ４２が、層間絶縁膜１３内で配線層４３下に設けられている。

【0078】

以下、図１６に示す金属パッド３８、４１や層間絶縁膜１４、１３のさらなる詳細を説明する。この説明の中で、図５(ａ)に示す金属パッド３８、４１や層間絶縁膜１４、１３と共通の事項については、適宜説明を省略する。

【0079】

本実施形態の層間絶縁膜１４は、図１６に示すように、複数の絶縁膜１４ａと、絶縁膜１４ｃと、絶縁膜１４ｄとを含んでいる。各絶縁膜１４ａは、例えばｄＴＥＯＳを用いて形成されたＳｉＯ_２膜である。絶縁膜１４ｃは、ビアプラグ３７の横方向に設けられており、２つの絶縁膜１４ａ間に挟まれている。絶縁膜１４ｃは、例えばＳｉＣＮ膜（シリコン炭窒化膜）である。絶縁膜１４ｄは、配線層３６の上面に設けられており、２つの絶縁膜１４ａ間に挟まれている。絶縁膜１４ｄは、例えばＳｉＮ膜である。

【0080】

同様に、本実施形態の層間絶縁膜１３は、複数の絶縁膜１３ａと、絶縁膜１３ｃと、絶縁膜１３ｄとを含んでいる。各絶縁膜１３ａは、例えばｄＴＥＯＳを用いて形成されたＳｉＯ_２膜である。絶縁膜１３ｃは、ビアプラグ４２の横方向に設けられており、２つの絶縁膜１３ａ間に挟まれている。絶縁膜１３ｃは、例えばＳｉＣＮ膜である。絶縁膜１３ｄは、配線層４３の下面に設けられており、２つの絶縁膜１３ａ間に挟まれている。絶縁膜１３ｄは、例えばＳｉＮ膜である。

【0081】

本実施形態の半導体装置はさらに、最上位の絶縁膜１４ａ内に設けられた金属層３９を備えている。金属層３９は、ビアプラグ３７の横方向に位置しており、ビアプラグ３７に接している。また、金属層３９は、金属パッド３８の下方向および配線層３６の上方向に位置しており、金属パッド３８にも配線層３６にも接していない。すなわち、金属層３９は、金属パッド３８および配線層３６と間隔を有して配置されている。本実施形態の金属層３９は、ビアプラグ３７を包囲する環状の平面形状を有している。金属層３９は、第１層および第１金属層の例である。

【0082】

本実施形態では、金属層３９の厚さが、ビアプラグ３７の厚さよりも薄いため、金属層３９の全体が、ビアプラグ３７の一部と同じ高さに位置している。そのため、金属層３９の上面は、ビアプラグ３７の上面よりも低い高さに位置しており、金属層３９の下面は、ビアプラグ３７の下面よりも高い高さに位置している。また、本実施形態の金属層３９の厚さは、金属パッド３８の厚さよりも薄くなっており、例えば、金属パッド３８の厚さの５％以上かつ３０％以下となっている。金属パッド３８の厚さをＴ３で表し、金属層３９の厚さをＴ４で表す場合、Ｔ３×０．０５≦Ｔ４≦Ｔ３×０．３０の関係が成り立つ。

【0083】

本実施形態の金属層３９は、金属パッド３８のパッド材層３８ｂの線膨張係数よりも大きい線膨張係数を有している。よって、半導体装置を製造する際の熱工程で、金属層３９の熱膨張率は、パッド材層３８ｂの熱膨張率よりも大きくなる。本実施形態の半導体装置を製造する際には、後述するように、金属層３９のこのような性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。例えば、パッド材層３８ｂはＣｕ（銅）層となっており、金属層３９はＡｌ（アルミニウム）層またはＺｎ（亜鉛）層となっている。同じ温度において、アルミニウムや亜鉛は、銅よりも大きい線膨張係数を有している。例えば、２０℃における銅、アルミニウム、および亜鉛の線膨張係数はそれぞれ、１６．５×１０^－６／℃、２３．１×１０^－６／℃、および３０．２×１０^－６／℃である。なお、線膨張係数のさらなる詳細については、後述する。

【0084】

本実施形態の半導体装置はさらに、最下位の絶縁膜１３ａ内に設けられた金属層４８を備えている。金属層４８は、ビアプラグ４２の横方向に位置しており、ビアプラグ４２に接している。また、金属層４８は、金属パッド４１の上方向および配線層４３の下方向に位置しており、金属パッド４１にも配線層４３にも接していない。すなわち、金属層４８は、金属パッド４１および配線層４３と間隔を有して配置されている。本実施形態の金属層４８は、ビアプラグ４２を包囲する環状の平面形状を有している。金属層４８は、第２層および第２金属層の例である。

【0085】

本実施形態では、金属層４８の厚さが、ビアプラグ４２の厚さよりも薄いため、金属層４８の全体が、ビアプラグ４２の一部と同じ高さに位置している。そのため、金属層４８の下面は、ビアプラグ４２の下面よりも高い高さに位置しており、金属層４８の上面は、ビアプラグ４２の上面よりも低い高さに位置している。また、本実施形態の金属層４８の厚さは、金属パッド４１の厚さよりも薄くなっており、例えば、金属パッド４１の厚さの５％以上かつ３０％以下となっている。

【0086】

本実施形態の金属層４８は、金属パッド４１のパッド材層４１ｂの線膨張係数よりも大きい線膨張係数を有している。よって、半導体装置を製造する際の熱工程で、金属層４８の熱膨張率は、パッド材層４１ｂの熱膨張率よりも大きくなる。本実施形態の半導体装置を製造する際には、後述するように、金属層４８のこのような性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。例えば、パッド材層４１ｂはＣｕ層となっており、金属層４８はＡｌ層またはＺｎ層となっている。

【0087】

なお、本実施形態の半導体装置は、金属層３９の代わりに、パッド材層３８ｂよりも大きい線膨張係数を有する非金属層を備えていてもよく、金属層４８の代わりに、パッド材層４１ｂよりも大きい線膨張係数を有する非金属層を備えていてもよい。この場合、これらの非金属層のこのような性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することが可能となる。これらの非金属層は、無機物で形成されていてもよいし、有機物で形成されていてもよい。

【0088】

図１７は、第２実施形態の第１変形例の半導体装置の構造を示す断面図である。

【0089】

本変形例の金属層３９は、ビアプラグ３７に接しているだけでなく、金属パッド３９にも接している。同様に、本変形例の金属層４８は、ビアプラグ４２に接しているだけでなく、金属パッド４１にも接している。本変形例によれば、第２実施形態と同様に金属層３９、４８が大きく膨張する性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0090】

図１８は、第２実施形態の第２変形例の半導体装置の構造を示す断面図である。

【0091】

本変形例の金属層３９は、ビアプラグ３７と離隔された状態でビアプラグ３７を環状に包囲しており、ビアプラグ３７に接していない。同様に、本変形例の金属層４８は、ビアプラグ４２と離隔された状態でビアプラグ４２を環状に包囲しており、ビアプラグ４２に接していない。本変形例によれば、第２実施形態と同様に金属層３９、４８が大きく膨張する性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0092】

図１９は、第２実施形態の第３変形例の半導体装置の構造を示す断面図である。

【0093】

本変形例の半導体装置は、第１実施形態の金属層３９と同じ形状を有する金属層３９を備えているが、金属層４８は備えていない。本変形例によれば、金属層３９が大きく膨張する性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0094】

図２０は、第２実施形態の第４変形例の半導体装置の構造を示す断面図である。

【0095】

本変形例の半導体装置は、第１実施形態の金属層４８と同じ形状を有する金属層４８を備えているが、金属層３９は備えていない。本変形例によれば、金属層４８が大きく膨張する性質を利用することで、金属パッド３８と金属パッド４１とを好適に接合することができる。

【0096】

図２１は、第２実施形態の半導体装置の製造方法の概略を示す断面図である。図２１(ａ)～図２１(ｃ)は、図３および図４に示す方法の詳細を示している。

【0097】

図２１(ａ)は、図１０(ａ)と同様に、回路領域２（回路ウェハＷ２）と貼り合わされる前のアレイ領域１（アレイウェハＷ１）を示している。図２１(ａ)でも、金属パッド３８の上面が、層間絶縁膜１４の上面に対し下方向に窪んでおり、金属パッド４１の下面が、層間絶縁膜１３の下面に対し上方向に窪んでいる。アレイ領域１と回路領域２とを貼り合わせても、これらの窪みが原因で金属パッド４１と金属パッド３８とが好適に接合されないおそれがある。

【0098】

図２１(ｂ)は、図１０(ｂ)と同様に、回路領域２と貼り合わされた後であって、金属パッド３８、４１を接合するためのアニールが行われる前のアレイ領域１を示している。図２１(ｂ)でも、上述の窪みが原因で、金属パッド４１と金属パッド３８との間に隙間が生じている。この隙間を消滅させないと、金属パッド４１と金属パッド３８との接合不良が生じるおそれがある。

【0099】

図２１(ｃ)は、図１０(ｃ)と同様に、回路領域２と貼り合わされた後であって、金属パッド３８、４１を接合するためのアニールが行われた後のアレイ領域１を示している。図２１(ｃ)でも、金属パッド４１と金属パッド３８との間の隙間が消滅し、金属パッド４１と金属パッド３８とが好適に接合されている。これは、アニールによる金属パッド４１、３８の熱膨張と、アニールによる金属層３９、４８の作用とに起因する。

【0100】

ここで、本実施形態の金属層３９、４８の作用について説明する。

【0101】

本実施形態の金属パッド３８、４１内のパッド材層３８ｂ、４１ｂは、例えばＣｕ層である。一方、本実施形態の金属層３９、４８は、例えばＡｌ層またはＺｎ層である。そのため、金属層３９、４８の線膨張係数が、パッド材層３８ｂ、４１ｂの線膨張係数よりも大きくなっている。その結果、金属パッド３８、４１や金属層３９、４１がアニールされた場合、金属層３９、４８の熱膨張率がパッド材層３８ｂ、４１ｂの熱膨張率よりも大きくなり、金属層３９、４８が大きく膨張する。これにより、金属層３９、４８から金属パッド４１、３８に圧縮応力が印加され、金属パッド４１と金属パッド３８とが接近しやすくなる。よって、本実施形態によれば、金属パッド４１、３８の熱膨張と、金属層３９、４８のさらなる熱膨張とにより、金属パッド４１と金属パッド３８とを好適に接合することが可能となる。本実施形態の金属パッド４１、３８のアニールは、Ｃｕ層へのアニールの悪影響を抑制するために、４００℃以下で行うことが望ましい。

【0102】

図２２～図２７は、第２実施形態の半導体装置の製造方法の詳細を示す断面図である。図２２(ａ)～図２７(ｂ)は、図２１(ａ)～図２１(ｃ)に示す方法の詳細を示している。

【0103】

図２２(ａ)は、回路領域２（回路ウェハＷ２）の一部を示している。回路領域２を形成する際には、基板１５の上方に絶縁膜１４ａ４を形成する（図２１(ａ)）。絶縁膜１４ａ４は、絶縁膜１４ａの一部であり、例えば原料ガスとしてｄＴＥＯＳを用いてＣＶＤにより形成される。なお、以下の説明では、層間絶縁膜１４内の絶縁膜１４ｃ、１４ｄ（図１６）の説明は省略する。

【0104】

次に、リソグラフィおよびＲＩＥにより、絶縁膜１４ａ４内に凹部Ｈ３を形成する（図２２(ｂ)）。次に、凹部Ｈ３内に金属層３９を形成する（図２３(ａ)）。金属層３９は、例えばＡｌ層またはＺｎ層である。本実施形態の金属層３９は、凹部Ｈ３の内部および外部にＣＶＤにより金属層３９を堆積し、凹部Ｈ３の外部の金属層３９をＣＭＰにより除去することで形成される。

【0105】

次に、絶縁膜１４ａ４および金属層３９上に、絶縁膜１４ａ５を形成する（図２３(ｂ)）。絶縁膜１４ａ５は、絶縁膜１４ａの一部であり、例えばｄＴＥＯＳを用いてＣＶＤにより形成される。

【0106】

次に、リソグラフィおよびＲＩＥにより、絶縁膜１４ａ４、１４ａ５および金属層３９内に凹部Ｈ４を形成する（図２４(ａ)）。その結果、不図示の配線層３６の上面が凹部Ｈ４内に露出する。凹部Ｈ４は、金属層３９を貫通するよう形成され、ビアプラグ３７を埋め込むためのビアホールとして用いられる。

【0107】

次に、不図示の配線層３６および絶縁膜１４ａ５上に、ビアプラグ３７の材料を形成する（図２４(ｂ)）。当該材料は、金属プラグ３８の材料と同じでもよいし、金属プラグ３８の材料と異なっていてもよい。前者の場合、ビアプラグ３７は例えばＣｕ層を含むように形成される。後者の場合、ビアプラグ３７は例えばＷ（タングステン）層を含むように形成される。次に、当該材料の表面を、ＣＭＰにより平坦化する（図２５(ａ)）。その結果、凹部Ｈ４外の当該材料が除去され、凹部Ｈ４内にビアプラグ３７がシングルダマシンにより形成される。図２５(ａ)では、ビアプラグ３７が、金属層３９に接しており、金属層３９により環状に包囲されている。図２５(ａ)ではさらに、金属層３９の厚さが、ビアプラグ３７の厚さよりも薄くなっており、金属層３９の全体が、ビアプラグ３７の一部と同じ高さに位置している。

【0108】

次に、絶縁膜１４ａ５およびビアプラグ３７上に、絶縁膜１４ａ６を形成する（図２５(ｂ)）。絶縁膜１４ａ６は、絶縁膜１４ａの一部であり、例えばｄＴＥＯＳを用いてＣＶＤにより形成される。次に、リソグラフィおよびＲＩＥにより、絶縁膜１４ａ６内に凹部Ｈ５を形成する（図２６(ａ)）。その結果、ビアプラグ３７の上面が凹部Ｈ５内に露出する。凹部Ｈ５は、金属パッド３８を埋め込むためのパッド溝として用いられる。

【0109】

次に、ビアプラグ３７および絶縁膜１４ａ５、１４ａ６上に、バリアメタル層３８ａを形成する（図２６(ｂ)）。バリアメタル層３８ａは例えば、Ｔｉ元素またはＴａ元素を含む金属層であり、ＣＶＤにより形成される。

【0110】

次に、ビアプラグ３７および絶縁膜１４ａ５、１４ａ６上に、バリアメタル層３８ａを介してパッド材層３８ｂを形成する（図２７(ａ)）。パッド材層３８ｂは例えば、Ｃｕ層であり、めっき法により形成される。

【0111】

次に、パッド材層３８ｂの表面を、ＣＭＰにより平坦化する（図２７(ｂ)）。その結果、凹部Ｈ５外のバリアメタル層３８ａおよびパッド材層３８ｂが除去され、凹部Ｈ５内に金属パッド３８がシングルダマシンにより形成される。本実施形態の金属パッド３８は、ビアプラグ３７に接し、金属層３９に接しない位置に形成される。

【0112】

図２８(ａ)は、アレイ領域１（アレイウェハＷ１）の一部を示している。図２８(ａ)に示すアレイ領域１は、回路領域２と同様に、図２２(ａ)～図２７(ｂ)に示す工程により形成される。ただし、基板１６、絶縁膜１３ａ内の絶縁膜１３ａ４、１３ａ５、１３ａ６、ビアプラグ４２、バリアメタル層４１ａ、パッド材層４１ｂ、金属層４８などはそれぞれ、基板１５、絶縁膜１４ａ内の絶縁膜１４ａ１、１４ａ２、１４ａ３、絶縁膜１４ｂ、ビアプラグ３７、バリアメタル層３８ａ、パッド材層３８ｂ、金属層３９などと同様に処理される。なお、図２８(ａ)では、層間絶縁膜１３内の絶縁膜１３ｃ、１３ｄ（図１６）の図示が省略されている。

【0113】

次に、金属パッド４１が金属パッド３８上に配置され、絶縁膜１３ａ１（層間絶縁膜１３）が絶縁膜１４ａ１（層間絶縁膜１４）上に配置されるように、基板１５と基板１６とを貼り合わせる（図２８(ｂ)）。具体的には、層間絶縁膜１４と層間絶縁膜１３とを機械的圧力により貼り合わせることで、層間絶縁膜１４と層間絶縁膜１３とが接着される。さらには、金属パッド３８、４１や層間絶縁膜１４、１３などをアニールすることで、金属パッド４１と金属パッド３８とが接合される。このアニールの際に、金属層３９、４８が膨張することで、金属パッド３８、４１の接合を促進することができる。

【0114】

その後、基板１５をＣＭＰにより薄膜化し、基板１６をＣＭＰにより除去した後、アレイウェハＷ１および回路ウェハＷ２（図４参照）を複数のチップに切断する。このようにして、図２１などに示す本実施形態の半導体装置が製造される。

【0115】

なお、図２２(ａ)～図２８(ｂ)に示す方法で形成される金属層３９、４８は、本実施形態の第１～第４変形例のいずれかの形状を有していてもよい。金属層３９の形状は、凹部Ｈ３の形状を調整することで制御可能である。同様に、金属層３８の形状も、凹部Ｈ３に対応する凹部の形状を調整することで制御可能である。

【0116】

図２９～図３２は、第２実施形態の半導体装置の別の製造方法の詳細を示す断面図である。

【0117】

まず、図２２(ａ)～図２５(ｂ)に示す工程を実施する。ただし、ビアプラグ３７に関する工程（図２３(ａ)～図２５(ａ)）は省略する。図２９(ａ)は、図２５(ｂ)に示す工程を実施した後の回路領域２（回路ウェハＷ２）を示している。

【0118】

次に、リソグラフィおよびＲＩＥにより、絶縁膜１４ａ６内に凹部Ｈ５を形成する（図２９(ｂ)）。次に、リソグラフィおよびＲＩＥにより、凹部Ｈ５下に位置する絶縁膜１４ａ５、１４ａ４および金属層３９内に凹部Ｈ４を形成する（図３０(ａ)）。その結果、不図示の配線層３６の上面が凹部Ｈ４内に露出する。

【0119】

次に、不図示の配線層３６および絶縁膜１４ａ５、１４ａ６上に、バリアメタル層３８ａを形成する（図３０(ｂ)）。バリアメタル層３８ａは例えば、Ｔｉ元素またはＴａ元素を含む金属層であり、ＣＶＤにより形成される。

【0120】

次に、不図示の配線層３６および絶縁膜１４ａ５、１４ａ６上に、バリアメタル層３８ａを介してパッド材層３８ｂを形成する（図３１(ａ)）。パッド材層３８ｂは例えば、Ｃｕ層であり、めっき法により形成される。

【0121】

次に、パッド材層３８ｂの表面を、ＣＭＰにより平坦化する（図３１(ｂ)）。その結果、凹部Ｈ５、Ｈ４外のバリアメタル層３８ａおよびパッド材層３８ｂが除去され、凹部Ｈ５、Ｈ４内にそれぞれ金属パッド３８およびビアプラグ３７がデュアルダマシンにより形成される。この場合のビアプラグ３７は、金属パッド３８と同様に、バリアメタル層３８ａおよびパッド材層３８ｂにより形成される。

【0122】

図３２(ａ)は、アレイ領域１（アレイウェハＷ１）の一部を示している。図３２(ａ)に示すアレイ領域１は、回路領域２と同様に、図２９(ａ)～図３１(ｂ)に示す工程により形成される。ただし、基板１６、絶縁膜１３ａ内の絶縁膜１３ａ４、１３ａ５、１３ａ６、ビアプラグ４２、バリアメタル層４１ａ、パッド材層４１ｂ、金属層４８などはそれぞれ、基板１５、絶縁膜１４ａ内の絶縁膜１４ａ１、１４ａ２、１４ａ３、絶縁膜１４ｂ、ビアプラグ３７、バリアメタル層３８ａ、パッド材層３８ｂ、金属層３９などと同様に処理される。

【0123】

次に、金属パッド４１が金属パッド３８上に配置され、絶縁膜１３ａ１（層間絶縁膜１３）が絶縁膜１４ａ１（層間絶縁膜１４）上に配置されるように、基板１５と基板１６とを貼り合わせる（図３２(ｂ)）。具体的には、層間絶縁膜１４と層間絶縁膜１３とを機械的圧力により貼り合わせることで、層間絶縁膜１４と層間絶縁膜１３とが接着される。さらには、金属パッド３８、４１や層間絶縁膜１４、１３などをアニールすることで、金属パッド４１と金属パッド３８とが接合される。このアニールの際に、金属層３９、４８が膨張することで、金属パッド３８、４１の接合を促進することができる。

【0124】

その後、基板１５をＣＭＰにより薄膜化し、基板１６をＣＭＰにより除去した後、アレイウェハＷ１および回路ウェハＷ２（図４参照）を複数のチップに切断する。このようにして、図２１などに示す本実施形態の半導体装置が製造される。

【0125】

なお、図２９(ａ)～図３２(ｂ)に示す方法で形成される金属層３９、４８は、本実施形態の第１～第４変形例のいずれかの形状を有していてもよい。金属層３９の形状は、凹部Ｈ３の形状を調整することで制御可能である。同様に、金属層３８の形状も、凹部Ｈ３に対応する凹部の形状を調整することで制御可能である。

【0126】

図３３は、第２実施形態の半導体装置の材料について説明するためのグラフである。

【0127】

図３３は、シリコン（Ｓｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）の線膨張係数の温度依存性を示している。図３３に示すように、同じ温度におけるこれらの物質の線膨張係数は、図３３に示すおおむねすべての温度帯において、Ｚｎ＞Ａｌ＞Ｃｕ＞Ｓｉの順で大きくなっている。よって、本実施形態では、金属パッド３８、４１内のパッド材層３８ｂ、４１ｂをＣｕ層とし、金属層３９、４８をＡｌ層またはＺｎ層とすることで、金属層３９、４８の線膨張係数を金属パッド３８、４１内のパッド材層３８ｂ、４１ｂの線膨張係数よりも大きくすることができる。

【0128】

以上のように、本実施形態の半導体装置は、回路領域２内に金属層３９を備え、アレイ領域１内に金属層４８を備えている。例えば、金属パッド３８、４１がＣｕ層を含むのに対し、金属層３９、４８はＡｌ層またはＺｎ層となっている。よって、本実施形態によれば、金属層３９、４８の作用により、金属パッド３８と金属パッド４１とを好適に接合することが可能となる。

【0129】

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

【符号の説明】

【0130】

１：アレイ領域、２：回路領域、
１１：メモリセルアレイ、１２：絶縁膜、
１３：層間絶縁膜、１３ａ、１３ａ１～１３ａ６、１３ｂ、１３ｃ、１３ｄ：絶縁膜、
１４：層間絶縁膜、１４ａ、１４ａ１～１４ａ６、１４ｂ、１４ｃ、１４ｄ：絶縁膜、
１５：基板、１６：基板、
２１：階段構造部、２２：コンタクトプラグ、
２３：ワード配線層、２４：ビアプラグ、
３１：トランジスタ、３２：ゲート電極、３３：コンタクトプラグ、
３４：配線層、３５：配線層、３６：配線層、３７：ビアプラグ、
３８：金属パッド、３８ａ：バリアメタル層、３８ｂ：パッド材層、３９：金属層、
４１：金属パッド、４１ａ：バリアメタル層、４１ｂ：パッド材層、
４２：ビアプラグ、４３：配線層、４４：配線層、４５：ビアプラグ、
４６：金属パッド、４７：パッシベーション膜、４８：金属層、
５１：絶縁層、５２：ブロック絶縁膜、５３：電荷蓄積層、
５４：トンネル絶縁膜、５５：チャネル半導体層、５６：コア絶縁膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】