特許 7622308 半導体デバイスにおける成形された相互接続バンプ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-20

(45)【発行日】2025-01-28

(54)【発明の名称】半導体デバイスにおける成形された相互接続バンプ

(51)【国際特許分類】

   H01L 21/60 20060101AFI20250121BHJP

   H01L 23/50 20060101ALI20250121BHJP

【ＦＩ】

H01L21/92 602G

H01L21/92 604A

H01L21/92 604S

H01L21/60 311Q

H01L23/50 R

【請求項の数】 25

(21)【出願番号】P 2020519726

(86)(22)【出願日】2018-10-04

(65)【公表番号】

(43)【公表日】2020-12-17

(86)【国際出願番号】 US2018054392

(87)【国際公開番号】W WO2019070995

(87)【国際公開日】2019-04-11

【審査請求日】2021-09-28

【審判番号】

【審判請求日】2023-11-30

(31)【優先権主張番号】62/568,330

(32)【優先日】2017-10-05

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/568,331

(32)【優先日】2017-10-05

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/568,333

(32)【優先日】2017-10-05

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/103,839

(32)【優先日】2018-08-14

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(72)【発明者】

【氏名】スリーニーバサン ケイ コドゥリ

【合議体】

【審判長】恩田 春香

【審判官】緑川 隆

【審判官】棚田 一也

(56)【参考文献】

【文献】特開２０１４－１７９３６４（ＪＰ，Ａ）

【文献】特表２０１４－５２１９３５（ＪＰ，Ａ）

【文献】特開平１０－１７８０４７（ＪＰ，Ａ）

【文献】特開２０１５－１４９４５９（ＪＰ，Ａ）

【文献】特開２０１７－１５２６４６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／０１３４５６８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H01L 21/60

H01L 23/50

(57)【特許請求の範囲】

【請求項1】

半導体パッケージであって、
複数の第１のランディングサイトと複数の第２のランディングサイトとを含むリードフレームであって、前記第１のランディングサイトが前記第２のランディングサイトよりも大きい、前記リードフレームと、
直線状に配置される複数の第１のランディングサイトと直線状に配置される複数の第２のランディングサイトとを含む半導体ダイであって、前記第１のランディングサイトが前記第２のランディングサイトよりも大きい、前記半導体ダイと、
電力信号を伝送するように構成される複数の電力バンプであって、前記複数の電力バンプの各々が、
前記半導体ダイの第１のランディングサイトに接続される第１の端部であって、前記半導体ダイの第１のランディングサイトに対応する端部表面面積Ａ１を有する、前記第１の端部と、
前記リードフレームの第１のランディングサイトに接続される反対の第２の端部であって、前記リードフレームの第１のランディングサイトに対応して前記端部表面面積Ａ１よりも大きい端部表面面積Ａ２を有する、前記第２の端部と、
を含む、前記複数の電力バンプと、
電気信号を伝送するように構成される複数の信号バンプであって、前記複数の信号バンプの各々が、
前記半導体ダイの第２のランディングサイトに接続される第１の端部であって、前記半導体ダイの第２のランディングサイトに対応する端部表面面積Ａ３を有する、前記第１の端部と、
前記リードフレームの第２のランディングサイトに接続される反対の第２の端部であって、前記リードフレームの第２のランディングサイトに対応して前記端部表面面積Ａ３よりも大きい端部表面面積Ａ４を有する、前記第２の端部と、
を含む、前記複数の信号バンプと、
を含む、半導体パッケージ。

【請求項2】

請求項１に記載の半導体パッケージであって、
前記電力バンプの第２の端部の端部表面面積Ａ２が、前記電力バンプの第１の端部の端部表面面積Ａ１よりも少なくとも１０パーセント大きい、半導体パッケージ。

【請求項3】

請求項１に記載の半導体パッケージであって、
前記電力バンプの第２の端部の端部表面面積Ａ２が、前記電力バンプの第１の端部の端部表面面積Ａ１の少なくとも２倍である、パッケージ。

【請求項4】

請求項１に記載の半導体パッケージであって、
前記複数の電力バンプの各々が切頭円錐として成形され、前記切頭円錐の大きな端部がＡ２を定義し、前記切頭円錐の狭い端部がＡ１を定義する、半導体パッケージ。

【請求項5】

請求項１に記載の半導体パッケージであって、
前記複数の電力バンプの各々に対し、前記第１の端部から前記第２の端部に向かう線に直交して得られる断面が長円形又は円形である、パッケージ。

【請求項6】

請求項１に記載の半導体パッケージであって、
前記リードフレームが金属製であり、前記複数の電力バンプと前記複数の信号バンプとが銅で構成される、半導体パッケージ。

【請求項7】

請求項１に記載の半導体パッケージであって、
前記複数の電力バンプと前記複数の信号バンプとの各々に関連するはんだ材料であって、前記バンプの第２の端部を前記パッケージに取り付けるために前記バンプの第２の端部と前記リードフレームとの間に配置される、前記はんだ材料を更に含む、半導体パッケージ。

【請求項8】

請求項１に記載の半導体パッケージであって、
前記リードフレームと前記半導体ダイと前記複数の電力バンプと前記複数の信号バンプとを少なくとも部分的に覆うモールド化合物を更に含む、半導体パッケージ。

【請求項9】

半導体パッケージであって、
第１のリードと第２のリードとを含むリードフレームであって、前記第１及び第２のリードが直線状であって並行に配置される、前記リードフレームと、
前記リードフレームに取り付けられる半導体ダイと、
電力信号を伝送するように構成される電力バンプと電気信号を伝送するように構成される信号バンプとを含む複数のバンプであって、前記電力バンプが前記半導体ダイと前記リードフレームの第１のリードとを電気的に接続し、前記信号バンプが前記半導体ダイと前記リードフレームの第２のリードとを電気的に接続し、前記バンプの各々が第１の端部から反対の第２の端部まで延在する長手方向長さを有する、前記複数のバンプと、
を含み、
前記第１の端部が前記半導体ダイに接続され、第２の端部が前記リードフレームに接続され、
前記第１の端部が第２の端部の横方向幅Ｗ２より小さい長手方向長さに直交する横方向幅Ｗ１を有する、半導体パッケージ。

【請求項10】

請求項９に記載の半導体パッケージであって、
前記複数のバンプの各々が、前記第１の端部と前記第２の端部との間で先細りにされている、半導体パッケージ。

【請求項11】

請求項９に記載の半導体パッケージであって、
前記第１の端部が端部表面面積Ａ１を有し、前記第２の端部が端部表面面積Ａ２を有し、前記端部表面面積Ａ１が前記端部表面面積Ａ２の寸法の少なくとも半分である、半導体パッケージ。

【請求項12】

請求項９に記載の半導体パッケージであって、
前記第１の端部から前記第２の端部に向かう線に直交して得られる前記複数のバンプ断面の各々が長円形又は円形である、半導体パッケージ。

【請求項13】

請求項９に記載の半導体パッケージであって、
前記信号バンプが、前記電力バンプの平均横方向幅よりも小さい平均横方向幅を有する、半導体パッケージ。

【請求項14】

請求項１３に記載の半導体パッケージであって、
前記複数のバンプの第２の端部と前記リードフレームとの間に配置されるはんだ材料と、
前記リードフレームの第１及び第２のリードと前記半導体ダイと前記複数のバンプとを少なくとも部分的に覆うモールド化合物と、
を更に含む、半導体パッケージ。

【請求項15】

請求項９に記載の半導体パッケージであって、
前記リードフレームが金属製である、半導体パッケージ。

【請求項16】

半導体パッケージにおけるリードフレームにダイを取り付けるために、前記ダイ上に複数の先細りにされたバンプを形成する方法であって、
ウェハ上にシード材料を堆積することと、
前記シード材料上にフォトレジストを堆積することと、
バンプサイトを備えるパターンに従って前記フォトレジストをマスクすることと、
中に複数の先細りにされたサイトを形成するために前記マスクされたフォトレジストを過剰露出させることであって、先細りにされたサイトの各々が、前記ウェハに最も近い第１の端部と、前記ウェハから最も遠い第２の端部とを有する、前記マスクされたフォトレジストを過剰露出させることと、
１つ又はそれ以上の金属を前記複数の先細りにされたサイトに配置することと、
前記複数の先細りにされたバンプを形成するために前記フォトレジストを除去することであって、前記複数の先細りにされたバンプの先細りにされたバンプの各々が、前記ウェハに最も近い前記第１の端部において第１の表面面積Ａ１を有し、前記ウェハから最も遠い第２の端部において第２の端部表面面積Ａ２を有し、前記先細りにされたバンプの第１の端部が前記ウェハに接し、前記第１の表面面積Ａ１が前記第２の表面面積Ａ２よりも小さい、前記フォトレジストを除去することと、
前記ウェハを複数のダイに個片化することと、
を含み、
前記複数の先細りにされたバンプが、電力信号を伝送するように構成される複数の電力バンプと、電気信号を伝送するように構成される複数の信号バンプとを含み、
前記複数の電力バンプが直線状に配置され、前記複数の信号バンプが直線状に配置され、
前記複数の電力バンプと前記複数の信号バンプとが並行に配置される、方法。

【請求項17】

請求項１６に記載の方法であって、
前記第２の端部表面面積Ａ２が、前記第１の表面面積Ａ１よりも１０パーセント大きい、方法。

【請求項18】

請求項１６に記載の方法であって、
前記第２の表面面積Ａ２が、前記第１の表面面積Ａ１の少なくとも２倍である、方法。

【請求項19】

請求項１６に記載の方法であって、
前記複数の先細りにされたサイトの各々が、前記リードフレームに面する前記ダイの表面に対して約７０度又はそれより小さい側壁傾斜を備えて形成される、方法。

【請求項20】

請求項１６に記載の方法であって、
前記複数の先細りにされたバンプの各々が、曲線形状を有する横方向断面を有する、方法。

【請求項21】

請求項２０に記載の方法であって、
前記複数の先細りにされたバンプの各々が、円形又は長円形形状の横方向断面を有する、方法。

【請求項22】

半導体ダイをリードフレームに電気的に結合する方法であって、
前記半導体ダイ上に電力バンプと信号バンプとを含む複数の先細りにされたバンプを形成することであって、前記複数の先細りにされたバンプの各々が、前記半導体ダイに最も近い第１の端部において第１の端部表面面積Ａ１を有し、反対の第２の端部において第２の端部表面面積Ａ２を有するようにし、前記第１の端部表面面積Ａ１が前記第２の端部表面面積Ａ２より小さく、前記第１の端部が前記半導体ダイに取り付けられる、前記複数の先細りにされたバンプを形成することと、
前記電力バンプの第２の端部を前記リードフレームの第１のリードにはんだ付けし、前記信号バンプの第２の端部を前記リードフレームの第２のリードにはんだ付けすることであって、前記第１及び第２のリードが直線状であって並行 に配置される、前記はんだ付けすることと、
を含み、
前記電力バンプが電力信号を伝送するように構成され、前記信号バンプが電気信号を伝送するように構成される、方法。

【請求項23】

請求項２２に記載の方法であって、
前記第２の端部表面面積Ａ２が、前記第１の端部表面面積Ａ１の少なくとも２倍である、方法。

【請求項24】

請求項２２に記載の方法であって、
前記複数の先細りにされたバンプが、前記先細りにされたバンプの中心線に対して約７０度又はそれより小さい側壁傾斜を有する、方法。

【請求項25】

請求項２２に記載の方法であって、
前記複数の先細りにされたバンプの各々が、前記先細りにされたバンプの中心線に直交する横方向断面において長円形形状を有する、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、概して半導体デバイスに関し、より詳細には半導体デバイスにおける成形された相互接続バンプに関する。

【背景技術】

【0002】

幾つかのタイプの半導体パッケージにおいて、半導体ダイが、複数の相互接続バンプ又はポストを介してリードフレームに直接的に取り付けられる。複数の相互接続バンプは、半導体ダイをリードフレームに電気的に接続する。複数の相互接続バンプは、信号バンプ及び電力バンプの両方を含み得る。信号バンプは概して、半導体ダイとリードフレームとの間の電気信号の送信を主に重要視し得る。電力バンプは概して、リードフレームと半導体ダイとの間で電力のバルクを送信することを主に重要視し得る。接続の密度が増加するにつれて、相互接続性はより難しくなってきている。

【発明の概要】

【0003】

一態様において、半導体パッケージが、リードフレームと、複数のバンプを介してリードフレームに取り付けられる半導体ダイとを含む。複数のバンプの各々は、半導体ダイに接続される第１の端部と、リードフレームに接続される反対の第２の端部とを含む。第１の端部は、端部表面面積Ａ１を有する。第２の端部は、端部表面面積Ａ２を有する。第１の端部の端部表面面積Ａ１は、第２の端部の端部表面面積Ａ２よりも小さい。

【0004】

一態様において、半導体パッケージが、リードフレーム、リードフレームに取り付けられる半導体ダイ、及び、半導体ダイとリードフレームとを電気的に接続する複数のバンプを含む。バンプは、第１の端部から、反対の第２の端部まで延在する長手方向長さを有する。第１の端部は半導体ダイに接続され、第２の端部はリードフレームに接続される。第１の端部は、第２の端部の横方向幅Ｗ２より小さい、長手方向長さに直交する横方向幅Ｗ１を有する。

【0005】

一態様に従って、半導体パッケージにおけるリードフレームにダイを取り付けるためにダイ上に複数の先細りにされたバンプを形成する方法が、ウェハ上にシード材料を堆積させること、シード材料上にフォトレジストを堆積させること、バンプサイトを有するパターンに従ってフォトレジストをマスクすること、及び、中に複数の先細りにされたサイトを形成するため、マスクされたフォトレジストを過剰露出させることを含む。先細りにされたサイトの各々は、ウェハに最も近い第１の端部と、ウェハから最も遠い第２の端部とを有する。この方法は更に、一つ又はそれ以上の金属を複数の先細りにされたサイトに配置すること、及び、フォトレジストを除去して複数の先細りにされたバンプを形成することを含む。複数の先細りにされたバンプの先細りにされたバンプの各々は、ウェハに最も近い第１の端部において第１の表面面積Ａ１を有し、ウェハから最も遠い第２の端部において第２の端部表面面積Ａ２を有する。先細りにされたバンプの第１の端部はウェハに接し、第１の表面面積Ａ１は、第２の表面面積Ａ２より小さい。

【0006】

一態様に従って、半導体ダイをリードフレームに電気的に結合する方法が、複数の先細りにされたバンプをダイ上に形成することを含み、それにより、複数の先細りにされたバンプの各々が、ダイに最も近い第１の端部における第１の端部表面面積Ａ１と、反対の第２の端部における第２の端部表面面積Ａ２とを有するようにする。第１の端部は、第２の端部表面面積Ａ２未満の端部表面面積Ａ１を有する。第１の端部はダイに取り付けられる。この方法は更に、複数の先細りにされたバンプの第２の端部をリードフレームにはんだ付けすることを含む。他の態様も本明細書に開示される。

【図面の簡単な説明】

【0007】

【図1】例示の半導体パッケージの一部の概略斜視図である。

【0008】

【図2A】図１の例示の半導体パッケージの概略正面図である。

【0009】

【図2B】図２Ａの例示の半導体パッケージの一部の概略詳細図である。

【0010】

【図3A】例示的な形状の相互接続バンプの一端の概略図である。

【0011】

【図3B】図３Ａの成形された相互接続バンプの概略斜視図である。

【0012】

【図4】別の例示的な形状の相互接続バンプの概略図である。

【0013】

【図5】例示の半導体パッケージの一部の概略平面図である。

【0014】

【図6】例示の半導体パッケージの一部の概略平面図である。

【0015】

【図7A】成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。

【図7B】成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。

【図7C】成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。

【図7D】成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。

【図7E】成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。

【図7F】成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。

【図7G】成形された相互接続バンプを半導体ウェハ上に形成するためのプロセス工程を示す、断面での概略図である。

【発明を実施するための形態】

【0016】

半導体パッケージには、半導体ダイが複数の相互接続バンプ（ポスト又はピラーと称されることもある）を介してリードフレームに直接的に取り付けられるように構成されるものがある。このタイプのパッケージングは、ワイヤボンディングを用いる他のタイプのリード（leaded）パッケージよりも改善された電気的及び熱的性能を提供し得る。また、半導体ダイをリードフレームに接続するワイヤボンドをなくすことにより、パッケージ寄生が低減され得る。

【0017】

しかしながら、半導体ダイは概して、リードフレームと比較して、相互接続バンプ又はバンプに接続するための利用可能な表面面積がより小さい。また、電子機器の普及と機能性の増加に伴い、半導体ダイの寸法を更に低減することが望ましい。その結果、半導体ダイが縮小するにつれて、相互接続バンプ接続のために利用可能な表面面積も減る。相互接続バンプのために半導体ダイ上で利用可能な表面面積は、状況によっては、それ以上無い制限要因である場合もある。

【0018】

通常、相互接続バンプは均一な円筒形状を有していた。例えば、相互接続バンプの直径は、相互接続バンプのダイ側とリードフレーム側との間で均一である。そのため、そのダイ接続側における相互接続バンプのコンタクト表面面積は、そのリードフレーム接続側におけるそのコンタクト表面面積と同じである。相互接続バンプの直径を小さくすると、半導体ダイだけでなくリードフレーム上の相互接続バンプのコンタクト表面面積も低減される。

【0019】

リードフレーム上の相互接続バンプのコンタクト表面面積の低減は、相互接続バンプとリードフレームとの間の接合において電力及び電流密度を増大させる傾向がある。電力及び電流密度が増大すると、相互接続バンプとリードフレームとの間の接合におけるエレクトロマイグレーションに起因して、より高い温度及び早期の欠陥となる可能性がある。相互接続バンプをリードフレームに取り付けるために用いられるはんだ材料は、相互接続バンプをリードフレームに取り付ける際に用いられるはんだ材料の特性に起因して、エレクトロマイグレーションの問題に更に寄与する可能性がある。

【0020】

例えばＷＣＳＰ及びＱＦＮなどの、小型タイプのパッケージは、それらの小さな寸法に起因して、更にエレクトロマイグレーションが制限され得る。言い換えると、相互接続バンプとリードフレームとの間の接合における電力及び電流密度は、小型タイプのパッケージの寸法が小さいことに起因して、更に大きくなり得る。

【0021】

本明細書の相互接続バンプ及び方法は、上記の制約の少なくとも幾つかに対処する。一配置において、本明細書における相互接続バンプは、ダイ端部上のより狭い第１の端部（例えば、より小さい直径）と、リードフレームにおけるより広い（例えば、より大きな直径）とを有する。相互接続バンプは、ダイ側のバンプの寸法を低減し、はんだ又はリードフレーム側の面積を増大させる。

【0022】

主として図１～図２Ｂを参照すると、半導体パッケージ１００が提示されている。半導体パッケージ１００は、リードフレーム１０２、（個片化された、又は依然として半導体ウェハの一部である）半導体ダイ１０４、及び、半導体ダイ１０４をリードフレーム１０２に電気的に結合する複数の相互接続バンプ１０６又はバンプを含む。ダイ１０４及びモールディング化合物１１４の一部は、バンプ１０６をより良く示すために図１において取り除かれている。

【0023】

幾つかの態様において、リードフレーム１０２は金属で形成される。複数のバンプ１０６は、半導体ダイ１０４に接続される第１の端部１０８又はダイ端部と、リードフレーム１０２に接続される反対の第２の端部１１０又はリードフレーム端部とを含む。バンプ１０６は、複数のＣＯＡ（copper on anything）要素１０５に一端において結合されている。

【0024】

他の何らかのバンプが存在してもよいが、複数のバンプ１０６は、複数のバンプ１０６の第２の端部１１０が複数のバンプ１０６の第１の端部１０８よりも大きくなるように、角度の付いた形状を有する。バンプ１０６は円筒の部材ではない。このように、第１の端部１０８における横方向断面又は端部は、第２の端部１１２における横方向断面又は端部よりも小さい。複数のバンプ１０６を、複数のバンプ１０６の第２の端部１１０が複数のバンプ１０６の第１の端部１０８よりも大きくなるように成形することによって、第１の端部１０８を半導体ダイ１０４上に適合させるために充分小さく保ちながら、第２の端部１１０が、リードフレーム１０２上で利用可能なより大きな端部表面面積を利用することを可能にする。複数のバンプ１０６の第２の端部１１０の寸法を増加させることは、複数のバンプ１０６の第２の端部１１０とリードフレーム１０２との間に流れる電流及び電力密度を減少させるのに役立ち得る。複数のバンプ１０６の態様については、以下でより詳細に説明する。

【0025】

半導体パッケージ１００は更に、複数のバンプ１０６とリードフレーム１０２との間に配置される、例えばＳｎＡｇなどのはんだ材料１１２を含む。はんだ材料１１２は、複数のバンプ１０６の第２の端部１１０をリードフレーム１０２に取り付けるために用いられる。幾つかの態様において、はんだ材料１１２は、錫銀（ＳｎＡｇ）合金で形成され得る。他のタイプのはんだを用いてもよい。幾つかの態様において、はんだ材料１１２は、約２０～３０μｍの高さＨ１（図２Ｂ）を有し得る。

【0026】

複数のバンプ１０６の第２の端部１１０とはんだ材料１１６との間にはんだバンプインタフェース１２６が形成される。はんだバンプインタフェース１２６は、場合によっては、ボイド伝搬を含むエレクトロマイグレーションの問題を被る。電流密度の増大は、はんだバンプインタフェース１２６の破壊に寄与し得、これは信頼性の問題を起こし得、半導体ダイ１０４における幾つかのタイプの能動回路を複数のバンプ１０６の近隣に配置することを妨げ得る。複数のバンプ１０６の第２の端部１１０の寸法を増加させることによって、はんだバンプインタフェース１２６を流れる電流密度が減少され得、それによって、はんだバンプインタフェース１２６の寿命が増大する。同様に、複数のバンプ１０６の第２の端部１１０の寸法を増加させることは、電流交換の効率を増加させ得、これは、はんだバンプインタフェース１２６における熱出力の低下をもたらし得る。

【0027】

幾つかの態様において、半導体パッケージ１００は更に、半導体パッケージ１００の構成要素を保護するためのモールディング化合物１１４（図２Ａ及び図２Ｂ）を含む。モールディング化合物１１４は、半導体パッケージ１００に構造的支持を提供することができ、リードフレーム１０２、半導体ダイ１０４、複数のバンプ１０６、又はそれらの任意の組み合わせの少なくとも一部を覆い得る。幾つかの態様において、モールディング化合物１１４は更に、例えば、複数のバンプ１０６の間など、半導体パッケージ１００の構成要素の間のギャップを充填し得る。更に幾つかの態様において、モールディング化合物１１４は、エポキシ、ポリマー、又はその他の絶縁材料である。

【0028】

更に主として図１～図２Ｂを参照すると、複数の相互接続バンプ１０６は、第１の端部上の半導体ダイ１０４と、長手方向軸１１６（図２Ａ及び図２Ｂ）又は中心線に沿った第２の端部上のリードフレーム１０２との間に延在する。複数の相互接続バンプ１０６は、ピラー又はバンプとも称される。複数の相互接続バンプ１０６の各々は、長手方向軸１１６の方向の側壁上に或る角度を成す形状を有する。複数の相互接続バンプ１０６の各相互接続バンプ１０６の第１の端部１０８は、第２の端部１１０の幅又は直径Ｄ２より小さい幅又は直径Ｄ１を有する。各複数の相互接続バンプ１０６の第１の端部１０８はまた、複数の相互接続バンプ１０６の第２の端部１１０の端部表面面積Ａ２より小さい端部表面面積Ａ１を有する。言い換えれば、複数の相互接続バンプ１０６の第１の端部１０８は、複数の相互接続バンプ１０６の第２の端部１１０よりも小さい。一例において、Ａ１がＡ２よりも少なくとも１０パーセント小さい。一例において、Ａ２はＡ１の少なくとも２倍である。

【0029】

幾つかの態様において、複数の相互接続バンプ１０６の各々は、複数の相互接続バンプ１０６の各々が第２の端部１１０から第１の端部１０８に向かって寸法が減少するように、第２の端部１１０から第１の端部１０８に先細りにされている。幾つかの態様において、第２の端部１１０の端部表面面積Ａ２は、第１の端部１０８の端部表面面積Ａ１の寸法の１倍から最大３倍大きくし得る。更に幾つかの態様において、第２の端部１１０の端部表面面積Ａ２は、第１の端部１０８の端部表面面積Ａ１の寸法の約２倍であり得る。第２の端部１１０の端部表面面積Ａ２と第１の端部１０８の端部表面面積Ａ１との間の比は、半導体ダイ１０４上の利用可能な表面面積及び相互接続バンプ接続のためのリードフレーム１０２に基づいて改変され得る。

【0030】

図１～図２Ｂは、複数の相互接続バンプ１０６の第２の端部１１０が、複数の相互接続バンプ１０６の第１の端部１０８より大きいことを示しているが、幾つかの例において、複数の相互接続バンプ１０６の第２の端部１１０が、複数の相互接続バンプ１０６の第１の端部１０８より小さいことが有益となり得る。したがって、幾つかの態様において、複数の相互接続バンプ１０６の第２の端部１１０の表面面積Ａ２は、第１の端部１０８の表面面積Ａ１の寸法の１倍より小さくし得る。更に幾つかの態様において、複数の相互接続バンプ１０６の第２の端部１１０の表面面積Ａ２は、第１の端部１０８の表面面積Ａ１の寸法の約０．７５倍とし得る。

【0031】

幾つかの態様において、複数の相互接続バンプ１０６は、長手方向軸１１６を横切るか又は長手方向軸１１６に直交する円形断面形状又は他の曲線形状を有して、長手方向軸１１６に沿った切頭円錐又は錐台形状を有する。更に幾つかの態様において、複数の相互接続バンプ１０６は、長手方向軸１１６を横切るか又は長手方向軸１１６の横方向の長円形断面形状を有して、長手方向軸１１６に沿った或る角度を成す形状を有する。複数の相互接続バンプ１０６は、第２の端部１１０の表面面積Ａ２が第１の端部１０８の表面面積Ａ１と異なっている限り、長手方向軸１１６に沿って幾つかの或る角度を成す形状をとることができる。

【0032】

幾つかの態様において、複数の相互接続バンプ１０６は、半導体ダイ１０４の表面１１７に対して約７０度又はそれより小さい傾斜θを有する側壁を有する。一配置において、勾配θは４５°～９０°である。複数の相互接続バンプ１０６は、高さＨ２（図２Ｂ）、又は長手寸法を有する。幾つかの態様において、複数の相互接続バンプ１０６の高さＨ２は、約３５～７５μｍである。更に幾つかの態様において、複数の相互接続バンプ１０６の高さＨ２は約５０μｍである。複数の相互接続バンプ１０６は導電性材料で形成される。幾つかの態様において、複数の相互接続バンプ１０６は、銅（Ｃｕ）又は銅合金で形成される。

【0033】

角度θは、所望の端部表面面積関係を達成するように選択され得る。１つの例示的な配置において、端部表面面積Ａ２は、端部表面面積Ａ１の２倍であることが望ましい。バンプは、横方向断面において円形であり、中心線１１６に沿ってｈの高さを有し、第１の端部においてｂの横方向幅又は直径を有し、第２の端部における直径がｂ＋２ａによって与えられると仮定すると、角度θを見つけるために下記が用いられ得る。
Ｔａｎ（９０－θ）＝ａ／ｈ
Ｔａｎ（θ）＝ｈ／ａ
ａ＝ｈ／Ｔａｎ（θ）
再び、円形の断面を仮定すると、面積を倍にするため下記となる。
ｂ＋２ａ＝（２）^１／２×ｂ
ｂ＋２（ｈ／Ｔａｎ（θ））＝（２）^１／２×ｂ
ｈ／Ｔａｎ（θ）＝１／２ｂ（（２）^１／２－１）＝０．２０７１×ｂ
Ｔａｎ（θ）＝ｈ／（０．２０７１×ｂ）
θ＝ａＴａｎ（ｈ／０．２０７１ｂ）
したがって、ｈ＝５０ミクロン及びｂ＝１００ミクロンである場合、θは６７°、ａ＝２０．７ミクロンとなる。

【0034】

依然として主に図１～図２Ｂを参照すると、幾つかの態様において、複数の相互接続バンプ１０６は、複数の電力バンプ１２２及び複数の信号バンプ１２４を含み得る。複数の電力バンプ１２２は、少なくとも半導体ダイ１０４とリードフレーム１０２との間の電力伝送の大部分を伝送するように構成される。複数の信号バンプ１２４は、半導体ダイ１０４とリードフレーム１０２との間で電気信号を送信するように構成される。幾つかの態様において、複数の電力バンプ１２２は、平均断面面積（横方向断面）に関して複数の信号バンプ１２４よりも大きい。複数の電力バンプ１２２は、複数の電力バンプ１２２を介して交換される電流が複数の信号バンプ１２４を介して交換される電流よりも大きくなる傾向があるため、複数の信号バンプ１２４よりも大きくし得る。

【0035】

幾つかの態様において、複数の電力バンプ１２２の少なくとも一部が、先細りにされるか、さもなければ、長手方向断面において或る角度を成す形状を有する。更に幾つかの態様において、複数の電力バンプ１２２の少なくとも幾つか及び複数の信号バンプ１２４の少なくとも幾つかが、先細りにされるか、さもなければ、或る角度を成す形状を有する。複数の信号バンプ１２４及び電力バンプ１２２は、前述のように形成される。

【0036】

主として図３Ａ及び３Ｂを参照すると、幾つかの態様に従った相互接続バンプ２０６が提示されている。相互接続バンプ２０６は、図１の複数の相互接続バンプ１０６のうちの１つであり得る。図３Ａは、相互接続バンプ２０６の概略端部（図１を参照した第２の端部）の図であり、相互接続バンプ２０６の第１の端部が隠れた線を介して示されている。図３Ｂは、図３Ａの相互接続バンプ２０６の概略斜視図である。幾つかの態様において、相互接続バンプ２０６が、切頭円錐形状又は切頭円錐又は切頭円錐形状を有すると称される場合もある。相互接続バンプ２０６は、長手方向軸２１６（又は中心線）を横切る円形断面形状、即ち横方向断面、を有するが、他の形状（楕円形、正方形、多角形など）も用いられ得る。幾つかの配置において、横方向断面は曲線状である。

【0037】

相互接続バンプ２０６は、第１の端部２０８と、反対の第２の端部２１０とを有する。相互接続バンプ２０６の第１の端部２０８は、図１に示されている半導体ダイ１０４などの半導体ダイに取り付けるためのものである。相互接続バンプ２０６の第２の端部２１０は、図１に示すリードフレーム１０２などのリードフレーム又は他の導電性材料に取り付けるためのものである。相互接続バンプ２０６は、相互接続バンプ２０６が第２の端部２１０から第１の端部２０８に向かって寸法が減少するように、長手方向断面において最もよく見える先細りにされた形状を有する。図３Ｂによく示されているように、相互接続バンプ２０６の第１の端部２０８は、相互接続バンプ２０６の第２の端部２１０の直径Ｄ２よりも小さい直径Ｄｌを有する。相互接続バンプ２０６の第１の端部２０８はまた、相互接続バンプ２０６の第２の端部２１０の第２の表面面積Ａ２（π×（Ｄ２／２）^２）よりも小さい第１の端部表面面積Ａ１（π×（Ｄ１／２）^２）を有する。相互接続バンプ２０６の第１の端部２０８及び第２の端部２１０はいずれも、１つの配置において円形の断面形状を有する。

【0038】

主として図４を参照すると、幾つかの態様に従った、相互接続バンプ３０６の第２の端部の概略図が示され、ここでは、相互接続バンプ３０６の第１の端部（より狭い端部）が、隠れた線を介して示される。相互接続バンプ３０６は、相互接続バンプ３０６がページ内へ延在する長手方向軸（軸１１６、２１６に類似）に対して横断方向又は直交方向である長円形断面形状を有する点で、図３Ａ～図３Ｂの相互接続バンプ２０６とは異なる。相互接続バンプ３０６は、第１の端部３０８と、反対の第２の端部３１０とを有する。相互接続バンプ３０６の第１の端部３０８は、図１に示されている半導体ダイ１０４などの半導体ダイに取り付けるためのものである。相互接続バンプ３０６の第２の端部３１０は、図１に示すリードフレーム１０２などのリードフレームに取り付けるためのものである。

【0039】

相互接続バンプ３０６は、相互接続バンプ３０６が第２の端部３１０から第１の端部３０８に向かって寸法が減少するように、その長手寸法に沿って先細りにされた形状を有する。相互接続バンプ３０６の第１の端部３０８は、相互接続バンプ３０６の第２の端部３１０の幅（横方向断面における長い寸法）よりも小さい幅（横方向断面における長い寸法）Ｄｌを有する。相互接続バンプ３０６の第１の端部３０８はまた、相互接続バンプ３０６の第２の端部３１０の第２の表面面積Ａ２よりも小さい第１の表面面積Ａ１を有する。一例において、Ａ１はＡ２の１０％より小さい。一配置において、Ａ２はＡ１の少なくとも２倍である。図４は、長円形の横方向断面を示すが、例えば、曲線状、円形、多角形、正方形、円形、長円形、長方形、及び丸い角を有する多角形などの他の断面形状を用いてもよいことを理解されたい。

【0040】

主として図５を参照すると、例示的な配置に従った半導体パッケージ４００の一部の概略平面図が示されている。半導体パッケージ４００は、複数の成形された或る角度を成す相互接続バンプ４０６を介して半導体ダイ４０４に接続されるリードフレーム４０２を含む。半導体パッケージ４００は、本明細書に示される複数の成形された或る角度を成す相互接続バンプ４０６などの相互接続バンプが、半導体ダイ４０４及びリードフレーム４０２などの半導体パッケージ４００内の構成要素の寸法又は配置に基づいて、どのように構成され得るかの例を提供する。半導体ダイ４０４は、例えば、２５０～１００ナノメートルプロセスとすることができる。半導体ダイ４０４は、相互接続バンプ４０６への接続のためのランディングサイト４５０を有する。幾つかの態様において、半導体ダイ４０４上のランディングサイト４５０は、約２５～４００ミクロンの幅又は直径を有し得る。リードフレーム４０２は、例えば、約３５～６００ミクロンの断面幅Ｗ１を有するランディングサイト４５２又は要素を有し得る。

【0041】

相互接続バンプ４０６の第１の端部４０８が半導体ダイ４０４に接続され、相互接続バンプ４０６の第２の端部４１０がリードフレーム４０２に接続される。第１の端部４０８は、長さＬ１を有する表面面積Ａ１を有し、第２の端部４１０は、表面面積Ａ２及び長さＬ２を有する。相互接続バンプ４０６の第１の端部４０８の表面面積Ａ１及び幅Ｗ１は、通常、少なくとも部分的に、半導体ダイ４０４上のランディングサイト４５０の寸法によって制限される。ランディングサイト４５０は、相互接続バンプ４０６の少なくとも一部を受けるためのダイ上の領域である。しかしながら、リードフレーム４０２上のランディングサイト４５２は、通常、半導体ダイ４０４上のランディングサイト４５０より大きく、したがって、より大きな相互接続バンプ又は相互接続バンプ４０６の一部を収容し得る。そのため、複数の相互接続バンプ４０６は、リードフレーム４０２に接続される第２の端部４１０の表面面積Ａ２及び幅Ｗ２が、半導体ダイ４０４に接続される第１の端部４０８の表面面積Ａ１及び幅Ｗ１より大きくなるように成形される。このようにして、複数の相互接続バンプ４０６は、リードフレーム４０２上の利用可能なより大きな表面面積を活用することができる。複数の成形された或る角度を成す相互接続バンプ４０６の形状、例えば、複数の相互接続バンプ４０６の第１の端部４０８及び第２の端部４１０の寸法は、半導体ダイ４０４上のランディングサイト４５０及びリードフレーム４０２上のランディングサイト４５２の利用可能な寸法に基づいて改変され得る。複数の成形された相互接続バンプ４０６は、半導体ダイ４０４に接続されるように構成された端部（第１の端部４０８）が、リードフレーム４０２に接続されるように構成された端部（第２の端部４１０）よりも小さな表面面積を有するように、角度を成すかその他の方式で不均一である。

【0042】

主として図６を参照すると、例示的な配置に従った半導体パッケージ５００の一部の概略図が提示されている。半導体パッケージ５００は、複数の成形された或る角度を成す相互接続バンプ５０６を介して半導体ダイ５０４に接続されるリードフレーム５０２を含む。半導体パッケージ５００は、半導体ダイ５０４が図５に図示される半導体ダイ４０４よりも小さく、その結果、より小さなランディングサイト５５０を有することを除いて、図５に示された半導体パッケージ４００に類似している。成形された或る角度を成す複数の相互接続バンプ５０６は少なくとも部分的に半導体ダイ５０４上のランディングサイト５５０の寸法に基づいて構成されている。半導体ダイ５０４は、例えば、１００ナノメートル未満のプロセス生成ダイであり得る。幾つかの態様において、半導体ダイ５０４上のランディングサイト５５０は、約０．３×０．３ｍｍ～１０×１０ｍｍの幅を有し得る。幾つかの態様において、リードフレーム５０２上のランディングサイト５５２は、図５のリードフレーム４０２上のランディングサイト４５２の幅Ｗ１に類似する又は幅Ｗ１と同じであり得る幅Ｗ１を有する。そのため、リードフレーム５０２上のランディングサイト５５２は、図５のリードフレーム４０２上のランディングサイト４５２と同じ寸法であり得る。複数の成形された或る角度を成す相互接続バンプ５０６の形状、例えば、複数の相互接続バンプ５０６の第１の端部５０８（ダイ側）及び第２の端部５１０（リードフレーム側）の寸法は、半導体ダイ５０４上のランディングサイト５５０及びリードフレーム５０２上のランディングサイト５５２の利用可能な寸法に基づいて改変され得る。

【0043】

主として図７Ａ～図７Ｇを参照すると、半導体パッケージ６００（半導体パッケージ１００、４００、５００にほとんどの点で類似）の一部を形成するためのプロセス工程を表す概略図が提示されている。まず図７Ａ～図７Ｂを参照すると、シード層６４０（図７Ｂ）が、適切な形成プロセスを介して、半導体ウェハ６０４上、又はシンギュレーション後にダイになるものの上に配置される。ウェハ６０４は、複数のＣＯＡ（copper on anything）要素６０５を有する。幾つかの態様において、シード層６４０は、化学気相成長（ＣＶＤ）又はスパッタ堆積によって、半導体ダイ６０４又はウェハ上に配置され得る。配置によっては、シード層６４０は、チタン（Ｔｉ）及びチタンタングステン（ＴｉＷ）を含み得る。

【0044】

主として図７Ｃを参照すると、ＣＯＡ６０５の上にあるシード層６４０上にフォトレジスト６４２が堆積される。フォトレジストパターンに従って、フォトレジスト６４２上にマスク（明示せず）が配置される。フォトレジストパターンは、相互接続バンプのためのサイトの位置を特定する。

【0045】

図５及び図６を比較すると、バンプ４０６、５０６の先細りが、リードフレーム４０２を同じ寸法に保つが、その後、ウェハ／ダイ５０４上のより小さな面積を用いるために第１の側（図５）の端部表面面積を減少させるために用いられ得るか、又は、バンプ４０６は、端部表面面積をダイ／ウェハ（図６）における第１の端部において同じに保つが、第２の端部における端部表面面積又はそれらの幾らかの組み合わせを拡大するために用いられ得ることを理解されたい。

【0046】

主として図７Ｄを参照すると、フォトレジスト６４２は、フォトレジストパターンに従ってフォトレジスト６４２内に複数の開口６４４を形成するために、光に曝される。複数の開口６４４は、シード層６４０までずっと延在する。複数の開口６４４の各々は、傾斜した側壁６４６によって画定される。幾つかの態様において、側壁６４６は、約１１０度又はそれ以上の角度α（図２Ｂではθ＝１８０－α）傾斜している。傾斜した側壁６４６は、フォトレジスト６４２を過剰露出させることによって達成され得る。幾つかの態様において、側壁６４６の角度αは、フォトレジスト６４２への光露光量に基づいて変化し得る。側壁６４６の角度αは、複数の相互接続バンプ６０６の所望の寸法又は形状に基づいて変更され得る。

【0047】

複数の開口の各々は、シード層６４０に近接する開口６４４の最低（図示の向きに対して）部分に沿った幅Ｗ３（図７Ｄ）を有する。複数の開口６４４の幅Ｗ３は、複数の相互接続バンプ６０６の第１の端部６０８の幅Ｗ１（図７Ｅ）に対応する。幾つかの態様において、複数の開口６４４の一部が、複数の開口６４４の他のものとは異なる寸法を有する。例えば、開口６４４の最低部分に沿った幅は、電力バンプ開口のための幅よりも小さい信号バンプ開口のための幅と異なり得る。

【0048】

主として図７Ｅを参照すると、複数の開口６４４に金属が堆積される。金属は、銅及びはんだのプレートバンプとして堆積され得る。そして、フォトレジストを除去して、図７Ｇに示される段階となる。

【0049】

主として図７Ｇを参照すると、複数の相互接続バンプ６０６は、複数の開口６４４の各々におけるウェハ上のシード層６４０上に形成される。複数の相互接続バンプ６０６は、複数の開口６４４の最低部分に沿った傾斜され又は或る角度を成す側壁６４６及び幅Ｗ３（図７Ｄ）によって少なくとも部分的に画定されるように、複数の開口６４４の形状をとる。

【0050】

複数の相互接続バンプ６０６は、めっきなどのプロセスによって形成され得る。複数の相互接続バンプ６０６を形成するために用いられる材料は、所望の高さまでめっきされ得る。一例において、複数のバンプ６０６の高さＨ２（図７Ｅ）は、約３５～７５μｍである。幾つかの態様において、複数の相互接続バンプ６０６は銅で形成される。幾つかの態様において、フォトレジスト１４２が除去される前に、複数の相互接続バンプ１０６の第２の端部１１０上にはんだ材料６１２が配置される。幾つかの態様において、はんだ材料１１２の高さＨ１（図７Ｅ）は約２０～３０μｍであり得る。

【0051】

複数の相互接続バンプ６０６が複数の開口６４４内に形成された後、フォトレジスト６４２は、アッシングなどの適切な除去プロセスによって取り除かれるか又は剥離される。また、フォトレジスト６４２を除去した後、複数の相互接続バンプ６０６の直下にないシード層６４０の部分は、エッチングなどの適切な除去プロセスによって除去され得る。

【0052】

主として図７Ｇを参照すると、次いで、はんだ材料６１２をリードフレーム６０２にはんだ付けすることによって、半導体ダイ６０４がリードフレーム６０２に取り付けられ得る。幾つかの態様において、フォトレジスト６４２が半導体ダイ６０４から除去された後、はんだ材料６１２が複数の相互接続バンプ６０６の第２の端部６１０上に配置される。半導体ダイ６０４をリードフレーム６０２に取り付けるプロセスは、半導体ダイ６０４を反転させることと称することができる。

【0053】

本明細書に記載されるような成形されたバンプを有することには、多くの考えられる利点がある。成形された又は非円筒のバンプは、ウェハ／ダイ側に一層小さなランディング面積を提供し、リードフレーム側に一層大きな面積を提供する。これにより、ウェハ／ダイ上でより多くの相互接続が可能になる一方で、リードフレーム上のより大きな接続が効率性を得ることも可能になり得る。最終的なファブプロセス工程（「ＭＥＴＴＯＰ」）後のダイの頂部上の任意選択のポリアミド（ＰＩ）又は金属層（通常は銅）を、バンプとウェハとの間で用いることもできる。はんだインタフェースは低減され得、電流定格が増大され得る。付加的なマスクは必要とされない。全体的なパッケージ寸法は低減され得る。これらは、考えられる利点の一部にすぎない。

【0054】

本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図7F】

【図7G】