特許 7622562 半導体発光素子および半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-20

(45)【発行日】2025-01-28

(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法

(51)【国際特許分類】

   H01S 5/16 20060101AFI20250121BHJP

【ＦＩ】

H01S5/16

【請求項の数】 8

(21)【出願番号】P 2021100473

(22)【出願日】2021-06-16

(65)【公開番号】P2022191938

(43)【公開日】2022-12-28

【審査請求日】2024-03-19

(73)【特許権者】

【識別番号】000102212

【氏名又は名称】ウシオ電機株式会社

(74)【代理人】

【識別番号】100109380

【弁理士】

【氏名又は名称】小西 恵

(74)【代理人】

【識別番号】100109036

【弁理士】

【氏名又は名称】永岡 重幸

(72)【発明者】

【氏名】北村 政治

(72)【発明者】

【氏名】宮本 晋太郎

【審査官】村井 友和

(56)【参考文献】

【文献】特開２００６－１０８２２５（ＪＰ，Ａ）

【文献】特開２００１－０９４２０７（ＪＰ，Ａ）

【文献】国際公開第２０２０／０２２１１６（ＷＯ，Ａ１）

【文献】特開２０１０－０３４２６７（ＪＰ，Ａ）

【文献】特開２００９－１５８６０４（ＪＰ，Ａ）

【文献】特開平０５－１１４７６５（ＪＰ，Ａ）

【文献】特開２００５－０３３０７７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

第１導電型半導体層と、
前記第１導電型半導体層上に位置し、互いに平行な端面を有する活性層と、
前記活性層上に位置する第２導電型半導体層と、
前記第２導電型半導体層上に位置し、電極とオーミック接合可能なコンタクト層と、
前記第２導電型半導体層と前記コンタクト層との間に位置し、前記第２導電型半導体層より不純物濃度が高い中間層と、
前記端面の少なくとも一方の端面近傍における前記第２導電型半導体層上に設けられ、前記中間層よりも抵抗が高い抵抗層とを備え、
前記抵抗層は、前記中間層に形成された凹凸構造を備えることを特徴とする半導体発光素子。

【請求項2】

第１導電型半導体層と、
前記第１導電型半導体層上に位置し、互いに平行な端面を有する活性層と、
前記活性層上に位置する第２導電型半導体層と、
前記第２導電型半導体層上に位置し、電極とオーミック接合可能なコンタクト層と、
前記第２導電型半導体層と前記コンタクト層との間に位置し、前記第２導電型半導体層より不純物濃度が高い中間層と、
前記端面の少なくとも一方の端面近傍における前記第２導電型半導体層上に設けられ、前記中間層よりも抵抗が高い抵抗層とを備え、
前記抵抗層は、前記中間層の一部が酸化された酸化物を備えることを特徴とする半導体発光素子。

【請求項3】

前記活性層の端面近傍に相当する位置であって、前記コンタクト層が前記端面から共振器方向に後退した領域にかけて窓領域を備え、
前記活性層は、前記窓領域を介して拡散された不純物に基づいて混晶化された混晶領域を備えることを特徴とする請求項１または２に記載の半導体発光素子。

【請求項4】

前記抵抗層は、前記窓領域に位置することを特徴とする請求項３に記載の半導体発光素子。

【請求項5】

前記凹凸構造の凹部の少なくとも一部は、前記第２導電型半導体層に達していることを特徴とする請求項１に記載の半導体発光素子。

【請求項6】

前記抵抗層は、前記第２導電型半導体層上に設けられた絶縁層であることを特徴とする請求項１に記載の半導体発光素子。

【請求項7】

半導体基板上に第１導電型半導体層と、活性層と、第２導電型半導体層とを順次形成する工程と、
前記第２導電型半導体層上に中間層と、コンタクト層とを順次形成する工程と、
前記活性層の端面近傍に相当する位置において、前記コンタクト層の一部が除去された窓領域を形成する工程と、
前記中間層よりも抵抗が高い抵抗層を前記窓領域の位置に形成する工程とを備え、
前記抵抗層を形成する工程は、
前記窓領域に位置する中間層を除去する工程と、
前記中間層が除去された部分に絶縁層または酸化中間層を形成する工程を備えることを特徴とする半導体発光素子の製造方法。

【請求項8】

前記抵抗層を形成する工程は、前記窓領域の位置で不純物拡散源を前記中間層に接触させた状態で熱処理する工程を備えることを特徴とする請求項７に記載の半導体発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。

【背景技術】

【0002】

半導体レーザ素子の高出力化に伴ってＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）が発生することがある。ＣＯＤは、半導体レーザ素子の出射端面が光吸収等による発熱によりは端面が破壊されレーザ発振が停止する現象のことである。ＣＯＤの発生要因としては、出射端面側に形成される深い界面準位に起因する非発光再結合により、端面近傍において発熱が生じ、この発熱に伴ってバンドギャップが縮小して非発光再結合が促進されるという正帰還が起こり、端面近傍の半導体結晶が溶出することが考えられる。

【0003】

特許文献１には、端面でのＣＯＤを抑制するために、窓領域と呼ばれる構造を採用する方法が開示されている。これは、レーザ端面付近にＺｎなどの不純物を拡散させ、活性層の量子井戸構造を混晶化し、光の吸収を抑制したものである。
特許文献２には、不純物としてＺｎが拡散された窓領域が形成された半導体レーザ素子において、クラッド層とコンタクト層とのバンドエネルギ差を低減する中間層をクラッド層とコンタクト層との間に挟まれるように形成した構成が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１８／１０５０１５号

【文献】特開２０１４－１１０２５０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１に開示された構成では、中間層が無いため、上クラッド層とコンタクト層でエネルギーバンドの不連続（各材料のバンドギャップエネルギーの差から生じる伝導帯準位のエネルギー差）が生じ、素子の抵抗が高くなってしまう。
また、特許文献２に開示された構成では、コンタクト層および中間層が出射端面まで形成されているため、出射端面に流れる電流が増大し、電流による出射端面での発熱が大きくなる。

【0006】

そこで、本発明の目的は、高出力化を図りつつ出射端面での発熱を抑制することが可能な半導体発光素子および半導体発光素子の製造方法を提供することである。

【課題を解決するための手段】

【0007】

本発明の一態様に係る半導体発光素子によれば、第１導電型半導体層と、前記第１導電型半導体層上に位置し、互いに平行な端面を有する活性層と、前記活性層上に位置する第２導電型半導体層と、前記第２導電型半導体層上に位置し、電極とオーミック接合可能なコンタクト層と、前記第２導電型半導体層と前記コンタクト層との間に位置し、前記第２導電型半導体層より不純物濃度が高い中間層と、前記端面の少なくとも一方の端面近傍における前記第２導電型半導体層上に設けられ、前記中間層よりも抵抗が高い抵抗層とを備える。

【0008】

これにより、コンタクト層と活性層との間の抵抗の増大を抑制しつつ、コンタクト層と第２導電型半導体層との間のバンドエネルギ差を軽減することが可能となる。更に、中間層を介して光出射端側に流れる電流を抑制することができる。このため、第２導電型半導体層とコンタクト層との間に中間層を設けた場合においても、光出射端側の発熱を抑制することができ、高出力化を図りつつＣＯＤを抑制することができる。

【0009】

また、本発明の一態様に係る半導体発光素子によれば、前記活性層の端面近傍に相当する位置であって、前記コンタクト層が前記端面から共振器方向に後退した領域に窓領域を備え、前記活性層は、前記窓領域を介して拡散された不純物に基づいて混晶化された混晶領域を備える。

【0010】

これにより、光出射端側に流れる電流による発熱を抑制することが可能となる。更に、光出射端側の活性層のバンドギャップを広げると共に、光出射端側では、バンドギャップの収縮を抑制することができる。これにより、光出射端側でのレーザ光の吸収による発熱を抑制することができる。このため、光出射端側に流れる電流による温度上昇だけでなく、光出射端側でのレーザ光の吸収による温度上昇も抑制することができ、高出力化を図りつつＣＯＤを抑制することができる。

【0011】

また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記窓領域に位置する。

【0012】

これにより、第２導電型半導体層とコンタクト層との間に中間層を設けつつ、光出射端側の中間層の位置に抵抗層を設けることが可能となる。

【0013】

また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記中間層に形成された凹凸構造を備える。

【0014】

これにより、第２導電型半導体層とコンタクト層との間に中間層を設けた構造において、光出射端側の中間層を高抵抗化することが可能となり、光出射端側に流れる電流による発熱を抑制することが可能となる。このとき、窓領域を介して活性層に不純物を拡散させる熱処理に基づいて光出射端側の中間層に凹凸構造を設けることが可能である。これにより、工程数の増大を抑制することができる。

【0015】

また、本発明の一態様に係る半導体発光素子によれば、前記凹凸構造の凹部の少なくとも一部は、前記第２導電型半導体層に達している。

【0016】

これにより、光出射端側の中間層の凹凸構造を高抵抗化することができ、光出射端側を流れる電流による発熱を抑制することが可能となる。

【0017】

また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記中間層の一部が酸化された酸化物を備える。

【0018】

これにより、第２導電型半導体層とコンタクト層との間に中間層を設けた構造において、光出射端側の中間層を高抵抗化することが可能となり、光出射端側を流れる電流による発熱を抑制することが可能となる。このとき、窓領域を介して活性層に不純物を拡散させる熱処理に基づいて光出射端側の中間層の一部が酸化された酸化物を形成できる。これにより、工程数の増大を抑制することができる。

【0019】

また、本発明の一態様に係る半導体発光素子によれば、前記抵抗層は、前記第２導電型半導体層上に設けられた絶縁層である。

【0020】

これにより、第２導電型半導体層とコンタクト層との間に中間層を設けた構造において、光出射端側の中間層に流れる電流を阻止することが可能となり、光出射端側を流れる電流による発熱を抑制することが可能となる。このとき、絶縁層を形成するためには光出射端側の中間層を除去するのみで、絶縁層は後の工程で前記コンタクト層上に形成される絶縁層形成工程で同時に形成すればよく、工程数の増大を抑制することができる。

【0021】

また、本発明の一態様に係る半導体発光素子の製造方法によれば、半導体基板上に第１導電型半導体層と、活性層と、第２導電型半導体層とを順次形成する工程と、前記第２導電型半導体層上に中間層と、コンタクト層とを順次形成する工程と、前記活性層の端面側に相当する位置において、前記コンタクト層の一部が除去された窓領域を形成する工程と、前記中間層よりも抵抗が高い抵抗層を前記窓領域の位置に形成する工程とを備える。

【0022】

これにより、第２導電型半導体層とコンタクト層との間に中間層を設けた状態で、この中間層を介して光出射端側に流れる電流を抑制することができ、光出射端側の発熱を抑制することができる。

【0023】

また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記抵抗層を形成する工程は、前記窓領域の位置で不純物拡散源を前記中間層に接触させた状態で熱処理する工程を備える。

【0024】

これにより、窓領域を介して活性層に不純物を拡散させる熱処理に基づいて光出射端側の中間層を高抵抗化するとともに、光出射端側の活性層を混晶化することができる。このため、工程数の増大を抑制しつつ、光出射端側を流れる電流による温度上昇だけでなく、光出射端側でのレーザ光の吸収による温度上昇も抑制することができる。これにより、高出力化を図りつつＣＯＤを抑制することが可能となるとともに、半導体発光素子のコストアップを抑制することができる。

【0025】

また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記抵抗層を形成する工程は、前記窓領域に位置する中間層を除去する工程と、前記中間層が除去された部分に絶縁層または酸化中間層を形成する工程を備える。

【0026】

絶縁層または酸化中間層を形成する工程は、後の製造工程である前記コンタクト層上に絶縁層を形成する工程や熱処理工程に含めて実施できるので、工程数の増大を抑制することができる。

【発明の効果】

【0027】

本発明の一態様においては、半導体発光素子の高出力化を図りつつ出射端面での発熱を抑制することができる。

【図面の簡単な説明】

【0028】

【図1A】第１実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。

【図1B】第１実施形態に係る半導体発光素子を上面から見た説明用の上面図である。

【図2】第２実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。

【図3】第３実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。

【図4A】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図4B】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図4C】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図4D】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図4E】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図4F】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図4G】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図4H】第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図5A】第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図5B】第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図5C】第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図5D】第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図5E】第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図5F】第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図5G】第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。

【図6】実施例に係る光加速通電試験結果を比較例とともに示す図である。

【発明を実施するための形態】

【0029】

以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。

【0030】

図１Ａは、第１実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。
なお、以下の説明では、半導体発光素子として端面発光型半導体レーザ素子を例にとる。この半導体レーザ素子は、波長７８０ｎｍ帯の赤外レーザを出射可能なＡｌＧａＡｓ系半導体レーザ素子であってもよいし、波長６５０ｎｍ帯の赤色レーザを出射可能なＡｌＧａＩｎＰ系半導体レーザ素子であってもよい。更には、波長４０５ｎｍ帯の青色レーザを出射可能なＡｌＧａＩｎＮ系半導体レーザ素子であってもよい。また、端面発光型半導体レーザ素子は、利得導波型半導体レーザ素子であってもよいし、屈折率導波型半導体レーザ素子であってもよい。

【0031】

図１Ａにおいて、半導体レーザ素子Ｚ１は、ｎ型半導体層２、活性層３、ｐ型半導体層４、中間層５、コンタクト層６および窓領域ＷＤに相当する領域に抵抗層Ｒ１を備える。ｎ型半導体層２、活性層３、ｐ型半導体層４、中間層５およびコンタクト層６は、ｎ型半導体基板１上に順次積層されている。抵抗層Ｒ１は、中間層５に対して光導波方向（共振器方向とも称する）に隣接するようにｐ型半導体層４上に形成されている。抵抗層Ｒ１の詳細は後述するが、窓領域ＷＤに位置する中間層５を下層に続く半導体層へ不純物拡散させる工程で中間層５自身が荒れた状態となること等で形成することができる。

【0032】

ｎ型半導体基板１は、例えば、ｎ型ＧａＡｓ基板を備えることができる。ｎ型半導体層２は、例えば、ｎ型ＡｌＧａＩｎＰクラッド層を備えることができる。活性層３は、例えば、障壁層と井戸層とが交互に積層されたＡｌＧａＩｎＰ多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）活性層を備えることができる。ｐ型半導体層４は、例えば、ｐ型ＡｌＧａＩｎＰクラッド層を備えることができる。中間層５は、例えば、ｐ型ＡｌＧａＩｎＰ中間層を備えることができる。コンタクト層６は、例えば、ｐ型ＧａＡｓコンタクト層を備えることができる。

【0033】

なお、ｎ型半導体層２は、ｎ型クラッド層の他、ｎ型バッファ層またはｎ型ガイド層などを備えてよい。ｎ型の不純物としてＳｉ（シリコン）を用いることができる。ｐ型半導体層４は、ｐ型クラッド層の他、ｐ型エッチストップ層、ｐ型キャリアブロック層またはｐ型ガイド層などを備えてもよい。

【0034】

活性層３は、互いに平行な前端面ＥＡおよび後端面ＥＢを備える。このとき、半導体レーザ素子Ｚ１は、活性層３の前端面ＥＡと後端面ＥＢとの間で共振器を構成することができる。前端面ＥＡは、半導体レーザ素子Ｚ１からレーザ光を出射させる光出射面として用いることができる。このとき、前端面ＥＡ側は、後端面ＥＢ側に比べて光反射率を低くすることができる。前端面ＥＡ側の光反射率および後端面ＥＢ側の光反射率は、端面コーティングにて調整することができる。

【0035】

ｐ型半導体層４上には、中間層５および抵抗層Ｒ１が形成されている。中間層５上には、コンタクト層６が形成されている。コンタクト層６は、電極８とオーミック接合可能である。コンタクト層６では、ｐ型の不純物としてＺｎ（亜鉛）やＣ（炭素）を用いることができる。このとき、コンタクト層６の不純物濃度は、１×１０^１８～１×１０^２１（原子／ｃｍ^３）の範囲に設定することができる。コンタクト層６は、前端面ＥＡ側および後端面ＥＢ側からそれぞれ共振器方向に後退した窓領域ＷＤを備える。

【0036】

中間層５は、ｐ型半導体層４とコンタクト層６との間のバンドエネルギ差を低減する役割を担う。中間層５は、ｐ型半導体層４よりも不純物濃度を高くすることで、ｐ型半導体層４よりも低抵抗化することができる。このとき、ｐ型半導体層４の不純物濃度は、１×１０^１７～５×１０^１８（原子／ｃｍ^３）の範囲に設定し、中間層５の不純物濃度は、１×１０^１８～１×１０^２０（原子／ｃｍ^３）の範囲に設定することができる。ｐ型半導体層４および中間層５のｐ型の不純物としては、Ｍｇ（マグネシウム）やＺｎを用いることができる。

【0037】

抵抗層Ｒ１は、前端面ＥＡ側および後端面ＥＢ側のｐ型半導体層４上に設けられ、中間層５よりも抵抗が高い。このとき、抵抗層Ｒ１は、窓領域ＷＤに位置する中間層５の表面を粗化した粗化構造でもよいし、窓領域ＷＤに位置する中間層５に形成された凹凸構造であってもよい。中間層５に設けられた凹凸構造の凹部の少なくとも一部は、ｐ型半導体層４に達してもよい。図１Ａの例では、前端面ＥＡと後端面ＥＢに抵抗層Ｒ１を設けた例を示したが、抵抗層Ｒ１は、前端面ＥＡおよび後端面ＥＢのうちの少なくとも一方にあればよく、例えば、前端面ＥＡ側にのみ抵抗層Ｒ１を設けてもよい。なお、抵抗層Ｒ１を共振器方向に直交する方向に切断した断面をＳＥＭ（走査型電子顕微鏡）で観察することにより、中間層５に設けられた粗化構造または凹凸構造を確認することができる。

【0038】

また、窓領域ＷＤには、活性層３が混晶化された混晶領域ＤＦが設けられている。混晶領域ＤＦは、ｐ型半導体層４から活性層３、更にはｎ型半導体層２に達していてもよい。ここで、活性層３が混晶化された混晶領域ＤＦを窓領域ＷＤに設けることにより、混晶領域ＤＦにおける活性層３のバンドギャップを拡大することができる。このため、前端面ＥＡ側および後端面ＥＢ側でのレーザ光の吸収を小さくすることができ、前端面ＥＡ側および後端面ＥＢ側での端面の発熱を抑えることが可能となる。その結果として、ＣＯＤを抑制することができる。

【0039】

混晶領域ＤＦは、窓領域ＷＤを介して拡散された不純物に基づいて形成することができる。この不純物として、例えば、Ｚｎ（亜鉛）を用いることができる。ここで、ＧａＡｓが用いられるコンタクト層６は、ＡｌＧａＩｎＰが用いられるｐ型半導体層４や中間層５に比べて、不純物の拡散速度が遅い。このため、コンタクト層６の一部を除去し、窓領域ＷＤを設けることにより、混晶領域ＤＦを形成するための不純物の拡散にかかる時間の増大を抑制することができる。このため、混晶領域ＤＦを形成するための不純物の拡散時に活性層３の結晶の破壊の進行を抑制することができ、しきい値電流の増大などの特性悪化を抑制することができる。このとき、窓領域ＷＤを介して不純物を拡散させる熱処理の条件を調整することにより、窓領域ＷＤに位置する中間層５に凹凸構造を設けることができる。

【0040】

図１Ａでは抵抗層Ｒ１上には、絶縁層７が形成されている。絶縁層７は、例えば、シリコン酸化膜やシリコン窒化膜である。このとき、絶縁層７は、窓領域ＷＤに位置する中間層５の凹凸構造に埋め込まれるように形成することができる。また、図１Ｂに示すように絶縁層７には、電流注入領域ＲＮとなる開口部７Ａが形成されている（図１Ｂは説明用に電極８を省略した図面としている）。このとき、開口部７Ａの周囲には、電極８との界面を介して電流が注入されない電流非注入領域ＲＵが形成される。なお、図１Ｂでは光導波路を形成するリッジ部ＯＧの両端付近（図面左右方向端部近傍）に中間層５の凹凸構造から成る抵抗層Ｒ１が形成されている。

【0041】

図１Ａでは、絶縁層７上に、電極８を形成しているが、開口部７Ａの領域ではコンタクト層６上に形成されている。電極８は、例えば、Ａｕ（金）などの単一の金属膜で構成してもよいし、Ｔｉ（チタン）／Ｐｔ（白金）／Ａｕなどの金属の積層構造で構成してもよい。

【0042】

活性層３の前端面ＥＡ側には端面保護膜９Ａが形成され、活性層３の後端面ＥＢ側には端面保護膜９Ｂが形成されている。端面保護膜９Ａは、端面保護膜９Ｂよりも光反射率を低くすることができる。端面保護膜９Ａ、９Ｂの材料は、例えば、窒化アルミニウム、窒化シリコン、酸化アルミニウムまたは酸化シリコンあるいはこれらの積層構造を用いることができる。

【0043】

ここで、ｐ型半導体層４とコンタクト層６との間に中間層５を設けた上で、窓領域ＷＤに位置する抵抗層Ｒ１をｐ型半導体層４上に設けることにより、コンタクト層６とｐ型半導体層４との間の各材料のバンドギャップエネルギーの差から生じる伝導帯準位のエネルギー差を軽減し低抵抗化することができる。また、中間層５を介して前端面ＥＡ側および後端面ＥＢ側に流れる電流を抑制することができる。このため、前端面ＥＡ側および後端面ＥＢ側の電流による発熱を抑制することができ、高出力化を図りつつＣＯＤを抑制することができる。

【0044】

また、窓領域ＷＤの位置において、ｐ型半導体層４上に抵抗層Ｒ１を設けるとともに、活性層３に混晶領域ＤＦを設けることにより、前端面ＥＡ側および後端面ＥＢ側に流れる電流による発熱を抑制することが可能となる。また、前端面ＥＡ側および後端面ＥＢ側の活性層３のバンドギャップを広げることで、前端面ＥＡ側および後端面ＥＢ側でのレーザ光の吸収による発熱を抑制することができる。このため、前端面ＥＡ側および後端面ＥＢ側に流れる電流による温度上昇だけでなく、前端面ＥＡ側および後端面ＥＢ側でのレーザ光の吸収による温度上昇を抑制することができる。結果として、高出力化を図りつつＣＯＤを抑制することができる。

【0045】

半導体レーザ素子Ｚ１の共振器端面（前端面ＥＡおよび後端面ＥＢ）では、半導体表面における酸素の吸着および表面の酸化などが発生する。このため、共振器端面近傍に特有な準位が発生し、共振器端面近傍の半導体の禁制帯幅が実質的に狭くなる。この結果、半導体レーザ素子Ｚ１の共振器端面近傍は、共振器内部で発生した光に対して吸収領域となり、ＣＯＤを引き起こす。共振器端面近傍に存在する表面準位を介した非発光再結合は温度上昇を引き起こすため、共振器端面近傍の禁制帯幅がさらに減少する。結果として、光吸収がますます起こりやすくなるという正帰還が生じる。ここで、窓領域ＷＤの位置に混晶領域ＤＦを設けることにより、共振器端面付近のバンドギャップを広げて光吸収を抑制することが可能となり、共振器端面付近の光吸収による発熱を低減させることができる。

【0046】

一方、共振器端面近傍の発熱は、光吸収だけでなく、共振器端面近傍を流れる電流によっても引き起こされる。素子の抵抗を下げるために、中間層５およびコンタクト層６のｐ型の不純物濃度を高くし、抵抗を下げている。この状態では、中間層５を介して共振器端面近傍に流れるリーク電流が増大する。この結果、共振器端面近傍を流れる電流が増大し、共振器端面近傍の電流による発熱が増大する。ここで、共振器端面近傍のｐ型半導体層４上に電流非注入領域ＲＵおよび抵抗層Ｒ１を設けることにより、コンタクト層６及び、中間層５を介した共振器端面近傍のリーク電流を抑制することが可能となる。これにより、共振器端面近傍を流れる電流による共振器端面付近の発熱を低減することができる。

【0047】

また、窓領域ＷＤに位置する中間層５に凹凸構造を設けることにより、前端面ＥＡ側および後端面ＥＢ側の中間層５を高抵抗化することが可能となる。これにより、前端面ＥＡ側および後端面ＥＢ側に流れる電流による発熱を抑制することが可能となる。このとき、窓領域ＷＤを介して活性層３に不純物を拡散させる熱処理温度を調整することで、前端面ＥＡ側および後端面ＥＢ側の中間層５に凹凸構造を設けることが可能となる。不純物拡散の熱処理工程が凹凸構造を形成する工程を兼ねることで、工程数の増大を抑制することができる。

【0048】

図２は、第２実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。なお、以下の説明では、図１Ａの構成と異なる部分について説明し、図１Ａの構成と同一部分については同一符号を付して説明を省略する。

【0049】

図２において、半導体レーザ素子Ｚ２は、図１Ａの半導体レーザ素子Ｚ１の抵抗層Ｒ１の代わりに抵抗層Ｒ２を備える。抵抗層Ｒ２は、中間層５の一部が酸化された酸化物を備える層である。この酸化物は、例えば、酸化ガリウム（Ｇａ_２Ｏ_３）である。このとき、抵抗層Ｒ２としては、中間層５の一部が酸化された酸化物とともに、中間層５の面を粗らした凹凸構造を備えてもよい。中間層５の一部が酸化された酸化物の少なくとも一部は、ｐ型半導体層４に達してもよい。中間層５の一部が酸化された酸化物は、混晶領域ＤＦを形成するための不純物拡散時の熱処理温度を調整することにより形成することができる。このとき、混晶領域ＤＦを形成するための不純物拡散工程とは別個に、中間層５の一部を酸化するための酸化工程を設ける必要がなくなり、工程数の増大を抑制することができる。

【0050】

ここで、窓領域ＷＤに位置する抵抗層Ｒ２をｐ型半導体層４上に設けることにより、中間層５を介して前端面ＥＡ側および後端面ＥＢ側に流れる電流を抑制することができる。このため、前端面ＥＡ側および後端面ＥＢ側の発熱を抑制することができ、高出力化を図りつつＣＯＤを抑制することができる。

【0051】

図３は、第３実施形態に係る半導体発光素子を光導波方向に沿って切断した構成を示す断面図である。

【0052】

図３において、半導体レーザ素子Ｚ３は、図１Ａの半導体レーザ素子Ｚ１の抵抗層Ｒ１の代わりに抵抗層Ｒ３を備えている。抵抗層Ｒ３は、絶縁体を用いて構成することができる。抵抗層Ｒ３は、例えば、シリコン酸化膜やシリコン窒化膜で構成することができる。抵抗層Ｒ３の位置では中間層５が除去される。中間層５が除去された位置に絶縁層を埋め込むことでｐ型半導体層４上に抵抗層Ｒ３を形成することができる。なお、抵抗層Ｒ３に用いられる絶縁体の材料は、絶縁層７の材料と異なっていてもよいし、絶縁層７の材料と同一であってもよい。ここで、抵抗層Ｒ３に用いられる絶縁体の材料を絶縁層７の材料と同一とすれば、絶縁層７の形成工程において抵抗層Ｒ３を形成することができる。このため、絶縁層７の形成工程とは別に抵抗層Ｒ３の形成工程を設ける必要がなくなり、工程数の増大を抑制することができる。

【0053】

ここで、窓領域ＷＤに位置する抵抗層Ｒ３をｐ型半導体層４上に設けることにより、中間層５を介して前端面ＥＡ側および後端面ＥＢ側に流れる電流を抑制することができる。このため、前端面ＥＡ側および後端面ＥＢ側の発熱を抑制することができ、高出力化を図りつつＣＯＤを抑制することができる。

【0054】

また、本実施例ではｐ型半導体層４上に絶縁層７の形成工程とは別に抵抗層Ｒ３を設けるため、混晶領域ＤＦを形成するための不純物拡散工程における熱処理時間および熱処理温度を適宜設定することができ、混晶領域ＤＦを形成するための条件を最適化することができる。

【0055】

図４Ａから図４Ｈは、第４実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。なお、この第４実施形態では、図１Ａの半導体レーザ素子Ｚ１の製造方法の一例を示す。

【0056】

図４Ａにおいて、エピタキシャル成長を行うことにより、ｎ型半導体層２、活性層３、ｐ型半導体層４、中間層５およびコンタクト層６をｎ型半導体基板１上に順次積層する。このとき、中間層５の不純物濃度は、ｐ型半導体層４の不純物濃度より大きくし、コンタクト層６の不純物濃度は、中間層５の不純物濃度より大きくする。エピタキシャル成長は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）であってもよいし、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）であってもよいし、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）であってもよい。

【0057】

次に、図４Ｂに示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、コンタクト層６をパターニングし、コンタクト層６に窓領域ＷＤを形成する。フォトリソグラフィー技術およびリフトオフ技術を用いることにより、コンタクト層６に窓領域ＷＤを形成するようにしてもよい。

【0058】

次に、図４Ｃに示すように、プラズマＣＶＤまたはスパッタなどの方法にて保護膜９をコンタクト層６上に形成する。なお、保護膜９は、Ｚｎなどの不純物の拡散防止膜である。保護膜９は、例えば、シリコン酸化膜またはシリコン窒化膜である。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、保護膜９をパターニングし、窓領域ＷＤの保護膜９を除去する。

【0059】

次に、図４Ｄに示すように、プラズマＣＶＤまたはスパッタなどの方法にて、窓領域ＷＤが覆われるように不純物拡散源１０を保護膜９上に形成する。なお、不純物拡散源１０の材料は、例えば、ＺｎＯを用いることができる。

【0060】

次に、図４Ｅに示すように、不純物拡散源１０にて窓領域ＷＤが覆われたｎ型半導体基板１を熱処理することにより、不純物拡散源１０から結晶側（半導体基板１側）に不純物を拡散させ、活性層３を混晶化させる。この熱処理は、半導体レーザ素子Ｚ１の特性の悪化を引き起す結晶の破壊を防止可能な温度および時間に設定した上で、窒素雰囲気環境で行う。

【0061】

このとき、窓領域ＷＤに位置する中間層５を介してｐ型半導体層４、活性層３およびｎ型半導体層２に不純物が拡散される。この工程で、窓領域ＷＤに位置する中間層５の一部が消失し、荒れた状態とすることができる。この結果、窓領域ＷＤに位置する中間層５を高抵抗化し、窓領域ＷＤに位置する抵抗層Ｒ１をｐ型半導体層４上に形成することができる。なお、不純物拡散源１０から結晶側に不純物を拡散させるときに、不純物拡散源１０に含まれる酸素で窓領域ＷＤに位置する中間層５の一部を酸化し、窓領域ＷＤに位置する中間層５の一部に酸化物を形成することができる。これにより、窓領域ＷＤに位置する中間層５の高抵抗化に中間層５の粗面化だけでなく酸化も寄与させることができ、工程数の増大を抑制しつつ、窓領域ＷＤに位置する中間層５を効率的に高抵抗化することができる。なお、本説明では、窓領域ＷＤに位置する中間層５を高抵抗化するために、不純物拡散源１０から結晶側に不純物を拡散させる熱処理を利用したが、不純物拡散源１０から結晶側に不純物を拡散させる熱処理とは別の熱処理を利用してもよい。

【0062】

次に、図４Ｆに示すように、エッチングなどの方法にて、コンタクト層６上および抵抗層Ｒ１上から不純物拡散源１０および保護膜９を除去する。

【0063】

次に、図４Ｇに示すように、プラズマＣＶＤなどの方法により、シリコン酸化膜やシリコン窒化膜などからなる絶縁層７をコンタクト層６上および抵抗層Ｒ１上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより絶縁層７をパターニングし、図１Ａの電流注入領域ＲＮとなる開口部７Ａを絶縁層７に形成する（図１Ｂ参照）。

【0064】

次に、図４Ｈに示すように、スパッタまたは蒸着などの方法を用いることにより、開口部７Ａを介してコンタクト層６に接続された電極８を絶縁層７上に形成する。さらに、コンタクト層６に接続された電極８が形成されたｎ型半導体基板１をバー状に劈開する。そして、スパッタなどの方法により、活性層３の前端面ＥＡ側に端面保護膜９Ａを成膜し、活性層３の後端面ＥＢ側に端面保護膜９Ｂを成膜する。

【0065】

なお、上述した実施形態では、中間層５の熱処理に基づいて窓領域ＷＤに位置する中間層５を高抵抗化する方法について示したが、窓領域ＷＤを介して中間層５にイオン注入することで窓領域ＷＤに位置する中間層５を高抵抗化するようにしてもよい。例えば、水素イオンまたはヘリウムイオンなどを窓領域ＷＤに位置する中間層５に注入することで、中間層５を非晶質化し高抵抗化することができる。

【0066】

図５Ａから図５Ｇは、第５実施形態に係る半導体発光素子の製造方法の一例を光導波方向に沿って切断して示す断面図である。なお、この第５実施形態では、図３の半導体レーザ素子Ｚ３の製造方法の一例を示す。

【0067】

図５Ａにおいて、図４Ａから図４Ｄの同様の処理にて窓領域ＷＤが覆われるように不純物拡散源１０を保護膜９上に形成する。

【0068】

次に、図５Ｂに示すように、不純物拡散源１０にて窓領域ＷＤが覆われたｎ型半導体基板１を熱処理することにより、不純物拡散源１０から結晶側に不純物を拡散させ、活性層３を混晶化させる。この熱処理は、半導体レーザ素子Ｚ１の特性の悪化を引き起す結晶の破壊を防止可能な温度および時間に設定した上で、窒素雰囲気環境で行う。本実施例では、後述する工程（図５Ｄ、図５Ｅ、図５Ｆ）で別途絶縁層を設けるため、この熱処理工程で窓領域ＷＤに位置する中間層５を高抵抗化する必要がない。そのため、混晶領域ＤＦを形成するための条件を最適化することができる。

【0069】

次に、図５Ｃに示すように、エッチングなどの方法にてコンタクト層６上および窓領域ＷＤから不純物拡散源１０および保護膜９を除去する。

【0070】

次に、図５Ｄに示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、中間層５をパターニングし、窓領域ＷＤの中間層５を除去する。

【0071】

次に、図５Ｅに示すように、プラズマＣＶＤなどの方法により、シリコン酸化膜やシリコン窒化膜などの絶縁層をコンタクト層６上およびｐ型半導体層４上に堆積する。そして、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、コンタクト層６上の絶縁層を除去し、絶縁層からなる抵抗層Ｒ３を窓領域ＷＤの位置に形成する。

【0072】

次に、図５Ｆに示すように、プラズマＣＶＤなどの方法により、シリコン酸化膜などからなる絶縁層７をコンタクト層６上および抵抗層Ｒ３上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより絶縁層７をパターニングし、図１Ａの電流注入領域ＲＮとなる開口部７Ａを絶縁層７に形成する。

【0073】

次に、図５Ｇに示すように、図４Ｈと同様の工程にて絶縁層７上に電極８を形成し、活性層３の前端面ＥＡ側に端面保護膜９Ａを成膜し、活性層３の後端面ＥＢ側に端面保護膜９Ｂを成膜する。

【0074】

なお、上述した第５実施形態では、図５Ｆの絶縁層７の形成工程とは別に図５Ｅの抵抗層Ｒ３の形成工程を設けた例を示したが、図５Ｆの絶縁層７の形成工程で抵抗層Ｒ３を形成してもよい。このとき、図５Ｅの工程を設ける必要がなくなり、工程数を削減することができる。

【0075】

図６は、実施例に係る光加速通電試験結果を比較例とともに示す図である。この光加速通電試験では、図４Ｅの工程の熱処理時間を変化させた比較例および実施例１～３について、ＣＯＤ破壊に至る平均故障時間（ＭＴＴＦ：Ｍｅａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ）と、しきい値電流を調べた。

【0076】

図６において、熱処理時間が短い場合（実施例１）、比較例と比べて平均故障時間の改善効果は少なかった。熱処理時間が短い場合、窓領域ＷＤに位置する中間層５の高抵抗化が十分でなく、前端面ＥＡ側および後端面ＥＢ側に流れる電流の抑制効果が小さいためと推定される。

【0077】

熱処理時間を増大させた場合（実施例２）、比較例と比べて平均故障時間が３倍以上に改善されるとともに、しきい値電流の増大等の特性の悪化もなかった。熱処理時間を増大させると、窓領域ＷＤに位置する中間層５の高抵抗化が進み、前端面ＥＡ側および後端面ＥＢ側に流れる電流の抑制効果が大きくなるためと推定される。

【0078】

熱処理時間が長すぎる場合（実施例３）、比較例と比べて平均故障時間が５倍以上に改善されたが、しきい値電流の増大等の特性の悪化がみられた。熱処理時間が長すぎると、窓領域ＷＤに位置する中間層５の高抵抗化が進むだけでなく、結晶の破壊が進むため、特性が悪化すると推定される。

【0079】

なお、上述した実施形態では、第１導電型半導体層としてｎ型半導体層、第２導電型半導体層としてｐ型半導体層を用いた例を示したが、第１導電型半導体層としてｐ型半導体層、第２導電型半導体層としてｎ型半導体層を用いてもよい。

【符号の説明】

【0080】

１ ｎ型半導体基板
２ ｎ型半導体層
３ 活性層
４ ｐ型半導体層
５ 中間層
６ コンタクト層
７ 絶縁層
８ 電極
９Ａ、９Ｂ 端面保護膜
Ｒ１～ Ｒ３ 抵抗層
ＲＮ 電流注入領域
ＲＵ 電流非注入領域

【図1A】

【図1B】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図4H】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図5F】

【図5G】

【図6】