特許 7622824 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-20

(45)【発行日】2025-01-28

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H10D 12/00 20250101AFI20250121BHJP

   H10D 30/66 20250101ALI20250121BHJP

   H10D 62/10 20250101ALI20250121BHJP

【ＦＩ】

H01L29/78 655B

H01L29/78 652T

H01L29/78 653A

H01L29/78 655G

H01L29/06 301D

H01L29/06 301V

【請求項の数】 20

(21)【出願番号】P 2023515428

(86)(22)【出願日】2022-04-13

(86)【国際出願番号】 JP2022017660

(87)【国際公開番号】W WO2022224883

(87)【国際公開日】2022-10-27

【審査請求日】2023-03-30

(31)【優先権主張番号】P 2021071267

(32)【優先日】2021-04-20

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】小宮山 典宏

(72)【発明者】

【氏名】佐々木 雅浩

(72)【発明者】

【氏名】小野澤 勇一

(72)【発明者】

【氏名】山田 昭治

【審査官】上田 智志

(56)【参考文献】

【文献】国際公開第２０１６／１２５４９０（ＷＯ，Ａ１）

【文献】特開２００３－３３８６２６（ＪＰ，Ａ）

【文献】特開２００９－１７６８８２（ＪＰ，Ａ）

【文献】国際公開第２０１５／０９３１９０（ＷＯ，Ａ１）

【文献】特開２０１３－１３８１７２（ＪＰ，Ａ）

【文献】特開２０１３－０５５０９８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３６、２９／０６、

２９／１２、２９／７３９、

２９／７８

(57)【特許請求の範囲】

【請求項1】

上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と、
前記制御端子と対向して設けられ、前記制御端子に制御電圧が印加されることで、前記制御端子と対向するチャネル領域に反転層チャネルが形成される第２導電型のベース領域と
を備え、
前記第１主端子および前記第２主端子の間に印加する電源電圧と、前記制御端子および前記第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、前記電源電圧が５００Ｖ以上の領域に、前記端子間容量のピークを有し、
前記バッファ領域は、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記増加領域における前記ドーピング濃度の常用対数の値が、深さ方向の１ｃｍ当たりに増加する傾きαと、前記チャネル領域の総長さβとが、下式を満たす
β＞２×１０^３／α
半導体装置。

【請求項2】

上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と
を備え、
前記第１主端子および前記第２主端子の間に印加する電源電圧と、前記制御端子および前記第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、前記電源電圧が５００Ｖ以上の領域に、前記端子間容量のピークを有し、
前記バッファ領域は、深さ方向において前記バッファ領域の１／２以上であって、前記バッファ領域のドーピング濃度分布の前記下面側に設けられるドーピング濃度ピークまでの領域に渡って設けられ、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記バッファ領域の深さ方向における前記ドーピング濃度分布が有する前記ドーピング濃度ピークは１つである
半導体装置。

【請求項3】

上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と
を備え、
前記第１主端子および前記第２主端子の間に印加する電源電圧と、前記制御端子および前記第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、前記電源電圧が５００Ｖ以上の領域に、前記端子間容量のピークを有し、
前記バッファ領域は、深さ方向において前記バッファ領域の１０μｍ以上であって、前記バッファ領域のドーピング濃度分布の前記下面側に設けられるドーピング濃度ピークまでの領域に渡って設けられるとともに、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記増加領域において、前記ドーピング濃度分布は、水素化学濃度分布よりも平坦である
半導体装置。

【請求項4】

前記増加領域は、深さ方向において前記バッファ領域の２０μｍ以上に渡って設けられる
請求項３に記載の半導体装置。

【請求項5】

前記制御端子と対向して設けられ、前記制御端子に制御電圧が印加されることで、前記制御端子と対向するチャネル領域に反転層チャネルが形成される第２導電型のベース領域と
を備え、
前記増加領域における前記ドーピング濃度の常用対数の値が、深さ方向の１ｃｍ当たりに増加する傾きαと、前記チャネル領域の総長さβとが、下式を満たす
β＞２×１０^３／α
請求項２または３に記載の半導体装置。

【請求項6】

上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と
を備え、
前記第１主端子および前記第２主端子の間に印加する電源電圧と、前記制御端子および前記第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、前記電源電圧が５００Ｖ以上の領域に、前記端子間容量のピークを有し、
前記バッファ領域は、深さ方向において前記バッファ領域の１０μｍ以上であって、前記バッファ領域のドーピング濃度分布の前記下面側に設けられるドーピング濃度ピークまでの領域に渡って設けられるとともに、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記Ｃ－Ｖ特性は、前記電源電圧が５００Ｖ未満の領域において前記端子間容量が極小値を示す谷部を有し、
前記電源電圧が５００Ｖのときの前記端子間容量が、前記極小値よりも大きい
半導体装置。

【請求項7】

半導体装置であって、
上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と
を備え、
前記第１主端子および前記第２主端子の間に印加する電源電圧と、前記制御端子および前記第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、前記電源電圧が５００Ｖ以上の領域に、前記端子間容量のピークを有し、
前記バッファ領域は、深さ方向において前記バッファ領域の１０μｍ以上であって、前記バッファ領域のドーピング濃度分布の前記下面側に設けられるドーピング濃度ピークまでの領域に渡って設けられるとともに、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記Ｃ－Ｖ特性は、前記半導体装置をオン状態に設定し、且つ、前記第１主端子と前記第２主端子の間に印加される電源電圧を初期電圧に設定した状態で、前記第１主端子と前記第２主端子の間に流れる電流を安定させた後に、前記電源電圧を前記初期電圧より小さい変位電圧だけ変化させたときのいずれかの端子における電荷量の変化を、前記半導体装置内の電荷の過渡的な変化を模擬するデバイスシミュレータにより解析し、解析した電荷量の変化に基づいて前記端子間容量を計算することで取得された特性である
半導体装置。

【請求項8】

前記バッファ領域の深さ方向におけるドーピング濃度分布が有するドーピング濃度ピークは１つである
請求項１または３に記載の半導体装置。

【請求項9】

前記バッファ領域の深さ方向における水素化学濃度分布は、前記ドーピング濃度ピークよりも多くの水素濃度ピークを有する
請求項８に記載の半導体装置。

【請求項10】

前記半導体基板の前記上面において配列方向に並んで配置され、且つ、前記半導体基板の前記上面から前記ドリフト領域まで設けられた複数のトレンチ部と、
２つのトレンチ部に挟まれたメサ部と
を更に備え、
前記メサ部の前記配列方向における幅は、前記トレンチ部の深さの２０％以下である
請求項１から４のいずれか一項に記載の半導体装置。

【請求項11】

前記メサ部の幅が１．１μｍ以下である
請求項１０に記載の半導体装置。

【請求項12】

前記増加領域において、ドーピング濃度分布は、水素化学濃度分布よりも平坦である
請求項１または２に記載の半導体装置。

【請求項13】

上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と
を備え、
前記第１主端子および前記第２主端子の間に印加する電源電圧と、前記制御端子および前記第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、前記電源電圧が５００Ｖ以上の領域に、前記端子間容量のピークを有し、
前記バッファ領域は、深さ方向において前記バッファ領域の１／２以上であって、前記バッファ領域のドーピング濃度分布の前記下面側に設けられるドーピング濃度ピークまでの領域に渡って設けられ、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記Ｃ－Ｖ特性は、前記電源電圧が５００Ｖ未満の領域において前記端子間容量が極小値を示す谷部を有し、
前記電源電圧が５００Ｖのときの前記端子間容量が、前記極小値よりも大きい
半導体装置。

【請求項14】

半導体装置であって、
上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と
を備え、
前記第１主端子および前記第２主端子の間に印加する電源電圧と、前記制御端子および前記第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、前記電源電圧が５００Ｖ以上の領域に、前記端子間容量のピークを有し、
前記バッファ領域は、深さ方向において前記バッファ領域の１／２以上であって、前記バッファ領域のドーピング濃度分布の前記下面側に設けられるドーピング濃度ピークまでの領域に渡って設けられ、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記Ｃ－Ｖ特性は、前記半導体装置をオン状態に設定し、且つ、前記第１主端子と前記第２主端子の間に印加される電源電圧を初期電圧に設定した状態で、前記第１主端子と前記第２主端子の間に流れる電流を安定させた後に、前記電源電圧を前記初期電圧より小さい変位電圧だけ変化させたときのいずれかの端子における電荷量の変化を、前記半導体装置内の電荷の過渡的な変化を模擬するデバイスシミュレータにより解析し、解析した電荷量の変化に基づいて前記端子間容量を計算することで取得された特性である
半導体装置。

【請求項15】

上面および下面を有し、第１導電型のドリフト領域を有する半導体基板と、
前記上面の上方に設けられた第１主端子と、
前記下面の下方に設けられた第２主端子と、
前記第１主端子および前記第２主端子の間に電流を流すか否かを制御する制御端子と、
前記ドリフト領域および前記下面の間に設けられ、前記ドリフト領域よりもドーピング濃度が高いバッファ領域と、
前記制御端子と対向して設けられ、前記制御端子に制御電圧が印加されることで、前記制御端子と対向するチャネル領域に反転層チャネルが形成される第２導電型のベース領域と
を備え、
前記バッファ領域は、前記ドリフト領域との境界から前記下面に向かってドーピング濃度が単調に増加する増加領域を有し、
前記増加領域における前記ドーピング濃度の常用対数の値が、深さ方向の１ｃｍ当たりに増加する傾きαと、前記チャネル領域の総長さβとが、下式を満たす
β＞２×１０^３／α
半導体装置。

【請求項16】

前記バッファ領域の深さ方向におけるドーピング濃度分布が有するドーピング濃度ピークは１つ以下である
請求項１５に記載の半導体装置。

【請求項17】

前記バッファ領域の深さ方向における水素化学濃度分布は、前記ドーピング濃度ピークよりも多くの水素濃度ピークを有する
請求項１６に記載の半導体装置。

【請求項18】

前記半導体基板の前記上面において配列方向に並んで配置され、且つ、前記半導体基板の前記上面から前記ドリフト領域まで設けられた複数のトレンチ部と、
２つのトレンチ部に挟まれたメサ部と
を更に備え、
前記メサ部の前記配列方向における幅は、前記トレンチ部の深さの２０％以下である
請求項１５に記載の半導体装置。

【請求項19】

前記メサ部の幅が１．１μｍ以下である
請求項１８に記載の半導体装置。

【請求項20】

前記増加領域において、ドーピング濃度分布は、水素化学濃度分布よりも平坦である
請求項１５から１９のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

従来、フィールドストップ層として機能するバッファ領域を備える半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ ＷＯ２０１６／２０３５４５号

【一般的開示】

【0003】

上記課題を解決するために、本発明の第一の態様においては、半導体装置を提供する。上記半導体装置は、上面および下面を有し、第１導電型のドリフト領域を有する半導体基板を備えてよい。上記いずれかの半導体装置は、上面の上方に設けられた第１主端子を備えてよい。上記いずれかの半導体装置は、下面の下方に設けられた第２主端子を備えてよい。上記いずれかの半導体装置は、第１主端子および第２主端子の間に電流を流すか否かを制御する制御端子を備えてよい。上記いずれかの半導体装置は、ドリフト領域および下面の間に設けられ、ドリフト領域よりもドーピング濃度が高いバッファ領域を備えてよい。第１主端子および第２主端子の間に印加する電源電圧と、制御端子および第２主端子の間の端子間容量との関係を示すＣ－Ｖ特性において、電源電圧が５００Ｖ以上の領域に、端子間容量のピークを有してよい。

【0004】

上記半導体装置において、Ｃ－Ｖ特性は、電源電圧が５００Ｖ未満の領域において端子間容量が極小値を示す谷部を有してよい。電源電圧が５００Ｖのときの端子間容量が、極小値よりも大きくてよい。

【0005】

上記何れかの半導体装置において、Ｃ－Ｖ特性は、半導体装置をオン状態に設定し、且つ、第１主端子と第２主端子の間に印加される電源電圧を初期電圧に設定した状態で、第１主端子と第２主端子の間に流れる電流を安定させた後に、電源電圧を初期電圧より小さい変位電圧だけ変化させたときのいずれかの端子における電荷量の変化を、半導体装置内の電荷の過渡的な変化を模擬するデバイスシミュレータにより解析し、解析した電荷量の変化に基づいて端子間容量を計算することで取得された特性であってよい。

【0006】

上記何れかの半導体装置において、制御端子と対向して設けられ、制御端子に制御電圧が印加されることで、制御端子と対向するチャネル領域に反転層チャネルが形成される第２導電型のベース領域を備えてよい。上記何れかの半導体装置において、バッファ領域は、ドリフト領域との境界から下面に向かってドーピング濃度が単調に増加する増加領域を有してよい。上記何れかの半導体装置において、増加領域におけるドーピング濃度の常用対数の値が、深さ方向の１ｃｍ当たりに増加する傾きαと、チャネル領域の総長さβとが、下式を満たしてよい。
β＞２×１０^３／α

【0007】

上記何れかの半導体装置において、バッファ領域の深さ方向におけるドーピング濃度分布が有するドーピング濃度ピークは１つ以下であってよい。

【0008】

上記何れかの半導体装置において、バッファ領域の深さ方向における水素化学濃度分布は、ドーピング濃度ピークよりも多くの水素濃度ピークを有してよい。

【0009】

上記何れかの半導体装置において、半導体基板の上面において配列方向に並んで配置され、且つ、半導体基板の上面からドリフト領域まで設けられた複数のトレンチ部を備えてよい。上記何れかの半導体装置は、２つのトレンチ部に挟まれたメサ部を備えてよい。上記何れかの半導体装置において、メサ部の配列方向における幅は、トレンチ部の深さの２０％以下であってよい。

【0010】

上記何れかの半導体装置において、メサ部の幅が１．１μｍ以下であってよい。

【0011】

上記何れかの半導体装置において、増加領域において、ドーピング濃度分布は、水素化学濃度分布よりも平坦であってよい。

【0012】

本発明の第２の態様においては、半導体装置を提供する。上記半導体装置は、上面および下面を有し、第１導電型のドリフト領域を有する半導体基板を備えてよい。上記何れかの半導体装置は、上面の上方に設けられた第１主端子を備えてよい。上記何れかの半導体装置は、下面の下方に設けられた第２主端子を備えてよい。上記何れかの半導体装置は、第１主端子および第２主端子の間に電流を流すか否かを制御する制御端子を備えてよい。上記何れかの半導体装置は、ドリフト領域および下面の間に設けられ、ドリフト領域よりもドーピング濃度が高いバッファ領域を備えてよい。上記何れかの半導体装置は、制御端子と対向して設けられ、制御端子に制御電圧が印加されることで、制御端子と対向するチャネル領域に反転層チャネルが形成される第２導電型のベース領域を備えてよい。バッファ領域は、ドリフト領域との境界から下面に向かってドーピング濃度が単調に増加する増加領域を有してよい。増加領域におけるドーピング濃度の常用対数の値が、深さ方向の１ｃｍ当たりに増加する傾きαと、チャネル領域の総長さβとが、下式を満たしてよい。
β＞２×１０^３／α

【0013】

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0014】

【図1A】解析対象の半導体装置１００の一例を示す断面図である。

【図1B】図１ＡにおけるＡ－Ａ断面を側面とする斜視図の一例を示す図である。

【図2】半導体装置１００の端子間容量を説明する図である。

【図3】半導体装置１００のＣ－Ｖ特性の一例を示す図である。

【図4】ドリフト領域１１６の一部、バッファ領域１１８およびコレクタ領域１２０の深さ方向におけるドーピング濃度分布と、水素化学濃度分布の一例を示す図である。

【図5】ドーピング濃度分布の傾きαを説明する図である。

【図6】近似直線１２２の数値例を示す図である。

【図7】Ｃ－Ｖ特性の一例を示す図である。

【図8】「ピークあり」のバッファ領域１１８のドーピング濃度分布の例を示す図である。

【図9】本発明の一つの実施形態に係る解析装置１０の一例を示す図である。

【図10】半導体装置１００を模式的に示す回路３００の一例である。

【図11】電荷量解析部１４の動作例を説明する図である。

【図12】容量算出部１６が算出するＣ－Ｖ特性の一例を示す図である。

【図13】電荷量解析部１４の他の動作例を示す図である。

【図14】一般的なＣ－Ｖ特性の一例を示す図である。

【図15】参考例に係る測定方法を説明する図である。

【図16】測定回路４０５の一例を示す図である。

【図17】図１６に示した測定回路４０５に基づいて算出したＣ－Ｖ特性の一例を示す図である。

【図18】参考例において半導体装置１００がオン状態の場合の動作を示す回路４２０を示す。

【図19】半導体装置１００をオン状態としたときの端子容量Ｃ_ＧＣの解析値と、オフ状態としたときの端子容量Ｃ_ＧＣの解析値とを示す。

【図20】図９から図１３において説明した解析方法により算出した電荷量から、各電流波形を解析した図である。

【図21】図９から図１３に示した解析装置１０を用いた解析方法の一例を示すフローチャートである。

【図22】本発明の複数の態様が全体的または部分的に具現化されうるコンピュータ１２００の構成例を示す。

【発明を実施するための形態】

【0015】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0016】

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。

【0017】

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。

【0018】

本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。

【0019】

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。

【0020】

本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。

【0021】

本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮ_Ｄ、アクセプタ濃度をＮ_Ａとすると、任意の位置における正味のネット・ドーピング濃度はＮ_Ｄ－Ｎ_Ａとなる。

【0022】

ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。

【0023】

本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。

【0024】

本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア密度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア密度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア密度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア密度を、アクセプタ濃度としてもよい。

【0025】

また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。

【0026】

ＳＲ法により計測されるキャリア密度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。

【0027】

ＣＶ法またはＳＲ法により計測されるキャリア密度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。

【0028】

図１Ａは、解析対象の半導体装置１００の一例を示す断面図である。本例の半導体装置１００はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を有する。ただし、半導体装置１００の構造は図１Ａの構造に限定されない。半導体装置１００は、半導体基板１１１、第１主端子１０１、第２主端子１０２および層間絶縁膜１１０を備える。また、半導体基板１１１の内部に制御端子１０３を備える。制御端子１０３は、印加される電圧により第１主端子１０１と第２主端子１０２との間に主電流を流すか否かを制御する。制御端子１０３は、例えばトランジスタ素子のゲート端子またはベース端子である。第１主端子１０１および第２主端子１０２は、主電流が流れる端子である。第１主端子１０１は、例えばトランジスタ素子のエミッタ端子またはソース端子である。第２主端子１０２は、例えばトランジスタ素子のコレクタ端子またはドレイン端子である。本例の第１主端子１０１はエミッタ電極であり、第２主端子１０２はコレクタ電極である。第１主端子１０１および第２主端子１０２は、アルミニウム等の金属材料で形成される。

【0029】

半導体基板１１１は、シリコン等の半導体材料、または、炭化シリコン、ガリウム砒素等の化合物半導体材料で形成された基板である。半導体基板１１１は、ＭＣＺ（Ｍａｇｎｅｔｉｃｆｉｅｌｄ ａｐｐｌｉｅｄ ＣＺ）法により形成されてよい。半導体基板１１１は、複数のチップを含むウエハー状であってよく、個片化されたチップ状であってもよい。半導体基板１１１は、上面１１３および下面１１５を有する。本例の半導体装置１００は、上面１１３の上方に第１主端子１０１が設けられ、下面１１５の下方に第２主端子１０２が設けられた縦型デバイスである。

【0030】

本例の半導体基板１１１は、ゲート構造部１０５、エミッタ領域１１２、ベース領域１１４、ドリフト領域１１６、バッファ領域１１８およびコレクタ領域１２０を有する。ドリフト領域１１６は、第１導電型（本例ではＮ－型）の領域である。エミッタ領域１１２は、ドリフト領域１１６と上面１１３との間に配置される。エミッタ領域１１２は、第１主端子１０１と接触するＮ＋型の接触領域である。ベース領域１１４は、第１主端子１０１と接触する第２導電型（本例ではＰ－型）の接触領域である。ベース領域１１４の少なくとも一部の領域は、エミッタ領域１１２とドリフト領域１１６の間に配置されている。本例では第１導電型がＮ型であり、第２導電型がＰ型であるが、導電型は逆であってもよい。

【0031】

コレクタ領域１２０は、下面１１５に接して設けられたＰ＋型の領域である。コレクタ領域１２０は第２主端子１０２と電気的に接続されている。バッファ領域１１８は、コレクタ領域１２０とドリフト領域１１６との間に設けられたＮ＋型の領域である。バッファ領域１１８のドーピング濃度は、ドリフト領域１１６のドーピング濃度よりも高い。バッファ領域１１８は、上面１１３側から広がる空乏層１１７が、コレクタ領域１２０に到達することを防ぐフィールドストップ層として機能する。

【0032】

ゲート構造部１０５は、エミッタ領域１１２とドリフト領域１１６の間のベース領域１１４と対向する位置に設けられる。本例のゲート構造部１０５は、半導体基板１１１の上面１１３から、エミッタ領域１１２およびベース領域１１４を貫通してドリフト領域１１６まで設けられるトレンチ型である。本例のゲート構造部１０５は、トレンチ部の一例である。上面１１３からゲート構造部１０５の下端までの深さをＺｔ（ｃｍ）とする。他の例のゲート構造部１０５は、半導体基板１１１の上面１１３の上方に設けられるプレナー型であってもよい。

【0033】

ゲート構造部１０５は、層間絶縁膜１１０により、第１主端子１０１と絶縁されている。ゲート構造部１０５は、所定の配列方向（図１Ａの例ではＸ軸方向）において、所定の間隔で繰り返し配置されている。

【0034】

ゲート構造部１０５は、ゲート絶縁膜１０４および制御端子１０３を有する。本例の制御端子１０３は、ゲート電極である。制御端子１０３は、ポリシリコン等の導電材料で形成されてよい。制御端子１０３およびベース領域１１４は、少なくとも部分的に対向するように設けられる。

【0035】

ゲート絶縁膜１０４は、半導体基板１１１を熱酸化または熱窒化して形成された膜であってよい。ゲート絶縁膜１０４は、制御端子１０３と、半導体基板１１１とを絶縁する。ベース領域１１４のうち、ゲート絶縁膜１０４と接触し、且つ、ゲート絶縁膜１０４を挟んで制御端子１０３と向かい合って配置された領域を、チャネル領域１０６と称する。制御端子１０３に所定の制御電圧が印加されることで、ベース領域１１４のチャネル領域１０６に、導電型が反転した反転層チャネルが形成される。これにより、エミッタ領域１１２とドリフト領域１１６とが反転層チャネルにより接続され、電流が流れる。

【0036】

本例の半導体基板１１１は、メサ部１６０を有する。メサ部１６０は、半導体基板１１１において２つのゲート構造部１０５に挟まれた部分である。本例のメサ部１６０の上端の位置は、ゲート構造部１０５の上端の位置（すなわち上面１１３）と同一であり、メサ部１６０の下端の位置は、ゲート構造部１０５の下端の位置と同一である。ゲート構造部１０５の配列方向におけるメサ部１６０の幅を、Ｗｍ（ｃｍ）とする。メサ部１６０の幅Ｗｍは、Ｘ軸方向において隣り合う２つのゲート構造部１０５の距離に相当する。メサ部１６０の幅Ｗｍは、半導体基板１１１の上面１１３において測定してよい。

【0037】

本明細書では、ベース領域１１４のチャネル領域１０６に反転層チャネルが形成された状態をオン状態と称し、反転層チャネルが形成されていない状態をオフ状態と称する場合がある。また、反転層チャネルに電流が流れる方向（図１Ａの例ではＺ軸方向）に垂直で、且つ、ベース領域１１４と制御端子１０３が向かい合う方向（図１Ａの例ではＸ軸方向）に垂直な方向を、チャネル長方向（図１Ａの例ではＹ軸方向）と称する。チャネル長方向におけるチャネル領域１０６の長さをチャネル長と称する。

【0038】

図１Ｂは、図１ＡにおけるＡ－Ａ断面を側面とする斜視図の一例を示す図である。Ａ－Ａ断面は、ベース領域１１４のチャネル領域１０６を通過するＹＺ断面である。図１Ａに示した各部材は、Ｙ軸方向に延伸して配置されている。このため、チャネル領域１０６も、Ｙ軸方向に延伸して配置される。本例では、ベース領域１１４のうち、ゲート絶縁膜１０４を挟んで制御端子１０３と隣り合って配置され、且つ、エミッタ領域１１２とドリフト領域１１６とに挟まれた部分をチャネル領域１０６とする。チャネル領域１０６のＹ軸方向における長さを、チャネル長Ｌ_ＣＨ（ｃｍ）とする。また、半導体基板１１１におけるチャネル長Ｌ_ＣＨの総和を、チャネル領域１０６の総長さβと称する。

【0039】

図２は、半導体装置１００の端子間容量を説明する図である。半導体装置１００は、第１主端子１０１および第２主端子１０２の間に端子間容量Ｃ_ＣＥを有し、第１主端子１０１および制御端子１０３の間に端子間容量Ｃ_ＧＥを有し、第２主端子１０２および制御端子１０３の間に端子間容量Ｃ_ＧＣを有する。

【0040】

図３は、半導体装置１００のＣ－Ｖ特性の一例を示す図である。本例では、図１Ａに示した第１主端子１０１と第２主端子１０２の間に印加する電源電圧をＶ_ＣＥ（Ｖ）とする。図３は、電源電圧Ｖ_ＣＥと、端子間容量Ｃ_ＧＣとの関係を示す。特性１５１は、図１Ａに示した実施例に係る半導体装置１００のＣ－Ｖ特性であり、特性１５４は、参考例に係る半導体装置１００のＣ－Ｖ特性である。特性１５１および特性１５４は、半導体装置がオン状態の場合のＣ－Ｖ特性である。電源電圧Ｖ_ＣＥが変化すると、空乏層１１７が広がる範囲が変化し、半導体基板１１１における空間電荷密度の分布が変化するので、端子間容量Ｃ_ＧＣが変化する。

【0041】

端子間容量Ｃ_ＧＣが急激に減少する電圧範囲では、第１主端子１０１および第２主端子１０２の間の電圧波形に振動が発生しやすくなる。このため、電源電圧Ｖ_ＣＥが高い領域にピーク１８０を配置することで、電源電圧Ｖ_ＣＥが比較的に低い範囲における電圧波形の振動を抑制できる。

【0042】

特性１５１は、電源電圧Ｖ_ＣＥが５００Ｖ以上の領域に、端子間容量Ｃ_ＧＣのピーク１８０を有する。なお、ピーク１８０の頂点における電圧を、ピーク１８０が配置されている電圧とする。これにより、電源電圧Ｖ_ＣＥが５００Ｖ未満の場合における、電圧波形の振動を抑制できる。また、電源電圧Ｖ_ＣＥにサージ電圧が生じた場合でも、電圧波形の振動を抑制できる。ピーク１８０は、５５０Ｖ以上の領域に配置されてよく、６００Ｖ以上の領域に配置されてよく、７００Ｖ以上の領域に配置されてもよい。ピーク１８０は、１０００Ｖ以下の領域に配置されてよく、８００Ｖ以下の領域に配置されてもよい。後述するように、ピーク１８０の位置は、バッファ領域１１８におけるドーピング濃度分布の形状、および、メサ部１６０の幅Ｗｍの少なくとも一方により調整できる。

【0043】

特性１５１は、電源電圧Ｖ_ＣＥが５００Ｖ未満の領域において、端子間容量Ｃ_ＧＣが極小値を示す谷部１８１を有する。谷部１８１は、ピーク１８０よりも緩やかに端子間容量Ｃ_ＧＣが変化する。谷部１８１の幅は、ピーク１８０の半値全幅（ＦＷＨＭ）より大きい。谷部１８１の幅とは、極小値の前後の電源電圧Ｖ_ＣＥにおいて、端子間容量Ｃ_ＧＣが極小値の２倍となる２つの電源電圧Ｖ_ＣＥの差分である。谷部１８１の幅は、ピーク１８０の半値全幅の２倍以上であってよい。谷部１８１は、電源電圧Ｖ_ＣＥが１００Ｖ以上の領域に配置されてよく、２００Ｖ以上の領域に配置されてもよい。なお、端子間容量Ｃ_ＧＣが極小値を示す電源電圧Ｖ_ＣＥを、谷部１８１が配置されている電圧とする。

【0044】

また、電源電圧Ｖ_ＣＥが５００Ｖのときの端子間容量Ｃ_ＧＣが、谷部１８１の極小値よりも大きい。谷部１８１の極小値から、ピーク１８０の頂点まで、端子間容量Ｃ_ＧＣは単調に増加してよい。このような配置により、電源電圧Ｖ_ＣＥが５００Ｖ未満の領域において、端子間容量Ｃ_ＧＣが急激に減少することを抑制できる。

【0045】

参考例に係る特性１５４は、電源電圧Ｖ_ＣＥが１００Ｖから５００Ｖの領域にピークを有する。このため、当該領域において端子間容量Ｃ_ＧＣが急激に減少している。このため、電圧Ｖ_ＣＥが振動しやすくなる。例えば半導体装置のオフ時には、電源電圧Ｖ_ＣＥが増大するので、電圧波形が振動しやすくなる。

【0046】

図４は、ドリフト領域１１６の一部、バッファ領域１１８およびコレクタ領域１２０の深さ方向におけるドーピング濃度分布と、水素化学濃度分布の一例を示す図である。コレクタ領域１２０は、ボロン等のＰ型ドーパントを注入することで形成される。コレクタ領域１２０は、ドーピング濃度のピークを有する。

【0047】

バッファ領域１１８は、水素等のＮ型ドーパントを注入することで形成される。バッファ領域１１８とコレクタ領域１２０との境界におけるＰＮ接合部を、バッファ領域１１８の下端とする。

【0048】

ドリフト領域１１６のドーピング濃度をＤｄとする。ドリフト領域１１６のドーピング濃度は、深さ方向においてほぼ一定であってよい。ほぼ一定とは、ドリフト領域１１６の深さ範囲において、ドーピング濃度の変動幅が、ドーピング濃度の平均値Ｄｄの±２０％未満であることを指してよい。半導体基板１１１には、バルク・ドナーが基板全体にほぼ一様に分布していてよい。バルク・ドナーは、半導体基板のインゴットの形成時から存在するドナーである。バルク・ドナーは、例えばリンであるがこれに限定されない。ドリフト領域１１６のドーピング濃度は、バルク・ドナー濃度と同一であってよい。

【0049】

本例のバッファ領域１１８は、ドリフト領域１１６と接している。ドリフト領域１１６とバッファ領域１１８の境界Ｚｂは、ドリフト領域１１６から下面１１５に向かってドーピング濃度分布を観察した場合に、ドーピング濃度が１．２×Ｄｄとなる最初の位置としてよい。

【0050】

本例のバッファ領域１１８は、ドリフト領域１１６との境界Ｚｂから下面１１５に向かって、ドーピング濃度が単調に増加する増加領域１２４を有する。増加領域１２４は、深さ方向において、バッファ領域１１８の１／２以上に渡って設けられてよく、３／４以上に渡って設けられてもよい。増加領域１２４は、１０μｍ以上に渡って設けられてよく、２０μｍ以上に渡って設けられてよく、３０μｍ以上に渡って設けられてもよい。

【0051】

ドーピング濃度が単調に増加するとは、下面１１５に向かってドーピング濃度分布を観察したときに、ドーピング濃度が連続して増加または維持される状態を指す。つまり、増加領域１２４は、下面１１５に向かって、ドーピング濃度が減少する領域を有さない。ただし、増加領域１２４には、測定ノイズまたはその他の要因による微小なドーピング濃度の減少が含まれていてもよい。下面１１５に向かってドーピング濃度分布を観察したときに、ドーピング濃度の極小値が、直前の極大値の８０％以上である場合には、当該極小値を含む部分は、ドーピング濃度が減少していないと判断してよい。ドーピング濃度の極小値が、直前の極大値の９０％以上である場合に、当該極小値を含む部分は、ドーピング濃度が減少していないと判断してもよい。

【0052】

増加領域１２４のドーピング濃度が単調に増加するので、増加領域１２４には、ドーピング濃度ピークが含まれない。ドーピング濃度ピークが実質的に存在しない増加領域１２４を設けることにより、当該領域に空乏層１１７が到達したときに、端子間容量Ｃ_ＧＣが急激に変化することを抑制できる。

【0053】

なお、バッファ領域１１８は、１つ以下のドーピング濃度ピーク１２１を有してよい。つまりバッファ領域１１８は、ドーピング濃度ピーク１２１を１つだけ有してよく、ドーピング濃度ピーク１２１が存在していなくてもよい。ドーピング濃度ピーク１２１は、頂点から上面１１３に向かってドーピング濃度が減少する上側裾と、頂点から下面１１５に向かってドーピング濃度が減少する下側裾とを有する。本例のドーピング濃度ピーク１２１は、深さ位置Ｚ１に頂点を有する。上側裾および下側裾におけるドーピング濃度は、頂点におけるドーピング濃度Ｄｐに対して、少なくとも半分以下に低下してよく、０．１倍以下に低下してもよい。

【0054】

増加領域１２４は、ドーピング濃度ピーク１２１を含まない。下面１１５に向かってドーピング濃度分布の傾きを観察したときに、当該傾きが深さ位置Ｚ１の頂点に向かって増加し始める位置を、増加領域１２４の下端位置としてよい。ドーピング濃度の深さ方向おける２階微分が極大値となる位置を、増加領域１２４の下端位置としてもよい。他の例では、深さ位置Ｚ１から５μｍ離れた深さ位置を、ドーピング濃度ピーク１２１の端部位置としてもよい。図４のように、ドーピング濃度ピーク１２１が、増加領域１２４の下側に配置されている場合、深さ位置Ｚ１から上面１１３側に５μｍ離れた位置を、増加領域１２４の下端位置としてもよい。後述するように、バッファ領域１１８に複数の水素濃度ピーク１４１が含まれている場合、下面１１５に２番目に近く配置された水素濃度ピーク１４１－２の深さ位置Ｚ２を、増加領域１２４の下端位置としてもよい。

【0055】

本明細書では、増加領域１２４におけるドーピング濃度の傾きをαとする。傾きαは、ドーピング濃度Ｄの常用対数の値ｌｏｇＤが、深さ方向の１ｃｍ当たりに増加する割合であり、単位は（ｃｍ^－１）である。傾きαは、増加領域１２４のドーピング濃度分布を、最小二乗法で近似した近似直線１２２の傾きであってよい。

【0056】

半導体装置１００においては、傾きαと、上述したチャネル領域１０６の総長さβとが、下の式（１）を満たす。
β＞２×１０^３／α ・・・式（１）
式（１）によれば、傾きαの下限が総長さβの逆数１／βに応じて定まる。チャネル領域１０６の総長さβが小さい場合、半導体基板１１１の上面１１３におけるチャネル領域１０６が少なくなり、半導体基板１１１に注入されるキャリアは減少する。この場合、傾きαの下限は大きくなる。傾きαが大きくなると、増加領域１２４が深さ方向に短くなる。一方、式（１）によれば、傾きαの上限が総長さβの逆数１／βに応じて定まる。チャネル領域１０６の総長さβが大きい場合、半導体基板１１１の上面１１３におけるチャネル領域１０６が多くなり、半導体基板１１１に注入されるキャリアは増加する。この場合、傾きαの下限は小さくなる。傾きαが小さくなる場合、増加領域１２４を深さ方向に長くしてよい。一例として、増加領域１２４は、トレンチ部底面からコレクタ領域１２０のバッファ領域１１８側端面までの長さの、３０％以上であってよく、４０％以上であってよく、５０％以上であってよい。総長さβが大きい場合は、例えば半導体装置１００の活性領域の面積が大きい場合である。つまり式（１）は、活性領域が大きいまたは総長さβが大きい場合に、傾きαを比較的に小さくすることで、端子間容量Ｃ_ＧＣの急激な変化を抑制できることを示す。

【0057】

近似直線１２２のドーピング濃度を２倍した直線を直線１２３－Ｈとし、１／２倍した直線を直線１２３－Ｌとする。増加領域１２４におけるドーピング濃度は、増加領域１２４の全体において、直線１２３－Ｈと直線１２３－Ｌの間の値になっていてよい。これにより、ドーピング濃度の急激な増減がなくなるので、Ｃ－Ｖ特性における端子間容量Ｃ_ＧＣの急激な変化を抑制できる。

【0058】

バッファ領域１１８の深さ方向における水素化学濃度分布は、ドーピング濃度ピーク１２１よりも多くの水素濃度ピーク１４１を有してよい。下面１１５から、複数の深さ位置に水素イオンを注入することで、複数の水素濃度ピーク１４１を形成できる。水素イオンを注入した後に、半導体基板１１１をアニールすることで、空孔欠陥（Ｖ）、酸素（Ｏ）、水素（Ｈ）が結合したＶＯＨ欠陥が形成される。ＶＯＨ欠陥は、ドナーとして機能する。このため、下面１１５からの深さ距離に応じてドーズ量を少なくしながら、複数の深さ位置に水素イオンを注入することで、図４に示すようなドーピング濃度分布を形成できる。

【0059】

本例のバッファ領域１１８は、深さ位置Ｚ１、Ｚ２、Ｚ３、Ｚ４に、水素濃度ピーク１４１－１、１４１－２、１４１－３、１４１－４を有する。最も下面１１５の近くに配置された水素濃度ピーク１４１－１は、ドーピング濃度ピーク１２１と同じ深さに配置されている。２つのピークが同じ深さに配置されるとは、一方のピークの半値全幅の範囲に、他方のピークの頂点が配置されていることを指す。

【0060】

水素濃度ピーク１４１－１は、他の水素濃度ピーク１４１よりも、水素化学濃度が大きい。ピークの濃度とは、ピークの頂点の濃度を指す。水素濃度ピーク１４１－１は、他の水素濃度ピーク１４１の水素化学濃度のうちの最大濃度に対して、５倍以上の濃度であってよく、１０倍以上の濃度であってよく、１００倍以上の濃度であってもよい。水素濃度ピーク１４１－２、１４１－３、１４１－４の水素濃度を低くすることで、ドーピング濃度分布にピークを設けずに、増加領域１２４を形成できる。最も深い位置に形成した水素濃度ピーク１４１－４の頂点から、２番目に浅い位置に形成した水素濃度ピーク１４１－２の頂点までの深さ範囲を、増加領域１２４としてもよい。

【0061】

それぞれの水素濃度ピーク１４１は、下面１１５からの距離が大きくなるほど、濃度が小さくなっている。水素濃度ピーク１４１－１以外の水素濃度ピーク１４１－２、１４１－３、１４１－４の頂点を最小二乗法で近似した直線を、直線１４２とする。直線１４２の傾きは、近似直線１２２の傾きαとほぼ等しい。直線１４２の傾きは、傾きαの０．５倍以上、２倍以下であってよい。

【0062】

また、増加領域１２４において、ドーピング濃度分布は、水素化学濃度分布よりも平坦である。水素化学濃度分布において、最も下面１１５から離れた水素濃度ピーク１４１―４と、２番目に下面１１５から離れた水素濃度ピーク１４１－３の間の極小値の深さ位置をＺ５とする。深さ位置Ｚ４およびＺ５におけるドーピング濃度の差は、深さ位置Ｚ４およびＺ５における水素化学濃度の差よりも小さい。当該ドーピング濃度の差は、当該水素化学濃度の差の０．５倍以下であってよく、０．１倍以下であってよく、０．０５倍以下であってもよい。

【0063】

図５は、ドーピング濃度分布の傾きαを説明する図である。深さ位置Ｚ４におけるドーピング濃度をＤ_４、深さ位置Ｚ３におけるドーピング濃度をＤ_３とする。傾きα（／ｃｍ）は、式（２）で与えられる。
α＝｜ｌｏｇ（Ｄ_３）－ｌｏｇ（Ｄ_４）｜／｜Ｚ３－Ｚ４｜ ・・・式（２）

【0064】

また、増加領域１２４におけるドーピング濃度分布は、上側に凸の凸部１２５と、下側に凸の凹部１２６とを有してよい。凸部１２５は、深さ位置Ｚ４を含む範囲に配置されている。凹部１２６は、深さ位置Ｚ５を含む位置に配置されている。

【0065】

増加領域１２４におけるドーピング濃度分布は、全体が上側に凸の凸部１２５であってよい。増加領域１２４におけるドーピング濃度分布は、全体が下側に凸の凹部１２６であってもよい。増加領域１２４におけるドーピング濃度分布は、直線形状であってもよい。

【0066】

図６は、近似直線１２２の数値例を示す図である。本例では、近似直線の両端の深さ位置をＸ１、Ｘ２とし、深さ位置Ｘ１、Ｘ２におけるドーピング濃度をＮ１、Ｎ２とする。Ｘ１＝４．３μｍ＝４．３×１０^―４ｃｍ、Ｎ１＝３．５×１０ ^１５ ／ｃｍ^３、ｌｏｇ（Ｎ１）＝１５．５５、Ｘ２＝２９．９μｍ＝２９．９×１０^―４ｃｍ、Ｎ２＝２．９×１０ ^１３ ／ｃｍ^３、ｌｏｇ（Ｎ２）＝１３．４６である。

【0067】

式（２）から、傾きαは下式となる。
α＝｜１５．５５－１３．４６｜／｜４．３×１０^―４―２９．９×１０^―４｜≒８１６．５
この場合、式（１）の右辺は２．４５ｃｍとなる。従ってチャネル領域１０６の総長さβが２．４５ｃｍより大きいことが好ましい。

【0068】

図７は、Ｃ－Ｖ特性の一例を示す図である。本例では、バッファ領域１１８のドーピング濃度分布が２つ以上のドーピング濃度ピークを有する例を「ピークあり」、図４の例のようにドーピング濃度ピークが１つ以下の例を「ピークなし」と称する。また、メサ部１６０の幅Ｗｍが、ゲート構造部１０５の深さＺｔの２０％以下の例を「幅狭メサ」、幅Ｗｍが深さＺｔの２０％より大きい例を「幅広メサ」と称する。

【0069】

特性１５２は、「ピークなし」且つ「幅狭メサ」の例の特性である。また、特性１５１は、「ピークなし」且つ「幅広メサ」の例の特性である。また、特性１５３は、「ピークあり」且つ「幅狭メサ」の例の特性である。また、特性１５４は、「ピークあり」且つ「幅広メサ」の例の特性である。本例のＺｔは５．５μｍであり、「幅狭メサ」の幅Ｗｍは１．１μｍであり、「幅広メサ」の幅Ｗｍは２．５μｍである。

【0070】

図７に示すように、「ピークなし」の例の特性１５１、１５２は、いずれも５００Ｖ以上の領域に端子間容量Ｃ_ＧＣのピークが配置されている。このため、電圧Ｖ_ＣＥの振動を抑制できる。

【0071】

また、「幅狭メサ」とすることで、端子間容量Ｃ_ＧＣを更に高電圧側にシフトできる。メサ部１６０の幅Ｗｍは、１．１μｍ以下であってよい。メサ幅Ｗｍを小さくすることで、キャリア注入の促進効果（ＩＥ効果）が増加し、半導体基板１１１の上面１１３からのキャリア注入量が増大する。半導体基板１１１の上面１１３側におけるキャリア密度が増大すると、端子間容量Ｃ_ＧＣが急減しないことが、実験的に確認されている。

【0072】

一方で、「ピークあり」の例の特性１５３、１５４は、いずれも５００Ｖ未満の領域に端子間容量Ｃ_ＧＣのピークが配置されている。このため、電圧Ｖ_ＣＥの振動が生じやすくなる。

【0073】

図８は、「ピークあり」のバッファ領域１１８のドーピング濃度分布の例を示す図である。本例のバッファ領域１１８は、ドーピング濃度ピーク１２１よりも上面１１３側に複数のドーピング濃度ピーク１２７を有する。本例では、比較的に上面１１３に近い位置に、ドーピング濃度ピーク１２７が配置される。空乏層１１７がドーピング濃度ピーク１２７に到達すると、端子間容量Ｃ_ＧＣが急減しやすくなる。このため図７に示すように、電源電圧Ｖ_ＣＥが比較的に低い領域に、端子間容量Ｃ_ＧＣのピークがあらわれる。

【0074】

なお、図３および図７に示すようなＣ－Ｖ特性は、精度よく解析できることが好ましい。Ｃ－Ｖ特性は、後述する解析装置１０により取得された特性であってよい。

【0075】

図９は、解析装置１０の一例を示す図である。解析装置１０は、図１Ａから図８において説明した半導体装置１００の特性を解析する。解析装置１０は、半導体装置１００のいずれかの端子容量を解析する。端子容量は、いずれかの端子の寄生容量であってよい。端子容量は、いずれか２つの端子間の寄生容量であってもよい。

【0076】

解析装置１０は、コンピュータにより実現される装置であってよい。当該コンピュータには、コンピュータを解析装置１０として機能させるためのプログラムが与えられてよい。コンピュータは、当該プログラムを実行することで、解析装置１０による解析方法を実行する。

【0077】

解析装置１０は、入力部１２、電荷量解析部１４、容量算出部１６および出力部１８を備える。入力部１２には、解析対象の半導体装置１００に関するデータが入力される。当該データは、解析装置１０の使用者等により入力されてよい。当該データは、半導体装置１００の各部位の位置、大きさ、形状、不純物濃度、電気抵抗、容量等の情報を含んでよい。

【0078】

電荷量解析部１４は、所定の解析条件における半導体装置１００内の所定の領域における電荷量を解析する。所定の解析条件は、制御端子に印加する制御電圧、および、第１主端子１０１および第２主端子１０２間に印加する電源電圧を指定する条件を含んでよい。電荷量解析部１４は、半導体装置１００内の電荷量の過渡的な変化を模擬できるデバイスシミュレータにより、半導体装置１００の電荷を解析する。過渡的な変化とは、例えば半導体装置１００内の電荷量の時間変化である。デバイスシミュレータは、例えば電源電圧を変化させたときの、半導体装置１００内の電荷量の時間変化を解析する。デバイスシミュレータは、例えばポアソン方程式を用いて、半導体装置１００内の所定の領域における電荷密度を解析し、電荷密度を積分することで当該領域における電荷量を算出してよい。電荷量解析部１４は、公知のシミュレータを用いて、半導体装置１００内の電荷量を解析してよい。

【0079】

電荷量解析部１４は、制御端子１０３に印加する制御電圧を所定の値に設定することで半導体装置１００をオン状態に設定し、且つ、第１主端子１０１および第２主端子１０２間に印加される電源電圧を所定の初期電圧に設定する。そして電荷量解析部１４は、電源電圧Ｖ_ＣＥを初期電圧より小さい変位電圧だけ変化させたときのいずれかの端子における電荷量の変化をデバイスシミュレータにより解析する。

【0080】

容量算出部１６は、電荷量解析部１４が解析した電荷量の変化に基づいて、いずれかの端子容量を計算する。容量算出部１６は、変位電圧に対する電荷量の変化に基づいて、端子容量を算出してよい。容量Ｃは、電荷量Ｑを電圧Ｖで除算した値（Ｃ＝Ｑ／Ｖ）なので、電荷の変化量を変位電圧で除算することで、端子容量を算出できる。

【0081】

出力部１８は、容量算出部１６が算出した端子容量に関する情報を出力する。出力部１８は、端子容量に関する情報を表示装置に表示させてよく、外部の装置に送信してよく、記憶媒体に記憶させてもよい。

【0082】

図１０は、半導体装置１００を模式的に示す回路３００の一例である。解析装置１０は、回路３００を用いて半導体装置１００の動作を解析してよい。制御端子１０３には、電源１３５から制御電圧Ｖ_ＧＥが印加される。第１主端子１０１は、グランド電位等の基準電位に接続される。第１主端子１０１および第２主端子１０２の間には、電源１３４から電源電圧Ｖ_ＣＥが印加される。電荷量解析部１４は、制御電圧Ｖ_ＧＥおよび電源電圧Ｖ_ＣＥを設定して、半導体装置１００における電荷量を解析してよい。

【0083】

半導体装置１００の第１主端子１０１および第２主端子１０２の間の容量を、端子間容量Ｃ_ＣＥとする。同様に、第１主端子１０１および制御端子１０３の間の容量を、端子間容量Ｃ_ＧＥとし、第２主端子１０２および制御端子１０３の間の容量を、端子間容量Ｃ_ＧＣとする。容量算出部１６は、いずれかの端子間容量を算出する。半導体装置１００の端子間容量Ｃ_ＧＣは、半導体装置１００がオン状態における値とオフ状態における値が異なる場合がある。半導体装置１００がオン状態の場合、電流密度が大きいと端子間容量Ｃ_ＧＣを精度よく測定または算出することが難しい。以下の例では、半導体装置１００がオン状態においても精度よく端子間容量Ｃ_ＧＣを算出する例を説明する。

【0084】

図１１は、電荷量解析部１４の動作例を説明する図である。電荷量解析部１４は、半導体装置１００をオン状態にするように、制御電圧Ｖ_ＧＥを設定する。つまり、電荷量解析部１４は、半導体装置１００の閾値電圧より高い制御電圧Ｖ_ＧＥを設定する。また、電荷量解析部１４は、電源電圧Ｖ_ＣＥを所定の初期値に設定する。そして、電荷量解析部１４は、コレクタ電極Ｃとエミッタ電極Ｅ間の電流Ｉ_ＣＥが一定になったあとに、電源電圧Ｖ_ＣＥを変位電圧ΔＶ_ＣＥだけ変化させたときの、第１主端子１０１の電荷量の変化を算出する。変位電圧ΔＶ_ＣＥは、電源電圧Ｖ_ＣＥに対して十分小さい。変位電圧ΔＶ_ＣＥは、例えば電源電圧Ｖ_ＣＥの１０％以下であってよく、１％以下であってよく、０．１％以下であってもよい。コレクタ電極Ｃとエミッタ電極Ｅ間の電流Ｉ_ＣＥが一定であるとは、例えばコレクタ電極Ｃとエミッタ電極Ｅ間の電流Ｉ_ＣＥが、一定の電流値で時間的に実質的に変化しない状態であってよく、制御端子１０３に流れる電流が実質的にゼロである状態であってよい。実質的に変化しないとは、例えば変動幅が平均値の２０％以下であることを指してよい。制御電圧Ｖ_ＧＥは変化しないため、端子間容量Ｃ_ＧＥは変化しない。そのため、電源電圧Ｖ_ＣＥの微小変化ΔＶ_ＣＥによる変位電流は、端子間容量Ｃ_ＧＣだけによるものとなる。端子間容量Ｃ_ＧＣは、例えばゲート酸化膜とドリフト領域の空間電荷密度から、電極ＧＣ間の電荷の変化量ΔＱ_ＧＣを計算し、電極ＣＥ間電圧の変化量ΔＶ_ＣＥを除することで（ΔＱ_ＧＣ／ΔＶ_ＣＥ）算出してよい。

【0085】

電荷量解析部１４は、変位電圧ΔＶ_ＣＥの大きさを、電源電圧Ｖ_ＣＥの大きさの変化に応じて設定してよい。例えば変位電圧ΔＶ_ＣＥは、電源電圧Ｖ_ＣＥに対して所定の係数を乗算した電圧であってよい。他の例では、変位電圧ΔＶ_ＣＥは、電源電圧Ｖ_ＣＥの変化によらず、一定の電圧であってもよい。

【0086】

端子の電荷量とは、半導体基板１１１において当該端子に接する接触領域の電荷量であってよい。例えば第２主端子１０２の電荷量は、第２主端子１０２に接触するコレクタ領域１２０を含む。また、第１主端子１０１の電荷量は、第１主端子１０１に接触するエミッタ領域１１２およびベース領域１１４の電荷量を含む。

【0087】

電荷量解析部１４は、下式で示されるポアソン方程式を用いてコレクタ領域１２０の電荷量を算出してよい。
∇^２・φ＝－ｑ（ｐ－ｎ＋Ｎ_Ｄ－Ｎ_Ａ）／ε
ただし、∇は微分演算子、φは静電ポテンシャル、ｑは電荷素量、ｐはホール密度、ｎは電子密度、Ｎ_Ｄはドナー濃度、Ｎ_Ａはアクセプタ濃度、εは半導体基板１１１の誘電率である。半導体基板１１１の誘電率εは、真空の誘電率ε_０に、半導体基板１１１の比誘電率ε_ｒを乗じた値である。ｐ－ｎ＋Ｎ_Ｄ－Ｎ_Ａの項が、電荷密度に相当する。

【0088】

電荷量解析部１４には、誘電率εが解析条件として与えられてよい。また、電源電圧Ｖ_ＣＥによって、半導体領域のそれぞれの位置における静電ポテンシャルφが定まる。電荷量解析部１４は、それぞれの位置について、電源電圧がＶ_ＣＥのときの電荷密度と、電源電圧がＶ_ＣＥ＋ΔＶ_ＣＥのときの電荷密度とを、上記のポアソン方程式により算出する。電荷量解析部１４には、半導体基板１１１の各位置におけるドナー濃度Ｎ_Ｄ、アクセプタ濃度Ｎ_Ａが解析条件として予め設定されてもよい。

【0089】

電荷量解析部１４は、コレクタ領域１２０の電荷密度の総和を計算する。電荷量解析部１４は、上述した電荷密度を積分してよい。電荷密度の積分値に、電荷素量を乗算することで、電荷量を算出できる。電荷量解析部１４は、図１１に示すように電源電圧を変化させたときの、電荷量の時間変化を過渡解析（キルヒホフの法則に基づいて微分方程式をつくり解を導出）により算出してよい。電荷量解析部１４は、電荷量の変化が収束したときの電荷量を、電源電圧がＶ_ＣＥ＋ΔＶ_ＣＥのときの電荷量として算出してよい。電荷量解析部１４は、電源電圧がＶ_ＣＥのときの電荷量と、電源電圧がＶ_ＣＥ＋ΔＶ_ＣＥのときの電荷量との差分ΔＱを算出してよい。

【0090】

電荷量解析部１４は、ドリフト領域１１６の少なくとも一部における電荷密度を更に算出してよい。ドリフト領域１１６の電荷密度も、コレクタ領域１２０と同様に、電源電圧Ｖ_ＣＥおよび変位電圧ΔＶ_ＣＥから、ポアソン方程式を用いて解析できる。例えば電荷量解析部１４は、電源電圧Ｖ_ＣＥが印加された場合に空乏層１１７が広がる範囲のドリフト領域１１６の電荷密度を算出してよい。電荷量解析部１４は、ドリフト領域１１６の当該領域の電荷密度を積分して、当該領域の電荷量を算出してよい。電荷量解析部１４は、当該領域の電荷量を、第２主端子１０２の電荷量に含めてよい。空乏層１１７の広がり方により端子間容量Ｃ_ＧＣが変化し得るので、当該領域の電荷量を考慮することで端子間容量Ｃ_ＧＣをより精度よく解析できる。

【0091】

容量算出部１６は、電荷量解析部１４が算出した、電荷量の差分ΔＱと、変位電圧ΔＶ_ＣＥに基づいて、端子間容量Ｃ_ＧＣを算出する。容量算出部１６は、下式により端子間容量Ｃ_ＧＣを算出してよい。
Ｃ_ＧＣ＝ΔＱ／ΔＶ_ＣＥ

【0092】

図１２は、容量算出部１６が算出するＣ－Ｖ特性の一例を示す図である。本例では、電荷量解析部１４は、電源電圧Ｖ_ＣＥを初期電圧から変化させ、変化させた電源電圧Ｖ_ＣＥ毎に、電源電圧Ｖ_ＣＥを変位電圧ΔＶ_ＣＥだけ変化させたときの電荷量の変化ΔＱを解析する。例えば電荷量解析部１４は、電源電圧Ｖ_ＣＥを１０Ｖ、５０Ｖ、１００Ｖ、５００Ｖ、・・・のように変化させ、それぞれの電源電圧Ｖ_ＣＥに対して、変位電圧ΔＶ_ＣＥだけ変化させたときの電荷量の変化ΔＱを算出する。

【0093】

容量算出部１６は、電源電圧Ｖ_ＣＥ毎に解析した電荷量の変化ΔＱに基づいて、電源電圧Ｖ_ＣＥ毎の端子間容量Ｃ_ＧＣを算出する。これにより、図１２に示すようなＣ－Ｖ特性が得られる。容量算出部１６は、算出した端子間容量Ｃ_ＧＣを、電源電圧Ｖ_ＣＥにおける容量値としてよい。つまり、算出した端子間容量Ｃ_ＧＣを、変化前の電源電圧Ｖ_ＣＥにおける容量値としてよい。他の例では、容量算出部１６は、算出した端子間容量Ｃ_ＧＣを、電源電圧Ｖ_ＣＥ＋ΔＶ_ＣＥに対する容量値としてもよい。つまり、算出した端子間容量Ｃ_ＧＣを、電源電圧Ｖ_ＣＥを変位電圧ΔＶ_ＣＥだけ変化させた後の電源電圧Ｖ_ＣＥ＋ΔＶ_ＣＥに対する容量値としてよい。容量算出部１６は、算出した端子間容量Ｃ_ＧＣを、電源電圧Ｖ_ＣＥ＋０．５×ΔＶ_ＣＥに対する容量値としてもよい。つまり、算出した端子間容量Ｃ_ＧＣを、変化前後の平均の電源電圧に対する容量値としてもよい。

【0094】

図１３は、電荷量解析部１４の他の動作例を示す図である。本例の電荷量解析部１４は、第１の電源電圧Ｖ_ＣＥ１に第１の変位電圧ΔＶ_ＣＥ１を加算した場合の電荷量の第１の変化ΔＱ１と、第２の電源電圧Ｖ_ＣＥ２から第２の変位電圧ΔＶ_ＣＥ２を減じた場合の電荷量の第２の変化ΔＱ２とを解析する。

【0095】

第１の電源電圧Ｖ_ＣＥ１と、第２の電源電圧Ｖ_ＣＥ２とは、同一の電圧であってよい。つまり、変化前の電源電圧が同一となるように、各電圧を設定してよい。電荷量解析部１４は、電源電圧Ｖ_ＣＥから電圧を増加させた場合の電荷量の変化ΔＱ１と、同一の電源電圧Ｖ_ＣＥから電圧を減少させた場合の電荷量の変化ΔＱ２を算出してよい。第１の変位電圧ΔＶ_ＣＥ１と第２の変位電圧ΔＶ_ＣＥ２は、同一であってよく、異なっていてもよい。電荷量解析部１４は、第１の変位電圧ΔＶ_ＣＥ１と第２の変位電圧ΔＶ_ＣＥ２の比に応じてΔＱ１およびΔＱ２の加重平均を算出してよい。この場合、容量算出部１６は、電荷量の変化の平均値ΔＱから算出した端子間容量Ｃ_ＧＣを、当該電源電圧Ｖ_ＣＥに対する容量としてよい。この場合においても、それぞれの電源電圧を初期値から変化させることで、図１２に示したＣ－Ｖ特性が得られる。

【0096】

他の例では、第１の電源電圧Ｖ_ＣＥ１と、第２の電源電圧Ｖ_ＣＥ２とは、異なる電圧であってよい。例えば、第１の電源電圧Ｖ_ＣＥ１に第１の変位電圧ΔＶ_ＣＥ１を加算した電圧Ｖ_ＣＥ１＋ΔＶ_ＣＥ１と、第２の電源電圧Ｖ_ＣＥ２から第２の変位電圧ΔＶ_ＣＥ２を減じた電圧Ｖ_ＣＥ２＋ΔＶ_ＣＥ２とが等しくなるように、各電圧を設定してよい。つまり、変化後の電源電圧が同一となるように、各電圧を設定してよい。第１の変位電圧ΔＶ_ＣＥ１と第２の変位電圧ΔＶ_ＣＥ２とは、同一であってよく、異なっていてもよい。電荷量解析部１４は、第１の電源電圧Ｖ_ＣＥ１に第１の変位電圧ΔＶ_ＣＥ１を加算した場合の電荷量の変化ΔＱ１と、第２の電源電圧Ｖ_ＣＥ２から第２の変位電圧ΔＶ_ＣＥ２を減じた場合の電荷量の変化ΔＱ２とを算出してよい。容量算出部１６は、電荷量の変化ΔＱ１およびΔＱ２の平均値から算出した端子間容量Ｃ_ＧＣを、電圧Ｖ_ＣＥ１＋ΔＶ_ＣＥ１（＝Ｖ_ＣＥ２＋ΔＶ_ＣＥ２）に対する容量としてよい。この場合においても、それぞれの電源電圧を初期値から変化させることで、図１２に示したＣ－Ｖ特性が得られる。

【0097】

電荷量解析部１４のデバイスシミュレータは、電荷量の変化を解析する処理が収束するか否かを判定する収束判定機能を有してよい。収束判定機能は、電源電圧Ｖ_ＣＥを変位電圧ΔＶ_ＣＥだけ変化させた後の電荷量が、設定される演算期間内、または、設定される演算処理量以下で算出できない場合に、解析処理が収束しないと判定してよい。変位電圧ΔＶ_ＣＥを小さくすると、解析処理が収束しにくくなる。一方で、変位電圧ΔＶ_ＣＥが小さいほど、Ｃ－Ｖ特性を高精度に解析できる。電荷量解析部１４は、解析処理が収束すると判定される範囲において、変位電圧ができるだけ小さくなるように設定してよい。電荷量解析部１４は、解析処理が収束すると判定される範囲において、最も小さい変位電圧を設定してよい。設定される変位電圧は、条件を満たす最小の変位電圧に対して所定のマージンを有していてもよい。できるだけ小さい変位電圧を設定することで、Ｃ－Ｖ特性をより高精度に解析できる。

【0098】

図１４は、一般的なＣ－Ｖ特性の一例を示す図である。図１４における横軸はＶ_ＣＥを示し、縦軸はＣ_ＧＣを示す。容量Ｃ_ＧＣは、電源電圧Ｖ_ＣＥが所定の飽和電圧を下回ると飽和し始める場合がある。電源電圧Ｖ_ＣＥを下げていったときに、容量Ｃ_ＧＣが最大値Ｃ_ｍａｘの半分になった電圧を、飽和電圧としてよい。図１４の例では、飽和電圧は約１Ｖである。

【0099】

容量Ｃ_ＧＣが最大値Ｃ_ｍａｘの近傍で飽和する領域は、半導体装置１００がオフ状態で、空乏層が広がっていない領域に対応する。解析装置１０は、オン状態の半導体装置１００のＣ－Ｖ特性を解析するので、電荷量解析部１４は、飽和電圧に応じて電源電圧Ｖ_ＣＥの変動範囲の下限の電圧を設定してよい。当該下限の電圧は、飽和電圧であってよい。

【0100】

電荷量解析部１４は、飽和電圧に応じて変位電圧ΔＶ_ＣＥを決定してよい。電荷量解析部１４は、飽和電圧に所定の係数を乗算して、変位電圧ΔＶ_ＣＥを決定してよい。当該係数は、例えば０．２以下であってよく、０．１以下であってよく、０．０１以下であってもよい。これにより、測定すべき電源電圧Ｖ_ＣＥの変動範囲の下限に対して、十分小さい変位電圧ΔＶ_ＣＥを設定できる。飽和電圧は、使用者等により予め設定されてよく、入力される情報に基づいて電荷量解析部１４が解析してもよい。飽和電圧は、半導体装置１００がオフ状態のＣ－Ｖ特性を解析して算出してもよい。

【0101】

図１５は、参考例に係る測定方法を説明する図である。本例の測定方法は、半導体装置１００に小信号電圧を印加して、半導体装置１００に流れる電流を測定してインピーダンスを計算することで、Ｃ－Ｖ特性を測定する。図１５は、半導体装置１００の容量成分のみを示す等価回路である。参考例では、Ｃ－Ｖ特性を測定すべき容量Ｃに、交流の小信号電圧を印加して、流れる電流を測定する。

【0102】

図１６は、参考例に用いる測定回路４０５の一例を示す図である。本例では、容量Ｃ_ＧＣを測定する例を示すが、他の容量Ｃも同様に測定できる。容量Ｃ_ＧＣを測定する場合、図１５に示した第１主端子１０１を、交流信号を通過させるＡＣガードを介して、グランド電位に接続する。これにより、容量Ｃ_ＧＥと容量Ｃ_ＣＥを除外して、容量Ｃ_ＧＣのインピーダンスを測定できる。

【0103】

本例では、第２主端子１０２に小信号源４０１および電源Ｖ_ＣＣを並列に接続する。容量Ｃ_ＧＣには、Ｖ＝Ｖ_ＣＣ＋Ｖ_ａｃの電圧が印加される。また、制御端子１０３に電流計４０２を接続する。電流計４０２が測定した電流Ｉと、印加電圧Ｖに基づいて、容量Ｃ_ＧＣは下式のように算出できる。
Ｃ_ＧＣ＝Ｉ／ｊωＶ
電源電圧Ｖ_ＣＣを変化させて容量Ｃ_ＧＣを測定することで、Ｃ－Ｖ特性を取得できる。図１４において説明した飽和電圧に関する情報は、参考例の測定結果から取得してよい。

【0104】

図１７は、図１６に示した測定回路４０５に基づいて算出したＣ－Ｖ特性の一例を示す図である。図１７においては、概ね妥当なＣ－Ｖ特性が得られている。ただし上述したように、当該Ｃ－Ｖ特性は、半導体装置１００がオフ状態の場合の特性である。しかし、半導体装置１００のＣ－Ｖ特性は、半導体装置１００がオン状態の場合と、オフ状態の場合とで変化し得る。半導体装置１００は、オン状態で用いられる場合が多い。このため、半導体装置１００のオン状態のＣ－Ｖ特性を解析できることが好ましい。

【0105】

図１８は、参考例において半導体装置１００がオン状態の場合の動作を示す回路４２０を示す。回路４２０においては、小信号源４０１を省略している。回路４２０により、直流成分の動作を解析する。

【0106】

図１８に示すように、半導体装置１００がオン状態の場合、第２主端子１０２に流れる電流Ｉ_Ｃには、主電流Ｉが含まれる。通常、主電流Ｉは、電源電圧Ｖ_ＣＥが変化した時に各容量に流れる電流に比べて非常に大きい。

【0107】

このような場合に、図１６に示したような等価回路を用いて端子容量Ｃ_ＧＣを解析すると、電流Ｉ_ａｃには、各容量を流れる電流に加えて、主電流Ｉの成分も含まれてしまう。このため、見た目の電流量が非常に大きくなり、端子容量Ｃ_ＧＣが非常に大きい値になってしまう。

【0108】

図１９は、半導体装置１００をオン状態としたときの端子容量Ｃ_ＧＣの解析値と、オフ状態としたときの端子容量Ｃ_ＧＣの解析値とを示す。図１９に示すように、オン状態のときの端子容量Ｃ_ＧＣの解析値が、オフ状態の端子容量Ｃ_ＧＣの解析値に比べて非常に大きくなってしまう。このように、参考例の解析方法では、半導体装置１００がオン状態のときの容量を精度よく解析できない。

【0109】

図２０は、図１Ａから図１４において説明した解析方法により算出した電荷量から、各電流波形を解析した図である。図２０においては、電源電圧を、Ｖ_ＣＥからＶ_ＣＥ＋ΔＶ_ＣＥまで変化させる期間を、電圧遷移期間としている。図２０においては、図１０に示した第２主端子１０２に流れるコレクタ電流の変化分ΔＩ_ｃと、端子間容量Ｃ_ＧＣに流れる電流の変化分ΔＩ_Ｃｇｃを示している。変化分ΔＩ_ｃは、電源電圧を変化させたときの電流Ｉ_ｃの差分である。変化分ΔＩ_Ｃｇｃは、コレクタ領域１２０の電荷の積分値から算出できる。

【0110】

図２０に示すように、電源電圧を増加させると、主電流の増加に伴いコレクタ電流Ｉ_Ｃは増加している。一方で、端子間容量Ｃ_ＧＣに流れる電流Ｉ_Ｃｇｃは、電圧遷移期間で変動するが、電圧遷移期間以外では、ほぼ０である。図２０に示されるように、図１Ａから図１４において説明した解析方法において算出した電荷量には、コレクタ電流Ｉ_Ｃに寄与する電荷が含まれない。このため、半導体装置１００がオン状態のＣ－Ｖ特性を精度よく解析できる。図１２に示したオン状態のＣ－Ｖ特性は、図１９に示したオフ状態のＣ－Ｖ特性との差異が小さく、概ね妥当な値になっている。当該解析方法において算出する電荷にはコレクタ電流Ｉ_Ｃに寄与する電荷が含まれないことから、コレクタ電流Ｉ_Ｃに影響なく端子容量Ｃ_ＧＣを計算することができる。

【0111】

図２１は、図１Ａから図１４に示した解析装置１０を用いた解析方法の一例を示すフローチャートである。解析方法は、図１Ａから図１４において説明した各処理を適宜行ってよい。解析方法は、入力段階Ｓ１５００、電荷量解析段階Ｓ１５０２、容量算出段階Ｓ１５０４、および、出力段階Ｓ１５０６を備える。

【0112】

入力段階Ｓ１５００における処理は、入力部１２の処理と同様である。電荷量解析段階Ｓ１５０２における処理は、電荷量解析部１４の処理と同様である。容量算出段階Ｓ１５０４における処理は、容量算出部１６の処理と同様である。出力段階Ｓ１５０６における処理は、出力部１８の処理と同様である。

【0113】

図２２は、本発明の複数の態様が全体的または部分的に具現化されうるコンピュータ１２００の構成例を示す。コンピュータ１２００にインストールされたプログラムは、コンピュータ１２００に、本発明の実施形態に係る装置に関連付けられるオペレーション又は当該装置の１又は複数の「部」として機能させ、又は当該オペレーション又は当該１又は複数の「部」を実行させることができ、及び／又はコンピュータ１２００に、本発明の実施形態に係るプロセス又は当該プロセスの段階を実行させることができる。このようなプログラムは、コンピュータ１２００に、本明細書に記載のフローチャート及びブロック図のブロックのうちのいくつか又はすべてに関連付けられた特定のオペレーションを実行させるべく、ＣＰＵ１２１２によって実行されてよい。また、本発明の実施形態に係るプロセス又は当該プロセスの段階は、クラウド上で実行されてもよい。

【0114】

本実施形態によるコンピュータ１２００は、ＣＰＵ１２１２、ＲＡＭ１２１４、グラフィックコントローラ１２１６、及びディスプレイデバイス１２１８を含み、これらはホストコントローラ１２１０によって相互に接続される。コンピュータ１２００はまた、通信インターフェイス１２２２、ハードディスクドライブ１２２４、ＤＶＤ－ＲＯＭドライブ１２２６、及びＩＣカードドライブのような入出力ユニットを含み、これらは入出力コントローラ１２２０を介してホストコントローラ１２１０に接続される。コンピュータはまた、ＲＯＭ１２３０及びキーボード１２４２のようなレガシの入出力ユニットを含み、これらは入出力チップ１２４０を介して入出力コントローラ１２２０に接続される。

【0115】

ＣＰＵ１２１２は、ＲＯＭ１２３０及びＲＡＭ１２１４内に格納されたプログラムに従い動作し、これにより各ユニットを制御する。グラフィックコントローラ１２１６は、ＲＡＭ１２１４内に提供されるフレームバッファ等又は当該グラフィックコントローラ１２１６自体の中に、ＣＰＵ１２１２によって生成されるイメージデータを取得し、イメージデータをディスプレイデバイス１２１８上に表示させる。

【0116】

通信インターフェイス１２２２は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ１２２４は、コンピュータ１２００内のＣＰＵ１２１２によって使用されるプログラム及びデータを格納する。ＤＶＤ－ＲＯＭドライブ１２２６は、プログラム又はデータをＤＶＤ－ＲＯＭ１２０１から読み取り、ハードディスクドライブ１２２４にＲＡＭ１２１４を介してプログラム又はデータを提供する。ＩＣカードドライブは、プログラム及びデータをＩＣカードから読み取り、及び／又はプログラム及びデータをＩＣカードに書き込む。

【0117】

ＲＯＭ１２３０は、内部に、アクティブ化時にコンピュータ１２００によって実行されるブートプログラム等、及び／又はコンピュータ１２００のハードウェアに依存するプログラムを格納する。入出力チップ１２４０はまた、様々な入出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入出力コントローラ１２２０に接続してよい。

【0118】

プログラムが、ＤＶＤ－ＲＯＭ１２０１又はＩＣカードのようなコンピュータ可読記憶媒体によって提供される。プログラムは、コンピュータ可読記憶媒体から読み取られ、コンピュータ可読記憶媒体の例でもあるハードディスクドライブ１２２４、ＲＡＭ１２１４、又はＲＯＭ１２３０にインストールされ、ＣＰＵ１２１２によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ１２００に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置又は方法が、コンピュータ１２００の使用に従い情報のオペレーション又は処理を実現することによって構成されてよい。

【0119】

例えば、通信がコンピュータ１２００及び外部デバイス間で実行される場合、ＣＰＵ１２１２は、ＲＡＭ１２１４にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インターフェイス１２２２に対し、通信処理を命令してよい。通信インターフェイス１２２２は、ＣＰＵ１２１２の制御の下、ＲＡＭ１２１４、ハードディスクドライブ１２２４、ＤＶＤ－ＲＯＭ１２０１、又はＩＣカードのような記録媒体内に提供される送信バッファ領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、又はネットワークから受信した受信データを記録媒体上に提供される受信バッファ領域等に書き込む。

【0120】

また、ＣＰＵ１２１２は、ハードディスクドライブ１２２４、ＤＶＤ－ＲＯＭドライブ１２２６（ＤＶＤ－ＲＯＭ１２０１）、ＩＣカード等のような外部記録媒体に格納されたファイル又はデータベースの全部又は必要な部分がＲＡＭ１２１４に読み取られるようにし、ＲＡＭ１２１４上のデータに対し様々なタイプの処理を実行してよい。ＣＰＵ１２１２は次に、処理されたデータを外部記録媒体にライトバックしてよい。

【0121】

様々なタイプのプログラム、データ、テーブル、及びデータベースのような、様々なタイプの情報が、情報処理されるべく、記録媒体に格納されてよい。ＣＰＵ１２１２は、ＲＡＭ１２１４から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプのオペレーション、情報処理、条件判断、条件分岐、無条件分岐、情報の検索／置換等を含む、様々なタイプの処理を実行してよく、結果をＲＡＭ１２１４に対しライトバックする。また、ＣＰＵ１２１２は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第２の属性の属性値に関連付けられた第１の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、ＣＰＵ１２１２は、当該複数のエントリの中から、第１の属性の属性値が指定されている条件に一致するエントリを検索し、当該エントリ内に格納された第２の属性の属性値を読み取り、これにより所定の条件を満たす第１の属性に関連付けられた第２の属性の属性値を取得してよい。

【0122】

以上の説明によるプログラム又はソフトウェアモジュールは、コンピュータ１２００上又はコンピュータ１２００近傍のコンピュータ可読記憶媒体に格納されてよい。また、専用通信ネットワーク又はインターネットに接続されたサーバシステム内に提供されるハードディスク又はＲＡＭのような記録媒体が、コンピュータ可読記憶媒体として使用可能であり、これにより、プログラムをコンピュータ１２００にネットワークを介して提供する。

【0123】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

【0124】

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0125】

１０・・・解析装置、１２・・・入力部、１４・・・電荷量解析部、１６・・・容量算出部、１８・・・出力部、１００・・・半導体装置、１０１・・・第１主端子、１０２・・・第２主端子、１０３・・・制御端子、１０４・・・ゲート絶縁膜、１０５・・・ゲート構造部、１０６・・・チャネル領域、１１０・・・層間絶縁膜、１１１・・・半導体基板、１１２・・・エミッタ領域、１１３・・・上面、１１４・・・ベース領域、１１５・・・下面、１１６・・・ドリフト領域、１１７・・・空乏層、１１８・・・バッファ領域、１２０・・・コレクタ領域、１２１・・・ドーピング濃度ピーク、１２２・・・近似直線、１２３・・・直線、１２４・・・増加領域、１２５・・・凸部、１２６・・・凹部、１２７・・・ドーピング濃度ピーク、１３４・・・電源、１３５・・・電源、１４１・・・水素濃度ピーク、１４２・・・直線、１５１、１５２、１５３、１５４・・・特性、１６０・・・メサ部、１８０・・・ピーク、１８１・・・谷部、３００・・・回路、４０１・・・小信号源、４０２・・・電流計、４０５・・・測定回路、４２０・・・回路、１２００・・・コンピュータ、１２０１・・・ＤＶＤ－ＲＯＭ、１２１０・・・ホストコントローラ、１２１２・・・ＣＰＵ、１２１４・・・ＲＡＭ、１２１６・・・グラフィックコントローラ、１２１８・・・ディスプレイデバイス、１２２０・・・入出力コントローラ、１２２２・・・通信インターフェイス、１２２４・・・ハードディスクドライブ、１２２６・・・ＤＶＤ－ＲＯＭドライブ、１２３０・・・ＲＯＭ、１２４０・・・入出力チップ、１２４２・・・キーボード

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】