知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-01-23
(45)【発行日】2025-01-31
(54)【発明の名称】操作装置
(51)【国際特許分類】
G06F 1/3287 20190101AFI20250124BHJP
G06F 1/3231 20190101ALI20250124BHJP
G06F 3/041 20060101ALI20250124BHJP
G06F 3/0487 20130101ALI20250124BHJP
G06F 3/0346 20130101ALI20250124BHJP
【ＦＩ】
G06F1/3287
G06F1/3231
G06F3/041 640
G06F3/041 570
G06F3/0487
G06F3/0346 424
【請求項の数】
7
(21)【出願番号】P 2021562200
(86)(22)【出願日】2020-11-25
(86)【国際出願番号】 IB2020061110
(87)【国際公開番号】W WO2021111248
(87)【国際公開日】2021-06-10
【審査請求日】2023-11-21
(31)【優先権主張番号】P 2019221483
(32)【優先日】2019-12-06
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2020038834
(32)【優先日】2020-03-06
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】片桐 治樹
(72)【発明者】
【氏名】向尾 恭一
(72)【発明者】
【氏名】野中 大旗
(72)【発明者】
【氏名】藤田 一彦
(72)【発明者】
【氏名】石川 裕太
【審査官】征矢 崇
(56)【参考文献】
【文献】特開２０１９－２００８３４（ＪＰ，Ａ）
【文献】特開２０１４－０７１５１７（ＪＰ，Ａ）
【文献】特開２０１８－２０６４４１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ１／３２－１／３２９６
Ｇ０６Ｆ３／０３４６；３／０４１；３／０４８７
(57)【特許請求の範囲】
【請求項1】
演算回路と、入力部と、第２入力部と、電源管理装置と、を有し、
前記入力部は、センサ素子を有し、
前記電源管理装置は、前記演算回路への電源の供給と、遮断と、を制御する機能を有し、
前記電源管理装置は、前記センサ素子から出力される信号が第１の条件を満たす場合には、前記演算回路への電源を供給する機能を有し、
前記センサ素子は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を有し、
前記演算回路は、レジスタを有し、
前記レジスタは、第１回路と、第２回路と、を有し、
前記レジスタは、前記電源管理装置が前記演算回路への電源を供給する期間に前記第１回路へ格納される第１データを、前記電源管理装置が前記演算回路への電源の供給を遮断する期間に前記第２回路へ格納し、保持する機能を有し、
前記演算回路は、前記センサ素子から出力される信号データと、前記第１データと、を用いて第２データを生成する機能を有し、
前記第２入力部は、タッチセンサとして機能する領域を含む表示部を有し、
前記表示部は可撓性を有し、
前記電源管理装置は、前記入力部が検出する信号が前記第１の条件を満たさず、かつ、前記第２入力部から出力される信号が第２の条件を満たさない場合には、前記演算回路への電源の供給を遮断する機能を有し、
前記第２入力部から出力される信号の大きさが所望の範囲内である場合、または前記第２入力部から出力される信号の時間に伴う変化量が所望の範囲内である場合において、前記第２の条件を満たすと判断する操作装置。
【請求項2】
請求項１において、前記第２回路は、チャネル形成領域に酸化物半導体を有するトランジスタを有する操作装置。
【請求項3】
請求項１または請求項２において、前記演算回路は、前記第２データに基づき、位置データ、振動強度データまたは前記位置データに基づく画像データを生成する機能を有する操作装置。
【請求項4】
請求項１または請求項２において、演算用のキャッシュを有し、
前記キャッシュは、チャネル形成領域に酸化物半導体を有する第２トランジスタを有し、
前記キャッシュは、前記電源管理装置が前記演算回路への電源の供給を遮断する期間に第３データを格納し、保持する機能を有し、
前記演算回路は、前記センサ素子から出力される前記信号データと、前記第３データと、を用いて第４データを生成する機能を有する操作装置。
【請求項5】
請求項４において、前記演算回路は、前記第４データに基づき、位置データ、振動強度データまたは前記位置データに基づく画像データを生成する機能を有する操作装置。
【請求項6】
請求項１乃至請求項５のいずれか一において、前記センサ素子から出力される信号の大きさが所望の範囲内である場合、または前記センサ素子から出力される信号の時間に伴う変化量が所望の範囲内である場合において、前記第１の条件を満たすと判断する操作装置。
【請求項7】
請求項１乃至請求項６のいずれか一において、前記表示部は、第１可撓性基板と、第２可撓性基板と、前記第１可撓性基板と前記第２可撓性基板との間の複数の発光素子と、を有する操作装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、操作装置および情報処理システムに関する。また、本発明の一態様は、半導体装置に関する。また、本発明の一態様は、コントローラに関する。また、本発明の一態様は、ゲームコントローラに関する。また、本発明の一態様はゲーム機に関する。
【0002】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。また、本発明の一態様の操作装置は半導体装置と呼ばれる場合がある。
【背景技術】
【0004】
スマートフォンやタブレット端末などに代表される持ち運びが容易な情報端末の普及が進んでいる。情報端末の普及に伴い、様々な通信規格が制定されている。例えば、第４世代移動通信システム（４Ｇ）と呼ばれるＬＴＥ－Ａｄｖａｎｃｅｄ規格の運用が開始されている。
【0005】
近年、ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）などの情報技術の発展により、情報端末で扱われるデータ量は増大する傾向にある。また、情報端末などの電子機器に通信速度の向上が求められている。
【0006】
ＩｏＴなどの様々な情報技術に対応するため、４Ｇよりも速い通信速度、多くの同時接続、短い遅延時間を実現する第５世代移動通信システム（５Ｇ）と呼ばれる新たな通信規格が検討されている。５Ｇでは、３．７ＧＨｚ帯、４．５ＧＨｚ帯、および２８ＧＨｚ帯の通信周波数が使用される。
【0007】
５Ｇに対応する半導体装置は、Ｓｉなど１種類の元素を主成分として用いる半導体や、ＧａとＡｓなど複数種類の元素を主成分として用いる化合物半導体を用いて作製される。さらに、金属酸化物の一種である酸化物半導体が注目されている。
【0008】
酸化物半導体では、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１および非特許文献２参照）。
【0009】
非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
【0010】
また、半導体装置の消費電力削減の技術として、例えば、パワーゲーティング（ＰＧ：Ｐｏｗｅｒ Ｇａｔｉｎｇ）、クロックゲーティング（ＣＧ：Ｃｌｏｃｋ Ｇａｔｉｎｇ）、ボルテージスケーリング等が知られている。例えば、特許文献１には、ＤＶＦＳ（Ｄｙｎａｍｉｃ Ｖｏｌｔａｇｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｓｃａｌｉｎｇ）手法とＰＧ手法のうち電力削減に有利となる手法を実施することが記載されている。
【先行技術文献】
【特許文献】
【0011】
【文献】国際公開第２００９／０７８０８１号
【非特許文献】
【0012】
【文献】Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，“ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ ４３，ｉｓｓｕｅ １，ｐ．１８３－１８６
【文献】Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，“Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ”，２０１４，ｖｏｌｕｍｅ ５３，Ｎｕｍｂｅｒ ４Ｓ，ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０
【発明の概要】
【発明が解決しようとする課題】
【0013】
本発明の一態様は、新規な半導体装置、または新規な半導体装置の動作方法を提供することを課題の一つとする。本発明の一態様は、新規な操作装置、または新規な操作装置の動作方法を提供することを課題の一つとする。本発明の一態様は、新規な情報処理装置、または新規な情報処理装置の動作方法を提供することを課題の一つとする。本発明の一態様は、新規な情報処理システム、または新規な情報処理システムの動作方法を提供することを課題の一つとする。または、本発明の一態様は、消費電力を削減すること、例えば休止状態の電力を削減することを課題の一つとする。または、本発明の一態様は、休止状態から通常状態へ復帰する処理に要する時間を短縮すること、あるいは、それに要するエネルギーを削減することを課題の一つとする。または、本発明の一態様は、センサ素子を制御する回路の消費電力を低減することを課題の一つとする。または、本発明の一態様は、センサ素子により監視する対象物の安全性を高めることを課題の一つとする。または、本発明の一態様は、対象物の監視を簡便に行うシステムを提供することを課題の一つとする。または、本発明の一態様は、表示部を有する情報処理システムの消費電力を削減することを課題の一つとする。または、本発明の一態様は、電子機器へ信号を与える操作装置の消費電力を削減することを課題の一つとする。または、本発明の一態様は、電子機器の操作を簡便に行うシステムを提供することを課題の一つとする。
【0014】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一態様の課題となり得る。
【課題を解決するための手段】
【0015】
本発明の一態様は操作装置である。または、本発明の一態様は情報処理装置である。または、本発明の一態様は、操作装置および情報処理装置を有する情報処理システムである。また、本発明の一態様の操作装置は例えば、ゲームコントローラに適用することができる。また、本発明の一態様の情報処理システムは例えば、ゲーム機に適用することができる。
【0016】
本発明の一態様は、演算回路と、入力部と、電源管理装置と、を有し、入力部は、センサ素子を有し、電源管理装置は、演算回路への電源の供給と、遮断と、を制御する機能を有し、電源管理装置は、センサ素子から出力される信号が第１の条件を満たす場合には、演算回路への電源を供給する機能を有し、センサ素子は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を有し、演算回路は、レジスタを有し、レジスタは、第１回路と、第２回路と、を有し、レジスタは、電源管理装置が演算回路への電源を供給する期間に第１回路へ格納される第１データを、電源管理装置が演算回路への電源の供給を遮断する期間に第２回路へ格納し、保持する機能を有し、演算回路は、センサ素子から出力される信号データと、第１データと、を用いて第２データを生成する機能を有する操作装置である。
【0017】
ここで第１の条件を満たす、とは例えば、センサ素子により検知される信号の値を判定基準に基づいて判定し、所望の信号が検知されている場合には、第１の条件を満たす、という。より具体的には例えば、センサ素子７１０から出力される値が所定のしきい値を超える場合を指す。あるいは例えば、センサ素子７１０から出力される値の絶対値が所定のしきい値を超える場合を指す。あるいは例えば、センサ素子７１０から出力される値が、所定の範囲内である場合を指す。あるいは例えば、センサ素子７１０から出力される値が、所定の範囲外である場合を指す。
【0018】
また上記構成において、第２回路は、チャネル形成領域に酸化物半導体を有するトランジスタを有することが好ましい。
【0019】
また上記構成において、演算回路は、第２データに基づき、位置データ、振動強度データまたは位置データに基づく画像データを生成する機能を有することが好ましい。
【0020】
また上記構成において、演算用のキャッシュを有し、キャッシュは、チャネル形成領域に酸化物半導体を有する第２トランジスタを有し、キャッシュは、電源管理装置が演算回路への電源の供給を遮断する期間に第３データを格納し、保持する機能を有し、演算回路は、センサ素子から出力される信号データと、第３データと、を用いて第４データを生成する機能を有することが好ましい。
【0021】
また上記構成において、演算回路は、第４データに基づき、位置データ、振動強度データまたは位置データに基づく画像データを生成する機能を有することが好ましい。
【0022】
また上記構成において、センサ素子から出力される信号の大きさが所望の範囲内である場合、またはセンサ素子から出力される信号の時間に伴う変化量が所望の範囲内である場合において、第１の条件を満たすと判断することが好ましい。
【0023】
また上記構成において、第２入力部を有し、第２入力部は、ハードウェアボタン、キーボード、ポインティングデバイス、タッチセンサ、音声入力装置、視線入力装置、撮像装置および照度センサから選ばれる一以上を有し、電源管理装置は、入力部が有するセンサ素子から出力される信号が第１の条件を満たさず、かつ、第２入力部から出力される信号が第２の条件を満たさない場合には、演算回路への電源の供給を遮断する機能を有し、第２入力部から出力される信号の大きさが所望の範囲内である場合、または第２入力部から出力される信号の時間に伴う変化量が所望の範囲内である場合において、第２の条件を満たすと判断することが好ましい。
【0024】
また上記構成において、第２入力部を有し、第２入力部は、タッチセンサとして機能する領域を含む表示部を有し、表示部は可撓性を有し、第１入力部が検出する信号が第１の条件を満たさず、かつ、第２入力部から出力される信号が第２の条件を満たさない場合には、演算回路への電源の供給を遮断する機能を有し、第２入力部から出力される信号の大きさが所望の範囲内である場合、または第２入力部から出力される信号の時間に伴う変化量が所望の範囲内である場合において、第２の条件を満たすと判断することが好ましい。
【0025】
また上記構成において、表示部は、第１の可撓性基板と、第２の可撓性基板と、第１の可撓性基板と第２の可撓性基板との間の複数の発光素子と、を有することが好ましい。
【0026】
また上記構成において、第２入力部を有し、第２入力部は撮像装置を有し、撮像装置により指紋または掌紋を撮像し認証を行う機能を有し、入力部が検出する信号が第１の条件を満たさず、かつ、第２入力部から出力される信号が第２の条件を満たさない場合には、演算回路への電源の供給を遮断する機能を有し、第２入力部から出力される信号の大きさが所望の範囲内である場合、または第２入力部から出力される信号の時間に伴う変化量が所望の範囲内である場合において、第２の条件を満たすと判断することが好ましい。
【0027】
または、本発明の一態様は、第１筐体と、第２筐体と、演算回路と、入力部と、電源管理装置と、情報処理装置と、を有し、入力部は、センサ素子を有し、演算回路、入力部および電源管理装置はそれぞれ、第１筐体の内部に少なくとも一部が配置され、情報処理装置は、第２筐体の内部に少なくとも一部が配置され、電源管理装置は、演算回路への電源の供給と、遮断と、を制御する機能を有し、電源管理装置は、センサ素子から出力される信号が第１の条件を満たす場合には、演算回路への電源を供給する機能を有し、センサ素子は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を有し、演算回路は、レジスタを有し、レジスタは、電源管理装置が演算回路への電源を供給する期間に第１回路へ格納される第１データを、電源管理装置が演算回路への電源の供給を遮断する期間に第２回路へ格納し、保持する機能を有し、演算回路は、センサ素子から出力される信号データと、第１データと、を用いて第２データを生成する機能を有し、演算回路は、演算用のキャッシュを有し、キャッシュは、電源管理装置が演算回路への電源の供給を遮断する期間に第３データを格納し、保持する機能を有し、演算回路は、第２データおよび第３データを無線により情報処理装置へ送信する機能を有し、情報処理装置は、第２データおよび第３データを用いて画像データを生成する機能を有する情報処理システムである。
【0028】
また上記構成において、可撓性を有する表示部を有し、表示部は、第１筐体の表面に沿うように配置され、表示部は、タッチセンサとして機能する領域を有することが好ましい。
【0029】
また上記構成において、表示部は、第１の可撓性基板と、第２の可撓性基板と、第１の可撓性基板と第２の可撓性基板との間の複数の発光素子と、を有することが好ましい。
【0030】
また上記構成において、第２データは、複数の時刻と、該複数の時刻のそれぞれに対応するデータと、を有し、画像データには、オブジェクトが配置され、オブジェクトが配置される位置は、複数の時刻のそれぞれに対応するデータを用いてそれぞれ生成されることが好ましい。
【0031】
また上記構成において、第３筐体を有し、第３筐体は、第２表示部を有し、第２表示部は画像データを表示する機能を有することが好ましい。
【0032】
また上記構成において、第３筐体は、第１筐体に着脱可能なことが好ましい。
【0033】
または本発明の一態様は、コントローラと、ヘッドマウントディスプレイと、情報処理装置と、を有し、コントローラは、第１筐体と、入力部と、処理装置と、を有し、入力部は、センサ素子を有し、処理装置は、第１データを格納し、処理装置への電源が遮断される第１の期間において第１データを保持する機能を有し、ヘッドマウントディスプレイは、表示部と、駆動回路と、を有し、処理装置は、第１の期間の後、電源が供給される第２の期間において、センサ素子から出力される信号データと、第１の期間に保持された第１データと、を用いて第２データを生成する機能を有し、情報処理装置は、第１画像データと、第２データと、を用いて第２画像データを生成する機能を有し、表示部は、第２画像データを表示する機能を有する情報処理システムである。
【0034】
または本発明の一態様は、コントローラと、ヘッドマウントディスプレイと、発光素子と、情報処理装置と、を有し、コントローラは、第１筐体と、入力部と、処理装置と、を有し、入力部は、センサ素子を有し、処理装置は、第１データを格納し、処理装置への電源が遮断される第１の期間において第１データを保持する機能を有し、ヘッドマウントディスプレイは、表示部と、撮像装置と、を有し、処理装置は、第１の期間の後、電源が供給される第２の期間において、センサ素子から出力される信号データと、第１の期間に保持された第１データと、を用いて第２データを生成する機能を有し、撮像装置は、発光素子からの電磁波を含む第２画像データを撮影する機能を有し、情報処理装置は、第１画像データと、第２データと、第２画像データと、を用いて第３画像データを生成する機能を有し、表示部は、第３画像データを表示する機能を有する情報処理システムである。
【0035】
または本発明の一態様は、処理装置と、入力部と、電源管理装置と、発光素子と、を有し、入力部は、センサ素子を有し、電源管理装置は、処理装置への電源の供給と、遮断と、を制御する機能を有し、電源管理装置は、センサ素子から出力される信号が第１の条件を満たす場合には、処理装置および発光素子への電源を供給する機能を有し、センサ素子は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を有し、処理装置は、電源管理装置が処理装置への電源を供給する第１の期間に処理装置へ格納される第１データを、電源管理装置が処理装置への電源の供給を遮断する第２の期間に保持する機能を有し、処理装置は、前記第２の期間の後、電源が供給される第３の期間において、センサ素子から出力される信号データと、前記第２の期間に保持された第１データと、を用いて第２データを生成する機能を有する操作装置である。
【0036】
または、本発明の一態様は、センサ素子と、処理装置と、表示部と、情報処理装置と、を有し、処理装置は、第１データを格納し、処理装置への電源が遮断される第１の期間において第１データを保持する機能を有し、処理装置は、第１の期間の後、電源が供給される第２の期間において、センサ素子から出力される信号データと、第１の期間に保持された第１データと、を用いて第２データを生成する機能を有し、情報処理装置は、第１画像データと、第２データと、を用いて第２画像データを生成する機能を有し、表示部は、第２画像データを表示する機能を有する情報処理システムである。
【0037】
また、上記構成において、第１筐体を有し、センサ素子および処理装置のいずれかまたは両方は、第１筐体の内部に配置されることが好ましい。
【0038】
また、上記構成において、駆動回路を有し、駆動回路は、表示部に画像データを与える機能を有することが好ましい。
【0039】
または、本発明の一態様は、センサ素子と、処理装置と、表示部と、撮像装置と、発光素子と、情報処理装置と、を有し、処理装置は、第１データを格納し、処理装置への電源が遮断される第１の期間において第１データを保持する機能を有し、処理装置は、電源が供給される第２の期間において、センサ素子から出力される信号データと、第１の期間に保持された第１データと、を用いて第２データを生成する機能を有し、撮像装置は、発光素子からの電磁波を含む第２画像データを撮影する機能を有し、情報処理装置は、第１画像データと、第２データと、第２画像データと、を用いて第３画像データを生成する機能を有し、表示部は、第３画像データを表示する機能を有する情報処理システムである。
【0040】
また、上記構成において、センサ素子、発光素子および撮像装置から選ばれる一または複数は、第１筐体の内部に配置されることが好ましい。
【0041】
また、上記構成において、駆動回路と、を有し、駆動回路は、表示部に画像データを与える機能を有することが好ましい。
【0042】
また、上記構成において、第１レンズおよび第２レンズを有し、表示部は、第１画像を表示する第１領域と、第２画像を表示する第２領域と、を有し、第１レンズを通過した第１画像と、第２レンズを通過した第２画像の視差により、立体画像を表示する機能を有することが好ましい。
【0043】
例えば、情報処理システムの使用者は、第１レンズを通して第１画像を視認し、第２レンズを通して第２画像を視認することにより、視差効果により、立体画像を視認することができる。
【発明の効果】
【0044】
本発明の一態様は、新規な半導体装置、または新規な半導体装置の動作方法を提供することを可能にする。また、本発明の一形態は、消費電力を削減すること、例えば休止状態の電力を削減することが可能である。また、本発明の一形態は、休止状態から通常状態へ復帰する処理に要する時間を短縮すること、あるいは、それに要するエネルギーを削減することが可能である。また、本発明の一態様は、センサ素子を制御する回路の消費電力を低減することを可能にする。また、本発明の一態様は、センサ素子により監視する対象物の安全性を高めることを可能にする。また、本発明の一態様は、対象物の監視を簡便に行うシステムを提供することを可能にする。また、本発明の一態様は、表示部を有する情報処理システムの消費電力を削減することを可能にする。また、本発明の一態様は、電子機器へ信号を与える操作装置の消費電力を削減することを可能にする。また、本発明の一態様は、電子機器の操作を簡便に行うシステムを提供することを可能にする。
【0045】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一態様について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
【図面の簡単な説明】
【0046】
図１は本発明の一態様を示す図である。
図２Ａは本発明の一態様を示す図である。図２Ｂは本発明の一態様を示す図である。
図３Ａは本発明の一態様を示す図である。図３Ｂは本発明の一態様の構成を用いた動作例を説明する図である。
図４Ａは本発明の一態様を示す図である。図４Ｂは本発明の一態様を示す図である。
図５Ａおよび図５Ｂは、半導体装置の構成例を示すブロック図である。
図６Ａ乃至図６Ｄは、半導体装置の電源管理の動作例を説明する図である。
図７は、半導体装置の電源管理の動作例を示すフローチャートである。
図８Ａおよび図８Ｂは、半導体装置の構成例を示すブロック図である。
図９は、プロセッサコアの構成例を示すブロック図である。
図１０は、記憶回路の構成例を示す回路図である。
図１１は、記憶回路の動作例を説明するタイミングチャートである。
図１２は、キャッシュのメモリセルの構成例を示す回路図である。
図１３は、メモリセルの動作例を説明するタイミングチャートである。
図１４Ａは、ＮＯＳＲＡＭの構成例を示す機能ブロック図である。図１４Ｂは、メモリセルの構成例を示す回路図である。
図１５Ａは、メモリセルアレイの構成例を示す回路図である。図１５Ｂ、図１５Ｃは、メモリセルの構成例を示す回路図である。
図１６Ａは、ＤＯＳＲＡＭのメモリセルの構成例を示す回路図である。図１６Ｂは、ＤＯＳＲＡＭの積層構造例を示す図である。
図１７は、半導体装置の構成例を示す図である。
図１８は、半導体装置の構成例を示す図である。
図１９Ａ乃至図１９Ｃは、トランジスタの構成例を示す図である。
図２０Ａ乃至図２０Ｃは、トランジスタの構成例を示す図である。
図２１Ａ乃至図２１Ｃは、トランジスタの構成例を示す図である。
図２２ＡはＩＧＺＯの結晶構造の分類を説明する図である。図２２ＢはＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図２２ＣはＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図２３Ａは、は、半導体ウエハの上面図である。図２３Ｂは、チップの上面図である。
図２４Ａは、電子部品の作製工程例を説明するフローチャートである。図２４Ｂは、電子部品の斜視模式図である。
図２５Ａは本発明の一態様の適用例を説明する図である。図２５Ｂは本発明の一態様の適用例を説明する図である。図２５Ｃは本発明の一態様の適用例を説明する図である。図２５Ｄは本発明の一態様の適用例を説明する図である。
図２６Ａはコントローラの一例を説明する図である。図２６Ｂはヘッドマウントディスプレイの一例を説明する図である。図２６Ｃは本発明の一態様の構成を説明する図である。図２６Ｄおよび図２６Ｅは、ヘッドマウントディスプレイの一例を説明する図である。
図２７はヘッドマウントディスプレイの一例を説明する図である。
図２８Ａは実施例を説明する図である。図２８Ｂは実施例を説明する図である。
図２９Ａは実施例を説明する図である。図２９Ｂは実施例を説明する図である。
図３０Ａは実施例を説明する図である。図３０Ｂは実施例を説明する図である。図３０Ｃは実施例を説明する図である。図３０Ｄは実施例を説明する図である。図３０Ｅは実施例を説明する図である。
図３１Ａは実施例を説明する図である。図３１Ｂは実施例を説明する図である。
図２Ａは本発明の一態様を示す図である。図２Ｂは本発明の一態様を示す図である。
図３Ａは本発明の一態様を示す図である。図３Ｂは本発明の一態様の構成を用いた動作例を説明する図である。
図４Ａは本発明の一態様を示す図である。図４Ｂは本発明の一態様を示す図である。
図５Ａおよび図５Ｂは、半導体装置の構成例を示すブロック図である。
図６Ａ乃至図６Ｄは、半導体装置の電源管理の動作例を説明する図である。
図７は、半導体装置の電源管理の動作例を示すフローチャートである。
図８Ａおよび図８Ｂは、半導体装置の構成例を示すブロック図である。
図９は、プロセッサコアの構成例を示すブロック図である。
図１０は、記憶回路の構成例を示す回路図である。
図１１は、記憶回路の動作例を説明するタイミングチャートである。
図１２は、キャッシュのメモリセルの構成例を示す回路図である。
図１３は、メモリセルの動作例を説明するタイミングチャートである。
図１４Ａは、ＮＯＳＲＡＭの構成例を示す機能ブロック図である。図１４Ｂは、メモリセルの構成例を示す回路図である。
図１５Ａは、メモリセルアレイの構成例を示す回路図である。図１５Ｂ、図１５Ｃは、メモリセルの構成例を示す回路図である。
図１６Ａは、ＤＯＳＲＡＭのメモリセルの構成例を示す回路図である。図１６Ｂは、ＤＯＳＲＡＭの積層構造例を示す図である。
図１７は、半導体装置の構成例を示す図である。
図１８は、半導体装置の構成例を示す図である。
図１９Ａ乃至図１９Ｃは、トランジスタの構成例を示す図である。
図２０Ａ乃至図２０Ｃは、トランジスタの構成例を示す図である。
図２１Ａ乃至図２１Ｃは、トランジスタの構成例を示す図である。
図２２ＡはＩＧＺＯの結晶構造の分類を説明する図である。図２２ＢはＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図２２ＣはＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図２３Ａは、は、半導体ウエハの上面図である。図２３Ｂは、チップの上面図である。
図２４Ａは、電子部品の作製工程例を説明するフローチャートである。図２４Ｂは、電子部品の斜視模式図である。
図２５Ａは本発明の一態様の適用例を説明する図である。図２５Ｂは本発明の一態様の適用例を説明する図である。図２５Ｃは本発明の一態様の適用例を説明する図である。図２５Ｄは本発明の一態様の適用例を説明する図である。
図２６Ａはコントローラの一例を説明する図である。図２６Ｂはヘッドマウントディスプレイの一例を説明する図である。図２６Ｃは本発明の一態様の構成を説明する図である。図２６Ｄおよび図２６Ｅは、ヘッドマウントディスプレイの一例を説明する図である。
図２７はヘッドマウントディスプレイの一例を説明する図である。
図２８Ａは実施例を説明する図である。図２８Ｂは実施例を説明する図である。
図２９Ａは実施例を説明する図である。図２９Ｂは実施例を説明する図である。
図３０Ａは実施例を説明する図である。図３０Ｂは実施例を説明する図である。図３０Ｃは実施例を説明する図である。図３０Ｄは実施例を説明する図である。図３０Ｅは実施例を説明する図である。
図３１Ａは実施例を説明する図である。図３１Ｂは実施例を説明する図である。
【発明を実施するための形態】
【0047】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。
【0048】
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。
【0049】
また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
【0050】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【0051】
また、本明細書等において、電気回路における「端子」とは、電流の入力または出力、電圧の入力または出力、もしくは、信号の受信または送信が行なわれる部位を言う。よって、配線または電極の一部が端子として機能する場合がある。
【0052】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
【0053】
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
【0054】
また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【0055】
また、本明細書などにおいて、「平行」とは、例えば、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【0056】
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
【0057】
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書などでは、特段の明示が無いかぎり、電圧と電位を言い換えることができるものとする。
【0058】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
【0059】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
【0060】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
【0061】
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう。）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう。）をいう。
【0062】
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
【0063】
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」、「Ｈ電位」、または「Ｈ」ともいう）とは、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」、「Ｌ電位」、または「Ｌ」ともいう）よりも高い電位の電源電位を示す。また、ＶＳＳとは、ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（以下、単に「ＧＮＤ」、または「ＧＮＤ電位」ともいう）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
【0064】
また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【0065】
また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【0066】
また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【0067】
また、図面などにおいて、配線および電極などの電位をわかりやすくするため、配線および電極などに隣接してＨ電位を示す“Ｈ”、またはＬ電位を示す“Ｌ”を付記する場合がある。また、電位変化が生じた配線および電極などには、“Ｈ”または“Ｌ”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。
【0068】
なお端子は、複数の端子の集合体を指す場合がある。複数の端子の集合体が有するそれぞれの端子には例えば独立した信号が与えられ、それぞれの端子に一以上の配線が電気的に接続される。
【0069】
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子（ノード）を有する。ゲートは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソースまたはドレインとして機能する一対の入出力端子（ノード）は、トランジスタの型及び各端子（ノード）に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。一般的に、ｎ型トランジスタでは、低い電位が与えられるノードがソースと呼ばれ、高い電位が与えられるノードがドレインと呼ばれる。逆に、ｐ型トランジスタでは、低い電位が与えられるノードがドレインと呼ばれ、高い電位が与えられるノードがソースと呼ばれる。本明細書では、ゲート以外の２つの端子（ノード）を第１端子（ノード）、第２端子（ノード）と呼ぶ場合がある。
【0070】
本明細書では、回路構成やその動作の理解を容易にするため、トランジスタの２つの入出力端子（ノード）の一方をソースに、他方をドレインに限定して説明する場合がある。もちろん、駆動方法によっては、トランジスタの３つの端子に印加される電位の大小関係が変化し、ソースとドレインが入れ替わる場合がある。したがって、本発明の一態様において、トランジスタのソースとドレインの区別は、明細書および図面での記載に限定されるものではない。
【0071】
本明細書等において、能動素子（例えば、トランジスタ、ダイオードなど）、受動素子（例えば、容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定されている態様が、本明細書等に記載されている場合、接続先が特定されていない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【0072】
本明細書等において、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能が特定できれば、発明の態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても接続先を特定すれば、発明の一態様が開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定することで、発明の一態様が開示されているものであり、発明の一態様を構成することが可能である。
【0073】
（実施の形態１）
本発明の一態様の操作装置７００は、処理装置２１、入力部３０１および電源回路１０を有する。図５に示す処理装置２０や図８に示す処理装置２１の構成を、図１等に示す処理装置２１に適用することができる。
本発明の一態様の操作装置７００は、処理装置２１、入力部３０１および電源回路１０を有する。図５に示す処理装置２０や図８に示す処理装置２１の構成を、図１等に示す処理装置２１に適用することができる。
【0074】
操作装置７００が有する処理装置２１は、データを生成し、生成した該データを情報処理装置７９９に送信する機能を有する。
【0075】
処理装置２１は、演算回路２１ａと、電源管理装置２１ｂと、を有する。
【0076】
演算回路２１ａとして後述するプロセッサコアを適用することができる。または例えば、演算回路２１ａとして、後述するプロセッサコアを有する構成を用いることができる。
【0077】
演算回路２１ａは、レジスタ２２を有する。本発明の一態様のレジスタは例えば、後述する図５等に示す記憶回路３１を有する。後述する記憶回路３１は例として、回路ＭｅｍＣ１および回路ＢＫＣ１を有する。回路ＭｅｍＣ１は例えば、演算回路２１ａが生成したデータを保持する機能を有し、回路ＢＫＣ１は例えば、回路ＭｅｍＣ１のバックアップ回路として機能することができ、電源が遮断されていても、またはクロック信号が遮断されていても長時間データを保持することが可能な回路である。電源が遮断された状態において回路ＢＫＣ１は例えば、好ましくは１分以上、より好ましくは１時間以上、さらに好ましくは１０時間以上、データを保持することができる。
【0078】
電源管理装置２１ｂとして、後述する電源管理装置（ＰＭＵ）６０等を適用することができる。電源管理装置２１ｂは、演算回路２１ａへの電源の供給と、遮断と、を制御する機能を有する。より具体的には例えば、電源管理装置２１ｂは、電源回路１０から演算回路２１ａへの電源電位の供給と、遮断と、を制御する機能を有する。
【0079】
電源回路１０は、処理装置２１および入力部３０１に電源を与える機能を有する。より具体的には例えば、電源回路１０は、処理装置２１および入力部３０１に電源電位ＶＤＤを与える機能を有する。また、電源回路１０は電源電位ＶＤＤの値を変更した後に、処理装置２１および入力部３０１に与えてもよい。
【0080】
また電源回路１０は例えば、二次電池から与えられる電圧を適宜変換し、他の回路に与える機能を有することが好ましい。
【0081】
操作装置７００が二次電池から与えられる電力により駆動する場合には、操作装置７００は無線給電により電力を受信する機能、および受信した電力を二次電池に供給する機能を有することが好ましい。
【0082】
また、処理装置２１は、記憶装置２１ｃを有してもよい。記憶装置２１ｃには、処理装置２１が演算で用いるパラメータを格納することができる。あるいは記憶装置２１ｃには、操作装置の操作に用いるパラメータを格納することができる。なお、記憶装置２１ｃはキャッシュとして機能してもよい。記憶装置２１ｃとして、後述するＮＯＳＲＡＭおよびＤＯＳＲＡＭの構成を適用することができる。また、記憶装置２１ｃとして、後述するキャッシュ４０等の構成を用いることができる。電源が遮断された状態において記憶装置２１ｃは例えば、好ましくは１分以上、より好ましくは１時間以上、さらに好ましくは１０時間以上、データを保持することができる。
【0083】
入力部３０１は、センサ素子７１０、検出部７１１および判定回路７１２を有する。
【0084】
本発明の一態様の操作装置は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を用いて、位置データを取得する機能を有する。あるいは、本発明の一態様の操作装置は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を用いて、位置データを生成するためのデータを取得する機能を有する。
【0085】
位置データはオブジェクトの位置に関するデータである。一例として、位置データは、操作装置の使用者の位置に関するデータである。
【0086】
あるいは、上記位置データは例えば、操作装置が有するセンサ素子の測定値を用いて生成される、仮想空間における位置に関するデータである。より具体的には一例として、ゲームに用いる仮想空間を表す映像データ内において配置される、オブジェクトの位置に関するデータである。
【0087】
また、本発明の一態様の操作装置は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を用いて、位置データに加えて、姿勢データを取得する機能を有してもよい。ここで姿勢データとは例えば、オブジェクトの向きに関するデータである。また、本発明の一態様の操作装置は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を用いて、位置データに加えて、姿勢データを生成するためのデータを取得する機能を有してもよい。
【0088】
また、本発明の一態様の操作装置は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を用いて、振動データを取得する機能を有してもよい。また、本発明の一態様の操作装置は、加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を用いて、振動データを生成するためのデータを取得する機能を有してもよい。
【0089】
入力部３０１が有するセンサ素子７１０は加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を有することが好ましい。
【0090】
検出部７１１は、センサ素子７１０が検出する信号を判定回路７１２等に与える機能を有する。検出部７１１はセンサ素子７１０から与えられた信号に増幅、圧縮、等の処理を加えてから各回路に与えてもよい。また、検出部７１１はアナログ信号をデジタル信号に変換する機能を有してもよい。
【0091】
判定回路７１２はセンサ素子７１０から検出部７１１を介して与えられた信号（以下、信号Ｓｅ１）の判定を行う機能を有する。判定回路７１２は例えば、センサ素子７１０において所望の信号が検知されたと判断した場合には処理装置２１に対して、割り込み処理を要求する信号である信号ＩＮＴを与える。
【0092】
ここで判定回路７１２は、検知される信号の値を判定基準に基づいて解析し、所望の信号が検知されているか否かを判定する。より具体的には例えば、センサ素子７１０から出力される値が所定のしきい値を超える場合を指す。あるいは例えば、センサ素子７１０から出力される値の絶対値が所定のしきい値を超える場合を指す。あるいは例えば、センサ素子７１０から出力される値が、所定の範囲内である場合を指す。あるいは例えば、センサ素子７１０から出力される値が、所定の範囲外である場合を指す。
【0093】
判定回路７１２はセンサ素子７１０において所望の信号が検知されないと判断した場合、具体的には例えばセンサ素子７１０の検出信号が検出下限以下である場合、あるいは定められた検出レベル以下である場合等においては、信号ＩＮＴを与えない。処理装置２１は、信号ＩＮＴが与えられない期間においては例えば、演算回路２１ａ等を休止状態とすればよい。ここで信号ＩＮＴを与えるとは例えば、信号として高電位信号を与えることを含む。また信号ＩＮＴを与えないとは例えば、信号として低電位信号を与えることを含む。高電位信号と低電位信号を入れ替えてもよい。
【0094】
処理装置２１は判定回路７１２から信号ＩＮＴが与えられると、休止状態から通常状態に復帰し、処理を開始する。当該処理として例えば、演算回路２１ａが信号Ｓｅ１を受信し、信号Ｓｅ１に対して、レジスタ２２に保持されるパラメータ等を用いて演算を行い、データの生成を行う。生成されるデータをデータＰｓ１とする。
【0095】
処理装置２１は短時間で休止状態への移行や通常状態への復帰を行うことができる。処理装置２１において退避シークエンスを実行して演算回路２１ａ等のパワーゲーティングを行うことにより、演算回路２１ａ等を休止状態とすることができる。演算回路２１ａ等への電源電位の供給を再開した後、記憶回路３１が有する回路ＢＫＣ１に保持されているデータを回路ＭｅｍＣ１に書き戻す、等の操作を行うことにより、処理装置２１の演算回路２１ａ等を休止状態から通常状態へ復帰させることができる。
【0096】
本発明の一態様の処理装置は、休止状態から通常状態への復帰に要する時間を短縮することができる。
【0097】
本発明の一態様の処理装置が有する演算回路は、休止状態から通常状態への復帰に要する時間を短縮することができる。
【0098】
処理装置２１において生成されたデータＰｓ１は、情報処理装置７９９に送信される。送信は無線通信により行われてもよい。あるいは処理装置２１と情報処理装置７９９が電気的に接続され、配線を通じてデータＰｓ１が情報処理装置７９９に信号として与えられてもよい。
【0099】
無線通信は例えば、アンテナを介した通信を行うことができる。アンテナを介した無線通信として例えばＷｏｒｌｄ Ｗｉｄｅ Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに各電子装置を接続させ、通信を行うことができる。無線通信を行う場合、通信プロトコル又は通信技術として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ２０００）、Ｗ－ＣＤＭＡ（登録商標）などの通信規格、またはＷｉ－Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
【0100】
無線通信として、赤外線通信を用いてもよい。
【0101】
処理装置２１が無線通信を行う場合には、処理装置２１は通信回路を有することが好ましい。該通信回路は例えば、信号の変調を行う機能、信号の復調を行う機能、等を有する。該通信回路はアンテナに電気的に接続されることが好ましい。
【0102】
情報処理装置７９９は、画像データを生成する機能を有することが好ましい。画像データにおいて、１つ、または複数のオブジェクトが配置される。情報処理装置７９９は、データＰｓ１を用いて、画像データにおいて配置されるオブジェクトの、画像内の位置データ、姿勢データ、等を生成する機能を有する。
【0103】
画像データは例えば、ゲームに用いられる画像である。オブジェクトは例えば、プレーヤーオブジェクトである。
【0104】
あるいは画像データは例えば、ナビゲーションシステムに用いられる画像である。オブジェクトは例えば、車両である。
【0105】
記憶装置２１ｃは、演算回路２１ａが演算に用いるパラメータを保持することができる。また、記憶装置２１ｃに、位置データの初期値を保持してもよい。あるいは、記憶装置２１ｃに、情報処理装置７９９が位置データ等を生成する際に用いるパラメータを保持してもよい。また、複数の操作装置７００が情報処理装置７９９と通信する場合には、記憶装置２１ｃはそれぞれの操作装置７００の固有ＩＤを保持してもよい。
【0106】
処理装置２１は、データＰｓ１に加えて、記憶装置２１ｃに保持されるデータ（以降、データＣｈ１）を合わせて、情報処理装置７９９に送信してもよい。情報処理装置７９９は、データＰｓ１とデータＣｈ１を用いて、位置データ、姿勢データ、等を生成することができる。
【0107】
加速度センサは例えば、並進の加速度成分の検知を行うことができる。また角速度センサは例えば、回転の加速度成分の検知を行うことができる。
【0108】
磁気センサは例えば、操作装置７００が２つの構成部を有する場合において、その相対位置の変化を検知することができる。例えば、操作装置７００の第１の構成部を使用者の一方の手で操作し、第２の構成部を他方の手で操作する。あるいは例えば、第１の構成部を身体の第１の箇所に装着し、第２の構成部を身体の第２の箇所に装着する。あるいは例えば、第２の構成部を据え置きとしてもよい。
【0109】
操作装置７００は、入力部３０１に加えて入力部３０１ｂを有してもよい。入力部３０１ｂは、センサ素子７１０ｂ、検出部７１１ｂおよび判定回路７１２ｂを有する。
【0110】
センサ素子７１０ｂは、ハードウェアボタン、キーボード、ポインティングデバイス、タッチセンサ、音声入力装置、視線入力装置、撮像装置および照度センサから選ばれる一以上を有する。またセンサ素子７１０ｂは、光照射を用いた距離検知センサを有してもよい。距離検知センサは、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ミラーを用いた構成としてもよい。距離検知センサは例えば、操作装置７００が２つの構成部を有する場合において、その相対位置の変化を検知することができる。例えば、操作装置７００の第１の構成部を使用者の一方の手で操作し、第２の構成部を他方の手で操作する。あるいは例えば、第１の構成部を身体の第１の箇所に装着し、第２の構成部を身体の第２の箇所に装着する。あるいは例えば、第２の構成部を据え置きとしてもよい。
【0111】
操作装置７００をゲームのコントローラとして用いる場合の一例として、プレーヤーオブジェクトの動作パターンを信号として情報処理装置に与えることが想定される。動作パターンをハードウェアボタンの各々に対応させる場合、コントローラに配置できるハードウェアボタンの数が少ないと、パターンの種類もボタンの数に限られてしまう。
【0112】
そこで、入力部３０１および入力部３０１ｂが有するセンサ素子の様々な組み合わせ、例えば複数のハードウェアボタンを同時に押す、あるいはハードウェアボタンとコントローラの傾き変化を組み合わせた動作を行う、等の組み合わせを動作パターンに対応させることにより、情報処理装置に送信できる動作パターンの種類を増やすことができる。
【0113】
このような組み合わせと対応する動作パターンのデータを、処理装置２１が有する記憶装置２１ｃに格納することにより、操作装置７００と情報処理装置７９９のデータの送受信を減らすことができ、ゲームの操作性が向上する場合がある。また組み合わせと対応する動作パターンのデータは、使用者が自由に作成してもよく、記憶装置２１ｃは操作装置に固有のデータを格納することができる。
【0114】
入力部３０１ｂは表示部を有してもよい。表示部はセンサ素子７１０ｂとして、タッチセンサとして機能する領域を有することが好ましい。表示部には例えば、操作装置７００に対応するオブジェクトの情報を表示してもよい。例えば、オブジェクトの位置に関連する情報、オブジェクトのプレイ時間、走行時間、等の時間に関する情報、操作装置７００から情報処理装置７９９へ送信されるデータに関する情報、操作装置７００の固有ＩＤに関する情報、等が表示されてもよい。あるいは表示部には後述する映像１７Ａ等の、情報処理装置７９９が生成する画像データを表示してもよい。
【0115】
表示部が有する表示素子として例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、又は、量子ドットなどの少なくとも一つを有している。これらの他にも、表示素子、表示装置、発光素子又は発光装置は、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。
【0116】
表示部を可撓性を有する構成としてもよい。可撓性を有する表示部は例えば、可撓性を有する第１の基板上に設けられる表示素子を有する。
【0117】
また、表示部を撮像装置として機能させることもできる。表示部に掌や指で触れ、掌紋、指紋等を撮像することで本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【0118】
検出部７１１ｂは、センサ素子７１０ｂが検出する信号を判定回路７１２ｂ等に与える機能を有する。検出部７１１ｂはセンサ素子７１０ｂから与えられた信号に増幅、圧縮、等の処理を加えてから各回路に与えてもよい。また、検出部７１１ｂはアナログ信号をデジタル信号に変換する機能を有してもよい。
【0119】
判定回路７１２ｂはセンサ素子７１０ｂから検出部７１１ｂを介して与えられた信号（以下、信号Ｓｅ２）の判定を行う機能を有する。判定回路７１２ｂは例えば、センサ素子７１０ｂにおいて所望の信号が検知されたと判断した場合には処理装置２１に対して、割り込み処理を要求する信号である信号ＩＮＴ２を与える。
【0120】
判定回路７１２ｂはセンサ素子７１０ｂにおいて所望の信号が検知されないと判断した場合は信号ＩＮＴ２を与えない。処理装置２１は、信号ＩＮＴおよび信号ＩＮＴ２が与えられない期間においては例えば、演算回路２１ａ等を休止状態とすればよい。
【0121】
操作装置７００は発光部を有してもよい。
【0122】
処理装置２１は判定回路７１２から信号ＩＮＴまたは信号ＩＮＴ２のいずれかが与えられると、休止状態から通常状態に復帰し、処理を開始する。
【0123】
信号ＩＮＴおよび信号ＩＮＴ２の両方が与えられる場合には、処理装置２１が行う処理として例えば、信号Ｓｅ１および信号Ｓｅ２を受信し、信号Ｓｅ１および信号Ｓｅ２を用いた演算を行い、データの生成を行う。生成されるデータをデータＰｓ２とする。
【0124】
情報処理装置７９９は処理装置９９を有する。処理装置９９は演算回路等を有する。処理装置９９に、電源管理装置と、酸化物半導体をチャネル形成領域に有するトランジスタを用いた演算回路と、を用いた構成を適用してもよい。該構成を用いることにより、休止状態から通常状態への復帰が極めて速い処理装置を実現することができる。また該構成を用いることにより、処理装置９９の消費電力を低減できる。
【0125】
情報処理装置７９９はセンサ素子９６を有する。センサ素子９６は例えば、ハードウェアボタン、キーボード、ポインティングデバイス、タッチセンサ、音声入力装置、視線入力装置、撮像装置および照度センサから選ばれる一以上を有する。情報処理装置７９９は、データＰｓ１、Ｃｈ１等に加えて、センサ素子９６により検知される信号を用いて位置データ、姿勢データ、等を生成してもよい。
【0126】
例えばセンサ素子９６として撮像装置を用い、操作装置７００および周辺環境の撮影を行い、撮影された画像を用いて、位置データ、姿勢データ、等を生成してもよい。操作装置７００の撮影を行う際には例えば、操作装置７００の発光部を発光させることにより操作装置７００の位置等が解析しやすくなる場合がある。
【0127】
また、情報処理装置７９９には表示部９７が接続されることが好ましい。情報処理装置７９９と表示部９７の接続方法は有線による電気的接続や、無線信号の送信による接続等が挙げられる。また、表示部９７が操作装置７００に接続されてもよい。
【0128】
表示部９７には、情報処理装置７９９が生成する画像データが表示されることが好ましい。例えば、表示部９７には後述する映像１７Ａが表示されることが好ましい。
【0129】
＜動作例＞
以下に、操作装置７００が有するセンサ素子に与えられる検出信号を用いて、情報処理装置７９９が画像データを生成する一例を、図３Ｂに示すフロー図等を用いて示す。
以下に、操作装置７００が有するセンサ素子に与えられる検出信号を用いて、情報処理装置７９９が画像データを生成する一例を、図３Ｂに示すフロー図等を用いて示す。
【0130】
情報処理装置７９９はゲームに用いる仮想空間の映像を生成する。使用者は操作装置７００を用いて、仮想空間を表す映像１７Ａ内におけるプレーヤーオブジェクト２３Ａの動作を指示する。
【0131】
ここでは、使用者は操作装置７００の傾きを変えることにより、入力部３０１が有するセンサ素子７１０に検出信号（信号Ｓｅ１）を与える（図３Ｂに示すステップＳ００１参照）。図２Ｂに示す方向２６Ａ、すなわち奥側に傾けることによりプレーヤーオブジェクト２３Ａの前方移動を指示する。傾ける角度はプレーヤーオブジェクトの移動速度に対応する。方向２６Ｂ、すなわち手前側に傾けることによりプレーヤーオブジェクトの後方移動を指示する。方向２６Ｃ、すなわち左方に傾けることによりプレーヤーオブジェクトの左回転を指示し、方向２６Ｄ、すなわち右方に傾けることによりプレーヤーオブジェクトの右回転を指示する。
【0132】
使用者の操作装置７００の操作は、センサ素子７１０により検出される。ここで、処理装置２１が休止状態である場合には、通常状態に復帰する（図３ＢのステップＳ００２参照）。処理装置２１は、演算回路２１ａにおいて、センサ素子７１０の検出信号である信号Ｓｅ１と、レジスタ２２に保持されるパラメータ、あるいは記憶装置２１ｃに保持されるパラメータを用いた演算を行い、データＰｓ１を生成する（図３ＢのステップＳ００３参照）。データＰｓ１は情報処理装置７９９に随時、送信される。ここで、ある時間間隔で信号Ｓｅ１を複数回取得し、取得した複数のデータを用いて平均値を算出してもよい。その際に、複数のデータを記憶装置２１ｃに格納した後、格納されたデータを読みだして算出を行うことができる。
【0133】
情報処理装置７９９は随時送信されるデータＰｓ１を受信し、データＰｓ１を用いて、プレーヤーオブジェクトの移動距離を算出し、映像１７Ａ内のプレーヤーオブジェクトの位置、および装備を随時、更新する（ステップＳ００４参照）。
【0134】
図３Ａは、図２Ａに示す映像１７Ａに対して操作装置７００により指示を与え、プレーヤーオブジェクト２３Ａを移動させた映像を示す。また、図３Ａにおいては、プレーヤーオブジェクト２３Ａは装備２４Ａを装着している。装備２４Ａは例えば、装備一覧２５Ａから所望の一つまたは複数を選択することができる。図３Ａの映像１７Ａの下部には、装備一覧２５Ａが示されている。装備一覧として例えば、武器、防具、ゲーム内において所望の効果を発揮するアイテム、等が挙げられる。装備２４Ａは例えば、入力部３０１あるいは入力部３０１ｂを用いて指令を与えて、装着させればよい。具体的には例えば、入力部３０１ｂにハードウェアボタン、音声入力装置、等のセンサ素子を設け、指令を与えることができる。プレーヤーオブジェクト２３Ａが装着する装備２４Ａの情報はデータとして、記憶装置２１ｃに格納されることが好ましい。
【0135】
使用者は、ゲームを中断する場合には、操作装置７００を用いた指示入力を中断する（図３（Ｂ）のステップＳ００５参照）。指示入力を中断すると、操作装置７００の入力部３０１および入力部３０１ｂのそれぞれにおいて、センサ素子による検出が行われなくなる。あるいは、検出される信号のレベルが低くなる。このとき、判定回路７１２は所望の信号が検出されないと判断し信号ＩＮＴを処理装置２１に与えない。
【0136】
処理装置２１には信号ＩＮＴおよび信号ＩＮＴ２が与えられないため、処理装置２１は休止状態に移行する（図３ＢのステップＳ００６参照）。より具体的には、処理装置２１が有する演算回路２１ａ、記憶装置２１ｃ等への電源の供給を遮断し、操作装置７００の消費電力を低減する。
【0137】
使用者がゲームを再開する場合には、使用者は再び操作装置７００を用いて指示を入力する。判定回路７１２は信号ＩＮＴを処理装置２１に与える。あるいは判定回路７１２ｂが信号ＩＮＴ２を処理装置２１に与える。処理装置２１は休止状態から通常状態へ復帰する。
【0138】
本発明の一態様の処理装置は、演算回路２１ａのレジスタ２２において、電源の復旧に伴いすみやかに回路ＢＫＣ１から回路ＭｅｍＣ１へのデータの読み込みを行い、演算を再開することができる。よって、休止状態から通常状態への復帰に要する時間を短縮することができ、使用者がゲームを再開する際の起動時間を極めて短くすることができる。また、演算回路２１ａのレジスタ２２や、記憶装置２１ｃにゲームを中断した際のパラメータを記憶しておき、ゲームの再開に伴って情報処理装置７９９へ送信することにより、ゲームの再開のための情報処理装置７９９の処理量を低減できる場合がある。
【0139】
複数の操作装置７００が情報処理装置７９９と通信してもよい。図４Ａに示す例は、２つの操作装置７００（以下、操作装置７００（１）および操作装置７００（２））が情報処理装置７９９と通信する例を示す。操作装置７００（１）から情報処理装置７９９に与えられるデータＰｓ１およびデータＣｈ１をそれぞれデータＰｓ１（１）およびデータＣｈ１（１）と表す。操作装置７００（２）から情報処理装置７９９に与えられるデータＰｓ１およびデータＣｈ１をそれぞれデータＰｓ１（２）およびデータＣｈ１（２）と表す。データＣｈ（１）には操作装置７００（１）の固有ＩＤが、データＣｈ（２）には操作装置７００（２）の固有ＩＤが、それぞれ含まれていてもよい。
【0140】
図４Ｂには、映像１７Ａにおいて、データＰｓ１（１）およびデータＣｈ１（１）に基づき配置されるプレーヤーオブジェクト２３Ａ（以下、プレーヤーオブジェクト２３Ａ（１）と表す）と、データＰｓ１（２）およびデータＣｈ１（２）に基づき配置されるプレーヤーオブジェクト２３Ａ（以下、プレーヤーオブジェクト２３Ａ（２）と表す）を示す。
【0141】
＜処理装置の構成例１＞
以下に、パワーゲーティングが可能な処理装置、およびその電源管理機構等について説明する。
以下に、パワーゲーティングが可能な処理装置、およびその電源管理機構等について説明する。
【0142】
図５を参照して、半導体装置、およびその電源管理を説明する。図５Ａに示す半導体装置は、電源回路１０、および処理装置（ＰＵ：Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０を有する。ＰＵ２０は命令を実行する機能を有する回路である。ＰＵ２０は、１つのチップに集積された複数の機能回路を有する。ＰＵ２０は、プロセッサコア３０、電源管理装置（ＰＭＵ）６０、クロック制御回路６５、パワースイッチ（ＰＳＷ）７０、並びに、端子８０乃至端子８３を有する。図５Ａには、電源回路１０が、ＰＵ２０と異なるチップに設けられている例を示している。端子８０は、電源回路１０から電源電位ＭＶＤＤが入力される端子である。端子８１は、外部から基準クロック信号ＣＬＫＭが入力される端子である。端子８２は、外部から信号ＩＮＴが入力される端子である。信号ＩＮＴは割り込み処理を要求する割り込み信号である。信号ＩＮＴは、ＰＵ２０およびＰＭＵ６０に入力される。端子８３は、ＰＭＵ６０で生成された制御信号が出力される端子であり、電源回路１０と電気的に接続されている。
【0143】
本発明の一態様の半導体装置において、処理装置が演算回路等で扱えるビット数は例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【0144】
＜プロセッサコア３０、記憶回路３１＞
プロセッサコア３０は、命令を処理することができる機能を有する回路であり、演算処理回路と呼ぶことが可能である。記憶回路３１、および複数の組み合わせ回路３２等を有しており、これらにより、各種の機能回路が構成されている。例えば、記憶回路３１は、レジスタに含まれる。
プロセッサコア３０は、命令を処理することができる機能を有する回路であり、演算処理回路と呼ぶことが可能である。記憶回路３１、および複数の組み合わせ回路３２等を有しており、これらにより、各種の機能回路が構成されている。例えば、記憶回路３１は、レジスタに含まれる。
【0145】
図５Ｂに示すように、記憶回路３１は、回路ＭｅｍＣ１および回路ＢＫＣ１を有する。回路ＭｅｍＣ１は、プロセッサコア３０が生成したデータを保持する機能を有し、例えば、フリップフロップ回路（ＦＦ）、ラッチ回路等で構成することができる。回路ＢＫＣ１は、回路ＭｅｍＣ１のバックアップ回路として機能することができ、電源が遮断されていても、またはクロック信号が遮断されていても長期間データを保持することが可能な回路である。このような記憶回路３１を有することで、プロセッサコア３０のパワーゲーティングを行うことが可能となる。電源を遮断する前に、記憶回路３１において、回路ＭｅｍＣ１のデータを回路ＢＫＣ１に退避しておくことで、電源遮断時のプロセッサコア３０の状態を保持することができるからである。電源供給が再開されると、回路ＢＫＣ１で保持されているデータが回路ＭｅｍＣ１に書き込まれるので、プロセッサコア３０を電源遮断時の状態に復帰させることができる。よって、電源供給の再開後、ＰＵ２０は直ちに通常処理動作を行うことができる。
【0146】
回路ＢＫＣ１は、１のトランジスタ（ＭＷ１）および１の容量素子（ＣＢ１）を有する保持回路を少なくとも有する。図５Ｂに示す保持回路は、標準的なＤＲＡＭ（ダイナミックランダムアクセスメモリ）の１Ｔ１Ｃ（１トランジスタ１容量素子）型メモリセルと同様な回路構成を有しており、書き込み、読み出し動作も同様に行うことができる。トランジスタＭＷ１の導通状態を制御することで、容量素子ＣＢ１の充電、放電が制御される。トランジスタＭＷ１をオフ状態とすることで、ノードＦＮ１は電気的に浮遊状態となる。トランジスタＭＷ１のオフ状態におけるドレイン電流（オフ電流）を極めて小さくすることで、ノードＦＮ１の電位の変動を抑えることができるため、回路ＢＫＣ１のデータ保持時間を長くすることができる。回路ＢＫＣ１のデータ保持時間は、トランジスタＭＷ１のリーク電流や、容量素子ＣＢ１の静電容量等で決まる。トランジスタＭＷ１をオフ電流が極めて小さなトランジスタとすることで、ＰＵ２０が稼働している期間は、回路ＢＫＣ１をリフレッシュする必要がない。よって、回路ＢＫＣ１を不揮発性記憶回路として用いることが可能となる。
【0147】
トランジスタＭＷ１としてチャネルが形成される半導体層に金属酸化物の一種である酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）を含むトランジスタ（「ＯＳトランジスタ」または「ＯＳ－ＦＥＴ」ともいう。）を用いることが好ましい。酸化物半導体はバンドギャップが２ｅＶ以上であるため、オフ電流が著しく少ない。ＯＳトランジスタでは、ソースードレイン間電圧が１０Ｖの状態で、チャネル幅１μｍあたりの規格化されたオフ電流を１０×１０－２１Ａ（１０ゼプトＡ）以下とすることが可能である。トランジスタＭＷ１をＯＳトランジスタとすることで、ＰＵ２０が動作している期間は、回路ＢＫＣ１は実質的に不揮発性記憶回路として機能させることができる。実施の形態２でＯＳトランジスタについて説明する。
【0148】
チャネルが形成される半導体層に用いる酸化物半導体膜は単層の酸化物半導体膜で形成してもよいし、積層の酸化物半導体膜で形成してもよい。チャネルが形成される半導体層を構成する酸化物半導体は、少なくともＩｎ、Ｇａ、ＳｎおよびＺｎのうちの１種以上の元素を含有する酸化物であることが好ましい。このような酸化物としては、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ酸化物や、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｚｎ酸化物、Ｓｎ－Ｇａ－Ｚｎ酸化物、Ａｌ－Ｇａ－Ｚｎ酸化物、Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｓｎ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、Ｚｎ－Ｍｇ酸化物、Ｓｎ－Ｍｇ酸化物、Ｉｎ－Ｍｇ酸化物や、Ｉｎ－Ｇａ酸化物、Ｉｎ酸化物、Ｓｎ酸化物、Ｚｎ酸化物等を用いることができる。
【0149】
回路ＢＫＣ１は、電圧によってデータの書き込みを行うため、電流により書き込みを行うＭＲＡＭ（磁気抵抗ＲＡＭ）よりも書き込み電力を抑えることができる。また、ノードＦＮ１の負荷容量でデータを保持しているため、フラッシュメモリのようなデータの書き換え回数の制限がない。
【0150】
回路ＢＫＣ１において、データの書き込みに要するエネルギーは、容量素子ＣＢ１への電荷の充放電に伴うエネルギーに相当する。一方、ＭＲＡＭなどの２端子の記憶素子を用いた記憶回路では、データの書き込みに要するエネルギーは、当該記憶素子に電流が流れる際に消費されるエネルギーに相当する。ＭＲＡＭではデータの書き込み期間中に電流が流れ続けるため、データの書き込みに要するエネルギーが高くなる。このようなＭＲＡＭと比較して、回路ＢＫＣ１は、データの書き込みで消費されるエネルギーを小さくすることができる。したがって、バックアップ回路をＭＲＡＭで構成した記憶回路と比較して、記憶回路３１は、消費されるエネルギーを低減できるボルテージスケーリングおよびパワーゲーティングを行うことが可能な機会が多くなるため、ＰＵ２０の消費電力を低減することができる。
【0151】
＜電源管理＞
ＰＭＵ６０は、パワーゲーティング動作、クロックゲーティング動作、およびボルテージスケーリング動作等を制御する機能を有する。より具体的には、ＰＭＵ６０は、電源回路１０を制御することができる機能、記憶回路３１を制御することができる機能、クロック制御回路６５を制御することができる機能、およびＰＳＷ７０を制御することができる機能を有する。そのため、ＰＭＵ６０は、これら回路（電源回路１０、記憶回路３１、クロック制御回路６５、ＰＳＷ７０）を制御する制御信号を生成する機能を有する。ＰＭＵ６０は回路６１を有する。回路６１は、時間を計測することができる機能を有する。ＰＭＵ６０は、回路６１で得られる時間に関するデータをもとに、電源管理を行うことができる機能を有する。
ＰＭＵ６０は、パワーゲーティング動作、クロックゲーティング動作、およびボルテージスケーリング動作等を制御する機能を有する。より具体的には、ＰＭＵ６０は、電源回路１０を制御することができる機能、記憶回路３１を制御することができる機能、クロック制御回路６５を制御することができる機能、およびＰＳＷ７０を制御することができる機能を有する。そのため、ＰＭＵ６０は、これら回路（電源回路１０、記憶回路３１、クロック制御回路６５、ＰＳＷ７０）を制御する制御信号を生成する機能を有する。ＰＭＵ６０は回路６１を有する。回路６１は、時間を計測することができる機能を有する。ＰＭＵ６０は、回路６１で得られる時間に関するデータをもとに、電源管理を行うことができる機能を有する。
【0152】
ＰＳＷ７０は、ＰＭＵ６０の制御信号に従い、ＰＵ２０への電源電位ＭＶＤＤの供給を制御することができる機能を有する。ここでは、ＰＳＷ７０を介してＰＵ２０に供給される電源電位を電源電位ＶＤＤと呼ぶこととする。プロセッサコア３０は複数の電源ドメインを有していてもよい。この場合、ＰＳＷ７０により、複数の電源ドメインへの電源供給を独立に制御できるようにすればよい。また、プロセッサコア３０は、パワーゲーティングを行う必要のない電源ドメインを有していてもよい。この場合、この電源ドメインにＰＳＷ７０を介さずに電源電位を供給してもよい。
【0153】
クロック制御回路６５は、基準クロック信号ＣＬＫＭが入力され、ゲーテッドクロック信号を生成し、出力する機能を有する。クロック制御回路６５は、ＰＭＵ６０の制御信号に従い、プロセッサコア３０へのクロック信号を遮断することができる機能を有している。電源回路１０は、ＰＭＵ６０の制御信号に従い、電源電位ＶＤＤの電位の大きさを変更できる機能を有する。
【0154】
プロセッサコア３０からＰＭＵ６０に出力される信号ＳＬＰは、プロセッサコア３０を休止状態に移行するトリガーとなる信号である。ＰＭＵ６０は、信号ＳＬＰが入力されると、休止状態に移行するための制御信号を生成し、制御対象の機能回路に出力する。電源回路１０は、ＰＭＵ６０の制御信号に基づいて、電源電位ＭＶＤＤを通常動作時よりも低くする。休止状態が一定時間経過すると、ＰＭＵ６０は、ＰＳＷ７０を制御して、プロセッサコア３０への電源供給を遮断する。プロセッサコア３０が通常状態から休止状態に移行すると、ＰＭＵ６０は、プロセッサコア３０の電源電位ＶＤＤを下げるボルテージスケーリング動作を行う。休止状態の期間が設定された時間を超えると、プロセッサコア３０の消費電力をさらに低減するため、プロセッサコア３０への電源電位ＶＤＤの供給を停止するパワーゲーティング動作を行う。以下、図６、図７を参照して、図５に示す半導体装置の電源管理について説明する。
【0155】
図６は、電源線の電位の変化を模式的に表している。電源線３５は、ＰＳＷ７０を介して電源電位ＶＤＤが供給される配線である。図の横軸は通常状態から休止状態になった経過時間（ｔｉｍｅ）であり、ｔ０、ｔ１等は時間を表している。図６Ａは、休止状態でパワーゲーティングのみを実行した例であり、図６Ｂは、休止状態でボルテージスケーリングのみを実行した例である。図６Ｃ、図６Ｄは、ボルテージスケーリングとパワーゲーティングとを実行する例である。通常状態では、電源回路１０から供給される電源電位ＭＶＤＤの大きさはＶＨ１であるとする。
【0156】
また、以下では、ＰＵ２０の電源モードを、電源オン（ｐｏｗｅｒ ｏｎ）モード、電源オフ（ｐｏｗｅｒ ｏｆｆ）モード、低電源（ｌｏｗ ｐｏｗｅｒ）モードの３つのモードに区別する。電源オンモードとは、通常処理が可能な電源電位ＶＤＤをＰＵ２０に供給するモードである。電源オフモードとは、ＰＳＷ７０によりＶＤＤの供給を停止するモードである。低電源モードは、電源オンモードよりも低い電源電位ＶＤＤを供給するモードである。
【0157】
図６Ａの例を説明する。時間ｔ０で、プロセッサコア３０において休止状態に移行する処理が開始される。例えば、記憶回路３１のバックアップが行われる。ＰＭＵ６０はＰＳＷ７０を制御し、時間ｔ１でプロセッサコア３０への電源供給を遮断する。電源線３５は自然放電して、その電位は０Ｖまで低下する。これにより、休止状態でのプロセッサコア３０のリーク電流を大幅に低下することができるので、休止状態での消費電力（以下、待機電力と呼ぶ場合がある。）を削減することができる。外部からの割り込み要求等により通常状態に復帰する場合は、ＰＭＵ６０はＰＳＷ７０を制御し、ＶＤＤの供給を再開させる。ここでは、時間ｔ４で、ＶＤＤの供給が再開されている。電源線３５の電位は上昇し、時間ｔ６でＶＨ１になる。
【0158】
図６Ｂの例の場合は、ボルテージスケーリングを行うため、時間ｔ１で、ＰＭＵ６０が電源回路１０を制御し、電源電位ＭＶＤＤの電位をＶＨ２に低下している。電源線３５の電位はやがてＶＨ２になる。時間ｔ４で、電源電位ＭＶＤＤがＶＨ２からＶＨ１に戻ると、電源線３５の電位は上昇し、時間ｔ５でＶＨ１になる。
【0159】
図６Ａの例の場合、休止状態から通常状態に復帰するのにかかる時間（オーバーヘッド時間）は、電源線３５の電位が０ＶからＶＨ１に上昇するのにかかる時間であり、また、復帰に要するエネルギーオーバヘッドは、電源線３５の負荷容量を０ＶからＶＨ１に充電するのに必要なエネルギーである。電源オフモードの期間（ｔ１－ｔ４）が十分に長ければ、ＰＵ２０の待機電力の削減には、パワーゲーティングが有効である。他方、期間（ｔ１－ｔ４）が短いと、電源が遮断されることで削減できる電力よりも、通常状態に復帰するのに要する電力の方が大きくなり、パワーゲーティングの効果を得ることができない。
【0160】
図６Ｂに示すボルテージスケーリングの例では、休止状態では電源線３５の電位はＶＨ２であるため、図６Ａのパワーゲーティングの例よりも待機電力の削減量は少ない。他方、図６Ｂの例では、電源線３５の電位の変動が小さいため、図６Ａの例よりも通常状態に復帰するのにかかる時間は短く、かつ復帰に要するエネルギーが少ない。そこで、図５に示す半導体装置では、ＰＵ２０の待機電力の削減をより効率よく行うため、パワーゲーティングとボルテージスケーリングとを組み合わせた電源管理を可能とする。図６Ｃ、および図６Ｄに電源管理の例を示す。
【0161】
図６Ｃに示すように、まず、休止状態ではボルテージスケーリング動作が行われ、電源オンモードから低電源モードに移行する。図６Ｂと同様に、時間ｔ１で、ＰＭＵ６０が電源回路１０を制御し、電源電位ＭＶＤＤをＶＨ２に低下させるため、電源線３５の電位はやがてＶＨ２になる。低電源モードに移行してから一定期間（ｔ１－ｔ３）経過後、ＰＭＵ６０はＰＳＷ７０を制御し、電源オフモードとする。期間（ｔ３－ｔ４）は、ＰＵ２０にＶＨ２を供給しているよりも、通常状態に復帰するのに消費される電力を含んでもパワーゲーティングによってＰＵ２０の電源を遮断した方が電力を削減することが可能な期間である。
【0162】
例えば、電位ＶＨ２は、記憶回路３１の回路ＭｅｍＣ１でデータを保持することができる大きさの電源電位であり、電位ＶＨ３は、回路ＭｅｍＣ１のデータが失われてしまう電位であるとする。図５ＡのＰＵ２０では、回路ＢＫＣ１は、電源の供給が停止されている期間でもデータを保持することが可能な回路である。期間（ｔ０－ｔ１）で、記憶回路３１のデータを回路ＢＫＣ１に退避しておくことで、低電源モードにおいて、回路ＭｅｍＣ１のデータが失われてしまう電位ＶＨ３までＶＤＤを低下させることが可能である。これにより、ＰＵ２０の待機電力をさらに削減することができる。
【0163】
ＰＭＵ６０は、割り込み要求等に基づいて、ＰＵ２０を通常状態に復帰させることができる機能を有する。ＰＭＵ６０は、電源回路１０を制御しＭＶＤＤの大きさをＶＨ１に昇圧し、また、ＰＳＷ７０を制御しＰＵ２０のＶＤＤの供給を再開する。時間ｔ４以降は電源オンモードである。時間ｔ６で電源線３５の電位が安定することで、時間ｔ６以降に、ＰＵ２０は通常動作が可能となる。
【0164】
図６Ｄには、時間ｔ３よりも前に通常動作に復帰させる割り込み要求がある例を示す。時間ｔ２以降は、電源オンモードである。時間ｔ２で、ＰＭＵ６０は、電源回路１０を制御しＭＶＤＤの大きさを電源オンモードの電位ＶＨ１に変更する。時間ｔ３で、電源線３５の電位はＶＨ１まで上昇する。
【0165】
図６Ｃおよび図６Ｄに示すように、休止状態において、電源線３５の電位をＶＨ１に戻すのに要する時間は、電源オフモードから電源オンモードに復帰させる方が、低電源モードから電源オンモードに復帰させるより長い。そのため、ＰＭＵ６０は、電源モードに応じて、プロセッサコア３０を休止状態から通常状態に復帰させる動作のタイミングを調節できる機能を有している。これにより、プロセッサコア３０を最短時間で休止状態から通常状態に復帰させることが可能になる。
【0166】
また、休止状態において、低電源モードから電源オフモードへの移行は、ＰＭＵ６０に設けられている回路６１で時間を計測することで可能となる。ＰＭＵ６０は、ＰＵ２０から信号ＳＬＰが入力されると、回路６１で時間の計測を開始する。低電源モードにしてから所定の時間が経過すると、ＰＭＵ６０は、電源オフモードに移行する。ＰＭＵ６０の制御信号によりＰＳＷ７０はオフとなり、ＶＤＤの供給を遮断する。このように、回路６１の計測データに基づく割り込み要求により、低電源モードから電源オフモードへ移行することが可能である。以下、図７を参照して、ＰＭＵ６０の電源管理動作例を説明する。
【0167】
開始段階では、ＰＵ２０が通常動作を行っている。電源モードは電源オンモードであり、また、ＰＭＵ６０はアイドル状態（ステップＳ１０）である。ＰＭＵ６０は信号ＳＬＰが入力されるまでアイドル状態であり、信号ＳＬＰの入力をトリガーに退避シークエンスを実行する（ステップＳ１１）。図７の退避シークエンスの例では、まず、ＰＭＵ６０は、クロック制御回路６５に制御信号を出力し、クロック信号の出力を停止させる（ステップＳ１２）。次に、データの退避を行わせるための制御信号を記憶回路３１に出力する（ステップＳ１３）。記憶回路３１では、ＰＭＵ６０の制御信号に従い、回路ＭｅｍＣ１で保持しているデータを回路ＢＫＣ１に退避する。最後に、ＰＭＵ６０は、電源回路１０を制御し、ＭＶＤＤを低下させる。これらの動作により、電源モードは低電源モードに移行する（ステップＳ１４）。信号ＳＬＰが入力されると、ＰＭＵ６０は内蔵している回路６１を制御し、低電源モードの時間Ｔａを計測する（ステップＳ１５）。回路６１を動作させるタイミングは、退避シークエンスを実行している間であれば任意であり、例えば、信号ＳＬＰが入力された時、クロック制御回路６５に制御信号を出力する時、データ退避を開始する時、データ退避を終了した時、電源回路１０に制御信号を出力する時などが挙げられる。
【0168】
退避シークエンスの実行後、ＰＭＵ６０はアイドル状態となり（ステップＳ１６）、信号ＩＮＴの入力の監視、クロック制御回路６５の測定時間Ｔａを監視する。信号ＩＮＴが入力されると復帰シークエンスに移行する（ステップＳ１７）。時間Ｔａが設定した時間Ｔｖｓを超えているか否を判定している（ステップＳ１８）。ＰＭＵ６０は、時間Ｔａが時間Ｔｖｓを超えていると、電源モードを電源オフモードに移行させる制御を行い（ステップＳ１９）、超えていなければアイドル状態が維持される（ステップＳ１６）。時間Ｔｖｓは、低電源モードであるよりも電源オフモードにした方が、プロセッサコア３０の待機電力を削減できるような時間にすればよい。
【0169】
ステップＳ１９では、ＰＭＵ６０はＰＳＷ７０にプロセッサコア３０への電源供給を遮断させる制御信号を出力する。電源オフモードにした後は、再びＰＭＵ６０は、アイドル状態となり（ステップＳ２０）、信号ＩＮＴの入力を監視する（ステップＳ２１）。信号ＩＮＴが入力されると、ＰＭＵ６０は復帰シークエンスを実行する。
【0170】
復帰シークエンスでは、まず、ＰＭＵ６０は電源オフモードから電源オンモードに移行させる（ステップＳ２２）。ＰＭＵ６０は電源回路１０を制御し、通常動作の電源電位を出力させる。かつ、ＰＭＵ６０はＰＳＷ７０を制御し、プロセッサコア３０へのＶＤＤの供給を再開させる。次に、記憶回路３１に制御信号を出力し、記憶回路３１のデータを復帰させる（ステップＳ２３）。記憶回路３１は、ＰＭＵ６０の制御信号に従い、回路ＢＫＣ１で保持されているデータを回路ＭｅｍＣ１に書き戻す。ＰＭＵ６０は、クロック信号を出力させる制御信号をクロック制御回路６５に出力する（ステップＳ２４）。クロック制御回路６５はＰＭＵ６０の制御信号に従い、クロック信号の出力を再開する。
【0171】
ステップＳ１７の判定処理から復帰シークエンスを実行する場合は、低電源モードから電源オンモードに復帰することとなり、ステップＳ２１の判定処理から復帰シークエンスを実行する場合よりも、電源線３５の電位を速く安定させることができる。そのため、ＰＭＵ６０では、ステップＳ１７から復帰シークエンスに移行する場合は、ステップＳ２１から復帰シークエンスに移行する場合よりも、ステップＳ２３を実行するタイミングを早くしている。これにより、プロセッサコア３０を休止状態から通常状態へ復帰させる時間を短くすることができる。
【0172】
以上述べたように、図５に示す半導体装置の電源管理では、ＰＵ２０が休止状態になると、まず、ボルテージスケーリング動作により、プロセッサコア３０へ供給する電源電位を低くすることでリーク電流を削減しつつ、休止状態から通常状態へ復帰する処理の時間およびエネルギーのオーバーヘッドを抑えている。休止状態が一定期間続くと、パワーゲーティング動作を行い、プロセッサコア３０のリーク電流を可能な限り抑えるようにしている。これにより、ＰＵ２０の処理能力を低下させずに、ＰＵ２０の休止状態での消費電力を削減することが可能になる。
【0173】
＜＜処理装置の構成例２＞＞
図８Ａに、図５Ａの処理装置の変形例を示す。図８Ａに示す処理装置（ＰＵ）２１は、ＰＵ２０にキャッシュ４０、およびパワースイッチ（ＰＳＷ）７１を追加したものである。キャッシュ４０は、ＰＵ２０と同様にパワーゲーティングおよびボルテージスケーリングが可能とされており、ＰＵ２１の電源モードと連動してキャッシュ４０の電源モードも変化する。ＰＳＷ７１は、キャッシュ４０への電源電位ＭＶＤＤの供給を制御する回路であり、ＰＭＵ６０により制御される。ここでは、ＰＳＷ７１を介してキャッシュ４０に入力される電源電位をＶＤＤ＿ＭＥＭとしている。キャッシュ４０には、プロセッサコア３０と同様にＰＭＵ６０からの制御信号、およびクロック制御回路６５からゲーテッドクロック信号が入力される。
図８Ａに、図５Ａの処理装置の変形例を示す。図８Ａに示す処理装置（ＰＵ）２１は、ＰＵ２０にキャッシュ４０、およびパワースイッチ（ＰＳＷ）７１を追加したものである。キャッシュ４０は、ＰＵ２０と同様にパワーゲーティングおよびボルテージスケーリングが可能とされており、ＰＵ２１の電源モードと連動してキャッシュ４０の電源モードも変化する。ＰＳＷ７１は、キャッシュ４０への電源電位ＭＶＤＤの供給を制御する回路であり、ＰＭＵ６０により制御される。ここでは、ＰＳＷ７１を介してキャッシュ４０に入力される電源電位をＶＤＤ＿ＭＥＭとしている。キャッシュ４０には、プロセッサコア３０と同様にＰＭＵ６０からの制御信号、およびクロック制御回路６５からゲーテッドクロック信号が入力される。
【0174】
＜キャッシュ４０＞
キャッシュ４０は、使用頻度の高いデータを一時的に記憶しておく機能を有する記憶装置である。キャッシュ４０は、メモリアレイ４１、周辺回路４２、および制御回路４３を有する。メモリアレイ４１は、複数のメモリセル４５を有する。制御回路４３は、プロセッサコア３０の要求に従って、キャッシュ４０の動作を制御する。例えば、メモリアレイ４１の書き込み動作、読み出し動作を制御する。周辺回路４２は、制御回路４３からの制御信号に従い、メモリアレイ４１を駆動する信号を生成する機能を有する。メモリアレイ４１は、データを保持するメモリセル４５を有する。
キャッシュ４０は、使用頻度の高いデータを一時的に記憶しておく機能を有する記憶装置である。キャッシュ４０は、メモリアレイ４１、周辺回路４２、および制御回路４３を有する。メモリアレイ４１は、複数のメモリセル４５を有する。制御回路４３は、プロセッサコア３０の要求に従って、キャッシュ４０の動作を制御する。例えば、メモリアレイ４１の書き込み動作、読み出し動作を制御する。周辺回路４２は、制御回路４３からの制御信号に従い、メモリアレイ４１を駆動する信号を生成する機能を有する。メモリアレイ４１は、データを保持するメモリセル４５を有する。
【0175】
図８Ｂに示すように、メモリセル４５は、回路ＭｅｍＣ２および回路ＢＫＣ２を有する。回路ＭｅｍＣ２は、通常動作においてアクセス対象となるメモリセルである。例えば、ＳＲＡＭ（スタティックランダムアクセスメモリ）のメモリセルを適用すればよい。回路ＢＫＣ２は、回路ＭｅｍＣ２のバックアップ回路として機能することができ、電源が遮断されていても、またはクロック信号が遮断されていても長期間データを保持することが可能な回路である。このようなメモリセル４５を設けることで、キャッシュ４０のパワーゲーティングを行うことが可能となる。電源を遮断する前に、メモリセル４５において、回路ＭｅｍＣ２のデータをＢＫＣ２に退避する。電源供給を再開した後、回路ＢＫＣ２で保持されているデータを回路ＭｅｍＣ２に書き戻すことで、ＰＵ２１を電源遮断前の状態に高速に復帰させることが可能である。
【0176】
メモリセル４５の回路ＢＫＣ２も図５Ｂの回路ＢＫＣ１と同様に、１のトランジスタ（ＭＷ２）および１の容量素子（ＣＢ２）を有する保持回路を少なくとも有する。つまり、回路ＢＫＣ２も標準的なＤＲＡＭの１Ｔ１Ｃ型メモリセルと同様な構成の保持回路を有する。トランジスタＭＷ２はオフ電流が極めて低いものである。トランジスタＭＷ２には、トランジスタＭＷ１と同様に、ＯＳトランジスタを適用すればよい。このような構成により、回路ＢＫＣ２も、電気的に浮遊状態であるノードＦＮ２の電位の変動を抑えることができるため、回路ＢＫＣ２は長期間データを保持することが可能である。回路ＢＫＣ２のデータ保持時間は、トランジスタＭＷ２のリーク電流や、容量素子ＣＢ２の静電容量等で決まる。トランジスタＭＷ２をオフ電流が極めて小さなトランジスタとすることで、回路ＢＫＣ２を、リフレッシュ動作が不要な不揮発性記憶回路として用いることが可能となる。
【0177】
図８Ａに示すＰＵ２１においても、ＰＵ２０と同様に、ＰＭＵ６０が電源管理を行う。（図７参照）。図７に示すステップＳ１３では、記憶回路３１およびキャッシュ４０のデータの退避動作が行われる。ステップＳ１９では、ＰＳＷ７０およびＰＳＷ７１を制御し、プロセッサコア３０およびキャッシュ４０への電源供給を停止する。ステップＳ２２では、ＰＳＷ７０およびＰＳＷ７１を制御し、プロセッサコア３０およびキャッシュ４０への電源供給を再開する。ステップＳ２３では、記憶回路３１およびキャッシュ４０のデータの復帰動作が行われる。
【0178】
そのため、図８に示す半導体装置も、図５に示す半導体装置と同様に、ボルテージスケーリングとパワーゲーティングとを組み合わせた電源管理が行われることで、ＰＵ２１の処理能力を低下させずに、ＰＵ２１の休止状態での電力を削減することが可能である。
【0179】
＜＜プロセッサコアの構成例＞＞
図９にプロセッサコアの構成例を示す。図９に示すプロセッサコア１３０は、制御装置１３１、プログラムカウンタ１３２、パイプラインレジスタ１３３、パイプラインレジスタ１３４、レジスタファイル１３５、算術論理演算装置（ＡＬＵ）１３６、およびデータバス１３７を有する。プロセッサコア１３０とＰＭＵやキャッシュ等の周辺回路とのデータのやり取りは、データバス１３７を介して行われる。
図９にプロセッサコアの構成例を示す。図９に示すプロセッサコア１３０は、制御装置１３１、プログラムカウンタ１３２、パイプラインレジスタ１３３、パイプラインレジスタ１３４、レジスタファイル１３５、算術論理演算装置（ＡＬＵ）１３６、およびデータバス１３７を有する。プロセッサコア１３０とＰＭＵやキャッシュ等の周辺回路とのデータのやり取りは、データバス１３７を介して行われる。
【0180】
制御装置１３１は、プログラムカウンタ１３２、パイプラインレジスタ１３３、パイプラインレジスタ１３４、レジスタファイル１３５、ＡＬＵ１３６、データバス１３７の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。ＡＬＵ１３６は、四則演算、論理演算などの各種演算処理を行う機能を有する。プログラムカウンタ１３２は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。
【0181】
パイプラインレジスタ１３３は、命令データを一時的に記憶する機能を有するレジスタである。レジスタファイル１３５は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ１３６の演算処理の結果得られたデータ、などを記憶することができる。パイプラインレジスタ１３４は、ＡＬＵ１３６の演算処理に利用するデータ、またはＡＬＵ１３６の演算処理により得られたデータなどを一時的に記憶する機能を有するレジスタである。
【0182】
図５Ｂの記憶回路３１は、プロセッサコア１３０に含まれているレジスタに用いられている。
【0183】
【0184】
回路ＭｅｍＣ１に標準的なフリップフロップ回路（ＦＦ）を適用することが可能であり、例えば、マスタースレーブ型のＦＦを適用することができる。そのような構成例を図１０に示す。ＦＦ１１０は、トランスミッションゲート（ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４、ＴＧ５）、インバータ回路（ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４）、およびＮＡＮＤ回路（ＮＡＮＤ１、ＮＡＮＤ２）を有する。信号ＲＥＳＥＴおよび信号ＯＳＲは、ＰＭＵ６０から出力される制御信号である。ＴＧ５には、信号ＯＳＲとその反転信号が入力される。ＴＧ１－ＴＧ４は、クロック信号ＣＬＫとその反転信号が入力される。ＴＧ１とＩＮＶ１の代わりに１つのクロックドインバータ回路を設けてもよい。ＴＧ２とＮＡＮＤ２との代わりに、１つのクロックドＮＡＮＤ回路を設けてもよい。ＴＧ３とＩＮＶ３との代わりに、クロックドインバータ回路を設けてもよい。ＴＧ５は、ＮＡＮＤ１の出力ノードとノードＮＲ１との間の導通状態を制御するスイッチとして機能する。ノードＮＢ１は、回路ＢＫＣ１０の入力ノードと電気的に接続され、ノードＮＲ１は回路ＢＫＣ１０の出力ノードと電気的に接続されている。
【0185】
図１０に示す回路ＢＫＣ１０は、ＦＦ１１０のバックアップ回路として機能する。回路ＢＫＣ１０は、回路ＲＴＣ１０、および回路ＰＣＣ１０を有する。回路ＢＫＣ１０に入力される信号（ＯＳＧ、ＯＳＣ、ＯＳＲ）は、ＰＭＵ６０から出力される制御信号である。電源電位ＶＳＳは、低電源電位であり、例えば接地電位（ＧＮＤ）や０Ｖとすればよい。ＦＦ１１０にも、ＢＫＣ１と同様に電源電位ＶＳＳ、電源電位ＶＤＤが入力されている。記憶回路１００において、ＶＤＤの供給はＰＭＵ６０により管理されている。
【0186】
回路ＲＴＣ１０は、トランジスタＭＷ１、トランジスタＭＡ１、およびトランジスタＭＲ１、ノードＦＮ１、ノードＮＫ１を有する。回路ＲＴＣ１０はデータを保持する機能を有し、ここでは、３Ｔ型のゲインセル構造の記憶回路で構成している。トランジスタＭＷ１は書き込みトランジスタであり、ＯＳトランジスタである。トランジスタＭＲ１は読み出しトランジスタであり、トランジスタＭＡ１は、増幅トランジスタでありかつ読み出しトランジスタである。ノードＦＮ１でデータが保持される。ノードＮＫ１はデータの入力ノードである。ノードＮＲ１は、回路ＲＴＣ１０のデータの出力ノードである。
【0187】
図１０には、回路ＢＫＣ１０が、退避動作でＦＦ１１０のスレーブ側ラッチ回路のデータを読み出し、かつ、復帰動作で保持しているデータをマスタ側のラッチ回路に書き戻す構成例を示す。退避するデータはマスタ側のラッチ回路のデータでもよい。また、スレーブ側のラッチ回路にデータを復帰してもよい。この場合、スレーブ側のラッチ回路にＴＧ５を設ければよい。
【0188】
また、回路ＲＴＣ１０のトランジスタＭＲ１およびトランジスタＭＡ１は、ｎ型でもｐ型でもよく、トランジスタＭＲ１およびトランジスタＭＡ１の導電型によって、信号ＯＳＲの電位および、トランジスタＭＡ１に供給する電源電位のレベルを変更すればよい。また、ＦＦ１１０の論理回路を適宜設定すればよい。例えば、トランジスタＭＲ１およびトランジスタＭＡ１がｐ型トランジスタである場合は、マスタ側ラッチ回路で、ＮＡＮＤ１とＩＮＶ３とを入れ替え、スレーブ側ラッチ回路でＩＮＶ２とＮＡＮＤ２とを入れ替えればよい。また、トランジスタＭＡ１にＶＳＳに変えてＶＤＤを入力するようにすればよい。
【0189】
回路ＢＫＣ１０は、電圧によってデータの書き込みを行うため、電流により書き込みを行うＭＲＡＭよりも書き込み電力を抑えることができる。また、ノードＦＮ１の負荷容量でデータを保持しているため、フラッシュメモリのようなデータの書き換え回数の制限がない。
【0190】
回路ＲＴＣ１０において、データの書き込みに要するエネルギーは、容量素子ＣＢ１への電荷の充放電に伴うエネルギーに相当する。一方、ＭＲＡＭなどの２端子の記憶素子を用いた記憶回路では、データの書き込みに要するエネルギーは、当該記憶素子に電流が流れる際に消費されるエネルギーに相当する。よって、データの書き込み期間中に電流が流れ続けるＭＲＡＭなどを用いた場合に比べて、回路ＢＫＣ１０は、データの退避により消費されるエネルギーを小さくすることができる。そのため、バックアップ回路に回路ＢＫＣ１０を設けることで、ＭＲＡＭを設ける場合と比較して、ＢＥＴ（損益分岐点到達時間，Ｂｒｅａｋ Ｅｖｅｎ Ｔｉｍｅ）を短くすることができる。その結果、消費されるエネルギーを低減できるパワーゲーティングを行う機会が増加し、半導体装置の消費電力を低減することができる。
【0191】
回路ＰＣＣ１０は、トランジスタＭＣ１およびトランジスタＭＣ２を有する。回路ＰＣＣ１０は、ノードＦＮ１をプリチャージする機能を有する。回路ＰＣＣ１０は、設けなくてもよい。後述するように、回路ＰＣＣ１０を設けることで、回路ＢＫＣ１０のデータ退避時間を短くすることができる。
【0192】
＜記憶回路の動作例＞
図１１は、記憶回路１００の動作の一例を示すタイミングチャートであり、制御信号（信号ＳＬＰ、信号ＲＥＳＥＴ、クロック信号ＣＬＫ、信号ＯＳＧ、信号ＯＳＲ、信号ＯＳＣ）の波形、並びに、電源電位ＶＤＤ、ノードＦＮ１およびノードＮＲ１の電位の変化を示す。
図１１は、記憶回路１００の動作の一例を示すタイミングチャートであり、制御信号（信号ＳＬＰ、信号ＲＥＳＥＴ、クロック信号ＣＬＫ、信号ＯＳＧ、信号ＯＳＲ、信号ＯＳＣ）の波形、並びに、電源電位ＶＤＤ、ノードＦＮ１およびノードＮＲ１の電位の変化を示す。
【0193】
［通常動作］
「通常動作（Ｎｏｒｍａｌ ｏｐｅｒａｔｉｏｎ）」の期間について説明する。記憶回路１００には、電源電位ＶＤＤ、およびクロック信号ＣＬＫが供給されている。ＦＦ１１０が順序回路として機能している。信号ＲＥＳＥＴは高レベルが維持されるため、ＮＡＮＤ１およびＮＡＮＤ２はインバータ回路として機能する。回路ＢＫＣ１では、トランジスタＭＣ１がオフ状態であり、トランジスタＭＣ２およびトランジスタＭＷ１がオン状態であるため、ノードＦＮ１の電位は高レベルにプリチャージされている。
「通常動作（Ｎｏｒｍａｌ ｏｐｅｒａｔｉｏｎ）」の期間について説明する。記憶回路１００には、電源電位ＶＤＤ、およびクロック信号ＣＬＫが供給されている。ＦＦ１１０が順序回路として機能している。信号ＲＥＳＥＴは高レベルが維持されるため、ＮＡＮＤ１およびＮＡＮＤ２はインバータ回路として機能する。回路ＢＫＣ１では、トランジスタＭＣ１がオフ状態であり、トランジスタＭＣ２およびトランジスタＭＷ１がオン状態であるため、ノードＦＮ１の電位は高レベルにプリチャージされている。
【0194】
［データ退避］
次に、「バックアップ（Ｂａｃｋｕｐ）」の期間について説明する。まず、クロック信号ＣＬＫが停止される。これにより、ノードＮＢ１のデータの書き換えが停止される。図１１の例では、ノードＮＢ１の電位レベルは、ノードＮＲ１の電位が高レベル（”１”）であれば、低レベル（”０”）であり、低レベル（”０”）であれば高レベル（”１”）である。信号ＯＳＣが高レベルの期間に、ノードＮＢ１のデータがノードＦＮ１に退避される。具体的には、トランジスタＭＣ１およびトランジスタＭＷ１がオン状態であるため、ノードＦＮ１とノードＮＢ１が電気的に接続されている。信号ＯＳＧを低レベルにして、トランジスタＭＷ１がオフ状態にすることで、ノードＦＮ１が電気的に浮遊状態となり、回路ＢＫＣ１０はデータの保持状態となる。ノードＦＮ１の電位は、ノードＮＲ１が低レベル（“０”）であれば高レベルであり、高レベル（”１”）であれば低レベルである。
次に、「バックアップ（Ｂａｃｋｕｐ）」の期間について説明する。まず、クロック信号ＣＬＫが停止される。これにより、ノードＮＢ１のデータの書き換えが停止される。図１１の例では、ノードＮＢ１の電位レベルは、ノードＮＲ１の電位が高レベル（”１”）であれば、低レベル（”０”）であり、低レベル（”０”）であれば高レベル（”１”）である。信号ＯＳＣが高レベルの期間に、ノードＮＢ１のデータがノードＦＮ１に退避される。具体的には、トランジスタＭＣ１およびトランジスタＭＷ１がオン状態であるため、ノードＦＮ１とノードＮＢ１が電気的に接続されている。信号ＯＳＧを低レベルにして、トランジスタＭＷ１がオフ状態にすることで、ノードＦＮ１が電気的に浮遊状態となり、回路ＢＫＣ１０はデータの保持状態となる。ノードＦＮ１の電位は、ノードＮＲ１が低レベル（“０”）であれば高レベルであり、高レベル（”１”）であれば低レベルである。
【0195】
信号ＯＳＧを低レベルにすることでデータの退避が終了するので、信号ＯＳＧを低レベルにした後、直ちに、ＰＵ２０のボルテージスケーリング動作を行うことができる。また、トランジスタＭＣ２により、通常動作時にノードＦＮ１を高レベルにプリチャージしているので、ノードＦＮ１を高レベルにするデータ退避動作では、ノードＦＮ１の電荷の移動が伴わない。このため、回路ＢＫＣ１０は、短時間で退避動作を完了させることができる。
【0196】
データ退避動作では、クロック信号ＣＬＫが非アクティブであればよく、図１１の例では、クロック信号ＣＬＫの電位を低レベルとしているが、高レベルとしてもよい。
【0197】
［ボルテージスケーリング、低電源モード］
次に、「低電源（Ｌｏｗ ｐｏｗｅｒ）」の期間について説明する。信号ＯＳＣの立下りに連動して、ＰＭＵ６０は、ボルテージスケーリング動作を行う。これにより記憶回路１００は低電源モードに移行する。
次に、「低電源（Ｌｏｗ ｐｏｗｅｒ）」の期間について説明する。信号ＯＳＣの立下りに連動して、ＰＭＵ６０は、ボルテージスケーリング動作を行う。これにより記憶回路１００は低電源モードに移行する。
【0198】
［パワーゲーティング、電源オフモード］
次に、「電源オフ（Ｐｏｗｅｒ ｏｆｆ）」の期間について説明する。低電源モードに移行してから一定期間経過したら、ＰＭＵ６０は、パワーゲーティング動作を行い、記憶回路１００を電源オフモードにする。
次に、「電源オフ（Ｐｏｗｅｒ ｏｆｆ）」の期間について説明する。低電源モードに移行してから一定期間経過したら、ＰＭＵ６０は、パワーゲーティング動作を行い、記憶回路１００を電源オフモードにする。
【0199】
［電源オンモード］
次に、「電源オン（Ｐｏｗｅｒ ｏｎ）」の期間について説明する。割り込み要求に従い、ＰＭＵ６０は、記憶回路１００を電源オンモードに復帰させる。図１１の例では、ＶＤＤを供給する電源線の電位が安定すると、クロック信号ＣＬＫは高レベルになるようにしている。
次に、「電源オン（Ｐｏｗｅｒ ｏｎ）」の期間について説明する。割り込み要求に従い、ＰＭＵ６０は、記憶回路１００を電源オンモードに復帰させる。図１１の例では、ＶＤＤを供給する電源線の電位が安定すると、クロック信号ＣＬＫは高レベルになるようにしている。
【0200】
［データ復帰］
信号ＯＳＲが高レベルの期間にデータ復帰動作が行われる。信号ＲＥＳＥＴを高レベルとすることで、ノードＮＲ１の電位は高レベル（”１”）にプリチャージされる。信号ＯＳＲを高レベルとすることで、ＴＧ５がハイインピーダンス状態となり、かつトランジスタＭＲ１が導通状態となる。トランジスタＭＡ１の導通状態はノードＦＮ１の電位で決まる。ノードＦＮ１が高レベルであれば、トランジスタＭＡ１が導通状態であるため、ノードＮＲ１の電位は低下し、低レベル（”０”）となる。ノードＦＮ１が低レベルであれば、ノードＮＲ１の電位は高レベルが維持される。つまり、休止状態に移行する前の状態に、ＦＦ１１０の状態が復帰される。
信号ＯＳＲが高レベルの期間にデータ復帰動作が行われる。信号ＲＥＳＥＴを高レベルとすることで、ノードＮＲ１の電位は高レベル（”１”）にプリチャージされる。信号ＯＳＲを高レベルとすることで、ＴＧ５がハイインピーダンス状態となり、かつトランジスタＭＲ１が導通状態となる。トランジスタＭＡ１の導通状態はノードＦＮ１の電位で決まる。ノードＦＮ１が高レベルであれば、トランジスタＭＡ１が導通状態であるため、ノードＮＲ１の電位は低下し、低レベル（”０”）となる。ノードＦＮ１が低レベルであれば、ノードＮＲ１の電位は高レベルが維持される。つまり、休止状態に移行する前の状態に、ＦＦ１１０の状態が復帰される。
【0201】
以上述べたように、信号ＲＥＳＥＴ、および信号ＯＳＲの立ち上がりにより、ノードＮＲ１に高レベルのデータの書き戻し（Ｒｅｓｔｏｒｅ）ができる。そのため、記憶回路１００は、復帰動作期間を短くすることができる。
【0202】
図１１では、電源オフモードから電源オンモードに復帰している例を示している。低電源モードから電源オンモードに復帰する場合は、ＶＤＤを供給する電源線の電位が安定するまでの期間Ｔｏｎが短くなる。この場合は、電源オフモードから復帰する場合よりも信号ＯＳＲの立ち上がりを早くするとよい。なお、「バックアップ（Ｂａｃｋｕｐ）」、「低電源（Ｌｏｗ ｐｏｗｅｒ）」、「電源オフ（Ｐｏｗｅｒ ｏｆｆ）」および「電源オン（Ｐｏｗｅｒ ｏｎ）」の期間を「休止（Ｓｌｅｅｐ）」期間と呼ぶ場合がある。
【0203】
［通常動作］
次に、「通常動作（Ｎｏｒｍａｌ ｏｐｅｒａｔｉｏｎ）」の期間について説明する。クロック信号ＣＬＫの供給を再開することで、通常動作が可能な状態に復帰する。信号ＯＳＧを高レベルにすることで、ノードＦＮ１は、回路ＰＣＣ１０によりプリチャージされ、高レベルとなる。
次に、「通常動作（Ｎｏｒｍａｌ ｏｐｅｒａｔｉｏｎ）」の期間について説明する。クロック信号ＣＬＫの供給を再開することで、通常動作が可能な状態に復帰する。信号ＯＳＧを高レベルにすることで、ノードＦＮ１は、回路ＰＣＣ１０によりプリチャージされ、高レベルとなる。
【0204】
＜＜キャッシュ＞＞
以下に、キャッシュ４０をＳＲＡＭで構成する例を説明する。
以下に、キャッシュ４０をＳＲＡＭで構成する例を説明する。
【0205】
＜メモリセルの構成例＞
図１２にキャッシュのメモリセルの構成の一例を示す。図１２に示すメモリセル１２０は、回路ＳＭＣ２０および回路ＢＫＣ２０を有する。回路ＳＭＣ２０は、標準的なＳＲＡＭのメモリセルと同様な回路構成とすればよい。図１２に示す回路ＳＭＣ２０は、インバータ回路ＩＮＶ１１、インバータ回路ＩＮＶ１２、トランジスタＭ１１、およびトランジスタＭ１２を有する。
図１２にキャッシュのメモリセルの構成の一例を示す。図１２に示すメモリセル１２０は、回路ＳＭＣ２０および回路ＢＫＣ２０を有する。回路ＳＭＣ２０は、標準的なＳＲＡＭのメモリセルと同様な回路構成とすればよい。図１２に示す回路ＳＭＣ２０は、インバータ回路ＩＮＶ１１、インバータ回路ＩＮＶ１２、トランジスタＭ１１、およびトランジスタＭ１２を有する。
【0206】
回路ＢＫＣ２０は、回路ＳＭＣ２０のバックアップ回路として機能する。回路ＢＫＣ２０は、トランジスタＭＷ１１、トランジスタＭＷ１２、容量素子ＣＢ１１、容量素子ＣＢ１２を有する。トランジスタＭＷ１１、ＭＷ１２はＯＳトランジスタである。回路ＳＭＣ２０は２つの１Ｔ１Ｃ型の保持回路を有しており、ノードＳＮ１とノードＳＮ２にそれぞれデータが保持される。トランジスタＭＷ１１および容量素子ＣＢ１１とでなる保持回路は、ノードＮＥＴ１のデータをバックアップできる機能を有する。トランジスタＭＷ１２および容量素子ＣＢ１２とでなる保持回路は、ノードＮＥＴ２のデータをバックアップできる機能を有する。
【0207】
メモリセル１２０は電源電位ＶＤＤＭＣ、ＶＳＳが供給されている。メモリセル１２０は、配線（ＷＬ、ＢＬ、ＢＬＢ、ＢＲＬ）と電気的に接続されている。配線ＷＬには、信号ＳＬＣが入力される。データ書き込み時には、配線ＢＬ、配線ＢＬＢには、データ信号Ｄ、データ信号ＤＢが入力される。データの読み出しは、配線ＢＬと配線ＢＬＢの電位を検出することで行われる。配線ＢＲＬには信号ＯＳＳが入力される。信号ＯＳＳはＰＭＵ６０から入力される信号である。
【0208】
＜メモリセルの動作例＞
メモリセル１２０の動作の一例を説明する。図１３は、メモリセル１２０のタイミングチャートの一例である。
メモリセル１２０の動作の一例を説明する。図１３は、メモリセル１２０のタイミングチャートの一例である。
【0209】
［通常動作］
回路ＳＭＣ２０にアクセス要求が行われ、データの書き込みおよび読み出しが行われる。回路ＢＫＣ２０では、信号ＯＳＳは低レベルであるため、ノードＳＮ１およびノードＳＮ２が電気的に浮遊状態となっており、データ保持状態である。図１３の例では、ノードＳＮ１の電位は低レベル（”０”）であり、他方ノードであるノードＳＮ２の電位は、高レベル（”１”）である。
回路ＳＭＣ２０にアクセス要求が行われ、データの書き込みおよび読み出しが行われる。回路ＢＫＣ２０では、信号ＯＳＳは低レベルであるため、ノードＳＮ１およびノードＳＮ２が電気的に浮遊状態となっており、データ保持状態である。図１３の例では、ノードＳＮ１の電位は低レベル（”０”）であり、他方ノードであるノードＳＮ２の電位は、高レベル（”１”）である。
【0210】
［データ退避］
信号ＯＳＳを高レベルにすることで、トランジスタＭＷ１１、ＭＷ１２が導通状態となり、ノードＳＮ１、ＳＮ２は、それぞれ、ノードＮＥＴ１、ＮＥＴ２と同じ電位レベルとなる。図１３の例では、ノードＳＮ１、ＳＮ２の電位は、それぞれ、高レベル、低レベルとなる。信号ＯＳＳが低レベルとなり、回路ＢＫＣ２０がデータ保持状態となり、データ退避動作が終了する。
信号ＯＳＳを高レベルにすることで、トランジスタＭＷ１１、ＭＷ１２が導通状態となり、ノードＳＮ１、ＳＮ２は、それぞれ、ノードＮＥＴ１、ＮＥＴ２と同じ電位レベルとなる。図１３の例では、ノードＳＮ１、ＳＮ２の電位は、それぞれ、高レベル、低レベルとなる。信号ＯＳＳが低レベルとなり、回路ＢＫＣ２０がデータ保持状態となり、データ退避動作が終了する。
【0211】
［ボルテージスケーリング、低電源モード］
信号ＯＳＳの立下りに連動して、ＰＭＵ６０は、ボルテージスケーリング動作を行う。これによりキャッシュ４０は低電源モードに移行する。
信号ＯＳＳの立下りに連動して、ＰＭＵ６０は、ボルテージスケーリング動作を行う。これによりキャッシュ４０は低電源モードに移行する。
【0212】
［パワーゲーティング、電源オフモード］
低電源モードに移行してから一定期間経過したら、ＰＭＵ６０は、パワーゲーティング動作を行い、キャッシュ４０を電源オフモードにする。
低電源モードに移行してから一定期間経過したら、ＰＭＵ６０は、パワーゲーティング動作を行い、キャッシュ４０を電源オフモードにする。
【0213】
［データ復帰、電源オンモード］
割り込み要求に従い、ＰＭＵ６０はキャッシュ４０を通常状態に復帰させる。信号ＯＳＳを高レベルにして、回路ＢＫＣ２０で保持されているデータを、回路ＳＭＣ２０に書き戻す。信号ＯＳＳが高レベルである期間中に、ＰＭＵ６０は、ボルテージスケーリング動作およびパワーゲーティング動作を行い、記憶回路１００を電源オンモードに復帰させる。図１３の例では、ＶＤＤを供給する電源線の電位が安定すると、クロック信号ＣＬＫは高レベルになるようにしている。ＶＤＤＭＣを供給する電源線の電位が安定したら、信号ＯＳＳを低レベルに戻し、データ復帰動作を終了させる。ノードＳＮ１、ＳＮ２の状態は、休止状態になる直前の状態に復帰している。
割り込み要求に従い、ＰＭＵ６０はキャッシュ４０を通常状態に復帰させる。信号ＯＳＳを高レベルにして、回路ＢＫＣ２０で保持されているデータを、回路ＳＭＣ２０に書き戻す。信号ＯＳＳが高レベルである期間中に、ＰＭＵ６０は、ボルテージスケーリング動作およびパワーゲーティング動作を行い、記憶回路１００を電源オンモードに復帰させる。図１３の例では、ＶＤＤを供給する電源線の電位が安定すると、クロック信号ＣＬＫは高レベルになるようにしている。ＶＤＤＭＣを供給する電源線の電位が安定したら、信号ＯＳＳを低レベルに戻し、データ復帰動作を終了させる。ノードＳＮ１、ＳＮ２の状態は、休止状態になる直前の状態に復帰している。
【0214】
［通常動作］
ＶＤＤＭＣの供給が再開されることで、回路ＳＭＣ２０は通常動作が可能な通常モードに復帰する。
ＶＤＤＭＣの供給が再開されることで、回路ＳＭＣ２０は通常動作が可能な通常モードに復帰する。
【0215】
以上述べたように、ＯＳトランジスタを用いることで、電源が遮断されていても長期間データを保持することが可能なバックアップ回路を構成することができる。このバックアップ回路を備えることで、プロセッサコアおよびキャッシュのパワーゲーティングが可能となる。また、休止状態において、ボルテージスケーリングとパワーゲーティングを組み合わせた電源管理を行うことで、休止状態から通常状態へ復帰する処理に要するエネルギーおよび時間のオーバーヘッドを削減することができる。よって、処理装置の処理能力を低下させずに、電力の削減を効率よく行うことが可能となる。
【0216】
＜メモリの一例＞
以下に、本発明の一態様のＯＳトランジスタを用いたメモリについて説明する。
以下に、本発明の一態様のＯＳトランジスタを用いたメモリについて説明する。
【0217】
本発明の一態様が有する蓄電装置は、メモリを有することが好ましい。メモリとして、ＯＳトランジスタを用いたメモリ装置を適用することができる。例えば、以下に説明するＮＯＳＲＡＭ（登録商標）、ＤＯＳＲＡＭ（登録商標）等を適用することができる。
【0218】
ＮＯＳＲＡＭとは、メモリセルの書き込みトランジスタがＯＳトランジスタで構成されているゲインセル型ＤＲＡＭのことである。ＮＯＳＲＡＭはＮｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭの略称である。以下にＮＯＳＲＡＭの構成例を示す。
【0219】
図１４ＡはＮＯＳＲＡＭの構成例を示すブロック図である。ＮＯＳＲＡＭ２４０には、パワードメイン２４２、２４３、パワースイッチ２４５乃至２４７が設けられている。パワードメイン２４２には、メモリセルアレイ２５０が設けられ、パワードメイン２４３にはＮＯＳＲＡＭ２４０の周辺回路が設けられている。周辺回路は、制御回路２５１、行回路２５２、列回路２５３を有する。
【0220】
外部からＮＯＳＲＡＭ２４０に電圧ＶＤＤＤ、電圧ＶＳＳＳ、電圧ＶＤＨＷ、電圧ＶＤＨＲ、電圧ＶＢＧ２、クロック信号ＧＣＬＫ２、アドレス信号、信号ＣＥ、信号ＷＥ、信号ＰＳＥ５が入力される。信号ＣＥ、信号ＷＥはチップイネーブル信号、書き込みイネーブル信号である。信号ＰＳＥ５は、パワースイッチ２４５乃至２４７のオンオフを制御する。パワースイッチ２４５乃至２４７は、パワードメイン２４３への電圧ＶＤＤＤ、電圧ＶＤＨＷ、電圧ＶＤＨＲの入力をそれぞれ制御する。
【0221】
なお、ＮＯＳＲＡＭ２４０に入力される電圧、信号等は、ＮＯＳＲＡＭ２４０の回路構成、動作方法に応じて適宜取捨される。例えば、ＮＯＳＲＡＭ２４０にパワーゲーティングされないパワードメインを設け、信号ＰＳＥ５を生成するパワーゲーティング制御回路を設けてもよい。
【0222】
メモリセルアレイ２５０は、メモリセル１１、書込みワード線ＷＷＬ、読出しワード線ＲＷＬ、書込みビット線ＷＢＬ、読出しビット線ＲＢＬ、ソース線ＳＬを有する。
【0223】
図１４Ｂに示すように、メモリセル１１は２Ｔ１Ｃ（２トランジスタ１容量）型のゲインセルであり、ノードＳＮ１、トランジスタＭ１、Ｍ２、容量素子Ｃ１を有する。トランジスタＭ１は書き込みトランジスタであり、バックゲートを有するＯＳトランジスタである。トランジスタＭ１のバックゲートは、電圧ＶＢＧ２を供給する配線ＢＧＬ２に電気的に接続されている。トランジスタＭ２は読出しトランジスタであり、ｐチャネル型Ｓｉトランジスタである。容量素子Ｃ１はノードＳＮ１の電圧を保持する保持容量である。
【0224】
電圧ＶＤＤＤ、ＶＳＳＳはデータ“１”、“０”を表す電圧である。なお、書込みワード線ＷＷＬ、読出しワード線ＲＷＬの高レベル電圧はそれぞれ、電圧ＶＤＨＷ、電圧ＶＤＨＲである。
【0225】
【0226】
メモリセル１１は原理的に書き換え回数に制限はなく、データの書き換えを低エネルギーで行え、データの保持に電力を消費しない。トランジスタＭ１が極小オフ電流のＯＳトランジスタであるため、メモリセル１１は長時間データを保持することが可能である。よって、ＮＯＳＲＡＭ２４０で、キャッシュを構成することで、不揮発性の低消費電力なキャッシュとすることができる。
【0227】
メモリセル１１の回路構成は、図１４Ｂの回路構成に限定されない。例えば、読出しトランジスタＭ２は、バックゲートを有するＯＳトランジスタ、またはｎチャネル型Ｓｉトランジスタでもよい。或いは、メモリセル１１は３Ｔ型ゲインセルでもよい。例えば、図１５Ｂ、図１５Ｃに３Ｔ型ゲインセルの例を示す。図１５Ｂに示すメモリセル１５は、トランジスタＭ３乃至Ｍ５、容量素子Ｃ３、ノードＳＮ３を有する。トランジスタＭ３乃至Ｍ５は、書込みトランジスタ、読出しトランジスタ、選択トランジスタである。トランジスタＭ３はバックゲートを有するＯＳトランジスタであり、トランジスタＭ４、Ｍ５はｐチャネル型Ｓｉトランジスタである。トランジスタＭ４、Ｍ５を、ｎチャネル型Ｓｉトランジスタまたはバックゲートを有するＯＳトランジスタで構成してもよい。図１５Ｃに示すメモリセル１６では、３個のトランジスタはバックゲートを有するＯＳトランジスタで構成されている。
【0228】
ノードＳＮ３は保持ノードである。容量素子Ｃ３はノードＳＮ３の電圧を保持するための保持容量である。容量素子Ｃ３を意図的に設けず、トランジスタＭ４のゲート容量などで保持容量を構成してもよい。配線ＰＤＬには固定電圧（例えば、ＶＤＤＤ）が入力される。配線ＰＤＬはソース線ＳＬに代わる配線であり、例えば、電圧ＶＤＤＤが入力される。
【0229】
制御回路２５１は、ＮＯＳＲＡＭ２４０の動作全般を制御する機能を有する。例えば、制御回路２５１は、信号ＣＥ、信号ＷＥを論理演算して、外部からのアクセスが書き込みアクセスであるか読み出しアクセスであるかを判断する。
【0230】
行回路２５２は、アドレス信号が指定する選択された行の書込みワード線ＷＷＬ、読出しワード線を選択する機能をもつ。列回路２５３は、アドレス信号が指定する列の書込みビット線にデータを書き込む機能、および当該列の書込みビット線ＷＢＬからデータを読み出す機能をもつ。
【0231】
ＤＯＳＲＡＭとは、１Ｔ１Ｃ型のメモリセルを有するＲＡＭのことであり、Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭの略称である。以下、図１６を参照して、ＤＯＳＲＡＭについて説明する。
【0232】
図１６Ａに示すように、ＤＯＳＲＡＭ３５１のメモリセル１６は、ビット線ＢＬ１（またはＢＬＢ１）、ワード線ＷＬ１、配線ＢＧＬ６、配線ＰＬに電気的に接続される。ビット線ＢＬＢ１は、反転ビット線である、例えば、配線ＢＧＬ６、配線ＰＬには、電圧ＶＢＧ６、電圧ＶＳＳＳがそれぞれ、入力される。トランジスタＭ６、および容量素子Ｃ６を有する。トランジスタＭ６はバックゲートを有するＯＳトランジスタである。
【0233】
容量素子Ｃ６の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ３５１には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１６の回路構成が単純であるため、大容量化が容易である。メモリセル１６の書込みトランジスタがＯＳトランジスタであるので、ＤＯＳＲＡＭ３５１の保持時間はＤＲＡＭに比べて非常に長い。したがってリフレッシュの頻度を低減できる、あるいは、リフレッシュ動作を不要にすることができるため、リフレッシュ動作に要する電力を削減できる。
【0234】
図１６Ｂに示すように、ＤＯＳＲＡＭ３５１において、メモリセルアレイ３６１は、周辺回路３６５上に積層することができる。これは、メモリセル１６のトランジスタＭ６がＯＳトランジスタであるからである。
【0235】
メモリセルアレイ３６１には、複数のメモリセル１６が行列状に配置され、メモリセル１６の配列に応じて、ビット線ＢＬ１、ＢＬＢ１、ワード線ＷＬ１、配線ＢＧＬ６、ＰＬが設けられている。周辺回路３６５には、制御回路、行回路、列回路が設けられる。行回路は、アクセス対象のワード線ＷＬ１の選択等を行う。列回路は、ＢＬ１とＢＬＢ１とでなるビット線対に対して、データの書き込みおよび読出し等を行う。
【0236】
周辺回路３６５をパワーゲーティングするために、パワースイッチ３７１、３７３が設けられている。パワースイッチ３７１、３７３は、周辺回路３６５への電圧ＶＤＤＤ、ＶＤＨＷ６の入力をそれぞれ制御する。なお、電圧ＶＤＨＷ６はワード線ＷＬ１の高レベル電圧である。パワースイッチ３７１、３７３のオンオフは、信号ＰＳＥ６で制御される。
【0237】
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
【0238】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置に適用可能なトランジスタの構成について説明する。一例として、異なる電気特性を有するトランジスタを積層して設ける構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
本実施の形態では、上記実施の形態で説明した半導体装置に適用可能なトランジスタの構成について説明する。一例として、異なる電気特性を有するトランジスタを積層して設ける構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
【0239】
半導体装置の断面構造の一部を図１７に示す。図１７に示す半導体装置は、トランジスタ５５０と、トランジスタ５００と、容量６００と、を有している。図１９Ａはトランジスタ５００のチャネル長方向の断面図であり、図１９Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図１９Ｃはトランジスタ５５０のチャネル幅方向の断面図である。
【0240】
トランジスタ５００は、ＯＳトランジスタである。トランジスタ５００は、オフ電流が極めて少ない。よって、トランジスタ５００を介して記憶ノードに書き込んだデータ電圧あるいは電荷を長期間保持することが可能である。つまり、記憶ノードのリフレッシュ動作頻度を低減、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
【0241】
図１７では、トランジスタ５００はトランジスタ５５０の上方に設けられ、容量６００はトランジスタ５５０、およびトランジスタ５００の上方に設けられている。
【0242】
トランジスタ５５０は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【0243】
図１９Ｃに示すように、トランジスタ５５０は、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ５５０をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ５５０のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ５５０のオフ特性を向上させることができる。
【0244】
なお、トランジスタ５５０は、ｐチャネル型のトランジスタ、あるいはｎチャネル型のトランジスタのいずれでもよい。
【0245】
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ５５０をＨＥＭＴとしてもよい。
【0246】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【0247】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【0248】
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【0249】
トランジスタ５５０は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いて形成してもよい。
【0250】
また、ＳＯＩ基板としては、鏡面研磨ウエハに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて形成されたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法、ＥＬＴＲＡＮ法（登録商標：Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）などを用いて形成されたＳＯＩ基板を用いてもよい。単結晶基板を用いて形成されたトランジスタは、チャネル形成領域に単結晶半導体を有する。
【0251】
なお、図１７に示すトランジスタ５５０は一例であり、その構成に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、などと同極性のトランジスタを意味する）とする場合、図１８に示すように、トランジスタ５５０の構成を、トランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
【0252】
トランジスタ５５０を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【0253】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【0254】
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【0255】
絶縁体３２２は、その下方に設けられるトランジスタ５５０などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【0256】
また、絶縁体３２４には、基板３１１、またはトランジスタ５５０などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【0257】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ５５０との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【0258】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【0259】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0260】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構成をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【0261】
各プラグ、および配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【0262】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１７では、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ５５０と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【0263】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。
【0264】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ５５０からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構成であることが好ましい。
【0265】
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図１７では、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【0266】
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。
【0267】
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１７では、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【0268】
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。
【0269】
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１７では、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【0270】
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。
【0271】
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
【0272】
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【0273】
例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ５５０を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物に対するバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
【0274】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ５５０との間に、水素の拡散を抑制する膜を用いることが好ましい。
【0275】
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【0276】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【0277】
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0278】
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量６００、またはトランジスタ５５０と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【0279】
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ５５０とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。
【0280】
絶縁体５１６の上方には、トランジスタ５００が設けられている。
【0281】
図１９Ａおよび図１９Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６および導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａおよび導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面および側面に配置された絶縁体５４５と、絶縁体５４５の形成面に配置された導電体５６０と、を有する。
【0282】
また、図１９Ａおよび図１９Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図１９Ａおよび図１９Ｂに示すように、導電体５６０は、絶縁体５４５の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１９Ａおよび図１９Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５４５の上に絶縁体５７４が配置されることが好ましい。
【0283】
なお、本明細書などにおいて、酸化物５３０ａ、および酸化物５３０ｂをまとめて酸化物５３０という場合がある。
【0284】
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、および酸化物５３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、または３層以上の積層構成を設ける構成にしてもよい。
【0285】
また、トランジスタ５００では、導電体５６０を２層の積層構成として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構成であってもよいし、３層以上の積層構成であってもよい。また、図１７、図１８、および図１９Ａに示すトランジスタ５００は一例であり、その構成に限定されず、回路構成や駆動方法などに応じて適切なトランジスタを用いればよい。
【0286】
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【0287】
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【0288】
導電体５６０は、第１ゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２ゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧をより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
【0289】
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
【0290】
本明細書等において、一対のゲート電極（第１のゲート電極、および第２のゲート電極）の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構成を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構成とよぶ。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構成は、Ｆｉｎ型構成およびプレーナ型構成とは異なる。Ｓ－ｃｈａｎｎｅｌ構成を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
【0291】
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａおよび導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構成として設ける構成にしてもよい。
【0292】
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【0293】
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
【0294】
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、本実施の形態では導電体５０３を導電体５０３ａと導電体５０３ｂの積層で図示したが、導電体５０３は単層構成であってもよい。
【0295】
絶縁体５２０、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
【0296】
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。当該酸素は、加熱により膜中から放出されやすい。本明細書などでは、加熱により放出される酸素を「過剰酸素」と呼ぶ場合がある。つまり、絶縁体５２４には、過剰酸素を含む領域（「過剰酸素領域」ともいう。）が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）を低減し、トランジスタ５００の信頼性を向上させることができる。なお、酸化物５３０中の酸素欠損に水素が入った場合、当該欠陥（以下、ＶＯＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（「脱水」または「脱水素化処理」ともいう。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（「加酸素化処理」ともいう。）が重要である。ＶＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0297】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【0298】
また、上記過剰酸素領域を有する絶縁体と酸化物５３０とが接した状態で加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２にゲッタリングされる場合がある。
【0299】
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
【0300】
また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
【0301】
なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
【0302】
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
【0303】
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
【0304】
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【0305】
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
【0306】
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【0307】
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ－ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構成の絶縁体５２０を得ることができる。
【0308】
なお、図１９Ａおよび図１９Ｂのトランジスタ５００では、３層の積層構成からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、および絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、または４層以上の積層構成を有していてもよい。その場合、同じ材料からなる積層構成に限定されず、異なる材料からなる積層構成でもよい。
【0309】
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いる。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。
【0310】
酸化物半導体として機能する金属酸化物の形成は、スパッタリング法で行なってもよいし、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で行なってもよい。なお、酸化物半導体として機能する金属酸化物については、他の実施の形態で詳細に説明する。
【0311】
また、酸化物５３０においてチャネル形成領域にとして機能する金属酸化物は、バンドギャップが２ｅＶ以上のものを用いることが好ましく、２．５ｅＶ以上のものを用いることがより好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【0312】
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構成物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
【0313】
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構成を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【0314】
また、酸化物５３０ａの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
【0315】
ここで、酸化物５３０ａおよび酸化物５３０ｂの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａおよび酸化物５３０ｂの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【0316】
具体的には、酸化物５３０ａと酸化物５３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【0317】
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
【0318】
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２ａ、および導電体５４２ｂが設けられる。導電体５４２ａ、および導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があるため好ましい。
【0319】
また、図１９Ａでは、導電体５４２ａ、および導電体５４２ｂを単層構成として示したが、２層以上の積層構成としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構成、銅－マグネシウムーアルミニウム合金膜上に銅膜を積層する二層構成、チタン膜上に銅膜を積層する二層構成、タングステン膜上に銅膜を積層する二層構成としてもよい。
【0320】
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構成、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構成等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【0321】
また、図１９Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、および領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
【0322】
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
【0323】
絶縁体５４４は、導電体５４２ａ、および導電体５４２ｂを覆うように設けられ、導電体５４２ａ、および導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
【0324】
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタンまたは、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコンまたは窒化シリコンなども用いることができる。
【0325】
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、およびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、および導電体５４２ｂが耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0326】
絶縁体５４４を有することで、絶縁体５８０に含まれる水、および水素などの不純物が絶縁体５４５を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
【0327】
絶縁体５４５は、第１のゲート絶縁膜として機能する。絶縁体５４５は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【0328】
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【0329】
過剰酸素を含む絶縁体を絶縁体５４５として設けることにより、絶縁体５４５から、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５４５中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５４５の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【0330】
また、絶縁体５４５が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５４５と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５４５から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５４５から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
【0331】
なお、絶縁体５４５は、第２のゲート絶縁膜と同様に、積層構成としてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構成とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構成とすることができる。
【0332】
【0333】
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５４５に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【0334】
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構成としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構成としてもよい。
【0335】
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、および導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、および酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【0336】
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を設けることで、絶縁体５８０中の酸素を酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
【0337】
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
【0338】
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
【0339】
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５４５の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５４５、および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
【0340】
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【0341】
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
【0342】
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【0343】
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａ、および導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６、および導電体５４８と同様の構成である。
【0344】
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【0345】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【0346】
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0347】
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
【0348】
導電体５４６、および導電体５４８は、容量６００、トランジスタ５００、またはトランジスタ５５０と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【0349】
また、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５２２または絶縁体５１４に達する開口を形成し、絶縁体５２２または絶縁体５１４に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２または絶縁体５１４と同様の材料を用いればよい。
【0350】
続いて、トランジスタ５００の上方には、容量６００が設けられている。容量６００は、導電体６１０と、導電体６２０と、絶縁体６３０とを有する。
【0351】
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
【0352】
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【0353】
本実施の形態では、導電体６１２、および導電体６１０を単層構成で示したが、当該構成に限定されず、２層以上の積層構成でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【0354】
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構成と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【0355】
導電体６２０、および絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【0356】
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
【0357】
本発明の一態様の半導体装置に用いることができる基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板（例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など）、半導体基板（例えば、単結晶半導体基板、多結晶半導体基板、または化合物半導体基板など）ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
【0358】
または、基板として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド樹脂、エポキシ樹脂、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
【0359】
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、抵抗、および／または容量などを形成してもよい。または、基板と、トランジスタ、抵抗、および／または容量などの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタ、抵抗、および／または容量などは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構成の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成、水素を含むシリコン膜等を用いることができる。
【0360】
つまり、ある基板上に半導体装置を形成し、その後、別の基板に半導体装置を転置してもよい。半導体装置が転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、可撓性を有する半導体装置の製造、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
【0361】
可撓性を有する基板上に半導体装置を設けることで、重量の増加を抑え、且つ破損しにくい半導体装置を提供することができる。
【0362】
＜トランジスタの変形例１＞
図２０Ａ、図２０Ｂ、および図２０Ｃに示すトランジスタ５００Ａは、図１９Ａ、図１９Ｂに示す構成のトランジスタ５００の変形例である。図２０Ａはトランジスタ５００Ａの上面図であり、図２０Ｂはトランジスタ５００Ａのチャネル長方向の断面図であり、図２０Ｃはトランジスタ５００Ａのチャネル幅方向の断面図である。なお、図２０Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。図２０Ａ、図２０Ｂ、および図２０Ｃに示す構成は、トランジスタ５５０等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
図２０Ａ、図２０Ｂ、および図２０Ｃに示すトランジスタ５００Ａは、図１９Ａ、図１９Ｂに示す構成のトランジスタ５００の変形例である。図２０Ａはトランジスタ５００Ａの上面図であり、図２０Ｂはトランジスタ５００Ａのチャネル長方向の断面図であり、図２０Ｃはトランジスタ５００Ａのチャネル幅方向の断面図である。なお、図２０Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。図２０Ａ、図２０Ｂ、および図２０Ｃに示す構成は、トランジスタ５５０等、本発明の一態様の半導体装置が有する他のトランジスタにも適用することができる。
【0363】
図２０Ａ、図２０Ｂ、および図２０Ｃに示す構成のトランジスタ５００Ａは、絶縁体５５２、絶縁体５１３および絶縁体４０４を有する点が、図１９Ａ、図１９Ｂに示す構成のトランジスタ５００と異なる。また、導電体５４０ａの側面に接して絶縁体５５２が設けられ、導電体５４０ｂの側面に接して絶縁体５５２が設けられる点が、図１９Ａ、図１９Ｂに示す構成のトランジスタ５００と異なる。さらに、絶縁体５２０を有さない点が、図１９Ａ、図１９Ｂに示す構成のトランジスタ５００と異なる。
【0364】
【0365】
図２０Ａ、図２０Ｂ、および図２０Ｃに示す構成のトランジスタ５００Ａでは、絶縁体５１４、絶縁体５１６、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、および絶縁体５７４がパターニングされており、絶縁体４０４がこれらを覆う構成になっている。つまり、絶縁体４０４は、絶縁体５７４の上面、絶縁体５７４の側面、絶縁体５８０の側面、絶縁体５４４の側面、絶縁体５２４の側面、絶縁体５２２の側面、絶縁体５１６の側面、絶縁体５１４の側面、絶縁体５１３の上面とそれぞれ接する。これにより、酸化物５３０等は、絶縁体４０４と絶縁体５１３によって外部から隔離される。
【0366】
絶縁体５１３および絶縁体４０４は、水素（例えば、水素原子、水素分子などの少なくとも一）または水分子の拡散を抑制する機能が高いことが好ましい。例えば、絶縁体５１３および絶縁体４０４として、水素バリア性が高い材料である、窒化シリコンまたは窒化酸化シリコンを用いることが好ましい。これにより、酸化物５３０に水素等が拡散することを抑制することができるので、トランジスタ５００Ａの特性低下を抑制できる。よって、本発明の一態様の半導体装置の信頼性を高めることができる。
【0367】
絶縁体５５２は、絶縁体５８１、絶縁体４０４、絶縁体５７４、絶縁体５８０、および絶縁体５４４に接して設けられる。絶縁体５５２は、水素または水分子の拡散を抑制する機能を有することが好ましい。たとえば、絶縁体５５２として、水素バリア性が高い材料である、窒化シリコン、酸化アルミニウム、または窒化酸化シリコン等の絶縁体を用いることが好ましい。特に、窒化シリコンは水素バリア性が高い材料であるので、絶縁体５５２として用いると好適である。絶縁体５５２として水素バリア性が高い材料を用いることにより、水または水素等の不純物が、絶縁体５８０等から導電体５４０ａおよび導電体５４０ｂを通じて酸化物５３０に拡散することを抑制することができる。また、絶縁体５８０に含まれる酸素が導電体５４０ａおよび導電体５４０ｂに吸収されることを抑制することができる。以上により、本発明の一態様の半導体装置の信頼性を高めることができる。
【0368】
＜トランジスタの変形例２＞
図２１Ａ、図２１Ｂおよび図２１Ｃを用いて、トランジスタ５００Ｂの構成例を説明する。図２１Ａはトランジスタ５００Ｂの上面図である。図２１Ｂは、図２１Ａに一点鎖線で示すＬ１－Ｌ２部位の断面図である。図２１Ｃは、図２１Ａに一点鎖線で示すＷ１－Ｗ２部位の断面図である。なお、図２１Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。
図２１Ａ、図２１Ｂおよび図２１Ｃを用いて、トランジスタ５００Ｂの構成例を説明する。図２１Ａはトランジスタ５００Ｂの上面図である。図２１Ｂは、図２１Ａに一点鎖線で示すＬ１－Ｌ２部位の断面図である。図２１Ｃは、図２１Ａに一点鎖線で示すＷ１－Ｗ２部位の断面図である。なお、図２１Ａの上面図では、図の明瞭化のために一部の要素の記載を省略している。
【0369】
トランジスタ５００Ｂはトランジスタ５００の変形例であり、トランジスタ５００に置き換え可能なトランジスタである。よって、説明の繰り返しを防ぐため、主にトランジスタ５００Ｂのトランジスタ５００と異なる点について説明する。
【0370】
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【0371】
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【0372】
また、導電体５６０の上面および側面と絶縁体５４５の側面を覆うように、絶縁体５４４を設けることが好ましい。なお、絶縁体５４４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【0373】
絶縁体５４４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５４４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５００Ｂへ拡散することを抑制することができる。
【0374】
トランジスタ５００Ｂは、導電体５４２ａの一部と導電体５４２ｂの一部に導電体５６０が重なるため、トランジスタ５００よりも寄生容量が大きくなりやすい。よって、トランジスタ５００に比べて動作周波数が低くなる傾向がある。しかしながら、絶縁体５８０などに開口を設けて導電体５６０や絶縁体５４５などを埋めこむ工程が不要であるため、トランジスタ５００と比較して生産性が高い。
【0375】
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
【0376】
（実施の形態３）
本実施の形態では、金属酸化物の一種である酸化物半導体について説明する。
本実施の形態では、金属酸化物の一種である酸化物半導体について説明する。
【0377】
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、スズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
【0378】
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図２２Ａを用いて説明を行う。図２２Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
まず、酸化物半導体における、結晶構造の分類について、図２２Ａを用いて説明を行う。図２２Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
【0379】
図２２Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
【0380】
なお、図２２Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
【0381】
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ－ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを図２２Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。以降、図２２Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図２２Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図２２Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の厚さは、５００ｎｍである。
【0382】
図２２Ｂに示すように、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図２２Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
【0383】
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ－ＩＧＺＯ膜の回折パターンを、図２２Ｃに示す。図２２Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図２２Ｃに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
【0384】
図２２Ｃに示すように、ＣＡＡＣ－ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
【0385】
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図２２Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
なお、酸化物半導体は、結晶構造に着目した場合、図２２Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
【0386】
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
【0387】
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
【0388】
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
【0389】
また、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
【0390】
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
【0391】
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
【0392】
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【0393】
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
【0394】
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
【0395】
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
【0396】
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
【0397】
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
【0398】
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【0399】
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
【0400】
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
【0401】
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
【0402】
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
【0403】
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
【0404】
ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
【0405】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
【0406】
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【0407】
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【0408】
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ－３以下、好ましくは１×１０１５ｃｍ－３以下、さらに好ましくは１×１０１３ｃｍ－３以下、より好ましくは１×１０１１ｃｍ－３以下、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
【0409】
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【0410】
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【0411】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【0412】
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
ここで、酸化物半導体中における各不純物の影響について説明する。
【0413】
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0414】
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【0415】
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
【0416】
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
【0417】
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0418】
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
【0419】
（実施の形態４）
本実施の形態では上述した半導体装置の応用例について説明する。
本実施の形態では上述した半導体装置の応用例について説明する。
【0420】
〔半導体ウエハ、チップ〕
図２３Ａは、ダイシング処理が行なわれる前の基板７０１の上面図を示している。基板７０１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７０１上には、複数の回路領域７０２が設けられている。回路領域７０２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
図２３Ａは、ダイシング処理が行なわれる前の基板７０１の上面図を示している。基板７０１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７０１上には、複数の回路領域７０２が設けられている。回路領域７０２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
【0421】
複数の回路領域７０２は、それぞれが分離領域７０３に囲まれている。分離領域７０３と重なる位置に分離線（「ダイシングライン」ともいう。）７０４が設定される。分離線７０４に沿って基板７０１を切断することで、回路領域７０２を含むチップ７０５を基板７０１から切り出すことができる。図２３Ｂにチップ７０５の拡大図を示す。
【0422】
また、分離領域７０３に導電層や半導体層を設けてもよい。分離領域７０３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域７０３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【0423】
分離領域７０３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【0424】
〔電子部品〕
チップ７０５を電子部品に適用する例について、図２４Ａおよび図２４Ｂを用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
チップ７０５を電子部品に適用する例について、図２４Ａおよび図２４Ｂを用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【0425】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【0426】
図２４Ａに示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【0427】
次に、素子基板を複数のチップ（チップ７０５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【0428】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【0429】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【0430】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【0431】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【0432】
また、完成した電子部品の斜視模式図を図２４Ｂに示す。図２４Ｂでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図２４Ｂに示す電子部品７５０は、リード７５５および半導体装置７５３を示している。半導体装置７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
【0433】
図２４Ｂに示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【0434】
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
【0435】
（実施の形態５）
本実施の形態では、本発明の一態様の応用例について説明する。
本実施の形態では、本発明の一態様の応用例について説明する。
【0436】
本発明の一態様は例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルスチルカメラ、ビデオカメラ、録画再生装置、ナビゲーションシステム、ゲーム機など）に適用してもよい。また、イメージセンサ、ＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）端末機器、ヘルスケアなどに適用してもよい。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。
【0437】
以下に、本発明の一態様の操作装置を適用した電子機器の一例について説明する。
【0438】
図２５Ａに家庭用の据え置き型ゲーム機の一例を示す。なお、本発明の一態様の電子機器はこれに限定されない。本発明の一態様の電子機器としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
【0439】
図２５Ａに示す据え置き型ゲーム機７５００は、コントローラ７５２２と、本体７５２０を有する。
【0440】
コントローラ７５２２として、本発明の一態様の操作装置を用いることができ、例えば先の実施の形態に示す操作装置７００を適用することができる。コントローラ７５２２は処理装置等が搭載された半導体チップ４７００を有する。半導体チップ４７００に搭載される処理装置として例えば先の実施の形態に示す処理装置２１を用いることができる。
【0441】
操作装置は入力部を有する。該入力部として例えば、先の実施の形態に示す入力部３０１および入力部３０１ｂを適用することができる。例えば入力部として加速度センサ、角速度センサおよび磁気センサから選ばれる一以上が搭載されたセンサチップ４７０１を有する。また例えば入力部としてボタン７５２２ｂを有する。
【0442】
本体７５２０として、本発明の一態様の情報処理装置を用いることができ、例えば先の実施の形態に示す情報処理装置７９９を用いることができる。図２５Ａに示す本体７５２０は、表示部７５２０ａに画像データを送信し、表示させることができる。
【0443】
コントローラ７５２２は図２５Ｂに示すように、表示部７５２２ａを有してもよい。表示部７５２２ａは、タッチセンサとして機能する領域を有してもよい。
【0444】
また本体７５２０はカメラ７５２０ｂを有してもよい。カメラ７５２０ｂは、コントローラ７５２２およびその周辺の環境を撮影することができる。
【0445】
図２５Ａにおいては本体７５２０が情報処理装置を有する例について説明したが、コントローラ７５２２に情報処理装置が内蔵されてもよい。例えば、図２５Ｂに示すコントローラ７５２２が情報処理装置を内蔵する場合には、該情報処理装置から表示部７５２２ａに画像データが送信される。コントローラ７５２２に情報処理が搭載されることにより、コントローラ７５２２を携帯型ゲーム機とすることができる。
【0446】
コントローラ７５２２は、入力部として、ボタン以外の入力インターフェースとなるタッチパネルやスティック、回転式つまみ、スライド式つまみなども備えることができる。また、コントローラ７５２２は、図２５Ａ等に示す形状に限定されず、ゲームのジャンルに応じて、コントローラ７５２２の形状を様々に変更してもよい。例えば、ＦＰＳ（Ｆｉｒｓｔ Ｐｅｒｓｏｎ Ｓｈｏｏｔｅｒ）などのシューティングゲームでは、トリガーをボタンとし、銃を模した形状のコントローラを用いることができる。また、例えば、音楽ゲームなどでは、楽器、音楽機器などを模した形状のコントローラを用いることができる。更に、据え置き型ゲーム機は、コントローラを使わず、代わりにカメラ、深度センサ、マイクロフォンなどを備えて、ゲームプレイヤーのジェスチャー、および／または音声によって操作する形式としてもよい。
【0447】
また図２５Ｃに示すように、マウス５２００をゲーム機のコントローラとして用いてもよい。マウス５２００は位置を移動させ、移動距離や方向の信号を本体７５２０等に送信することができる。また、マウス５２００は入力部として機能するボタン５２０３等を有する。またマウス５２００は例えば、半導体チップ４７００およびセンサチップ４７０１を有する。マウス５２００の傾きを変化させると、センサチップ４７０１が傾きの変化を検知し、信号を本体７５２０に送信する。
【0448】
図２５Ｄには、ウェアラブル端末の一例である情報端末５９００が図示されている。図２５Ａに示すコントローラ７５２２に替えて情報端末５９００を用いることができる。情報端末５９００は、筐体５９０１、バンド５９０５などを有する。筐体５９０１内には操作装置および情報処理装置が配置される。
【0449】
図２５Ｄには操作装置が有する構成の一例として、筐体５９０１の内部に配置される半導体チップ４７００およびセンサチップ４７０１を示す。情報端末５９００はウェアラブル端末であり、使用者が身につけることができ、位置を移動させる、傾きを変化させる、等の動作がしやすい。また落下による破損を防止することができる。
【0450】
また、情報端末５９００は入力部として操作スイッチ５９０３および操作スイッチ５９０４を有する。また情報端末５９００は、表示部５９０２を有する。表示部にタッチセンサとして機能する領域を設けることにより、入力部として機能させることができる。また表示部には様々な画像を表示させることができ、例えばゲームに用いる設定の入力画面、ゲームに用いる設定値の表示、等を表示させることができる。また、入力部が有する各センサが検知するデータを用いて画像データを生成し、表示部に表示させてもよい。
【0451】
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
【0452】
（実施の形態６）
図２６Ａには、本発明の一態様の操作装置を適用したコントローラ８４００の外観を示す。また、図２６Ｂには、ヘッドマウントディスプレイ８３００の外観を示す。コントローラ８４００は、ヘッドマウントディスプレイ８３００へ制御信号を与える機能を有する。図２６Ｄおよび図２６Ｅはそれぞれ、図２６Ｂに示すヘッドマウントディスプレイ８３００を異なる方向からみた図である。
図２６Ａには、本発明の一態様の操作装置を適用したコントローラ８４００の外観を示す。また、図２６Ｂには、ヘッドマウントディスプレイ８３００の外観を示す。コントローラ８４００は、ヘッドマウントディスプレイ８３００へ制御信号を与える機能を有する。図２６Ｄおよび図２６Ｅはそれぞれ、図２６Ｂに示すヘッドマウントディスプレイ８３００を異なる方向からみた図である。
【0453】
コントローラ８４００は、ヘッドマウントディスプレイ８３００と信号の授受を行う機能を有する。また、コントローラ８４００は、ヘッドマウントディスプレイ８３００と無線で通信する機能を有することが好ましい。
【0454】
コントローラ８４００は筐体と、回路基板８４０１と、発光素子８４０２と、を有する。回路基板８４０１および発光素子８４０２はそれぞれ、少なくとも一部が該筐体の内部に配置される。
【0455】
発光素子８４０２は例えば、電磁波を放出する素子である。発光素子８４０２は例えば、可視光、赤外光、紫外光、電波から選ばれる一以上を放射する機能を有する。また、発光素子８４０２として、音波を発する素子を用いてもよい。
【0456】
図２６Ｃに示す回路基板８４０１は、処理装置を有するチップ８４０３と、制御部を有するチップ８４０４と、を有する。
【0457】
チップ８４０４が有する制御部は、発光素子８４０２を制御する機能を有する。チップ８４０４は例えば、発光素子８４０２から放出される電磁波の放出期間、電磁波強度、等の制御を行う。
【0458】
また回路基板８４０１は入力部８４０５を有する。入力部８４０５および入力部が有する各構成について、先の実施の形態の記述を参照することができ、入力部８４０５は例えば、センサ素子と、検出部と、判定回路と、を有する。
【0459】
入力部８４０５は加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を有する。コントローラ８４００は入力部８４０５が有する加速度センサ、角速度センサおよび磁気センサから選ばれる一以上を用いて位置データを取得する機能を有する。
【0460】
チップ８４０３が有する該処理装置として、先の実施の形態に示す処理装置を参照することができる。処理装置は先の実施の形態に示すように例えば、通信規格化された様々な仕様に対応することができる。また、先の実施の形態に示す処理装置を用いることにより、使用者がコントローラ８４００の使用を中断する場合、コントローラ８４００の動きがない、あるいは極めて小さい場合、コントローラ８４００への入力が検出されない場合、等において、コントローラ８４００を休止状態とすることができる。よって消費電力を極めて低くすることができる。
【0461】
次に、図２６Ｂ、図２６Ｄおよび図２６Ｅを用いて、本発明の一態様のヘッドマウントディスプレイについて説明する。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【0462】
【0463】
回路部８３０６は例えば、表示部８３０２の駆動回路を有する。該駆動回路は表示部８３０２に画像データを与える機能、制御信号を与える機能、等を有する。
【0464】
また、回路部８３０６は撮像装置８３０７の駆動回路を有することが好ましい。
【0465】
また、ヘッドマウントディスプレイ８３００は、先の実施の形態に示す情報処理装置が有する構成の、少なくとも一部を有することが好ましい。一例として、ヘッドマウントディスプレイ８３００は、先の実施の形態に示す処理装置の構成の、少なくとも一部を有する。
【0466】
ヘッドマウントディスプレイ８３００が有する表示部８３０２には、画像データ（以下、画像データＡ１）が与えられる。画像データＡ１は、ヘッドマウントディスプレイ８３００が有する回路部８３０６により生成される画像データ（以下、画像データＢ１）と、情報処理装置が生成するデータ（以下、データＣ１）と、を用いて構成される。あるいは、画像データＢ１は、ヘッドマウントディスプレイ８３００の外部の回路により生成されてもよい。データＣ１は、コントローラ８４００に関する情報であり、使用者がコントローラ８４００を操作することにより随時、更新されるデータである。
【0467】
画像データＢ１に、随時、更新されるデータＣ１を組み合わせて画像データＡ１を生成し、ヘッドマウントディスプレイ８３００が有する表示部８３０２に表示することにより、ヘッドマウントディスプレイ８３００を、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）向け機器、ＡＲ（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）向け機器、またはＭＲ（Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）向け機器、等として用いることができる。
【0468】
また、ヘッドマウントディスプレイ８３００は、視線入力装置を有してもよい。情報処理装置は、画像データＡ１の生成の際に、画像データＢ１およびデータＣ１に加えて、視線入力装置により検知される信号を用いてもよい。
【0469】
視線入力装置は、視線の検知を行うことができる。視線の検知は例えば、ヒトの瞳の虹彩、あるいは瞳孔を検出することにより行うことができる。また、眼球やまぶたの動きを捉えることにより、視線を検知することができる。また、使用者に触れるように電極を設け、眼球の動きに伴って該電極に流れる電流を検知することにより、視線を検知することができる。
【0470】
画像データＡ１と、音声データと、を合わせて映像データを生成することができる。表示部８３０２は、該映像データを表示する機能を有する。
【0471】
またヘッドマウントディスプレイ８３００は、発光素子８４０２が放出する電磁波を受信する機能を有するセンサ素子を、有することが好ましい。ここでは、発光素子８４０２が放出する電磁波を受信する機能を有するセンサ素子を、有する構成として、撮像装置８３０７を用いることができる。
【0472】
撮像装置８３０７は、コントローラ８４００が有する発光素子８４０２が発する電磁波を受光する機能を有する。ヘッドマウントディスプレイ８３００の装着者は、コントローラ８４００を広い範囲にわたって動かしながら用いる場合がある。そのような場合においても、図２６Ｄ等に示すように、撮像装置８３０７を、あるいは撮像装置８３０７の受光部を、左右、上下、などにわたり、複数個所に配置することにより、ヘッドマウントディスプレイ８３００の装着者の周辺を広く撮影することができるため、発光素子８４０２が発する電磁波を受光しやすい。
【0473】
ヘッドマウントディスプレイ８３００が有する撮像装置８３０７により撮影されるデータは、先の実施の形態に示す情報処理装置を用いて解析されることが好ましい。
【0474】
情報処理装置は、撮像装置８３０７により撮影されたデータを用いて、データＣ１を生成する機能を有する。ここでデータＣ１は、コントローラ８４００の位置情報、表示部８３０２に表示されるオブジェクト等の構成要素に関する情報、等である。また、該情報処理装置は、データＣ１を生成する際に、撮像装置８３０７により撮影されたデータに加えて、コントローラ８４００が有するセンサ素子により観測されるデータを用いることが好ましい。また、これらのデータに加えてさらに、コントローラ８４００が有する処理装置２１に設けられるレジスタ、記憶装置、等に保持されるデータを用いてもよい。
【0475】
情報処理装置は、データＣ１の生成に演算回路を用いることができる。該演算回路は回路部８３０６に設けられてもよいし、ヘッドマウントディスプレイ８３００の外部の回路に設けられてもよい。
【0476】
ヘッドマウントディスプレイ８３００において、使用者はレンズ８３０５を通して表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。
【0477】
また、表示部が使用者の目を概略中心とした円弧状に湾曲することにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
【0478】
また、表示部８３０２の異なる領域に表示された別の映像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。
【0479】
なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。
【0480】
表示部８３０２が有する表示素子として様々な表示素子を用いることができる。表示部８３０２として、精細度の高い構成を用いることにより、図２６Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より臨場感の高い映像を表示することができる。例えば、１０００ｐｐｉ以上、２０００ｐｐｉ以上、５０００ｐｐｉ以上の高精細の表示部を用いればよい。
【0481】
また、表示素子としてＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）を用いることにより、ヘッドマウントディスプレイ８３００の重量を軽くすることができ、使用者が快適に装着することができる。また、可撓性を有する基板上にＥＬ素子を設けることにより、表示部を、曲げることが可能な構成とすることができる。
【0482】
また、可撓性を有する基板として例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ樹脂、無機蒸着フィルム、又は紙類などがある。これらの基板を用いることにより、軽くて丈夫な表示部を実現することができる。
【0483】
またヘッドマウントディスプレイはスピーカを有してもよい。あるいはヘッドフォン、イヤフォン等に出力するための音声出力端子を有してもよい。
【0484】
ヘッドマウントディスプレイ８３００およびコントローラ８４００の少なくとも一方に、脈拍センサ、体温センサ等の人体センサを設けることが好ましい。人体センサにより使用者の状態を把握し、使用者の状態に合わせた画像、音声、映像、等を提供することができる。
【0485】
図２７に示すヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
【0486】
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ、映像データ等に対応する画像、映像等を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
【0487】
装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動き等を検出し、表示部８２０４に表示する画像、および映像をその動きに合わせて変化させてもよい。
【0488】
本実施の形態に示す構成、構造、方法などは、他の実施の形態および実施例などに示す構成、構造、方法などと適宜組み合わせて用いることができる。
【実施例1】
【0489】
以下に、本発明の一態様の操作装置の適用例について説明する。
【0490】
図２８Ａには本発明の一態様のゲームシステムの一例を示す。図２８Ａには先の実施の形態の操作装置を適用した構成として、コントローラ９０１およびコントローラ９０２を示す。また図２８Ａには先の実施の形態の情報処理装置を適用した構成としてパーソナルコンピュータ９０３を示す。モニター９０４はパーソナルコンピュータ９０３から与えられる画像信号を表示している。
【0491】
図２８Ａでは、コントローラ９０１およびコントローラ９０２は、ともに使用者からの操作が行われず、休止状態である。このとき、モニター９０４に表示されるゲーム画面においてプレーヤーオブジェクトも休止状態である。
【0492】
休止状態におけるモニター９０４の拡大図を図２８Ｂに示す。プレーヤーオブジェクト９０５は休止状態である。なお、図２８Ｂには１つのプレーヤーオブジェクトのみが表示されているが、コントローラ９０１に対応するプレーヤーオブジェクトと、コントローラ９０２に対応するプレーヤーオブジェクトの２つのオブジェクトをモニター９０４に表示される仮想空間に配置することができる。
【0493】
プレーヤーオブジェクト９０５は武器、鎧などの装備を装着している。モニター９０４には装備一覧９０６が表示されている。装備一覧９０６からいずれの装備を選択し、装着するかの情報データは、それぞれのプレーヤーオブジェクトに対応するコントローラが有する記憶装置（例えば、後述する図２９Ａに示すプロセッサユニット９０７が有するＮＯＳＲＡＭ）に記憶される。
【0494】
【0495】
図２９Ａに示すように、コントローラ９０１はプロセッサユニット９０７を有する。プロセッサユニット９０７は、先の実施の形態に示す処理装置２０を適用した構成であり、記憶装置として先の実施の形態に示すＮＯＳＲＡＭを有する。ＮＯＳＲＡＭは書き込み時間、読み出し時間がフラッシュメモリと比較して極めて速く、低電圧での書き込みを行うことができ、書き換えによる劣化も小さく、かつ、電源遮断後もデータを保持することができるため、高速かつ低消費電力であり、不揮発性の高いメモリを実現することができる。
【0496】
また図２９Ｂに示すように、コントローラ９０１はセンサチップ９０８を有する。本実施例では例として、センサチップ９０８としてＡＮＡＬＯＧ ＤＥＶＩＣＥＳのＡＤＸＬ３６２を用いた。ＡＤＸＬ３６２はＭＥＭＳ加速度センサを有する回路である。また、ＡＤＸＬ３６２は１２ｂｉｔのアナログデジタル変換回路を有する。加速度センサにより検出されたデータが、センサ回路のアナログデジタル変換回路等で処理された後、プロセッサユニット９０７に与えられる。
【0497】
またコントローラ９０１には電池が搭載されている。
【0498】
センサチップ９０８が取得したデータはプロセッサユニット９０７に与えられる。プロセッサユニット９０７に与えられたデータは、プロセッサユニット９０７のキャッシュに保持されているパラメータを乗算して変換される。変換された値はＢｌｕｅｔｏｏｔｈ（登録商標）によりパーソナルコンピュータ９０３に与えられる。
【0499】
コントローラ９０１を傾けると、センサチップ９０８が傾きの方向および傾きの大きさを検知し、信号を出力する。例えば図３０Ａに示すように奥に傾けると、プレーヤーオブジェクト９０５が前進し、その移動スピードは傾きの大きさによりコントロールすることができる。図３０Ｂに示すように手前に傾けるとプレーヤーオブジェクト９０５は後退する。図３０Ｃに示すように左に傾けるとプレーヤーオブジェクト９０５は反時計回りに回転し、図３０Ｄに示すように右に傾けるとプレーヤーオブジェクト９０５は時計回りに回転する。図３０Ｅに示すようにモニター９０４に表示される仮想空間に配置されたプレーヤーオブジェクト９０５は、コントローラ９０１を操作することにより移動する。
【0500】
【0501】
コントローラ９０１またはコントローラ９０２への操作が中断されると、センサチップ９０８からプロセッサユニット９０７に与えられる割り込み信号は低電位となり、プロセッサユニット９０７は休止状態となり、プロセッサユニット９０７の消費電力を低減することができる。よって、コントローラに搭載された電池の持続時間を長くすることができる。
【0502】
コントローラ９０１が操作されるとセンサチップ９０８により操作が検知され、センサチップ９０８は高電位の割り込み信号をプロセッサユニット９０７に与え、プロセッサユニット９０７が通常状態に復帰する。
【0503】
以上に示した通り、本発明の一態様を適用したゲームシステムの動作を確認することができた。
【符号の説明】
【0504】
：ＢＧＬ２：配線、ＢＧＬ６：配線、ＢＫＣ１：回路、ＢＫＣ２：回路、ＢＫＣ１０：回路、ＢＫＣ２０：回路、ＢＬ：配線、ＢＬＢ：配線、ＢＬ１：ビット線、ＢＬＢ１：ビット線、ＢＲＬ：配線、Ｃ１：容量素子、Ｃ３：容量素子、Ｃ６：容量素子、ＣＢ１：容量素子、ＣＢ２：容量素子、ＣＢ１１：容量素子、ＣＢ１２：容量素子、ＩＮＶ１：インバータ回路、ＩＮＶ２：インバータ回路、ＩＮＶ３：インバータ回路、ＩＮＶ４：インバータ回路、ＩＮＶ２１：インバータ回路、ＩＮＶ２２：インバータ回路、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｍ４：トランジスタ、Ｍ５：トランジスタ、Ｍ６：トランジスタ、ＭＡ１：トランジスタ、ＭＣ１：トランジスタ、ＭＣ２：トランジスタ、ＭｅｍＣ１：回路、ＭｅｍＣ２：回路、ＭＲ１：トランジスタ、ＭＷ１：トランジスタ、ＭＷ２：トランジスタ、ＭＷ１１：トランジスタ、ＭＷ１２：トランジスタ、ＰＣＣ１０：回路、ＰＤＬ：配線、ＰＬ：配線、ＲＢＬ：ビット線、ＲＷＬ：ワード線、ＲＴＣ１０：回路、ＳＭＣ２０：回路、ＷＢＬ：ビット線、ＷＬ：配線、ＷＬ１：ワード線、ＷＷＬ：ワード線、１０：電源回路、１１：メモリセル、１５：メモリセル、１６：メモリセル、１７Ａ：映像、２０：処理装置、２１：処理装置、２１ａ：演算回路、２１ｂ：電源管理装置、２１ｃ：記憶装置、２２：レジスタ、２３Ａ：プレーヤーオブジェクト、２４Ａ：装備、２５Ａ：装備一覧、２６Ａ：方向、２６Ｂ：方向、２６Ｃ：方向、２６Ｄ：方向、３０：プロセッサコア、３１：記憶回路、３２：回路、３５：電源線、４０：キャッシュ、４１：メモリアレイ、４２：周辺回路、４３：制御回路、４５：メモリセル、６０：ＰＭＵ、６１：回路、６５：クロック制御回路、７０：ＰＳＷ、７１：ＰＳＷ、８０：端子、８１：端子、８２：端子、８３：端子、９６：センサ素子、９７：表示部、９９：処理装置、１００：記憶回路、１１０：ＦＦ、１２０：メモリセル、１３０：プロセッサコア、１３１：制御装置、１３２：プログラムカウンタ、１３３：パイプラインレジスタ、１３４：パイプラインレジスタ、１３５：レジスタファイル、１３６：ＡＬＵ、１３７：データバス、２４０：ＮＯＳＲＡＭ、２４２：パワードメイン、２４３：パワードメイン、２４５：パワースイッチ、２４７：パワースイッチ、２５０：メモリセルアレイ、２５１：制御回路、２５２：行回路、２５３：列回路、３０１：入力部、３０１ｂ：入力部、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５１：ＤＯＳＲＡＭ、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６１：メモリセルアレイ、３６２：絶縁体、３６４：絶縁体、３６５：周辺回路、３６６：導電体、３７０：絶縁体、３７１：パワースイッチ、３７２：絶縁体、３７３：パワースイッチ、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、４０４：絶縁体、５００：トランジスタ、５００Ａ：トランジスタ、５００Ｂ：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１３：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５２６：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４８：導電体、５５０：トランジスタ、５５２：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４０：絶縁体、７００：操作装置、７０１：基板、７０２：回路領域、７０３：分離領域、７０４：分離線、７０５：チップ、７１０：センサ素子、７１０ｂ：センサ素子、７１１：検出部、７１１ｂ：検出部、７１２：判定回路、７１２ｂ：判定回路、７５０：電子部品、７５２：プリント基板、７５３：半導体装置、７５４：実装基板、７５５：リード、７９９：情報処理装置、９０１：コントローラ、９０２：コントローラ、９０３：パーソナルコンピュータ、９０４：モニター、９０５：プレーヤーオブジェクト、９０６：装備一覧、９０７：プロセッサユニット、９０８：センサチップ、４７００：半導体チップ、４７０１：センサチップ、５２００：マウス、５２０３：ボタン、５９００：情報端末、５９０１：筐体、５９０２：表示部、５９０３：操作スイッチ、５９０４：操作スイッチ、５９０５：バンド、７５００：型ゲーム機、７５２０：本体、７５２０ａ：表示部、７５２０ｂ：カメラ、７５２２：コントローラ、７５２２ａ：表示部、７５２２ｂ：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリ、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、８３０６：回路部、８３０７：撮像装置、８４００：コントローラ、８４０１：回路基板、８４０２：発光素子、８４０３：チップ、８４０４：チップ、８４０５：入力部
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A-5B】
【図6A】
【図6B】
【図6C】
【図6D】
【図7】
【図8A-8B】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15A】
【図15B】
【図15C】
【図16A】
【図16B】
【図17】
【図18】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【図21A】
【図21B】
【図21C】
【図22A】
【図22B】
【図22C】
【図23A】
【図23B】
【図24A】
【図24B】
【図25A】
【図25B】
【図25C】
【図25D】
【図26A-26C】
【図26D】
【図26E】
【図27】
【図28A】
【図28B】
【図29A】
【図29B】
【図30A】
【図30B】
【図30C】
【図30D】
【図30E】
【図31A】
【図31B】