特許 7624980 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-23

(45)【発行日】2025-01-31

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H10D 86/40 20250101AFI20250124BHJP

   H10D 30/67 20250101ALI20250124BHJP

   H10D 84/83 20250101ALI20250124BHJP

   H10D 84/80 20250101ALI20250124BHJP

【ＦＩ】

H01L29/78 613Z

H01L29/78 619A

H01L29/78 618B

H01L27/088 E

H01L27/088 331E

H01L27/088 B

H01L27/06 102A

【請求項の数】 4

(21)【出願番号】P 2022522080

(86)(22)【出願日】2021-05-06

(86)【国際出願番号】 IB2021053820

(87)【国際公開番号】W WO2021229374

(87)【国際公開日】2021-11-18

【審査請求日】2024-04-19

(31)【優先権主張番号】P 2020086266

(32)【優先日】2020-05-15

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】山崎 舜平

(72)【発明者】

【氏名】池田 隆之

(72)【発明者】

【氏名】大貫 達也

(72)【発明者】

【氏名】八窪 裕人

【審査官】田内 幸治

(56)【参考文献】

【文献】特開２０１６－００１７２９（ＪＰ，Ａ）

【文献】特開２００８－２１２６５２（ＪＰ，Ａ）

【文献】特開２０１９－０４６１９９（ＪＰ，Ａ）

【文献】特開２０１８－１２９０４６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２７／０８８

(57)【特許請求の範囲】

【請求項1】

生体に埋め込み可能な半導体装置であって、
通信部と、制御部と、記憶部と、演算部と、センサ部と、を有し、
前記記憶部は、識別情報を保持する機能を有し、
前記演算部は、積和演算を行う機能と、重み情報である第１情報を保持する機能と、前記第１情報及び前記センサ部から供給された第２情報を用いて第３情報を生成する機能と、を有し、
前記制御部は、前記通信部を介して入力された信号に応じて、前記識別情報又は前記第３情報の一方又は双方を、前記通信部を介して外部に出力する機能を有し、
前記演算部は、チャネル形成領域に酸化物半導体を含むトランジスタを有する、
半導体装置。

【請求項2】

請求項１において、
前記酸化物半導体は、インジウム又は亜鉛の一方または双方を含む、
半導体装置。

【請求項3】

請求項１又は請求項２において、
被覆材に覆われている、
半導体装置。

【請求項4】

請求項３において、
前記被覆材は、シリコン樹脂を含む、
半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、半導体装置に関する。

【0002】

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

【0003】

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。

【背景技術】

【0004】

近年、人の生体的特徴である指紋、掌紋、静脈パターン、声紋、虹彩パターン、網膜パターン、顔の形状、体形などの生体情報を用いた認証装置の開発が進められている。例えば、銀行のＡＴＭなどでは静脈パターンを用いた静脈認証装置が実用化されている。また、特許文献１には、指紋認証を行うことができる、スマートフォン等の電子機器が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１９－７９４１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

生体情報は偽造が難しいため、生体情報を用いた認証装置は精度の高い識別が実現できる。その一方で、傷病や加齢などに起因して生体情報が変化すると、個体の識別が困難になる恐れがある。

【0007】

本発明の一態様は、生体に埋め込み可能な半導体装置を提供することを課題の一とする。または、精度の高い個体識別が可能な半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、消費電力の少ない半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。

【0008】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0009】

本発明の一態様は、生体に埋め込み可能な半導体装置であって、通信部と、制御部と、記憶部と、演算部と、センサ部と、を有し、記憶部は、識別情報を保持する機能を有し、演算部は、第１情報を保持する機能と、第１情報およびセンサ部から供給された第２情報を用いて第３情報を生成する機能と、を有し、制御部は、通信部を介して入力された信号に応じて、識別情報または第３情報の一方または双方を、通信部を介して外部に出力する機能を有し、演算部は、チャネル形成領域に酸化物半導体を含むトランジスタを有する半導体装置である。

【0010】

酸化物半導体は、インジウムまたは亜鉛の少なくとも一方または双方を含むことが好ましい。

【0011】

演算部は、積和演算を行う機能を有してもよい。例えば、第１情報は、重み情報である。また、本発明の一態様に係る半導体装置は、被覆材で覆われることが好ましい。

【発明の効果】

【0012】

本発明の一態様によれば、生体に埋め込み可能な半導体装置を提供できる。または、精度の高い個体識別が可能な半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。または、消費電力の少ない半導体装置を提供できる。または、新規な半導体装置を提供できる。

【0013】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

【0014】

図１Ａは、半導体装置１００の斜視図である。図１Ｂおよび図１Ｃは、半導体装置１００の使用例を説明する図である。
図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅは、半導体装置１００の使用例を説明する図である。
図３は、通信部の構成を説明するブロック図である。
図４は、半導体装置の構成例を説明するブロック図である。
図５Ａおよび図５Ｂは、半導体装置の構成例を説明する図である。
図６Ａおよび図６Ｂは、記憶回路の構成例を説明する図である。
図７は、演算回路の構成例を説明する図である。
図８は、半導体装置の動作例を説明する図である。
図９は、ＣＰＵの構成例を説明する図である。
図１０Ａおよび図１０Ｂは、ＣＰＵの構成例を説明する図である。
図１１は、ＣＰＵの構成例を説明する図である。
図１２は、半導体装置の構造例を説明する図である。
図１３Ａ、図１３Ｂは、トランジスタの構造例を説明する図である。

【発明を実施するための形態】

【0015】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その説明の繰り返しは省略する。

【0016】

また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。

【0017】

（実施の形態１）
本発明の一態様に係る半導体装置１００について説明する。図１Ａは、生体に埋め込み可能な半導体装置１００の斜視外観図である。半導体装置１００は、通信部１１０、演算部１２０、制御部１３０、記憶部１４０、およびセンサ部１５０を有する。また、半導体装置１００は、被覆材１９０に覆われている。

【0018】

通信部１１０は、無線通信によって外部装置（図示せず）から送られてくる信号の受信、および外部装置への信号の送信を行う機能を有する。また、通信部１１０は、外部装置から非接触方式で供給される電力を受け取る機能を有する。

【0019】

なお、半導体装置１００にバッテリを設けてもよい。バッテリは半導体装置１００の動作に必要な電力を蓄える機能と、動作に必要な電力を供給する機能と、を備える。バッテリとしては、一次電池、または二次電池を用いることができる。なお、当該二次電池としては、例えば、リチウムイオン二次電池を用いてもよい。

【0020】

演算部１２０は、演算回路１２１および記憶回路１２２を有する。演算回路１２１は、記憶回路１２２に含まれる情報を用いて演算処理を行う機能を有する。また、演算回路１２１は、記憶回路１２２に含まれる情報とセンサ部１５０が取得した情報を用いて演算処理を行う機能を有する。また、演算回路１２１は、記憶部１４０に含まれる情報を用いて演算処理を行う機能を有する。演算結果は記憶部１４０に保持される。

【0021】

記憶部１４０は、半導体装置１００の識別情報を保持する機能を有する。また、記憶部１４０は、半導体装置１００の動作にかかわるプログラムやパラメータを保存する機能を有する。記憶部１４０としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などの不揮発性メモリを用いることができる。記憶部１４０の少なくとも一部は、書き換え可能なメモリであることが好ましい。

【0022】

制御部１３０は、通信部１１０、演算部１２０、記憶部１４０、およびセンサ部１５０の動作を制御する機能を有する。制御部１３０は、センサ部１５０などから供給されたアナログ信号をデジタル信号に変換する機能を有する。制御部１３０は、外部装置から通信部１１０を介して供給される信号に応じて、識別情報および／または演算結果などを外部装置に送信する機能を有する。

【0023】

センサ部１５０としては、様々な情報を検知可能なセンサを用いることができる。例えば、センサ部１５０として、温度、振動、圧力、傾度、加速度、酸素濃度、化学物質などの少なくとも一を検知する機能を有すればよい。なお、センサ部１５０はアナログ信号をデジタル信号に変換する機能を有してもよい。

【0024】

半導体装置１００は、被覆材１９０で覆うことが好ましい。被覆材１９０を用いることで、生体に埋め込み後に、炎症反応やアレルギー反応などを生じにくくすることができる。また、半導体装置１００を被覆材１９０で覆うことで、埋め込まれた部位に隣接する血管や神経組織なとの生体の損傷を防ぐことができる。被覆材１９０に用いる材料として、生体適合ガラスや、シリコン樹脂、フッ素樹脂などの高分子材料がある。

【0025】

図１Ｂおよび図１Ｃは、半導体装置１００を生体１０に埋め込んだ状態を示す模式図である。図１Ｂは、生体１０の親指と人差し指の間の皮下に半導体装置１００を埋め込んだ様子を示している。図１Ｃは、生体１０の首元の皮下に半導体装置１００を埋め込んだ様子を示している。

【0026】

生体１０に埋め込んだ半導体装置１００によって、生体１０の体温や心拍数などの生体情報を取得できる。また、半導体装置１００に生体１０固有の識別情報を付与することにより、半導体装置１００を、個人認識票（例えば、個人番号カード（マイナンバーカード）など）、運転免許証、健康保険証、パスポート、キャッシュカード、クレジットカードなどとして機能させることができる。

【0027】

例えば、図２Ａに示すように、生体１０に埋め込んだ半導体装置１００を外部機器９００に重ねることで、生体１０の情報を読み出すことができる。外部機器９００は、半導体装置１００に信号を送信する機能と、半導体装置１００から送信された信号を受信する機能を有する。外部機器９００は、リーダ／ライタとして機能する。

【0028】

また、半導体装置１００は様々な生体に埋め込むことができる。例えば、図２Ｂ乃至図２Ｅに示すように、生体２１、生体２２、生体２３、生体２４等に埋め込むことができる。半導体装置１００を用いることで、生体２１乃至生体２４の盗難防止、行動把握、健康状態の管理などを行うことができる。

【0029】

＜＜通信部１１０＞＞
図３は通信部１１０の構成を説明するブロック図である。通信部１１０はＲＦ回路１１１と、情報処理回路１１７と、を有する。また、ＲＦ回路１１１は、共振回路１１２、電源回路１１３、クロック発生回路１１４、復調回路１１５、変調回路１１６を有する。

【0030】

共振回路１１２は、電源回路１１３、クロック発生回路１１４、復調回路１１５、変調回路１１６と接続される。共振回路１１２は外部機器から発せられる電磁波を交流信号に変換する機能を有する。当該信号には、動作命令などの情報が含まれる。電源回路１１３は、当該信号から半導体装置１００の動作に用いる電力を生成する機能を有する。クロック発生回路１１４は、当該信号から半導体装置１００の動作に必要な同期信号を生成する機能を有する。復調回路１１５は、当該信号から動作命令などの情報を抽出する機能を有する。

【0031】

情報処理回路１１７は、復調回路１１５から抽出した情報から命令を抽出し、制御部１３０に送信する機能を有する。また、情報処理回路１１７は、制御部１３０から供給された信号を変調回路１１６に供給する機能を有する。変調回路１１６は制御部１３０から供給された信号を搬送波と混合する機能を有する。また、共振回路１１２は、変調回路１１６で混合された信号を外部に向けて発信する機能を有する。

【0032】

＜＜演算部１２０＞＞
演算部１２０に用いることができる半導体装置３００について説明する。なお、後述する演算回路３６０が、演算部１２０の演算回路１２１に相当する。後述する記憶回路３５０が、演算部１２０の記憶回路１２２に相当する。

【0033】

本実施の形態で説明する半導体装置３００は、演算効率に優れ、極低消費電力での動作が可能な半導体装置である。換言すれば、人の脳の機能を模倣する可能性のあるコンピューター（Ｂｒａｉｎ Ｍｏｒｐｈｉｃ Ｃｏｍｐｕｔｅｒ：ＢＭＣともいう）として機能しうる半導体装置である。

【0034】

＜ブロック図＞
図４に、半導体装置３００の構成を説明するブロック図を示す。半導体装置３００は、ＣＰＵ３１０、バス３２０、およびアクセラレータ３３０を有する。ＣＰＵ３１０は、ＣＰＵコア３１１およびバックアップ回路３１２を有する。アクセラレータ３３０は、複数の演算ブロック３３１の他、演算ブロック３３１間のデータの入出力を制御するための制御部３３２を有する。

【0035】

ＣＰＵ３１０は、オペレーティングシステムの実行、データの制御、各種演算やプログラムの実行など、汎用の処理を行う機能を有する。ＣＰＵ３１０は、ＣＰＵコア３１１を有する。ＣＰＵコア３１１は、１つまたは複数のＣＰＵコアに相当する。

【0036】

またＣＰＵ３１０は、電源電圧の供給が停止してもＣＰＵコア３１１内のデータを保持できるバックアップ回路３１２を有する。電源電圧の供給は、電源ドメイン（パワードメイン）からのパワースイッチ等による電気的な切り離しによって制御することができる。なお電源電圧は、駆動電圧という場合がある。

【0037】

バックアップ回路３１２として、例えば、ＯＳトランジスタを有するＯＳメモリが好適である。なおＯＳメモリとは、ＮＯＳＲＡＭといった、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を有するメモリのことをいう。なお「ＮＯＳＲＡＭ（登録商標）」とは、「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の略称である。

【0038】

ＯＳトランジスタに適用される金属酸化物は、Ｚｎ酸化物、Ｚｎ－Ｓｎ酸化物、Ｇａ－Ｓｎ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などがある。特にＭとしてＧａを用いる金属酸化物をＯＳトランジスタに採用する場合、元素の比率を調整することで電界効果移動度等の電気特性に優れたトランジスタとすることができるため、好ましい。また、インジウムおよび亜鉛を含む酸化物に、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

【0039】

ＯＳトランジスタの信頼性、電気特性の向上のため、半導体層に適用される金属酸化物は、ＣＡＡＣ－ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳなどの結晶部を有する金属酸化物であることが好ましい。ＣＡＡＣ－ＯＳとは、ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒの略称である。ＣＡＣ－ＯＳとは、Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒの略称である。ｎｃ－ＯＳとは、ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒの略称である。

【0040】

ＯＳトランジスタはオフ状態でソースとドレインとの間を流れる電流、つまりリーク電流が極めて小さい。ＮＯＳＲＡＭは、リーク電流が極めて小さい特性を用いてデータに応じた電荷をメモリ回路内に保持することで、不揮発性メモリとして用いることができる。特にＮＯＳＲＡＭは保持しているデータを破壊することなく読み出しすること（非破壊読み出し）が可能なため、データ読み出し動作を多数回繰り返す、ニューラルネットワークの積和演算の並列処理に適している。

【0041】

酸化物半導体として機能する金属酸化物のバンドギャップは２．５ｅＶ以上あるため、ＯＳトランジスタは極小のオフ電流をもつ。一例として、ソースとドレイン間の電圧が３．５Ｖ、室温（２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０^－２０Ａ未満、１×１０^－２２Ａ未満、あるいは１×１０^－２４Ａ未満とすることができる。そのため、ＯＳメモリでは、ＯＳトランジスタを介して保持ノードからリークする電荷量が極めて少ない。従って、ＯＳメモリは不揮発性のメモリ回路として機能できるため、ＣＰＵ３１０のパワーゲーティングが可能となる。

【0042】

ＯＳトランジスタで構成されるバックアップ回路３１２は、チャネル形成領域にシリコンを有するトランジスタ（Ｓｉトランジスタ）で構成することができるＣＰＵコア３１１と積層して設けることができる。バックアップ回路３１２の面積はＣＰＵコア３１１の面積より小さいため、回路面積の増加を招くことなく、ＣＰＵコア３１１上にバックアップ回路３１２を配置することができる。バックアップ回路３１２は、ＣＰＵコア３１１が有するレジスタのデータを保持する機能を有する。バックアップ回路３１２は、データ保持回路ともいう。なお、Ｓｉトランジスタのチャネル形成領域を含む半導体層は、単結晶半導体でもよいし、多結晶半導体でもよい。

【0043】

制御部３３２は、内部にＳＲＡＭ等のメモリ回路を有する。制御部３３２は、複数の演算ブロック３３１で得られる出力データをメモリ回路に保持する。そしてメモリ回路に保持した出力データを複数の半導体装置に出力する構成とする。当該構成とすることで複数の半導体装置を用いた、並列数が高められた並列計算を行うことができる。

【0044】

バス３２０は、ＣＰＵ３１０とアクセラレータ３３０とを電気的に接続する。つまりＣＰＵ３１０とアクセラレータ３３０とは、バス３２０を介してデータ伝送を行うことができる。

【0045】

＜演算ブロック＞
上述したアクセラレータ３３０は、ホストプログラムから呼び出されたプログラム（カーネル、またはカーネルプログラムとも呼ばれる。）を実行する。アクセラレータ３３０は、例えば、グラフィック処理における行列演算の並列処理、ニューラルネットワークの積和演算の並列処理、科学技術計算における浮動小数点演算の並列処理などを行うことができる。ここでは、アクセラレータ３３０において、複数のデータを並列に演算処理する（並列処理）演算ブロック３３１の構成例について説明する。

【0046】

演算ブロック３３１は、図５Ａに図示するように、複数の演算ユニット３４０を有する。演算ユニット３４０は、記憶回路３５０および演算回路３６０を有する。記憶回路３５０および演算回路３６０は、図５Ａおよび図５Ｂに図示するように、図中ＸＹ平面に対して概略垂直な方向（図５Ａ中、Ｚ方向）で異なる層に設けられる。つまり、記憶回路３５０および演算回路３６０は、積層して設けられる。

【0047】

なお「概略垂直」とは、８５度以上９５度以下の角度で配置されている状態をいう。なお本明細書において図５Ｂ等に図示するＸ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交または交差する方向である。また、Ｘ方向およびＹ方向は基板面に対して平行または概略平行であり、Ｚ方向は基板面に対して垂直または概略垂直である。

【0048】

記憶回路３５０は、複数のメモリセルを有する。メモリセルへのデータの書き込みおよび読出しは、駆動回路３４１、駆動回路３４２によって制御される。駆動回路３４１、駆動回路３４２は、データ制御回路ともいう。

【0049】

記憶回路３５０におけるメモリセルが記憶する情報（データ）は、ニューラルネットワークの積和演算に用いられる重みパラメータに対応するデータ（重みデータ）である。重みデータは、デジタルデータとすることで、ノイズに強く、高速で演算可能な半導体装置とすることができる。また、重みデータは、アナログデータでもよい。

【0050】

記憶回路３５０は、配線を介して演算回路３６０に接続される。記憶回路３５０が有するメモリセルは、ＯＳトランジスタを有する。記憶回路３５０と演算回路３６０を接続する配線は、重みデータを記憶回路３５０から演算回路３６０に伝えるための配線となる。記憶回路３５０から配線へ重みデータを高速に読み出すためには、あるいは、充放電に伴う消費エネルギーを小さくするためには、配線を短くすることが好ましい。つまり配線は、図５Ｂ中、矢印３５１で図示するように、ｚ方向に延びて設けられる構成とすることができる。演算回路３６０と記憶回路３５０の物理的な距離を近づけること、例えば積層によって配線距離が短くできることで、信号線に生じる寄生容量を削減できるため、低消費電力化が可能である。

【0051】

演算回路３６０は、積和演算といった演算処理を実行する機能を有する。演算回路３６０のデータの入力および出力は、制御回路３４３、制御回路３４４によって制御される。制御回路３４３、制御回路３４４は、データ入出力回路ともいう。

【0052】

演算回路３６０は、制御回路３４３から入力される入力データと、記憶回路３５０から与えられる重みデータとの、積和演算を行う。入力データはセンサ部１５０で検知した生体情報であってもよい。得られた積和演算のデータは、制御回路３４４に出力される。入力データおよび重みデータは、アナログデータでもよいし、デジタルデータでもよい。なお、入力データおよび重みデータは、デジタルデータが好ましい。デジタルデータはノイズの影響を受けにくい。よって、デジタルデータは、高い精度の演算結果が要求される演算処理を行うのに適している。

【0053】

演算回路３６０をＳｉトランジスタで構成することで、ＯＳトランジスタと積層して設けることができる。つまり、ＯＳトランジスタで構成される記憶回路３５０は、Ｓｉトランジスタで構成することができる演算回路３６０と積層して設けることができる。そのため、回路面積の増加を招くことなく、記憶回路３５０を配置できる面積を増やすことができる。記憶回路３５０が設けられる領域を演算回路３６０が設けられる基板上とすることで、記憶回路３５０と、演算回路３６０と、が同一層上に配置する場合と比較して、アクセラレータ３３０における演算処理に必要な記憶容量を増やすことができる。記憶容量が増えることで、外部記憶装置から半導体装置への、演算処理に用いるデータの転送回数を削減できるため、低消費電力化を図ることができる。

【0054】

＜記憶回路＞
記憶回路３５０が有するメモリセルである、ＮＯＳＲＡＭの構成例について説明する。図６Ａでは、Ｍ行Ｎ列（Ｍ、Ｎは２以上の自然数）の行列方向に並べて配置された書込用ワード線ＷＷＬ＿１乃至ＷＷＬ＿Ｍ、読出用ワード線ＲＷＬ＿１乃至ＲＷＬ＿Ｍ、書込用ビット線ＷＢＬ＿１乃ＷＢＬ＿Ｎ、および配線ＬＢＬ＿１乃至ＬＢＬ＿Ｎを図示している。また各ワード線およびビット線に接続されたメモリセル３５２を図示している。

【0055】

図６Ｂは、メモリセル３５２に適用可能な回路構成例について説明する図である。メモリセル３５２は、トランジスタ３５３、トランジスタ３５４、トランジスタ３５５、容量素子３５６（キャパシタともいう）を有する。

【0056】

トランジスタ３５３のソースまたはドレインの一方は、書込用ビット線ＷＢＬに接続される。トランジスタ３５３のゲートは、書込用ワード線ＷＷＬに接続される。トランジスタ３５３のソースまたはドレインの他方は、容量素子３５６の一方の電極およびトランジスタ３５４のゲートに接続される。トランジスタ３５４のソースまたはドレインの一方および容量素子３５６の他方の電極は、固定電位たとえばグラウンド電位を与える配線に接続される。トランジスタ３５４のソースまたはドレインの他方は、トランジスタ３５５のソースまたはドレインの一方に接続される。トランジスタ３５５のゲートは、読出用ワード線ＲＷＬに接続される。トランジスタ３５５のソースまたはドレインの他方は、配線ＬＢＬに接続される。配線ＬＢＬは、演算回路３６０のＳｉトランジスタが設けられる基板表面に対して概略垂直な方向に延在して設けられる配線を介して演算回路３６０（図示せず）に接続される。

【0057】

一例として図６Ｂに示すメモリセル３５２の回路構成は、３トランジスタ型（３Ｔ）ゲインセルのＮＯＳＲＡＭに相当する。トランジスタ３５３乃至トランジスタ３５５は、ＯＳトランジスタである。ＯＳトランジスタはオフ状態でソースとドレインとの間を流れる電流、つまりリーク電流が極めて小さい。ＮＯＳＲＡＭは、リーク電流が極めて小さい特性を用いてデータに応じた電荷をメモリ回路内に保持することで、不揮発性メモリとして用いることができる。

【0058】

＜演算回路＞
図７では、演算回路３６０の具体的な構成例を示す。図７では、重みデータＷと、入力データＡの積和演算を行うことができる演算回路３６０の構成例を図示している。図７において、乗算回路３６１、加算回路３６２およびレジスタ３６３を図示している。乗算回路３６１で乗算されたデータは加算回路３６２に入力される。加算回路３６２の出力がレジスタ３６３に保持され、乗算回路３６１で乗算されるデータと加算回路３６２で足しあわされることで積和演算が行われる。レジスタ３６３は、クロック信号ＣＬＫおよびリセット信号ｒｅｓｅｔ＿Ｂによって制御される。当該構成とすることで重みデータＷと入力データＡとの積和演算に相当するデータＭＡＣを得ることができる。

【0059】

＜動作例＞
次いでＣＰＵ３１０で実行するプログラムの演算の一部をアクセラレータ３３０で実行する場合の、半導体装置の動作例を説明する。

【0060】

図８は、ＣＰＵで実行するプログラムの演算の一部をアクセラレータで実行する場合の、動作の一例を説明する図である。

【0061】

ＣＰＵにて、ホストプログラムが実行される（ホストプログラム実行；ステップＳ１）。

【0062】

ＣＰＵは、アクセラレータを用いて演算を行う際に必要とされるデータ用領域を、記憶回路（メモリ）に確保するとの命令を確認した場合（メモリ確保命令；ステップＳ２）、該データ用領域を、記憶回路（メモリ）に確保する（メモリ確保；ステップＳ３）。

【0063】

次に、ＣＰＵは、メインメモリあるいは外部記憶装置から上記記憶回路（メモリ）へ入力データである重みデータを送信する（データ送信；ステップＳ４）。上記記憶回路（メモリ）は該重みデータを受信し、該重みデータを、ステップＳ２で確保された領域に格納する（データ受信；ステップＳ５）。

【0064】

ＣＰＵは、カーネルプログラムを起動するとの命令を確認した場合（カーネルプログラムの起動；ステップＳ６）、アクセラレータは、カーネルプログラムの実行を開始する（演算開始；ステップＳ７）。

【0065】

アクセラレータがカーネルプログラムの実行を開始した直後、ＣＰＵを、演算を行う状態からＰＧ（パワーゲーティング）状態へと切り替えてもよい（ＰＧ状態移行；ステップＳ８）。その場合、アクセラレータがカーネルプログラムの実行を終了する直前に、ＣＰＵは、ＰＧ状態から演算を行う状態へ切り替えられる（ＰＧ状態停止ステップＳ９）。ステップＳ８からステップＳ９までの期間、ＣＰＵをＰＧ状態にすることで、演算処理システム全体として消費電力および発熱を抑制することができる。

【0066】

アクセラレータがカーネルプログラムの実行を終了すると、出力データがアクセラレータ内の演算結果を保持する記憶部に格納される（演算終了；ステップＳ１０）。

【0067】

カーネルプログラムの実行が終了した後、ＣＰＵは、記憶部に格納された出力データをメインメモリあるいは外部記憶装置へ送信するとの命令を確認した場合（データ送信リクエスト；ステップＳ１１）、上記の出力データがメインメモリあるいは外部記憶装置へ送信され、メインメモリあるいは外部記憶装置に格納される（データ送信；ステップＳ１２）。

【0068】

以上のステップＳ１からステップＳ１２までの動作を繰り返すことにより、ＣＰＵおよびアクセラレータの消費電力および発熱を抑制しつつ、ＣＰＵで実行する演算の一部をアクセラレータで実行することができる。本発明の一態様の半導体装置は、非ノイマン型アーキテクチャを有してもよい。非ノイマン型アーキテクチャは、処理速度の増加に伴って消費電力が大きくなるノイマン型アーキテクチャと比較して、極めて少ない消費電力で演算処理を行うことができる。

【0069】

＜ＣＰＵコア＞
次いでパワーゲーティングが可能なＣＰＵコア３１１を有するＣＰＵ３１０の一例について説明する。

【0070】

図９に、ＣＰＵ３１０の構成例を示す。ＣＰＵ３１０は、ＣＰＵコア（ＣＰＵ Ｃｏｒｅ）３１１、Ｌ１（レベル１）キャッシュメモリ装置（Ｌ１ Ｃａｃｈｅ）３７１、Ｌ２キャッシュメモリ装置（Ｌ２ Ｃａｃｈｅ）３７２、バスインターフェース部（Ｂｕｓ Ｉ／Ｆ）３７３、パワースイッチ３１５～３１７、レベルシフタ（ＬＳ）３１８を有する。ＣＰＵコア３１１はフリップフロップ３１４を有する。

【0071】

バスインターフェース部３７３によって、ＣＰＵコア３１１、Ｌ１キャッシュメモリ装置３７１、Ｌ２キャッシュメモリ装置３７２が相互に接続される。

【0072】

外部から入力される割り込み信号（Ｉｎｔｅｒｒｕｐｔｓ）、ＣＰＵ３１０が発行する信号ＳＬＥＥＰ１等の信号に応じて、ＰＭＵ３１３はクロック信号ＧＣＬＫ１、各種のＰＧ（パワーゲーティング）制御信号（ＰＧ ｃｏｎｔｒｏｌ ｓｉｇｎａｌｓ）の生成を行う。クロック信号ＧＣＬＫ１、ＰＧ制御信号はＣＰＵ３１０に入力される。ＰＧ制御信号は、パワースイッチ３１５～３１７、フリップフロップ３１４を制御する。

【0073】

パワースイッチ３１５、３１６は、仮想電源線Ｖ＿ＶＤＤ（以下、Ｖ＿ＶＤＤ線と呼ぶ）への電圧ＶＤＤＤ、ＶＤＤ１の供給をそれぞれ制御する。パワースイッチ３１７は、レベルシフタ（ＬＳ）３１８への電圧ＶＤＤＨの供給を制御する。ＣＰＵ３１０およびＰＭＵ３１３には、パワースイッチを介さずに電圧ＶＳＳＳが入力される。ＰＭＵ３１３には、パワースイッチを介さずに電圧ＶＤＤＤが入力される。

【0074】

電圧ＶＤＤＤ、ＶＤＤ１はＣＭＯＳ回路用の駆動電圧である。電圧ＶＤＤ１は電圧ＶＤＤＤよりも低く、スリープ状態での駆動電圧である。電圧ＶＤＤＨはＯＳトランジスタ用の駆動電圧であり、電圧ＶＤＤＤよりも高い。

【0075】

Ｌ１キャッシュメモリ装置３７１、Ｌ２キャッシュメモリ装置３７２、バスインターフェース部３７３のそれぞれは、少なくとも１つパワーゲーティング可能なパワードメインを有する。パワーゲーティング可能なパワードメインには、１または複数のパワースイッチが設けられている。これらのパワースイッチは、ＰＧ制御信号によって制御される。

【0076】

フリップフロップ３１４は、レジスタに用いられる。フリップフロップ３１４には、バックアップ回路が設けられている。以下、フリップフロップ３１４について説明する。

【0077】

図１０Ａにフリップフロップ３１４（Ｆｌｉｐ－ｆｌｏｐ）の回路構成例を示す。フリップフロップ３１４はスキャンフリップフロップ（Ｓｃａｎ Ｆｌｉｐ－ｆｌｏｐ）３１９、バックアップ回路（Ｂａｃｋｕｐ Ｃｉｒｃｕｉｔ）３１２を有する。

【0078】

スキャンフリップフロップ３１９は、ノードＤ１、Ｑ１、ＳＤ、ＳＥ、ＲＴ、ＣＫ、クロックバッファ回路３１９Ａを有する。

【0079】

ノードＤ１はデータ（ｄａｔａ）入力ノードであり、ノードＱ１はデータ出力ノードであり、ノードＳＤはスキャンテスト用データの入力ノードである。ノードＳＥは信号ＳＣＥの入力ノードである。ノードＣＫはクロック信号ＧＣＬＫ１の入力ノードである。クロック信号ＧＣＬＫ１はクロックバッファ回路３１９Ａに入力される。スキャンフリップフロップ３１９のアナログスイッチは、クロックバッファ回路３１９ＡのノードＣＫ１、ＣＫＢ１に接続される。ノードＲＴはリセット信号（ｒｅｓｅｔ ｓｉｇｎａｌ）の入力ノードである。

【0080】

信号ＳＣＥは、スキャンイネーブル信号であり、ＰＭＵ３１３で生成される。ＰＭＵ３１３は信号ＢＫ、ＲＣを生成する。レベルシフタ３１８は信号ＢＫ、ＲＣをレベルシフトし、信号ＢＫＨ、ＲＣＨを生成する。信号ＢＫはバックアップ信号、信号ＲＣはリカバリ信号である。

【0081】

スキャンフリップフロップ３１９の回路構成は、図１０Ａに限定されない。標準的な回路ライブラリに用意されているフリップフロップを適用することができる。

【0082】

バックアップ回路３１２は、ノードＳＤ＿ＩＮ、ＳＮ１１、トランジスタＭ１１～Ｍ１３、容量素子Ｃ１１を有する。

【0083】

ノードＳＤ＿ＩＮは、スキャンテストデータの入力ノードであり、スキャンフリップフロップ３１９のノードＱ１に接続される。ノードＳＮ１１は、バックアップ回路３１２の保持ノードである。容量素子Ｃ１１はノードＳＮ１１の電圧を保持するための保持容量である。

【0084】

トランジスタＭ１１はノードＱ１とノードＳＮ１１間の導通状態を制御する。トランジスタＭ１２はノードＳＮ１１とノードＳＤ間の導通状態を制御する。トランジスタＭ１３はノードＳＤ＿ＩＮとノードＳＤ間の導通状態を制御する。トランジスタＭ１１、Ｍ１３のオンオフは信号ＢＫＨで制御され、トランジスタＭ１２のオンオフは信号ＲＣＨで制御される。

【0085】

トランジスタＭ１１乃至Ｍ１３は、上述したメモリセル３５２が有するトランジスタ３５３乃至３５５と同様に、ＯＳトランジスタである。トランジスタＭ１１乃至Ｍ１３はバックゲート有する構成を図示している。トランジスタＭ１１乃至Ｍ１３のバックゲートは、電圧ＶＢＧ１を供給する電源線に接続されている。

【0086】

少なくともトランジスタＭ１１、Ｍ１２がＯＳトランジスタであることが好ましい。オフ電流が極めて小さいというＯＳトランジスタの特長によって、ノードＳＮ１１の電圧の低下を抑えることができること、データの保持に電力を殆んど消費しないことから、バックアップ回路３１２は不揮発性の特性をもつ。容量素子Ｃ１１の充放電によってデータを書き換えるため、バックアップ回路３１２は原理的には書き換え回数に制約はなく、少ない電力で、データの書き込みおよび読み出しが可能である。

【0087】

バックアップ回路３１２の全てのトランジスタはＯＳトランジスタであることが非常に好ましい。図１０Ｂに示すように、シリコンＣＭＯＳ回路で構成されるスキャンフリップフロップ３１９上にバックアップ回路３１２を積層することができる。

【0088】

バックアップ回路３１２は、スキャンフリップフロップ３１９と比較して素子数が非常に少ないので、バックアップ回路３１２を積層するためにスキャンフリップフロップ３１９の回路構成およびレイアウトの変更が必要ない。つまり、バックアップ回路３１２は、汎用性が非常に高いバックアップ回路である。また、スキャンフリップフロップ３１９が形成されている領域内にバックアップ回路３１２を設けることができるので、バックアップ回路３１２を組み込んでも、フリップフロップ３１４の占有面積の増加をゼロにすることが可能である。よって、バックアップ回路３１２をフリップフロップ３１４に設けることで、ＣＰＵコア３１１のパワーゲーティングが可能となる。パワーゲーティングに必要な電力が少ないため、ＣＰＵコア３１１を高効率にパワーゲーティングすることが可能である。

【0089】

バックアップ回路３１２を設けることによって、トランジスタＭ１１による寄生容量がノードＱ１に付加されることになるが、ノードＱ１に接続される論理回路による寄生容量と比較して小さいので、スキャンフリップフロップ３１９の動作に影響はない。つまり、バックアップ回路３１２を設けても、フリップフロップ３１４の性能は実質的に低下しない。

【0090】

ＣＰＵコア３１１の低消費電力状態として、例えば、クロックゲーティング状態、パワーゲーティング状態、休止状態を設定することができる。ＰＭＵ３１３は、割り込み信号、信号ＳＬＥＥＰ１等に基づき、ＣＰＵコア３１１の低消費電力モードを選択する。例えば、通常動作状態からクロックゲーティング状態に移行する場合、ＰＭＵ３１３はクロック信号ＧＣＬＫ１の生成を停止する。

【0091】

例えば、通常動作状態から休止状態に移行する場合は、ＰＭＵ３１３は、電圧および／または周波数スケーリングを行う。例えば、電圧スケーリングを行う場合、ＰＭＵ３１３は、電圧ＶＤＤ１をＣＰＵコア３１１に入力するため、パワースイッチ３１５をオフにし、パワースイッチ３１６をオンにする。電圧ＶＤＤ１は、スキャンフリップフロップ３１９のデータを消失させない電圧である。周波数スケーリングを行う場合、ＰＭＵ３１３はクロック信号ＧＣＬＫ１の周波数を低下させる。

【0092】

ＣＰＵコア３１１を通常動作状態からパワーゲーティング状態に移行する場合には、スキャンフリップフロップ３１９のデータをバックアップ回路３１２にバックアップする動作が行われる。ＣＰＵコア３１１をパワーゲーティング状態から通常動作状態に復帰する際には、バックアップ回路３１２のデータをスキャンフリップフロップ３１９にリカバリする動作が行われる。

【0093】

図１１に、ＣＰＵコア３１１のパワーゲーティングシーケンスの一例を示す。なお、図１１において、ｔ１～ｔ７は時刻を表している。信号ＰＳＥ０～ＰＳＥ２は、パワースイッチ３１５～３１７の制御信号であり、ＰＭＵ３１３で生成される。信号ＰＳＥ０が“Ｈ”／“Ｌ”のとき、パワースイッチ３１５はオン／オフである。信号ＰＳＥ１、ＰＳＥ２についても同様である。

【0094】

時刻ｔ１以前は、通常動作状態（Ｎｏｒｍａｌ Ｏｐｅｒａｔｉｏｎ）である。パワースイッチ３１５はオンであり、ＣＰＵコア３１１には電圧ＶＤＤＤが入力される。スキャンフリップフロップ３１９は通常動作を行う。このとき、レベルシフタ３１８は動作させる必要がないため、パワースイッチ３１７はオフであり、信号ＳＣＥ、ＢＫ、ＲＣは“Ｌ”である。ノードＳＥが“Ｌ”であるため、スキャンフリップフロップ３１９はノードＤ１のデータを記憶する。なお、図１１の例では、時刻ｔ１において、バックアップ回路３１２のノードＳＮ１１は“Ｌ”である。

【0095】

バックアップ（Ｂａｃｋｕｐ）時の動作を説明する。時刻ｔ１で、ＰＭＵ３１３はクロック信号ＧＣＬＫ１を停止し、信号ＰＳＥ２、ＢＫを“Ｈ”にする。レベルシフタ３１８はアクティブになり、“Ｈ”の信号ＢＫＨをバックアップ回路３１２に出力する。

【0096】

バックアップ回路３１２のトランジスタＭ１１がオンになり、スキャンフリップフロップ３１９のノードＱ１のデータがバックアップ回路３１２のノードＳＮ１１に書き込まれる。スキャンフリップフロップ３１９のノードＱ１が“Ｌ”であれば、ノードＳＮ１１は“Ｌ”のままであり、ノードＱ１が“Ｈ”であれば、ノードＳＮ１１は“Ｈ”になる。

【0097】

ＰＭＵ３１３は、時刻ｔ２で信号ＰＳＥ２、ＢＫを“Ｌ”にし、時刻ｔ３で信号ＰＳＥ０を“Ｌにする。時刻ｔ３で、ＣＰＵコア３１１の状態はパワーゲーティング状態に移行する。なお、信号ＢＫを立ち下げるタイミングで信号ＰＳＥ０を立ち下げてもよい。

【0098】

パワーゲーティング（Ｐｏｗｅｒ－ｇａｔｉｎｇ）時の動作を説明する。信号ＰＳＥ０が“Ｌになることで、Ｖ＿ＶＤＤ線の電圧が低下するため、ノードＱ１のデータは失われる。ノードＳＮ１１は、時刻ｔ３でのノードＱ１のデータを保持し続ける。

【0099】

リカバリ（Ｒｅｃｏｖｅｒｙ）時の動作を説明する。時刻ｔ４で、ＰＭＵ３１３が信号ＰＳＥ０を“Ｈ”にすることで、パワーゲーティング状態からリカバリ状態に移行する。Ｖ＿ＶＤＤ線の充電が開始され、Ｖ＿ＶＤＤ線の電圧がＶＤＤＤになった状態（時刻ｔ５）で、ＰＭＵ３１３は信号ＰＳＥ２、ＲＣ、ＳＣＥを“Ｈ”にする。

【0100】

トランジスタＭ１２はオンになり、容量素子Ｃ１１の電荷がノードＳＮ１１とノードＳＤとに分配される。ノードＳＮ１１が“Ｈ”であれば、ノードＳＤの電圧は上昇する。ノードＳＥは“Ｈ”であるので、スキャンフリップフロップ３１９の入力側ラッチ回路にノードＳＤのデータが書き込まれる。時刻ｔ６でノードＣＫにクロック信号ＧＣＬＫ１が入力されると、入力側ラッチ回路のデータがノードＱ１に書き込まれる。つまり、ノードＳＮ１１のデータがノードＱ１に書き込まれたことになる。

【0101】

時刻ｔ７で、ＰＭＵ３１３は信号ＰＳＥ２、ＳＣＥ、ＲＣを“Ｌ”にし、リカバリ動作が終了する。

【0102】

ＯＳトランジスタを用いたバックアップ回路３１２は、動的および静的低消費電力双方が小さいため、ノーマリオフ・コンピューティングに非常に好適である。なお、ＯＳトランジスタを用いたバックアップ回路３１２を有するＣＰＵコア３１１を含むＣＰＵ３１０は、ＮｏｆｆＣＰＵ（登録商標）と呼称することができる。ＮｏｆｆＣＰＵは、不揮発性メモリを有し、動作が必要ない場合には、電力供給を停止することができる。フリップフロップ３１４を搭載しても、ＣＰＵコア３１１の性能低下、動的電力の増加をほとんど発生させないようにできる。

【0103】

なお、ＣＰＵコア３１１は複数のパワーゲーティング可能なパワードメインを有してもよい。複数のパワードメインには、電圧の入力を制御するための１または複数のパワースイッチが設けられる。また、ＣＰＵコア３１１は、１または複数のパワーゲーティングが行われないパワードメインを有していてもよい。例えば、パワーゲーティングが行われないパワードメインに、フリップフロップ３１４、パワースイッチ３１５～３１７の制御を行うためのパワーゲーティング制御回路を設けてもよい。

【0104】

なお、フリップフロップ３１４の適用はＣＰＵ３１０に限定されない。ＣＰＵ３１０において、パワーゲーティング可能なパワードメインに設けられるレジスタに、フリップフロップ３１４を適用できる。

【0105】

本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。

【0106】

（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置に適用可能なトランジスタの構成例について説明する。一例として、異なる電気特性を有するトランジスタを積層して設ける構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。

【0107】

半導体装置の断面構造の一部を図１２に示す。図１２に示す半導体装置は、トランジスタ５５０と、トランジスタ５００と、容量素子６００と、を有している。図１３Ａはトランジスタ５００のチャネル長方向の断面図であり、図１３Ｂはトランジスタ５００のチャネル幅方向の断面図である。例えば、トランジスタ５００は上記実施の形態に示した記憶回路３５０が有するＯＳトランジスタ、つまりチャネル形成領域に酸化物半導体を有するトランジスタに相当する。また、トランジスタ５５０は上記実施の形態に示した演算回路３６０が有するＳｉトランジスタ、つまりチャネル形成領域にシリコンを有するトランジスタに相当する。また、容量素子６００は記憶回路３５０が有する容量素子に相当する。

【0108】

トランジスタ５００は、ＯＳトランジスタである。ＯＳトランジスタは、オフ電流が極めて少ない。よって、トランジスタ５００を介して記憶ノードに書き込んだデータ電圧あるいは電荷を長期間保持することが可能である。つまり、記憶ノードのリフレッシュ動作頻度を低減、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。

【0109】

図１２では、トランジスタ５００はトランジスタ５５０の上方に設けられ、容量素子６００はトランジスタ５５０、およびトランジスタ５００の上方に設けられている。

【0110】

トランジスタ５５０は、基板４１１に設けられる。基板４１１は、例えば、ｐ型のシリコン基板である。基板４１１は、ｎ型のシリコン基板でもよい。酸化物層４１４は、基板４１１に埋め込み酸化（Ｂｕｒｒｉｅｄ ｏｘｉｄｅ）によって形成された絶縁層（ＢＯＸ層ともいう）、例えば酸化シリコンであることが好ましい。トランジスタ５５０は、基板４１１に酸化物層４１４を介して設けられた単結晶シリコン、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に設けられる。よって、本実施の形態などにおいて、トランジスタ５５０はＳｉトランジスタである。

【0111】

ＳＯＩ基板における基板４１１は、素子分離層として機能する絶縁体４１３が設けられる。また基板４１１は、ウェル領域４１２を有する。ウェル領域４１２は、トランジスタ５５０の導電型に応じてｎ型またはｐ型の導電性が付与された領域である。ＳＯＩ基板における単結晶シリコンには、半導体領域４１５、ソース領域またはドレイン領域として機能する低抵抗領域４１６ａ、低抵抗領域４１６ｂが設けられる。またウェル領域４１２上には、低抵抗領域４１６ｃを有する。

【0112】

トランジスタ５５０は、導電性を付与する不純物元素が付加されたウェル領域４１２に重ねて設けることができる。ウェル領域４１２は、低抵抗領域４１６ｃを介して電位を独立して変化させることで、トランジスタ５５０のボトムゲート電極として機能させることができる。そのため、トランジスタ５５０のしきい値電圧を制御することができる。特に、ウェル領域４１２に負の電位を印加することにより、トランジスタ５５０のしきい値電圧をより大きくし、オフ電流を低減することが可能となる。したがって、ウェル領域４１２に負の電位を印加することで、Ｓｉトランジスタのゲート電極に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。その結果、トランジスタ５５０を有する半導体装置の消費電力を低減でき、演算効率の向上を図ることができる。

【0113】

トランジスタ５５０は、半導体層の上面およびチャネル幅方向の側面が絶縁体４１７を介して導電体４１８に覆われている、いわゆるＦｉｎ型とすることが好ましい。トランジスタ５５０をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ５５０のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ５５０のオフ特性を向上させることができる。

【0114】

なお、トランジスタ５５０は、ｐチャネル型のトランジスタ、あるいはｎチャネル型のトランジスタのいずれでもよい。

【0115】

導電体４１８は、第１ゲート（トップゲートともいう）電極として機能する場合がある。また、ウェル領域４１２は、第２ゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、ウェル領域４１２に印加する電位は、低抵抗領域４１６ｃを介して制御することができる。

【0116】

半導体領域４１５のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域４１６ａ、および低抵抗領域４１６ｂ、ウェル領域４１２の電位を制御する電極に接続される低抵抗領域４１６ｃなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ５５０をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。

【0117】

ウェル領域４１２、低抵抗領域４１６ａ、低抵抗領域４１６ｂ、および低抵抗領域４１６ｃは、半導体領域４１５に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。

【0118】

ゲート電極として機能する導電体４１８は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。また導電体４１８は、ニッケルシリサイド等のシリサイドを用いてもよい。

【0119】

なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。

【0120】

低抵抗領域４１６ａ、低抵抗領域４１６ｂ、および低抵抗領域４１６ｃは、別の導電体、例えばニッケルシリサイド等のシリサイドを積層して設ける構成としてもよい。当該構成とすることで、電極として機能する領域の導電性を高めることができる。またこのとき、ゲート電極として機能する導電体４１８の側面、およびゲート絶縁膜として機能する絶縁体４１７の側面には、サイドウオールスペーサ（側壁絶縁層ともいう）として機能する絶縁体を設ける構成としてもよい。当該構成とすることで、導電体４１８と、低抵抗領域４１６ａおよび低抵抗領域４１６ｂと、が導通状態となることを防ぐことができる。

【0121】

トランジスタ５５０を覆って、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６が順に積層して設けられている。

【0122】

絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。

【0123】

なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。

【0124】

絶縁体４２２は、その下方に設けられるトランジスタ５５０などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体４２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。

【0125】

また、絶縁体４２４には、基板４１１、またはトランジスタ５５０などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。

【0126】

水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ５５０との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

【0127】

水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体４２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体４２４の面積当たりに換算して、１０×１０^１５ａｔｏｍｓ／ｃｍ^２以下、好ましくは５×１０^１５ａｔｏｍｓ／ｃｍ^２以下であればよい。

【0128】

なお、絶縁体４２６は、絶縁体４２４よりも誘電率が低いことが好ましい。例えば、絶縁体４２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体４２６の比誘電率は、絶縁体４２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

【0129】

また、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６には容量素子６００、またはトランジスタ５００と接続する導電体４２８、および導電体４３０等が埋め込まれている。なお、導電体４２８、および導電体４３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構成をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。

【0130】

各プラグ、および配線（導電体４２８、導電体４３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

【0131】

絶縁体４２６、および導電体４３０上に、配線層を設けてもよい。例えば、図１２では、絶縁体４５０、絶縁体４５２、および絶縁体４５４が順に積層して設けられている。また、絶縁体４５０、絶縁体４５２、および絶縁体４５４には、導電体４５６が形成されている。導電体４５６は、トランジスタ５５０と接続するプラグ、または配線としての機能を有する。なお導電体４５６は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。

【0132】

なお、例えば、絶縁体４５０は、絶縁体４２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体４５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体４５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。

【0133】

なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ５５０からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体４５０と接する構成であることが好ましい。

【0134】

絶縁体４５４、および導電体４５６上に、配線層を設けてもよい。例えば、図１２では、絶縁体４６０、絶縁体４６２、および絶縁体４６４が順に積層して設けられている。また、絶縁体４６０、絶縁体４６２、および絶縁体４６４には、導電体４６６が形成されている。導電体４６６は、プラグまたは配線としての機能を有する。なお導電体４６６は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。

【0135】

なお、例えば、絶縁体４６０は、絶縁体４２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体４６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体４６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。

【0136】

絶縁体４６４、および導電体４６６上に、配線層を設けてもよい。例えば、図１２では、絶縁体４７０、絶縁体４７２、および絶縁体４７４が順に積層して設けられている。また、絶縁体４７０、絶縁体４７２、および絶縁体４７４には、導電体４７６が形成されている。導電体４７６は、プラグまたは配線としての機能を有する。なお導電体４７６は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。

【0137】

なお、例えば、絶縁体４７０は、絶縁体４２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体４７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体４７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。

【0138】

絶縁体４７４、および導電体４７６上に、配線層を設けてもよい。例えば、図１２では、絶縁体４８０、絶縁体４８２、および絶縁体４８４が順に積層して設けられている。また、絶縁体４８０、絶縁体４８２、および絶縁体４８４には、導電体４８６が形成されている。導電体４８６は、プラグまたは配線としての機能を有する。なお導電体４８６は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。

【0139】

なお、例えば、絶縁体４８０は、絶縁体４２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体４８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体４８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５５０とトランジスタ５００とは、バリア層により分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。

【0140】

上記において、導電体４５６を含む配線層、導電体４６６を含む配線層、導電体４７６を含む配線層、および導電体４８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体４５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体４５６を含む配線層と同様の配線層を５層以上にしてもよい。

【0141】

絶縁体４８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。

【0142】

例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板４１１、またはトランジスタ５５０を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物に対するバリア性を有する膜を用いることが好ましい。したがって、絶縁体４２４と同様の材料を用いることができる。

【0143】

水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ５５０との間に、水素の拡散を抑制する膜を用いることが好ましい。

【0144】

また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。

【0145】

特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。

【0146】

また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体４２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。

【0147】

また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ５５０と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。

【0148】

特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ５５０とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ５５０からトランジスタ５００への水素の拡散を抑制することができる。

【0149】

絶縁体５１６の上方には、トランジスタ５００が設けられている。

【0150】

図１３Ａおよび図１３Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６および導電体５０３の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａおよび導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面および側面に配置された絶縁体５４５と、絶縁体５４５の形成面に配置された導電体５６０と、を有する。

【0151】

また、図１３Ａおよび図１３Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図１３Ａおよび図１３Ｂに示すように、導電体５６０は、絶縁体５４５の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１３Ａおよび図１３Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５４５の上に絶縁体５７４が配置されることが好ましい。

【0152】

なお、本明細書などにおいて、酸化物５３０ａ、および酸化物５３０ｂをまとめて酸化物５３０という場合がある。

【0153】

なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、および酸化物５３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、または３層以上の積層構成を設ける構成にしてもよい。

【0154】

また、トランジスタ５００では、導電体５６０を２層の積層構成として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構成であってもよいし、３層以上の積層構成であってもよい。また、図１２、図１３Ａ、および図１３Ｂに示すトランジスタ５００は一例であり、その構成に限定されず、回路構成や駆動方法などに応じて適切なトランジスタを用いればよい。

【0155】

ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。

【0156】

さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。

【0157】

導電体５６０は、第１ゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２ゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧をより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。

【0158】

導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。

【0159】

本明細書等において、一対のゲート電極（第１のゲート電極、および第２のゲート電極）の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構成を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構成とよぶ。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構成は、Ｆｉｎ型構成およびプレーナ型構成とは異なる。Ｓ－ｃｈａｎｎｅｌ構成を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。

【0160】

また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａおよび導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または３層以上の積層構成として設ける構成にしてもよい。

【0161】

ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。

【0162】

例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。

【0163】

また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、本実施の形態では導電体５０３を導電体５０３ａと導電体５０３ｂの積層で図示したが、導電体５０３は単層構成であってもよい。

【0164】

絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。

【0165】

ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。当該酸素は、加熱により膜中から放出されやすい。本明細書などでは、加熱により放出される酸素を「過剰酸素」と呼ぶ場合がある。つまり、絶縁体５２４には、過剰酸素を含む領域（「過剰酸素領域」ともいう。）が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損（Ｖ_Ｏ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう）を低減し、トランジスタ５００の信頼性を向上させることができる。なお、酸化物５３０中の酸素欠損に水素が入った場合、当該欠陥（以下、Ｖ_ＯＨと呼ぶ場合がある。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する虞もある。本発明の一態様においては、酸化物５３０中のＶ_ＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、Ｖ_ＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること（「脱水」または「脱水素化処理」ともいう。）と、酸化物半導体に酸素を供給して酸素欠損を補填すること（「加酸素化処理」ともいう。）が重要である。Ｖ_ＯＨなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

【0166】

過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、さらに好ましくは２．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、または３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。

【0167】

また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「Ｖ_ＯＨ→Ｖｏ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ_２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａまたは導電体５４２ｂにゲッタリングされる場合がある。

【0168】

また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ_２／（Ｏ_２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。

【0169】

また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（Ｖ_Ｏ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。

【0170】

なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「Ｖｏ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ_２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶ_ＯＨが形成されるのを抑制することができる。

【0171】

また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。

【0172】

絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、導電体５０３側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。

【0173】

絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、または（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

【0174】

特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。

【0175】

または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

【0176】

なお、図１３Ａおよび図１３Ｂのトランジスタ５００では、３層の積層構成からなる第２のゲート絶縁膜として、絶縁体５２２、および絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、または４層以上の積層構成を有していてもよい。その場合、同じ材料からなる積層構成に限定されず、異なる材料からなる積層構成でもよい。

【0177】

トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いる。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。

【0178】

酸化物半導体として機能する金属酸化物の形成は、スパッタリング法で行なってもよいし、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で行なってもよい。なお、酸化物半導体として機能する金属酸化物については、他の実施の形態で詳細に説明する。

【0179】

また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

【0180】

酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構成物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。

【0181】

なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構成を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。

【0182】

また、酸化物５３０ａの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。

【0183】

ここで、酸化物５３０ａおよび酸化物５３０ｂの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａおよび酸化物５３０ｂの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。

【0184】

具体的には、酸化物５３０ａと酸化物５３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。

【0185】

このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。

【0186】

酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２ａ、および導電体５４２ｂが設けられる。導電体５４２ａ、および導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があるため好ましい。

【0187】

また、図１３Ａでは、導電体５４２ａ、および導電体５４２ｂを単層構成として示したが、２層以上の積層構成としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構成、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構成、チタン膜上に銅膜を積層する二層構成、タングステン膜上に銅膜を積層する二層構成としてもよい。

【0188】

また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構成、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構成等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

【0189】

また、図１３Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、および領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。

【0190】

酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア密度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。

【0191】

絶縁体５４４は、導電体５４２ａ、および導電体５４２ｂを覆うように設けられ、導電体５４２ａ、および導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。

【0192】

絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタンまたは、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコンまたは窒化シリコンなども用いることができる。

【0193】

特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、およびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、および導電体５４２ｂが耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない材料である場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。

【0194】

絶縁体５４４を有することで、絶縁体５８０に含まれる水、および水素などの不純物が酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素による、導電体５４２ａおよび導電体５４２ｂの酸化を抑制できる。

【0195】

絶縁体５４５は、第１のゲート絶縁膜として機能する。絶縁体５４５は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。

【0196】

具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。

【0197】

過剰酸素を含む絶縁体を絶縁体５４５として設けることにより、絶縁体５４５から、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５４５中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５４５の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。また、絶縁体５４５の形成前および／または形成後に、前述したマイクロ波処理を行なってもよい。

【0198】

また、絶縁体５４５が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５４５と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５４５から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５４５から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。

【0199】

なお、絶縁体５４５は、第２のゲート絶縁膜と同様に、積層構成としてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ－ｋ材料と、熱的に安定している材料との積層構成とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構成とすることができる。

【0200】

第１のゲート電極として機能する導電体５６０は、図１３Ａおよび図１３Ｂでは２層構成として示しているが、単層構成でもよいし、３層以上の積層構成であってもよい。

【0201】

導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５４５に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。

【0202】

また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構成としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構成としてもよい。

【0203】

絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、および導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコン、および酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。

【0204】

絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を設けることで、絶縁体５８０中の酸素を酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。

【0205】

絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。

【0206】

半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。

【0207】

絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５４５の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５４５、および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。

【0208】

例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。

【0209】

特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。

【0210】

また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。

【0211】

また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａ、および導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６、および導電体５４８と同様の構成である。

【0212】

絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。

【0213】

特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。

【0214】

また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体４２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。

【0215】

また、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。

【0216】

導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ５５０と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。

【0217】

また、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５２２または絶縁体５１４に達する開口を形成し、絶縁体５２２または絶縁体５１４に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２または絶縁体５１４と同様の材料を用いればよい。

【0218】

続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０と、絶縁体６３０とを有する。

【0219】

また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。

【0220】

導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。

【0221】

本実施の形態では、導電体６１２、および導電体６１０を単層構成で示したが、当該構成に限定されず、２層以上の積層構成でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。

【0222】

絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構成と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。

【0223】

導電体６２０、および絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体４２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。

【0224】

本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。

【0225】

本実施の形態に示す構成、構造、方法などは、他の実施の形態などに示す構成、構造、方法などと適宜組み合わせて用いることができる。

【符号の説明】

【0226】

１０：生体、１００：半導体装置、１１０：通信部、１１１：ＲＦ回路、１１２：共振回路、１１３：電源回路、１１４：クロック発生回路、１１５：復調回路、１１６：変調回路、１１７：情報処理回路、１２０：演算部、１２１：演算回路、１２２：記憶回路、１３０：制御部、１４０：記憶部、１５０：センサ部、１９０：被覆材

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3】

【図4】

【図5A】

【図5B】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図11】

【図12】

【図13A】

【図13B】