特許 7625310 電流変化を利用した多データ伝送による低消費電力回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2025-01-24

(45)【発行日】2025-02-03

(54)【発明の名称】電流変化を利用した多データ伝送による低消費電力回路

(51)【国際特許分類】

   H04L 25/02 20060101AFI20250127BHJP

【ＦＩ】

H04L25/02 W

【請求項の数】 4

(21)【出願番号】P 2024093841

(22)【出願日】2024-06-10

【審査請求日】2024-06-14

【早期審査対象出願】

(73)【特許権者】

【識別番号】322014392

【氏名又は名称】株式会社Ｍ３

(72)【発明者】

【氏名】神谷 浩

【審査官】竹内 亨

(56)【参考文献】

【文献】特開２０００－２４４５８６（ＪＰ，Ａ）

【文献】特開２０１８－０３３１３０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２５／００－２５／６６

(57)【特許請求の範囲】

【請求項1】

多データ伝送による低消費電力回路であって、
第１の立ち上がり時間を有する第１信号を出力する低電流ハイレベル電圧出力回路と、前記第１の立ち上がり時間より小さい第２の立ち上がり時間を有する第２信号を出力する高電流ハイレベル電圧出力回路と、を含む波形出力部と、
前記第１及び前記第２信号を受信する波形入力部と、
前記波形出力部と前記波形入力部とを電気的に接続し、前記第１及び第２信号を伝送するための伝送路と、を備え、
前記波形出力部は、前記第１信号と前記第２信号のいずれか一つの信号を出力し、
前記波形入力部は、前記伝送路に、入力端子を介して直列に接続され容量性部品と前記容量性部品に直列に電気的に接続された抵抗部品を含む微分回路と、前記微分回路の容量性部品と抵抗部品との間に接続された第１の波形検出部と、前記微分回路の前記入力端子に接続された第２の波形検出部を有し、
前記微分回路により、前記第２信号は、所定の閾値レベルを越える電圧値を有する電圧波形に変換され、
前記第1の波形検出部により、第２信号を選択的に検出可能に構成されたことを特徴とする多データ伝送による低消費電力回路。

【請求項2】

多データ伝送による低消費電力回路であって、
第１の立ち下がり時間を有する第１信号を出力する低電流ローレベル電圧出力回路と、前記第１の立ち下がり時間より小さい第２の立ち下がり時間を有する第２信号を出力する高電流ローレベル電圧出力回路と、を含む波形出力部と、
前記第１及び前記第２信号を受信する波形入力部と、
前記波形出力部と前記波形入力部とを電気的に接続し、前記第１及び第２信号を伝送するための伝送路と、を備え、
前記波形出力部は、前記第１信号と前記第２信号のいずれか一つの信号を出力し、
前記波形入力部は、前記伝送路に、入力端子を介して直列に接続され容量性部品と前記容量性部品に直列に電気的に接続された抵抗部品を含む微分回路と、前記微分回路の容量性部品と抵抗部品との間に接続された第１の波形検出部と、前記微分回路の前記入力端子に接続された第２の波形検出部を有し、
前記微分回路により、前記第２信号は、所定の閾値レベルを越える電圧値を有する電圧波形に変換され、
前記第1の波形検出部により、第２信号を選択的に検出可能に構成されたことを特徴とする多データ伝送による低消費電力回路。

【請求項3】

前記微分回路により変換される前記電圧波形は、前記第１信号及び前記第２信号が前記容量性部品と前記抵抗部品の特性に応じて変換されるものであり、
前記第２信号の検出は、前記微分回路により変換された前記電圧波形のピーク電圧により行われることを特徴とする請求項１または請求項２に記載の多データ伝送による低消費電力回路。

【請求項4】

前記高電流ハイレベル電圧出力回路は、電源供給部の出力端子に、直接に接続された第１のＭＯＳトランジスタを含み、
前記低電流ハイレベル電圧出力回路は、前記電源供給部の前記出力端子に、抵抗部品を介して接続された第２のＭＯＳトランジスタを含むことを特徴とする請求項１に記載の多データ伝送による低消費電力回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電流変化を利用した低消費電力の電気回路に関する。

【背景技術】

【0002】

現状、半導体、コンピュータなどの伝送方式は、波形電圧のハイレベル、ローレベルを基準として、データの０１（ゼロイチ）の判断をする仕組みとなっており、データを多く伝送するためには、データの周波数を増加させることが必要となっている。また、周波数が増加させることで、高周波ノイズの発生という課題や、消費電力が上がり、ＣＯ_２の排出量が増えてしまうという課題が発生している。

【0003】

それらの解決の手段として、伝送する波形の電圧を下げるという手段が取られており、電圧レベルも、５Ｖから３．３Ｖ、３．３Ｖから１．８Ｖ、１．８Ｖから１．５Ｖへと低電圧化が進んできている。また、その一方で、電圧レベルを下げることによって、周囲からの電磁ノイズなどの影響を受けやすくなってしまうという課題も発生している。

【0004】

更には、このような高周波化や低電圧化の技術を使っても、将来に予見されている全世界レベルでのデータ量の更なる増大や、電力供給不足の問題や、地球温暖化に直結するＣＯ_２の排出量問題には、対策として不十分と考えられている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０２４－３６８０８

【発明の概要】

【発明が解決しようとする課題】

【0006】

上記の特許文献1では、出力電圧調整を考慮した構造が提案されているが、低消費電力を実現するための波形の出力方式や、波形の入力方式などに関する構成が開示されていない。

【課題を解決するための手段】

【0007】

本発明は、波形出力部に、低電流ハイレベル電圧出力回路と、高電流ハイレベル電圧出力回路を有し、波形入力部に、第１の波形検出部と、第２の波形検出部と、微分回路を有し、波形出力部と、波形入力部を伝送路で接続した電流変化を利用した多データ伝送による低消費電力回路であり、前記波形出力部は、前記低電流ハイレベル電圧出力回路からは、低電流のハイレベル電圧を出力し、前記高電流ハイレベル電圧出力回路からは高電流のハイレベル電圧を出力し、出力した波形を、前記伝送路を通じて波形入力部に伝送し、第１の波形検出部にて波形を検出し、微分回路における波形を第２の波形検出部にて検出することを特徴とする電流変化を利用した多データ伝送による低消費電力回路である。

【発明の効果】

【0008】

本発明は、波形出力部に、低電流ハイレベル電圧出力回路と、高電流ハイレベル電圧出力回路を有し、波形入力部に、第１の波形検出部と、第２の波形検出部と、微分回路を有し、波形出力部と、波形入力部を伝送路で接続した電流変化を利用した多データ伝送による低消費電力回路であり、前記波形出力部は、前記低電流ハイレベル電圧出力回路からは、低電流のハイレベル電圧を出力し、前記高電流ハイレベル電圧出力回路からは高電流のハイレベル電圧を出力し、出力した波形を、前記伝送路を通じて波形入力部に伝送し、第１の波形検出部にて波形を検出し、微分回路における波形を第２の波形検出部にて検出することを特徴とする電流変化を利用した多データ伝送による低消費電力回路である。

【0009】

このようにして、従来の半導体、コンピュータなどの伝送方式は、波形のＨｉｇｈ／Ｌｏｗの電圧を基準として、データの０１（ゼロイチ）の判断をしており、１度あるいは１周期の間の波形伝送の際に、Ｈｉｇｈ／Ｌｏｗの電圧変化を伝送するだけであるが、本発明では、それらに追加して波形電流のハイレベル、ローレベルを伝送し、受信し電流変化を電圧に変換してデータの判断を可能とさせることとなり、１度あるいは１周期の間に、電圧に加えて電流の変化も検知することができるため複数の波形データを送受信することが可能となり、周波数を増加させなくても、伝送できるデータ送信量を増大させることができるため、将来に予見されている全世界レベルでのデータ量の更なる増大や、電力供給不足の問題や、地球温暖化に直結するＣＯ２の排出量問題に、対処することが可能となるという効果がある。

【図面の簡単な説明】

【0010】

【図1】本発明の１実施例に関する回路構成図

【図2】本発明の１実施例に関する回路部品配置図

【図3】本発明の１実施例に関するシミュレーション波形

【図4】本発明の１実施例に関するシミュレーション波形

【図5】本発明の１実施例に関するシミュレーション波形

【図6】本発明の１実施例に関するシミュレーション波形

【図7】本発明の１実施例に関するシミュレーション波形

【図8】本発明の１実施例に関するシミュレーション波形

【図9】本発明の１実施例に関する回路構成図

【図10】本発明の１実施例に関する回路構成図

【発明を実施するための形態】

【0011】

以下、図面を参照しながら、実施形態を説明する。

【0012】

尚、図面の説明において同一要素には同一符号を付し、重複の説明を省略する。
また、図面は理解することを目的としており、実際の寸法比率は実際のものと必ずしも一致しない。

【0013】

図１は、本発明の１実施例に関する回路構成図である。

【0014】

ここにおいて、波形出力部１には、低電流ハイレベル電圧出力回路３と、高電流ハイレベル電圧出力回路４を有し、波形入力部２には、第１の波形検出部６と、第２の波形検出部７と、微分回路８を有し、波形出力部１と波形入力部２は、伝送路５で接続されている。

【0015】

ここで図２に示すように、図１における低電流ハイレベル電圧出力回路３の機能を持つ回路として、図２の第１の抵抗部品１６と図２の第２のＰＭＯＳ１７を割当て、図１における高電流ハイレベル電圧出力回路４の機能を持つ回路として、図２の第１のＰＭＯＳ１５を割当て、図１の微分回路８として、図２の容量製部品２１と図２の第２の抵抗部品２２を割当てる。

【0016】

さらに図２において、波形出力部１においては、第１の電源供給部１１と、グランド１２と、波形供給部１３と、セレクタ回路１４と、第１のＰＭＯＳ１５と、第１の抵抗部品１６と、第２のＰＭＯＳ１７と、ＮＭＯＳ１８と、波形出力端子１９を有している。

【0017】

このとき、第１の電源供給部１１には、第１のＰＭＯＳ１５のソース部と、第１の抵抗部品１６の一方の端子が接続されており、波形供給部１３は、セレクタ回路１４の入力端子とＮＭＯＳ１８のゲート部に接続されており、セレクタ回路１４の一方の出力端子は、第１のＰＭＯＳ１５のゲート部に接続されており、セレクタ回路１４の他方の出力端子は、第２のＰＭＯＳ１７のゲート部に接続されており、第１の抵抗部品１６の他方の端子は、第２のＰＭＯＳ１７のソース部に接続されており、ＮＭＯＳ１８のソース部はグランド１２に接続されており、第１のＰＭＯＳ１５のドレイン部と、第２のＰＭＯＳ１７のドレイン部と、ＮＭＯＳ１８のドレイン部は、波形出力端子１９に接続されている。

【0018】

また、波形入力部２においては、第１の波形検出部６と、第２の波形検出部７と、第２の電源供給部２０と、容量製部品２１と、第２の抵抗部品２２を有している。

【0019】

このとき、第２の電源供給部２０には、第２の抵抗部品２２の一方の端子が接続されており、第２の波形検出部７には、第２の抵抗部品２２の他方の端子と、容量製部品２１の一方の端子が接続されており、容量製部品２１の他方の端子には第１の波形検出部６が接続されている。

【0020】

更に、波形検出部１の波形出力端子１９は、伝送路５の一方の端子と接続されており、波形入力部２の第１の波形検出部６は、伝送路５の他方の端子と接続されている。

【0021】

このとき、図２において、波形供給部１３から立ち下がり波形がセレクタ回路１４の入力端子とＮＭＯＳ１８のゲート部に供給される場合を考える。

【0022】

ここで、セレクタ回路１４からセレクタ回路１４の一方の出力端子に接続される第１のＰＭＯＳ１５のゲート部に、波形供給部１３の波形が供給される時、第１のＰＭＯＳ１５は、ゲート部の立ち下がり波形によってＯＮ動作し、第１のＰＭＯＳ１５のドレイン部から、立ち上がり波形が出力される。この時出力される電流変化を、Ｘ（Ａ／ｓｅｃ）と仮定する。また、このとき同時に、ＮＭＯＳ１８はＯＦＦ動作する。

【0023】

次に、図２において、波形供給部１３から立ち下がり波形がセレクタ回路１４の入力端子とＮＭＯＳ１８のゲート部に供給される場合で、かつ、セレクタ回路１４からセレクタ回路１４の他方の出力端子に接続される第２のＰＭＯＳ１７のゲート部に、波形供給部１３の波形が供給される場合には、第２のＰＭＯＳ１７は、ゲート部の立ち下がり波形によってＯＮ動作し、第２のＰＭＯＳ１７のドレイン部から、立ち上がり波形が出力される。この時出力される電流変化を、Ｙ（Ａ／ｓｅｃ）と仮定する。また、このとき同時に、ＮＭＯＳ１８はＯＦＦ動作する。

【0024】

ここで、第１のＰＭＯＳ１５と、第２のＰＭＯＳ１７は同等性能を持つＰＭＯＳであると仮定すると、第１の抵抗部品１６と第２のＰＭＯＳ１７は低電流ハイレベル電圧出力回路３の機能を形成するが、第１のＰＭＯＳ１５が形成する高電流ハイレベル電圧出力回路４に比べて、抵抗成分が大きくなるため、ＰＭＯＳがＯＮしたときのドレイン部における立ち上がり波形の電流変化が小さくなる。
そのため、電流変化Ｘと、電流変化Ｙを比較すると、 Ｘ ＞ Ｙ となる。

【0025】

また、波形入力部２においては、第１の波形検出部６と、第２の波形検出部７と、第２の電源供給部２０と、容量製部品２１と、第２の抵抗部品２２を有している。

【0026】

このとき、第２の電源供給部２０には、第２の抵抗部品２２の一方の端子が接続されており、第２の波形検出部７には、第２の抵抗部品２２の他方の端子と、容量製部品２１の一方の端子が接続されており、容量製部品２１の他方の端子には第１の波形検出部６が接続されている。

【0027】

ここでは、容量製部品２１と、第２の抵抗部品２２によって微分回路が構成されている。

【0028】

更に、波形出力部１の波形出力端子１９は、伝送路５の一方の端子と接続されており、波形入力部２の第１の波形検出部６は、伝送路５の他方の端子と接続されている。

【0029】

これら全体の波形について検証するために、ＬＴｓｐｉｃｅシミュレーションを利用した波形について定量的に説明する。

【0030】

図２における、波形出力部１の第１の電源供給部１１として５Ｖ、波形出力部１の第１のＰＭＯＳ１５と第２のＰＭＯＳ１７としてROHM製のＲＳＤ１６０Ｐ０５のＳＰＩＣＥモデル、波形出力部１のＮＭＯＳ１８としてROHM製のＲＳＲ０２５Ｎ０３のＳＰＩＣＥモデル、波形出力部１の第１の抵抗部品１６として５Ω、波形出力部１の波形供給部１３としてＨｉｇｈ側５ＶかつＬｏｗ側０Ｖかつ立ち下がり時間１ｎｓの波形を設定する。

【0031】

また、図２における、伝送路５のパラメータとして遅延時間５ｎｓかつ特性インピーダンス５０Ωを設定する。

【0032】

更に、図２における、波形入力部２の第２の電源供給部２０として２．５Ｖ、第２の抵抗部品２２として５００Ω、容量製部品２１として１０ｐＦを設定する。

【0033】

このとき、第１のケースとして、セレクタ回路１４からセレクタ回路１４の一方の出力端子に接続される第１のＰＭＯＳ１５のゲート部に、波形供給部１３の波形が供給される場合について考える。第１のＰＭＯＳ１５はゲート部の立ち下がり波形によってＯＮ動作し、第１のＰＭＯＳ１５のドレイン部から立ち上がり波形が出力され、ＮＭＯＳ１８はＯＦＦ動作し、波形は、波形出力端子１９から、伝送路５を通じて、波形入力部２の第１の波形検出部６に到達する。

【0034】

この時の、第１の波形検出部６における電圧として縦軸は電圧、横軸は時間である波形を、図３に示す。

【0035】

また、伝送路５の他方の端子と容量製部品２１の他方の端子との間に流れる電流として縦軸は電流、横軸は時間である波形を、図４に示す。

【0036】

ここで、容量製部品２１と第２の抵抗部品２２とで微分回路を形成しているが、この２つの部品の間にある第２の波形検出部７における電圧として、縦軸は電圧、横軸は時間である波形を、図５に示す。

【0037】

このとき、図３における波形のＬｏｗレベルを０Ｖ、Ｈｉｇｈレベルを５Ｖとすると、電圧振幅の２０％～８０％のレベルは、１Ｖ～４Ｖとなり、１Ｖから４Ｖまでに遷移する時間は、図３のシミュレーション波形から、約４．０ｎｓであることがわかる。

【0038】

また、図４において、ピーク値は６．２７ｍＡとなっている。０．１ｍＡの時１２１．５６ｎｓｅｃであり、６．２７ｍＡの時１３０．００ｎｓｅｃとなっており、この間の電流変化は、０．７３ｍＡ／ｎｓｅｃとなる。

【0039】

更に、図５において、波形のピーク電圧は、５．６３Ｖとなっている。

【0040】

次に、第２のケースとして、セレクタ回路１４からセレクタ回路１４の他方の出力端子に接続される第２のＰＭＯＳ１７のゲート部に、波形供給部１３の波形が供給される場合について考える。第２のＰＭＯＳ１７は、ゲート部の立ち下がり波形によってＯＮ動作し、第２のＰＭＯＳ１７のドレイン部から、立ち上がり波形が出力され、ＮＭＯＳ１８はＯＦＦ動作し、波形は、波形出力端子１９から、伝送路５を通じて、波形入力部２の第１の波形検出部６に到達する。

【0041】

この時の、第１の波形検出部６における電圧として縦軸は電圧、横軸は時間である波形を、図６に示す。

【0042】

また、伝送路５の他方の端子と容量製部品２１の他方の端子との間に流れる電流として縦軸は電流、横軸は時間である波形を、図７に示す。

【0043】

ここで、容量製部品２１と第２の抵抗部品２２とで微分回路を形成しているが、この２つの部品の間にある第２の波形検出部７における電圧として、縦軸は電圧、横軸は時間である波形を、図８に示す。

【0044】

このとき、図６における波形のＬｏｗレベルを０Ｖ、Ｈｉｇｈレベルを５Ｖとすると、電圧振幅の２０％～８０％のレベルは、１Ｖ～４Ｖとなり、１Ｖから４Ｖまでに遷移する時間は、図６のシミュレーション波形から、約６．６ｎｓであることがわかる。

【0045】

また、図７において、ピーク値は３．８０ｍＡとなっている。０．１ｍＡの時１２６．３５ｎｓｅｃであり、３．８０ｍＡの時１３２．６６ｎｓｅｃとなっており、この間の電流変化は、０．５９ｍＡ／ｎｓｅｃとなる。

【0046】

更に、図８において、波形のピーク電圧は、４．４０Ｖとなっている。

【0047】

ここで、第１のケースと第２のケースにおける波形入力部２における波形について考えてみる。

【0048】

第１のケースでは、第１の波形検出部６において、Ｌｏｗレベルを０Ｖ、Ｈｉｇｈレベルを５Ｖとして、ＬｏｗからＨｉｇｈに変化する波形が検出できており、第２の波形検出部７において、ピーク電圧は、５．６３Ｖとなっている。

【0049】

また、第２のケースでは、第１の波形検出部６において、Ｌｏｗレベルを０Ｖ、Ｈｉｇｈレベルを５Ｖとして、ＬｏｗからＨｉｇｈに変化する波形が検出できており、第２の波形検出部７において、ピーク電圧は、４．４０Ｖとなっている。

【0050】

１度あるいは１周期の間の波形伝送において、第１の波形検出部６においては、第１のケース、第２のケースとも電圧Ｌｏｗ／Ｈｉｇｈの電圧変化を検知している。また、第２の波形検出部７においては、第１のケースではピーク電圧が５．６３Ｖと、第２のケースではピーク電圧が４．４０Ｖの波形を検出している。

【0051】

ここで、第２の波形検出部７における、波形のスレッショルド電圧を、第１のケースにおけるピーク電圧５．６３Ｖと、第２のケースにおけるピーク電圧４．４０Ｖのおよその中間電圧である５．００Ｖと仮に規定すると、第１のケースと第２のケースでは、第２の波形検出部７においては、異なるデータとして検出することが可能である。

【0052】

以上、説明したように、波形出力部１におけるセレクタ回路１４により、第１のＰＭＯＳ１５、あるいは第２のＰＭＯＳ１７を選択することで、１度あるいは１周期の間の波形伝送の際に、複数の波形データを伝送することが可能となり、

【0053】

波形入力部２に、容量製部品２１や第２の抵抗部品２２で構成するような微分回路を設けることにより、１度あるいは１周期の間の波形伝送の際に、第１の波形検出部６と第２の波形検出部７で波形を検出したように、複数の波形データを受信することが可能となる。

【0054】

今回の説明では、特定の構成について説明しているが、他の変化例としての説明を加える。

【0055】

波形出力部１において、波形出力端子１９からの波形伝送のための、第１のＰＭＯＳ１５と、第１の抵抗部品１６と第２のＰＭＯＳ１７の構成を説明しているが、異なる特性を持つ複数のＰＭＯＳの適用や、ＰＭＯＳでなくＮＰＮトランジスタの適用も可能である。

【0056】

また、波形出力部１において、波形出力端子１９からの波形伝送のための、第１の抵抗部品１６の構成を説明しているが、単体あるいは複数の容量製部品や、単体あるいは複数の抵抗部品や、単体あるいは複数のインダクタ部品を、直列あるいは並列に組込むことも可能である。

【0057】

更に、波形出力部１の第１の電源供給部１１として、単一のＤＣ電源の構成を説明しているが、可変のＤＣ電源、ＡＣ電源の適用も可能である。

【0058】

伝送路５として、特性インピーダンスと遅延時間を持つ構成を説明しているが、電気波形を伝送できるものであれば、金属の伝送路以外のもの、たとえばカーボンでも代用可能である。

【0059】

波形入力部２において、微分回路として、容量製部品２１と第２の抵抗部品２２の構成を説明しているが、単体あるいは複数の容量製部品や、単体あるいは複数の抵抗部品や、単体あるいは複数のインダクタ部品を直列あるいは並列に、組込むことも可能であり、その際には、複数の部品間の接続点から複数の波形を検出することが可能である。

【0060】

また、波形入力部２の第２の電源供給部２０として、単一のＤＣ電源の構成を説明しているが、可変のＤＣ電源、ＡＣ電源の適用も可能である。

【0061】

更に、本発明では、波形出力部１の波形出力端子１９における立ち上がりの構成について説明しているが、立ち上がり波形を構成する第１のＰＭＯＳ１５や、第１の抵抗部品１６や第２のＰＭＯＳ１７と同様に、波形出力端子１９に接続されるＮＭＯＳ１８を、複数のＮＭＯＳに代替えすることや抵抗部品を接続することで、波形出力端子１９における立ち下がり波形の構成の場合も対応が可能となる。

【0062】

この場合は、図９に示すように、波形出力部１には、低電流ローレベル電圧出力回路９と、高電流ローレベル電圧出力回路１０が構成されることになる。

【0063】

また、更に、立ち上がりと立ち下がりの回路を同時に組み込むことも可能である。この場合は、図１０に示すように、波形出力部１には、低電流ハイレベル電圧出力回路３と、高電流ハイレベル電圧出力回路４と、低電流ローレベル電圧出力回路９と、高電流ローレベル電圧出力回路１０が構成されることになる。

【0064】

以上、説明したように、本発明は、波形出力部に、低電流ハイレベル電圧出力回路と、高電流ハイレベル電圧出力回路を有し、波形入力部に、第１の波形検出部と、第２の波形検出部と、微分回路を有し、波形出力部と、波形入力部を伝送路で接続した電流変化を利用した多データ伝送による低消費電力回路であり、前記波形出力部は、前記低電流ハイレベル電圧出力回路からは、低電流のハイレベル電圧を出力し、前記高電流ハイレベル電圧出力回路からは高電流のハイレベル電圧を出力し、出力した波形を、前記伝送路を通じて波形入力部に伝送し、第１の波形検出部にて波形を検出し、微分回路における波形を第２の波形検出部にて検出することを特徴とする電流変化を利用した多データ伝送による低消費電力回路である。

【0065】

このようにして、従来の半導体、コンピュータなどの伝送方式は、波形のＨｉｇｈ／Ｌｏｗの電圧を基準として、データの０１（ゼロイチ）の判断をしており、１度あるいは１周期の間の波形伝送の際に、Ｈｉｇｈ／Ｌｏｗの電圧変化を伝送するだけであるが、本発明では、それらに追加して波形電流のハイレベル、ローレベルを伝送し、受信し電流変化を電圧に変換してデータの判断を可能とさせることとなり、１度あるいは１周期の間に、電圧に加えて電流の変化も検知することができるため複数の波形データを送受信することが可能となり、周波数を増加させなくても、伝送できるデータ送信量を増大させることができるため、将来に予見されている全世界レベルでのデータ量の更なる増大や、電力供給不足の問題や、地球温暖化に直結するＣＯ２の排出量問題に、対処することが可能となるという効果がある。

【産業上の利用可能性】

【0066】

本発明の電流変化を利用した多データ伝送による低消費電力回路においては、従来の半導体、コンピュータなどの伝送方式は、波形のＨｉｇｈ／Ｌｏｗの電圧を基準として、データの０１（ゼロイチ）の判断をしており、１度あるいは１周期の間の波形伝送の際に、Ｈｉｇｈ／Ｌｏｗの電圧変化を伝送するだけであるが、本発明では、それらに追加して波形電流のハイレベル、ローレベルを伝送し、受信し電流変化を電圧に変換してデータの判断を可能とさせることとなり、１度あるいは１周期の間に、電圧に加えて電流の変化も検知することができるため複数の波形データを送受信することが可能となり、周波数を増加させなくても、伝送できるデータ送信量を増大させることができるため、将来に予見されている全世界レベルでのデータ量の更なる増大や、電力供給不足の問題や、地球温暖化に直結するＣＯ２の排出量問題に、対処することが可能となり、ＳＤＧｓの流れに大きく貢献でき、半導体業界、コンピュータ業界に大きく貢献できるという効果がある。

【符号の説明】

【0067】

１・・・波形出力部
２・・・波形入力部
３・・・低電流ハイレベル電圧出力回路
４・・・高電流ハイレベル電圧出力回路
５・・・伝送路
６・・・第１の波形検出部
７・・・第２の波形検出部
８・・・微分回路
９・・・低電流ローレベル電圧出力回路
１０・・・高電流ローレベル電圧出力回路
１１・・・第１の電源供給部
１２・・・グランド
１３・・・波形供給部
１４・・・セレクタ回路
１５・・・第１のＰＭＯＳ
１６・・・第１の抵抗部品
１７・・・第２のＰＭＯＳ
１８・・・ＮＭＯＳ
１９・・・波形出力端子
２０・・・第２の電源供給部
２１・・・容量製部品
２２・・・第２の抵抗部品

【要約】      （修正有）

【課題】周波数を増加させなくても、伝送できるデータ送信量を増大させることができるため、将来に予見されている全世界レベルでのデータ量の更なる増大や、電力供給不足の問題や、地球温暖化に直結するＣＯ２の排出量問題に、対処することが可能となるという効果がある電流変化を利用した多データ伝送による低消費電力の電気回路を提供する。
【解決手段】波形出力部は、低電流ハイレベル電圧出力回路と、高電流ハイレベル電圧出力回路と、を有し、波形入力部は、第１の波形検出部と、第２の波形検出部と、微分回路を有し、波形出力部と波形入力部とを伝送路で接続して電流変化を利用し、電圧変化と電流変化を同時に多くのデータを伝送することを可能とする。
【選択図】図１

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】