知財求人 - 知財ポータルサイト「IP Force」
▶ ブリルニクス シンガポール プライベート リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-01-29
(45)【発行日】2025-02-06
(54)【発明の名称】固体撮像装置、固体撮像装置の駆動方法、および電子機器
(51)【国際特許分類】
H04N 25/627 20230101AFI20250130BHJP
H04N 25/616 20230101ALI20250130BHJP
H04N 25/76 20230101ALI20250130BHJP
【ＦＩ】
H04N25/627
H04N25/616
H04N25/76
【請求項の数】
10
(21)【出願番号】P 2020102430
(22)【出願日】2020-06-12
(65)【公開番号】P2021197618
(43)【公開日】2021-12-27
【審査請求日】2023-03-08
(73)【特許権者】
【識別番号】521182560
【氏名又は名称】ブリルニクス シンガポール プライベート リミテッド
(74)【代理人】
【識別番号】110001863
【氏名又は名称】弁理士法人アテンダ国際特許事務所
(72)【発明者】
【氏名】阿部 直行
(72)【発明者】
【氏名】張 光漢
(72)【発明者】
【氏名】眞田 慎吾
【審査官】鈴木 肇
(56)【参考文献】
【文献】特開２００８－２８３５５７（ＪＰ，Ａ）
【文献】国際公開第２０１１／０５２１５５（ＷＯ，Ａ１）
【文献】特開２０２０－０２８１１７（ＪＰ，Ａ）
【文献】特開２００７－０３６９１６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ５／３０ － ５／３３
Ｈ０４Ｎ ２３／１１
Ｈ０４Ｎ ２３／２０ －２３／３０
Ｈ０４Ｎ ２５／００
Ｈ０４Ｎ ２５／２０ －２５／６１
Ｈ０４Ｎ ２５／６１５－２５／７９
(57)【特許請求の範囲】
【請求項1】
光電変換を行う画素が行列状に配置された画素部と、前記画素から信号線に電圧信号として読み出される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する読み出し回路と、を有し、
前記画素から読み出される前記画素信号は、
前記画素から順に読み出される読み出しリセット信号および読み出し信号を含み、
前記読み出し回路は、
前記信号線に読み出された前記画素信号をアナログ信号からデジタル信号に変換するＡＤ変換部と、
前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを通常の変換コードと異なるコードに変更させる画素信号監視部と、を含み、
前記画素信号監視部は、
リセット時の前記読み出しリセット信号の信号レベルに相当するレベルの第１の参照電圧と、
前記第１の参照電圧より大きいレベルの第２の参照電圧と、が設定可能であり、
信号入力部に入力される前記信号線に読み出された前記画素信号の読み出しリセット信号と電圧設定部に設定される前記参照電圧とを比較する比較部を含み、
前記比較部は、
前記画素のリセット期間およびリセット解除後の前記読み出しリセット信号の読み出し開始時の所定期間に前記信号入力部の電位を前記第１の参照電圧に初期化し、当該初期化後、前記信号線に読み出された前記画素信号の読み出しリセット信号と電圧設定部に設定される前記第２の参照電圧とを比較し、前記読み出しリセット信号の信号レベルが前記第２の参照電圧を超えた場合、前記ＡＤ変換部の変換コードを所定のコードに固定させ、
前記比較部は、
第１の比較器と、
サンプリングキャパシタと、
第１のリセット信号により接続状態と非接続状態が切り換え可能な第１のオートゼロスイッチと、
第１のリセット信号により接続状態と非接続状態が切り換え可能な第１の参照スイッチと、
前記第１のリセット信号と逆相の第２のリセット信号により接続状態と非接続状態が切り換え可能な第２の参照スイッチと、を含み、
前記第１の比較器は、
第１の入力端子が前記サンプリングキャパシタに接続され、前記サンプリングキャパシタを介して前記画素信号の供給ラインに接続され、
前記オートゼロスイッチが前記第１の入力端子と出力端子との間に接続され、
前記第１の参照スイッチが第２の入力端子と前記第１の参照電圧の供給ラインとの間に接続され、
前記第２の参照スイッチが前記第２の入力端子と前記第２の参照電圧の供給ラインとの間に接続されており、
前記比較部は、
前記第１の比較器の出力信号を処理する第２の比較器を含み
前記第１の比較器は、アクティブの第１のイネーブル信号により比較動作を行い、
前記第２の比較器は、前記第１のイネーブル信号より後にアクティブとなる第２のイネーブル信号により比較動作を行う
固体撮像装置。
【請求項2】
前記画素信号監視部は、前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを所定のコードに固定させる
請求項１記載の固体撮像装置。
【請求項3】
前記第２の参照電圧は、前記第１の参照電圧と高輝度光が入射したときの黒レベルに相当する電圧との間の電圧値に設定される請求項１または２記載の固体撮像装置。
【請求項4】
前記比較部は、前記第１のイネーブル信号がアクティブとなり前記第１の比較器が比較動作に入った後、
前記第１のリセット信号が所定期間アクティブとなり、前記第１の比較器の前記第１の入力端子と前記出力端子が接続され、前記第２の入力端子に前記第１の参照電圧が供給され、前記第１の比較器がオートゼロ動作を行い、前記信号入力部に前記第１の参照電圧および前記第１の比較器のオフセット電圧が保持され、
前記第１のリセット信号が非アクティブとなり、前記オートゼロスイッチおよび前記第１の参照スイッチが非接続状態となり参照電圧が前記第１の参照電圧から前記第２の参照電圧に切り換わり、当該切り換わり後、前記第２のイネーブル信号がアクティブとなり前記第２の比較器が比較動作に入り、
前記読み出しリセット信号の信号レベルが前記第２の参照電圧を超えた場合、前記ＡＤ変換部の変換コードを所定のコードに固定させる
請求項１から３のいずれか一に記載の固体撮像装置。
【請求項5】
前記画素信号監視部は、前記比較部の出力信号のうち少なくとも前記読み出しリセット信号の信号レベルが前記第２の参照電圧を超えたことを検出した検出信号をラッチし、前記ＡＤ変換部の変換コードを所定のコードに固定させることを指示するフラグ信号を前記ＡＤ変換部に出力するラッチ部を含む
請求項１から４のいずれか一に記載の固体撮像装置。
【請求項6】
前記読み出し回路は、前記信号線を伝搬された前記画素信号を増幅して前記画素信号監視部および前記ＡＤ変換部に出力するアンプを含み、
前記第１の参照電圧は、前記アンプのオートゼロ時の出力電圧と等しい電圧値に設定される
請求項１から５のいずれか一に記載の固体撮像装置。
【請求項7】
前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定電位にリセットするリセット素子と、を含む
請求項１から６のいずれか一に記載の固体撮像装置。
【請求項8】
前記画素信号の列読み出し系に、黒レベルを所定レベルにクランプするクランプ回路が配置されている請求項１から7のいずれか一に記載の固体撮像装置。
【請求項9】
光電変換を行う画素が行列状に配置された画素部と、前記画素から信号線に電圧信号として読み出される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する読み出し回路と、を有し、
前記読み出し回路は、
前記信号線に読み出された前記画素信号をアナログ信号からデジタル信号に変換するＡＤ変換部と、
前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを通常の変換コードと異なるコードに変更させる画素信号監視部と、を含む、
固体撮像装置の駆動方法であって、
前記画素から読み出される前記画素信号は、
前記画素から順に読み出される読み出しリセット信号および読み出し信号を含み、
前記読み出し回路において、
前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを通常の変換コードと異なるコードに変更させ、
前記画素信号監視部においては、
リセット時の前記読み出しリセット信号の信号レベルに相当するレベルの第１の参照電圧と、
前記第１の参照電圧より大きいレベルの第２の参照電圧と、を設定可能とし、
比較部において、
信号入力部に入力される前記信号線に読み出された前記画素信号の読み出しリセット信号と電圧設定部に設定される前記参照電圧とを比較することが可能であり、
前記比較部においては、
前記画素のリセット期間およびリセット解除後の前記読み出しリセット信号の読み出し開始時の所定期間に前記信号入力部の電位を前記第１の参照電圧に初期化し、当該初期化後、前記信号線に読み出された前記画素信号の読み出しリセット信号と電圧設定部に設定される前記第２の参照電圧とを比較し、前記読み出しリセット信号の信号レベルが前記第２の参照電圧を超えた場合、前記ＡＤ変換部の変換コードを所定のコードに固定させ、
前記比較部は、
第１の比較器と、
サンプリングキャパシタと、
第１のリセット信号により接続状態と非接続状態が切り換え可能な第１のオートゼロスイッチと、
第１のリセット信号により接続状態と非接続状態が切り換え可能な第１の参照スイッチと、
前記第１のリセット信号と逆相の第２のリセット信号により接続状態と非接続状態が切り換え可能な第２の参照スイッチと、を含み、
前記第１の比較器は、
第１の入力端子が前記サンプリングキャパシタに接続され、前記サンプリングキャパシタを介して前記画素信号の供給ラインに接続され、
前記オートゼロスイッチが前記第１の入力端子と出力端子との間に接続され、
前記第１の参照スイッチが第２の入力端子と前記第１の参照電圧の供給ラインとの間に接続され、
前記第２の参照スイッチが前記第２の入力端子と前記第２の参照電圧の供給ラインとの間に接続されており、
前記比較部は、
前記第１の比較器の出力信号を処理する第２の比較器を含み、
前記第１の比較器は、アクティブの第１のイネーブル信号により比較動作を行い、
前記第２の比較器は、前記第１のイネーブル信号より後にアクティブとなる第２のイネーブル信号により比較動作を行う
固体撮像装置の駆動方法。
【請求項10】
固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換を行う画素が行列状に配置された画素部と、
前記画素から信号線に電圧信号として読み出される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する読み出し回路と、を有し、
前記画素から読み出される前記画素信号は、
前記画素から順に読み出される読み出しリセット信号および読み出し信号を含み、
前記読み出し回路は、
前記信号線に読み出された前記画素信号をアナログ信号からデジタル信号に変換するＡＤ変換部と、
前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを通常の変換コードと異なるコードに変更させる画素信号監視部と、を含み、
前記画素信号監視部は、
リセット時の前記読み出しリセット信号の信号レベルに相当するレベルの第１の参照電圧と、
前記第１の参照電圧より大きいレベルの第２の参照電圧と、が設定可能であり、
信号入力部に入力される前記信号線に読み出された前記画素信号の読み出しリセット信号と電圧設定部に設定される前記参照電圧とを比較する比較部を含み、
前記比較部は、
前記画素のリセット期間およびリセット解除後の前記読み出しリセット信号の読み出し開始時の所定期間に前記信号入力部の電位を前記第１の参照電圧に初期化し、当該初期化後、前記信号線に読み出された前記画素信号の読み出しリセット信号と電圧設定部に設定される前記第２の参照電圧とを比較し、前記読み出しリセット信号の信号レベルが前記第２の参照電圧を超えた場合、前記ＡＤ変換部の変換コードを所定のコードに固定させ、
前記比較部は、
第１の比較器と、
サンプリングキャパシタと、
第１のリセット信号により接続状態と非接続状態が切り換え可能な第１のオートゼロスイッチと、
第１のリセット信号により接続状態と非接続状態が切り換え可能な第１の参照スイッチと、
前記第１のリセット信号と逆相の第２のリセット信号により接続状態と非接続状態が切り換え可能な第２の参照スイッチと、を含み、
前記第１の比較器は、
第１の入力端子が前記サンプリングキャパシタに接続され、前記サンプリングキャパシタを介して前記画素信号の供給ラインに接続され、
前記オートゼロスイッチが前記第１の入力端子と出力端子との間に接続され、
前記第１の参照スイッチが第２の入力端子と前記第１の参照電圧の供給ラインとの間に接続され、
前記第２の参照スイッチが前記第２の入力端子と前記第２の参照電圧の供給ラインとの間に接続されており、
前記比較部は、
前記第１の比較器の出力信号を処理する第２の比較器を含み
前記第１の比較器は、アクティブの第１のイネーブル信号により比較動作を行い、
前記第２の比較器は、前記第１のイネーブル信号より後にアクティブとなる第２のイネーブル信号により比較動作を行う
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
【背景技術】
【0002】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
【0003】
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
【0004】
ところで、ＣＭＯＳイメージセンサの画素の構成としては、たとえば一つのフォトダイオード（光電変換素子）に対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタをそれぞれ一つずつ有する４トランジスタ（４Ｔｒ）構成の画素を例示することができる。
【0005】
転送トランジスタは、所定の転送期間に制御信号ＴＧにより選択されて導通状態となり、フォトダイオードで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
リセットトランジスタは、所定のリセット期間に制御信号ＲＳＴにより選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤの電荷を電圧信号に変換した列出力の読み出し信号Ｐｉｘｏｕｔを垂直信号線ＬＳＧＮに出力する。
リセットトランジスタは、所定のリセット期間に制御信号ＲＳＴにより選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤの電荷を電圧信号に変換した列出力の読み出し信号Ｐｉｘｏｕｔを垂直信号線ＬＳＧＮに出力する。
【0006】
たとえば、読み出しスキャン期間において、リセット期間にフローティングディフュージョンＦＤがたとえば電源線の電位にリセットされた後、ソースフォロワトランジスタによりフローティングディフュージョンＦＤの電荷が電圧信号に変換されて、読み出しリセット信号（電圧）ＶＲＳＴとして垂直信号線ＬＳＧＮに出力される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、ソースフォロワトランジスタによりフローティングディフュージョンＦＤの電荷が電圧信号に変換されて、読み出し信号（電圧）ＶＳＩＧとして垂直信号線ＬＳＮ１に出力される。
画素の出力信号は差分信号（ＶＳＩＧ－ＶＲＳＴ）として処理される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、ソースフォロワトランジスタによりフローティングディフュージョンＦＤの電荷が電圧信号に変換されて、読み出し信号（電圧）ＶＳＩＧとして垂直信号線ＬＳＮ１に出力される。
画素の出力信号は差分信号（ＶＳＩＧ－ＶＲＳＴ）として処理される。
【0007】
ところが、このような画素を有するＣＭＯＳイメージセンサにおいて、非常に強い光（高輝度光）が１つ以上の画素に入射した際、画素出力が飽和することから、高輝度信号が低輝度信号として誤出力されてしまい、いわゆる反転ビデオノイズ（いわゆる太陽黒点）が出力されるという不利益がある。
【0008】
この課題について、図１～図４に関連付けてさらに詳細に説明する。
図１は、画素から読み出される画素信号としての読み出しリセット信号および読み出し信号、並びに、高輝度光が入射した場合に黒つぶれ画像が形成される課題を説明するための図である。
図２は、画素に高輝度光が入射した場合に形成される黒つぶれ画像の一例を示す図である。
図３は、黒つぶれ画素の発生の要因となる黒レベル変動を抑止するクランプ回路が配置された画素信号読み出し回路系の構成例を示す図である。
図４は、クランプ回路により黒レベルの変動を抑止する原理を説明するための図である。
図１は、画素から読み出される画素信号としての読み出しリセット信号および読み出し信号、並びに、高輝度光が入射した場合に黒つぶれ画像が形成される課題を説明するための図である。
図２は、画素に高輝度光が入射した場合に形成される黒つぶれ画像の一例を示す図である。
図３は、黒つぶれ画素の発生の要因となる黒レベル変動を抑止するクランプ回路が配置された画素信号読み出し回路系の構成例を示す図である。
図４は、クランプ回路により黒レベルの変動を抑止する原理を説明するための図である。
【0009】
ＣＭＯＳイメージセンサにおいては、図１に示すように、画素信号Ｐｉｘｏｕｔの読み出しリセット信号ＶＲＳＴの黒レベルＬＢ１と読み出し信号ＶＳＩＧの信号レベルＬＳの差ΔＶ１で輝度情報を表す。
画素に高輝度光が入射すると、本来は黒レベルＬＢ１付近である読み出しリセット信号ＶＲＳＴに信号成分が漏れこんでしまう現象が発生する。
その結果として、図１に示すように、黒レベルＬＢ１が黒レベルＬＢ２に大きく変動し信号レベルＳＬと黒レベルＬＢの差分がΔＶ１からΔＶ２（ΔＶ１＞ΔＶ２）に減衰し、図２に示すように、本来の輝度より暗い画像（黒つぶれ画像）となってしまう。
画素に高輝度光が入射すると、本来は黒レベルＬＢ１付近である読み出しリセット信号ＶＲＳＴに信号成分が漏れこんでしまう現象が発生する。
その結果として、図１に示すように、黒レベルＬＢ１が黒レベルＬＢ２に大きく変動し信号レベルＳＬと黒レベルＬＢの差分がΔＶ１からΔＶ２（ΔＶ１＞ΔＶ２）に減衰し、図２に示すように、本来の輝度より暗い画像（黒つぶれ画像）となってしまう。
【0010】
そこで、この黒レベルＬＢの変動の影響を防止するために、図３に示すように、画素信号列（カラム）読み出し系に、黒レベルを所定レベルにクランプするクランプ回路を配置したＣＭＯＳイメージセンサが提案されている（たとえば特許文献１参照）。
【0011】
図３のクランプ回路１は、画素配列の各列（カラム）において画素信号Ｐｉｘｏｕｔが読み出される垂直信号線ＳＬＧＮ１と電源電位ＶＤＤとの間にクランプトランジスタＣＴｒが接続されて形成されている。
クランプトランジスタＣＴｒのゲート電圧はクランプレベル生成回路２によるクランプ信号ＣＴＰにより制御されている。
クランプトランジスタＣＴｒのゲート電圧はクランプレベル生成回路２によるクランプ信号ＣＴＰにより制御されている。
【0012】
クランプ回路１は、図４に示すように、たとえば非常に強い光（高輝度光）が１つ以上の画素に入射した際、黒レベルＬＢ１を黒レベルＬＢ３クランプして、信号レベルＳＬと黒レベルＬＢの差分をΔＶ３（ΔＶ１≒ΔＶ３＞ΔＶ２）に保持させて、差分がΔＶ１からΔＶ２（ΔＶ１＞ΔＶ２）に減衰して変動することを防止する。
【先行技術文献】
【特許文献】
【0013】
【文献】特開２０１１－１６００４６号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
ところが、上述したＣＭＯＳイメージセンサでは、クランプ電圧を制御するための基準信号であるクランプ信号ＣＬＰを、クランプレベル生成回路２で生成した信号で全列（カラム）共通としていたために、列ごとの素子バラつき等によりクランプレベルもバラツキ、クランプがうまくかからない列が発生する。
この場合、クランプが所望のレベルになっていない列のデータもＡＤＣ３によって変換されてしまうのでバラつきが最終出力まで伝搬してしまう。
その結果として高輝度光源の中心部が黒つぶれした画像（画像例図２参照）になってしまう。
この場合、クランプが所望のレベルになっていない列のデータもＡＤＣ３によって変換されてしまうのでバラつきが最終出力まで伝搬してしまう。
その結果として高輝度光源の中心部が黒つぶれした画像（画像例図２参照）になってしまう。
【0015】
本発明は、列ごとの素子のばらつき等があったとしても確実に反転ビデオノイズの発生を防止することが可能で、ひいては高画質化を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【0016】
本発明の第１の観点の固体撮像装置は、光電変換を行う画素が行列状に配置された画素部と、前記画素から信号線に電圧信号として読み出される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する読み出し回路と、を有し、前記画素から読み出される前記画素信号は、前記画素から順に読み出される読み出しリセット信号および読み出し信号を含み、前記読み出し回路は、前記信号線に読み出された前記画素信号をアナログ信号からデジタル信号に変換するＡＤ変換部と、前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを通常の変換コードと異なるコードに変更させる画素信号監視部と、を含む。
【0017】
本発明の第２の観点は、光電変換を行う画素が行列状に配置された画素部と、前記画素から信号線に電圧信号として読み出される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する読み出し回路と、を有し、前記読み出し回路は、前記信号線に読み出された前記画素信号をアナログ信号からデジタル信号に変換するＡＤ変換部を含む固体撮像装置の駆動方法であって、前記画素から読み出される前記画素信号は、前記画素から順に読み出される読み出しリセット信号および読み出し信号を含み、前記読み出し回路において、前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを通常の変換コードと異なるコードに変更させる。
【0018】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換を行う画素が行列状に配置された画素部と、前記画素から信号線に電圧信号として読み出される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する読み出し回路と、を有し、前記画素から読み出される前記画素信号は、前記画素から順に読み出される読み出しリセット信号および読み出し信号を含み、前記読み出し回路は、前記信号線に読み出された前記画素信号をアナログ信号からデジタル信号に変換するＡＤ変換部と、前記信号線に読み出された前記画素信号の読み出しリセット信号の信号レベルがあらかじめ設定された参照電圧を超えた場合、前記ＡＤ変換部の変換コードを通常の変換コードと異なるコードに変更させる画素信号監視部と、を含む。
【発明の効果】
【0019】
本発明によれば、列ごとの素子のばらつき等があったとしても確実に反転ビデオノイズの発生を防止することが可能で、ひいては高画質化を実現することが可能となる。
【図面の簡単な説明】
【0020】
【図1】画素から読み出される画素信号としての読み出しリセット信号および読み出し信号、並びに、高輝度光が入射した場合に黒つぶれ画像が形成される課題を説明するための図である。
【図2】画素に高輝度光が入射した場合に形成される黒つぶれ画像の一例を示す図である。
【図3】黒つぶれ画素の発生の要因となる黒レベル変動を抑止するクランプ回路が配置された画素信号読み出し回路系の構成例を示す図である。
【図4】クランプ回路により黒レベルの変動を抑止する原理を説明するための図である。
【図5】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図6】本第１の実施形態に係る画素の一例を示す回路図である。
【図7】本第１の実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。
【図8】本発明の第１の実施形態に係る固体撮像装置の画素部のカラム（列）出力の読み出し系の構成例を説明するための図である。
【図9】本発明の第１の実施形態に係るカラム読み出し回路の構成を説明するための図である。
【図10】本発明の第１の実施形態に係る増幅部としてのアンプの構成例を示す回路図である。
【図11】本発明の第１の実施形態に係る画素信号監視部の一構成例を示す回路図である。
【図12】本発明の第１の実施形態に係る固体撮像装置の画素信号の読み出し処理について説明するためのタイミングチャートである。
【図13】本発明の第２の実施形態に係る固体撮像装置のカラム読み出し系を示す図である。
【図14】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【0021】
以下、本発明の実施形態を図面に関連付けて説明する。
【0022】
【0023】
この固体撮像装置１０は、図５に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（列（カラム）読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、カラム読み出し回路４０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、カラム読み出し回路４０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
【0024】
本第１の実施形態において、固体撮像装置１０のカラム読み出し回路４０は、後で詳述するように、画素部２０の光電変換を行う画素から信号線に電圧信号として読み出される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する。
本第１の実施形態において、画素から読み出される画素信号は、画素から順に読み出される読み出しリセット信号ＶＲＳＴ１１および読み出し信号ＶＳＩＧ１１を含む。
そして、カラム読み出し回路４０は、垂直信号線に読み出された画素信号ＰＩＸＯＵＴをアナログ信号からデジタル信号に変換するＡＤ変換部と、垂直信号線に読み出された画素信号の読み出しリセット信号ＶＲＳＴ１１の信号レベルがあらかじめ設定された参照電圧Ｖｒｅｆを超えた場合、ＡＤ変換部の変換コードを通常の輝度情報に応じた変換コードと異なるコードに変更させる画素信号監視部と、を含む。
本第１の実施形態において、画素から読み出される画素信号は、画素から順に読み出される読み出しリセット信号ＶＲＳＴ１１および読み出し信号ＶＳＩＧ１１を含む。
そして、カラム読み出し回路４０は、垂直信号線に読み出された画素信号ＰＩＸＯＵＴをアナログ信号からデジタル信号に変換するＡＤ変換部と、垂直信号線に読み出された画素信号の読み出しリセット信号ＶＲＳＴ１１の信号レベルがあらかじめ設定された参照電圧Ｖｒｅｆを超えた場合、ＡＤ変換部の変換コードを通常の輝度情報に応じた変換コードと異なるコードに変更させる画素信号監視部と、を含む。
【0025】
本第１の実施形態では、画素信号監視部は、垂直信号線に読み出された画素信号の読み出しリセット信号ＶＲＳＴ１１の信号レベルがあらかじめ設定された参照電圧を超えた場合、ＡＤ変換部の変換コードを所定のコードに固定させる。たとえばその期間のデータを全“１”に固定させる。
【0026】
画素信号監視部は、参照電圧と読み出された画素信号とを比較する比較部を有する。
比較部は、リセット時の読み出しリセット信号ＶＲＳＴ１１の信号レベルに相当するレベルの第１の参照電圧Ｖｒｅｆ１と、第１の参照電圧Ｖｒｅｆ１より大きいレベルの第２の参照電圧Ｖｒｅｆ２と、が設定可能であり、信号入力部に入力される垂直信号線に読み出された画素信号の読み出しリセット信号ＶＲＳＴ１１と電圧設定部に設定される参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２とを比較する。
比較部は、リセット時の読み出しリセット信号ＶＲＳＴ１１の信号レベルに相当するレベルの第１の参照電圧Ｖｒｅｆ１と、第１の参照電圧Ｖｒｅｆ１より大きいレベルの第２の参照電圧Ｖｒｅｆ２と、が設定可能であり、信号入力部に入力される垂直信号線に読み出された画素信号の読み出しリセット信号ＶＲＳＴ１１と電圧設定部に設定される参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２とを比較する。
【0027】
比較部は、画素のリセット期間およびリセット解除後の前記読み出しリセット信号の読み出し開始時の所定期間に信号入力部の電位を第１の参照電圧Ｖｒｅｆ１レベルおよびオフセット電圧により初期化し、初期化後、垂直信号線に読み出された画素信号の読み出しリセット信号ＶＲＳＴ１１と電圧設定部に設定される第２の参照電圧Ｖｒｅｆ２とを比較し、読み出しリセット信号ＶＲＳＴ１１の信号レベルが第２の参照電圧Ｖｒｅｆ２を超えた場合、ＡＤ変換部の変換コードを所定のコードに固定させる。
【0028】
なお、本第１の実施形態において、第２の参照電圧Ｖｒｅｆ２は、第１の参照電圧Ｖｒｅｆ１と高輝度光が入射したときの黒レベルに相当する電圧との間の電圧値に設定される。
高輝度光が入射したときの黒レベルに相当する電圧とは、高輝度光入射時に（信号－黒レベル）が減少することで黒つぶれ現象が発生する、あるいは発生する可能性のあるレベルである。
高輝度光が入射したときの黒レベルに相当する電圧とは、高輝度光入射時に（信号－黒レベル）が減少することで黒つぶれ現象が発生する、あるいは発生する可能性のあるレベルである。
【0029】
本第１の実施形態において、読み出し部７０は、一つの読み出しスキャン期間に、リセット期間に続く第１読み出し期間に読み出しリセット信号ＶＲＳＴ１１（リセット電圧Ｖｒｓｔ）を読み出す第１読み出しと、リセット期間に続く第１読み出し期間後に行われる転送期間後の第２読み出し期間において、光電変換素子の蓄積電荷に応じた読み出し信号ＶＳＩＧ１１（信号電圧Ｖｓｉｇ）を読み出す第２読み出しと、を行うことが可能に構成されている。
【0030】
通常の画素読み出し動作においては、読み出し部７０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われるが、第１読み出しと第２読み出しは、読み出しスキャン期間に行われる。
【0031】
以下、固体撮像装置１０の各部の構成および機能の概要を説明した後、クリップ回路の構成、それに関連した読み出し処理等について詳述する。
【0032】
（画素部２０および画素ＰＸＬの構成）
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
【0033】
図２は、本第１の実施形態に係る画素の一例を示す回路図である。
【0034】
この画素ＰＸＬは、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
このフォトダイオードＰＤに対して、転送素子としての転送トランジスタＴＧ－Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、および選択素子としての選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
このフォトダイオードＰＤに対して、転送素子としての転送トランジスタＴＧ－Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、および選択素子としての選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
【0035】
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本第１の実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本第１の実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
【0036】
転送トランジスタＴＧ－Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ－Ｔｒは、制御信号がハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
転送トランジスタＴＧ－Ｔｒは、制御信号がハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
【0037】
リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
なお、リセットトランジスタＲＳＴ－Ｔｒは、電源電圧ＶＤＤの電源線ＶddとフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御されるように構成してもよい。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（または電源電圧ＶＤＤの電源線Ｖdd）の電位にリセットする。
なお、リセットトランジスタＲＳＴ－Ｔｒは、電源電圧ＶＤＤの電源線ＶddとフローティングディフュージョンＦＤの間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御されるように構成してもよい。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（または電源電圧ＶＤＤの電源線Ｖdd）の電位にリセットする。
【0038】
ソースフォロワトランジスタＳＦ－Ｔｒと選択トランジスタＳＥＬ－Ｔｒは、電源電圧ＶＤＤの電源線Ｖddと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電荷を電圧信号に変換した列出力の読み出し電圧（信号）ＶＳＬ（ＰＩＸＯＵＴ）を垂直信号線ＬＳＧＮ１１に出力する。
これらの動作は、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電荷を電圧信号に変換した列出力の読み出し電圧（信号）ＶＳＬ（ＰＩＸＯＵＴ）を垂直信号線ＬＳＧＮ１１に出力する。
これらの動作は、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
【0039】
画素部２０には、画素ＰＸＬがＮ行×Ｍ列配置されているので、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線はそれぞれＮ本、垂直信号線ＬＳＧＮ１１はＭ本ある。
図５においては、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線を１本の行走査制御線として表している。
図５においては、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線を１本の行走査制御線として表している。
【0040】
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
【0041】
上述したように、通常の画素読み出し動作においては、読み出し部７０の垂直走査回路３０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われる。
【0042】
図７は、本第１の実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。
【0043】
選択トランジスタＳＥＬ－Ｔｒのオン（導通）、オフ（非導通）を制御する制御信号ＳＥＬは、シャッタースキャン期間ＰＳＨＴにはローレベル（Ｌ）に設定されて選択トランジスタＳＥＬ－Ｔｒが非導通状態に保持され、読み出しスキャン期間ＰＲＤＯにはＨレベルに設定されて選択トランジスタＳＥＬ－Ｔｒが導通状態に保持される。
そして、シャッタースキャン期間ＰＳＨＴには、制御信号ＲＳＴがハイレベル（Ｈ）の期間に所定期間制御信号ＴＧがハイレベル（Ｈ）に設定されて、リセットトランジスタＲＳＴ－Ｔｒおよび転送トランジスタＴＧ－Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。
そして、シャッタースキャン期間ＰＳＨＴには、制御信号ＲＳＴがハイレベル（Ｈ）の期間に所定期間制御信号ＴＧがハイレベル（Ｈ）に設定されて、リセットトランジスタＲＳＴ－Ｔｒおよび転送トランジスタＴＧ－Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。
【0044】
読み出しスキャン期間ＰＲＤＯには、制御線ＲＳＴがハイレベル（Ｈ）に設定されてリセットトランジスタＲＳＴ－Ｔｒを通じてフローティングディフュージョンＦＤがリセットされ、このリセット期間ＰＲ後の第１読み出し期間ＰＲＤ１にリセット状態の画素読み出し信号ＶＲＳＴ１１（リセット電圧Ｖｒｓｔ）が読み出される。
読み出し期間ＰＲＤ１後に、所定期間、制御信号ＴＧがハイレベル（Ｈ）に設定されて転送トランジスタＴＧ－Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ後の第２読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた画素読み出し信号ＶＳＩＧ１１（信号電圧Ｖｓｉｇ）が読み出される。
読み出し期間ＰＲＤ１後に、所定期間、制御信号ＴＧがハイレベル（Ｈ）に設定されて転送トランジスタＴＧ－Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ後の第２読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた画素読み出し信号ＶＳＩＧ１１（信号電圧Ｖｓｉｇ）が読み出される。
【0045】
なお、本第１の実施形態の通常の画素読み出し動作において、蓄積期間（露光期間）ＥＸＰは、図７に示すように、シャッタースキャン期間ＰＳＨＴでフォトダイオードＰＤおよびフローティングディフュージョンＦＤをリセットして制御信号ＴＧをＬレベルに切り替えてから、読み出しスキャン期間ＰＲＤＯの転送期間ＰＴを終了するために制御信号ＴＧをＬレベルに切り替えるまでの期間である。
【0046】
カラム読み出し回路４０は、画素部２０の各カラム（列）出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
【0047】
カラム読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）等を含んで構成可能である。
【0048】
このように、カラム読み出し回路４０は、たとえば図８（Ａ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、カラム読み出し回路４０は、たとえば図８（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅する増幅部としてのアンプ（ＡＭＰ）４２が配置されてもよい。
あるいは、カラム読み出し回路４０は、たとえば図８（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅する増幅部としてのアンプ（ＡＭＰ）４２が配置されてもよい。
【0049】
そして、本第１の実施形態のカラム読み出し回路４０は、画素信号監視部（ＰＭＣ）４３を有する。
画素信号監視部４３は、各カラムにおいて、垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴがあらかじめ設定された参照電圧Ｖｒｅｆを超えた場合、ＡＤＣ４１のＡＤ変換部の変換コードを所定のコードに固定させる。
なお、参照電圧Ｖｒｅｆを超えた場合とは、本第１の実施形態では、一例として読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴが第２の参照電圧Ｖｒｅｆ２により低くなった場合をいう。
画素信号監視部４３は、各カラムにおいて、垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴがあらかじめ設定された参照電圧Ｖｒｅｆを超えた場合、ＡＤＣ４１のＡＤ変換部の変換コードを所定のコードに固定させる。
なお、参照電圧Ｖｒｅｆを超えた場合とは、本第１の実施形態では、一例として読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴが第２の参照電圧Ｖｒｅｆ２により低くなった場合をいう。
【0050】
ここで、画素信号監視部４３の具体的な構成および機能の一例について、図８（Ｂ）のアンプ４２を含むカラム読み出し回路４０に関連付けて説明する。
【0051】
図９は、本発明の第１の実施形態に係るカラム読み出し回路の構成を説明するための図である。
【0052】
図９のカラム読み出し回路４０Ａは、増幅部としてのアンプ４２Ａ、ＡＤＣ４１Ａ、および画素信号監視部４３Ａにより構成されている。
【0053】
アンプ４２Ａは、垂直信号線ＬＳＧＮ１１を伝搬された画素信号ＶＳＬ（ＰＩＸＯＵＴ）を増幅し、増幅した画素信号をアンプ出力ＡＭＰｏｕｔとしてＡＤＣ４１Ａおよび画素信号監視部４３Ａに出力する。
【0054】
図１０は、本発明の第１の実施形態に係る増幅部としてのアンプの構成例を示す回路図である。
【0055】
アンプ４２Ａは、演算増幅器（以下、オペアンプという）４２１、サンプリングキャパシタ（入力キャパシタ：Ｃｃ）Ｃ４２１、帰還キャパシタ（フィードバックキャパシタ：Ｃｆ）Ｃ４２２、オートゼロスイッチ部ＳＷ４２１、出力ノードＮＤ４２１、および参照電位Ｖｒｅｆ１を含んで構成されている。
【0056】
オペアンプ４２１は、第１の入力端子、本第１の実施形態では反転入力端子（－）、および第２の入力端子、本第１の実施形態では非反転入力端子（＋）の２つの入力端子を有し、第１の入力端子（－）への入力電圧ＶＳＬと第２の入力端子（＋）への参照電位Ｖｒｅｆ１の差分をゲインＡ０倍して（増幅して）アンプ出力ＡＭＰｏｕｔを得る。
オペアンプ４２１の出力端子は、出力ノードＮＤ４２１に接続されている。
オペアンプ４２１の出力端子は、出力ノードＮＤ４２１に接続されている。
【0057】
アンプ４２Ａは、画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１が入力されてから所定期間（リセット状態時の画素信号を読み出す第１読み出し期間が開始されてから所定の期間）、制御信号ＡＺ４２がＨレベルに設定される。
これにより、アンプ４２Ａのオートゼロスイッチ部ＳＷ４２１が導通状態となる。
これにより、アンプ４２Ａのオペアンプ４２１がリセット状態となる。
その結果、オートゼロ動作時のアンプ４２Ａのオペアンプ４２１の出力信号（アンプ出力）ＡＭＰｏｕｔは、参照電位Ｖｒｅｆ１となる。
これにより、アンプ４２Ａのオートゼロスイッチ部ＳＷ４２１が導通状態となる。
これにより、アンプ４２Ａのオペアンプ４２１がリセット状態となる。
その結果、オートゼロ動作時のアンプ４２Ａのオペアンプ４２１の出力信号（アンプ出力）ＡＭＰｏｕｔは、参照電位Ｖｒｅｆ１となる。
【0058】
ＡＤＣ４１は、増幅部としてのアンプ４２Ａで増幅された画素部２０の各カラム（列）出力であるＳアナログ読み出しリセット信号ＶＲＳＴ１１および読み出し信号ＶＳＩＧ１１をデジタル信号に変換（ＡＤ変換）する。
そして、本第１の実施形態のＡＤＣ４１は、画素信号監視部４３Ａにより、参照レベルを超える黒レベルが入力されたことを示すフラグ信号Ｃｏｌ＿ｄｅｔをたとえばアクティブのハイレベル（Ｈ）で受けるとＡＤ変換コードを一定となるように処理する演算部４１１を含んで構成されている。
そして、本第１の実施形態のＡＤＣ４１は、画素信号監視部４３Ａにより、参照レベルを超える黒レベルが入力されたことを示すフラグ信号Ｃｏｌ＿ｄｅｔをたとえばアクティブのハイレベル（Ｈ）で受けるとＡＤ変換コードを一定となるように処理する演算部４１１を含んで構成されている。
【0059】
本第１の実施形態において、演算部４１１は、画素信号監視部４３Ａにより、参照レベル（本例では第２の参照電圧Ｖｒｅｆ２を超える（低い）黒レベルが入力されたことを示すフラグ信号Ｃｏｌ＿ｄｅｔをアクティブのハイレベル（Ｈ）で受けるとＡＤ変換コードを一定となるように、全“１”に固定する。
【0060】
画素信号監視部４３Ａは、垂直信号線ＬＳＧＮ１１に読み出され、アンプ４２Ａで増幅された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴが第２の参照電圧Ｖｒｅｆ２により低くなった場合、ＡＤＣ４１のＡＤ変換部の変換コードを所定のコードに固定させるように、フラグ信号Ｃｏｌ＿ｄｅｔをたとえばアクティブのハイレベル（Ｈ）でＡＤＣ４１Ａの演算部４１１に出力する。
【0061】
図９の画素信号監視部４３Ａは、信号入力部ＩＳ４３に入力される読み出しリセット信号ＶＲＳＴ１１と電圧設定部ＶＳ４３に設定される参照電圧Ｖｒｅｆ（１，２）とを比較する比較部４３１、および比較部４３１の比較結果信号Ｓ４３１をラッチし、このラッチ期間中に、ＡＤＣ４１のＡＤ変換部の変換コードを所定のコードに固定させるように、フラグ信号Ｃｏｌ＿ｄｅｔをたとえばアクティブのハイレベル（Ｈ）でＡＤＣ４１Ａの演算部４１１に出力するラッチ部４３２を有する、１ビットコンパレートにより構成されている。
【0062】
より具体的には、比較部４３１は、参照電圧Ｖｒｅｆとしてセット時の読み出しリセット信号ＶＲＳＴ１１の信号レベルに相当するレベルの第１の参照電圧Ｖｒｅｆ１と、第１の参照電圧Ｖｒｅｆ１より大きいレベルの第２の参照電圧Ｖｒｅｆ２と、が設定可能である。
比較部４３１は、信号入力部ＩＳ４３に入力される垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１と電圧設定部ＶＳ４３に設定される参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２とを比較する。
比較部４３１は、信号入力部ＩＳ４３に入力される垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１と電圧設定部ＶＳ４３に設定される参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２とを比較する。
【0063】
本第１の実施形態において、第１の参照電圧Ｖｒｅｆ１は、アンプ４２Ａのオートゼロ時の出力電圧と等しい電圧値に設定される。
【0064】
画素信号監視部４３は、比較部４３１を含み、画素のリセット期間ＰＲおよびリセット解除後の読み出しリセット信号ＶＲＳＴ１１の読み出し開始時の所定期間に、信号入力部ＩＳ４３の電位を第１の参照電圧Ｖｒｅｆ１のレベルに初期化し、初期化後、垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１と電圧設定部ＶＳ４３に設定される第２の参照電圧Ｖｒｒｆ２とを比較し、読み出しリセット信号ＶＲＳＴ１１の信号レベルが第２の参照電圧Ｖｒｅｆ２を超えた場合、ＡＤＣ４１ＡのＡＤ変換部の変換コードを所定のコード、たとえば全“１”に固定させる。
【0065】
なお、前述したように、参照電圧Ｖｒｅｆを超えた場合とは、本第１の実施形態では、一例として読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴが第２の参照電圧Ｖｒｅｆ２により低くなった場合をいう。
また、第２の参照電圧Ｖｒｅｆ２は、第１の参照電圧Ｖｒｅｆ１と高輝度光が入射したときの黒レベルＬＢに相当する電圧との間の電圧値に設定される。
また、前述したように、高輝度光が入射したときの黒レベルに相当する電圧とは、高輝度光入射時に（信号－黒レベル）が減少することで黒つぶれ現象が発生する、あるいは発生する可能性のあるレベルである。
また、第２の参照電圧Ｖｒｅｆ２は、第１の参照電圧Ｖｒｅｆ１と高輝度光が入射したときの黒レベルＬＢに相当する電圧との間の電圧値に設定される。
また、前述したように、高輝度光が入射したときの黒レベルに相当する電圧とは、高輝度光入射時に（信号－黒レベル）が減少することで黒つぶれ現象が発生する、あるいは発生する可能性のあるレベルである。
【0066】
図１１は、本発明の第１の実施形態に係る画素信号監視部の一構成例を示す回路図である。
【0067】
図１１の画素信号監視部４３Ａにおける比較部４３１は、第１の比較器４３１１、ＡＣ結合用キャパシタＣ４３１、第１のリセット信号ＲＳＴにより接続状態と非接続状態が切り換え可能なオートゼロスイッチＳＷ４３１、第１のリセット信号ＲＳＴにより接続状態と非接続状態が切り換え可能な第１の参照スイッチＳＷ４３２、第１のリセット信号ＲＳＴと逆相の第２のリセット信号ＲＳＴ＿Ｂにより接続状態と非接続状態が切り換え可能な第２の参照スイッチＳＷ４３３、および第１の比較器４３１１の出力信号Ｓ４３１１を処理する第２の比較器４３１２を含んで構成されている。
【0068】
なお、第１のリセット信号ＲＳＴは、画素のリセットトランジスタＲＳＴ－Ｔｒの制御信号ＲＳＴと同相の信号である。
【0069】
第１の比較器４３１１は、第１の入力端子、本実施形態では反転入力端子（－）がＡＣ結合用キャパシタＣ４３１に接続され、ＡＣ結合用キャパシタＣ４３１を介してアンプ４２Ａの増幅した画素信号であるアンプ出力ＡＭＰｏｕｔの供給ラインに接続され、オートゼロスイッチＳＷ４３１が第１の入力端子（－）と出力端子との間に接続されている。
第１の比較器４３１１は、第１の参照スイッチＳＷ４３２が第２の入力端子、本実施形態では非反転入力端子（＋）と第１の参照電圧Ｖｒｅｆ１の供給ラインとの間に接続され、第２の参照スイッチＳＷ４３３が第２の入力端子（＋）と第２の参照電圧Ｖｒｅｆ２の供給ラインとの間に接続されている。
第１の比較器４３１１は、第１の参照スイッチＳＷ４３２が第２の入力端子、本実施形態では非反転入力端子（＋）と第１の参照電圧Ｖｒｅｆ１の供給ラインとの間に接続され、第２の参照スイッチＳＷ４３３が第２の入力端子（＋）と第２の参照電圧Ｖｒｅｆ２の供給ラインとの間に接続されている。
【0070】
比較部４３１において、第１の比較ステージ（ｓｔａｇｅ１）を形成する第１の比較器４３１１はアクティブのたとえばハイレベル（Ｈ）の第１のイネーブル信号ＥＮ１により比較動作を行う。
第２の比較ステージ（ｓｔａｇｅ２）を形成する第２の比較器４３１２は、第１のイネーブル信号ＥＮ１より後にアクティブのハイレベル（Ｈ）となる第２のイネーブル信号ＥＮ２により比較動作を行う。
第２の比較ステージ（ｓｔａｇｅ２）を形成する第２の比較器４３１２は、第１のイネーブル信号ＥＮ１より後にアクティブのハイレベル（Ｈ）となる第２のイネーブル信号ＥＮ２により比較動作を行う。
【0071】
ラッチ部４３２は、たとえばＤ型フリップフロップＤＦＦ４３２により形成され、比較部４３１の出力信号となる第２の比較器４３１２の出力信号Ｓ４３１２をラッチ信号ｌａｔｃｈに同期してラッチし、ラッチ信号ｌａｔｃｈがハイレベル（Ｈ）になることで、比較部４３１の比較動作を確定し、フラグ信号Ｃｏｌ＿ｄｅｔをたとえばアクティブのハイレベル（Ｈ）でＡＤＣ４１Ａの演算部４１１に出力する。
【0072】
本第１の実施形態において、比較部４３１は、第１のイネーブル信号ＥＮ１がアクティブのハイレベル（Ｈ）となり第１の比較器４３１１が比較動作に入った後、第１のリセット信号ＰＳＴが所定のリセット期間ＰＲアクティブのハイレベル（Ｈ）となる。
これにより、第１の比較器４３１１は、オートゼロスイッチＳＷ４３１が導通状態となり第１の入力端子（－）と出力端子が接続され、ボルテージフォロワ構成となる。その際、第２の入力端子（＋）に第１の参照電圧Ｖｒｅｆ１が供給され、第１の比較器４３１１がオートゼロ動作を行い、信号入力部ＩＰ４３に第１の参照電圧Ｖｒｅｆ１および第１の比較器の４３１１オフセット電圧Ｖｏｆｓが保持される。
第１のリセット信号ＲＳＴが非アクティブのローレベル（Ｌ）となり、第２のリセット信号ＲＳＴ＿Ｂがハイレベル（Ｈ）となり、オートゼロスイッチＳＷ４３１および第１の参照スイッチＳＷ４３２が非接続状態となり、第２の参照スイッチＳＷ４３３が導通状態となり参照電圧が第１の参照電圧Ｖｒｅｆ１から第２の参照電圧Ｖｒｅｆ２に切り換わる。
この切り換わり後、第２のイネーブル信号ＥＮ２がアクティブのハイレベル（Ｈ）となり第２の比較器４３１２が比較動作に入る。
比較部４３１の比較結果を示す第２の比較器４３１２の出力信号Ｓ４３１２はラッチ部４３２に出力される。
これにより、第１の比較器４３１１は、オートゼロスイッチＳＷ４３１が導通状態となり第１の入力端子（－）と出力端子が接続され、ボルテージフォロワ構成となる。その際、第２の入力端子（＋）に第１の参照電圧Ｖｒｅｆ１が供給され、第１の比較器４３１１がオートゼロ動作を行い、信号入力部ＩＰ４３に第１の参照電圧Ｖｒｅｆ１および第１の比較器の４３１１オフセット電圧Ｖｏｆｓが保持される。
第１のリセット信号ＲＳＴが非アクティブのローレベル（Ｌ）となり、第２のリセット信号ＲＳＴ＿Ｂがハイレベル（Ｈ）となり、オートゼロスイッチＳＷ４３１および第１の参照スイッチＳＷ４３２が非接続状態となり、第２の参照スイッチＳＷ４３３が導通状態となり参照電圧が第１の参照電圧Ｖｒｅｆ１から第２の参照電圧Ｖｒｅｆ２に切り換わる。
この切り換わり後、第２のイネーブル信号ＥＮ２がアクティブのハイレベル（Ｈ）となり第２の比較器４３１２が比較動作に入る。
比較部４３１の比較結果を示す第２の比較器４３１２の出力信号Ｓ４３１２はラッチ部４３２に出力される。
【0073】
ラッチ部４３２は、比較部４３１の出力信号のうち少なくとも読み出しリセット信号ＶＲＳＴ１１の信号レベルが第２の参照電圧Ｖｒｅｆ２を超えたことを検出した検出信号をラッチし、このラッチ期間中、ＡＤＣ４１ＡのＡＤ変換部の変換コードを所定のコードに固定させることを指示するフラグ信号Ｃｏｌ＿ｄｅｔをたとえばアクティブのハイレベル（Ｈ）でＡＤＣ４１Ａの演算部４１１に出力する。
【0074】
水平走査回路５０は、カラム読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
【0075】
タイミング制御回路６０は、画素部２０、垂直走査回路３０、カラム読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
【0076】
以上、固体撮像装置１０の各部の構成および機能の概要について説明した。
次に、本発明の第１の実施形態に係る固体撮像装置１０の画素信号の読み出し処理について図１２（Ａ）～（Ｊ）および図７に関連付けて説明する。
なお、以下では、通常輝度の光が入射する場合と高輝度の光が入射された場合について説明する。
次に、本発明の第１の実施形態に係る固体撮像装置１０の画素信号の読み出し処理について図１２（Ａ）～（Ｊ）および図７に関連付けて説明する。
なお、以下では、通常輝度の光が入射する場合と高輝度の光が入射された場合について説明する。
【0077】
図１２（Ａ）～（Ｊ）は、本発明の第１の実施形態に係る固体撮像装置１０の画素信号の読み出し処理について説明するためのタイミングチャートである。
図１２（Ａ）～（Ｊ）は、高輝度の光が入射された場合の画素信号監視部４３Ａの動作を含めて示されている。
図１２（Ａ）は画素信号ＰＩＸＯＵＴの読み出しレベルを、図１２（Ｂ）は第１のリセット信号ＲＳＴを、図１２（Ｃ）は第１のイネーブル信号を、図１２（Ｄ）は第１の比較器４３１１の出力信号ｓｔａｇｅ１ｏｕｔを、図１２（Ｅ）は第２のイネーブル信号を、図１２（Ｆ）は第２のリセットサンプル期間中ＲＳＴ＿Ｂを、図１２（Ｇ）は第２の比較器４３１２の出力信号ｓｔａｇｅ２ｏｕｔを、図１２（Ｈ）はラッチ信号ｌａｔｃｈを、図１２（Ｉ）はフラグ信号Ｃｏｌ＿ｄｅｔを、図１２（Ｊ）はＡＤＣ４１の出力信号（出力データ）ＡＤＣｏｕｔをそれぞれ示している。
図１２（Ａ）～（Ｊ）は、高輝度の光が入射された場合の画素信号監視部４３Ａの動作を含めて示されている。
図１２（Ａ）は画素信号ＰＩＸＯＵＴの読み出しレベルを、図１２（Ｂ）は第１のリセット信号ＲＳＴを、図１２（Ｃ）は第１のイネーブル信号を、図１２（Ｄ）は第１の比較器４３１１の出力信号ｓｔａｇｅ１ｏｕｔを、図１２（Ｅ）は第２のイネーブル信号を、図１２（Ｆ）は第２のリセットサンプル期間中ＲＳＴ＿Ｂを、図１２（Ｇ）は第２の比較器４３１２の出力信号ｓｔａｇｅ２ｏｕｔを、図１２（Ｈ）はラッチ信号ｌａｔｃｈを、図１２（Ｉ）はフラグ信号Ｃｏｌ＿ｄｅｔを、図１２（Ｊ）はＡＤＣ４１の出力信号（出力データ）ＡＤＣｏｕｔをそれぞれ示している。
【0078】
読み出しスキャン期間ＰＲＤＯおいては、図７に示すように、画素アレイの中のある一行を選択するために、その選択された行の各画素ＰＸＬに接続された制御線への制御信号ＳＥＬがＨレベルに設定されて画素ＰＸＬの選択トランジスタＳＥＬ－Ｔｒが導通状態となる。
この選択状態において、図７に示すように、リセット期間ＰＲ１にリセットトランジスタＲＳＴ－Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源電位ＶＤＤにリセットされる。
このリセット期間ＰＲ１が経過した後（リセットトランジスタＲＳＴ－Ｔｒが非導通状態）、転送期間ＰＴ１が開始されるまでの期間が、リセット状態時のリセット電圧Ｖｒｓｔを読み出す第１読み出し期間ＰＲＤ１となる。
この選択状態において、図７に示すように、リセット期間ＰＲ１にリセットトランジスタＲＳＴ－Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源電位ＶＤＤにリセットされる。
このリセット期間ＰＲ１が経過した後（リセットトランジスタＲＳＴ－Ｔｒが非導通状態）、転送期間ＰＴ１が開始されるまでの期間が、リセット状態時のリセット電圧Ｖｒｓｔを読み出す第１読み出し期間ＰＲＤ１となる。
【0079】
上述したように、リセット期間ＰＲ１後の第１読み出し期間ＰＲＤ１にリセット状態の画素読み出し電圧である読み出しリセット信号ＶＲＳＴ１１が垂直信号線ＬＳＧＮ１１を通して読み出され、図示しないロード回路を介してカラム読み出し回路４０に供給されて、ＡＤ変換処理後たとえば保持される。
【0080】
各カラムのカラム読み出し回路４０に入力された読み出しリセット信号ＶＲＳＴ１１は、まず、アンプ４２Ａにおいて増幅され、そのアンプ出力ＡＭＰｏｕｔがＡＤＣ４１Ａおよび画素信号監視部４３Ａに出力される。
アンプ４２Ａにおいては、画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１が入力されてから所定期間（リセット状態時の画素信号を読み出す第１読み出し期間が開始されてから所定の期間）、制御信号ＡＺ４２がＨレベルに設定される。
これにより、アンプ４２Ａのオペアンプ４２１がリセット状態となる。
その結果、オートゼロ動作時のアンプ４２Ａのオペアンプ４２１の出力信号（アンプ出力）ＡＭＰｏｕｔは、参照電位Ｖｒｅｆ１となる。
アンプ４２Ａにおいては、画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１が入力されてから所定期間（リセット状態時の画素信号を読み出す第１読み出し期間が開始されてから所定の期間）、制御信号ＡＺ４２がＨレベルに設定される。
これにより、アンプ４２Ａのオペアンプ４２１がリセット状態となる。
その結果、オートゼロ動作時のアンプ４２Ａのオペアンプ４２１の出力信号（アンプ出力）ＡＭＰｏｕｔは、参照電位Ｖｒｅｆ１となる。
【0081】
（通常輝度の光が入射する場合）
画素信号監視部４３Ａにおいては、第１のイネーブル信号ＥＮ１がアクティブのハイレベル（Ｈ）となり比較部４３１の第１の比較器４３１１が比較動作に入った後、第１のリセット信号ＰＳＴが所定のリセット期間ＰＲアクティブのハイレベル（Ｈ）に保持される。
これにより、第１の比較器４３１１は、オートゼロスイッチＳＷ４３１が導通状態となり第１の入力端子（－）と出力端子が接続され、ボルテージフォロワ構成となる。
その際、第２の入力端子（＋）に第１の参照電圧Ｖｒｅｆ１が供給され、第１の比較器４３１１がオートゼロ動作を行い、信号入力部ＩＰ４３に第１の参照電圧Ｖｒｅｆ１および第１の比較器の４３１１オフセット電圧Ｖｏｆｓが保持される。
これにより、カラム（列）ごとのバラツキがキャンセルされる。
次いで、第１のリセット信号ＲＳＴが非アクティブのローレベル（Ｌ）となり、第２のリセット信号ＲＳＴ＿Ｂがハイレベル（Ｈ）となり、オートゼロスイッチＳＷ４３１および第１の参照スイッチＳＷ４３２が非接続状態となり、第２の参照スイッチＳＷ４３３が導通状態となり参照電圧が第１の参照電圧Ｖｒｅｆ１から第２の参照電圧Ｖｒｅｆ２に切り換わる。
この切り換わり後、第２のイネーブル信号ＥＮ２がアクティブのハイレベル（Ｈ）となり第２の比較器４３１２が比較動作に入る。
そして、比較部４３１の比較結果を示す第２の比較器４３１２の出力信号Ｓ４３１１２はラッチ部４３２に出力される。
画素信号監視部４３Ａにおいては、第１のイネーブル信号ＥＮ１がアクティブのハイレベル（Ｈ）となり比較部４３１の第１の比較器４３１１が比較動作に入った後、第１のリセット信号ＰＳＴが所定のリセット期間ＰＲアクティブのハイレベル（Ｈ）に保持される。
これにより、第１の比較器４３１１は、オートゼロスイッチＳＷ４３１が導通状態となり第１の入力端子（－）と出力端子が接続され、ボルテージフォロワ構成となる。
その際、第２の入力端子（＋）に第１の参照電圧Ｖｒｅｆ１が供給され、第１の比較器４３１１がオートゼロ動作を行い、信号入力部ＩＰ４３に第１の参照電圧Ｖｒｅｆ１および第１の比較器の４３１１オフセット電圧Ｖｏｆｓが保持される。
これにより、カラム（列）ごとのバラツキがキャンセルされる。
次いで、第１のリセット信号ＲＳＴが非アクティブのローレベル（Ｌ）となり、第２のリセット信号ＲＳＴ＿Ｂがハイレベル（Ｈ）となり、オートゼロスイッチＳＷ４３１および第１の参照スイッチＳＷ４３２が非接続状態となり、第２の参照スイッチＳＷ４３３が導通状態となり参照電圧が第１の参照電圧Ｖｒｅｆ１から第２の参照電圧Ｖｒｅｆ２に切り換わる。
この切り換わり後、第２のイネーブル信号ＥＮ２がアクティブのハイレベル（Ｈ）となり第２の比較器４３１２が比較動作に入る。
そして、比較部４３１の比較結果を示す第２の比較器４３１２の出力信号Ｓ４３１１２はラッチ部４３２に出力される。
【0082】
たとえばＤ型フリップフロップＤＦＦ４３２により形成されるラッチ部４３２では、比較部４３１の出力信号となる第２の比較器４３１２の出力信号Ｓ４３１２をラッチ信号ｌａｔｃｈに同期してラッチし、ラッチ信号ｌａｔｃｈがハイレベル（Ｈ）になることで、比較部４３１の比較動作が確定され、フラグ信号Ｃｏｌ＿ｄｅｔがたとえばアクティブのハイレベル（Ｈ）またはローレベル（Ｌ）でＡＤＣ４１Ａの演算部４１１に出力される。
ここでは、通常輝度の光が入射することを前提としていることから、読み出しリセット信号ＶＲＳＴ１１の黒レベルＬＢは、第２の参照電圧Ｖｒｅｆ２のレベルを超えない（第２の参照電圧Ｖｒｅｆ２のレベルより高い）黒レベルが入力されている。
したがって、比較部４３１の第１の比較器４３１１および第２の比較器４３１２の出力信号はローレベル（Ｌ）となり、画素信号監視部４３Ａのラッチ部４３２からローレベル（Ｌ）のフラグ信号Ｃｏｌ＿ｄｅｔがＡＤＣ４１Ａの演算部４１１に出力される。
ここでは、通常輝度の光が入射することを前提としていることから、読み出しリセット信号ＶＲＳＴ１１の黒レベルＬＢは、第２の参照電圧Ｖｒｅｆ２のレベルを超えない（第２の参照電圧Ｖｒｅｆ２のレベルより高い）黒レベルが入力されている。
したがって、比較部４３１の第１の比較器４３１１および第２の比較器４３１２の出力信号はローレベル（Ｌ）となり、画素信号監視部４３Ａのラッチ部４３２からローレベル（Ｌ）のフラグ信号Ｃｏｌ＿ｄｅｔがＡＤＣ４１Ａの演算部４１１に出力される。
【0083】
ＡＤＣ４１においては、増幅部としてのアンプ４２Ａで増幅された画素部２０の各カラム（列）出力のアナログ読み出しリセット信号ＶＲＳＴ１１がデジタル信号に変換（ＡＤ変換）される。
そして、ＡＤＣ４１の演算部４１１においては、画素信号監視部４３Ａにより、参照レベルである第２の参照電圧Ｖｒｅｆ２のレベルを超えない（参照レベルより高い）黒レベルが入力されたことを示すフラグ信号Ｃｏｌ＿ｄｅｔをたとえばローレベル（Ｌ）で受ける。
したがって、通常輝度の光が入射された場合、ＡＤ変換コードは変換されたままのコードで図示しないメモリに保持される。
そして、ＡＤＣ４１の演算部４１１においては、画素信号監視部４３Ａにより、参照レベルである第２の参照電圧Ｖｒｅｆ２のレベルを超えない（参照レベルより高い）黒レベルが入力されたことを示すフラグ信号Ｃｏｌ＿ｄｅｔをたとえばローレベル（Ｌ）で受ける。
したがって、通常輝度の光が入射された場合、ＡＤ変換コードは変換されたままのコードで図示しないメモリに保持される。
【0084】
（高輝度の光が入射する場合）
この場合、高輝度の光が入射されていることから、読み出しリセット信号ＶＲＳＴ１１の黒レベルＬＢは、第２の参照電圧Ｖｒｅｆ２のレベルを超える（第２の参照電圧Ｖｒｅｆ２のレベルより低い）黒レベルが入力されている。
したがって、比較部４３１の第１の比較器４３１１および第２の比較器４３１２の出力信号はハイレベル（Ｈ）となり、画素信号監視部４３Ａのラッチ部４３２からハイレベル（Ｈ）のフラグ信号Ｃｏｌ＿ｄｅｔがＡＤＣ４１Ａの演算部４１１に出力され、イネーブル信号ＥＮ１がアクティブのハイレベル（Ｈ）の期間中保持される。
この場合、高輝度の光が入射されていることから、読み出しリセット信号ＶＲＳＴ１１の黒レベルＬＢは、第２の参照電圧Ｖｒｅｆ２のレベルを超える（第２の参照電圧Ｖｒｅｆ２のレベルより低い）黒レベルが入力されている。
したがって、比較部４３１の第１の比較器４３１１および第２の比較器４３１２の出力信号はハイレベル（Ｈ）となり、画素信号監視部４３Ａのラッチ部４３２からハイレベル（Ｈ）のフラグ信号Ｃｏｌ＿ｄｅｔがＡＤＣ４１Ａの演算部４１１に出力され、イネーブル信号ＥＮ１がアクティブのハイレベル（Ｈ）の期間中保持される。
【0085】
ＡＤＣ４１においては、増幅部としてのアンプ４２Ａで増幅された画素部２０の各カラム（列）出力のアナログ読み出しリセット信号ＶＲＳＴ１１がデジタル信号に変換（ＡＤ変換）される。
そして、ＡＤＣ４１の演算部４１１においては、画素信号監視部４３Ａにより、参照レベルである第２の参照電圧Ｖｒｅｆ２のレベルを超える（第２の参照電圧Ｖｒｅｆ２のレベルより低い）黒レベルが入力されたことを示すフラグ信号Ｃｏｌ＿ｄｅｔをハイレベル（Ｈ）で受ける。
したがって、通常輝度の光が入射された場合、ＡＤ変換コードは固定されたコード（全“１”に固定）で図示しないメモリに保持される。
そして、ＡＤＣ４１の演算部４１１においては、画素信号監視部４３Ａにより、参照レベルである第２の参照電圧Ｖｒｅｆ２のレベルを超える（第２の参照電圧Ｖｒｅｆ２のレベルより低い）黒レベルが入力されたことを示すフラグ信号Ｃｏｌ＿ｄｅｔをハイレベル（Ｈ）で受ける。
したがって、通常輝度の光が入射された場合、ＡＤ変換コードは固定されたコード（全“１”に固定）で図示しないメモリに保持される。
【0086】
ここで、第１読み出し期間ＰＲＤ１が終了し、転送期間ＰＴ１となる。
図７に示すように、転送期間ＰＴ１に転送トランジスタＴＧ－Ｔｒが、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この転送期間ＰＴ１が経過した後（転送トランジスタＴＧ－Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた信号電圧Ｖｓｉｇを読み出す第２読み出し期間ＰＲＤ２となる。
図７に示すように、転送期間ＰＴ１に転送トランジスタＴＧ－Ｔｒが、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
この転送期間ＰＴ１が経過した後（転送トランジスタＴＧ－Ｔｒが非導通状態）、フォトダイオードＰＤが光電変換して蓄積した電荷に応じた信号電圧Ｖｓｉｇを読み出す第２読み出し期間ＰＲＤ２となる。
【0087】
上述したように、第１読み出し期間ＰＲＤ１後に、所定期間、制御信号ＴＧがＨレベルに設定されて転送トランジスタＴＧ－Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ１後の第２読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた画素読み出し電圧である読み出し信号ＶＳＩＧ１１が垂直信号線ＬＳＧＮ１１に読み出される。
【0088】
各カラムのカラム読み出し回路４０に入力された読み出し信号ＶＳＩＧ１１は、まず、アンプ４２Ａにおいて増幅され、そのアンプ出力ＡＭＰｏｕｔがＡＤＣ４１Ａおよび画素信号監視部４３Ａに出力される。
【0089】
ＡＤＣ４１においては、増幅部としてのアンプ４２Ａで増幅された画素部２０の各カラム（列）出力のアナログ読み出し信号ＶＳＩＧ１１がデジタル信号に変換（ＡＤ変換）される。
そして、読み出し信号ＶＳＩＧ１１のＡＤ変換コードは固定されたコードで図示しないメモリに保持される。
そして、読み出し信号ＶＳＩＧ１１のＡＤ変換コードは固定されたコードで図示しないメモリに保持される。
【0090】
そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２読み出し期間ＰＲＤ２に読み出された読み出し信号ＶＳＩＧ１１（信号電圧Ｖｓｉｇ）と第１読み出し期間ＰＲＤ１に読み出された読み出しリセット信号ＶＲＳＴ１１（リセット電圧Ｖｒｓｔ）との差分（Ｖｓｉｇ－Ｖｒｓｔ）がとられてＣＤＳ処理が行われる。
この通常輝度時および高輝度時共に、画素出力が信号電圧Ｖｓｉｇとリセット電圧（黒レベル）Ｖｒｓｔの差分（Ｖｓｉｇ－Ｖｒｓｔ）の減少は極めては小さいことから、この差分が減少することで起きる黒つぶれ現象の発生を防止することが可能である。
この通常輝度時および高輝度時共に、画素出力が信号電圧Ｖｓｉｇとリセット電圧（黒レベル）Ｖｒｓｔの差分（Ｖｓｉｇ－Ｖｒｓｔ）の減少は極めては小さいことから、この差分が減少することで起きる黒つぶれ現象の発生を防止することが可能である。
【0091】
以上説明したように、本第１の実施形態によれば、画素信号監視部４３は、比較部４３１を含み、画素のリセット期間ＰＲおよびリセット解除後の読み出しリセット信号ＶＲＳＴ１１の読み出し開始時の所定期間に、信号入力部ＩＳ４３の電位を第１の参照電圧Ｖｒｅｆ１のレベルに初期化し、初期化後、垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１と電圧設定部ＶＳ４３に設定される第２の参照電圧Ｖｒｒｆ２とを比較し、読み出しリセット信号ＶＲＳＴ１１の信号レベルが第２の参照電圧Ｖｒｅｆ２を超えた場合、ＡＤＣ４１ＡのＡＤ変換部の変換コードを所定のコード、たとえば全“１”に固定させる。
画素信号監視部４３は、各カラムにおいて、垂直信号線ＬＳＧＮ１１に読み出され、アンプ４２で増幅された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴがあらかじめ設定された参照電圧Ｖｒｅｆを超えた場合（一例として読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴが第２の参照電圧Ｖｒｅｆ２により低くなった場合）、ＡＤＣ４１のＡＤ変換部の変換コードを所定のコードに固定させる。
画素信号監視部４３は、各カラムにおいて、垂直信号線ＬＳＧＮ１１に読み出され、アンプ４２で増幅された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴがあらかじめ設定された参照電圧Ｖｒｅｆを超えた場合（一例として読み出しリセット信号ＶＲＳＴ１１の信号レベルＬＶＲＳＴが第２の参照電圧Ｖｒｅｆ２により低くなった場合）、ＡＤＣ４１のＡＤ変換部の変換コードを所定のコードに固定させる。
【0092】
したがって、本第１の実施形態によれば、通常輝度時および高輝度時共に、画素出力が信号電圧Ｖｓｉｇとリセット電圧（黒レベル）Ｖｒｓｔの差分（Ｖｓｉｇ－Ｖｒｓｔ）の減少は極めては小さいことから、この差分が減少することで起きる黒つぶれ現象の発生を防止することが可能である。
このように、本第１の実施形態によれば、カラム（列）ごとの素子のばらつき等があったとしても確実に反転ビデオノイズの発生を防止（太陽黒点防止）することが可能で、ひいては高画質化を実現することが可能となる。
このように、本第１の実施形態によれば、カラム（列）ごとの素子のばらつき等があったとしても確実に反転ビデオノイズの発生を防止（太陽黒点防止）することが可能で、ひいては高画質化を実現することが可能となる。
【0093】
（第２の実施形態）
図１３は、本発明の第２の実施形態に係る固体撮像装置のカラム読み出し系を示す図である。
図１３は、本発明の第２の実施形態に係る固体撮像装置のカラム読み出し系を示す図である。
【0094】
本第２の実施形態に係る固体撮像装置１０Ｂが上述した第１の実施形態に係る固体撮像装置１０と異なる点は、以下の通りである。
本第２の実施形態に係る固体撮像装置１０Ｂにおいて、各カラムの垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１の黒レベルＬＢＲＳＴを所定レベルＬＢＮにクランプするクランプ回路４４が配置されている。
ここで、黒レベルの所定レベルとは、通常輝度時の黒レベルＬＢＮＭに相当する
本第２の実施形態に係る固体撮像装置１０Ｂにおいて、各カラムの垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１の黒レベルＬＢＲＳＴを所定レベルＬＢＮにクランプするクランプ回路４４が配置されている。
ここで、黒レベルの所定レベルとは、通常輝度時の黒レベルＬＢＮＭに相当する
【0095】
図１３のクランプ回路４４は、画素配列の各列において画素信号ＰＩＸＯＵＴが読み出される垂直信号線ＳＬＧＮ１１と、所定電源たとえば電源電位ＶＤＤとの間に、クランプトランジスタＣＬＰ－Ｔｒおよび選択トランジスタＳＬ－Ｔｒが直列に接続されて形成されている。
各カラム（列）に対応して配置されたクランプトランジスタＣＬＰ－Ｔｒのゲート電圧はクランプレベル生成回路２００によるクランプ信号ＣＬＰの供給ラインに共通に接続され、選択トランジスタＳＬ－Ｔｒのゲート電圧はクランプ選択信号ＣＳＬの供給ラインに共通に接続されている。
各カラム（列）に対応して配置されたクランプトランジスタＣＬＰ－Ｔｒのゲート電圧はクランプレベル生成回路２００によるクランプ信号ＣＬＰの供給ラインに共通に接続され、選択トランジスタＳＬ－Ｔｒのゲート電圧はクランプ選択信号ＣＳＬの供給ラインに共通に接続されている。
【0096】
本実施形態においては、クランプ選択信号ＣＳＬは、読み出し部７０により読み出しスキャンＰＲＤＯのリセット期間ＰＲおよび第１読み出し期間ＰＲＤ１にアクティブのＨレベルに設定される。
【0097】
クランプ回路４４は、図４に示すように、たとえば非常に強い光（高輝度光）が１つ以上の画素に入射した際、黒レベルＬＢ１を黒レベルＬＢ３クランプして、信号レベルＳＬと黒レベルＬＢの差分をΔＶ３（ΔＶ１≒ΔＶ３＞ΔＶ２）に保持させて、差分がΔＶ１からΔＶ２（ΔＶ１＞ΔＶ２）に減衰して変動することを防止する。
【0098】
ところが、上述したＣＭＯＳイメージセンサでは、クランプ電圧を制御するための基準信号であるクランプ信号ＣＬＰを、全列共通としていたために、列ごとの素子バラつき等によりクランプレベルもバラつき、クランプがうまくかからない列が発生し得る。
本第２の実施形態においては、このような状態が発生したとしても、カラム読み出し回路４０は、比較部４３１およびラッチ部４３２を含み、画素のリセット期間ＰＲおよびリセット解除後の読み出しリセット信号ＶＲＳＴ１１の読み出し開始時の所定期間に、信号入力部ＩＳ４３の電位を第１の参照電圧Ｖｒｅｆ１のレベルに初期化し、初期化後、垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１と電圧設定部ＶＳ４３に設定される第２の参照電圧Ｖｒｒｆ２とを比較し、読み出しリセット信号ＶＲＳＴ１１の信号レベルが第２の参照電圧Ｖｒｅｆ２を超えた場合、ＡＤＣ４１ＡのＡＤ変換部の変換コードを所定のコード、たとえば全“１”に固定させる画素信号監視部４３を有することから、以下の効果を得ることができる。
本第２の実施形態によれば、通常輝度時および高輝度時共に、画素出力が信号電圧Ｖｓｉｇとリセット電圧（黒レベル）Ｖｒｓｔの差分（Ｖｓｉｇ－Ｖｒｓｔ）の減少は極めては小さいことから、この差分が減少することで起きる黒つぶれ現象の発生を防止することが可能である。
本第２の実施形態においては、このような状態が発生したとしても、カラム読み出し回路４０は、比較部４３１およびラッチ部４３２を含み、画素のリセット期間ＰＲおよびリセット解除後の読み出しリセット信号ＶＲＳＴ１１の読み出し開始時の所定期間に、信号入力部ＩＳ４３の電位を第１の参照電圧Ｖｒｅｆ１のレベルに初期化し、初期化後、垂直信号線ＬＳＧＮ１１に読み出された画素信号ＶＳＬの読み出しリセット信号ＶＲＳＴ１１と電圧設定部ＶＳ４３に設定される第２の参照電圧Ｖｒｒｆ２とを比較し、読み出しリセット信号ＶＲＳＴ１１の信号レベルが第２の参照電圧Ｖｒｅｆ２を超えた場合、ＡＤＣ４１ＡのＡＤ変換部の変換コードを所定のコード、たとえば全“１”に固定させる画素信号監視部４３を有することから、以下の効果を得ることができる。
本第２の実施形態によれば、通常輝度時および高輝度時共に、画素出力が信号電圧Ｖｓｉｇとリセット電圧（黒レベル）Ｖｒｓｔの差分（Ｖｓｉｇ－Ｖｒｓｔ）の減少は極めては小さいことから、この差分が減少することで起きる黒つぶれ現象の発生を防止することが可能である。
【0099】
このように、本第２の実施形態によれば、カラム（列）ごとの素子のばらつき等があったとしても確実に反転ビデオノイズの発生を防止することが可能で、ひいては高画質化を実現することが可能となる。
【0100】
以上説明した固体撮像装置１０は、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【0101】
図１４は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【0102】
本電子機器３００は、図１４に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
【0103】
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【0104】
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０を搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【0105】
１０,１０Ｂ・・・固体撮像装置、２０・・・画素部、３０・・・垂直走査回路、４０，４０Ｂ・・・カラム読み出し回路、４１,４１Ａ・・・ＡＤＣ、４１１・・・演算部、４２，４２Ａ・・・アンプ、４３，４３Ａ・・・画素信号監視部、４３１・・・比較部、４３２・・・ラッチ部、４３１１・・・第１の比較器、４３１２・・・第２の比較器、ＳＷ４３１・・・オートゼロスイッチ、ＳＷ４３２・・・第１の参照スイッチ、ＳＷ４３３・・・第２の参照スイッチ、Ｃ４３１・・・サンプリングキャパシタ、Ｖｒｅｆ１・・・第１の参照電圧、Ｖｒｅｆ２・・・第２の参照電圧、４４・・・クランプ回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】