7627584 電子部品内蔵基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-01-29

(45)【発行日】2025-02-06

(54)【発明の名称】電子部品内蔵基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20250130BHJP

   H05K 1/02 20060101ALI20250130BHJP

【ＦＩ】

H05K3/46 Q

H05K1/02 D

H05K3/46 B

H05K3/46 N

【請求項の数】 4

(21)【出願番号】P 2021046032

(22)【出願日】2021-03-19

(65)【公開番号】P2022144847

(43)【公開日】2022-10-03

【審査請求日】2023-12-19

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】露谷 和俊

(72)【発明者】

【氏名】石川 直之

(72)【発明者】

【氏名】青木 琢朗

(72)【発明者】

【氏名】花田 玲央

【審査官】塩澤 正和

(56)【参考文献】

【文献】特開２０１６－２０７９４０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ １／０２

(57)【特許請求の範囲】

【請求項1】

複数の導体層と、
前記複数の導体層のうち積層方向に隣接する２つの導体層間にそれぞれ位置する複数の絶縁層と、を備え、
前記複数の絶縁層は、電子部品が埋め込まれた第１の絶縁層を含み、
前記複数の導体層は、前記第１の絶縁層の一方の表面側に積層された第１、第２及び第３の導体層と、前記第１の絶縁層の他方の表面側に積層された第４、第５及び第６の導体層を含み、
前記複数の絶縁層は、前記第１の導体層と前記第２の導体層間に位置する第２の絶縁層と、前記第２の導体層と前記第３の導体層間に位置する第３の絶縁層と、前記第４の導体層と前記第５の導体層間に位置する第４の絶縁層と、前記第５の導体層と前記第６の導体層間に位置する第５の絶縁層とをさらに含み、
前記第１の導体層は、一方の表面側に露出する複数の端子電極を含み、
前記第６の導体層は、他方の表面側に露出する複数の端子電極を含み、
前記第３及び第４の絶縁層は、芯材に樹脂材料を含浸させたコア材料からなり、
前記第２及び第５の絶縁層の少なくとも一方は、芯材を含まない樹脂材料からなり、
前記第２及び第３の導体層は、前記電子部品に接続される複数の信号配線パターンを含み、
前記第３の絶縁層は、局所的に前記芯材を含まない無芯材領域を含み、
前記無芯材領域は、平面視で前記電子部品と重なりを有し、
前記第２の導体層に含まれる前記複数の信号配線パターンと、前記第３の導体層に含まれる前記複数の信号配線パターンは、前記無芯材領域を貫通する複数のビア導体を介して互いに接続されることを特徴とする電子部品内蔵基板。

【請求項2】

前記第２及び第５の絶縁層の両方が芯材を含まない樹脂材料からなることを特徴とする請求項１に記載の電子部品内蔵基板。

【請求項3】

電子部品が埋め込まれた第１の絶縁層と、前記第１の絶縁層の一方の表面側に積層された第１及び第２の導体層と、前記第１の絶縁層の他方の表面側に積層された第３及び第４の導体層と、前記第１の導体層と前記第２の導体層間に位置し、芯材に樹脂材料を含浸させたコア材料からなる第２の絶縁層と、前記第３の導体層と前記第４の導体層間に位置し、芯材に樹脂材料を含浸させたコア材料からなる第３の絶縁層とを含む前駆体を作製する工程と、
前記第１の導体層に含まれる複数の信号配線パターンと、前記第２の導体層に含まれる複数の信号配線パターンを、前記第２の絶縁層のうち局所的に前記芯材を含まない無芯材領域を貫通する複数のビア導体を介して互いに接続する工程と、
前記第１及び第４の導体層の表面にそれぞれ第４及び第５の絶縁層を介して第５及び第６の導体層を形成する工程と、を備え、
前記第４及び第５の絶縁層の少なくとも一方は、芯材を含まない樹脂材料からなることを特徴とする電子部品内蔵基板の製造方法。

【請求項4】

前記第４及び第５の絶縁層の両方が芯材を含まない樹脂材料からなることを特徴とする請求項３に記載の電子部品内蔵基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子部品内蔵基板及びその製造方法に関し、特に、多層配線構造を有する電子部品内蔵基板及びその製造方法に関する。

【背景技術】

【0002】

特許文献１には多層配線構造を有する電子部品内蔵基板が開示されている。特許文献１に開示された電子部品内蔵基板は、電子部品が埋め込まれた絶縁層と、電子部品が埋め込まれた絶縁層の一方の表面側に設けられた２層の配線層と、電子部品が埋め込まれた絶縁層の他方の表面側に設けられた２層の配線層とを有している。そして、上記２層の配線層間に位置する絶縁層は、ガラスクロスなどの芯材に樹脂材料を含浸させたコア材料が用いられており、これにより基板全体の機械的強度を確保している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００６－３３９４２１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、芯材に樹脂材料を含浸させたコア材料に微細なビアホールを形成することは困難であるため、コア材料の表面に形成された配線層に対してはレイアウト上の設計自由度が低く、特に、ピッチの狭い複数の端子電極を形成するためには配線の引き回しが必要であり、配線距離が長くなるという問題があった。

【0005】

したがって、本発明は、端子電極を含む最表層の導体層の設計自由度が高められた電子部品内蔵基板及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明による電子部品内蔵基板は、複数の導体層と、複数の導体層のうち積層方向に隣接する２つの導体層間にそれぞれ位置する複数の絶縁層とを備え、複数の絶縁層は電子部品が埋め込まれた第１の絶縁層を含み、複数の導体層は、第１の絶縁層の一方の表面側に積層された第１、第２及び第３の導体層と、第１の絶縁層の他方の表面側に積層された第４、第５及び第６の導体層を含み、複数の絶縁層は、第１の導体層と第２の導体層間に位置する第２の絶縁層と、第２の導体層と第３の導体層間に位置する第３の絶縁層と、第４の導体層と第５の導体層間に位置する第４の絶縁層と、第５の導体層と第６の導体層間に位置する第５の絶縁層とをさらに含み、第１の導体層は一方の表面側に露出する複数の端子電極を含み、第６の導体層は他方の表面側に露出する複数の端子電極を含み、第３及び第４の絶縁層は芯材に樹脂材料を含浸させたコア材料からなり、第２及び第５の絶縁層の少なくとも一方は、芯材を含まない樹脂材料からなることを特徴とする。

【0007】

本発明によれば、第２及び第５の絶縁層の少なくとも一方が芯材を含まない樹脂材料からなることから、第２及び第５の絶縁層の少なくとも一方に形成するビア導体の径を縮小することができる。これにより、第１又は第６の導体層にピッチの狭い複数の端子電極を形成する場合であっても、配線の引き回しを抑えることが可能となる。

【0008】

本発明において、第２及び第５の絶縁層の両方が芯材を含まない樹脂材料からなるものであっても構わない。これによれば、第２及び第５の絶縁層に形成するビア導体の径を縮小できることから、第１及び第６の導体層にピッチの狭い複数の端子電極を形成する場合であっても、配線の引き回しを抑えることが可能となる。

【0009】

本発明において、第２及び第３の導体層は電子部品に接続される複数の信号配線パターンを含み、第３の絶縁層は局所的に芯材を含まない無芯材領域を含み、無芯材領域は平面視で電子部品と重なりを有し、第２の導体層に含まれる複数の信号配線パターンと、第３の導体層に含まれる複数の信号配線パターンは、無芯材領域を貫通する複数のビア導体を介して互いに接続されるものであっても構わない。これによれば、無芯材領域を貫通する複数のビア導体の径を縮小することが可能となる。

【0010】

本発明において、第１及び第３の導体層は電子部品に接続される複数の信号配線パターンを含み、第３の絶縁層は開口部を有し、開口部は平面視で前記電子部品と重なりを有し、第１の導体層に含まれる複数の信号配線パターンと、第３の導体層に含まれる複数の信号配線パターンは、開口部を貫通する複数のビア導体を介して互いに接続されるものであっても構わない。これによれば、開口部を貫通する複数のビア導体の径を縮小することが可能となる。

【0011】

本発明による電子部品内蔵基板の製造方法は、電子部品が埋め込まれた第１の絶縁層と、第１の絶縁層の一方の表面側に積層された第１及び第２の導体層と、第１の絶縁層の他方の表面側に積層された第３及び第４の導体層と、第１の導体層と第２の導体層間に位置し、芯材に樹脂材料を含浸させたコア材料からなる第２の絶縁層と、第３の導体層と第４の導体層間に位置し、芯材に樹脂材料を含浸させたコア材料からなる第３の絶縁層とを含む前駆体を作製する工程と、第１及び第４の導体層の表面にそれぞれ第４及び第５の絶縁層を介して第５及び第６の導体層を形成する工程とを備え、第４及び第５の絶縁層の少なくとも一方は、芯材を含まない樹脂材料からなることを特徴とする。

【0012】

本発明によれば、第４及び第５の絶縁層の少なくとも一方が芯材を含まない樹脂材料からなることから、第４及び第５の絶縁層の少なくとも一方に形成するビア導体の径を縮小することができる。これにより、第５又は第６の導体層にピッチの狭い複数の端子電極を形成する場合であっても、配線の引き回しを抑えることが可能となる。

【0013】

本発明において、第４及び第５の絶縁層の両方が芯材を含まない樹脂材料からなるものであっても構わない。これによれば、第４及び第５の絶縁層に形成するビア導体の径を縮小できることから、第５及び第６の導体層にピッチの狭い複数の端子電極を形成する場合であっても、配線の引き回しを抑えることが可能となる。

【0014】

本発明による電子部品内蔵基板の製造方法は、第１の導体層に含まれる複数の信号配線パターンと、第２の導体層に含まれる複数の信号配線パターンを、第２の絶縁層のうち局所的に芯材を含まない無芯材領域を貫通する複数のビア導体を介して互いに接続する工程をさらに備えるものであっても構わない。これによれば、無芯材領域を貫通する複数のビア導体の径を縮小することが可能となる。

【0015】

本発明による電子部品内蔵基板の製造方法は、第５の導体層に含まれる複数の信号配線パターンと、第２の導体層に含まれる複数の信号配線パターンを、第２の絶縁層に設けられた開口部を貫通する複数のビア導体を介して互いに接続する工程をさらに備えるものであっても構わない。これによれば、開口部を貫通する複数のビア導体の径を縮小することが可能となる。

【発明の効果】

【0016】

このように、本発明によれば、端子電極を含む最表層の導体層の設計自由度が高められた電子部品内蔵基板及びその製造方法を提供することが可能となる。

【図面の簡単な説明】

【0017】

【図1】図１は、本発明の第１の実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。

【図2】図２は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図3】図３は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図4】図４は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図5】図５は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図6】図６は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図7】図７は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図8】図８は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図9】図９は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図10】図１０は、電子部品内蔵基板１の製造方法を説明するための工程図である。

【図11】図１１は、本発明の第２の実施形態による電子部品内蔵基板２の構造を説明するための模式的な断面図である。

【図12】図１２は、本発明の第３の実施形態による電子部品内蔵基板３の構造を説明するための模式的な断面図である。

【図13】図１３は、電子部品内蔵基板３の製造方法を説明するための工程図である。

【図14】図１４は、電子部品内蔵基板３の製造方法を説明するための工程図である。

【図15】図１５は、電子部品内蔵基板３の製造方法を説明するための工程図である。

【図16】図１６は、電子部品内蔵基板３の製造方法を説明するための工程図である。

【図17】図１７は、本発明の第４の実施形態による電子部品内蔵基板４の構造を説明するための模式的な断面図である。

【図18】図１８は、電子部品内蔵基板４の製造方法を説明するための工程図である。

【図19】図１９は、電子部品内蔵基板４の製造方法を説明するための工程図である。

【図20】図２０は、電子部品内蔵基板４の製造方法を説明するための工程図である。

【発明を実施するための形態】

【0018】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0019】

＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。

【0020】

図１に示すように、第１の実施形態による電子部品内蔵基板１は、６層の導体層Ｌ１～Ｌ６と、積層方向に隣接する２つの導体層間にそれぞれ位置する絶縁層１１～１５とを備えている。ここで、絶縁層１１は導体層Ｌ１，Ｌ２間に位置し、絶縁層１２は導体層Ｌ２，Ｌ３間に位置し、絶縁層１３は導体層Ｌ３，Ｌ４間に位置し、絶縁層１４は導体層Ｌ４，Ｌ５間に位置し、絶縁層１５は導体層Ｌ５，Ｌ６間に位置する。絶縁層１１～１５はいずれも表裏に導体層が存在する層間膜であり、その意味においてソルダーレジスト２１，２２は絶縁層に該当しない。

【0021】

導体層Ｌ１は最上層に位置し、その一部はソルダーレジスト２１で覆われている。ソルダーレジスト２１で覆われていない導体層Ｌ１の露出部分は、電子部品内蔵基板１の一方の表面１ａ側に位置する端子電極Ｅ１を構成する。導体層Ｌ６は最下層に位置し、その一部はソルダーレジスト２２で覆われている。ソルダーレジスト２２で覆われていない導体層Ｌ６の露出部分は、電子部品内蔵基板１の他方の表面１ｂ側に位置する端子電極Ｅ２を構成する。電子部品内蔵基板１の表面１ａには、図示しない半導体ＩＣや受動部品などの電子部品が搭載される。電子部品内蔵基板１の表面１ｂは、図示しない別の回路基板に対する実装面として用いられ、或いは、図示しない半導体ＩＣや受動部品などの電子部品が搭載される。

【0022】

絶縁層１１～１５のうち、絶縁層１２，１４，１５は、ガラス繊維などの芯材にエポキシなどの樹脂材料を含浸させたコア材料からなる。コア材料は強度が高いことから、電子部品内蔵基板１の機械的強度は主に絶縁層１２，１４，１５によって確保される。これに対し、絶縁層１１，１３は、ガラスクロスなどの芯材を含まない樹脂材料からなる。ガラスクロスなどの芯材を含まない樹脂材料は、コア材料と比べて加工性に優れており、小径のビアホールを狭ピッチで形成することが可能である。

【0023】

絶縁層１３は２層の絶縁層１３ａ，１３ｂからなり、両者の界面には半導体ＩＣなどの電子部品４０が埋め込まれている。電子部品４０は、電極パッドが設けられた主面４１が表面１ａ側を向くよう、フェイスアップ方式で絶縁層１３ａの表面に搭載されている。電子部品４０が半導体ＩＣである場合、チップの厚みは２００μｍ以下、例えば５０～１００μｍ程度に薄型化されていても構わない。

【0024】

図１に示すように、積層方向に隣接する２つの導体層は、ビア導体によって相互に接続される。例えば、導体層Ｌ１，Ｌ２は絶縁層１１を貫通して設けられたビア導体３１を介して接続され、導体層Ｌ２，Ｌ３は絶縁層１２を貫通して設けられたビア導体３２を介して接続され、導体層Ｌ３，Ｌ４は絶縁層１３を貫通して設けられたビア導体３３を介して接続され、導体層Ｌ４，Ｌ５は絶縁層１４を貫通して設けられたビア導体３４を介して接続され、導体層Ｌ５，Ｌ６は絶縁層１５を貫通して設けられたビア導体３５を介して接続される。さらに、導体層Ｌ３と電子部品４０は、絶縁層１３ｂを貫通して設けられたビア導体３６を介して接続される。

【0025】

ここで、コア材料からなる絶縁層１２，１４，１５と、ガラスクロスなどの芯材を含まない樹脂材料からなる絶縁層１１，１３は、加工性が大きく異なる。つまり、樹脂材料からなる絶縁層１１，１３は加工性に優れるため、小径のビアホールを容易に形成することができる一方、コア材料からなる絶縁層１２，１４，１５は、ガラスクロスなどの芯材の存在により、小径のビアホールを形成することが困難である。このため、絶縁層１２，１４，１５を貫通するビア導体３２，３４，３５は、絶縁層１１，１３を貫通するビア導体３１，３３よりも必然的に径が大きくなる。このように、ビア導体３１，３３と比べると、ビア導体３２，３４，３５を狭ピッチで形成することは困難である。

【0026】

そして、本実施形態においては、最上層に位置する導体層Ｌ１がガラスクロスなどの芯材を含まない樹脂材料からなる絶縁層１１の表面に形成されていることから、小径のビア導体３１を狭ピッチで多数形成することができる。このため、一方の表面１ａ側に搭載される電子部品の電極ピッチが狭い場合であっても、導体層Ｌ１に形成する配線の引き回しを短くすることができ、レイアウト設計が容易となる。

【0027】

このように、本実施形態による電子部品内蔵基板１は、６層の導体層Ｌ１～Ｌ６を有していることから、より複雑な配線を形成することができる。しかも、一方の表面１ａ側に位置する最表層の絶縁層１１がガラスクロスなどの芯材を含まない樹脂材料によって構成されていることから、一方の表面１ａ側に端子ピッチの狭い電子部品を搭載する場合であっても、レイアウト設計が容易となる。この効果は、内蔵される電子部品４０の回路面側に位置する表層、すなわち内蔵される電子部品４０がフェイスアップ方式であれば表面１ａ側に、多くの端子を要するワイヤーボンディングパッドを備えた電子部品が搭載される場合に顕著となる。この場合、電子部品間を相互に接続する多くの配線が必要となるが、本実施形態によれば、これらの配線を高密度にレイアウトできることから、小型化に大きく貢献する。しかも、絶縁層１２，１４，１５については、芯材に樹脂材料を含浸させたコア材料からなることから、電子部品内蔵基板１の機械的強度を十分に確保することが可能となる。

【0028】

本実施形態においては、絶縁層１１と絶縁層１５の材料が異なることから積層方向に対する対称性がなく、その結果、電子部品内蔵基板１に反りが生じるおそれがある。これは、絶縁層１１には芯材が含まれていないため、芯材を含む絶縁層１５よりも熱膨張係数が大きいからである。このような反りを抑制するためには、絶縁層１４，１５の熱膨張係数よりも、絶縁層１２の熱膨張係数が小さくなるよう、樹脂材料を選択すればよい。これに代えて、或いはこれに加えて、絶縁層１４，１５よりも絶縁層１２の厚みを薄くしても構わない。これにより、積層方向における熱膨張係数の対称性が高まることから、電子部品内蔵基板１に反りが生じにくくなる。

【0029】

次に、本実施形態による電子部品内蔵基板１の製造方法について説明する。

【0030】

図２～図１０は、本実施形態による電子部品内蔵基板１の製造方法を説明するための工程図である。

【0031】

まず、図２に示すように、コア材料からなる絶縁層１４の両面にＣｕ箔等からなる導体層Ｌ４，Ｌ５が形成された基材を用意し、これを支持体５０に固定する。次に、図３に示すように、フォトリソグラフィー法など公知の手法を用いて導体層Ｌ４をパターニングすることによって、所望のパターン形状を有する導体層Ｌ４を完成させる。次に、図４に示すように、パターニングされた導体層Ｌ４を埋め込むよう、絶縁層１４の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１３ａを形成する。次に、絶縁層１３ａの表面上に電子部品４０を載置する。電子部品４０は、電極パッドが露出する主面４１が上側を向くよう、フェイスアップ方式で搭載する。

【0032】

次に、図５に示すように、電子部品４０を覆うように絶縁層１３ｂ及び導体層Ｌ３を形成する。絶縁層１３ｂの形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層Ｌ３とともに硬化成形することが好ましい。絶縁層１３ｂに用いる材料は、絶縁層１３ａと同じであっても構わない。一般的に、端子電極Ｅ１，Ｅ２と比べると内蔵される電子部品４０のパッドサイズは小さく、パッドピッチは狭い設計を要求されることから、内蔵される電子部品４０の上部に形成される絶縁層には径の小さいビアを形成する必要がある。この点を考慮すれば、絶縁層１３ｂとしては、ガラスクロスなどの芯材を含まない樹脂材料を用いることが望ましい。

【0033】

次に、図６に示すように、絶縁層１３にビアホールを形成した後、ビアホールを埋めるビア導体３３，３６を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層Ｌ３をパターニングすることによって、所望のパターン形状を有する導体層Ｌ３を完成させる。これにより、導体層Ｌ３の一部はビア導体３３を介して導体層Ｌ４に接続され、導体層Ｌ３の別の一部はビア導体３６を介して電子部品４０に接続される。

【0034】

次に、図７に示すように、導体層Ｌ３を埋め込むよう、絶縁層１２と導体層Ｌ２が積層されたシートを真空熱プレスする。絶縁層１２に用いる材料及び厚みは、絶縁層１４と同じであっても構わない。その後、図８に示すように支持体５０を剥離する。

【0035】

次に、図９に示すように、絶縁層１２，１４にビアホールを形成した後、ビアホールを埋めるビア導体３２，３４を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層Ｌ２，Ｌ５をパターニングすることによって、所望のパターン形状を有する導体層Ｌ２，Ｌ５を完成させる。これにより、導体層Ｌ２の一部はビア導体３２を介して導体層Ｌ３に接続され、導体層Ｌ５の一部はビア導体３４を介して導体層Ｌ４に接続される。絶縁層１２，１４にビアホールを形成する際には、当該位置に存在する芯材を除去する必要があるため、ビアホールの径は必然的に大きくなる。これに応じて、ビア導体３２，３４も径も大きくなる。以上により、４層の導体層Ｌ２～Ｌ５を有する電子部品内蔵基板の前駆体が完成する。

【0036】

次に、図１０に示すように、絶縁層１１と導体層Ｌ１が積層されたシートと絶縁層１５と導体層Ｌ６が積層されたシートを用意し、これらによって導体層Ｌ２～Ｌ５を有する前駆体を挟み込み、真空熱プレスする。そして、絶縁層１１，１５にビアホールを形成した後、ビアホールを埋めるビア導体３１，３５を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層Ｌ１，Ｌ６をパターニングし、ソルダーレジスト２１，２２を形成すれば、図１に示す電子部品内蔵基板１が完成する。

【0037】

ここで、絶縁層１１にはガラスクロスなどの芯材が含まれていないことから、絶縁層１１にビアホールを形成する工程においては、レーザー加工やブラスト加工によって小径のビアホールを狭ピッチで形成することができる。これにより、絶縁層１１の材料としてコア材料を用いた場合と比べ、導体層Ｌ１のレイアウトの設計自由度が向上する。

【0038】

＜第２の実施形態＞
図１１は、本発明の第２の実施形態による電子部品内蔵基板２の構造を説明するための模式的な断面図である。

【0039】

図１１に示すように、第２の実施形態による電子部品内蔵基板２は、最下層側に位置する絶縁層１５がガラスクロスなどの芯材を含まない樹脂材料からなる点において、第１の実施形態による電子部品内蔵基板１と相違する。その他の基本的な構成については第１の実施形態による電子部品内蔵基板１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

【0040】

本実施形態においては、最下層に位置する導体層Ｌ６がガラスクロスなどの芯材を含まない樹脂材料からなる絶縁層１５の表面に形成されていることから、小径のビア導体３５を狭ピッチで多数形成することができる。このため、一方の表面１ａ側だけでなく、他方の表面１ｂ側に搭載される電子部品の電極ピッチが狭い場合であっても、導体層Ｌ６のレイアウト設計が容易となる。

【0041】

＜第３の実施形態＞
図１２は、本発明の第３の実施形態による電子部品内蔵基板３の構造を説明するための模式的な断面図である。

【0042】

図１２に示すように、第３の実施形態による電子部品内蔵基板３は、絶縁層１２に芯材を含まない無芯材領域１２Ａが局所的に設けられている点において、第２の実施形態による電子部品内蔵基板２と相違する。その他の基本的な構成については第２の実施形態による電子部品内蔵基板２と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

【0043】

図１２に示す例では、平面視で電子部品４０と重なる位置に無芯材領域１２Ａが設けられており、電子部品４０の信号端子がビア導体３６を介して導体層Ｌ３に含まれる複数の信号配線パターンＳ３に接続され、導体層Ｌ３の信号配線パターンＳ３がビア導体３２Ｓを介して導体層Ｌ２に含まれる複数の信号配線パターンＳ２に接続される。そして、信号配線パターンＳ２とＳ３は、無芯材領域１２Ａを貫通する複数のビア導体３２Ｓを介して互いに接続される。上述の通り、無芯材領域１２Ａには芯材が含まれていないことから、無芯材領域１２Ａに形成されるビア導体３２Ｓの径及びピッチは、絶縁層１２の他の領域に形成されるビア導体３２の径及びピッチよりも縮小することができる。

【0044】

これにより、電子部品４０が多数の信号端子を有している場合であっても、信号配線パターンＳ２，Ｓ３を迂回させることなく、最短距離で導体層Ｌ１に接続することが可能となる。

【0045】

次に、本実施形態による電子部品内蔵基板３の製造方法について説明する。

【0046】

図１３～図１６は、本実施形態による電子部品内蔵基板３の製造方法を説明するための工程図である。

【0047】

まず、図２～図６を用いて説明した工程を経た後、図１３に示すように、無芯材領域１２Ａを有する絶縁層１２と導体層Ｌ２が積層されたシートを真空熱プレスする。無芯材領域１２Ａは、導体層Ｌ３に含まれる信号配線パターンＳ３と重なるよう位置決めされる。その後、図１４に示すように支持体５０を剥離する。絶縁層１２は、真空熱プレスする前の未硬化の状態で金型プレスによる打ち抜き加工、もしくはドリルやレーザー等の加工によって無芯材領域１２Ａを形成しても構わない。

【0048】

次に、図１５に示すように、絶縁層１２，１４にビアホールを形成した後、ビアホールを埋めるビア導体３２，３４を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層Ｌ２，Ｌ５をパターニングすることによって、所望のパターン形状を有する導体層Ｌ２，Ｌ５を完成させる。これにより、導体層Ｌ２に含まれる信号配線パターンＳ３は、ビア導体３２Ｓを介して導体層Ｌ３の信号配線パターンＳ３に接続される。

【0049】

次に、図１６に示すように、絶縁層１１と導体層Ｌ１が積層されたシートと絶縁層１５と導体層Ｌ６が積層されたシートによって前駆体を挟み込み、真空熱プレスする。そして、絶縁層１１，１５にビアホールを形成した後、ビアホールを埋めるビア導体３１，３５を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層Ｌ１，Ｌ６をパターニングし、ソルダーレジスト２１，２２を形成すれば、図１２に示す電子部品内蔵基板３が完成する。

【0050】

このように、本実施形態においては、絶縁層１２にガラスクロスなどの芯材を含まない無芯材領域１２Ａが設けられていることから、絶縁層１２の機械的強度を確保しつつ、ビア導体３２Ｓの径及びピッチを縮小することが可能となる。

【0051】

＜第４の実施形態＞
図１７は、本発明の第４の実施形態による電子部品内蔵基板４の構造を説明するための模式的な断面図である。

【0052】

図１７に示すように、第４の実施形態による電子部品内蔵基板４は、絶縁層１２に開口部１２Ｂが設けられている点において、第２の実施形態による電子部品内蔵基板２と相違する。その他の基本的な構成については第２の実施形態による電子部品内蔵基板２と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

【0053】

図１７に示す例では、平面視で電子部品４０と重なる位置に開口部１２Ｂが設けられている。開口部１２Ｂは、絶縁層１２が存在しない（取り除かれた）領域であり、開口部１２Ｂの内部は絶縁層１１で埋め込まれている。本実施形態においては、電子部品４０の信号端子がビア導体３６を介して導体層Ｌ３に含まれる複数の信号配線パターンＳ３に接続され、導体層Ｌ３の信号配線パターンＳ３がビア導体３１Ｓを介して導体層Ｌ１に含まれる複数の信号配線パターンＳ１に接続される。そして、信号配線パターンＳ１とＳ３は、開口部１２Ｂを貫通する複数のビア導体３１Ｓを介して互いに接続される。上述の通り、開口部１２Ｂには絶縁層１２が存在せず、絶縁層１１で埋め込まれていることから、開口部１２Ｂに形成されるビア導体３１Ｓの径及びピッチは、絶縁層１２に形成されるビア導体３２の径及びピッチよりも縮小することができる。

【0054】

これにより、第３の実施形態と同様、電子部品４０が多数の信号端子を有している場合であっても、信号配線パターンＳ２，Ｓ３を迂回させることなく、最短距離で導体層Ｌ１に接続することが可能となる。しかも、ビア導体３１Ｓは、信号配線パターンＳ１とＳ３を直接接続するため、電子部品４０と端子電極Ｅ１の配線距離がより短縮される。

【0055】

次に、本実施形態による電子部品内蔵基板４の製造方法について説明する。

【0056】

図１８～図２０は、本実施形態による電子部品内蔵基板４の製造方法を説明するための工程図である。

【0057】

まず、図２～図８を用いて説明した工程を経た後、図１８に示すように、導体層Ｌ２，Ｌ５をパターニングすることによって、所望のパターン形状を有する導体層Ｌ２，Ｌ５を完成させる。この時、開口部１２Ｂを形成すべき領域においては、絶縁層１２上の導体層Ｌ２を全て除去する。次に、図１９に示すように、ドリル加工やレーザー加工等の周知の技術により絶縁層１２を部分的に除去することによって開口部１２Ｂを形成する。

【0058】

次に、図２０に示すように、絶縁層１１と導体層Ｌ１が積層されたシートと絶縁層１５と導体層Ｌ６が積層されたシートによって前駆体を挟み込み、真空熱プレスする。そして、絶縁層１１，１５にビアホールを形成した後、ビアホールを埋めるビア導体３１，３５を形成し、さらに、フォトリソグラフィー法など公知の手法を用いて導体層Ｌ１，Ｌ６をパターニングし、ソルダーレジスト２１，２２を形成すれば、図１７に示す電子部品内蔵基板４が完成する。

【0059】

このように、本実施形態においては、絶縁層１２に開口部１２Ｂが設けられていることから、絶縁層１２の機械的強度を確保しつつ、ビア導体３１Ｓの径及びピッチを縮小することが可能となる。

【0060】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【符号の説明】

【0061】

１～４ 電子部品内蔵基板
１ａ 電子部品内蔵基板の一方の表面
１ｂ 電子部品内蔵基板の他方の表面
１１～１５，１３ａ，１３ｂ 絶縁層
１２Ａ 無芯材領域
１２Ｂ 開口部
２１，２２ ソルダーレジスト
３１～３６，３１Ｓ，３２Ｓ ビア導体
４０ 電子部品
４１ 電子部品の主面
５０ 支持体
Ｅ１，Ｅ２ 端子電極
Ｌ１～Ｌ６ 導体層
Ｓ１～Ｓ３ 信号配線パターン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】