特許 7629490 発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2025-02-04

(45)【発行日】2025-02-13

(54)【発明の名称】発振回路

(51)【国際特許分類】

   H03K 3/03 20060101AFI20250205BHJP

   H03K 4/502 20060101ALI20250205BHJP

【ＦＩ】

H03K3/03

H03K4/502

【請求項の数】 2

(21)【出願番号】P 2023127936

(22)【出願日】2023-08-04

【審査請求日】2024-01-18

(73)【特許権者】

【識別番号】595102189

【氏名又は名称】三栄ハイテックス株式会社

(74)【代理人】

【識別番号】100171240

【弁理士】

【氏名又は名称】山越 淳

(72)【発明者】

【氏名】田中 義範

(72)【発明者】

【氏名】小野 秀和

【審査官】及川 尚人

(56)【参考文献】

【文献】米国特許出願公開第２０２０／０１６２０６２（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０１４５６６５（ＵＳ，Ａ１）

【文献】特開２０１３－０３８７４４（ＪＰ，Ａ）

【文献】米国特許出願公開第２００６／０１９７６１２（ＵＳ，Ａ１）

【文献】特開２０１３－２３２８７７（ＪＰ，Ａ）

【文献】特表２００２－５０４２９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ ３／０３

Ｈ０３Ｋ ４／００－４／９４

(57)【特許請求の範囲】

【請求項1】

基準電圧と抵抗値によって決まる充電電流を供給するように構成された電流供給回路と、
クロック信号が第１信号レベルのときに前記充電電流で第１コンデンサを充電し、前記クロック信号が第２信号レベルのときに前記第１コンデンサを放電するように構成された第１充電回路と、
前記クロック信号が前記第２信号レベルのときに前記充電電流で第２コンデンサを充電し、前記クロック信号が前記第１信号レベルのときに前記第２コンデンサを放電するように構成された第２充電回路と、
前記第１コンデンサの充電電圧が予め設定された閾値に到達した第１到達タイミングに従って前記第２信号レベルに変化し、前記第２コンデンサの充電電圧が前記閾値に到達した第２到達タイミングに従って前記第１信号レベルに変化する前記クロック信号を生成するように構成された信号生成回路と、
前記クロック信号が前記第１信号レベルから前記第２信号レベルに変化する第１クロックタイミングで、前記第１コンデンサの充電電圧である第１充電電圧をサンプリングする第１サンプリング、及び前記クロック信号が前記第２信号レベルから前記第１信号レベルに変化する第２クロックタイミングで、前記第２コンデンサの充電電圧である第２充電電圧をサンプリングする第２サンプリングのうち、少なくともいずれかを実行するように構成されたサンプリング回路と、
を備え、
前記電流供給回路は、前記サンプリング回路によるサンプリング値を、前記基準電圧とするように構成された、
発振回路。

【請求項2】

請求項１に記載の発振回路であって、
前記サンプリング回路は、前記サンプリング値を保持する保持コンデンサを備え、前記第１クロックタイミング及び前記第２クロックタイミングから前記保持コンデンサの充電電圧が前記第１充電電圧又は前記第２充電電圧に達するまでに要する待機期間の間、前記保持コンデンサを前記第１コンデンサ又は前記第２コンデンサに並列接続するように構成され、
前記第１充電回路は、前記第１クロックタイミングから前記待機期間の経過後に、前記第１コンデンサを放電するように構成され、
前記第２充電回路は、前記第２クロックタイミングから前記待機期間の経過後に、前記第２コンデンサを放電するように構成された、
発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、マルチバイブレーション型発振回路に関する。

【背景技術】

【0002】

下記特許文献１には、マルチバイブレーション型発振回路が記載されている。マルチバイブレーション型発振回路は、第１充電回路、第２充電回路、信号生成回路を備える。
第１充電回路は、第１コンデンサを充放電し、充電には、定電流源から供給される電流を用いる。第２充電回路は、第２コンデンサを充放電し、充電には、定電流源から供給される電流を用いる。第１充電回路及び第２充電回路は、一方が充電期間、他方が放電を含む非充電期間となり、充電期間及び放電期間が交互に入れ替わるように相補的に作動する。信号生成回路は、第１コンデンサの充電電圧Ｖ１が基準電圧Ｖｒｅｆに達した第１到達タイミングＡＲ１、及び第２コンデンサの充電電圧Ｖ２が基準電圧Ｖｒｅｆに達した第２到達タイミングＡＲ２に従って、信号レベルが反転するクロック信号を生成する。

【0003】

このような発振回路は、図３の上段に示すように、充電期間中は、第１コンデンサが定電流Ｉによって一定の割合で充電される。そして、第１コンデンサの充電電圧が基準電圧Ｖｒｅｆに達した第１到達タイミングＡＲ１で第１コンデンサは放電され、第２コンデンサの充電が開始される。すると、第２コンデンサが定電流Ｉによって一定の割合で充電される。第２コンデンサの充電電圧Ｖ２が基準電圧Ｖｒｅｆに達した第２到達タイミングＡＲ２で、第２コンデンサは放電され、第１コンデンサの充電が開始される。以後、同様動作が繰り返されることで、第１到達タイミングＡＲ１と第２到達タイミングＡＲ２とによって信号レベルが反転するクロック信号が生成される。

【先行技術文献】

【特許文献】

【0004】

【文献】特許第６４９８４８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上述したマルチバイブレーション型発振回路が生成するクロック信号の周波数ｆ（＝１／Ｔ）は、（１）式で算出される。但し、Ｔは、クロック信号の周期、Ｃは、第１コンデンサ及び第２コンデンサの容量、Ｉは定電流源が供給する一定の充電電流、Ｖｒｅｆは、設定された基準電圧である。そして、Ｒを抵抗値として、一定の充電電流Ｉを、（２）式で表されるように設定することで、クロック信号の周波数ｆは、（３）式に示すように、理論上、ＲＣのみで決定することができる。

【0006】

【数1】

【0007】

しかしながら、現実的には、クロック信号の信号レベルが変化するタイミングは、第１到達タイミングＡＲ１及び第２到達タイミングＡＲ２とは一致せず、図３の下段に示すように、第１到達タイミングＡＲ１及び第２到達タイミングＡＲ２から信号生成回路での動作遅延ΔＴだけ遅延する。これに応じてクロック信号の反転時における第１コンデンサ及び第２コンデンサの充電電圧Ｖ１，Ｖ２もΔＶだけ大きくなる。つまり、現実的なクロック信号の周波数ｆは、（１）式におけるＶｒｅｆをＶｒｅｆ＋ΔＶに置き換えた（４）式で表される。この（４）式に、（２）式に示す一定の充電電流Ｉを代入すると、（５）式が得られる。つまり、クロック信号の周波数ｆは、ＣＲのみで決定されず、動作遅延ΔＴの影響を受けることがわかる。

【0008】

【数2】

【0009】

遅延時間ΔＴは、温度や電源電圧の変動によって変化し、遅延時間ΔＴに応じて電圧変動量ΔＶも変化する。つまり、従来技術では、温度や電源電圧の変動に応じてクロック信号の周波数ｆが変動してしまうという課題があった。

【0010】

なお、特許文献１には、定電流回路の代わりに可変電流回路を使用し、クロック信号の周期を検出して、クロック周期に応じた制御信号を生成し、クロック周期が一定となるように、可変電流回路が生成する充電電流をフィードバック制御することも記載されている。しかしながら、クロック周期を検出し、クロック周期に応じた制御信号を生成するための回路を追加する必要があり、装置構成が複雑化するという課題があった。

【0011】

本開示は、マルチバイブレーション型発振回路の発振周波数を、簡易な構成で安定させる技術を提供する。

【課題を解決するための手段】

【0012】

本開示の一態様は、発振回路であって、電流供給回路と、第１充電回路と、第２充電回路と、信号生成回路と、サンプリング回路と、を備える。電流供給回路は、基準電圧と抵抗値によって決まる充電電流を供給するように構成される。第１充電回路は、クロック信号が第１信号レベルのときに充電電流で第１コンデンサを充電し、クロック信号が第２信号レベルのときに第１コンデンサを放電するように構成される。第２充電回路は、クロック信号が第２信号レベルのときに充電電流で第２コンデンサを充電し、クロック信号が第１信号レベルのときに第２コンデンサを放電するように構成される。信号生成回路は、クロック信号を生成するように構成される。クロック信号は、第１コンデンサの充電電圧が予め設定された閾値に到達した第１到達タイミングに従って第２信号レベルに変化し、第２コンデンサの充電電圧が閾値に到達した第２到達タイミングに従って第１信号レベルに変化する。サンプリング回路は、第１サンプリング及び第２サンプリングのうち、少なくともいずれかを実行するように構成される。第１サンプリングでは、クロック信号が第１信号レベルから第２信号レベルに変化する第１クロックタイミングで、第１コンデンサの充電電圧である第１充電電圧をサンプリングする。第２サンプリングでは、クロック信号が第２信号レベルから第１信号レベルに変化する第２クロックタイミングで、第２コンデンサの充電電圧である第２充電電圧をサンプリングする。電流供給回路は、サンプリング回路によるサンプリング値を、基準電圧とするように構成される。

【0013】

このような構成によれば、発振回路の発振周波数を、簡易な構成で安定化させることができる。

【図面の簡単な説明】

【0014】

【図1】マルチバイブレーション型発振回路の構成を示す回路図である。

【図2】制御回路が生成する信号及びマルチバイブレーション型発振回路の全体的な動作を説明するタイミング図である。

【図3】従来技術の問題点を説明するタイミング図である。

【発明を実施するための形態】

【0015】

以下、図面を参照しながら、本開示の実施形態を説明する。
［１．構成］
図１に示すマルチバイブレーション型発振回路（以下、発振回路）１は、電流供給回路２と、第１充電回路３と、第２充電回路４と、信号生成回路５と、サンプリング回路６と、制御回路７とを備える。

【0016】

電流供給回路２は、第１ＦＥＴ２１と、第２ＦＥＴ２２と、演算増幅器２３と、抵抗２４とを備える。
第１ＦＥＴ２１及び第２ＦＥＴ２２は、いずれもＰチャネル型のＭＯＳＦＥＴであり、ソースが電源線に接続され、ゲートが互いに接続される。第１ＦＥＴ２１のドレインは、抵抗２４を介して接地され、第２ＦＥＴ２２のドレインは、第１充電回路３及び第２充電回路４に接続される。以下では、抵抗２４の抵抗値をＲとする。

【0017】

演算増幅器２３は、非反転入力端子が、第１ＦＥＴ２１のドレインに接続され、反転入力端子がサンプリング回路６に接続され、出力端子が第１ＦＥＴ２１及び第２ＦＥＴ２２のゲートに接続される。

【0018】

ここで、演算増幅器２３の反転入力端子に印加される電圧、すなわち、サンプリング回路６の出力電圧を基準電圧ＶＲとし、演算増幅器２３の非反転入力端子に印加される電圧をフィードバック電圧ＶＦＢとする。演算増幅器２３は、フィードバック電圧ＶＦＢが、基準電圧ＶＲと一致するように、すなわち、第１ＦＥＴ２１のドレイン電流Ｉが、Ｉ＝ＶＲ／Ｒとなるように、第１ＦＥＴ２１及び第２ＦＥＴ２２を駆動する。第１ＦＥＴ２１と共にカレントミラー回路を形成する第２ＦＥＴ２２からは、第１ＦＥＴ２１のドレイン電流Ｉと同じ大きさの充電電流Ｉが、第１充電回路３及び第２充電回路４に供給される。

【0019】

第１充電回路３は、第１コンデンサ３１と、第１充電スイッチ３２と、第１放電スイッチ３３とを備える。
第１コンデンサ３１の一端は接地される。第１コンデンサ３１の非接地端は、第１充電スイッチ３２を介して電流供給回路２の第２ＦＥＴ２２のドレインに接続されると共に、第１放電スイッチ３３を介して接地される。第１コンデンサ３１は、第１充電スイッチ３２がオン、かつ第１放電スイッチ３３がオフである間、電流供給回路２から供給される充電電流Ｉによって充電される。第１コンデンサ３１は、第１放電スイッチ３３がオンである間、充電電荷が放電される。なお、第１充電スイッチ３２は、第１クロック信号ＣＫ＿Ｐによって操作され、第１放電スイッチ３３は、第１放電信号ＤＣ＿Ｐによって操作される。

【0020】

第２充電回路４は、第２コンデンサ４１と、第２充電スイッチ４２と、第２放電スイッチ４３とを備え、それぞれが、第１コンデンサ３１、第１充電スイッチ３２、及び第１放電スイッチ３３と同様に動作する。但し、第２充電スイッチ４２は、第２クロック信号ＣＫ＿Ｎによって操作され、第２放電スイッチ４３は、第２放電信号ＤＣ＿Ｎによって操作される。

【0021】

信号生成回路５は、比較回路５１，５２と、クロック生成回路５３と、バッファ回路５４，５５とを備える。
比較回路５１は、第１コンデンサ３１の非接地端の電圧である第１充電電圧ＣＰと、閾値電圧Ｖｒｅｆとを比較し、ＣＰ＞Ｖｒｅｆであればローレベルとなり、ＣＰ≦Ｖｒｅｆであればハイレベルとなる第１判定信号ＣＭ＿Ｐを出力するインバータ回路である。

【0022】

比較回路５２は、第２コンデンサ４１の非接地端の電圧である第２充電電圧ＣＮと、閾値電圧Ｖｒｅｆとを比較し、ＣＮ＞Ｖｒｅｆであればローレベルとなり、ＣＮ≦Ｖｒｅｆであればハイレベルとなる第２判定信号ＣＭ＿Ｎを出力するインバータ回路である。

【0023】

なお、比較回路５１，５２は、必ずしもインバータ回路である必要はなく、例えば、コンパレータであってもよい。
クロック生成回路５３は、２つのＮＡＮＤ回路と、２つのインバータ回路とを組み合わせた公知のＳＲフリップフロップ回路である。クロック生成回路５３は、第１判定信号ＣＭ＿Ｐ及び第２判定信号ＣＭ＿Ｎに従って、第１クロック信号ＣＫ＿Ｐ及び第２クロック信号ＣＫ＿Ｎを生成する。

【0024】

図２に示すように、第１判定信号ＣＭ＿Ｐがハイレベルからローレベルに変化するタイミングを第１到達タイミングＡＲ１とし、第２判定信号ＣＭ＿Ｎがハイレベルからローベルに変化するタイミングを第２到達タイミングＡＲ２とする。第１クロック信号ＣＫ＿Ｐは、第１到達タイミングＡＲ１に従ってハイレベルからローレベルに変化し、第２到達タイミングＡＲ２に従って、ローレベルからハイレベルに変化する。第２クロック信号ＣＫ＿Ｎは、第１クロック信号ＣＫ＿Ｐとは反対に、第２到達タイミングＡＲ２に従ってハイレベルからローレベルに変化し、第１到達タイミングＡＲ１に従って、ローレベルからハイレベルに変化する。

【0025】

なお、第１クロック信号ＣＫ＿Ｐ及び第２クロック信号ＣＫ＿Ｎは、クロック生成回路５３での動作遅延ΔＴだけ、第１到達タイミングＡＲ１及び第２到達タイミングＡＲ２から遅延したタイミングで、信号レベルが反転する。

【0026】

バッファ回路５４，５５は、第１クロック信号ＣＫ＿Ｐ及び第２クロック信号ＣＫ＿Ｎによる電流駆動能力を向上させるために設けられたインバータ回路である。バッファ回路５４，５５は、例えばソースフォロア回路等によって構成されてもよい。

【0027】

サンプリング回路６は、保持コンデンサ６１と、第１サンプリングスイッチ６２と、第２サンプリングスイッチ６３とを備える。保持コンデンサ６１の一端は接地される。保持コンデンサ６１の非接地端は、第１サンプリングスイッチ６２を介して第１コンデンサ３１の非接地端に接続されると共に、第２サンプリングスイッチ６３を介して第２コンデンサ４１の非接地端に接続される。また、保持コンデンサ６１の非接地端は、演算増幅器２３の反転入力端子に接続される。

【0028】

第１サンプリングスイッチ６２は、第１サンプリング信号ＳＰ＿Ｐによって操作され、第２サンプリングスイッチ６３は、第２サンプリング信号ＳＰ＿Ｎによって操作される。
第１サンプリングスイッチ６２がオンすると、保持コンデンサ６１と第１コンデンサ３１とが並列接続され、保持コンデンサ６１に第１充電電圧ＣＰのサンプリング値が保持される。また、第２サンプリングスイッチ６３がオンすると、保持コンデンサ６１と第２コンデンサ４１とが並列接続され、保持コンデンサ６１に第２充電電圧ＣＮのサンプリング値が保持される。この保持コンデンサ６１に保持されたサンプリング値が、基準電圧ＶＲとして、電流供給回路２に供給される。

【0029】

制御回路７は、第１及び第２判定信号ＣＭ＿Ｐ，ＣＭ＿Ｎ、並びに、第１及び第２クロック信号ＣＫ＿Ｐ，ＣＫ＿Ｎに従って、第１及び第２放電信号ＤＣ＿Ｐ，ＤＣ＿Ｎ、並びに、第１及び第２サンプリング信号ＳＰ＿Ｐ，ＳＰ＿Ｎを生成する。

【0030】

［２．動作］
制御回路７にて生成される各信号のタイミング、及び発信回路の全体動作を、図２のタイミング図を用いて説明する。制御回路７は、論理回路によって構成されてもよい。

【0031】

第１クロック信号ＣＫ＿Ｐ、第１判定信号ＣＭ＿Ｐ、第１放電信号ＤＣ＿Ｐ、第１サンプリング信号ＳＰ＿Ｐ、及び第１充電電圧ＣＰの波形と、第２クロック信号ＣＫ＿Ｎ、第２判定信号ＣＭ＿Ｎ、第２放電信号ＤＣ＿Ｎ、第２サンプリング信号ＳＰ＿Ｎ、及び第２充電電圧ＣＮの波形は、それぞれが同様であり、かつ、第１クロック信号ＣＫ＿Ｐ及び第２クロック信号ＣＫ＿Ｎの半周期分だけずれたタイミングを有する。以下、第１クロック信号ＣＫ＿Ｐ及び第２クロック信号ＣＫ＿Ｎを総称する場合は、単にクロック信号という。

【0032】

第１クロック信号ＣＫ＿Ｐと第２クロック信号ＣＫ＿Ｎとは、相補的な信号レベルを有するため、第１充電スイッチ３２及び第２充電スイッチ４２は、常にいずれか一方がオン、いずれか他方がオフとなる。これにより、充電電流Ｉの供給先は、クロックの半周期毎に、第１充電回路３と第２充電回路４との間で交互に入れ替わる。

【0033】

以下では、第１到達タイミングＡＲ１に従って、クロック信号の信号レベルが変化するタイミングを第１クロックタイミングＴＭ１、第２到達タイミングＡＲ２に従って、クロック信号の信号レベルが変化するタイミングを第２クロックタイミングＴＭ２という。

【0034】

図２に示すように、第１クロック信号ＣＫ＿Ｐがハイレベルにあり、第１充電スイッチ３２がオンしている期間では、第１コンデンサ３１が充電電流Ｉによって充電され、第１充電電圧ＣＰが一定の割合で増大する。第１充電電圧ＣＰが比較回路５１の閾値Ｖｒｅｆを超えると、第１判定信号ＣＭ＿Ｐがハイレベルからローレベルに変化する。このタイミングが第１到達タイミングＡＲ１である。第１到達タイミングＡＲ１からクロック生成回路５３での遅延時間ΔＴだけ遅れたタイミングで、第１クロック信号ＣＫ＿Ｐがハイレベルからローレベルに変化する。このタイミングが第１クロックタイミングＴＭ１である。

【0035】

第１充電回路３は、第１到達タイミングＡＲ１から、第１クロックタイミングＴＭ１の間は、充電電流Ｉによる第１コンデンサ３１への充電が継続されるため、第１充電電圧ＣＰは増加し続ける。第１クロックタイミングＴＭ１以降は、第１クロック信号ＣＫ＿Ｐがローレベルとなり、第１充電スイッチ３２を介した第１コンデンサ３１への充電電流Ｉの供給が途絶える。従って、第１充電電圧ＣＰは、第１クロックタイミングＴＭ１での電圧レベルに保持される。

【0036】

制御回路７は、第１クロックタイミングＴＭ１にて、第１サンプリング信号ＳＰ＿Ｐをローレベルからハイレベルに変化させ、第１サンプリングスイッチ６２を介して保持コンデンサ６１を第１充電電圧ＣＰまで充電する。制御回路７は、保持コンデンサ６１の充電に必要な待機期間だけ、第１サンプリング信号ＳＰ＿Ｐのハイレベルを保持し、待機期間の経過後に、第１サンプリング信号ＳＰ＿Ｐをローレベルに変化させる。これにより、保持コンデンサ６１には、第１コンデンサ３１への充電電流Ｉの供給が停止した第１クロックタイミングＴＭ１での第１充電電圧ＣＰが保持される。また、保持コンデンサ６１に保持された電圧が、基準電圧ＶＲとして電流供給回路２に供給される。つまり、電流供給回路２が供給する充電電流Ｉの大きさは、保持コンデンサ６１に保持される基準電圧ＶＲによって、適宜、補正されることになる。

【0037】

更に、制御回路７は、第１サンプリング信号ＳＰ＿Ｐをローレベルに戻した後、第１放電信号ＤＣ＿Ｐを、ローレベルからハイレベルに変化させる。すると、第１コンデンサ３１の充電電荷は、第１放電スイッチ３３を介して放電されるため、第１充電電圧ＣＰは、０Ｖ（接地電位）となる。この第１充電電圧ＣＰの変化に従って、比較回路５１の出力である第１判定信号ＣＭ＿Ｐが、ローレベルからハイレベルに変化する。

【0038】

その後、制御回路７は、第２クロックタイミングＴＭ２にて、第１放電信号ＤＣ＿Ｐをハイレベルからローレベルに変化させる。
第２クロックタイミングＴＭ２の後は、第１充電スイッチ３２がオンするため、上述した動作が繰り返される。

【0039】

なお、第２クロック信号ＣＫ＿Ｎがハイレベル（すなわち、第１クロック信号ＣＫ＿Ｐがローレベル）にあり、第２充電スイッチ４２がオンしている期間では、第２コンデンサ４１が充電電流Ｉによって充電され、第２充電電圧ＣＮが一定の割合で増大する。

【0040】

以下、第１コンデンサ３１が充電電流Ｉによって充電される時と同様の動作が、クロック信号の半周期遅れで実行される。但し、この場合、上述の説明において、第１クロック信号ＣＫ＿Ｐ、第１判定信号ＣＭ＿Ｐ、第１放電信号ＤＣ＿Ｐ、第１サンプリング信号ＳＰ＿Ｐ、第１充電電圧ＣＰ、第１コンデンサ３１、第１充電スイッチ３２、第１放電スイッチ３３、比較回路５１、及び第１サンプリングスイッチ６２は、それぞれ、第２クロック信号ＣＫ＿Ｎ、第２判定信号ＣＭ＿Ｎ、第２放電信号ＤＣ＿Ｎ、第２サンプリング信号ＳＰ＿Ｎ、第２充電電圧ＣＮ、第２コンデンサ４１、第２充電スイッチ４２、第２放電スイッチ４３、比較回路５２、及び第２サンプリングスイッチ６３に置き換えられるものとする。

【0041】

［３．クロック信号の周波数］
発振回路１では、保持コンデンサ６１に保持される基準電圧ＶＲは、（６）式で表される。なお、Ｖｒｅｆは、比較回路５１，５２の閾値電圧であり、ΔＶは、クロック生成回路５３での動作遅延ΔＴによって生じる、第１充電電圧ＣＰ又は第２充電電圧ＣＮの電圧変動量ΔＶである。

【0042】

【数3】

【0043】

発振回路１では、充電電流ＩがＩ＝Ｒ／Ｖｒｅｆに固定されている従来装置とは異なり、（７）式で示すように、保持コンデンサ６１に保持された基準電圧ＶＲに応じて決まる。

【0044】

【数4】

【0045】

従って、発振回路１におけるクロック信号の周波数（以下、発振周波数）ｆは、信号生成回路５での動作遅延ΔＴが考慮された（４）式に、（７）式で表される充電電流Ｉを代入することで算出される。つまり、発振周波数ｆは、（３）式によって表される。

【0046】

［４．用語の対応］
本実施形態において、第１クロック信号ＣＫ＿Ｐ又は第２クロック信号ＣＫ＿Ｎが本開示におけるクロック信号に相当する。第１クロック信号ＣＫ＿Ｐのハイレベル又は第２クロック信号ＣＫ＿Ｎのローレベルが、本開示における第１信号レベルに相当し、第１クロック信号ＣＫ＿Ｐのローレベル又は第２クロック信号ＣＫ＿Ｎのハイレベルが、本開示における第２信号レベルに相当する。

【0047】

［５．効果］
以上詳述した実施形態によれば、以下の効果を奏する。
発振回路１は、第１クロックタイミングＴＭ１にて第１コンデンサ３１の充電電圧ＣＰをサンプリングし、第２クロックタイミングＴＭ２にて第２コンデンサ４１の充電電圧ＣＮをサンプリングする構成を新たに備える。そして、サンプリングした電圧に従って、第１コンデンサ３１及び第２コンデンサ４１を充電する充電電流Ｉを生成する。これにより、発振回路１では、発振周波数ｆが、抵抗２４の抵抗値Ｒ、及び第１コンデンサ３１及び第２コンデンサ４１の容量Ｃのみで決定される。つまり、発振回路１によれば、発振周波数ｆが、動作遅延ΔＴに基づく電圧変動量ΔＶの影響を受けないため、温度や電源電圧の変動によらず、発振周波数ｆを安定させることができ、その効果を簡易な構成によって実現することができる。

【0048】

［６．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。

【0049】

（ａ）上記実施形態では、クロック生成回路５３として、ＳＲフリップフロップ回路を用いているが、これに限定されるものではない。第１判定信号ＣＭ＿Ｐと第２判定信号ＣＭ＿Ｎとに基づき、第１到達タイミングＡＲ１及び第２到達タイミングＡＲ２に信号レベルが反転するクロック信号を生成できる回路であれば、どのような構成でもよい。

【0050】

（ｂ）上記実施形態では、サンプリング回路６は、第１充電電圧ＣＰ及び第２充電電圧ＣＮをいずれもサンプリングするように構成されているが、いずれか一方だけをサンプリングするように構成されてもよい。

【0051】

（ｃ）上記実施形態では、サンプリング回路６は、すべての第１クロックタイミングＴＭ１及び第２クロックタイミングＴＭ２にてサンプリングするように構成されているが、予め設定された条件が成立した場合のみサンプリングするように構成されてもよい。

【0052】

（ｄ）上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、同等の機能を有する他の構成に置換してもよい。

【0053】

（ｅ）上述した発振回路１の他、当該発振回路１を構成要素とするシステム、周波数安定化方法などの形態で本開示を実現することもできる。

【符号の説明】

【0054】

１…発振回路、２…電流供給回路、３，４…充電回路、５…信号生成回路、６…サンプリング回路、７…制御回路、２１，２２…ＦＥＴ、２３…演算増幅器、２４…抵抗、３１，４１…コンデンサ、３２，４２…充電スイッチ、３３，４３放電スイッチ、５１，５２…比較回路、５３…クロック生成回路、５４，５５…バッファ回路、６１…保持コンデンサ、６２，６３…サンプリングスイッチ。

【要約】

【課題】マルチバイブレーション型発振回路の発振周波数を、簡易な構成で安定させる技術を提供する。
【解決手段】第１コンデンサ３１及び第２コンデンサ４１は、充電電流Ｉによって充電される。サンプリング回路６は、第１コンデンサ３１への充電電流Ｉの供給が停止したときの第１充電電圧ＣＰをサンプリングする。また、第２コンデンサ４１への充電電流Ｉの供給が停止したときの第２充電電圧ＣＮをサンプリングする。電流供給回路２は、サンプリング回路６にてサンプリングされた電圧である基準電圧ＶＲに応じた充電電流Ｉを生成する。
【選択図】図１

【図1】

【図2】

【図3】