知財求人 - 知財ポータルサイト「IP Force」
特許7629992半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-02-05
(45)【発行日】2025-02-14
(54)【発明の名称】半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
(51)【国際特許分類】
H01S 5/183 20060101AFI20250206BHJP
H01S 5/11 20210101ALI20250206BHJP
H01L 21/20 20060101ALI20250206BHJP
H01L 21/205 20060101ALI20250206BHJP
H01S 5/343 20060101ALI20250206BHJP
【ＦＩ】
H01S5/183
H01S5/11
H01L21/20
H01L21/205
H01S5/343 610
【請求項の数】
65
(21)【出願番号】P 2023525789
(86)(22)【出願日】2022-05-27
(86)【国際出願番号】 JP2022021754
(87)【国際公開番号】W WO2022255252
(87)【国際公開日】2022-12-08
【審査請求日】2023-11-29
(31)【優先権主張番号】P 2021091626
(32)【優先日】2021-05-31
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000006633
【氏名又は名称】京セラ株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】神川 剛
(72)【発明者】
【氏名】川口 佳伸
(72)【発明者】
【氏名】谷口 祐基
【審査官】吉岡 一也
(56)【参考文献】
【文献】特開平１１－１６３４０２（ＪＰ，Ａ）
【文献】特開２００６－０２４７１３（ＪＰ，Ａ）
【文献】特開２００２－００９００４（ＪＰ，Ａ）
【文献】特開２００９－２４６２９１（ＪＰ，Ａ）
【文献】特開２０１８－１２５４０４（ＪＰ，Ａ）
【文献】特開２００８－０６０４５９（ＪＰ，Ａ）
【文献】特開２０１１－０４４４４７（ＪＰ，Ａ）
【文献】特開２０１５－０３５５４０（ＪＰ，Ａ）
【文献】米国特許第０６８７５５４４（ＵＳ，Ｂ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｓ ５／００－５／５０
(57)【特許請求の範囲】
【請求項1】
主基板を含む下地基板と、前記下地基板の上方に位置する第１光反射部と、
前記第１光反射部よりも上方に位置する第１マスクと、
前記第１マスクよりも上方に位置するベース半導体部と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部および前記第１光反射部の上方に位置する第２光反射部と、
前記化合物半導体部よりも上方に位置する第１電極と、
前記第１マスクよりも上方、または前記主基板よりも下方に位置する第２電極と、を備え、
前記第１マスクは、マスク部および開口部を含み、
平面視において、前記第１電極および前記第２電極の間に位置する領域は前記開口部と重ならない、半導体デバイス。
【請求項2】
前記ベース半導体部は、第１部分と、前記マスク部上に位置し、貫通転位密度が前記第１部分の１／５以下である第２部分とを含む、請求項１に記載の半導体デバイス。
【請求項3】
前記第１電極は、平面視で前記第２光反射部と重なる、請求項２に記載の半導体デバイス。
【請求項4】
前記第２電極は、前記第１マスクよりも上方に位置する、請求項３に記載の半導体デバイス。
【請求項5】
主基板を含む下地基板と、
前記下地基板の上方に位置する第１光反射部と、
前記第１光反射部よりも上方に位置する第１マスクと、
前記第１マスクよりも上方に位置するベース半導体部と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部および前記第１光反射部の上方に位置する第２光反射部と、
前記化合物半導体部よりも上方に位置し、平面視で前記第２光反射部と重なる第１電極と、
前記第１マスクよりも上方、または前記主基板よりも下方に位置する第２電極と、
前記化合物半導体部上に位置する絶縁膜と、を備え、
前記第１マスクは、マスク部および開口部を含み、
前記ベース半導体部は、第１部分と、前記マスク部上に位置し、貫通転位密度が前記第１部分の１／５以下である第２部分とを含み、
前記絶縁膜は、平面視において前記第１電極、前記第１光反射部、前記第２部分、および前記第２光反射部と重なるアパーチャー部を含む、半導体デバイス。
【請求項6】
前記化合物半導体部は、第１型半導体層、活性層、および第２型半導体層をこの順に含む、請求項２に記載の半導体デバイス。
【請求項7】
主基板を含む下地基板と、
前記下地基板の上方に位置する第１光反射部と、
前記第１光反射部よりも上方に位置する第１マスクと、
前記第１マスクよりも上方に位置するベース半導体部と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部および前記第１光反射部の上方に位置する第２光反射部と、を備え、
前記第１マスクは、マスク部および開口部を含み、
前記ベース半導体部は、第１部分と、前記マスク部上に位置し、貫通転位密度が前記第１部分の１／５以下である第２部分とを含み、
前記化合物半導体部は、第１型半導体層、活性層、および第２型半導体層をこの順に含み、
前記第２型半導体層は、平面視において前記第１光反射部、前記第２部分、および前記第２光反射部と重なるアパーチャー部と、前記アパーチャー部を取り囲み、前記アパーチャー部よりも電流抵抗が大きな高抵抗部とを含む、半導体デバイス。
【請求項8】
前記アパーチャー部は、平面視において前記マスク部の中央とは重ならない、請求項５または７に記載の半導体デバイス。
【請求項9】
前記マスク部上に位置し、前記ベース半導体部の側面、および前記化合物半導体部の側面に接する空隙を備える、請求項１、５、７のいずれか１項に記載の半導体デバイス。
【請求項10】
前記第２部分は、平面視で前記第１光反射部および前記第２光反射部と重なる、請求項２に記載の半導体デバイス。
【請求項11】
前記第１光反射部は、第１屈折部と、前記第１屈折部よりも光屈折率が大きな第２屈折部とを含むペアを複数有する、請求項１、５、７のいずれか１項に記載の半導体デバイス。
【請求項12】
前記第２屈折部は、ＧａＮ系半導体を含み、前記第１屈折部は、前記第２屈折部のＧａＮ系半導体よりも光屈折率の小さな屈折材料を含む、請求項１１に記載の半導体デバイス。
【請求項13】
前記屈折材料は、前記第２屈折部のＧａＮ系半導体よりも熱伝導率が大きい、請求項１２に記載の半導体デバイス。
【請求項14】
前記屈折材料は、前記第２屈折部のＧａＮ系半導体よりも格子定数が小さい、請求項１２に記載の半導体デバイス。
【請求項15】
熱膨張係数について、前記主基板の主材料＜前記第２屈折部のＧａＮ系半導体＜前記屈折材料である、請求項１２に記載の半導体デバイス。
【請求項16】
前記屈折材料が窒化物半導体である、請求項１２に記載の半導体デバイス。
【請求項17】
前記屈折材料は、ＡｌＮあるいはＡｌＩｎＮ、またはＩｎＮである、請求項１２に記載の半導体デバイス。
【請求項18】
前記マスク部は、前記第２屈折部よりも光屈折率が小さい、請求項１１に記載の半導体デバイス。
【請求項19】
前記ベース半導体部は、前記マスク部よりも光屈折率が大きい、請求項１８に記載の半導体デバイス。
【請求項20】
前記第１光反射部の上面は前記第２屈折部に含まれる、請求項１１に記載の半導体デバイス。
【請求項21】
前記第１光反射部と前記第１マスクとの間にシード部を備える、請求項１１に記載の半導体デバイス。
【請求項22】
前記シード部は、前記マスク部および前記第１屈折部よりも光屈折率が大きい、請求項２１に記載の半導体デバイス。
【請求項23】
前記ベース半導体部は、前記開口部において、前記第１光反射部の上面と接する、請求項１、５、７のいずれか１項に記載の半導体デバイス。
【請求項24】
前記第１光反射部が前記下地基板上に位置し、前記下地基板は、上面に開口した凹部を有する、請求項１１に記載の半導体デバイス。
【請求項25】
前記主基板は、前記凹部に対応する部分が凹んでいる、請求項２４に記載の半導体デバイス。
【請求項26】
前記下地基板は、前記主基板よりも上方に位置する下地部を含み、前記下地部は、前記凹部に対応する部分が、凹んでいるかあるいは貫かれている、請求項２４に記載の半導体デバイス。
【請求項27】
平面視において前記第２光反射部は前記凹部と重ならない、請求項２４に記載の半導体デバイス。
【請求項28】
主基板を含む下地基板と、
前記下地基板の上方に位置する第１光反射部と、
前記第１光反射部よりも上方に位置する第１マスクと、
前記第１マスクよりも上方に位置するベース半導体部と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部および前記第１光反射部の上方に位置する第２光反射部と、を備え、
前記第１マスクは、マスク部および開口部を含み、
前記第１光反射部は、第１屈折部と、前記第１屈折部よりも光屈折率が大きな第２屈折部とを含むペアを複数有し、
前記第１光反射部が前記下地基板上に位置し、
前記下地基板は、上面に開口した凹部を有し、
前記第１屈折部および前記第２屈折部が、前記凹部に沿ったＵ字形状部を有する、半導体デバイス。
【請求項29】
前記化合物半導体部、前記ベース半導体部および前記マスク部の側面に接する空隙を備え、平面視において前記空隙と前記凹部とが重なる、請求項２８に記載の半導体デバイス。
【請求項30】
前記第１光反射部の最上部に位置するＵ字形状部が前記空隙と接する、請求項２９に記載の半導体デバイス。
【請求項31】
前記主基板と前記第１光反射部との間に位置する下地部を備え、前記下地部が窒化物半導体を含む、請求項１、５、７、２８のいずれか１項に記載の半導体デバイス。
【請求項32】
前記主基板上に位置するバッファ部と、前記バッファ部および前記下地部の間に位置する第２マスクとを備える、請求項３１に記載の半導体デバイス。
【請求項33】
前記第２マスクはマスク部および開口部を含み、平面視において、前記第１マスクの開口部と前記第２マスクの開口部とが重なる、請求項３２に記載の半導体デバイス。
【請求項34】
前記第２マスクはマスク部および開口部を含み、平面視において、前記第１マスクのマスク部中央と前記第２マスクの開口部とが重なる、請求項３２に記載の半導体デバイス。
【請求項35】
前記第２電極は、平面視で前記第２光反射部と重ならない、請求項４に記載の半導体デバイス。
【請求項36】
前記第２電極は、前記ベース半導体部に接する、請求項４に記載の半導体デバイス。
【請求項37】
前記第１光反射部と前記第１マスクとの間にシード部を備え、前記第２電極は、前記シード部に接する、請求項４に記載の半導体デバイス。
【請求項38】
前記第２電極は、前記第１光反射部の上面に接する、請求項４に記載の半導体デバイス。
【請求項39】
前記第１電極は、前記化合物半導体部と前記第２光反射部との間に位置する透明電極であり、前記第１電極は前記絶縁膜の上面と接触し、
前記アパーチャー部では、前記第１電極および前記化合物半導体部が接触する、請求項５に記載の半導体デバイス。
【請求項40】
前記第２光反射部は、前記第１電極上に島状に設けられている、請求項５に記載の半導体デバイス。
【請求項41】
前記第２電極は、平面視において前記第２部分と重なる、請求項５に記載の半導体デバイス。
【請求項42】
前記ベース半導体部および前記化合物半導体部それぞれが窒化物半導体を含む、請求項１、５、７、２８のいずれか１項に記載の半導体デバイス。
【請求項43】
前記主基板は、前記ベース半導体部と格子定数が異なる異種基板である、請求項４２に記載の半導体デバイス。
【請求項44】
前記主基板は、ＧａＮバルク基板よりも熱伝導率が高い、請求項１、５、７、２８のいずれか１項に記載の半導体デバイス。
【請求項45】
前記主基板が透光性であり、前記第１光反射部は、前記第２光反射部よりも光反射率が小さい、請求項１、５、７、２８のいずれか１項に記載の半導体デバイス。
【請求項46】
前記主基板が炭化シリコン基板である、請求項４２に記載の半導体デバイス。
【請求項47】
前記シード部は、前記開口部と重なるように局所的に設けられている、請求項２１に記載の半導体デバイス。
【請求項48】
前記ベース半導体部の側面、前記化合物半導体部の側面、および前記第２光反射部の側面に接する空隙を備える、請求項４２に記載の半導体デバイス。
【請求項49】
前記ベース半導体部および前記化合物半導体部それぞれの側面が、前記窒化物半導体のａ面またはｍ面である、請求項４８に記載の半導体デバイス。
【請求項50】
平面視において前記空隙と前記マスク部の中央とが重なる、請求項４８に記載の半導体デバイス。
【請求項51】
前記ベース半導体部は、平面視において前記マスク部の中央と重なるボイドを内包する、請求項８に記載の半導体デバイス。
【請求項52】
前記第２部分の貫通転位密度が５×１０６／ｃｍ２以下である、請求項２に記載の半導体デバイス。
【請求項53】
前記主基板の下方に位置する波長変換部を備える、請求項１、５、７、２８のいずれか１項に記載の半導体デバイス。
【請求項54】
前記第２光反射部は、第３屈折部と、前記第３屈折部よりも光屈折率が大きな第４屈折部とを含むペアを複数有する、請求項６に記載の半導体デバイス。
【請求項55】
前記第３屈折部および前記第４屈折部それぞれが誘電材料を含む、請求項５４に記載の半導体デバイス。
【請求項56】
前記第２光反射部の下面は前記第３屈折部に含まれ、前記第２光反射部の上面は前記第４屈折部に含まれ、
前記第３屈折部は、前記第２型半導体層よりも光屈折率が小さい、請求項５４に記載の半導体デバイス。
【請求項57】
前記第１光反射部がフォトニック結晶層である、請求項１、５、７、２８のいずれか１項に記載の半導体デバイス。
【請求項58】
前記第１電極はアノードであり、前記第２電極はカソードである、請求項４に記載の半導体デバイス。
【請求項59】
前記ベース半導体部および前記化合物半導体部並びに前記第１光反射部および前記第２光反射部を含む面発光半導体レーザ素子を１つ以上含む、請求項１、５、７、２８のいずれか１項に記載の半導体デバイス。
【請求項60】
１つ以上の前記面発光半導体レーザ素子に接続する回路基板を含む、請求項５９に記載の半導体デバイス。
【請求項61】
請求項６０に記載の半導体デバイスを含む、電子機器。
【請求項62】
請求項１、５、７、２８のいずれか１項に記載の半導体デバイスの製造方法であって、前記ベース半導体部をＥＬＯ法で形成する、半導体デバイスの製造方法。
【請求項63】
前記下地基板は下地部を含み、前記下地部をＥＬＯ法で形成する、請求項６２に記載の半導体デバイスの製造方法。
【請求項64】
前記第１光反射部の最下部をＥＬＯ法で形成する、請求項６２に記載の半導体デバイスの製造方法。
【請求項65】
請求項１、５、７、２８のいずれか１項に記載の半導体デバイスの製造装置であって、前記ベース半導体部をＥＬＯ法で形成する、半導体デバイスの製造装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体デバイス等に関する。
【背景技術】
【0002】
特許文献１には、ＧａＮ基板上にＤＢＲ（Distributed Bragg Reflector）層および発
光層を設けた面発光型の半導体レーザ素子が開示されている。ＤＢＲを選択成長マスクとして用いる構造は放熱性に問題がある。
光層を設けた面発光型の半導体レーザ素子が開示されている。ＤＢＲを選択成長マスクとして用いる構造は放熱性に問題がある。
【先行技術文献】
【特許文献】
【0003】
【文献】日本国特許第６５５５２６０号公報
【発明の概要】
【0004】
本開示に係る半導体デバイスは、主基板を含む下地基板と、前記下地基板の上方に位置する第１光反射部と、前記第１光反射部よりも上方に位置する第１マスクと、前記第１マスクよりも上方に位置するベース半導体部と、前記ベース半導体部よりも上方に位置する化合物半導体部と、前記化合物半導体部および前記第１光反射部の上方に位置する第２光反射部と、を備える。
【図面の簡単な説明】
【0005】
【図1】本実施形態に係る半導体デバイスの構成を示す断面図である。
【図2】本実施形態に係る半導体デバイスの別構成を示す断面図である。
【図3】本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。
【図4】本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。
【図5】実施例１に係る半導体デバイスの、Ｘ方向に沿った断面図である。
【図6】実施例１に係る半導体デバイスの、Ｙ方向に沿った断面図である。
【図7】実施例１に係る半導体デバイスの平面図である。
【図8】実施例１の半導体デバイスの部分拡大図である。
【図9】実施例１の半導体デバイスの部分拡大図である。
【図10】下地基板の構成例を示す断面図である。
【図11】第１光反射部周りの別構成例を示す断面図である。
【図12】第１光反射部周りの別構成例を示す断面図である。
【図13】第１光反射部周りの別構成例を示す断面図である。
【図14】実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。
【図15】実施例１に係る半導体デバイスの製造方法の一例を示す工程断面図である。
【図16】ベース半導体部８の横方向成長の一例を示す断面図である。
【図17】実施例１の半導体デバイスの別構成を示す平面図である。
【図18】実施例１の半導体デバイスの別構成を示す断面図である。
【図19】実施例１の半導体デバイスの別構成を示す平面図である。
【図20】実施例１に係る半導体デバイスの別構成を示す断面図である。
【図21】実施例１に係る半導体デバイスの別構成を示す断面図である。
【図22】実施例１に係る半導体デバイスの別構成を示す断面図である。
【図23】実施例１に係る半導体デバイスの別構成を示す断面図である。
【図24】実施例１に係る半導体デバイスの別構成を示す断面図である。
【図25】実施例１に係る半導体デバイスの別構成を示す断面図である。
【図26】実施例１に係る半導体デバイスの別構成を示す断面図である。
【図27】実施例１に係る半導体デバイスの別構成を示す平面図である。
【図28】実施例１に係る半導体デバイスの別構成を示す平面図である。
【図29】実施例１に係る半導体デバイスの別構成を示す模式的平面図である。
【図30】実施例１に係る半導体デバイスの別構成を示す模式的平面図である。
【図31】実施例２に係る半導体デバイスの構成を示す断面図である。
【図32】実施例２に係る下地基板の構成を示す断面図である。
【図33】実施例２に係る下地基板の構成を示す断面図である。
【図34】実施例２に係る下地基板の構成を示す断面図である。
【図35】実施例２に係る下地基板の構成を示す断面図である。
【図36】実施例３に係る半導体デバイスの構成を示す断面図である。
【図37】実施例３に係る半導体デバイスの構成を示す断面図である。
【図38】実施例４に係る半導体デバイスの製造方法の一例を示すフローチャートである。
【図39】実施例４に係る半導体デバイスの構成を示す断面図である。
【図40】実施例４に係る半導体デバイスの構成を示す断面図である。
【図41】実施例４に係る半導体デバイスの製造方法の別例を示すフローチャートである。
【図42】実施例４に係る半導体デバイスの別構成を示す断面図である。
【図43】実施例８に係る半導体デバイスの別構成を示す断面図である。
【図44】実施例８に係る半導体デバイスの別構成を示す断面図である。
【図45】実施例９に係る半導体デバイスの別構成を示す断面図である。
【図46】実施例１０に係る電子機器の構成を示す模式図である。
【発明を実施するための形態】
【0006】
〔半導体デバイス〕
図１は、本実施形態に係る半導体デバイスの構成を示す断面図である。図１に示すように、本実施形態に係る半導体デバイス３０は、下地基板ＵＫと、下地基板ＵＫの上方に位置する第１光反射部ＲＦと、第１光反射部ＲＦよりも上方に位置する第１マスク６と、第１マスク６よりも上方に位置するベース半導体部８と、ベース半導体部８よりも上方に位置する化合物半導体部９と、化合物半導体部９および第１光反射部ＲＦの上方に位置する第２光反射部ＲＳと、を備える。
図１は、本実施形態に係る半導体デバイスの構成を示す断面図である。図１に示すように、本実施形態に係る半導体デバイス３０は、下地基板ＵＫと、下地基板ＵＫの上方に位置する第１光反射部ＲＦと、第１光反射部ＲＦよりも上方に位置する第１マスク６と、第１マスク６よりも上方に位置するベース半導体部８と、ベース半導体部８よりも上方に位置する化合物半導体部９と、化合物半導体部９および第１光反射部ＲＦの上方に位置する第２光反射部ＲＳと、を備える。
【0007】
半導体デバイス３０は、ベース半導体部８、化合物半導体部９、第１光反射部ＲＦおよび第２光反射部ＲＳを含む面発光半導体レーザ素子２０を１つ以上含む。ここでは、下地基板ＵＫの法線方向であって、下地基板ＵＫから第１マスク６への方向を上方向とする。半導体デバイス３０では、第１マスク６がマスク層６であってもよく、ベース半導体部８がベース半導体層８であってもよく、化合物半導体部９が化合物半導体層９であってもよく、第１光反射部ＲＦが第１光反射層であってもよく、第２光反射部ＲＳが第２光反射層であってもよい。第１マスク６がマスク部５および開口部Ｋを有していてもよい。つまり、第１マスク６は、マスク部５および開口部Ｋを含むマスクパターンであってよい。
【0008】
化合物半導体部９上には、第１電極Ｅ１を設けることができる。第１光反射部ＲＦ、ベース半導体部８、化合物半導体部９、第１電極Ｅ１および第２光反射部ＲＳは、平面視で互いに重なっていてもよい。平面視で２つの構成要素が重なるとは、下地基板ＵＫの法線方向の視認（透視的視認を含む）において一方の構成要素の少なくとも一部が他方の構成要素に重なることを意味する。
【0009】
半導体デバイス３０では、化合物半導体部９で発生した光が、第１および第２光反射部ＲＦ・ＲＳ間にて往復することでレーザ発振が可能になる。半導体デバイス３０では、第１光反射部ＲＦが、下地基板ＵＫと第１マスク６との間に設けられているため、第１光反射部ＲＦからの放熱性が向上し、面発光半導体レーザ素子２０の信頼性が高められる。
【0010】
ベース半導体部８および化合物半導体部９が窒化物半導体を含んでいてもよい。窒化物半導体は、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。ベース半導体部８は、ドープ型（例えば、ドナーを含むｎ型）であってもよい。ベース半導体部８および化合物半導体部９それぞれが窒化物半導体層であってもよい。
【0011】
窒化物半導体を含むベース半導体部８は、例えば、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができる。ＥＬＯ法を用いた場合、マスク部５上においてはベース半導体部８および化合物半導体部９の貫通転位（欠陥）が低減するため、化合物半導体部９の発光効率（例えば、第１電極Ｅ１からの電荷注入量に対する光量の比）が高まり、発熱量は低減する。貫通転位は、ベース半導体部８から化合物半導体部９に延びる転位（欠陥）であり、電荷移動を阻害し、発熱の原因となるからである。
【0012】
ＥＬＯ法を用いてベース半導体部８を形成する場合、下地基板ＵＫおよび第１光反射部ＲＦと第１光反射部ＲＦ上のマスクパターン６とを含むテンプレート基板を用いてよい。テンプレート基板が、マスク部５に対応する成長抑制領域（例えば、Ｚ方向の結晶成長を抑制する領域）と、開口部Ｋに対応するシード領域とを有してよい。例えば、第１光反射部ＲＦに、成長抑制領域およびシード領域を形成し、成長抑制領域およびシード領域上に、ＥＬＯ法を用いてベース半導体部８を形成することもできる。
【0013】
第１光反射部ＲＦが、窒化物半導体を含む、エピタキシャルＤＢＲ（Distributed Bragg Reflector）であってもよい。こうすれば、第１光反射部ＲＦの光反射率が高められる
。
。
【0014】
図２は、本実施形態に係る半導体デバイスの別構成を示す断面図である。図２に示すように、半導体デバイス３０は、下地基板ＵＫの反対側（化合物半導体部９の上方）に位置し、面発光半導体レーザ素子２０と電気的に接続する回路基板ＣＢを備える構成とすることができる。
【0015】
〔半導体デバイスの製造〕
図３は、本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。図３の半導体デバイスの製造方法では、下地基板ＵＫを準備する工程と、第１光反射部ＲＦを形成する工程と、第１マスク６を形成する工程と、ＥＬＯ法を用いてベース半導体部８を形成する工程と、化合物半導体部９を形成する工程と、第２光反射部ＲＳを形成する工程とを含む。
図３は、本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。図３の半導体デバイスの製造方法では、下地基板ＵＫを準備する工程と、第１光反射部ＲＦを形成する工程と、第１マスク６を形成する工程と、ＥＬＯ法を用いてベース半導体部８を形成する工程と、化合物半導体部９を形成する工程と、第２光反射部ＲＳを形成する工程とを含む。
【0016】
図４は、本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。図４の半導体デバイスの製造装置７０は、第１光反射部ＲＦ、ベース半導体部８、化合物半導体部９を形成する第１成膜部７２と、第１マスク６および第２光反射部ＲＳを形成する第２成膜部７３と、第１および第２成膜部７２・７３を制御する制御部７４とを備える。
【0017】
第１成膜部７２はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を含
んでいてもよく、制御部７４がプロセッサおよびメモリを含んでいてもよい。制御部７４は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで第１および第２成膜部７２・７３を制御する構成でもよい。上記プログラムおよび上記プログラムが格納された記録媒体等も本実施形態に含まれる。
んでいてもよく、制御部７４がプロセッサおよびメモリを含んでいてもよい。制御部７４は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで第１および第２成膜部７２・７３を制御する構成でもよい。上記プログラムおよび上記プログラムが格納された記録媒体等も本実施形態に含まれる。
【0018】
〔実施例１〕
（全体構成）
図５は、実施例１に係る半導体デバイスの、Ｘ方向に沿った断面図である。図６は、実施例１に係る半導体デバイスの、Ｙ方向に沿った断面図である。図７は、実施例１に係る半導体デバイスの平面図である。図５、図６および図７に示すように、実施例１に係る半導体デバイス３０は、下地基板ＵＫと、下地基板ＵＫ上に位置する第１光反射部ＲＦと、第１光反射部ＲＦ上に位置するシード部４と、シード部４上に位置し、マスク部５および開口部Ｋを含む第１マスク６と、第１マスク６上に位置するベース半導体部８と、ベース半導体部８上に位置する化合物半導体部９と、化合物半導体部９上に位置する絶縁膜ＫＦと、化合物半導体部９上に位置する第１電極Ｅ１と、ベース半導体部８上に位置する第２電極Ｅ２と、第１電極Ｅ１上に位置する第２光反射部ＲＳとを備える。ベース半導体部８および化合物半導体部９は、窒化物半導体（例えば、ＧａＮ系半導体）を含んでいてもよい。Ｘ方向はベース半導体部８の＜１１－２０＞方向、Ｙ方向はベース半導体部８の＜１－１００＞方向、Ｚ方向はベース半導体部８の＜０００１＞方向である。
（全体構成）
図５は、実施例１に係る半導体デバイスの、Ｘ方向に沿った断面図である。図６は、実施例１に係る半導体デバイスの、Ｙ方向に沿った断面図である。図７は、実施例１に係る半導体デバイスの平面図である。図５、図６および図７に示すように、実施例１に係る半導体デバイス３０は、下地基板ＵＫと、下地基板ＵＫ上に位置する第１光反射部ＲＦと、第１光反射部ＲＦ上に位置するシード部４と、シード部４上に位置し、マスク部５および開口部Ｋを含む第１マスク６と、第１マスク６上に位置するベース半導体部８と、ベース半導体部８上に位置する化合物半導体部９と、化合物半導体部９上に位置する絶縁膜ＫＦと、化合物半導体部９上に位置する第１電極Ｅ１と、ベース半導体部８上に位置する第２電極Ｅ２と、第１電極Ｅ１上に位置する第２光反射部ＲＳとを備える。ベース半導体部８および化合物半導体部９は、窒化物半導体（例えば、ＧａＮ系半導体）を含んでいてもよい。Ｘ方向はベース半導体部８の＜１１－２０＞方向、Ｙ方向はベース半導体部８の＜１－１００＞方向、Ｚ方向はベース半導体部８の＜０００１＞方向である。
【0019】
ベース半導体部８は、第１部分ＨＤと、マスク部５上に位置し、貫通転位密度が第１部分ＨＤの１／５以下である第２部分ＳＤ（低欠陥部）とを含む。第２部分ＳＤの貫通転位密度が５×１０６／ｃｍ２以下であってもよい。第２部分ＳＤは平面視で化合物半導体部９と重なる。化合物半導体部９のうち、平面視で第２部分ＳＤと重なる部分はベース半導体部８の低転位性（低欠陥性）を引き継いだ低転位部となる。第１光反射部ＲＦおよび第２光反射部ＲＳは、平面視で第２部分ＳＤと重なる構成とすることができる。ベース半導体部８は、ｎ型の半導体（例えば、シリコンドープの窒化ガリウム）で構成することができる。例えば、マスク部５がシリコンを含む場合は、ベース半導体部８をアンインテンショナリードープで成膜する際に、第１マスク６の一部を拡散させることでベース半導体部８をｎ型半導体とすることもできる。
【0020】
図５および図６では、第１電極Ｅ１は透光性を有するアノードであり、第２電極Ｅ２はカソードである。第１電極Ｅ１は、化合物半導体部９よりも上方に位置し、平面視で第２光反射部ＲＦと重なる。第２電極Ｅ２は、第１マスク６よりも上方に位置し、平面視で第２光反射部ＲＳと重ならない。第２電極Ｅ２は、ベース半導体部８に接する。化合物半導体部９は、ベース半導体部８上に設けられるが、ベース半導体部８の一部の上方には化合物半導体部９が形成されておらず、このベース半導体部８の一部と接するように第２電極Ｅ２が設けられる。
【0021】
半導体デバイス３０では、第１光反射部ＲＦ、ベース半導体部８、化合物半導体部９、絶縁膜ＫＦ、第１および第２電極Ｅ１・Ｅ２、および第２光反射部ＲＳを含む、面発光半導体レーザ素子２０（ＶＣＳＥＬ素子：a vertical cavity surface emitting laser element）が１つ以上構成される。半導体レーザ素子２０では、第１および第２電極Ｅ１・Ｅ２間の電流によって化合物半導体９で発生した光が、第１および第２光反射部ＲＦ・ＲＳ間における誘導放出および帰還作用によってレーザ発振する。
【0022】
半導体デバイス３０では、第１光反射部ＲＦが、下地基板ＵＫと第１マスク６との間に設けられているため、第１光反射部ＲＦからの放熱性が向上し、面発光半導体レーザ素子２０の信頼性が高められる。また、下地基板ＵＫおよび第１光反射部ＲＦの設計（材料、構造等）の自由度が高まる。
【0023】
図８は、実施例１の半導体デバイスの部分拡大図である。図８に示すように、化合物半導体部９は、下層側から順に、第１型半導体層としてのｎ型半導体層９Ａと、活性層９Ｋと、第２型半導体層としてのｐ型半導体層９Ｂとを含む。活性層９Ｋは、ＭＱＷ（Multi-Quantum Well）構造であり、例えば、ＩｎＧａＮおよびＧａＮの少なくとも一方を含む。ｎ型半導体層９Ａは、例えばｎ型のＡｌＧａＮ層である。ｐ型半導体層９Ｂは、例えばｐ型のＧａＮ層である。アノードである第１電極Ｅ１は、ｐ型半導体層９Ｂと接触するように設けられる。
【0024】
半導体デバイス３０は、化合物半導体部９上に位置する絶縁膜ＫＦを備え、絶縁膜ＫＦは、平面視において第１電極Ｅ１、第１光反射部ＲＦ、第２部分ＳＤ、第２光反射部ＲＳと重なるアパーチャー部ＡＰを含む。第１電極Ｅ１は、化合物半導体部９と第２光反射部ＲＳとの間に位置する透明電極であり、第１電極Ｅ１は絶縁膜ＫＦの上面と接触する。絶縁膜ＫＦには、ＳｉＯｘ、ＳｉＮｘ、ＡｌＯｘ等を用いることができる。
【0025】
アパーチャー部ＡＰでは、第１電極Ｅ１と化合物半導体部９とが接触する。具体的には、アパーチャー部ＡＰにおいて露出したｐ型半導体層９Ｂと、第１電極Ｅ１の中央部とが接触する。アパーチャー部ＡＰは、絶縁膜ＫＦを例えば円形に貫いて形成される電流狭窄部であり、アパーチャー部ＡＰによって第１および第２電極Ｅ１・Ｅ２間の電流経路がアノード側で狭窄され、発光効率が高められる。
【0026】
実施例１では、アパーチャー部ＡＰが、平面視において、第２光反射部ＲＳ、化合物半導体部９、ベース半導体部８の第２部分ＳＤ（低欠陥部）、および第１光反射部ＲＦと重なる。このため、アパーチャー部ＡＰ内の第１電極Ｅ１から化合物半導体部９を経てベース半導体部８に到る電流経路が、ベース半導体部８および化合物半導体部９の低欠陥部に形成される。したがって、活性層９Ｋでの発光効率が高められるとともに、ベース半導体部８および化合物半導体部９での発熱が抑えられる。
【0027】
半導体デバイス３０では、第１電極Ｅ１と接触する第１パッドＰ１が設けられ、平面視において、第１パッドＰ１、アパーチャー部ＡＰおよび第２電極Ｅ２がＹ方向に並ぶ。こうすれば、第２電極Ｅ２を、ベース半導体部８の第２部分ＳＤ（低欠陥部）上に形成することができ、活性層９Ｋでの発光効率を高めることができる。第１パッドＰ１は、第１電極Ｅ１の一部と接触していればよいが、アパーチャー部ＡＰにより均一に電流を注入するために、第１パッドＰ１が第１電極Ｅ１の周縁に接触する（第１電極Ｅ１との接触領域が、平面視でアパーチャ部ＡＰを取り囲む）ような形状でもよい。第１パッドＰ１が円形でもよい。
【0028】
図９は、実施例１の半導体デバイスの部分拡大図である。第１光反射部ＲＦは、下地基板ＵＫ上に位置し、窒化物半導体を含むエピタキシャルＤＢＲとすることができる。この場合、図９に示すように、第１光反射部ＲＦが、第１屈折部Ｒ１と、第１屈折部Ｒ１よりも光屈折率が大きな第２屈折部Ｒ２とを含むペアＰＦを複数有する。第２屈折部Ｒ２は、ＧａＮ系半導体を含み、第１屈折部Ｒ１は、第２屈折部Ｒ２のＧａＮ系半導体よりも光屈折率の小さな屈折材料（例えば窒化物半導体）を含んでいてもよい。図６では、第１光反射部ＲＦと第１マスク６との間にシード部４が設けられている。具体的には、第１光反射部ＲＦの上面が第１屈折部Ｒ１に含まれ、第１光反射部ＲＦ上に、例えばＧａＮ系半導体を含むシード部４が形成され、シード部４上に第１マスク６が形成されている。第１マスク６上に位置するベース半導体部８が、マスク部５よりも光屈折率が大きくてもよい。シード部４は、マスク部５および第１屈折部Ｒ１よりも光屈折率が大きくてもよい。
【0029】
第１光反射部ＲＦを、窒化物半導体を含むエピタキシャルＤＢＲとすることで、第１光反射部ＲＦの光反射率が高められ、製造工程の簡易化も可能となる。また、ベース半導体部８の応力（室温での引っ張り応力）が緩和される。
【0030】
第２光反射部ＲＳは、第１電極Ｅ１上に位置し、誘電体を含む誘電体ＤＢＲとすることができる。この場合、図８に示すように、第２光反射部ＲＳは、第３屈折部Ｒ３と、第３屈折部Ｒ３よりも光屈折率が大きな第４屈折部Ｒ４とを含むペアＰＳを複数有し、第３屈折部Ｒ３および第４屈折部Ｒ４それぞれが誘電材料を含む。
【0031】
第２光反射部ＲＳの下面が第３屈折部Ｒ３に含まれ、第２光反射部ＲＳの上面が第４屈折部Ｒ４に含まれてもよい。また、第３屈折部Ｒ３は、ｐ型半導体層９Ｂよりも光屈折率が小さくてもよい。こうれば、第２光反射部ＲＳでの光反射率を高めることができる。また、第２光反射部ＲＳを、第１電極Ｅ１上に島状に設けることで、放熱性が高まる。
【0032】
実施例１の半導体デバイス３０は、図５および図６に示すように、ベース半導体部８の側面、化合物半導体部９の側面、および第２光反射部ＲＳの側面に接する空隙ＴＫを含み、平面視において空隙ＴＫとマスク部５の中央５Ｃとが重なる。ベース半導体部８および化合物半導体部９それぞれの側面が、ＧａＮ系半導体のａ面またはｍ面であってもよい。空隙ＴＫを設けることで、放熱性が高まり、ベース半導体部８の応力も緩和される。
【0033】
図１０は、下地基板の構成例を示す断面図である。図１０に示すように、下地基板ＵＫは、主基板１で構成されていてもよく、この場合、主基板１として、例えば、ＳｉＣ基板（６Ｈ－ＳｉＣバルク結晶）、ＧａＮ基板（バルク結晶）、ＡｌＮ基板（バルク結晶）を用いることができる。また、下地基板ＵＫは、主基板１と、主基板１よりも上方に位置する下地部３とを含んでいてもよく、この場合、例えば、主基板１にＳｉＣ基板、下地部３に窒化物半導体（例えば、ＧａＮ系半導体）を用いたり、主基板１にＡｌＮ基板、下地部３に窒化物半導体（例えば、ＧａＮ系半導体）を用いたり、主基板１にＳｉ基板（バルク結晶）、下地部３に窒化アルミウム（ＡｌＮ）あるいは炭化シリコン（ＳｉＣ）を用いたり、主基板１にＧａＮ基板（バルク結晶）、下地部３にＧａＮを用いたりすることができる。さらに、下地基板ＵＫは、主基板１と、主基板１よりも上方に位置するバッファ部２と、バッファ部２よりも上方に位置する下地部３とを含んでいてもよく、この場合、例えば、主基板１にＳｉＣ基板またはＳｉ基板を用い、バッファ部２に、ＡｌＮ（窒化アルミウム）あるいはＳｉＣ（炭化シリコン）の少なくとも一方を用い、下地部３に窒化物半導体（例えば、ＧａＮ系半導体）を用いることができる。
【0034】
図１１～図１３は、第１光反射部周りの別構成例を示す断面図である。図１１では、第１光反射部ＲＦの上面が第２屈折部Ｒ２に含まれ、第１光反射部ＲＦ上に第１マスク６が形成されている。この場合、最上部の第２屈折部Ｒ２が、ベース半導体部８が横方向成長する際のシードとして機能し、ベース半導体部８は、第１マスク６の開口部Ｋにおいて、第１光反射部ＲＦの上面と接する。図１２では、第１光反射部ＲＦの上面が第１屈折部Ｒ１に含まれ、第１光反射部ＲＦ上に第１マスク６が形成されていてもよい。この場合、例えば窒化物半導体を含む、最上部の第１屈折部Ｒ１が、ベース半導体部８が横方向成長する際のシードとして機能し、ベース半導体部８は、第１マスク６の開口部Ｋにおいて、第１光反射部ＲＦの上面と接する。図１３では、第１光反射部ＲＦと第１マスク６との間にシード部４が設けられる。具体的には、第１光反射部ＲＦの上面が第２屈折部Ｒ２に含まれ、第１光反射部ＲＦ上に、例えば窒化物半導体を含むシード部４が形成され、シード部４上に第１マスク６が形成されている。また、第１光反射部ＲＦの最上層またはシード部４と、ベース半導体部８とを同材料（例えば、ＧａＮ系半導体）とすることで、製造工程を簡易化することができる。
【0035】
（製造方法）
図１４は、実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。図１５は、実施例１に係る半導体デバイスの製造方法の一例を示す工程断面図である。図１４および図１５に示すように、半導体デバイスの製造方法では、下地基板ＵＫを準備する工程と、第１光反射部ＲＦを形成する工程と、シード部４を形成する工程と、第１マスク６を形成する工程と、ＥＬＯ法でベース半導体部８を形成する工程と、化合物半導体部９を形成する工程と、絶縁膜ＫＦ（電流狭窄層）を形成する工程と、第１および第２電極Ｅ１・Ｅ２を形成する工程と、第２光反射部ＲＳを形成する工程とを含む。
図１４は、実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。図１５は、実施例１に係る半導体デバイスの製造方法の一例を示す工程断面図である。図１４および図１５に示すように、半導体デバイスの製造方法では、下地基板ＵＫを準備する工程と、第１光反射部ＲＦを形成する工程と、シード部４を形成する工程と、第１マスク６を形成する工程と、ＥＬＯ法でベース半導体部８を形成する工程と、化合物半導体部９を形成する工程と、絶縁膜ＫＦ（電流狭窄層）を形成する工程と、第１および第２電極Ｅ１・Ｅ２を形成する工程と、第２光反射部ＲＳを形成する工程とを含む。
【0036】
（下地基板）
下地基板ＵＫの主基板１には、例えばＧａＮ系半導体を含むベース半導体部と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板、窒化アルミニウム（ＡｌＮ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。
下地基板ＵＫの主基板１には、例えばＧａＮ系半導体を含むベース半導体部と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板、窒化アルミニウム（ＡｌＮ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。
【0037】
主基板１は、ＧａＮバルク基板よりも熱伝導率が高くてもよい。ＧａＮ基板よりも熱伝導性に優れ、透光性を有するという観点から、主基板１に、ＳｉＣ基板を採用してもよい。なお、主基板１にＧａＮ基板（バルク結晶）を用いることもできる（図１０参照）。
【0038】
下地基板ＵＫでは、例えば図１０のように、主基板１上に下地部（下地層）３を設けたり、主基板１上にバッファ部２（バッファ層）および下地部３を設けたりすることができる。シリコン基板およびＧａＮ系半導体が高温下で溶融し合う現象を防ぐため、シリコン基板を用いる場合に、ＡｌＮ層を含む、下地部３あるいはバッファ部２を設けてもよい。ＡｌＮ層は、例えばＭＯＣＶＤ装置を用いて、厚さ１０ｎｍ程度～５μｍ程度に形成することができる。シリコン基板を用いる場合には、熱伝導性に優れるという観点から、ＳｉＣ層を含む、下地部３あるいはバッファ部２を設けることもできる。
【0039】
主基板１と下地部３が溶融し合わない場合は、バッファ部２を設けなくてもよく、実施例１では、主基板１をＳｉＣ基板とし、主基板１上に下地部３としてのＧａＮ層を、ＭＯＣＶＤ法を用いて１．０μｍの厚みとなるように形成している。
【0040】
スパッタ装置（ＰＳＤ：pulse sputter deposition，ＰＬＤ: pulse laser depositionなど）を用いて、バッファ部２（例えば、窒化アルミニウム）および下地部３（例えば、ＧａＮ系半導体）の少なくとも一方を形成することもできる。スパッタ装置を用いて成膜することで、製造工程を効率化することができる。
【0041】
ベース半導体部８をＥＬＯ法を用いて横方向に成長させる場合、たとえ結晶性の劣る下地を用いた場合においても、その低結晶性は開口部Ｋ上（第１部分ＨＤ）に引き継がれ、平面視でアパーチャー部ＡＰおよび活性層９Ｋの発光領域と重なる第２部分ＳＤには引き継がれない（それゆえ第２部分ＳＤは低欠陥部である）。そのため、発光特性を維持しながら低コスト化を図ることができる。
【0042】
下地部３が、主基板１と第１光反射部ＲＦの溶融を防止する効果、第１光反射部ＲＦの結晶性を高める効果、ベース半導体部８の内部応力を緩和する（半導体デバイス３０の反りを緩和する）効果、および放熱性を高める効果の少なくとも１つを有していてもよい。また、バッファ部２が、主基板１と下地部３の溶融を防止する効果、下地部３の結晶性を高める効果、ベース半導体部８の内部応力を緩和する効果、および放熱性を高める効果の少なくとも１つを有していてもよい。
【0043】
主基板１にＧａＮ基板（バルク結晶）を用いることもできる。この場合、主基板１上に（ダイレクトに）第１光反射部ＲＦ（エピタキシャルＤＢＲ）を形成してもよいし、主基板１上に、下地部３（例えば、ＧａＮ層）を介して第１光反射部ＲＦ（エピタキシャルＤＢＲ）を形成してもよい。主基板１にＧａＮ基板を用いることで、第１光反射部ＲＦの貫通転位が減少し、ベース半導体部８における開口部Ｋ上の貫通転位を低減させることができる。
【0044】
また、サファイア基板上に（１１－２２）面のＧａＮ系半導体層が形成された下地基板あるいは、サファイア基板上に（２０－２１）面のＧａＮ系半導体層が形成された下地基板を用いてもよい。これら半極性面の下地基板上にエピタキシャルに形成された半導体層は結晶性が高いことから、これらの下地基板を実施例１に用いることもできる。
【0045】
（第１光反射部）
図９に示すように、第１屈折部Ｒ１にＡｌＮ、第２屈折部Ｒ２にＧａＮを含むペアを、２０～４０ペア積層することで、高反射率（９６％以上）かつ高熱伝導率のエピタキシャルＤＢＲを形成することができる。この場合、主基板１、第１屈折部Ｒ１、および第２屈折部Ｒ２の格子不整合等に起因する貫通転位が生じる場合がある。しかし、第１マスク６によって第１光反射部ＲＦの貫通転位（Ｚ方向に伸びる欠陥）が止められ、ベース半導体部８の第２部分ＳＤおよびその上部の化合物半導体部９（特に、アパーチャー部ＡＰと重なる部分）には引き継がれない。これにより、下地基板ＵＫおよび第１光反射部ＲＦの設計の自由度が上がり、放熱性、結晶品質、消費電力、製造コスト等を考慮した設計が可能となる。
図９に示すように、第１屈折部Ｒ１にＡｌＮ、第２屈折部Ｒ２にＧａＮを含むペアを、２０～４０ペア積層することで、高反射率（９６％以上）かつ高熱伝導率のエピタキシャルＤＢＲを形成することができる。この場合、主基板１、第１屈折部Ｒ１、および第２屈折部Ｒ２の格子不整合等に起因する貫通転位が生じる場合がある。しかし、第１マスク６によって第１光反射部ＲＦの貫通転位（Ｚ方向に伸びる欠陥）が止められ、ベース半導体部８の第２部分ＳＤおよびその上部の化合物半導体部９（特に、アパーチャー部ＡＰと重なる部分）には引き継がれない。これにより、下地基板ＵＫおよび第１光反射部ＲＦの設計の自由度が上がり、放熱性、結晶品質、消費電力、製造コスト等を考慮した設計が可能となる。
【0046】
第１光反射部ＲＦを、ＡｌＮ（第１屈折部）／ＧａＮ（第２屈折部）のエピタキシャルＤＢＲとすることで第１光反射部ＲＦの熱伝導性を高めることができる。また、第１マスク６によって第１光反射部ＲＦからベース半導体部８および化合物半導体部９への応力伝播を緩和することができる。もちろん、第１光反射部ＲＦを、ＡｌＩｎＮ（第１屈折部）／ＧａＮ（第２屈折部）等の格子整合系のエピタキシャルＤＢＲとすることもできる。
【0047】
エピタキシャルＤＢＲはＭＯＣＶＤ法を用いて成膜してもよいし、低温成膜が可能なＲＰＣＶＤ（remote plasma chemical vapor deposition）法や、ＰＳＤ（Pulse sputter deposition）法を用いて成膜してもよい。ＲＰＣＶＤ法やＰＳＤ法等の低温成膜方を行う
ことで、成膜中と成膜後の温度差が小さくなり、主基板１とエピタキシャルＤＢＲの熱膨張係数差に起因するクラックを抑制することができる。また、エピタキシャルＤＢＲを低温成膜可能なスパッタ法などを用いて形成し、シード部４をＭＯＣＶＤ法を用いて形成してもよい。
ことで、成膜中と成膜後の温度差が小さくなり、主基板１とエピタキシャルＤＢＲの熱膨張係数差に起因するクラックを抑制することができる。また、エピタキシャルＤＢＲを低温成膜可能なスパッタ法などを用いて形成し、シード部４をＭＯＣＶＤ法を用いて形成してもよい。
【0048】
実施例１では、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法により、６Ｈ－
ＳｉＣ（０００１）基板上に、下地部３としてのアンドープＧａＮ層を約２μｍ成膜し、下地部３上に、ＡｌＮ（第１屈折部）／ＧａＮ（第２屈折部）のペアを、成長温度１０４０℃、成長圧力５０Ｔｏｒｒで３０ペア積層し、エピタキシャルＤＢＲとした。ＤＢＲの設計ピーク波長は４００ｎｍ、１ペア内のＡｌＮの光学膜厚をλ／４とした。これにより、９８％程度の高光反射率の第１光反射部ＲＦを得ることができた。
ＳｉＣ（０００１）基板上に、下地部３としてのアンドープＧａＮ層を約２μｍ成膜し、下地部３上に、ＡｌＮ（第１屈折部）／ＧａＮ（第２屈折部）のペアを、成長温度１０４０℃、成長圧力５０Ｔｏｒｒで３０ペア積層し、エピタキシャルＤＢＲとした。ＤＢＲの設計ピーク波長は４００ｎｍ、１ペア内のＡｌＮの光学膜厚をλ／４とした。これにより、９８％程度の高光反射率の第１光反射部ＲＦを得ることができた。
【0049】
図９のように、第１光反射部ＲＦの最上部を第１屈折部（ＡｌＮ）とし、その上にＧａＮ系半導体を含むシード部４を設けてもよいし、図１１のように、第１光反射部ＲＦの最上部を第２屈折部（ＧａＮ）としてもよい。第１マスク６の下面に接する層をＧａＮ系半導体層とすることで、第１マスク６の形成後、ベース半導体部８を成長させる際の昇温によって、第１マスク６の下面に接する半導体層が再蒸発する現象が発生する可能性を低減できる。
【0050】
第１屈折部Ｒ１の屈折材料は、ＡｌＮあるいはＡｌＩｎＮ、またはＩｎＮであってもよい。第１屈折部Ｒ１の屈折材料（例えば、ＡｌＮ）は、第２屈折部Ｒ２のＧａＮ系半導体（例えば、ＧａＮ）よりも熱伝導率が大きくてもよい。第１屈折部Ｒ１の屈折材料は、第２屈折部Ｒ２のＧａＮ系半導体と格子定数が異なっていてもよい。第１屈折部Ｒ１の屈折材料（例えば、ＡｌＮ）は、第２屈折部Ｒ２のＧａＮ系半導体（例えば、ＧａＮ）よりも格子定数が小さくてもよい。熱膨張係数について、主基板１の主材料（例えば、ＳｉＣ、Ｓｉ）＜第２屈折部Ｒ２のＧａＮ系半導体（例えば、ＧａＮ）＜第１屈折部Ｒ１の屈折材料（例えば、ＡｌＮ）であってもよい。
【0051】
（第１マスク）
第１マスク６の開口部Ｋは、シードとして機能する窒化物半導体を露出させ、ベース半導体部８の成長を開始させる成長開始用ホールの機能を有し、マスク部５は、ベース半導体部８を横方向成長させる選択成長用マスクの機能を有する。マスク部５として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００℃以上）をもつ金属膜のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。
第１マスク６の開口部Ｋは、シードとして機能する窒化物半導体を露出させ、ベース半導体部８の成長を開始させる成長開始用ホールの機能を有し、マスク部５は、ベース半導体部８を横方向成長させる選択成長用マスクの機能を有する。マスク部５として、例えば、シリコン酸化膜（ＳｉＯｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００℃以上）をもつ金属膜のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。
【0052】
例えば、スパッタ法を用いて厚さ１０ｎｍ程度～５００ｎｍ程度のシリコン酸化膜を全面形成し、シリコン酸化膜の全面にレジストを塗布する。その後、フォトリソグラフィ法を用いてレジストをパターニングし、ストライプ状の複数の開口部を持ったレジストを形成する。その後、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってシリコン酸化膜の一部を除去して複数の開口部Ｋとし、レジストを有機洗浄で除去することで第１マスク６が形成される。なお、一般的なリフトオフ法を用いて、開口部Ｋを形成してもよい。
【0053】
開口部Ｋは長手形状（スリット状）であり、ベース半導体部８のａ軸方向（Ｘ方向）に周期的に配列される。開口部Ｋの幅（開口幅）は、０．１μｍ～２０μｍ程度（例えば５μｍ程度）とすることができる。各開口部の幅が小さいほど、各開口部からベース半導体部８に伝搬する貫通転位の数は減少する。また、第２部分（低欠陥部）ＳＤを大きくすることができる。マスク部５の厚さについては、放熱性の観点から薄い方がよいが、第１マスク６とベース半導体部８の相互反応の抑制も考慮して、１０ｎｍ以上あるいは２０ｎｍ以上、または４０ｎｍ以上とすることができる。
【0054】
マスク部５の幅は、１０μｍ～２００μｍとすることができる。マスク部５の幅を大きくすることで、ベース半導体部８の第２部分ＳＤ（低欠陥部）の面積（有効面積）を大きくすることができる。これにより、アパーチャー径（アパーチャー部ＡＰの口径）も大きくすることができ、高出力の半導体レーザデバイスを実現することができる。
【0055】
シリコン酸化膜は、ベース半導体部８の成膜中に微量ながら分解、蒸発し、ベース半導体部８に取り込まれてしまうことがあるが、シリコン窒化膜、シリコン酸窒化膜は、高温で分解、蒸発し難いというメリットがある。
【0056】
そこで、第１マスク６を、シリコン窒化膜あるいはシリコン酸窒化膜の単層膜としてもよいし、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよいし、シリコン窒化膜およびシリコン酸化膜をこの順に形成した積層体膜としてもよいし、シリコン窒化膜、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよい。
【0057】
マスク部５のピンホール等の異常個所は、成膜後に有機洗浄などを行い、再度成膜装置に導入して同種膜を形成することで、異常個所を消滅させることができる。一般的なシリコン酸化膜（単層）を用い、このような再成膜方法を用いて良質な第１マスク６を形成することもできる。
【0058】
マスク部５は、第２屈折部Ｒ２（例えば、ＧａＮ系半導体）よりも光屈折率が小さくてもよい。実施例１では、第１マスク６がキャビティ内に存在するため、光の共振をできるだけ妨げないように第１マスク６を設計することができる。マスク部５は、選択成長膜であるとともに、光透過膜でもあるため、光透過特性を高く（光吸収を少なく）してもよい。第１光反射部ＲＦの最上部（第２屈折部Ｒ２）あるいはシード部４がＧａＮ層であり、ＧａＮより低屈折率であるシリコン酸化膜あるいはシリコン窒化膜の単層をマスク材とする場合、シリコン酸化膜あるいはシリコン窒化膜の光学膜厚(物理膜厚／屈折率)を、λ(
発振波長)／２の整数倍とすることで、第１光反射部ＲＦでの反射率を高めることができ
る。さらに、それぞれがλ／２の整数倍の光学膜厚を有する、複数の膜種からなるマスク材を用いてもよい。例えば、第１光反射部ＲＦの最上部（第２屈折部Ｒ２）あるいはシード部４がＧａＮ層である場合に、このＧａＮ層の上に、シリコン酸化膜とこれよりも高屈折率のシリコン窒化膜を、この順にいずれも光学膜厚λ／４として形成すればよい。このような光学膜厚λ／４のシリコン酸化膜および光学膜厚λ／４のシリコン窒化膜のペアを第１マスクに採用することで、光反射率をより高めることができる。逆に、第１光反射部ＲＦの反射率を第１マスク６によって低下させる設計も可能である。
発振波長)／２の整数倍とすることで、第１光反射部ＲＦでの反射率を高めることができ
る。さらに、それぞれがλ／２の整数倍の光学膜厚を有する、複数の膜種からなるマスク材を用いてもよい。例えば、第１光反射部ＲＦの最上部（第２屈折部Ｒ２）あるいはシード部４がＧａＮ層である場合に、このＧａＮ層の上に、シリコン酸化膜とこれよりも高屈折率のシリコン窒化膜を、この順にいずれも光学膜厚λ／４として形成すればよい。このような光学膜厚λ／４のシリコン酸化膜および光学膜厚λ／４のシリコン窒化膜のペアを第１マスクに採用することで、光反射率をより高めることができる。逆に、第１光反射部ＲＦの反射率を第１マスク６によって低下させる設計も可能である。
【0059】
（ベース半導体部）
実施例１では、ベース半導体部８（ＥＬＯ半導体層）をＧａＮ層とし、ＭＯＣＶＤ装置を用いて前述のテンプレート基板上に窒化ガリウム（ＧａＮ）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。
実施例１では、ベース半導体部８（ＥＬＯ半導体層）をＧａＮ層とし、ＭＯＣＶＤ装置を用いて前述のテンプレート基板上に窒化ガリウム（ＧａＮ）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。
【0060】
この場合、開口部Ｋに露出したシード部３（例えばＧａＮ層）上にベース半導体部８が選択成長（縦方向成長）し、引き続いてマスク部５上に横方向成長する。そして、マスク部５上においてその両側から横方向成長するベース半導体部８が会合する前にこれらの横成長を停止させた。
【0061】
マスク部５には単膜の窒化シリコン膜を用い、発光波長４５０ｎｍを想定して、マスク部５の光学膜厚をλ／４とした。マスク部５の幅は５０μｍ、開口部Ｋの幅は５μｍ、空隙ＴＫの幅は３μｍ、ベース半導体部８の横幅は５２μｍ、低欠陥部の幅（Ｘ方向のサイズ）は２３．５μｍ、ベース半導体部８の層厚は５μｍであった。ベース半導体部８のアスペクト比は、５２μｍ／５μｍ＝１０．４となり、非常に高いアスペクト比が実現された。低欠陥部ＳＤの幅（有効幅）は、１０μｍ以上あるいは２０μｍ以上であってもよい。
【0062】
実施例１におけるベース半導体部８の形成では、横方向成膜レートを高めている。横方向成膜レートを高める手法は、以下のとおりである。まず、開口部Ｋから露出したシード部３上に、Ｚ方向（ｃ軸方向）に成長する縦成長層を形成し、その後、Ｘ方向（ａ軸方向）に成長する横成長層を形成する。この際、縦成長層の厚みを、１０μｍ以下、好ましくは５μｍ以下、さらに好ましくは３μｍ以下とすることで、横成長層の厚みを低く抑え、横方向成膜レートを高めることができる。
【0063】
図１６は、ベース半導体部８の横方向成長の一例を示す断面図である。図１６に示すように、シード部３上に、イニシャル成長層ＳＬを形成し、その後、イニシャル成長層ＳＬからベース半導体部８を横方向成長させることができる。イニシャル成長層ＳＬは、ベース半導体部８の横方向成長の起点となる。ＥＬＯ成膜条件を適宜制御することによって、ベース半導体部８をＺ方向（ｃ軸方向）に成長させたり、Ｘ方向（ａ軸方向）に成長させたりする制御が可能である。
【0064】
ここでは、イニシャル成長層ＳＬのエッジが、マスク部５の上面に乗りあがる直前（マスク部５の側面上端に接している段階）、またはマスク部５の上面に乗り上がった直後のタイミングでイニシャル成長層ＳＬの成膜を止めてもよい（すなわち、このタイミングで、ＥＬＯ成膜条件を、ｃ軸方向成膜条件からａ軸方向成膜条件に切り替えてもよい）。こうすれば、イニシャル成長層ＳＬがマスク部５からわずかに突出している状態から横方向成膜を行なうため、ベース半導体部８の厚み方向への成長に材料が消費されることを低減し、ベース半導体部８を高速で横方向成長させることができる。イニシャル成長層ＳＬは、例えば、２．０μｍ以上３．０μｍ以下の厚さに形成すればよい。
【0065】
ベース半導体部８（ＥＬＯ半導体部）の成膜温度については、１２００℃を超える高温であってもよいが、１１５０℃以下であってもよい。１０００℃を下回るような低温においてもＥＬＯ半導体部の形成は可能であり、相互反応低減の観点ではより好ましいといえる。このような低温成膜においては、ガリウム原料としてトリメチルガリウム（ＴＭＧ）を用いると、原料が十分に分解されず、ガリウム原子と炭素原子が同時にＥＬＯ半導体部に、通常より多く取り込まれることが分かった。ＥＬＯ法は、ａ軸方向の成膜は速く、ｃ軸方向の成膜が遅いため、ｃ面成膜時に多く取り込まれるためであると考えられる。
【0066】
また、ＥＬＯ半導体部に取り込まれた炭素（カーボン）は、マスク部５との反応を低減し、マスク部５とＥＬＯ半導体部（ベース半導体部８）との癒着などを低減することが判明した。そのため、ＥＬＯ半導体部の低温成膜では、アンモニアの供給量を減らし、低Ｖ／ＩＩＩ（＜１０００）程度で成膜することで、原料あるいはチャンバー雰囲気内の炭素元素をＥＬＯ半導体部に取り込み、マスク部５との反応を低減することができる。この場合、ベース半導体部８が炭素（カーボン）を含む構成となる。
【0067】
図１７は、実施例１の半導体デバイスの別構成を示す平面図である。図１６では、マスク部５上においてその両側から横方向成長するベース半導体部８が会合する前にこれらの横成長を停止させているが、これに限定されない。図１７に示すように、マスク部５上においてその両側から横方向成長するベース半導体部８同士が会合した後に、これらの横成長を停止させてもよい。この場合、ベース半導体部８は、平面視でマスク部５の中央と重なるボイドＶＤを内包し、会合部の転位（結晶欠陥）が多くなるため、半導体レーザ素子２０のアパーチャー部ＡＰは、平面視で会合部と重ならないように構成する。
【0068】
（化合物半導体部）
ベース半導体部８および化合物半導体部９は、同一装置（例えば、ＭＯＣＶＤ装置）で連続形成してもよいし、ベース半導体部８形成後に一旦基板を装置から取り出し、ベース半導体部８の表面研磨等を行った後に化合物半導体部９を形成してもよい。この場合、ベース半導体部８上に、再成長の際のバッファとなるｎ型のＧａＮ系半導体層（例えば、厚さ０．１μｍ程度～３μｍ程度）を形成した後に、化合物半導体部９を形成してもよい。化合物半導体部９の形成には、ＭＯＣＶＤ装置のほか、スパッタ装置、リモートプラズマＣＶＤ装置（RPCVD）、ＰＳＤ(Pulse Sputter Deposition)装置等を用いることができる
。リモートプラズマＣＶＤ装置、ＰＳＤ装置では、水素をキャリアガスとして用いないため、低抵抗のｐ型ＧａＮ系半導体部を形成することができる。
ベース半導体部８および化合物半導体部９は、同一装置（例えば、ＭＯＣＶＤ装置）で連続形成してもよいし、ベース半導体部８形成後に一旦基板を装置から取り出し、ベース半導体部８の表面研磨等を行った後に化合物半導体部９を形成してもよい。この場合、ベース半導体部８上に、再成長の際のバッファとなるｎ型のＧａＮ系半導体層（例えば、厚さ０．１μｍ程度～３μｍ程度）を形成した後に、化合物半導体部９を形成してもよい。化合物半導体部９の形成には、ＭＯＣＶＤ装置のほか、スパッタ装置、リモートプラズマＣＶＤ装置（RPCVD）、ＰＳＤ(Pulse Sputter Deposition)装置等を用いることができる
。リモートプラズマＣＶＤ装置、ＰＳＤ装置では、水素をキャリアガスとして用いないため、低抵抗のｐ型ＧａＮ系半導体部を形成することができる。
【0069】
活性層９ＫのＭＱＷ構造は、例えば、ＩｎＧａＮ／ＧａＮの５～６周期の構造とすることができる。Ｉｎ組成は目的とする発光波長で異なり、青色（４５０ｎｍ付近）であれば１５－２０％程度のＩｎ濃度、緑色（５３０ｎｍ付近）であれば３０％程度のＩｎ濃度とすることができる。必要に応じて、電子ブロッキング層（例えば、ＡｌＧａＮ層）を活性層９Ｋ上に形成してもよい。また、低抵抗化のために、ｐ型半導体層９Ｂの表面（１０ｎｍ程度）をｐ型ハイドープ層としてもよい。
【0070】
図１８は、実施例１の半導体デバイスの別構成を示す断面図である。図８では、絶縁膜ＫＦにアパーチャー部ＡＰを設けているが、これに限定されない。図１８のように、ｐ型半導体層９Ｂに環状の高抵抗部ＨＲ（ｐ型ドープ濃度が小さい領域）を設け、高抵抗部ＨＲの内側をアパーチャー部ＡＰ（電流狭窄部）とする構成（高抵抗部ＨＲがアパーチャー部ＡＰを取り囲む構成）でもよい。Ａｌ（アルミニウム）、Ｆｅ（鉄）のインプランテーションを行うことでアパーチャー部ＡＰを形成することもできる。また、アパーチャー部ＡＰに屈折率差による光の閉じ込め効果をもたせるため、アパーチャーの周囲を掘り込み、アパーチャー部ＡＰとその周囲との間に屈折率差を生じさせる（例えば、アパーチャー部ＡＰと比較してその周囲の屈折率を小さくする）こともできる。
【0071】
（第１および第２電極）
第１電極Ｅ１は、光透過性を有する透明導電性材料によって形成されている。透明導電性材料としては、例えば、インジウム錫酸化物（結晶性ＩＴＯ，アモルファスＩＴＯ，ＳｎドープのＩｎ２Ｏ３を含む）、インジウム亜鉛酸化物（ＩＺＯ：Indium Zinc Oxide)、ＩＦＯ（ＦドープのＩｎ２Ｏ３）、酸化錫（ＳｎＯ２、ＳｂドープのＳｎＯ２、ＦドープのＳｎＯ２を含む）、酸化亜鉛（ＺｎＯ，ＡＩドープのＺｎＯ，ＢドープのＺｎＯを含む）をあげることができる。
第１電極Ｅ１は、光透過性を有する透明導電性材料によって形成されている。透明導電性材料としては、例えば、インジウム錫酸化物（結晶性ＩＴＯ，アモルファスＩＴＯ，ＳｎドープのＩｎ２Ｏ３を含む）、インジウム亜鉛酸化物（ＩＺＯ：Indium Zinc Oxide)、ＩＦＯ（ＦドープのＩｎ２Ｏ３）、酸化錫（ＳｎＯ２、ＳｂドープのＳｎＯ２、ＦドープのＳｎＯ２を含む）、酸化亜鉛（ＺｎＯ，ＡＩドープのＺｎＯ，ＢドープのＺｎＯを含む）をあげることができる。
【0072】
第１電極Ｅ１は、Ｇａ（ガリウム）酸化物、Ｔｉ（チタン）酸化物、Ｎｂ（ニオブ）酸化物、Ｎｉ（ニッケル）酸化物の少なくとも１つを母層として含んでいてもよい。第１電極Ｅ１のアパーチャー径（ｐ型半導体部に接触する、電流注入領域の径）は、例えば、２μｍ以上１００μｍ以下とすることができる。
【0073】
第１電極Ｅ１と接触する第１パッドＰ１は、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、ＳｎおよびＩｎの少なくとも１つ含む、単層構造または複層構造であってもよい。複層構造については、例えば左側を下層側として、Ｔｉ層／Ａｕ層、Ｔｉ層／Ａｌ層、Ｔｉ層／Ａｌ層／Ａｕ層、Ｔｉ層／Ｐｔ層／Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ａｕ層／Ｐｔ層、Ｎｉ層／Ｐｔ層、Ｐｄ層／Ｐｔ層、Ａｇ層／Ｐｄ層等の構成を採用することができる。
【0074】
（第２光反射部）
第２光反射部ＲＳは、例えば、図８に示すように、第３屈折部Ｒ３と第４屈折部Ｒ４とが交互に積み重ねられたＤＢＲである。第３屈折部Ｒ３は、例えば、ＳｉＯ２等を含む。第４屈折部Ｒ４は、第３屈折部Ｒ３よりも高い屈折率を有する材料を含む層であり、例えば、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、ＺｎＯ、ＡｌＮ、ＳｉＮまたはＭｇＯ等を含む。第３屈折部Ｒ３と第４屈折部Ｒ４との界面に臨界角以上の角度で入射した光は、この界面において全反射するため、第２光反射部ＲＳにおいては高い光反射率（例えば、９６％以上）が実現される。
第２光反射部ＲＳは、例えば、図８に示すように、第３屈折部Ｒ３と第４屈折部Ｒ４とが交互に積み重ねられたＤＢＲである。第３屈折部Ｒ３は、例えば、ＳｉＯ２等を含む。第４屈折部Ｒ４は、第３屈折部Ｒ３よりも高い屈折率を有する材料を含む層であり、例えば、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、ＺｎＯ、ＡｌＮ、ＳｉＮまたはＭｇＯ等を含む。第３屈折部Ｒ３と第４屈折部Ｒ４との界面に臨界角以上の角度で入射した光は、この界面において全反射するため、第２光反射部ＲＳにおいては高い光反射率（例えば、９６％以上）が実現される。
【0075】
図５において、主基板１が透光性の場合は、活性層９Ｋの発光波長に対し、第２光反射部ＲＳは略１００％、例えば、９９％程度の反射率を有していてもよく、第１光反射部ＲＦは、第２光反射部ＲＳよりも低い反射率、例えば、９８％程度の反射率を有していてもよい。この場合、第１光反射部ＲＦと第２光反射部ＲＳとの間を往復する光は、第１光反射部ＲＦの下面（平面視でアパーチャー部ＡＰと重なる部分）からレーザ光として出射する。なお、レーザ光が第１光反射部ＲＦ側から出射する構成に限定されない。主基板１が透光性でない場合は第２光反射部ＲＳ側から出射する構成でもよいし、第１および第２光反射部ＲＦ・ＲＳそれぞれからレーザ光が出射する構成でもよい。
【0076】
（個片化）
図１９は、実施例１の半導体デバイスの別構成を示す平面図である。図１９に示すように、図７の半導体デバイス３０を個片化し、それぞれが１つの半導体レーザ素子２０を含む複数の半導体デバイス３０としてもよい。
図１９は、実施例１の半導体デバイスの別構成を示す平面図である。図１９に示すように、図７の半導体デバイス３０を個片化し、それぞれが１つの半導体レーザ素子２０を含む複数の半導体デバイス３０としてもよい。
【0077】
（変形例）
図２０は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２０に示すように、半導体デバイス３０は、主基板１の反対側に配され、第１および第２電極Ｅ１・Ｅ２と電気的に接続する回路基板ＣＢを備える。具体的には、第１電極Ｅ１は、第１パッドＰ１および導電接着材Ａ１を介して回路基板に接続され、第２電極Ｅ２は導電接着材Ａ２を介して回路基板ＣＢに接続される。回路基板ＣＢが半導体レーザ素子２０を駆動する構成でもよい。
図２０は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２０に示すように、半導体デバイス３０は、主基板１の反対側に配され、第１および第２電極Ｅ１・Ｅ２と電気的に接続する回路基板ＣＢを備える。具体的には、第１電極Ｅ１は、第１パッドＰ１および導電接着材Ａ１を介して回路基板に接続され、第２電極Ｅ２は導電接着材Ａ２を介して回路基板ＣＢに接続される。回路基板ＣＢが半導体レーザ素子２０を駆動する構成でもよい。
【0078】
図２１および図２２は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２１に示す半導体デバイス３０は、第１電極Ｅ１に接触する第１パッドＰ１と、第２電極Ｅ２に接触する第２パッドＰ２とを備え、第１および第２パッドＰ１・Ｐ２の上面レベル（高さ位置）が一致し、かつ、第１および第２パッドＰ１・Ｐ２の上面が、第２光反射部ＲＳの上面よりもより上方に位置する。このため、回路基板ＣＢ（図２２参照）への実装が容易になる。第２電極Ｅ２の周縁部と、ベース半導体部８との間には、絶縁膜ＤＦを設けることができる。絶縁膜ＤＦを設けることで、第２電極Ｅ２と化合物半導体部９の上面（ｐ型半導体層）との短絡を防ぐことができ、第１電極Ｅ１からｐ型半導体層に注入されたホールが、活性層を経由せずに第２電極Ｅ２に移動するおそれが低減する。また、第２電極Ｅ２が、周縁部よりも非周縁部ＥＨが凹んだ形状であり、凹んだ非周縁部ＥＨが絶縁体ＤＬで埋められている構成でもよい。絶縁体ＤＬによって第２パッドＰ２の上面を平坦化することができる。また、第１パッドＰ１を第２光反射部ＲＳの上面に接触させることで放熱性を高めることができる。
【0079】
図２３および図２４は、実施例１に係る半導体デバイスの別構成を示す断面図である。図５等では、シード部４が第１光反射部ＲＦ上に全面的に形成されているが、これに限定されない。図２３および図２４に示すように、シード部４が第１マスク６の開口部Ｋと重なるように局所的に設けられていてもよい。図２３では第１光反射部ＲＦの最上部を第２屈折部Ｒ２とし、図２４では第１光反射部ＲＦの最上部を第１屈折部Ｒ１とする。こうすれば、シード部４からの応力を低減することができる。シード部４を８００℃以下の低温で形成してもよい。
【0080】
図２５および図２６は、実施例１に係る半導体デバイスの別構成を示す断面図である。図６では、第２電極Ｅ２がベース半導体部８と接しているが、これに限定されない。図２５のように、第２電極Ｅ２がシード部４と接していてもよい。この場合は、シード部４を、例えばｎ型のＧａＮ系半導体層とすることができる。また、図２６のように、第２電極Ｅ２が、第１光反射部ＲＦの最上部（例えば、第２屈折部Ｒ２）と接していてもよい。この場合、第１光反射部ＲＦの最上部を、例えばｎ型のＧａＮ系半導体層とすることができる。
【0081】
図２７は、実施例１に係る半導体デバイスの別構成を示す平面図である。図２７に示すように、第１および第２電極Ｅ１・Ｅ２がＸ方向に並び、第２電極Ｅ２が、平面視で第１部分ＨＤと重なる構成でもよい。なお、第１電極Ｅ１およびアパーチャー部ＡＰは平面視で第２部分ＳＤと重なる。
【0082】
図２８は、実施例１に係る半導体デバイスの別構成を示す平面図である。図２８の半導体デバイス３０は、空隙ＴＫを挟んでＸ方向に隣接する、同面積の第１領域Ｌ１および第２領域Ｌ２を有し、２つの領域Ｌ１・Ｌ２間で、半導体レーザ素子２０の形状が異なる。
【0083】
具体的には、第１領域Ｌ１では２つの半導体レーザ素子２０が複数Ｙ方向に並び、第２領域Ｌ２では６つの半導体レーザ素子２０が複数Ｙ方向に並ぶ。第１領域Ｌ１の半導体レーザ素子２０のアパーチャー径は、第２領域Ｌ２の半導体レーザ素子２０のアパーチャー径よりも大きい。
【0084】
第１領域Ｌ１の半導体レーザ素子２０では、平面視において、アパーチャー部ＡＰと第１パッドＰ１がＹ方向に並び、Ｙ方向を長手方向とし、ベース半導体部８に接する第２電極Ｅ２と、第１パッドＰ１とがＸ方向に並ぶ。第２領域Ｌ２の半導体レーザ素子２０では、平面視において、アパーチャー部ＡＰと第１パッドＰ１がＸ方向に並び、Ｘ方向を長手方向とし、ベース半導体部８に接する第２電極Ｅ２と、第１パッドＰ１との間にアパーチャー部ＡＰが位置する。
【0085】
図２９および図３０は、実施例１に係る半導体デバイスの別構成を示す模式的平面図である。図２９の半導体デバイス３０は、図１９に示す複数の半導体デバイスを回路基板ＣＢに実装して得られる。図３０の半導体デバイス３０は、図２８の半導体デバイス３０を領域分割し、第２領域Ｌ２から得られる複数の半導体デバイスを回路基板ＣＢに実装して得られる。
【0086】
〔実施例２〕
図３１は、実施例２に係る半導体デバイスの構成を示す断面図である。実施例２の半導体デバイス３０は、例えば図１０に示す下地基板ＵＫを備え、第１光反射部ＲＦが下地基板ＵＫ上に位置し、下地基板ＵＫは、上面に開口した凹部ＵＴを有する。
図３１は、実施例２に係る半導体デバイスの構成を示す断面図である。実施例２の半導体デバイス３０は、例えば図１０に示す下地基板ＵＫを備え、第１光反射部ＲＦが下地基板ＵＫ上に位置し、下地基板ＵＫは、上面に開口した凹部ＵＴを有する。
【0087】
図３２～図３５は、実施例２に係る下地基板の構成を示す断面図である。実施例２では、図３２に示すように、主基板１は、凹部ＵＴに対応する部分が凹んでいてもよい。また、図３３に示すように、下地基板ＵＫは、主基板１よりも上方に位置する下地部３を含み、下地部３は、凹部ＵＴに対応する部分が貫かれていてもよい。また、図３４に示すように、下地基板ＵＫは、主基板１よりも上方に位置するバッファ部２および下地部３を含み、下地部３は、凹部ＵＴに対応する部分が凹んでいてもよい。また、図３５に示すように、下地基板ＵＫは、主基板１よりも上方に位置するバッファ部２および下地部３を含み、主基板１は、凹部ＵＴに対応する部分が凹み、バッファ部２および下地部３は、凹部ＵＴに対応する部分が貫かれていてもよい。凹部ＵＴは、Ｙ方向に伸びるストライプ状に形成され、凹部ＵＴの幅（Ｘ方向のサイズ）は例えば３μｍ、凹部ＵＴの深さ（Ｚ方向のサイズ）は例えば５μｍである。
【0088】
図３１では、第２光反射部ＲＳは、平面視において凹部ＵＴと重ならない。第１光反射部ＲＦの第１および第２屈折部Ｒ１・Ｒ２が、凹部ＵＴに沿ったＵ字形状部ＵＣを有し、Ｕ字形状部ＵＣは、平面視でマスク部５の中央と重なる。実施例２の半導体デバイス３０は、化合物半導体部９およびベース半導体部８の側面に接する空隙ＴＫを備え、平面視において空隙ＴＫと凹部ＵＴとが重なる。
【0089】
空隙ＴＫは、マスク部５の側面５Ｓおよびシード部４の側面４Ｓに接し、第１光反射部ＲＦの最上部に位置する（第２屈折部Ｒ２の）Ｕ字形状部ＵＣが空隙ＴＫと接する。なお、第１光反射部ＲＦの最上部に位置する（第１屈折部Ｒ１の）Ｕ字形状部ＵＣが空隙ＴＫと接する構成でもよい。下地基板ＵＫに凹部ＵＴを設け、エピタキシャルＤＢＲである第１光反射部ＲＦにＵ字形状部を設けることで、第１光反射部ＲＦの応力が緩和され、クラックの発生が低減する。また、第１光反射部ＲＦからの放熱性も高まる。
【0090】
〔実施例３〕
図３６は、実施例３に係る半導体デバイスの構成を示す断面図である。図３７は、実施例３に係る半導体デバイスの構成を示す断面図である。図３６および図３７の半導体デバイスでは、第２電極Ｅ２が下地基板ＵＫの裏面に設けられている。下地基板ＵＫには、例えばｎ型ドープがなされた主基板１（例えば、ＳｉＣ基板、Ｓｉ基板）を用いることができる。下地基板ＵＫに下地部３を設ける場合は下地部３をｎ型半導体層（例えば、ＧａＮ系半導体）とし、下地基板ＵＫにバッファ部２および下地部３を設ける場合は、これらをｎ型半導体層（例えば、窒化物半導体）とする。第１光反射部ＲＦの各エピタキシャル層（例えば、窒化物半導体）およびシード部４（例えば、ＧａＮ系半導体）についても、ｎ型半導体層とする。
図３６は、実施例３に係る半導体デバイスの構成を示す断面図である。図３７は、実施例３に係る半導体デバイスの構成を示す断面図である。図３６および図３７の半導体デバイスでは、第２電極Ｅ２が下地基板ＵＫの裏面に設けられている。下地基板ＵＫには、例えばｎ型ドープがなされた主基板１（例えば、ＳｉＣ基板、Ｓｉ基板）を用いることができる。下地基板ＵＫに下地部３を設ける場合は下地部３をｎ型半導体層（例えば、ＧａＮ系半導体）とし、下地基板ＵＫにバッファ部２および下地部３を設ける場合は、これらをｎ型半導体層（例えば、窒化物半導体）とする。第１光反射部ＲＦの各エピタキシャル層（例えば、窒化物半導体）およびシード部４（例えば、ＧａＮ系半導体）についても、ｎ型半導体層とする。
【0091】
〔実施例４〕
図３８は、実施例４に係る半導体デバイスの製造方法の一例を示すフローチャートである。図３９～図４０は、実施例４に係る半導体デバイスの構成を示す断面図である。実施例４では、下地基板ＵＫが、主基板１と、主基板１の上方に位置する第２マスクＭＳとを有する。図３８では、主基板１を準備する工程の後に、第２マスクＭＳを形成する工程と、ＥＬＯ法で下地部３を形成する工程とを行う。すなわち、図３９～図４０の半導体デバイス３０は、ＥＬＯ法で形成される下地部３を有する。なお、主基板１と第２マスクＭＳとの間にバッファ部２を設けてもよい。
図３８は、実施例４に係る半導体デバイスの製造方法の一例を示すフローチャートである。図３９～図４０は、実施例４に係る半導体デバイスの構成を示す断面図である。実施例４では、下地基板ＵＫが、主基板１と、主基板１の上方に位置する第２マスクＭＳとを有する。図３８では、主基板１を準備する工程の後に、第２マスクＭＳを形成する工程と、ＥＬＯ法で下地部３を形成する工程とを行う。すなわち、図３９～図４０の半導体デバイス３０は、ＥＬＯ法で形成される下地部３を有する。なお、主基板１と第２マスクＭＳとの間にバッファ部２を設けてもよい。
【0092】
図３９～図４０では、例えば、主基板１をＳｉＣ基板とし、バッファ部２をＧａＮ系半導体層とし、第２マスクＭＳを、シリコン酸化膜およびシリコン窒化膜の少なくとも一方を含む、単層膜あるいは複層膜とし、下地部３を、ＥＬＯ法で形成されたＧａＮ系半導体層とすることができる。
【0093】
第２マスクＭＳはマスク部Ｍおよび開口部Ｑを含み、図３９では、平面視において、第１マスク６の開口部Ｋと第２マスクＭＳの開口部Ｑとが重なる。図４０のように、平面視において、ベース半導体部８の間隙ＴＫと第２マスクＭＳの開口部Ｑとが重なる構成であってもよい。
【0094】
図４１は、実施例４に係る半導体デバイスの製造方法の別例を示すフローチャートである。図４２は、実施例４に係る半導体デバイスの別構成を示す断面図である。図４１では、主基板１を準備する工程の後に、第２マスクＭＳを形成する工程と、ＥＬＯ法で第１光反射部ＲＦの最下部を形成する工程とを行う。このため、図４２の半導体デバイス３０は、最下部がＥＬＯ法で形成された第１光反射部ＲＦを有する。
【0095】
実施例４では、下地部３あるいは第１光反射部ＲＦ（エピタキシャルＤＢＲ）の最下部がＥＬＯ法で形成されるため、第１光反射部ＲＦの転位（欠陥）が低減し、光反射率を高めることができる。
【0096】
〔実施例５〕
実施例５では、ＩｎＡｌＮ（第１屈折部Ｒ１）／ＧａＮ（第２屈折部Ｒ２）のエピタキシャルＤＢＲを形成する。この場合、下地基板ＵＫをＭＯＣＶＤ装置の反応炉内に設置し、反応炉内にＨ２およびＮＨ３を供給して、基板温度を１０７０℃まで昇温させた後、下地基板ＵＫにＴＭＧを供給し、バッファ部２としてのＧａＮ層を１００ｎｍエピタキシャル成長させる。次に、基板温度を９３０℃（第１の温度）に降温した後、供給ガスをＨ２からＮ２に切替え、ＴＭＩおよびＴＭＡを供給することで、ノンドープのＩｎＡｌＮ層（第１屈折部Ｒ１）を５０ｎｍ成長させた。次に、基板温度を９３０℃に維持した状態でＴＥＧおよびＳｉＨ４を供給することで、第２屈折部Ｒ２の第１層としてのＳｉドープＧａＮ層を５ｎｍ成長させた。続いて、供給ガスをＮ２からＨ２に切替え、基板温度を１０７０℃（第２の温度）まで昇温し、ＴＭＧを供給することで、第２屈折部Ｒ２の第２層としてのノンドープＧａＮ層を４０ｎｍ成長させた。その後、上記工程を繰り返し、４０ペアのＩｎＡｌＮ／ＧａＮからなるエピタキシャルＤＢＲを形成した。ベース半導体部８（例えば、ＧａＮ層）と格子整合するＩｎＡｌＮ／ＧａＮからなる第１光反射部ＲＦを形成する場合、下地基板ＵＫはＧａＮ基板（バルク結晶）を用いることができる。この場合、第１マスク６の開口部Ｋ上の貫通転位密度を５×１０６ｃｍ－２以下程度に抑えることができ、開口部Ｋ上にもアパーチャー部ＡＰを形成できるようになる。
実施例５では、ＩｎＡｌＮ（第１屈折部Ｒ１）／ＧａＮ（第２屈折部Ｒ２）のエピタキシャルＤＢＲを形成する。この場合、下地基板ＵＫをＭＯＣＶＤ装置の反応炉内に設置し、反応炉内にＨ２およびＮＨ３を供給して、基板温度を１０７０℃まで昇温させた後、下地基板ＵＫにＴＭＧを供給し、バッファ部２としてのＧａＮ層を１００ｎｍエピタキシャル成長させる。次に、基板温度を９３０℃（第１の温度）に降温した後、供給ガスをＨ２からＮ２に切替え、ＴＭＩおよびＴＭＡを供給することで、ノンドープのＩｎＡｌＮ層（第１屈折部Ｒ１）を５０ｎｍ成長させた。次に、基板温度を９３０℃に維持した状態でＴＥＧおよびＳｉＨ４を供給することで、第２屈折部Ｒ２の第１層としてのＳｉドープＧａＮ層を５ｎｍ成長させた。続いて、供給ガスをＮ２からＨ２に切替え、基板温度を１０７０℃（第２の温度）まで昇温し、ＴＭＧを供給することで、第２屈折部Ｒ２の第２層としてのノンドープＧａＮ層を４０ｎｍ成長させた。その後、上記工程を繰り返し、４０ペアのＩｎＡｌＮ／ＧａＮからなるエピタキシャルＤＢＲを形成した。ベース半導体部８（例えば、ＧａＮ層）と格子整合するＩｎＡｌＮ／ＧａＮからなる第１光反射部ＲＦを形成する場合、下地基板ＵＫはＧａＮ基板（バルク結晶）を用いることができる。この場合、第１マスク６の開口部Ｋ上の貫通転位密度を５×１０６ｃｍ－２以下程度に抑えることができ、開口部Ｋ上にもアパーチャー部ＡＰを形成できるようになる。
【0097】
〔実施例６〕
実施例６では、第１光反射部ＲＦ（エピタキシャルＤＢＲ）をＰＳＤ法で形成する。ＰＳＤ法では、化合物エピタキシャル層を形成するための元素の全て、または一部を、間欠的に供給する。化合物エピタキシャル層を形成するには、構成元素の全てを供給する必要があるが、間欠的に供給するのは一部の元素のみでよい場合がある。すなわち、構成する元素の原料の全てまたは一部を、間欠的に励起する。ＩＩＩ－Ｖ族窒化物の場合、一般に、ＩＩＩ族元素すべてを間欠的に供給することができるが、混晶を成膜するときには、一部のＩＩＩ族元素を間欠的に供給し、他のＩＩＩ族元素を連続的に（好ましくは遅い供給速度で）供給してもよい。
実施例６では、第１光反射部ＲＦ（エピタキシャルＤＢＲ）をＰＳＤ法で形成する。ＰＳＤ法では、化合物エピタキシャル層を形成するための元素の全て、または一部を、間欠的に供給する。化合物エピタキシャル層を形成するには、構成元素の全てを供給する必要があるが、間欠的に供給するのは一部の元素のみでよい場合がある。すなわち、構成する元素の原料の全てまたは一部を、間欠的に励起する。ＩＩＩ－Ｖ族窒化物の場合、一般に、ＩＩＩ族元素すべてを間欠的に供給することができるが、混晶を成膜するときには、一部のＩＩＩ族元素を間欠的に供給し、他のＩＩＩ族元素を連続的に（好ましくは遅い供給速度で）供給してもよい。
【0098】
Ｖ族元素については、窒素を気体で供給すると、ガス状（分子、ラジカル、イオン）で基板成長面付近に存在するため、意図的に間欠的に供給しなくてもよい。Ｎ元素の供給は、Ｎを含む原料、例えばＩＩＩ－Ｖ族窒化物を間欠的に励起（スパッタ）して間欠的に供給することも可能である。Ｖ族元素は、原料を間欠的に励起して供給してもよいし、Ｖ族元素原料を雰囲気中に存在させてもよいし、Ｖ族元素原料を雰囲気中に存在させながら同時に別の原料を間欠的に励起して供給してもよい。また、複数の元素が間欠的に供給されるとき、複数の元素が供給されるタイミングは同一であっても、同一でなくてもよい。
【0099】
供給継続時間については、短すぎると、実用的な成膜速度を得るために、瞬間的に大きなエネルギーを与えて供給期間中の供給速度を上げることとなり、その結果、ＰＬＤ法のようにドロップレットが発生しやすくなる。一方、供給継続時間が長すぎると、充分なマイグレーションが可能な供給停止時間を取れない場合がある。供給停止時間（ｓｅｃ）については、短すぎるとマイグレーションの時間が不足して良好な結晶を得るのが困難になり、また長すぎると不純物を取り込みやすくなったり、また成膜方法によっては、成膜の継続が困難になったりする。
【0100】
実施例６では、雰囲気ガスとしてマスフローコントローラーによりＡｒガスを１．０ｓｃｃｍ、窒素ガスを４．０ｓｃｃｍ導入し、成長圧力は２×１０－２Ｔｏｒｒとした。ＳｉＣ基板を電位的に接地し、ＳｉＣ基板とＧａ金属ターゲット間に印加する電圧を－６００Ｖ、電圧を印加する時間を５μｓｅｃ、電圧印加を休止する時間を９５μｓｅｃとし、ＳｉＣ基板とＧａ金属ターゲット間に印加する電圧を－５５７Ｖ、電圧を印加する時間を５μｓｅｃ、電圧印加を休止する時間を５０μｓｅｃとして繰り返した。成長室内に導入するＡｒガス量を一時的に増加させることによりスパッタ放電を開始させ、Ａｒガス量、成長圧力が前述の設定値に安定したことを確認後、各シャッターを開放することで第２屈折部Ｒ２であるＧａＮ層を形成することができる。成長温度は３５０℃とした。同様の方法でＡｌターゲットを用いれば第１屈折部Ｒ１であるＡｌＮ層を形成することができる。上記工程を繰り返すことで、３０ペアのＡｌＮ（第１屈折部Ｒ１）／ＧａＮ（第２屈折部Ｒ２）からなるエピタキシャルＤＢＲが形成できる。
【0101】
〔実施例７〕
実施例１～６では、ベース半導体部８をＧａＮで構成することができるが、ベース半導体部８を、ＧａＮ系半導体であるＩｎＧａＮで構成してもよい。ＩｎＧａＮの横方向成膜は、例えば１０００℃を下回るような低温で行う。高温ではインジウムの蒸気圧が高くなり、膜中に有効に取り込まれないためである。成膜温度が低温になることで、マスク部５とベース半導体部８との相互反応が低減される効果がある。また、ＩｎＧａＮは、ＧａＮよりもマスク部５（シリコン酸化膜、シリコン窒化膜等）との反応性が低いという効果もある。ベース半導体部８にインジウムがＩｎ組成レベル１％以上で取り込まれるようになると、マスク部５との反応性がさらに低下する。ガリウム原料ガスとしては、トリエチルガリウム（ＴＥＧ）を用いることができる。
実施例１～６では、ベース半導体部８をＧａＮで構成することができるが、ベース半導体部８を、ＧａＮ系半導体であるＩｎＧａＮで構成してもよい。ＩｎＧａＮの横方向成膜は、例えば１０００℃を下回るような低温で行う。高温ではインジウムの蒸気圧が高くなり、膜中に有効に取り込まれないためである。成膜温度が低温になることで、マスク部５とベース半導体部８との相互反応が低減される効果がある。また、ＩｎＧａＮは、ＧａＮよりもマスク部５（シリコン酸化膜、シリコン窒化膜等）との反応性が低いという効果もある。ベース半導体部８にインジウムがＩｎ組成レベル１％以上で取り込まれるようになると、マスク部５との反応性がさらに低下する。ガリウム原料ガスとしては、トリエチルガリウム（ＴＥＧ）を用いることができる。
【0102】
〔実施例８〕
図４３および図４４は、実施例８に係る半導体デバイスの別構成を示す断面図である。図４３に示すように、下地基板ＵＫの下方（裏面側）に波長変換部ＨＳを設けてもよい。例えば、波長変換部ＨＳとして、黄色で発光する一般的なＹＡＧ蛍光体などを配置することで、白色照明とすることができる。
図４３および図４４は、実施例８に係る半導体デバイスの別構成を示す断面図である。図４３に示すように、下地基板ＵＫの下方（裏面側）に波長変換部ＨＳを設けてもよい。例えば、波長変換部ＨＳとして、黄色で発光する一般的なＹＡＧ蛍光体などを配置することで、白色照明とすることができる。
【0103】
図４４に示すように、複数の半導体レーザ素子２０を含む半導体デバイス３０において、赤サブ画素用の半導体レーザ素子２０のアパーチャー部ＡＰと平面視で重なるように赤色発光の蛍光体ＨＲを配し、緑サブ画素用の半導体レーザ素子２０のアパーチャー部ＡＰと平面視で重なるように緑色発光の蛍光体ＨＧを配し、青サブ画素用の半導体レーザ素子２０のアパーチャー部ＡＰと平面視で重なるように青色発光の蛍光体ＨＢを配することで、レーザ表示装置用の半導体デバイス３０を実現することができる。
【0104】
〔実施例９〕
図４５は、実施例９に係る半導体デバイスの別構成を示す断面図である。図４５では、第１光反射部ＲＦにフォトニック結晶層を用いる。フォトニック結晶層である第１光反射部ＲＦは、例えば、第５屈折部Ｒ５と、第５屈折部Ｒ５よりも高屈折率である第６屈折部Ｒ６とが２次元（Ｘ－Ｙ平面）配置された構造を有する。第５屈折部Ｒ５は、ベース層に、格子点状に形成された、数十～数百ナノメートルの径を有する孔（ホール）であってもよい。ベース層は窒化物半導体層であってもよい。格子ピッチは、化合物半導体部９での発光波長程度（例えば、２００～４００ｎｍ）とすることができる。この場合、下地基板ＵＫ（例えば、ＧａＮ基板）上にＧａＮ系半導体層をベース層とする第１光反射部ＲＦ（フォトニック結晶層）を形成し、第１光反射部ＲＦ上に対向基板ＳＫ（例えば、ＧａＮ基板）を配し、対向基板ＳＫ上にシード部４を介して第１マスク６を設けてもよい。対向基板ＳＫがＧａＮ基板であれば対向基板ＳＫ上に第１マスク６を設けてもよい。また、対向基板ＳＫを設けずに、第１光反射部ＲＦ（フォトニック結晶層）上にシード部４を介して第１マスク６を設けてもよいし、第１光反射部ＲＦ（フォトニック結晶層）上に第１マスク６を設けてもよい。フォトニック結晶を形成すると、その上層の結晶性が低下することが知られているが、実施例９では、高光反射率を実現するフォトニック結晶を用いながら、上層の結晶性の低下が抑えられ、発光効率の高い化合物半導体部９を得ることができる。
図４５は、実施例９に係る半導体デバイスの別構成を示す断面図である。図４５では、第１光反射部ＲＦにフォトニック結晶層を用いる。フォトニック結晶層である第１光反射部ＲＦは、例えば、第５屈折部Ｒ５と、第５屈折部Ｒ５よりも高屈折率である第６屈折部Ｒ６とが２次元（Ｘ－Ｙ平面）配置された構造を有する。第５屈折部Ｒ５は、ベース層に、格子点状に形成された、数十～数百ナノメートルの径を有する孔（ホール）であってもよい。ベース層は窒化物半導体層であってもよい。格子ピッチは、化合物半導体部９での発光波長程度（例えば、２００～４００ｎｍ）とすることができる。この場合、下地基板ＵＫ（例えば、ＧａＮ基板）上にＧａＮ系半導体層をベース層とする第１光反射部ＲＦ（フォトニック結晶層）を形成し、第１光反射部ＲＦ上に対向基板ＳＫ（例えば、ＧａＮ基板）を配し、対向基板ＳＫ上にシード部４を介して第１マスク６を設けてもよい。対向基板ＳＫがＧａＮ基板であれば対向基板ＳＫ上に第１マスク６を設けてもよい。また、対向基板ＳＫを設けずに、第１光反射部ＲＦ（フォトニック結晶層）上にシード部４を介して第１マスク６を設けてもよいし、第１光反射部ＲＦ（フォトニック結晶層）上に第１マスク６を設けてもよい。フォトニック結晶を形成すると、その上層の結晶性が低下することが知られているが、実施例９では、高光反射率を実現するフォトニック結晶を用いながら、上層の結晶性の低下が抑えられ、発光効率の高い化合物半導体部９を得ることができる。
【0105】
〔実施例１０〕
図４６は、実施例１０に係る電子機器の構成を示す模式図である。図４６の電子機器４０は、実施例１～９の半導体デバイス３０と、半導体デバイス３０を制御するプロセッサを含む制御部８０とを備える。電子機器４０としては、通信装置、光学装置、表示装置、照明装置、センサ装置、情報処理装置、医療機器、電気自動車（ＥＶ）等を挙げることができる。
図４６は、実施例１０に係る電子機器の構成を示す模式図である。図４６の電子機器４０は、実施例１～９の半導体デバイス３０と、半導体デバイス３０を制御するプロセッサを含む制御部８０とを備える。電子機器４０としては、通信装置、光学装置、表示装置、照明装置、センサ装置、情報処理装置、医療機器、電気自動車（ＥＶ）等を挙げることができる。
【0106】
上述の実施形態および実施例は、例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が可能になることが、当業者には明らかである。
【0107】
〔付記事項〕
以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
【符号の説明】
【0108】
１ 主基板
２ バッファ部
３ 下地部
５ マスク部
６ 第１マスク
８ ベース半導体部
９ 化合物半導体部
２０ 半導体レーザ素子
３０ 半導体デバイス
ＲＦ 第１光反射部
ＲＳ 第２光反射部
ＭＳ 第２マスク
Ｒ１～Ｒ４ 第１～第４屈折部
ＵＫ 下地基板
Ｋ 開口部
Ｑ 開口部
Ｅ１ 第１電極
Ｅ２ 第２電極
ＣＢ 回路基板
ＨＤ 第１部分
ＳＤ 第２部分
２ バッファ部
３ 下地部
５ マスク部
６ 第１マスク
８ ベース半導体部
９ 化合物半導体部
２０ 半導体レーザ素子
３０ 半導体デバイス
ＲＦ 第１光反射部
ＲＳ 第２光反射部
ＭＳ 第２マスク
Ｒ１～Ｒ４ 第１～第４屈折部
ＵＫ 下地基板
Ｋ 開口部
Ｑ 開口部
Ｅ１ 第１電極
Ｅ２ 第２電極
ＣＢ 回路基板
ＨＤ 第１部分
ＳＤ 第２部分
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】