知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-02-06
(45)【発行日】2025-02-17
(54)【発明の名称】半導体パッケージ
(51)【国際特許分類】
H10F 39/12 20250101AFI20250207BHJP
H04N 25/70 20230101ALI20250207BHJP
【ＦＩ】
H01L27/146 D
H04N25/70
【請求項の数】
15
(21)【出願番号】P 2021534558
(86)(22)【出願日】2020-05-22
(86)【国際出願番号】 JP2020020224
(87)【国際公開番号】W WO2021014731
(87)【国際公開日】2021-01-28
【審査請求日】2023-03-30
(31)【優先権主張番号】P 2019135043
(32)【優先日】2019-07-23
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100112955
【弁理士】
【氏名又は名称】丸島 敏一
(72)【発明者】
【氏名】大平 光
(72)【発明者】
【氏名】佐藤 二尚
(72)【発明者】
【氏名】藤永 陽一郎
(72)【発明者】
【氏名】塚田 敦士
【審査官】今井 聖和
(56)【参考文献】
【文献】国際公開第２０１９／０８７７６４（ＷＯ，Ａ１）
【文献】国際公開第２０１９／１３１９６５（ＷＯ，Ａ１）
【文献】国際公開第２０１８／１８６１９６（ＷＯ，Ａ１）
【文献】特開２０００－２５３２０３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０１５８８６０（ＵＳ，Ａ１）
【文献】国際公開第２０１９／０２１７０５（ＷＯ，Ａ１）
【文献】特開２０１９－０２９９７９（ＪＰ，Ａ）
【文献】特開平０７－２０４１６２（ＪＰ，Ａ）
【文献】特開２０１７－１７５００４（ＪＰ，Ａ）
【文献】特開２００７－２８７９６７（ＪＰ，Ａ）
【文献】特開２００７－２９９９２９（ＪＰ，Ａ）
【文献】国際公開第２０１８／１８６０２７（ＷＯ，Ａ１）
【文献】特開２０１６－０８６０９１（ＪＰ，Ａ）
【文献】特開２００８－１６０６４８（ＪＰ，Ａ）
【文献】国際公開第２０１７／０６１２９６（ＷＯ，Ａ１）
【文献】特開２００７－０４２８７９（ＪＰ，Ａ）
【文献】特開２００１－３２００３６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０４Ｎ ２５／７０
(57)【特許請求の範囲】
【請求項1】
画像データに対して所定の信号処理を行う信号処理回路と外部端子に一端が接続された出力側ビアの他端とを接続する信号線が配線された配線層を支持基板に形成する配線層形成手順と、前記信号処理回路が配置された回路層を前記配線層に形成する回路層形成手順と、
前記画像データを生成する固体撮像素子を前記回路層に接続する接続手順と、
前記支持基板を貫通するように前記出力側ビアを形成する出力ビア形成手順と
を具備する半導体パッケージの製造方法。
【請求項2】
前記固体撮像素子の受光面のうち画素アレイ部の周囲に樹脂ダムを形成して前記樹脂ダムにガラスを搭載するガラス搭載手順をさらに具備する請求項１記載の半導体パッケージの製造方法。
【請求項3】
前記出力側ビアは、前記支持基板の表面のうち前記信号処理回路に対応する領域と前記信号処理回路に対応しない領域とに配置される請求項１記載の半導体パッケージの製造方法。
【請求項4】
前記固体撮像素子の受光面から埋め込み素子まで貫通する開口部を前記固体撮像素子および前記回路層に形成する開口部形成手順をさらに具備し、前記回路層には、前記埋め込み素子がさらに配置され、
前記開口部形成手順は、前記接続手順と前記出力ビア形成手順との間に実行される
請求項１記載の半導体パッケージの製造方法。
【請求項5】
画像データに対して所定の信号処理を行う信号処理回路と入力側ビアの他端とを接続する信号線が配線された配線層を支持基板に形成する配線層形成手順と、前記入力側ビアおよび前記信号処理回路が設けられた回路層を前記配線層に形成する回路層形成手順と、
前記画像データを生成する固体撮像素子を前記回路層に接続する接続手順と
を具備する半導体パッケージの製造方法。
【請求項6】
前記配線層、前記支持基板、前記回路層および前記固体撮像素子を含むセンサーチップをインターポーザに接着する接着手順と、前記インターポーザと前記配線層とをワイヤにより接続するワイヤボンディング手順と、
前記固体撮像素子の画素アレイ部の周囲にスペーサ樹脂を形成して前記スペーサ樹脂にガラスを搭載するガラス搭載手順と
をさらに具備する請求項５に記載の半導体パッケージの製造方法。
【請求項7】
フレームに前記インターポーザを接着するフレーム接着手順をさらに具備する請求項６記載の半導体パッケージの製造方法。
【請求項8】
バンプと外部端子とを接続する信号線が配線された再配線層と前記配線層とを前記バンプにより接続するバンプ接続手順をさらに具備する請求項５に記載の半導体パッケージの製造方法。
【請求項9】
前記固体撮像素子の受光面から埋め込み素子まで貫通する開口部を前記固体撮像素子および前記回路層に形成する開口部形成手順をさらに具備し、前記回路層には、前記埋め込み素子がさらに配置され、
前記開口部形成手順は、前記接続手順の後に実行される
請求項５記載の半導体パッケージの製造方法。
【請求項10】
フレームが外周に形成されたフレーム付き基板と前記配線層とをワイヤにより接続するワイヤボンディング手順をさらに具備する請求項９記載の半導体パッケージの製造方法。
【請求項11】
セラミック基板と前記配線層とをワイヤにより接続するワイヤボンディング手順をさらに具備する請求項９記載の半導体パッケージの製造方法。
【請求項12】
前記配線層の受光側の面に追加回路を形成する追加回路形成手順をさらに具備する請求項５記載の半導体パッケージの製造方法。
【請求項13】
前記追加回路を封止樹脂内に埋め込む埋め込み手順をさらに具備する請求項１２記載の半導体パッケージの製造方法。
【請求項14】
前記固体撮像素子の受光面を保護する透明樹脂を形成する透明樹脂形成手順をさらに具備する請求項１３記載の半導体パッケージの製造方法。
【請求項15】
前記封止樹脂にリブを介してガラスを接続するガラス接続手順をさらに具備する請求項１３記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、半導体パッケージに関する。詳しくは、固体撮像素子を設けた半導体パッケージに関する。
【背景技術】
【0002】
従来より、半導体集積回路の取り扱いを容易にするなどの目的で、その半導体集積回路を基板に実装して密閉した半導体パッケージが用いられている。例えば、半導体集積回路として固体撮像素子を実装し、受光側から順に、固体撮像素子、配線層、ロジック回路、および、支持基板の順で積層した半導体パッケージが提案されている（例えば、特許文献１参照。）。この半導体パッケージでは、配線層内の配線を介してロジック回路と固体撮像素子とが接続され、支持基板およびロジック回路を貫通するビアを介して配線層から外部端子へデータが出力される。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１４－９９５８２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上述の従来技術では、固体撮像素子に加えてロジック回路を配置することにより、半導体パッケージの機能の向上を図っている。しかしながら、上述の半導体パッケージでは、支持基板およびロジック回路をビアが貫通しており、支持基板のみを貫通する場合と比較してビアを形成するプロセスが複雑化してしまう。そのため、半導体パッケージを量産する際に、歩留まりが低下するおそれがある。
【0005】
本技術はこのような状況に鑑みて生み出されたものであり、ビアを形成する半導体パッケージにおいて、歩留まりの低下を抑制することを目的とする。
【課題を解決するための手段】
【0006】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、画像データを生成する固体撮像素子と、上記画像データに対して所定の信号処理を行う信号処理回路が配置された回路層と、外部端子に一端が接続された出力側ビアが貫通する支持基板と、上記支持基板と上記回路層との間に配置されて上記信号処理回路と上記出力側ビアの他端とを接続する信号線が配線された配線層とを具備する半導体パッケージである。これにより、半導体パッケージの歩留まりが向上するという作用をもたらす。
【0007】
また、この第１の側面において、ガラスと、上記固体撮像素子の受光面のうち画素アレイ部の周囲と上記ガラスとの間に形成された樹脂ダムとをさらに具備してもよい。これにより、キャビティが形成されるという作用をもたらす。
【0008】
また、この第１の側面において、ガラスと、上記固体撮像素子と上記ガラスとの間に埋め込まれた透明樹脂とをさらに具備してもよい。これにより、キャビティが無くなるという作用をもたらす。
【0009】
また、この第１の側面において、上記出力側ビアは、上記支持基板の表面のうち上記信号処理回路に対応する領域と上記信号処理回路に対応しない領域とに配置されてもよい。これにより、外部端子の不足が防止されるという作用をもたらす。
【0010】
また、この第１の側面において、セラミック基板をさらに具備し、上記出力側ビアは、上記支持基板およびセラミック基板を貫通してもよい。これにより、セラミックパッケージの歩留まりが向上するという作用をもたらす。
【0011】
また、この第１の側面において、上記回路層には、埋め込み素子がさらに配置され、上記固体撮像素子および上記回路層には、上記固体撮像素子の受光面から上記埋め込み素子まで貫通した開口部が形成されてもよい。これにより、半導体パッケージの機能が向上するという作用をもたらす。
【0012】
また、本技術の第２の側面は、画像データを生成して入力側ビアの一端に入力する固体撮像素子と、上記画像データに対して所定の信号処理を行う信号処理回路と上記入力側ビアの他端とを接続する信号線が配線された配線層と、上記固体撮像素子と上記配線層との間に配置されて上記入力側ビアおよび上記信号処理回路が設けられた回路層とを具備する半導体パッケージである。これにより、半導体パッケージの歩留まりが向上するという作用をもたらす。
【0013】
また、この第２の側面において、一端が外部端子に接続された出力側ビアが貫通するセラミック基板をさらに具備してもよい。これにより、セラミックパッケージの歩留まりが向上するという作用をもたらす。
【0014】
また、この第２の側面において、上記セラミック基板と上記配線層とはワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
【0015】
また、この第２の側面において、上記セラミック基板と上記配線層とはバンプにより接続されてもよい。これにより、フリップチップ接続が行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
【0016】
また、この第２の側面において、ガラスと上記固体撮像素子の画素アレイ部の周囲と上記ガラスとの間に形成されたスペーサ樹脂と、インターポーザとをさらに具備し、上記インターポーザと上記配線層とはワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
【0017】
また、この第２の側面において、接合バンプと外部端子とを接続する信号線が配線された再配線層をさらに具備し、上記配線層は、上記バンプにより上記再配線層と接続されてもよい。これにより、フリップチップ接続が行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
【0018】
また、この第２の側面において、フレームと、上記フレームに接着されたインターポーザとをさらに具備し、上記インターポーザと上記配線層とはワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
【0019】
また、この第２の側面において、上記回路層には、埋め込み素子がさらに配置され、上記固体撮像素子および上記回路層には、上記固体撮像素子の受光面から上記埋め込み素子まで貫通した開口部が形成されてもよい。これにより、半導体パッケージの機能が向上するという作用をもたらす。
【0020】
また、この第２の側面において、フレームが外周に形成されたフレーム付き基板をさらに具備し、上記配線層と上記フレーム付き基板とは、ワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われた半導体パッケージの歩留まりが向上するという作用をもたらす。
【0021】
また、この第２の側面において、セラミック基板をさらに具備し、上記セラミック基板と上記配線層とは、ワイヤにより接続されてもよい。これにより、ワイヤボンディングが行われたセラミックパッケージの歩留まりが向上するという作用をもたらす。
【0022】
また、この第２の側面において、上記配線層の受光側の面に設けられた追加回路をさらに具備してもよい。これにより、半導体パッケージの機能が向上するという作用をもたらす。
【0023】
また、この第２の側面において、上記追加回路は封止樹脂内に埋め込まれてもよい。これにより、半導体パッケージの信頼性が向上するという作用をもたらす。
【0024】
また、この第２の側面において、上記固体撮像素子の受光面を保護する透明樹脂をさらに具備してもよい。これにより、半導体パッケージの厚みが小さくなるという作用をもたらす。
【0025】
また、この第２の側面において、上記封止樹脂にリブを介して接続されたガラスをさらに具備してもよい。これにより、固体撮像素子の受光面が保護されるという作用をもたらす。
【図面の簡単な説明】
【0026】
【図1】本技術の第１の実施の形態における電子装置の一構成例を示すブロック図である。
【図2】本技術の第１の実施の形態における半導体パッケージの一構成例を示す断面図である。
【図3】本技術の第１の実施の形態における半導体パッケージの構成を模式的に示した断面図である。
【図4】比較例における半導体パッケージの一構成例を示す断面図である。
【図5】比較例における半導体パッケージの構成を模式的に示した断面図である。
【図6】本技術の第１の実施の形態におけるロジック回路等を薄くする工程までを説明するための図である。
【図7】本技術の第１の実施の形態における入力側ビアを形成する工程までを説明するための図である。
【図8】本技術の第１の実施の形態における出力側ビア、再配線および外部端子を形成する工程までを説明するための図である。
【図9】本技術の第１の実施の形態における半導体パッケージの製造方法の一例を示すフローチャートである。
【図10】本技術の第１の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。
【図11】本技術の第１の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。
【図12】本技術の第１の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。
【図13】本技術の第２の実施の形態における半導体パッケージの一構成例を示す断面図である。
【図14】本技術の第２の実施の形態におけるセンサーチップの構成を模式的に示した断面図である。
【図15】本技術の第２の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。
【図16】本技術の第２の実施の形態の第１の変形例におけるセンサーチップの構成を模式的に示した断面図である。
【図17】本技術の第２の実施の形態の第１の変形例における半導体パッケージおよび光学部１１０の断面図である。
【図18】本技術の第２の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。
【図19】本技術の第２の実施の形態の第２の変形例におけるガラスを搭載する工程までを説明するための図である。
【図20】本技術の第２の実施の形態の第２の変形例における外部端子を形成する工程までを説明するための図である。
【図21】本技術の第２の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。
【図22】本技術の第２の実施の形態の第３の変形例における半導体パッケージの上面図および下面図である。
【図23】本技術の第２の実施の形態の第４の変形例における半導体パッケージの一構成例を示す断面図である。
【図24】本技術の第２の実施の形態の第５の変形例における半導体パッケージの一構成例を示す断面図である。
【図25】本技術の第２の実施の形態の第６の変形例における半導体パッケージの一構成例を示す断面図である。
【図26】本技術の第３の実施の形態における半導体パッケージの一構成例を示す断面図である。
【図27】本技術の第３の実施の形態における半導体パッケージの構成を模式的に示した断面図である。
【図28】本技術の第３の実施の形態におけるロジック回路等を薄くする工程までを説明するための図である。
【図29】本技術の第３の実施の形態における支持基板を接続する工程までを説明するための図である。
【図30】本技術の第３の実施の形態における開口部を形成する工程を説明するための図である。
【図31】本技術の第３の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。
【図32】本技術の第３の実施の形態の第１の変形例におけるセンサーチップの構成を模式的に示した断面図である。
【図33】本技術の第３の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。
【図34】本技術の第３の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。
【図35】本技術の第３の実施の形態の第３の変形例における半導体パッケージの構成を模式的に示した断面図である。
【図36】本技術の第４の実施の形態における半導体パッケージの一構成例を示す断面図である。
【図37】本技術の第４の実施の形態における半導体パッケージの構成を模式的に示した断面図である。
【図38】本技術の第４の実施の形態におけるロジック回路等を薄くする工程までを説明するための図である。
【図39】本技術の第４の実施の形態における配線層を形成する工程までを説明するための図である。
【図40】本技術の第４の実施の形態におけるカラーフィルタおよびオンチップレンズを形成する工程までを説明するための図である。
【図41】本技術の第４の実施の形態におけるワイヤボンディングの工程までを説明するための図である。
【図42】本技術の第４の実施の形態の第１の変形例における半導体パッケージの一構成例を示す断面図である。
【図43】本技術の第４の実施の形態の第２の変形例における半導体パッケージの一構成例を示す断面図である。
【図44】本技術の第４の実施の形態の第２の変形例におけるワイヤボンディングの工程までを説明するための図である。
【図45】本技術の第４の実施の形態の第３の変形例における半導体パッケージの一構成例を示す断面図である。
【図46】本技術の第４の実施の形態の第４の変形例における半導体パッケージの一構成例を示す断面図である。
【図47】本技術の第４の実施の形態の第５の変形例における半導体パッケージの一構成例を示す断面図である。
【図48】車両制御システムの概略的な構成の一例を示すブロック図である。
【図49】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0027】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ビアが支持基板のみを貫通する例）
２．第２の実施の形態（ビアに支持基板を貫通させ、セラミックパッケージなどに実装した例）
３．第３の実施の形態（発光素子を埋め込んだ例）
４．第４の実施の形態（回路や部品を追加した例）
５．移動体への応用例
１．第１の実施の形態（ビアが支持基板のみを貫通する例）
２．第２の実施の形態（ビアに支持基板を貫通させ、セラミックパッケージなどに実装した例）
３．第３の実施の形態（発光素子を埋め込んだ例）
４．第４の実施の形態（回路や部品を追加した例）
５．移動体への応用例
【0028】
＜１．第１の実施の形態＞
［電子装置の構成例］
図１は、本技術の第１の実施の形態における電子装置の一構成例を示すブロック図である。この電子装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２２０およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに電子装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。電子装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、スマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
［電子装置の構成例］
図１は、本技術の第１の実施の形態における電子装置の一構成例を示すブロック図である。この電子装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２２０およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに電子装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。電子装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、スマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
【0029】
光学部１１０は、被写体からの光を集光して固体撮像素子２２０に導くものである。固体撮像素子２２０は、垂直同期信号に同期して、入射光を光電変換して画像データを生成するものである。ここで、垂直同期信号は、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２２０は、生成した画像データをＤＳＰ回路１２０に供給する。
【0030】
ＤＳＰ回路１２０は、固体撮像素子２２０からの画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。
【0031】
表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
【0032】
バス１５０は、光学部１１０、固体撮像素子２２０、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
【0033】
フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２２０、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
【0034】
上述の構成において、例えば、固体撮像素子２２０およびＤＳＰ回路１２０は、半導体パッケージ内に実装される。
【0035】
［半導体パッケージの構成例］
図２は、本技術の第１の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この半導体パッケージ２００には、受光側を上側とすると上から順に、ガラス２１０、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が設けられる。
図２は、本技術の第１の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この半導体パッケージ２００には、受光側を上側とすると上から順に、ガラス２１０、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が設けられる。
【0036】
ガラス２１０は、固体撮像素子２２０を保護するものである。このガラス２１０の受光面に光学部１１０からの入射光が入射される。同図における矢印は、入射光の入射方向を示す。
【0037】
以下、入射光の光軸を「Ｚ軸」と称する。また、Ｚ軸に垂直な所定方向を「Ｘ軸」と称し、Ｘ軸およびＺ軸に垂直な方向を「Ｙ軸」と称する。同図は、Ｙ軸方向から見た断面図である。
【0038】
固体撮像素子２２０は、光電変換により画像データを生成するものである。固体撮像素子２２０の受光面のうち、画素が配列された画素アレイ部の周囲と、ガラス２１０との間には感光性樹脂などにより樹脂ダム２６１が形成される。この樹脂ダム２６１により、樹脂ダム２６１と、固体撮像素子２２０の受光面と、ガラス２１０とに囲まれた空間であるキャビティ２６２が形成される。
【0039】
回路層２３０は、固体撮像素子２２０と配線層２４０との間に配置され、入力側ビア２３１および２３４などの複数の入力側ビアと、ロジック回路２３２と、メモリ２３３とが絶縁膜内に埋め込まれた層である。入力側ビア２３１や２３４は、Ｚ軸に沿って延びて、回路層２３０のうち、ロジック回路２３２およびメモリ２３３などの回路が配置されていない部分を貫通するＴＳＶ（Through Silicon Via）である。また、入力側ビア２３１や２３４の一端は、固体撮像素子２２０に接続される。
【0040】
ロジック回路２３２は、画像データに対して所定の処理を行うものである。例えば、ロジック回路２３２として、ＤＳＰ回路１２０が配置される。メモリ２３３は、画像データを一時的に保持するものである。なお、ロジック回路２３２は、特許請求の範囲に記載の信号処理回路の一例である。
【0041】
配線層２４０は、支持基板２５０と回路層２３０との間に配置される。この配線層２４０には、所定数の信号線２４２が配線される。また、配線層２４０には、パッド２４１および２４３が配置される。これらの信号線２４２は、入力側ビア２３１等の他端をロジック回路２３２に接続する信号線と、ロジック回路２３２およびメモリ２３３を接続する信号線とを含む。また、これらの信号線２４２は、ロジック回路２３２とパッド２４１や２４３とを接続する信号線を含む。
【0042】
支持基板２５０は、出力側ビア２５１および２５４などの複数の出力側ビアが貫通する基板である。出力側ビア２５１や２５４は、支持基板２５０においてＺ方向に伸びて、パッド２４１や２４３に対応する部分（すなわち、ロジック回路２３２等の周囲に対応する部分）を貫通する。また、受光側を上側として、支持基板２５０の下面には、所定数の外部端子２５３が設けられる。例えば、半田ボールが外部端子２５３として用いられる。
【0043】
また、支持基板２５０には、再配線２５２が配線され、出力側ビア２５１や２５４の一端は、再配線２５２を介して外部端子２５３に接続される。出力側ビア２５１や２５３の他端は、パッド２４１や２４３を介して配線層２４０内の信号線２４２と接続される。
【0044】
図３は、本技術の第１の実施の形態における半導体パッケージ２００の構成を模式的に示した断面図である。同図において、樹脂ダム２６１、信号線２４２および再配線２５２は省略されている。
【0045】
同図に例示するように、受光側を上側とすると上から順に、ガラス２１０、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が設けられる。
【0046】
固体撮像素子２２０は、光電変換により画像データを生成し、入力側ビア２３１や２３４の一端に入力する。ロジック回路２３２は、入力側ビア２３１等と配線層２４０内の信号線を介して画像データを受け取り、その画像データに対して信号処理を行う。この信号処理において、ロジック回路２３２は、配線層２４０を介してメモリ２３３にアクセスし、画像データの書込みや読出しを行う。また、ロジック回路２３２は、処理後のデータを配線層２４０と、出力側ビア２５１等とを介して外部端子２５３へ出力する。
【0047】
ここで、比較例として、上から順に、ガラス２１０、固体撮像素子２２０、配線層２４０、回路層２３０および支持基板２５０を配置した半導体パッケージを想定する。
【0048】
図４は、比較例における半導体パッケージの一構成例を示す断面図である。
【0049】
図５は、比較例における半導体パッケージの構成を模式的に示した断面図である。
【0050】
図４および図５に例示するように、比較例では、固体撮像素子２２０と回路層２３０との間に配線層２４０が配置される。この配線層２４０は、固体撮像素子２２０内の配線を用いて製造される。また、配線層２４０には、ロジック回路２３２およびメモリ２３３を接続する信号線等が配線される。このため、搭載するロジック回路２３２やメモリ２３３に応じて固体撮像素子２２０内の配線を設計する必要があり、固体撮像素子２２０の配線設計の自由度が低下するおそれがある。
【0051】
これに対して、図２および図３に例示した半導体パッケージ２００では、固体撮像素子２２０と配線層２４０との間に回路層２３０を配置している。これにより、搭載するロジック回路２３２やメモリ２３３に応じて固体撮像素子２２０の配線を変更する必要が無くなり、配線設計の自由度を向上させることができる。
【0052】
また、比較例では、データを外部端子２５３から出力するために、支持基板２５０とロジック回路２３２やメモリ２３３とを貫通するビアが形成される。この構成では、ロジック回路２３２やメモリ２３３に、ビアを貫通させるためのパッドを配置する必要があり、その分、ロジック回路２３２等の面積を大きくしなければならない。また、ロジック回路２３２等が外部からの調達品である場合、パッドを設けることができないおそれがある。さらに、支持基板２５０のみを貫通させる場合と比較して、ビアを形成するプロセスが複雑になり、半導体パッケージ２００を量産する際に歩留まりが低下するおそれがある。この他、ロジック回路２３２等をビアが貫通することにより、ロジック回路２３２等の特性が変動し、その特性変動に起因して歩留まりが低下するおそれもある。
【0053】
これに対して、図２および図３に例示した半導体パッケージ２００では、支持基板２５０のみを貫通する出力側ビア２５１等を形成している。これにより、ロジック回路２３２やメモリ２３３に、ビアを貫通させるためのパッドを配置する必要が無くなり、その分、ロジック回路２３２等の面積を小さくすることができる。また、パッドを設ける必要が無いため、ロジック回路２３２等に外部からの調達品を用いることが容易となる。さらに、支持基板２５０とロジック回路２３２やメモリ２３３とを貫通させる場合と比較して、出力側ビア２５１等を形成するプロセスがシンプルになるため、歩留まりを向上させることができる。この他、出力側ビア２５１等はロジック回路２３２等を貫通しないため、ロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
【0054】
次に、半導体パッケージ２００の製造方法について説明する。
【0055】
［半導体パッケージの製造方法］
図６は、本技術の第１の実施の形態におけるロジック回路２３２等を薄くする工程までを説明するための図である。同図におけるａは、配線層２４０を形成する工程を説明するための図である。同図におけるｂは、ロジック回路２３２等を接続する工程を説明するための図である。同図におけるｃは、ロジック回路２３２等を薄くする工程までを説明するための図である。
図６は、本技術の第１の実施の形態におけるロジック回路２３２等を薄くする工程までを説明するための図である。同図におけるａは、配線層２４０を形成する工程を説明するための図である。同図におけるｂは、ロジック回路２３２等を接続する工程を説明するための図である。同図におけるｃは、ロジック回路２３２等を薄くする工程までを説明するための図である。
【0056】
同図におけるａに例示するように半導体パッケージ２００の製造システムは、まず、複数のチップ領域に分割されたウェハー状の支持基板２５０において、チップ領域毎に配線層２４０を形成する。そして、同図におけるｂに例示するように、製造システムは、配線層２４０に、ロジック回路２３２やメモリ２３３をＣｕ－Ｃｕ接合などにより接続する。この工程は、Ｃ２Ｗ（Chip to Wafer）接続と呼ばれる。続いて、同図におけるｃに例示するように、製造システムは、ロジック回路２３２やメモリ２３３を必要に応じて薄くする。
【0057】
図７は、本技術の第１の実施の形態における入力側ビア２３１等を形成する工程までを説明するための図である。同図におけるａは、ロジック回路２３２等を絶縁膜に埋め込む工程を説明するための図である。同図におけるｂは、回路層を平坦化する工程を説明するための図である。同図におけるｃは、入力側ビア２３１等を形成する工程を説明する図である。
【0058】
同図におけるａに例示するように、製造システムは、絶縁膜によりロジック回路２３２等を埋め込むことにより回路層２３０を形成する。そして、製造システムは、同図におけるｂに例示するように回路層２３０を平坦化する。続いて、製造システムは、同図におけるｃに例示するように、回路層２３０のうち、ロジック回路２３２等が配置されていない領域を貫通する入力側ビア２３１や２３４を形成する。
【0059】
図８は、本技術の第１の実施の形態における出力側ビア２５１、再配線２５２および外部端子２５３を形成する工程までを説明するための図である。同図におけるａは、固体撮像素子２２０を接続する工程を説明するための図である。同図におけるｂは、カラーフィルタおよびオンチップレンズを形成する工程を説明するための図である。同図におけるｃは、出力側ビア２５１、再配線２５２および外部端子２５３を形成する工程までを説明するための図である。
【0060】
同図におけるａに例示するように、製造システムは、複数の固体撮像素子２２０が設けられたウェハーを用意し、ウェハー状の支持基板２５０の入力側ビア２３１等にＣｕ－Ｃｕ接合などにより接続する。この工程は、ＷｏＷ（Wafer on Wafer）接続と呼ばれる。そして、製造システムは、同図におけるｂに例示するように、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタ（不図示）と、オンチップレンズ２２２とを形成する。続いて、製造システムは、同図におけるｃに例示するように、出力側ビア２５１や２５４と、再配線２５２および外部端子２５３とを支持基板２５０に形成する。また、製造システムは、樹脂ダム２６１を形成し、ガラス２１０により固体撮像素子２２０を密閉する。そして、製造システムは、ダイシングによりチップ領域の単位で個片化する。
【0061】
【0062】
図９は、本技術の第１の実施の形態における半導体パッケージ２００の製造方法の一例を示すフローチャートである。
【0063】
製造システムは、まず、支持基板２５０に配線層２４０を形成し（ステップＳ９０１）、その配線層２４０に、ロジック回路２３２やメモリ２３３をＣｕ－Ｃｕ接合などにより接続する（ステップＳ９０２）。そして、製造システムは、ロジック回路２３２やメモリ２３３を薄化し（ステップＳ９０３）、絶縁膜によりロジック回路２３２等を埋め込み、回路層２３０を形成する（ステップＳ９０４）。続いて、製造システムは、回路層２３０を平坦化し（ステップＳ９０５）、入力側ビア２３１や２３４を形成する（ステップＳ９０６）。
【0064】
製造システムは、固体撮像素子２２０をＣｕ－Ｃｕ接合などにより接続する（ステップＳ９０７）。製造システムは、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタと、オンチップレンズ２２２とを形成する（ステップＳ９０８）。続いて、製造システムは、出力側ビア２５１や２５４と、再配線２５２および外部端子２５３とを支持基板２５０に形成し、ガラス２１０により固体撮像素子２２０を密閉する（ステップＳ９０９）。ステップＳ９０９の後に、製造システムは、ダイシングや検査などを行い、半導体パッケージ２００の製造を終了する。
【0065】
このように、本技術の第１の実施の形態によれば、出力側ビア２５１等は、支持基板２５０のみを貫通するため、支持基板２５０およびロジック回路２３２を貫通させる場合と比較して、簡易なプロセスによりビアを形成することができる。これにより、支持基板２５０およびロジック回路２３２を貫通させる場合と比較して半導体パッケージ２００の歩留まりを向上させることができる。
【0066】
［第１の変形例］
上述の第１の実施の形態では、樹脂ダム２６１により半導体パッケージ２００内にキャビティ２６２を設けていたが、樹脂ダム２６１の壁面の一部が剥がれて、固体撮像素子２２０の像面に落下するおそれがある。この第１の実施の形態の第１の変形例の半導体パッケージ２００は、透明樹脂で埋めることによりキャビティ２６２を無くした点において第１の実施の形態と異なる。
上述の第１の実施の形態では、樹脂ダム２６１により半導体パッケージ２００内にキャビティ２６２を設けていたが、樹脂ダム２６１の壁面の一部が剥がれて、固体撮像素子２２０の像面に落下するおそれがある。この第１の実施の形態の第１の変形例の半導体パッケージ２００は、透明樹脂で埋めることによりキャビティ２６２を無くした点において第１の実施の形態と異なる。
【0067】
図１０は、本技術の第１の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第１の実施の形態の第１の変形例の半導体パッケージ２００は、樹脂ダム２６１の代わりに、透明樹脂２６３が形成される点において第１の実施の形態と異なる。この透明樹脂２６３は、ガラス２１０と固体撮像素子２２０との間に埋め込まれる。これにより、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
【0068】
このように、本技術の第１の実施の形態の第１の変形例によれば、ガラス２１０と固体撮像素子２２０との間に透明樹脂２６３を埋め込んだため、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
【0069】
［第２の変形例］
上述の第１の実施の形態では、ロジック回路２３２等の周囲に対応する部分に出力側ビア２５１等を配置していたが、この構成では、外部端子２５３の個数が不足するおそれがある。この第１の実施の形態の第２の変形例の半導体パッケージ２００は、ロジック回路２３２等の直下にも出力側ビアを配置した点において第１の実施の形態と異なる。
上述の第１の実施の形態では、ロジック回路２３２等の周囲に対応する部分に出力側ビア２５１等を配置していたが、この構成では、外部端子２５３の個数が不足するおそれがある。この第１の実施の形態の第２の変形例の半導体パッケージ２００は、ロジック回路２３２等の直下にも出力側ビアを配置した点において第１の実施の形態と異なる。
【0070】
図１１は、本技術の第１の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第１の実施の形態の第２の変形例の半導体パッケージ２００は、支持基板２５０において、ロジック回路２３２やメモリ２３３に対応しない領域の他、対応する領域にも所定数の出力側ビア２５５が配置される点において第１の実施の形態と異なる。言い換えれば、出力側ビア２５５は、支持基板２５０において、ロジック回路２３２等の直下にも配置される。これにより、出力側ビアの本数を多くし、外部端子２５３の不足を防止することができる。
【0071】
このように、本技術の第１の実施の形態の第２の変形例によれば、ロジック回路２３２やメモリ２３３に対応する領域にも出力側ビア２５５を形成したため、出力側ビアの本数を多くし、外部端子２５３の不足を防止することができる。
【0072】
［第３の変形例］
上述の第１の実施の形態の第２の変形例では、樹脂ダム２６１により半導体パッケージ２００内にキャビティ２６２を設けていたが、樹脂ダム２６１の壁面の一部が剥がれて、固体撮像素子２２０の像面に落下するおそれがある。この第１の実施の形態の第３の変形例の半導体パッケージ２００は、透明樹脂で埋めることによりキャビティ２６２を無くした点において第１の実施の形態の第２の変形例と異なる。
上述の第１の実施の形態の第２の変形例では、樹脂ダム２６１により半導体パッケージ２００内にキャビティ２６２を設けていたが、樹脂ダム２６１の壁面の一部が剥がれて、固体撮像素子２２０の像面に落下するおそれがある。この第１の実施の形態の第３の変形例の半導体パッケージ２００は、透明樹脂で埋めることによりキャビティ２６２を無くした点において第１の実施の形態の第２の変形例と異なる。
【0073】
図１２は、本技術の第１の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第１の実施の形態の第３の変形例の半導体パッケージ２００は、樹脂ダム２６１の代わりに、透明樹脂２６３が形成される点において第１の実施の形態の第２の変形例と異なる。これにより、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
【0074】
このように、本技術の第１の実施の形態の第３の変形例によれば、ガラス２１０と固体撮像素子２２０との間に透明樹脂２６３を埋め込んだため、キャビティ２６２を無くし、樹脂ダム２６１の壁面の剥離を防止することができる。
【0075】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、ウェハーレベルで製造した半導体パッケージ２００の歩留まりを向上させていたが、セラミック基板に実装したセラミックパッケージの歩留まりを向上させることもできる。この第２の実施の形態の半導体パッケージ２００は、セラミックパッケージである点において第１の実施の形態と異なる。
上述の第１の実施の形態では、ウェハーレベルで製造した半導体パッケージ２００の歩留まりを向上させていたが、セラミック基板に実装したセラミックパッケージの歩留まりを向上させることもできる。この第２の実施の形態の半導体パッケージ２００は、セラミックパッケージである点において第１の実施の形態と異なる。
【0076】
図１３は、本技術の第２の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の半導体パッケージ２００には、ガラス２１０、センサーチップ３１０およびセラミック基板３２０が設けられる。
【0077】
センサーチップ３１０は、受光側を上側とすると上から順に、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が積層されたチップである。各層の構成は、第１の実施の形態と同様である。ただし、第２の実施の形態の出力側ビア２５５は、支持基板２５０とセラミック基板３２０との両方を貫通する点において第１の実施の形態と異なる。
【0078】
セラミック基板３２０内には、空間が設けられ、その空間内にセンサーチップ３１０が設けられる。また、その空間は、ガラス２１０により密閉される。
【0079】
図１４は、本技術の第２の実施の形態におけるセンサーチップ３１０の構成を模式的に示した断面図である。同図に例示するように、ロジック回路２３２は、支持基板２５０およびセラミック基板３２０を貫通する出力側ビア２５５を介して、データを外部に出力する。
【0080】
このように、本技術の第２の実施の形態によれば、出力側ビア２５５が貫通するセラミック基板３２０内にセンサーチップ３１０を配置するため、セラミックパッケージの歩留まりを向上させることができる。
【0081】
［第１の変形例］
上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、ワイヤにより接続することもできる。この第２の実施の形態の第１の変形例の半導体パッケージ２００は、ワイヤによりセンサーチップ３１０をセラミック基板３２０に接続する点において第２の実施の形態と異なる。
上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、ワイヤにより接続することもできる。この第２の実施の形態の第１の変形例の半導体パッケージ２００は、ワイヤによりセンサーチップ３１０をセラミック基板３２０に接続する点において第２の実施の形態と異なる。
【0082】
図１５は、本技術の第２の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第１の変形例の半導体パッケージ２００は、ワイヤ３３１によりセラミック基板３２０と接続される点において第２の実施の形態と異なる。
【0083】
また、セラミック基板３２０には、出力側ビア３２１、再配線３２２および外部端子２５３が設けられる。出力側ビア３２１は、セラミック基板３２０を貫通し、出力側ビア３２１の一端が、ワイヤ３３１と接続される。また、出力側ビア３２１や再配線３２２に外部端子２５３が接続される。
【0084】
図１６は、本技術の第２の実施の形態におけるセンサーチップ３１０の構成を模式的に示した断面図である。同図に例示するように、支持基板２５０には、出力側ビア２５５が形成されない。このため、ビアがロジック回路２３２等を貫通せず、ビアの貫通によりロジック回路２３２等の特性が変動することが無くなる。したがって、その特性変動に起因する歩留まりの低下を抑制することができる。
【0085】
また、Ｚ軸方向から見た配線層２４０および支持基板２５０の面積は、固体撮像素子２２０および回路層２３０よりも狭い。このため、受光側を上側として、配線層２４０の上面のうち、固体撮像素子２２０に対応する領域の周囲にスペースが生じる。このスペースにパッド２４４や２４５などの所定数のパッドが設けられる。これらのパッドは、ワイヤ３３１と接続される。ロジック回路２３２は、ワイヤ３３１を介してセラミック基板３２０へデータを出力する。
【0086】
図１７は、本技術の第２の実施の形態の第１の変形例における半導体パッケージ２００および光学部１１０の断面図である。同図に例示するように、レンズやレンズホルダーを備える光学部１１０に半導体パッケージ２００のガラス２１０が取り付けられる。なお、第２の実施の形態の第１の変形例以外の半導体パッケージ２００も、同図に例示したように取り付けられる。
【0087】
このように、本技術の第２の実施の形態の第１の変形例では、ロジック回路２３２等の下部の配線層２４０をワイヤ３３１によりセラミック基板３２０に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
【0088】
［第２の変形例］
上述の第２の実施の形態では、セラミック基板３２０内にセンサーチップ３１０を配置してガラス２１０で密閉していたが、セラミック基板を設けず、センサーチップ３１０に、樹脂を介してガラス２１０を直接搭載することもできる。このような半導体パッケージは、ＧｏＣ（Glass on Chip）パッケージと呼ばれる。この第２の実施の形態の第２の変形例の半導体パッケージ２００は、ＧｏＣパッケージである点において第２の実施の形態と異なる。
上述の第２の実施の形態では、セラミック基板３２０内にセンサーチップ３１０を配置してガラス２１０で密閉していたが、セラミック基板を設けず、センサーチップ３１０に、樹脂を介してガラス２１０を直接搭載することもできる。このような半導体パッケージは、ＧｏＣ（Glass on Chip）パッケージと呼ばれる。この第２の実施の形態の第２の変形例の半導体パッケージ２００は、ＧｏＣパッケージである点において第２の実施の形態と異なる。
【0089】
図１８は、本技術の第２の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第２の変形例の半導体パッケージ２００はセラミック基板３２０の代わりに、インターポーザ３４５が設けられる点において第２の実施の形態と異なる。また、第２の実施の形態の第２の変形例のセンサーチップ３１０の構成は、第２の実施の形態と第１の変形例と同様である。
【0090】
受光側を上側として、センサーチップ３１０の下面は、接着剤３４４によりインターポーザ３４５に接着される。また、センサーチップ３１０は、ワイヤ３３１によりインターポーザ３４５と接続される。
【0091】
また、インターポーザ３４５の下面に外部端子２５３が形成される。インターポーザ３４５内には、ビアや再配線が形成され、それらによりワイヤ３３１と外部端子２５３とが接続される。インターポーザ３４５として、例えば、有機基板が用いられる。
【0092】
また、Ｚ方向から見てセンサーチップ３１０の周囲には、ポティング樹脂３４２が埋め込まれる。そのポティング樹脂３４２の上部に、上部が平らなモールド樹脂３４１が形成される。また、センサーチップ３１０の上面のうち画素アレイ部の周囲とガラス２１０との間には、スペーサ―樹脂３４３が形成される。
【0093】
同図に例示したように、チップ（センサーチップ３１０）上にガラス２１０を載置した構造の半導体パッケージは、ＧｏＣパッケージと呼ばれる。
【0094】
図１９は、本技術の第２の実施の形態の第２の変形例におけるガラスを搭載する工程までを説明するための図である。同図におけるａは、センサーチップ３１０を載置する構成を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。同図におけるｃは、スペーサ―樹脂３４３を形成する工程を説明するための図である。同図におけるｄは、ガラス２１０を載置する工程を説明するための図である。
【0095】
同図におけるａに例示するように、製造システムは、ウェハー状のインターポーザ３４５の上面にセンサーチップ３１０を載置し、接着する。そして、同図におけるｂに例示するように、製造システムは、センサーチップ３１０をワイヤ３３１によりインターポーザ３４５に接続する。続いて、同図におけるｃに例示するように、製造システムは、画素アレイ部の周囲にスペーサ―樹脂３４３を形成し、同図におけるｄに例示するように、そのスペーサ―樹脂３４３にガラス２１０を載置して固定する。
【0096】
図２０は、本技術の第２の実施の形態の第２の変形例における外部端子２５３を形成する工程までを説明するための図である。同図におけるａは、ポティング樹脂３４２を形成する工程を説明するための図である。同図におけるｂは、モールド樹脂３４１を形成する工程を説明するための図である。同図におけるｃは、外部端子２５３を形成する工程を説明するための図である。
【0097】
同図におけるａに例示するように、製造システムは、センサーチップ３１０の周囲にポティング樹脂３４２を形成して、ワイヤ３３１を埋め込む。そして、同図におけるｂに例示するように製造システムは、ポティング樹脂３４２の上部にモールド樹脂３４１を形成して平らに整える。続いて、同図におけるｃに例示するように製造システムは、インターポーザ３４５の下面に所定数の外部端子２５３（半田ボールなど）を設ける。次に、製造システムは、ダイシングにより複数のパッケージに個片化する。
【0098】
このように、本技術の第２の実施の形態の第２の変形例によれば、センサーチップ３１０をワイヤ３３１によりインターポーザ３４５に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
【0099】
［第３の変形例］
上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、フリップチップ接続することもできる。この第２の実施の形態の第３の変形例の半導体パッケージ２００は、バンプによりセンサーチップ３１０を再配線層に接続する点において第２の実施の形態と異なる。
上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、フリップチップ接続することもできる。この第２の実施の形態の第３の変形例の半導体パッケージ２００は、バンプによりセンサーチップ３１０を再配線層に接続する点において第２の実施の形態と異なる。
【0100】
図２１は、本技術の第２の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第３の変形例の半導体パッケージ２００はセラミック基板３２０の代わりに、再配線層３５４が設けられる点において第２の実施の形態と異なる。また、第２の実施の形態の第３の変形例のセンサーチップ３１０の構成は、第２の実施の形態の第１の変形例と同様である。ただし、センサーチップ３１０には、パッド２４４等の代わりにバンプ３５３が設けられる。
【0101】
受光側を上側として、ガラス２１０の下面のうち画素アレイ部に対応する領域以外に再配線層３５４が形成される。この再配線層３５４には、再配線３５１、シールリング３５２および外部端子２５３（半田ボールなど）が設けられる。
【0102】
また、センサーチップ３１０は、バンプ３５３により再配線層３５４と接続（すなわち、フリップチップ接続）される。バンプ３５３の接続箇所は、シールリング３５２により封止される。
【0103】
図２２は、本技術の第２の実施の形態の第３の変形例における半導体パッケージ２００の上面図および下面図である。同図におけるａは、半導体パッケージ２００の上面図である。同図におけるｂは、半導体パッケージ２００の下面図である。
【0104】
同図におけるａに例示するように、半導体パッケージ２００を上から見ると、ガラス２１０を通して、再配線３５１を視認することができる。また、同図におけるｂに例示するように、半導体パッケージ２００の下面において、外周に沿って、外部端子２５３が配列される。図２１および図２２に例示した構成のパッケージは、ＦＯＣＳＰ（Fan-Out Chip Size/Scale Package）と呼ばれる。
【0105】
このように本技術の第２の実施の形態の第３の変形例によれば、センサーチップ３１０を再配線層３５４にフリップチップ接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
【0106】
［第４の変形例］
上述の第２の実施の形態では、センサーチップ３１０をセラミック基板３２０に接続していたが、フレーム付のインターポーザに接着することもできる。この第２の実施の形態の第４の変形例の半導体パッケージ２００は、センサーチップ３１０をフレーム付のインターポーザに接着した点において第２の実施の形態と異なる。
上述の第２の実施の形態では、センサーチップ３１０をセラミック基板３２０に接続していたが、フレーム付のインターポーザに接着することもできる。この第２の実施の形態の第４の変形例の半導体パッケージ２００は、センサーチップ３１０をフレーム付のインターポーザに接着した点において第２の実施の形態と異なる。
【0107】
図２３は、本技術の第２の実施の形態の第４の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第４の変形例の半導体パッケージ２００はセラミック基板３２０の代わりに、フレーム３６２およびセラミックインターポーザ３６４が設けられる点において第２の実施の形態と異なる。また、第２の実施の形態の第４の変形例のセンサーチップ３１０の構成は、第２の実施の形態の第１の変形例と同様である。
【0108】
受光側を上側として、センサーチップ３１０の下面は、接着剤３４４によりセラミックインターポーザ３６４に接着される。また、センサーチップ３１０は、ワイヤ３３１により、セラミックインターポーザ３６４と接続される。
【0109】
また、セラミックインターポーザ３６４の下面に、ランドなどの外部端子３６５が形成される。セラミックインターポーザ３６４内には、ビアや再配線が形成され、それらによりワイヤ３３１と外部端子３６５とが接続される。
【0110】
セラミックインターポーザ３６４の上面のうち、センサーチップ３１０の周囲は、フレーム３６２とシール剤３６３により接続される。フレーム３６２は、すり鉢状の内壁を有し、外壁にＺ軸に垂直な基準面が形成された部材である。同図における太い波線は、基準面を示す。この基準面が、カメラモジュールなどに取付けられる。また、フレーム３６２の上面は、シール剤３６１によりガラス２１０と接続される。
【0111】
このように本技術の第２の実施の形態の第３の変形例によれば、センサーチップ３１０をワイヤ３３１によりセラミックインターポーザ３６４に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
【0112】
［第５の変形例］
上述の第２の実施の形態では、半田ボールを外部端子２５３として設けていたが、半田ボールの代わりにパッドを設けることもできる。第２の実施の形態の第５の変形例の半導体パッケージ２００は、パッドを外部端子として設けた点において第２の実施の形態と異なる。
上述の第２の実施の形態では、半田ボールを外部端子２５３として設けていたが、半田ボールの代わりにパッドを設けることもできる。第２の実施の形態の第５の変形例の半導体パッケージ２００は、パッドを外部端子として設けた点において第２の実施の形態と異なる。
【0113】
図２４は、本技術の第２の実施の形態の第５の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第５の変形例の半導体パッケージ２００は、外部端子２５３（半田ボール）の代わりに、パッドが外部端子３７１として設けられた点において第２の実施の形態と異なる。
【0114】
このように、本技術の第２の実施の形態の第５の変形例によれば、半田ボールの代わりにパッドを設けたため、ワイヤボンディングなどを行うことができる。
【0115】
［第６の変形例］
上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、フリップチップ接続することもできる。第２の実施の形態の第６の変形例の半導体パッケージ２００は、センサーチップ３１０をセラミック基板３２０にフリップチップ接続する点において第２の実施の形態と異なる。
上述の第２の実施の形態では、出力側ビア２５５により、センサーチップ３１０をセラミック基板３２０に接続していたが、フリップチップ接続することもできる。第２の実施の形態の第６の変形例の半導体パッケージ２００は、センサーチップ３１０をセラミック基板３２０にフリップチップ接続する点において第２の実施の形態と異なる。
【0116】
図２５は、本技術の第２の実施の形態の第６の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第２の実施の形態の第６の変形例の半導体パッケージ２００は、センサーチップ３１０がバンプ３８１によりセラミック基板３２０に接続される点において第２の実施の形態と異なる。また、第２の実施の形態の第６の変形例のセンサーチップ３１０の構成は、第２の実施の形態の第１の変形例と同様である。
【0117】
また、セラミック基板３２０は、センサーチップ３１０の上面のうち画素アレイ部の周囲と、センサーチップ３１０の側面をカバーする。
【0118】
このように、本技術の第２の実施の形態の第６の変形例によれば、ロジック回路２３２等の下部の配線層２４０をバンプ３８１によりセラミック基板３２０に接続するため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
【0119】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、固体撮像素子２２０の下部に、ロジック回路２３２およびメモリ２３３を設けていたが、ＴｏＦ（Time of Flight）方式で測距する機能を実現するには、発光素子が必要になる。この第３の実施の形態の半導体パッケージ２００は、発光素子を設けた点において第１の実施の形態と異なる。
上述の第１の実施の形態では、固体撮像素子２２０の下部に、ロジック回路２３２およびメモリ２３３を設けていたが、ＴｏＦ（Time of Flight）方式で測距する機能を実現するには、発光素子が必要になる。この第３の実施の形態の半導体パッケージ２００は、発光素子を設けた点において第１の実施の形態と異なる。
【0120】
図２６は、本技術の第３の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の半導体パッケージ２００は、発光素子４１１がさらに設けられる点において第１の実施の形態と異なる。
【0121】
発光素子４１１は、赤外光などの光を発光するものである。発光素子４１１として、例えば、ＬＥＤ（Light Emitting Diode）やレーザーダイオードが用いられる。この発光素子４１１は、回路層２３０に設けられる。
【0122】
また、受光側を上側として、固体撮像素子２２０の上面（すなわち、受光面）から発光素子４１１までをＺ方向に沿って貫通する開口部４１０が、固体撮像素子２２０および回路層２３０に形成される。この開口部４１０を介して発光素子４１１は、光を照射することができる。同図における矢印は、発光素子４１１からの光の照射方向を示す。
【0123】
同図に例示したように、発光素子４１１を回路層２３０に埋め込むことにより、センサーチップからの引き出し端子数を削減することができる。これにより、半導体パッケージ２００を用いるＴｏＦモジュールのサイズの縮小や、インターポーザを設ける場合のコスト低減にも寄与する。また、発光素子４１１を回路層２３０に埋め込むことにより、Ｘ軸方向やＹ軸方向において、受光素子（固体撮像素子２２０）と、発光素子４１１との距離を近くすることができる。これにより、測距精度を向上させることができる。
【0124】
なお、発光素子４１１を埋め込んでいるが、発光素子４１１以外の素子を埋め込むこともできる。例えば、温度センサー、湿度センサーや気圧センサーを埋め込むこともできる。これらのセンサーを埋め込むことにより、半導体パッケージ内の回路（ロジック回路２３２など）や外部の回路は、半導体パッケージ２００内の異常の有無を検知し、センサーの駆動にフィードバックすることができる。
【0125】
なお、発光素子４１１は、特許請求の範囲に記載の埋め込み素子の一例である。
【0126】
図２７は、本技術の第３の実施の形態における半導体パッケージ２００の構成を模式的に示した断面図である。
【0127】
ロジック回路２３２は、発光素子４１１を制御して照射光を物体に照射させる。そして、固体撮像素子２２０は、照射光に対する反射光を受光し、ロジック回路２３２は、ＴｏＦ方式により物体までの距離を測定する。ロジック回路２３２は、その測定データを外部端子２５３を介して外部へ出力する。なお、ロジック回路２３２の代わりに、半導体パッケージ２００の外部の制御回路が、発光素子４１１の発光動作を制御することもできる。
【0128】
図２８は、本技術の第３の実施の形態におけるロジック回路２３２等を薄くする工程までを説明するための図である。同図におけるａは、固体撮像素子２２０を形成する工程を説明するための図である。同図におけるｂは、ロジック回路２３２等を接続する工程を説明するための図である。同図におけるｃは、ロジック回路２３２等を薄くする工程までを説明するための図である。
【0129】
同図におけるａに例示するように製造システムは、複数のチップ領域に分割されたウェハーにおいて、チップ領域ごとに固体撮像素子２２０を形成する。そして、同図におけるｂに例示するように、製造システムは、固体撮像素子２２０に、ロジック回路２３２、メモリ２３３や発光素子４１１をＣｕ－Ｃｕ接合などにより接続する。続いて、同図におけるｃに例示するように、製造システムは、ロジック回路２３２等を必要に応じて薄くする。
【0130】
図２９は、本技術の第３の実施の形態における支持基板２５０を接続する工程までを説明するための図である。同図におけるａは、ロジック回路２３２等を絶縁膜に埋め込む工程を説明するための図である。同図におけるｂは、回路層２３０を平坦化する工程を説明するための図である。同図におけるｃは、支持基板２５０を接続する工程を説明するための図である。
【0131】
同図におけるａに例示するように、製造システムは、絶縁膜によりロジック回路２３２等を埋め込むことにより回路層２３０を形成する。そして、製造システムは、同図におけるｂに例示するように回路層２３０を平坦化する。続いて、製造システムは、同図におけるｃに例示するように、回路層２３０を下側にして、その回路層２３０をウェハー状の支持基板２５０に、Ｃｕ－Ｃｕ接合などにより接続する。
【0132】
図３０は、本技術の第３の実施の形態における開口部４１０を形成する工程を説明するための図である。同図に例示するように、製造システムは、発光素子４１１まで貫通する開口部４１０を形成する。また、製造システムは、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタ（不図示）と、オンチップレンズ２２２とを形成する。
【0133】
この後に、製造システムは、出力側ビア２５１や２５４と、再配線２５２および外部端子２５３とを支持基板２５０に形成する。また、製造システムは、樹脂ダム２６１を形成し、ガラス２１０により固体撮像素子２２０を密閉し、ダイシングを行う。
【0134】
このように、本技術の第３の実施の形態によれば、発光素子４１１を半導体モジュール２００内の回路層２３０に埋め込んだため、半導体モジュール２００の外部に発光素子４１１を配置する場合と比較してＴｏＦモジュールのサイズを小さくすることができる。
【0135】
［第１の変形例］
上述したように第３の実施の形態では、出力側ビア２５５により、センサーチップ３１０を支持基板２５０に接続していたが、ワイヤによりフレーム付き基板に接続することもできる。この第３の実施の形態の第１の変形例の半導体パッケージ２００は、センサーチップ３１０をワイヤによりフレーム付き基板に接続する点において第３の実施の形態と異なる。
上述したように第３の実施の形態では、出力側ビア２５５により、センサーチップ３１０を支持基板２５０に接続していたが、ワイヤによりフレーム付き基板に接続することもできる。この第３の実施の形態の第１の変形例の半導体パッケージ２００は、センサーチップ３１０をワイヤによりフレーム付き基板に接続する点において第３の実施の形態と異なる。
【0136】
図３１は、本技術の第３の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の第１の変形例の半導体パッケージ２００は、フレーム付き基板４２１がさらに設けられる点において第３の実施の形態と異なる。
【0137】
フレーム付き基板４２１は、外周にフレームが形成された基板である。このフレーム付き基板４２１の底面にはセンサーチップ３１０が設けられる。また、フレーム付き基板４２１のフレーム部分には、ガラス２１０が接続される。
【0138】
センサーチップ３１０は、受光側を上側とすると上から順に、固体撮像素子２２０、回路層２３０、配線層２４０および支持基板２５０が積層されたチップである。各層の構成は、第１の実施の形態と同様である。ただし、センサーチップ３１０は、ワイヤ３３１によりフレーム付き基板４２１と接続される。
【0139】
図３２は、本技術の第３の実施の形態の第１の変形例におけるセンサーチップ３１０の構成を模式的に示した断面図である。同図に例示するように、支持基板２５０には、出力側ビア２５５が形成されない。このため、ビアがロジック回路２３２等を貫通せず、ビアの貫通によりロジック回路２３２等の特性が変動することが無くなる。したがって、その特性変動に起因する歩留まりの低下を抑制することができる。
【0140】
このように、本技術の第３の実施の形態の第１の変形例によれば、センサーチップ３１０をフレーム付き基板４２１にワイヤボンディングしたため、ロジック回路２３２等にビアを貫通させる必要がなくなる。これにより、ビアの貫通によってロジック回路２３２等の特性が変動することが無くなり、その特性変動に起因する歩留まりの低下を抑制することができる。
【0141】
［第２の変形例］
上述の第３の実施の形態では、ウェハーレベルで製造した半導体パッケージ２００に発光素子４１１を設けていたが、セラミック基板に実装したセラミックパッケージに発光素子４１１を設けることもできる。この第３の実施の形態の第２の変形例の半導体パッケージ２００は、セラミックパッケージである点において第３の実施の形態と異なる。
上述の第３の実施の形態では、ウェハーレベルで製造した半導体パッケージ２００に発光素子４１１を設けていたが、セラミック基板に実装したセラミックパッケージに発光素子４１１を設けることもできる。この第３の実施の形態の第２の変形例の半導体パッケージ２００は、セラミックパッケージである点において第３の実施の形態と異なる。
【0142】
図３３は、本技術の第３の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の第２の変形例の半導体パッケージ２００は、セラミック基板４３１がさらに設けられる点において第３の実施の形態と異なる。
【0143】
セラミック基板４３１内には、空間が設けられ、その空間内にセンサーチップ３１０が設けられる。また、その空間は、ガラス２１０により密閉される。第３の実施の形態の第２の変形例のセンサーチップ３１０の構成は、第３の実施の形態の第１の変形例と同様である。第３の実施の形態の第２の変形例においても、第３の実施の形態の第１の変形例と同様に、センサチップ３１０内の配線層２４０は、ワイヤ３３１によりセラミック基板４３１と接続される。
【0144】
このように、本技術の第３の実施の形態の第２の変形例によれば、セラミック基板４３１内のセンサーチップ３１０内に発光素子４１１を設けたため、セラミックパッケージを用いるＴｏＦモジュールのサイズを小さくすることができる。
【0145】
［第３の変形例］
上述の第３の実施の形態では、固体撮像素子２２０と配線層２４０との間に回路層２３０を配置していたが、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置することもできる。この第３の実施の形態の第３の変形例の半導体パッケージ２００は、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置した点において第３の実施の形態と異なる。
上述の第３の実施の形態では、固体撮像素子２２０と配線層２４０との間に回路層２３０を配置していたが、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置することもできる。この第３の実施の形態の第３の変形例の半導体パッケージ２００は、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置した点において第３の実施の形態と異なる。
【0146】
図３４は、本技術の第３の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第３の実施の形態の第３の変形例の半導体パッケージ２００は、固体撮像素子２２０と回路層２３０との間に配線層２４０が配置される点において第３の実施の形態と異なる。また、この構成において、出力側ビア２５１は、支持基板２５０および回路層２３０を貫通して形成される。
【0147】
図３５は、本技術の第３の実施の形態の第３の変形例における半導体パッケージの構成を模式的に示した断面図である。同図に例示するように、開口部４１０は、固体撮像素子２２０および配線層２４０を発光素子４１１まで貫通して形成される。
【0148】
このように、本技術の第３の実施の形態の第３の変形例によれば、固体撮像素子２２０と回路層２３０との間に配線層２４０を配置したため、固体撮像素子２２０および配線層２４０を貫通する開口部４１０を介して照射光を照射することができる。
【0149】
＜４．第４の実施の形態＞
上述の第１の実施の形態では、固体撮像素子２２０の下部に、ロジック回路２３２およびメモリ２３３を設けていたが、ＴｏＦ（Time of Flight）方式で測距する機能を実現するには、発光素子が必要になる。この第４の実施の形態の半導体パッケージ２００は、発光素子を設けた点において第１の実施の形態と異なる。
上述の第１の実施の形態では、固体撮像素子２２０の下部に、ロジック回路２３２およびメモリ２３３を設けていたが、ＴｏＦ（Time of Flight）方式で測距する機能を実現するには、発光素子が必要になる。この第４の実施の形態の半導体パッケージ２００は、発光素子を設けた点において第１の実施の形態と異なる。
【0150】
図３６は、本技術の第４の実施の形態における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の半導体パッケージ２００には、フレーム５１０と、ＬＥＤ５２１および５２２と、パッケージ基板５５０とがさらに設けられる。また、配線層２４０および支持基板２５０の代わりに配線層付き支持基板５４０が設けられる。
【0151】
受光側を上側として、パッケージ基板５５０の上面の外周には、フレーム５１０が設けられる。フレーム５１０の上部には、ガラス２１０が接着される。また、パッケージ基板５５０の上面には、上から順に、固体撮像素子２２０、回路層２３０および配線層付き支持基板５４０が積層される。パッケージ基板５５０として、例えば、セラミック基板、有機基板やフレキシブル基板が用いられる。
【0152】
配線層付き支持基板５４０は、支持基板の上部に配線層が形成されたものである。この配線層付き支持基板５４０の面積は、固体撮像素子２２０および回路層２３０より広い。このため、配線層付き支持基板５４０の周囲には、スペースが生じる。このスペースにＬＥＤ５２１および５２２などの素子や部品が配置される。ＬＥＤ５２１および５２２は、配線層付き支持基板５４０とワイヤ５３１により接続され、配線層付き支持基板５４０は、ワイヤ５３２によりパッケージ基板５５０と接続される。
【0153】
ＬＥＤ５２１および５２２は、赤外光などの光を発光する発光素子である。同図における矢印は、ＬＥＤ５２１等からの光の照射方向を示す。なお、ＬＥＤ５２１および５２２を配線層２４０に配置しているが、ＬＥＤ５２１等以外の素子や部品を配置することもできる。
【0154】
同図に例示したように、ＬＥＤ５２１等を半導体パッケージ２００内に設けることにより、半導体パッケージ２００を用いるＴｏＦモジュールのサイズを縮小することができる。また、Ｘ軸方向やＹ軸方向において、受光素子（固体撮像素子２２０）と、発光素子４１１との距離を近くすることができる。これにより、測距精度を向上させることができる。
【0155】
図３７は、本技術の第４の実施の形態における半導体パッケージの構成を模式的に示した断面図である。
【0156】
ロジック回路２３２は、ＬＥＤ５２１等を制御して照射光を物体に照射させる。そして、固体撮像素子２２０は、照射光に対する反射光を受光し、ロジック回路２３２は、ＴｏＦ方式により物体までの距離を測定する。ロジック回路２３２は、その測定データをワイヤ５３２を介して外部へ出力する。なお、ロジック回路２３２の代わりに、半導体パッケージ２００の外部の制御回路が、ＬＥＤ５２１等の発光動作を制御することもできる。
【0157】
図３８は、本技術の第４の実施の形態におけるロジック回路２３２等を薄くする工程までを説明するための図である。同図におけるａは、固体撮像素子２２０を形成する工程を説明するための図である。同図におけるｂは、ロジック回路２３２等を接続する工程を説明するための図である。同図におけるｃは、ロジック回路２３２等を薄くする工程までを説明するための図である。
【0158】
同図におけるａに例示するように製造システムは、複数のチップ領域に分割されたウェハーにおいて、チップ領域ごとに固体撮像素子２２０を形成する。そして、同図におけるｂに例示するように、製造システムは、固体撮像素子２２０に、ロジック回路２３２やメモリ２３３をＣｕ－Ｃｕ接合などにより接続する。続いて、同図におけるｃに例示するように、製造システムは、ロジック回路２３２等を必要に応じて薄くする。
【0159】
図３９は、本技術の第４の実施の形態における配線層２４０を形成する工程までを説明するための図である。同図におけるａは、ロジック回路２３２等を絶縁膜に埋め込む工程を説明するための図である。同図におけるｂは、回路層を平坦化する工程を説明するための図である。同図におけるｃは、配線層を形成する工程を説明するための図である。
【0160】
同図におけるａに例示するように、製造システムは、絶縁膜によりロジック回路２３２等を埋め込むことにより回路層２３０を形成する。そして、製造システムは、同図におけるｂに例示するように回路層２３０を平坦化する。続いて、製造システムは、同図におけるｃに例示するように、支持基板の上部に配線層を形成し、配線層付き支持基板５４０とする。
【0161】
図４０は、本技術の第４の実施の形態におけるカラーフィルタおよびオンチップレンズを形成する工程までを説明するための図である。同図におけるａは、配線層付き支持基板５４０を接続する工程を説明するための図である。同図におけるｂは、配線層付き支持基板５４０まで開口する工程を説明するための図である。同図におけるｃは、カラーフィルタおよびオンチップレンズを形成する工程までを説明するための図である。
【0162】
同図におけるａに例示するように、製造システムは、固体撮像素子２２０および回路層２３０を配線層付き支持基板５４０にＣｕ－Ｃｕ接合により接続する。そして、同図におけるｂに例示するように、固体撮像素子２２０および回路層２３０のうち、回路が形成された中央部の周囲を、配線層付き支持基板５４０まで開口する。続いて、同図におけるｃに例示するように、製造システムは、固体撮像素子２２０に複数の画素２２１を形成し、画素２２１毎に、カラーフィルタ（不図示）とオンチップレンズ２２２とを形成する。
【0163】
図４１は、本技術の第４の実施の形態におけるワイヤボンディングの工程までを説明するための図である。同図におけるａは、ＬＥＤ５２１および５２２を形成する工程を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。
【0164】
同図におけるａに例示するように、製造システムは、配線層付き支持基板５４０の上面において、固体撮像素子２２０および回路層２３０の周囲にＬＥＤ５２１および５２２を形成する。そして、同図におけるｂに例示するように、製造システムは、ＬＥＤ５２１等をワイヤ５３１により配線層付き支持基板５４０に接続し、配線層付き支持基板５４０をワイヤ５３２によりパッケージ基板５５０に接続する。
【0165】
そして、製造システムは、パッケージ基板５５０の上面の外周にフレーム５１０を形成し、そのフレーム５１０の上部にガラス２１０を接着してダイシングを行う。
【0166】
このように、本技術の第４の実施の形態によれば、ＬＥＤ５２１等を半導体パッケージ２００内の配線層付き支持基板５４０に設けたため、ＴｏＦモジュールのサイズを小さくし、測距精度を向上させることができる。
【0167】
［第１の変形例］
上述の第４の実施の形態では、ＬＥＤ５２１等を配線層付き支持基板５４０に設けたが、ＬＥＤ５２１等の代わりに、レーザーダイオードを設けることもできる。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、レーザーダイオードを配線層付き支持基板５４０に設けた点において第４の実施の形態と異なる。
上述の第４の実施の形態では、ＬＥＤ５２１等を配線層付き支持基板５４０に設けたが、ＬＥＤ５２１等の代わりに、レーザーダイオードを設けることもできる。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、レーザーダイオードを配線層付き支持基板５４０に設けた点において第４の実施の形態と異なる。
【0168】
図４２は、本技術の第４の実施の形態の第１の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、ＬＥＤ５２１および５２２の代わりに、レーザーダイオード５２３および５２４を設けた点において第４の実施の形態と異なる。
【0169】
このように、本技術の第４の実施の形態によれば、レーザーダイオード５２３等を半導体パッケージ２００内の配線層付き支持基板５４０に設けたため、ＴｏＦモジュールのサイズを小さくし、測距精度を向上させることができる。
【0170】
［第２の変形例］
上述の第４の実施の形態では、ＬＥＤ５２１等を配線層付き支持基板５４０に設けたが、ＬＥＤ以外の回路や部品を追加することもできる。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、追加の回路や部品を配線層付き支持基板５４０に設けた点において第４の実施の形態と異なる。
上述の第４の実施の形態では、ＬＥＤ５２１等を配線層付き支持基板５４０に設けたが、ＬＥＤ以外の回路や部品を追加することもできる。この第４の実施の形態の第１の変形例の半導体パッケージ２００は、追加の回路や部品を配線層付き支持基板５４０に設けた点において第４の実施の形態と異なる。
【0171】
図４３は、本技術の第４の実施の形態の第２の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第２の変形例の半導体パッケージ２００は、ＬＥＤ５２１および５２２の代わりに、ロジック回路５２５および能動部品５２６を設けた点において第４の実施の形態と異なる。
【0172】
ロジック回路５２５や能動部品５２６として、ウェハーの高温工程では耐えられないものを実装することができる。ロジック回路５２５等の追加により、半導体パッケージ２００の機能を向上させることができる。
【0173】
なお、ロジック回路５２５の代わりに、追加のメモリを配置することもできる。メモリとして、例えば、ＨＭＣ（Hybrid Memory Cube）が用いられる。また、能動部品５２６の代わりに、受動部品を配置することもできる。
【0174】
なお、ＬＥＤ５２１、ＬＥＤ５２２、レーザーダイオード５２３、レーザーダイオード５２４、ロジック回路５２５および能動部品５２６は、特許請求の範囲に記載の追加回路の一例である。
【0175】
また、これらの追加回路の配線層付き支持基板５４０への接続方法は、限定されない。例えば、半田接続、導電ワイヤ接続や、導電性材料による接続により追加回路を接続することができる。
【0176】
図４４は、本技術の第４の実施の形態の第２の変形例におけるワイヤボンディングの工程までを説明するための図である。同図におけるａは、ロジック回路５２５および能動部品５２６を形成する工程を説明するための図である。同図におけるｂは、ワイヤボンディングの工程を説明するための図である。
【0177】
第４の実施の形態の第２の変形例においても第４の実施の形態と同様に、図３８乃至図４０の工程が行われる。そして、図４４におけるａに例示するように、製造システムは、配線層付き支持基板５４０の上面において、固体撮像素子２２０および回路層２３０の周囲にロジック回路５２５および能動部品５２６を形成する。続いて、同図におけるｂに例示するように、製造システムは、配線層付き支持基板５４０をワイヤ５３２によりパッケージ基板５５０に接続する。
【0178】
このように、本技術の第４の実施の形態の第２の変形例によれば、追加のロジック回路５２５や能動部品５２６を配線層付き支持基板５４０に設けたため、半導体パッケージ２００の機能を向上させることができる。
【0179】
［第３の変形例］
上述の第４の実施の形態の第２の変形例では、ロジック回路５２５および能動部品５２６を形成し、配線層付き支持基板５４０をワイヤ５３２により接続していたが、信頼性や取扱いの観点から、これらを樹脂により封止することが望ましい。この第４の実施の形態の第３の変形例の半導体パッケージ２００は、ロジック回路５２５等とワイヤ５３２とを封止樹脂内に埋め込んだ点において第４の実施の形態の第２の変形例と異なる。
上述の第４の実施の形態の第２の変形例では、ロジック回路５２５および能動部品５２６を形成し、配線層付き支持基板５４０をワイヤ５３２により接続していたが、信頼性や取扱いの観点から、これらを樹脂により封止することが望ましい。この第４の実施の形態の第３の変形例の半導体パッケージ２００は、ロジック回路５２５等とワイヤ５３２とを封止樹脂内に埋め込んだ点において第４の実施の形態の第２の変形例と異なる。
【0180】
図４５は、本技術の第４の実施の形態の第３の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第３の変形例の半導体パッケージ２００は、ロジック回路５２５および能動部品５２６とワイヤ５３２とが封止樹脂５６０内に埋め込まれた点において第４の実施の形態の第２の変形例と異なる。これにより、半導体パッケージ２００の信頼性を向上させ、取り扱いを容易にすることができる。
【0181】
このように、本技術の第４の実施の形態の第３の変形例によれば、ロジック回路５２５等を封止樹脂５６０内に埋め込んだため、半導体パッケージ２００の信頼性を向上させ、取り扱いを容易にすることができる。
【0182】
［第４の変形例］
上述の第４の実施の形態の第２の変形例では、固体撮像素子２２０の受光面の上部にガラス２１０を配置していたが、ガラス２１０の代わりに透明樹脂を設けることもできる。この第４の実施の形態の第４の変形例の半導体パッケージ２００は、固体撮像素子２２０の受光面を透明樹脂により保護する点において第４の実施の形態の第２の変形例と異なる。
上述の第４の実施の形態の第２の変形例では、固体撮像素子２２０の受光面の上部にガラス２１０を配置していたが、ガラス２１０の代わりに透明樹脂を設けることもできる。この第４の実施の形態の第４の変形例の半導体パッケージ２００は、固体撮像素子２２０の受光面を透明樹脂により保護する点において第４の実施の形態の第２の変形例と異なる。
【0183】
図４６は、本技術の第４の実施の形態の第４の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第４の変形例の半導体パッケージ２００は、フレーム５１０およびガラス２１０の代わりに透明樹脂５７０が形成される点において第４の実施の形態の第２の変形例と異なる。
【0184】
透明樹脂５７０は、固体撮像素子２２０の受光面を保護する透明な樹脂である。透明樹脂５７０で受光面を保護することにより、ガラス２１０を設ける場合と比較して、半導体パッケージ２００のＺ軸方向のサイズ（すなわち、厚み）を小さくすることができる。
【0185】
このように、本技術の第４の実施の形態の第４の変形例によれば、固体撮像素子２２０の受光面を透明樹脂５７０により保護するため、半導体パッケージ２００の厚みをより小さくすることができる。
【0186】
［第５の変形例］
上述の第４の実施の形態の第２の変形例では、固体撮像素子２２０の上部にフレーム５１０を介してガラス２１０を配置していたが、リブを介してガラスを配置することもできる。この第４の実施の形態の第５の変形例の半導体パッケージ２００は、リブおよびガラスを設けた点において第４の実施の形態の第２の変形例と異なる。
上述の第４の実施の形態の第２の変形例では、固体撮像素子２２０の上部にフレーム５１０を介してガラス２１０を配置していたが、リブを介してガラスを配置することもできる。この第４の実施の形態の第５の変形例の半導体パッケージ２００は、リブおよびガラスを設けた点において第４の実施の形態の第２の変形例と異なる。
【0187】
図４７は、本技術の第４の実施の形態の第５の変形例における半導体パッケージ２００の一構成例を示す断面図である。この第４の実施の形態の第５の変形例の半導体パッケージ２００は、フレーム５１０およびガラス２１０の代わりにリブ５８１およびＡＲ（Anti Reflection）コートシールガラス５８０を設けた点において第４の実施の形態の第２の変形例と異なる。
【0188】
リブ５８１は、封止樹脂５６０に取付けられる。また、ＡＲコートシールガラス５８０は、リブ５８１を介して封止樹脂５６０に接続される。このＡＲコートシールガラス５８０により、固体撮像素子２２０の受光面が保護される。
【0189】
なお、ＡＲコートシールガラス５８０は、特許請求の範囲に記載のガラスの一例である。
【0190】
このように、本技術の第４の実施の形態の第５の変形例によれば、リブ５８１を介してＡＲコートシールガラス５８０を封止樹脂５６０に接続したため、固体撮像素子２２０の受光面を保護することができる。
【0191】
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0192】
図４８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0193】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【0194】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0195】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0196】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0197】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0198】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0199】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【0200】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0201】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0202】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0203】
図４９は、撮像部１２０３１の設置位置の例を示す図である。
【0204】
図４９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0205】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0206】
なお、図４９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0207】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0208】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0209】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0210】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0211】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図２の半導体パッケージ２００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、歩留まりを向上させることができるため、システムのコストを低減することが可能になる。
【0212】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【0213】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【0214】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【0215】
なお、本技術は以下のような構成もとることができる。
（１）画像データを生成する固体撮像素子と、
前記画像データに対して所定の信号処理を行う信号処理回路が配置された回路層と、
外部端子に一端が接続された出力側ビアが貫通する支持基板と、
前記支持基板と前記回路層との間に配置されて前記信号処理回路と前記出力側ビアの他端とを接続する信号線が配線された配線層と
を具備する半導体パッケージ。
（２）ガラスと、
前記固体撮像素子の受光面のうち画素アレイ部の周囲と前記ガラスとの間に形成された樹脂ダムと
をさらに具備する前記（１）記載の半導体パッケージ。
（３）ガラスと、
前記固体撮像素子と前記ガラスとの間に埋め込まれた透明樹脂と
をさらに具備する前記（１）記載の半導体パッケージ。
（４）前記出力側ビアは、前記支持基板の表面のうち前記信号処理回路に対応する領域と前記信号処理回路に対応しない領域とに配置される
前記（１）から（３）のいずれかに記載の半導体パッケージ。
（５）セラミック基板をさらに具備し、
前記出力側ビアは、前記支持基板およびセラミック基板を貫通する
前記（１）記載の半導体パッケージ。
（６）前記回路層には、埋め込み素子がさらに配置され、
前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
前記（１）記載の半導体パッケージ。
（７）画像データを生成して入力側ビアの一端に入力する固体撮像素子と、
前記画像データに対して所定の信号処理を行う信号処理回路と前記入力側ビアの他端とを接続する信号線が配線された配線層と、
前記固体撮像素子と前記配線層との間に配置されて前記入力側ビアおよび前記信号処理回路が設けられた回路層と
を具備する半導体パッケージ。
（８）一端が外部端子に接続された出力側ビアが貫通するセラミック基板をさらに具備する
前記（７）記載の半導体パッケージ。
（９）前記セラミック基板と前記配線層とはワイヤにより接続される
前記（８）記載の半導体パッケージ。
（１０）前記セラミック基板と前記配線層とはバンプにより接続される
前記（８）記載の半導体パッケージ。
（１１）ガラスと
前記固体撮像素子の画素アレイ部の周囲と前記ガラスとの間に形成されたスペーサ樹脂と、
インターポーザとをさらに具備し、
前記インターポーザと前記配線層とはワイヤにより接続される
前記（７）記載の半導体パッケージ。
（１２）接合バンプと外部端子とを接続する信号線が配線された再配線層をさらに具備し、
前記配線層は、前記バンプにより前記再配線層と接続される
前記（７）記載の半導体パッケージ。
（１３）フレームと、
前記フレームに接着されたインターポーザとをさらに具備し、
前記インターポーザと前記配線層とはワイヤにより接続される
前記（７）記載の半導体パッケージ。
（１４）前記回路層には、埋め込み素子がさらに配置され、
前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
前記（７）記載の半導体パッケージ。
（１５）フレームが外周に形成されたフレーム付き基板をさらに具備し、
前記配線層と前記フレーム付き基板とは、ワイヤにより接続される
前記（１４）記載の半導体パッケージ。
（１６）セラミック基板をさらに具備し、
前記セラミック基板と前記配線層とは、ワイヤにより接続される
前記（１４）記載の半導体パッケージ。
（１７）前記配線層の受光側の面に設けられた追加回路をさらに具備する
前記（７）記載の半導体パッケージ。
（１８）前記追加回路は封止樹脂内に埋め込まれる
前記（１７）記載の半導体パッケージ。
（１９）前記固体撮像素子の受光面を保護する透明樹脂をさらに具備する
前記（１８）記載の半導体パッケージ。
（２０）前記封止樹脂にリブを介して接続されたガラスをさらに具備する
前記（１８）記載の半導体パッケージ。
（１）画像データを生成する固体撮像素子と、
前記画像データに対して所定の信号処理を行う信号処理回路が配置された回路層と、
外部端子に一端が接続された出力側ビアが貫通する支持基板と、
前記支持基板と前記回路層との間に配置されて前記信号処理回路と前記出力側ビアの他端とを接続する信号線が配線された配線層と
を具備する半導体パッケージ。
（２）ガラスと、
前記固体撮像素子の受光面のうち画素アレイ部の周囲と前記ガラスとの間に形成された樹脂ダムと
をさらに具備する前記（１）記載の半導体パッケージ。
（３）ガラスと、
前記固体撮像素子と前記ガラスとの間に埋め込まれた透明樹脂と
をさらに具備する前記（１）記載の半導体パッケージ。
（４）前記出力側ビアは、前記支持基板の表面のうち前記信号処理回路に対応する領域と前記信号処理回路に対応しない領域とに配置される
前記（１）から（３）のいずれかに記載の半導体パッケージ。
（５）セラミック基板をさらに具備し、
前記出力側ビアは、前記支持基板およびセラミック基板を貫通する
前記（１）記載の半導体パッケージ。
（６）前記回路層には、埋め込み素子がさらに配置され、
前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
前記（１）記載の半導体パッケージ。
（７）画像データを生成して入力側ビアの一端に入力する固体撮像素子と、
前記画像データに対して所定の信号処理を行う信号処理回路と前記入力側ビアの他端とを接続する信号線が配線された配線層と、
前記固体撮像素子と前記配線層との間に配置されて前記入力側ビアおよび前記信号処理回路が設けられた回路層と
を具備する半導体パッケージ。
（８）一端が外部端子に接続された出力側ビアが貫通するセラミック基板をさらに具備する
前記（７）記載の半導体パッケージ。
（９）前記セラミック基板と前記配線層とはワイヤにより接続される
前記（８）記載の半導体パッケージ。
（１０）前記セラミック基板と前記配線層とはバンプにより接続される
前記（８）記載の半導体パッケージ。
（１１）ガラスと
前記固体撮像素子の画素アレイ部の周囲と前記ガラスとの間に形成されたスペーサ樹脂と、
インターポーザとをさらに具備し、
前記インターポーザと前記配線層とはワイヤにより接続される
前記（７）記載の半導体パッケージ。
（１２）接合バンプと外部端子とを接続する信号線が配線された再配線層をさらに具備し、
前記配線層は、前記バンプにより前記再配線層と接続される
前記（７）記載の半導体パッケージ。
（１３）フレームと、
前記フレームに接着されたインターポーザとをさらに具備し、
前記インターポーザと前記配線層とはワイヤにより接続される
前記（７）記載の半導体パッケージ。
（１４）前記回路層には、埋め込み素子がさらに配置され、
前記固体撮像素子および前記回路層には、前記固体撮像素子の受光面から前記埋め込み素子まで貫通した開口部が形成される
前記（７）記載の半導体パッケージ。
（１５）フレームが外周に形成されたフレーム付き基板をさらに具備し、
前記配線層と前記フレーム付き基板とは、ワイヤにより接続される
前記（１４）記載の半導体パッケージ。
（１６）セラミック基板をさらに具備し、
前記セラミック基板と前記配線層とは、ワイヤにより接続される
前記（１４）記載の半導体パッケージ。
（１７）前記配線層の受光側の面に設けられた追加回路をさらに具備する
前記（７）記載の半導体パッケージ。
（１８）前記追加回路は封止樹脂内に埋め込まれる
前記（１７）記載の半導体パッケージ。
（１９）前記固体撮像素子の受光面を保護する透明樹脂をさらに具備する
前記（１８）記載の半導体パッケージ。
（２０）前記封止樹脂にリブを介して接続されたガラスをさらに具備する
前記（１８）記載の半導体パッケージ。
【符号の説明】
【0216】
１００ 電子装置
１１０ 光学部
１２０ ＤＳＰ（Digital Signal Processing）回路
１３０ 表示部
１４０ 操作部
１５０ バス
１６０ フレームメモリ
１７０ 記憶部
１８０ 電源部
２００ 半導体パッケージ
２１０ ガラス
２２０ 固体撮像素子
２２１ 画素
２２２ オンチップレンズ
２３０ 回路層
２３１、２３４ 入力側ビア
２３２、５２５ ロジック回路
２３３ メモリ
２４０ 配線層
２４１、２４３、２４４、２４５ パッド
２４２ 信号線
２５０ 支持基板
２５１、２５４、２５５、３２１ 出力側ビア
２５２、３２２、３５１ 再配線
２５３、３６５、３７１ 外部端子
２６１ 樹脂ダム
２６２ キャビティ
２６３、５７０ 透明樹脂
３１０ センサーチップ
３２０、４３１ セラミック基板
３３１、５３１、５３２ ワイヤ
３４１ モールド樹脂
３４２ ポティング樹脂
３４３ スペーサー樹脂
３４４ 接着剤
３４５ インターポーザ
３５２ シールリング
３５３、３８１ バンプ
３５４ 再配線層
３６１、３６３ シール剤
３６２、５１０ フレーム
３６４ セラミックインターポーザ
４１０ 開口部
４１１ 発光素子
４２１ フレーム付き基板
５２１、５２２ ＬＥＤ
５２３、５２４ レーザーダイオード
５２６ 能動部品
５４０ 配線層付き支持基板
５５０ パッケージ基板
５６０ 封止樹脂
５８０ ＡＲコートシールガラス
５８１ リブ
１２０３１ 撮像部
１１０ 光学部
１２０ ＤＳＰ（Digital Signal Processing）回路
１３０ 表示部
１４０ 操作部
１５０ バス
１６０ フレームメモリ
１７０ 記憶部
１８０ 電源部
２００ 半導体パッケージ
２１０ ガラス
２２０ 固体撮像素子
２２１ 画素
２２２ オンチップレンズ
２３０ 回路層
２３１、２３４ 入力側ビア
２３２、５２５ ロジック回路
２３３ メモリ
２４０ 配線層
２４１、２４３、２４４、２４５ パッド
２４２ 信号線
２５０ 支持基板
２５１、２５４、２５５、３２１ 出力側ビア
２５２、３２２、３５１ 再配線
２５３、３６５、３７１ 外部端子
２６１ 樹脂ダム
２６２ キャビティ
２６３、５７０ 透明樹脂
３１０ センサーチップ
３２０、４３１ セラミック基板
３３１、５３１、５３２ ワイヤ
３４１ モールド樹脂
３４２ ポティング樹脂
３４３ スペーサー樹脂
３４４ 接着剤
３４５ インターポーザ
３５２ シールリング
３５３、３８１ バンプ
３５４ 再配線層
３６１、３６３ シール剤
３６２、５１０ フレーム
３６４ セラミックインターポーザ
４１０ 開口部
４１１ 発光素子
４２１ フレーム付き基板
５２１、５２２ ＬＥＤ
５２３、５２４ レーザーダイオード
５２６ 能動部品
５４０ 配線層付き支持基板
５５０ パッケージ基板
５６０ 封止樹脂
５８０ ＡＲコートシールガラス
５８１ リブ
１２０３１ 撮像部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】