特許 7635314 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-14

(45)【発行日】2025-02-25

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20250217BHJP

   G09F 9/00 20060101ALI20250217BHJP

   H10K 50/842 20230101ALI20250217BHJP

   H10K 50/844 20230101ALI20250217BHJP

   H10K 59/122 20230101ALI20250217BHJP

   H10K 77/10 20230101ALI20250217BHJP

   H10K 50/84 20230101ALI20250217BHJP

【ＦＩ】

G09F9/30 310

G09F9/30 365

G09F9/30 349Z

G09F9/30 348A

G09F9/00 348

G09F9/30 309

H10K50/842

H10K50/844

H10K59/122

H10K77/10

H10K50/84

【請求項の数】 18

(21)【出願番号】P 2023128264

(22)【出願日】2023-08-07

(65)【公開番号】P2024028160

(43)【公開日】2024-03-01

【審査請求日】2023-08-07

(31)【優先権主張番号】10-2022-0103431

(32)【優先日】2022-08-18

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】501426046

【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部 讓

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤 弘司

(74)【代理人】

【識別番号】100114915

【弁理士】

【氏名又は名称】三村 治彦

(74)【代理人】

【識別番号】100125139

【弁理士】

【氏名又は名称】岡部 洋

(74)【代理人】

【識別番号】100209808

【弁理士】

【氏名又は名称】三宅 高志

(72)【発明者】

【氏名】クウォン ヒヨン

【審査官】▲瀬▼戸井 綾菜

(56)【参考文献】

【文献】国際公開第２０２０／０４９８１１（ＷＯ，Ａ１）

【文献】特開２０１８－０６３９１０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／０３４５８８０（ＵＳ，Ａ１）

【文献】特開２００８－２１１１９１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０２４３６３７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／０１２７２３３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２１／００５０３９８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／００－９／４６

Ｈ０５Ｂ ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

複数のサブ画素を含む表示領域及び前記表示領域を囲む非表示領域を含み、透明伝導性酸化物および酸化物半導体のいずれかからなる第１基板と、
前記第１基板上に配置される無機層と、
前記無機層上に配置される平坦化層と、
前記平坦化層上に配置されるバンクと、
前記無機層、前記平坦化層及び前記バンク上に配置される接着層と、
前記接着層上に配置される第２基板とを含み、
前記バンクは、前記第１基板と重畳する領域に配置される第１バンク、及び前記接着層によって支持され、前記第１バンクの側面を囲むように配置される第２バンクを含み、
前記第２バンクは、前記無機層、前記平坦化層及び前記第１基板の側面を囲むように配置される、表示装置。

【請求項2】

前記第２バンクは、前記第１基板の外側で前記第１基板と同じ層上に配置される、請求項１に記載の表示装置。

【請求項3】

前記第１基板上で前記非表示領域の一側に配置されるフレキシブルフィルムをさらに含み、
前記第２バンクは、前記フレキシブルフィルムが配置された前記一側を除く側部の前記非表示領域に配置される、請求項１に記載の表示装置。

【請求項4】

前記第２バンクの末端は、前記接着層の末端と同一平面上にあるか前記接着層の末端より内側に位置する、請求項１に記載の表示装置。

【請求項5】

前記第１バンクと前記第２バンクは、異なる密度を有する、請求項１に記載の表示装置。

【請求項6】

前記第２バンクは、クラックが入った部分を含む、請求項１に記載の表示装置。

【請求項7】

前記第２バンクは、砕けた粉が集まっている状態である、請求項１に記載の表示装置。

【請求項8】

前記第１バンク及び前記第２バンクは、一体になされる、請求項１に記載の表示装置。

【請求項9】

前記第１バンク及び前記第２バンクは、互いに離隔されて配置される、請求項１に記載の表示装置。

【請求項10】

前記第２バンクは、前記第１基板及び前記無機層と互いに離隔され、
前記接着層は、前記第２バンクと前記第１基板及び前記無機層の離隔空間を充填する、請求項９に記載の表示装置。

【請求項11】

前記第１基板と前記第２バンクの離隔空間の幅は、１００μｍ以下である、請求項１０に記載の表示装置。

【請求項12】

前記第２バンクの一端は、前記平坦化層上に配置され、
前記接着層は、前記第１バンクと前記第２バンクの離隔空間を充填し、
前記第１基板と前記第２バンクは、互いに離隔される、請求項９に記載の表示装置。

【請求項13】

前記平坦化層は、前記無機層の末端を覆い、前記第２バンクと離隔されて配置される、請求項９に記載の表示装置。

【請求項14】

前記接着層は、前記第２バンクと前記平坦化層の離隔空間を充填する、請求項９に記載の表示装置。

【請求項15】

前記第１バンクは、前記第２バンクと連結された第１部分、及び前記第１部分と離隔され、前記第１部分より前記表示領域に近く配置される第２部分を含む、請求項１に記載の表示装置。

【請求項16】

前記第１部分は、前記無機層と互いに離隔され、
前記接着層は、前記第１部分と前記無機層の離隔空間を充填し、
前記無機層の末端は、前記平坦化層の末端より外部に突出した、請求項１５に記載の表示装置。

【請求項17】

前記平坦化層は、アクリル系列の物質で構成され、前記バンクは、ポリイミドからなる、請求項１に記載の表示装置。

【請求項18】

前記第１基板の末端及び前記無機層の末端は、前記第２基板の末端より内側に位置する、請求項１に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置に関し、より詳細には、プラスチック基板を使用せず透湿特性が改善され、外郭部領域でのクラック（ｃｒａｃｋ）発生が低減された表示装置に関する。

【背景技術】

【0002】

コンピュータのモニタやＴＶ、携帯電話等に使用される表示装置には、自ら光を発光する有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ；ＯＬＥＤ）等と、別途の光源を要する液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）等がある。

【0003】

表示装置は、コンピュータのモニタ及びＴＶだけではなく、個人携帯機器までその適用範囲が多様になっており、広い表示面積を有しながらも減少した体積及び重さを有する表示装置についての研究が進行している。

【0004】

また、近年は、フレキシブル（ｆｌｅｘｉｂｌｅ）素材であるプラスチック等のように柔軟性のある基板に表示素子、配線等を形成して、折り畳むかくるくる巻いても画像表示が可能に製造されるフレキシブル表示装置が次世代の表示装置として注目を集めている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、プラスチック基板の代わりに透明伝導性酸化物層と酸化物半導体層のうち一つを基板として使用した表示装置を提供することである。

【0006】

本発明が解決しようとする他の課題は、表示装置の外郭部で発生する基板及び無機層のクラックが低減された表示装置を提供することである。

【0007】

本発明が解決しようとするまた他の課題は、シール部材を除去してベゼル領域が縮小された表示装置を提供することである。

【0008】

本発明の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。

【課題を解決するための手段】

【0009】

前述したような課題を解決するために、本発明の一実施例に係る表示装置は、複数のサブ画素を含む表示領域及び表示領域を囲む非表示領域を含み、透明伝導性酸化物と酸化物半導体のうち一つからなる第１基板、第１基板上に配置される無機層、無機層上に配置される平坦化層、平坦化層上に配置されるバンク、無機層、平坦化層及びバンク上に配置される接着層、及び接着層上に配置される第２基板を含み、バンクは、第１基板と重畳する領域に配置される第１バンク、及び第１バンク、無機層、平坦化層及び第１基板の側面を囲むように配置される第２バンクを含む。従って、表示装置の透湿特性が改善され、外郭部領域でのクラック（ｃｒａｃｋ）発生を低減させることができる。

【0010】

その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。

【発明の効果】

【0011】

本発明は、透明伝導性酸化物層及び酸化物半導体層を表示装置の基板として使用して透湿度を容易に制御し、フレキシビリティを向上させることができる。

【0012】

本発明は、第１基板の外側にバンクを配置して仮基板を容易に分離することができる。

【0013】

本発明は、表示装置の外郭部から発生する無機層及び第１基板のクラックを低減して、表示装置の信頼性を改善することができる。

【0014】

本発明は、表示装置の外郭部に配置されていたシール部材を除去して非表示領域を縮小することができる。

【0015】

本発明に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本発明内に含まれている。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施例に係る表示装置の平面図である。

【図2】本発明の一実施例に係る表示装置の概略的な断面図である。

【図3】本発明の一実施例に係る表示装置のサブ画素の回路図である。

【図4】本発明の一実施例に係る表示装置の拡大平面図である。

【図5】図４のＶ－Ｖ’に沿った断面図である。

【図6a】本発明の一実施例に係る表示装置の製造工程を説明するための断面図である。

【図6b】本発明の一実施例に係る表示装置の断面図である。

【図7a】本発明の他の実施例に係る表示装置の製造工程を説明するための断面図である。

【図7b】本発明の他の実施例に係る表示装置の断面図である。

【図8a】本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。

【図8b】本発明のまた他の実施例に係る表示装置の断面図である。

【図9a】本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。

【図9b】本発明のまた他の実施例に係る表示装置の断面図である。

【図10a】本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。

【図10b】本発明のまた他の実施例に係る表示装置の断面図である。

【図11a】本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。

【図11b】本発明のまた他の実施例に係る表示装置の断面図である。

【発明を実施するための形態】

【0017】

本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。

【0018】

本発明の実施例を説明するための図面に開示された形状、面積、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本発明上において言及された「含む」、「有する」、「なされる」等が使用される場合、「～だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

【0019】

構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

【0020】

位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。

【0021】

素子または層が他の素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。

【0022】

また、第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。

【0023】

明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。

【0024】

図面で示された各構成の面積及び厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の面積及び厚さに必ずしも限定されるものではない。

【0025】

本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。

【0026】

以下においては、添付の図面を参照して、本発明の多様な実施例を詳細に説明する。

【0027】

図１は、本発明の一実施例に係る表示装置の平面図である。図２は、本発明の一実施例に係る表示装置の概略的な断面図である。図１においては、説明の便宜のために、表示装置１００の多様な構成要素のうち第１基板１０１、複数のフレキシブルフィルム１６０及び複数の印刷回路基板１７０だけを示している。

【0028】

図１及び図２を参照すると、第１基板１０１は、表示装置１００の他の構成要素を支持するための支持部材である。第１基板１０１は、透明伝導性酸化物と酸化物半導体のいずれか一つからなり得る。例えば、第１基板１０１は、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）、インジウムスズ亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＺＯ）等のような透明伝導性酸化物（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ；ＴＣＯ）からなり得る。

【0029】

また、第１基板１０１は、インジウム（Ｉｎ）及びガリウム（Ｇａ）からなる酸化物半導体物質、例えば、インジウムガリウム亜鉛酸化物（Ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ；ＩＧＺＯ）、インジウムガリウム酸化物（Ｉｎｄｉｕｍ ｇａｌｌｉｕｍ Ｏｘｉｄｅ；ＩＧＯ）、インジウムスズ亜鉛酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＴＺＯ）等の透明な酸化物半導体からなり得る。ただし、透明伝導性酸化物及び酸化物半導体の物質種類は例示的なものであり、本明細書に記載されていない他の透明伝導性酸化物及び酸化物半導体物質で第１基板１０１を形成でき、これに制限されない。

【0030】

一方、第１基板１０１は、透明伝導性酸化物または酸化物半導体を薄い厚さに蒸着して形成することができる。そこで、第１基板１０１は、薄い厚さに形成されることでフレキシビリティ（ｆｌｅｘｉｂｉｌｉｔｙ）を有することができる。そして、フレキシビリティを有する第１基板１０１を含む表示装置１００の場合、折り畳むかくるくる巻いても画像表示ができるフレキシブルな表示装置１００に具現され得る。例えば、表示装置１００がフォルダブル表示装置である場合、フォルディング軸を中心に第１基板１０１を折り畳むか広げることができる。他の例を挙げて、表示装置１００がローラブル表示装置である場合、表示装置をローラーにくるくる巻いて保管できる。従って、本発明の一実施例に係る表示装置１００は、フレキシビリティを有する第１基板１０１を使用してフォルダブル表示装置またはローラブル表示装置のようにフレキシブルな表示装置１００に具現され得る。

【0031】

また、本発明の一実施例に係る表示装置１００は、透明伝導性酸化物または酸化物半導体で形成された第１基板１０１を使用して、ＬＬＯ（Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）工程を遂行することができる。ＬＬＯ工程は、表示装置１００の製造過程で第１基板１０１の下の仮基板と第１基板１０１をレーザを使用して分離する工程を意味する。そこで、第１基板１０１は、より容易なＬＬＯ工程のための層であるという点で、機能性薄膜、機能性薄膜層、機能性基板等とも称され得る。ＬＬＯ工程についてのより詳細な説明は後述する。

【0032】

第１基板１０１は、表示領域ＡＡ及び非表示領域ＮＡを含む。

【0033】

表示領域ＡＡは、映像を表示する領域である。表示領域ＡＡには、映像を表示するために、複数のサブ画素からなる画素部１２０が配置され得る。例えば、画素部１２０は、発光素子及び駆動回路を含む複数のサブ画素からなって映像を表示することができる。

【0034】

非表示領域ＮＡは、映像が表示されない領域であり、表示領域ＡＡに配置されたサブ画素を駆動するための多様な配線、駆動ＩＣ等が配置される領域である。例えば、非表示領域ＮＡには、ゲートドライバＩＣ、データドライバＩＣのような多様な駆動ＩＣ等が配置され得る。

【0035】

第１基板１０１の一端に複数のフレキシブルフィルム１６０が配置される。第１基板１０１の一端に複数のフレキシブルフィルム１６０が電気的に連結される。複数のフレキシブルフィルム１６０は、延性を有するベースフィルムに各種の部品が配置され、表示領域ＡＡの複数のサブ画素に信号を供給するためのフィルムである。複数のフレキシブルフィルム１６０は、第１基板１０１の非表示領域ＮＡに一端が配置され、データ電圧等を表示領域ＡＡの複数のサブ画素に供給できる。一方、図１においては、複数のフレキシブルフィルム１６０が４個であるものと示したが、複数のフレキシブルフィルム１６０の個数は、設計によって多様に変更され得、これに制限されるものではない。

【0036】

一方、複数のフレキシブルフィルム１６０には、ゲートドライバＩＣ、データドライバＩＣのような駆動ＩＣが配置され得る。駆動ＩＣは、映像を表示するためのデータとそれを処理するための駆動信号を処理する部品である。駆動ＩＣは、実装される方式によってチップオングラス（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ；ＣＯＧ）、チップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ；ＣＯＦ）、テープキャリアパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ；ＴＣＰ）等の方式で配置され得る。本明細書においては、説明の便宜のために、駆動ＩＣが複数のフレキシブルフィルム１６０上に実装されたチップオンフィルム方式であるものと説明したが、これに制限されるものではない。

【0037】

印刷回路基板１７０は、複数のフレキシブルフィルム１６０と連結される。印刷回路基板１７０は、駆動ＩＣに信号を供給する部品である。印刷回路基板１７０には、駆動信号、データ電圧等のような多様な駆動信号を駆動ＩＣに供給するための各種の部品が配置され得る。一方、図１においては、印刷回路基板１７０が２個であるものと示したが、印刷回路基板１７０の個数は、設計によって多様に変更され得、これに制限されない。

【0038】

図２を参照すると、第１基板１０１上に無機層１１０が配置される。無機層１１０は、後述する下部バッファ層１１６、上部バッファ層１１１、ゲート絶縁層１１２及びパッシベーション層１１３を含む複数の無機層であってよい。無機層１１０についての説明は、図４乃至図６ｂを参照して詳細に後述する。

【0039】

無機層１１０上にバンク１１５が配置される。バンク１１５は、非表示領域ＮＡで第１基板１０１を囲むように配置され得る。バンク１１５についてのより詳細な説明は、図４乃至図６ｂを参照して詳細に後述する。

【0040】

無機層１１０上に画素部１２０が配置される。画素部１２０は、表示領域ＡＡに対応するように配置され得る。画素部１２０は、複数のサブ画素を含んで映像を表示する構成である。画素部１２０の複数のサブ画素は、表示領域ＡＡを構成する最小単位であり、複数のサブ画素それぞれには、発光素子及び駆動回路が配置され得る。例えば、複数のサブ画素それぞれの発光素子は、アノード、有機発光層及びカソードを含む有機発光素子やＮ型及びＰ型半導体層と発光層を含むＬＥＤ等を含むことができるが、これに制限されるものではない。そして、複数のサブ画素を駆動するための駆動回路は、薄膜トランジスタ、ストレージキャパシタのような駆動素子等を含むことができるが、これに制限されない。以下においては、説明の便宜のために、複数のサブ画素それぞれの発光素子が有機発光素子であるものと仮定して説明するが、これに制限されない。

【0041】

一方、表示装置１００は、発光素子で発光された光が放出される方向によって、トップエミッション（ｔｏｐ ｅｍｉｓｓｉｏｎ）またはボトムエミッション（ｂｏｔｔｏｍ ｅｍｉｓｓｉｏｎ）方式で構成され得る。

【0042】

トップエミッション方式は、発光素子で発光された光が、発光素子が配置された第１基板１０１の上部に発光される方式である。トップエミッション方式である場合、発光素子で発光された光を第１基板１０１の上部に、即ち、カソード側に進行させるために、アノードの下部に反射層が形成され得る。

【0043】

ボトムエミッション方式は、発光素子で発光された光が発光素子が配置された第１基板１０１の下部に発光される方式である。ボトムエミッション方式である場合、発光素子で発光された光を第１基板１０１の下部に進行させるために、アノードは、透明導電性物質だけからなり得、カソードが反射率の高い金属物質からなり得る。

【0044】

以下においては、説明の便宜のために、本発明の一実施例に係る表示装置１００がボトムエミッション方式であるものと仮定して説明するが、これに制限されるものではない。

【0045】

画素部１２０を覆うように接着層１３０が配置される。接着層１３０は、第１基板１０１と第２基板１４０を接着させる機能を果たし、画素部１２０を密封して外部の湿気、酸素、衝撃等から画素部１２０の発光素子を保護することができる。接着層１３０は、フェイスシール（Ｆａｃｅ Ｓｅａｌ）方式で構成され得る。例えば、紫外線または熱硬化性シーラントを画素部１２０の前面に形成して接着層１３０を形成することができる。ただし、接着層１３０の構造は、多様な方式及び物質で形成することができ、これに制限されない。

【0046】

一方、接着層１３０上に高いモジュラスを有し、耐腐食性の強い金属材質からなる第２基板１４０が配置される。例えば、第２基板１４０は、約２００～９００ＭＰａの高いモジュラスを有する物質からなり得、耐腐食性が強く、ホイル（ｆｏｉｌ）あるいは薄膜形態に加工が容易なアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）とニッケルの合金材質等の金属材質からなり得る。そこで、第２基板１４０を金属材質で形成することで超薄膜形態に第２基板１４０の具現が可能であり、外部の衝撃及びスクラッチに強い耐保護性が提供され得る。

【0047】

第１基板１０１の下に偏光板１５０が配置される。偏光板１５０は、選択的に光を透過させ、第１基板１０１に入射する外部光の反射を低減させることができる。具体的に、表示装置１００は、半導体素子、配線、発光素子等に適用される多様な金属物質が第１基板１０１上に形成される。そこで、第１基板１０１側に入射した外光は、金属物質から反射し得、外光の反射によって表示装置１００の視認性が低減され得る。このとき、外光の反射を防止する偏光板１５０を第１基板１０１の下に配置して、表示装置１００の野外視認性を高めることができる。ただし、偏光板１５０は、表示装置１００の具現例によって省略されてもよい。

【0048】

一方、図面に示されてはいないが、第１基板１０１の下で偏光板１５０と共にバリアフィルムが配置され得る。バリアフィルムは、第１基板１０１の外側の水分、酸素が第１基板１０１に浸透することを最小化して、発光素子を含む画素部１２０を保護することができる。ただし、バリアフィルムは、表示装置１００の具現例によって省略されてもよく、これに制限されない。

【0049】

以下においては、画素部１２０の複数のサブ画素についてのより詳細な説明のために、図３乃至図６ｂを共に参照する。

【0050】

図３は、本発明の一実施例に係る表示装置のサブ画素の回路図である。

【0051】

図３を参照すると、複数のサブ画素ＳＰの発光素子ＯＬＥＤを駆動するための駆動回路は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３及びストレージキャパシタＳＣを含む。そして、このような駆動回路を駆動させるために、第１基板１０１上にゲート配線ＧＬ、データ配線ＤＬ、高電位電源配線ＶＤＤ、センシング配線ＳＬ及び基準配線ＲＬを含む複数の配線が配置される。

【0052】

一つのサブ画素ＳＰの駆動回路に含まれた第１トランジスタＴＲ１、第２トランジスタＴＲ２及び第３トランジスタＴＲ３それぞれは、ゲート電極、ソース電極及びドレイン電極を含む。

【0053】

そして、第１トランジスタＴＲ１、第２トランジスタＴＲ２及び第３トランジスタＴＲ３は、Ｐタイプの薄膜トランジスタまたはＮタイプの薄膜トランジスタであってよい。例えば、Ｐタイプの薄膜トランジスタは、ソース電極からドレイン電極に正孔（Ｈｏｌｅ）が流れるので、ソース電極からドレイン電極に電流が流れ得る。Ｎタイプの薄膜トランジスタは、ソース電極からドレイン電極に電子（Ｅｌｅｃｔｒｏｎ）が流れるので、ドレイン電極からソース電極に電流が流れ得る。以下においては、第１トランジスタＴＲ１、第２トランジスタＴＲ２及び第３トランジスタＴＲ３がドレイン電極からソース電極に電流が流れるＮタイプの薄膜トランジスタであるものと仮定して説明するが、これに制限されない。

【0054】

第１トランジスタＴＲ１は、第１アクティブ層、第１ゲート電極、第１ソース電極及び第１ドレイン電極を含む。第１ゲート電極は第１ノードＮ１に連結され、第１ソース電極は発光素子ＯＬＥＤのアノードに連結され、第１ドレイン電極は高電位電源配線ＶＤＤに連結される。第１トランジスタＴＲ１は、第１ノードＮ１の電圧が閾値電圧（Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）より高い場合、ターンオン（Ｔｕｒｎ－ｏｎ）され、第１ノードＮ１の電圧が閾値電圧より低い場合、ターンオフ（Ｔｕｒｎ－ｏｆｆ）され得る。そして、第１トランジスタＴＲ１がターンオンされた場合、第１トランジスタＴＲ１を通して発光素子ＯＬＥＤに駆動電流が伝達され得る。そこで、発光素子ＯＬＥＤに伝達される駆動電流を制御する第１トランジスタＴＲ１は、駆動トランジスタとも称され得る。

【0055】

第２トランジスタＴＲ２は、第２アクティブ層、第２ゲート電極、第２ソース電極及び第２ドレイン電極を含む。第２ゲート電極はゲート配線ＧＬに連結され、第２ソース電極は第１ノードＮ１に連結され、第２ドレイン電極はデータ配線ＤＬに連結される。第２トランジスタＴＲ２は、ゲート配線ＧＬからのゲート電圧に基づいてターンオンまたはターンオフされ得る。第２トランジスタＴＲ２がターンオンされた場合、データ配線ＤＬからのデータ電圧を第１ノードＮ１に充電できる。そこで、ゲート配線ＧＬによりターンオンまたはターンオフされる第２トランジスタＴＲ２は、スイッチングトランジスタとも称され得る。

【0056】

第３トランジスタＴＲ３は、第３アクティブ層、第３ゲート電極、第３ソース電極及び第３ドレイン電極を含む。第３ゲート電極はセンシング配線ＳＬに連結され、第３ソース電極は第２ノードＮ２に連結され、第３ドレイン電極は基準配線ＲＬに連結される。第３トランジスタＴＲ３は、センシング配線ＳＬからのセンシング電圧に基づいてターンオンまたはターンオフされ得る。そして、第３トランジスタＴＲ３がターンオンされた場合、基準配線ＲＬからの基準電圧を第２ノードＮ２及びストレージキャパシタＳＣに伝達できる。そこで、第３トランジスタＴＲ３は、センシングトランジスタとも称され得る。

【0057】

一方、図３においては、ゲート配線ＧＬとセンシング配線ＳＬが別途の配線であるものと示されたが、ゲート配線ＧＬとセンシング配線ＳＬは、一つの配線に具現されてもよく、これに制限されない。

【0058】

ストレージキャパシタＳＣは、第１トランジスタＴＲ１の第１ゲート電極と第１ソース電極との間に連結される。即ち、ストレージキャパシタＳＣは、第１ノードＮ１と第２ノードＮ２との間に連結され得る。ストレージキャパシタＳＣは、発光素子ＯＬＥＤが発光する間、第１トランジスタＴＲ１の第１ゲート電極と第１ソース電極との間の電位差を維持させて、発光素子ＯＬＥＤに一定の駆動電流が供給されるようにすることができる。ストレージキャパシタＳＣは、複数のキャパシタ電極を含み、例えば、複数のキャパシタ電極のうち一つは第１ノードＮ１に連結され、他の一つは第２ノードＮ２に連結され得る。

【0059】

発光素子ＯＬＥＤは、アノード、発光層及びカソードを含む。発光素子ＯＬＥＤのアノードは第２ノードＮ２に連結され、カソードは低電位電源配線ＶＳＳに連結される。発光素子ＯＬＥＤは、第１トランジスタＴＲ１から駆動電流の供給を受けて発光できる。

【0060】

一方、図３においては、本発明の一実施例に係る表示装置１００のサブ画素ＳＰの駆動回路が３個のトランジスタ及び１個のストレージキャパシタＳＣを含む３Ｔ１Ｃ構造であるものと説明したが、トランジスタ及びストレージキャパシタＳＣの個数及び連結関係は、設計によって多様に変更され得、これに制限されない。

【0061】

図４は、本発明の一実施例に係る表示装置の拡大平面図である。図５は、図４のＶ－Ｖ’に沿った断面図である。図６ａは、本発明の一実施例に係る表示装置の製造工程を説明するための断面図である。図６ｂは、本発明の一実施例に係る表示装置のＬＬＯ工程前のステップでの断面図である。図４は、一つの画素を構成する赤色サブ画素ＳＰＲ、白色サブ画素ＳＰＷ、青色サブ画素ＳＰＢ及び緑色サブ画素ＳＰＧに対する拡大平面図である。図４においては、説明の便宜のために、バンク１１５の図示は省略し、複数のカラーフィルタＣＦの枠は、太い実線で示した。図６ａ及び図６ｂは、図１のＶＩ－ＶＩ’に沿った断面図であり、図６ａは、本発明の一実施例に係る表示装置の製造工程中、ＬＬＯ工程を遂行する前の状態を示す断面図である。図４乃至図６ｂを参照すると、本発明の一実施例に係る表示装置１００は、第１基板１０１、無機層１１０、平坦化層１１４、バンク１１５、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、ストレージキャパシタＳＣ、発光素子ＯＬＥＤ、ゲート配線ＧＬ、センシング配線ＳＬ、データ配線ＤＬ、基準配線ＲＬ、高電位電源配線ＶＤＤ、複数のカラーフィルタＣＦ、接着層１３０及び第２基板１４０を含む。

【0062】

図４を参照すると、複数のサブ画素ＳＰは、赤色サブ画素ＳＰＲ、緑色サブ画素ＳＰＧ、青色サブ画素ＳＰＢ及び白色サブ画素ＳＰＷを含む。例えば、行方向に沿って赤色サブ画素ＳＰＲ、白色サブ画素ＳＰＷ、青色サブ画素ＳＰＢ及び緑色サブ画素ＳＰＧが順次に配置され得る。ただし、複数のサブ画素ＳＰの配置順序は、これに制限されない。

【0063】

複数のサブ画素ＳＰそれぞれは、発光領域及び回路領域を含む。発光領域は、独立して一つの色相の光を発光できる領域であり、発光素子ＯＬＥＤが配置され得る。具体的に、複数のカラーフィルタＣＦとアノードＡＮが互いに重畳する領域中、バンク１１５から露出され、発光素子ＯＬＥＤから発光された光が外部に進行できる領域を発光領域と定義できる。例えば、図４及び図５を共に参照すると、赤色サブ画素ＳＰＲの発光領域は、赤色カラーフィルタＣＦＲとアノードＡＮが重畳する領域中、バンク１１５から露出された領域となり得、緑色サブ画素ＳＰＧの発光領域は、緑色カラーフィルタＣＦＧとアノードＡＮが重畳する領域中、バンク１１５から露出された領域となり得、青色サブ画素ＳＰＢの発光領域は、青色カラーフィルタＣＦとアノードＡＮが重畳する領域中、バンク１１５から露出された領域が青色光を発光する青色発光領域となり得る。このとき、別途のカラーフィルタＣＦが配置されていない白色サブ画素ＳＰＷの発光領域は、バンク１１５から露出されたアノードＡＮの一部分と重畳する領域が白色光を発光する白色発光領域であってよい。

【0064】

回路領域は、発光領域を除く残りの領域であり、複数の発光素子ＯＬＥＤを駆動するための駆動回路ＤＰと、駆動回路ＤＰに各種の信号を伝達する複数の配線が配置され得る。そして、駆動回路ＤＰ、複数の配線及びバンク１１５等が配置された回路領域は、非発光領域であってよい。例えば、回路領域には、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３及びストレージキャパシタＳＣを含む駆動回路ＤＰ及び複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、複数の基準配線ＲＬ、複数のゲート配線ＧＬ、センシング配線ＳＬ及びバンク１１５等が配置され得る。

【0065】

図３乃至図６ｂを共に参照すると、第１基板１０１上に無機層１１０が配置される。無機層１１０は、第１基板１０１上に配置された無機物で構成された複数の層を含むことができる。例えば、無機層１１０は、下部バッファ層１１６、上部バッファ層１１１、ゲート絶縁層１１２及びパッシベーション層１１３を含むことができるが、これに制限されるものではない。
無機層１１０は、第１基板１０１の末端を露出させるように配置され得る。例えば、無機層１１０の末端は、第１基板１０１の末端内側に配置され得る。ただし、これに制限されず、無機層１１０の末端が第１基板１０１の末端と一致してもよい。

【0066】

第１基板１０１上に下部バッファ層１１６が配置される。下部バッファ層１１６は、第１基板１０１の外側から浸透した水分および／または酸素が拡散されることを防止できる。下部バッファ層１１６の厚さや積層構造を制御して表示装置１００の透湿特性を制御できる。また、下部バッファ層１１６は、透明伝導性酸化物または酸化物半導体からなる第１基板１０１が画素部１２０のような他の構成に接してショート不良が発生することを防止できる。下部バッファ層１１６は、無機物質からなり得、例えば、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単層や複層で構成され得るが、これに制限されるものではない。

【0067】

下部バッファ層１１６上に複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、複数の基準配線ＲＬ及び遮光層ＬＳが配置される。

【0068】

複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、複数の基準配線ＲＬ及び遮光層ＬＳは、第１基板１０１上で同じ層に配置され、同じ導電性物質からなり得る。例えば、複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、複数の基準配線ＲＬ及び遮光層ＬＳは、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金のような導電性物質で構成され得るが、これに制限されない。

【0069】

複数の高電位電源配線ＶＤＤは、複数のサブ画素ＳＰそれぞれに高電位電源電圧を伝達する配線である。複数の高電位電源配線ＶＤＤは、複数のサブ画素ＳＰの間に列方向に延び得、行方向で互いに隣り合う二つのサブ画素ＳＰは、複数の高電位電源配線ＶＤＤのうち一つの高電位電源配線ＶＤＤを共有できる。例えば、一つの高電位電源配線ＶＤＤは、赤色サブ画素ＳＰＲの左側に配置され、赤色サブ画素ＳＰＲ及び白色サブ画素ＳＰＷそれぞれの第１トランジスタＴＲ１に高電位電源電圧を供給できる。他の高電位電源配線ＶＤＤは、緑色サブ画素ＳＰＧの右側に配置され、青色サブ画素ＳＰＢ及び緑色サブ画素ＳＰＧそれぞれの第１トランジスタＴＲ１に高電位電源電圧を供給できる。

【0070】

複数のデータ配線ＤＬは、複数のサブ画素ＳＰの間に列方向に延びて複数のサブ画素ＳＰそれぞれにデータ電圧を伝達する配線であり、第１データ配線ＤＬ１、第２データ配線ＤＬ２、第３データ配線ＤＬ３及び第４データ配線ＤＬ４を含む。第１データ配線ＤＬ１は、赤色サブ画素ＳＰＲと白色サブ画素ＳＰＷとの間に配置され、赤色サブ画素ＳＰＲの第２トランジスタＴＲ２にデータ電圧を伝達できる。第２データ配線ＤＬ２は、第１データ配線ＤＬ１と白色サブ画素ＳＰＷとの間に配置され、白色サブ画素ＳＰＷの第２トランジスタＴＲ２にデータ電圧を伝達できる。第３データ配線ＤＬ３は、青色サブ画素ＳＰＢと緑色サブ画素ＳＰＧとの間に配置され、青色サブ画素ＳＰＢの第２トランジスタＴＲ２にデータ電圧を伝達できる。第４データ配線ＤＬ４は、第３データ配線ＤＬ３と緑色サブ画素ＳＰＧとの間に配置され、緑色サブ画素ＳＰＧの第２トランジスタＴＲ２にデータ電圧を伝達できる。

【0071】

複数の基準配線ＲＬは、複数のサブ画素ＳＰの間に列方向に延びて複数のサブ画素ＳＰそれぞれに基準電圧を伝達する配線である。一つの画素をなす複数のサブ画素ＳＰは、一つの基準配線ＲＬを共有できる。例えば、一つの基準配線ＲＬは、白色サブ画素ＳＰＷと青色サブ画素ＳＰＢとの間に配置され、赤色サブ画素ＳＰＲ、白色サブ画素ＳＰＷ、青色サブ画素ＳＰＢ及び緑色サブ画素ＳＰＧそれぞれの第３トランジスタＴＲ３に基準電圧を伝達できる。

【0072】

図４及び図５を共に参照すると、下部バッファ層１１６上に遮光層ＬＳが配置される。遮光層ＬＳは、複数のトランジスタＴＲ１、ＴＲ２、ＴＲ３のうち少なくとも第１トランジスタＴＲ１の第１アクティブ層ＡＣＴ１と重畳するように配置され、第１アクティブ層ＡＣＴ１に入射する光を遮断することができる。仮に、第１アクティブ層ＡＣＴ１に光が照射されると漏れ電流が発生するので、駆動トランジスタである第１トランジスタＴＲ１の信頼性が低下し得る。このとき、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金のような不透明な導電性物質で構成された遮光層ＬＳを第１アクティブ層ＡＣＴ１に重畳するように配置するならば第１基板１０１の下部で第１アクティブ層ＡＣＴ１に入射する光を遮断することができるので、第１トランジスタＴＲ１の信頼性を向上させることができる。ただし、これに制限されず、遮光層ＬＳは、第２トランジスタＴＲ２の第２アクティブ層ＡＣＴ２及び第３トランジスタＴＲ３の第３アクティブ層ＡＣＴ３とも重畳するように配置されてもよい。

【0073】

一方、図面においては、遮光層ＬＳが単層であるものと示したが、遮光層ＬＳは、複数の層で形成されてもよい。例えば、遮光層ＬＳは、無機層１１０の間、即ち、下部バッファ層１１６、上部バッファ層１１１、ゲート絶縁層１１２、パッシベーション層１１３のうち少なくともいずれか一つを挟んで重畳するように配置された複数の層からなり得る。

【0074】

複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、複数の基準配線ＲＬ及び遮光層ＬＳ上に上部バッファ層１１１が配置される。上部バッファ層１１１は、第１基板１０１を通した水分または不純物の浸透を低減できる。例えば、上部バッファ層１１１は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。また、上部バッファ層１１１は、第１基板１０１の種類やトランジスタの種類によって省略されてもよく、これに制限されない。

【0075】

複数のサブ画素ＳＰそれぞれで上部バッファ層１１１上に第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３及びストレージキャパシタＳＣが配置される。

【0076】

まず、第１トランジスタＴＲ１は、第１アクティブ層ＡＣＴ１、第１ゲート電極ＧＥ１、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１を含む。

【0077】

上部バッファ層１１１上に第１アクティブ層ＡＣＴ１が配置される。第１アクティブ層ＡＣＴ１は、酸化物半導体、非晶質シリコンまたはポリシリコン等のような半導体物質からなり得るが、これに制限されない。例えば、第１アクティブ層ＡＣＴ１が酸化物半導体で形成された場合、第１アクティブ層ＡＣＴ１は、チャネル領域、ソース領域及びドレイン領域からなり、ソース領域及びドレイン領域は、導体化された領域であってよいが、これに制限されない。

【0078】

第１アクティブ層ＡＣＴ１上にゲート絶縁層１１２が配置される。ゲート絶縁層１１２は、第１ゲート電極ＧＥ１と第１アクティブ層ＡＣＴ１を絶縁させるための層であり、絶縁物質からなり得る。例えば、ゲート絶縁層１１２は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

【0079】

ゲート絶縁層１１２上で第１アクティブ層ＡＣＴ１に重畳するように第１ゲート電極ＧＥ１が配置される。第１ゲート電極ＧＥ１は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0080】

ゲート絶縁層１１２上で互いに離隔された第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１が配置される。第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１は、ゲート絶縁層１１２に形成されたコンタクトホールを通して第１アクティブ層ＡＣＴ１と電気的に連結され得る。第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１は、第１ゲート電極ＧＥ１と同じ層に配置され、同じ導電性物質で形成され得るが、これに制限されるものではない。例えば、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１は、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0081】

第１ドレイン電極ＤＥ１は、高電位電源配線ＶＤＤと電気的に連結される。例えば、赤色サブ画素ＳＰＲ及び白色サブ画素ＳＰＷの第１ドレイン電極ＤＥ１は、赤色サブ画素ＳＰＲの左側の高電位電源配線ＶＤＤと電気的に連結され得る。青色サブ画素ＳＰＢ及び緑色サブ画素ＳＰＧの第１ドレイン電極ＤＥ１は、緑色サブ画素ＳＰＧの右側の高電位電源配線ＶＤＤと電気的に連結され得る。

【0082】

このとき、第１ドレイン電極ＤＥ１を高電位電源配線ＶＤＤと電気的に連結するために、補助高電位電源配線ＶＤＤａがさらに配置され得る。補助高電位電源配線ＶＤＤａは、一端が高電位電源配線ＶＤＤに電気的に連結され、他端が複数のサブ画素ＳＰそれぞれの第１ドレイン電極ＤＥ１に電気的に連結され得る。例えば、補助高電位電源配線ＶＤＤａが第１ドレイン電極ＤＥ１と同じ層で同じ物質からなる場合、補助高電位電源配線ＶＤＤａの一端は、ゲート絶縁層１１２及び上部バッファ層１１１に形成されたコンタクトホールを通して高電位電源配線ＶＤＤに電気的に連結され、補助高電位電源配線ＶＤＤａの他端は、第１ドレイン電極ＤＥ１側に延びて第１ドレイン電極ＤＥ１と一体になされ得る。

【0083】

このとき、同じ高電位電源配線ＶＤＤに電気的に連結される赤色サブ画素ＳＰＲの第１ドレイン電極ＤＥ１及び白色サブ画素ＳＰＷの第１ドレイン電極ＤＥ１は、同じ補助高電位電源配線ＶＤＤａに連結され得、青色サブ画素ＳＰＢの第１ドレイン電極ＤＥ１と緑色サブ画素ＳＰＧの第１ドレイン電極ＤＥ１もまた同じ補助高電位電源配線ＶＤＤａに連結され得る。ただし、第１ドレイン電極ＤＥ１と高電位電源配線ＶＤＤは、他の方式を通して電気的に連結されてもよく、これに制限されない。

【0084】

第１ソース電極ＳＥ１は、ゲート絶縁層１１２及び上部バッファ層１１１に形成されたコンタクトホールを通して遮光層ＬＳと電気的に連結され得る。また、第１ソース電極ＳＥ１と連結された第１アクティブ層ＡＣＴ１の一部分は、上部バッファ層１１１に形成されたコンタクトホールを通して遮光層ＬＳと電気的に連結され得る。仮に、遮光層ＬＳがフローティング（ｆｌｏａｔｉｎｇ）された場合、第１トランジスタＴＲ１の閾値電圧等が変動して表示装置１００の駆動に影響を与え得る。そこで、遮光層ＬＳを第１ソース電極ＳＥ１と電気的に連結して遮光層ＬＳに電圧を印加することができ、第１トランジスタＴＲ１の駆動に影響を与えなくて済む。ただし、本明細書においては、第１アクティブ層ＡＣＴ１及び第１ソース電極ＳＥ１のいずれも遮光層ＬＳにコンタクトするものと説明したが、第１ソース電極ＳＥ１及び第１アクティブ層ＡＣＴ１のいずれか一つだけが遮光層ＬＳに直接的にコンタクトしてもよく、これに制限されない。

【0085】

一方、図５においては、ゲート絶縁層１１２が第１基板１０１の前面に形成されたものと示したが、ゲート絶縁層１１２は、第１ゲート電極ＧＥ１、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１にのみ重畳するようにパターニングされ得、これに制限されない。

【0086】

第２トランジスタＴＲ２は、第２アクティブ層ＡＣＴ２、第２ゲート電極ＧＥ２、第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２を含む。

【0087】

上部バッファ層１１１上に第２アクティブ層ＡＣＴ２が配置される。第２アクティブ層ＡＣＴ２は、酸化物半導体、非晶質シリコンまたはポリシリコン等のような半導体物質からなり得るが、これに制限されない。例えば、第２アクティブ層ＡＣＴ２が酸化物半導体で形成された場合、第２アクティブ層ＡＣＴ２は、チャネル領域、ソース領域及びドレイン領域からなり、ソース領域及びドレイン領域は、導体化された領域であってよいが、これに制限されない。

【0088】

上部バッファ層１１１上に第２ソース電極ＳＥ２が配置される。第２ソース電極ＳＥ２は、第２アクティブ層ＡＣＴ２と一体になされ、互いに電気的に連結され得る。例えば、上部バッファ層１１１上に半導体物質を形成し、半導体物質の一部分を導体化して第２ソース電極ＳＥ２を形成することができる。そこで、半導体物質のうち導体化されなかった部分は、第２アクティブ層ＡＣＴ２になり得、導体化された部分は、第２ソース電極ＳＥ２になり得る。ただし、第２アクティブ層ＡＣＴ２と第２ソース電極ＳＥ２を別に形成でき、これに制限されない。

【0089】

第２ソース電極ＳＥ２は、第１トランジスタＴＲ１の第１ゲート電極ＧＥ１と電気的に連結される。第１ゲート電極ＧＥ１は、ゲート絶縁層１１２上に形成されたコンタクトホールを通して第２ソース電極ＳＥ２と電気的に連結され得る。従って、第１トランジスタＴＲ１は、第２トランジスタＴＲ２からの信号によりターンオンまたはターンオフされ得る。

【0090】

第２アクティブ層ＡＣＴ２及び第２ソース電極ＳＥ２上にゲート絶縁層１１２が配置され、ゲート絶縁層１１２上に第２ドレイン電極ＤＥ２及び第２ゲート電極ＧＥ２が配置される。

【0091】

ゲート絶縁層１１２上で第２アクティブ層ＡＣＴ２に重畳するように第２ゲート電極ＧＥ２が配置される。第２ゲート電極ＧＥ２は、ゲート配線ＧＬと電気的に連結され得、第２トランジスタＴＲ２は、第２ゲート電極ＧＥ２に伝達されたゲート電圧に基づいてターンオンまたはターンオフされ得る。第２ゲート電極ＧＥ２は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0092】

一方、第２ゲート電極ＧＥ２は、ゲート配線ＧＬから延び得る。即ち、第２ゲート電極ＧＥ２は、ゲート配線ＧＬと一体になされ得、第２ゲート電極ＧＥ２とゲート配線ＧＬは、同じ導電性物質で形成され得る。例えば、ゲート配線ＧＬは、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0093】

ゲート配線ＧＬは、複数のサブ画素ＳＰそれぞれにゲート電圧を伝達する配線であり、複数のサブ画素ＳＰの回路領域を横切って行方向に延び得る。ゲート配線ＧＬは、行方向に延長配置され、列方向に延びた複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ及び複数の基準配線ＲＬと交差し得る。

【0094】

ゲート絶縁層１１２上に第２ドレイン電極ＤＥ２が配置される。第２ドレイン電極ＤＥ２は、ゲート絶縁層１１２に形成されたコンタクトホールを通して第２アクティブ層ＡＣＴ２と電気的に連結されると同時に、ゲート絶縁層１１２及び上部バッファ層１１１に形成されたコンタクトホールを通して複数のデータ配線ＤＬのうち一つのデータ配線ＤＬと電気的に連結され得る。例えば、赤色サブ画素ＳＰＲの第２ドレイン電極ＤＥ２は、第１データ配線ＤＬ１と電気的に連結され、白色サブ画素ＳＰＷの第２ドレイン電極ＤＥ２は、第２データ配線ＤＬ２と電気的に連結され得る。例えば、青色サブ画素ＳＰＢの第２ドレイン電極ＤＥ２は、第３データ配線ＤＬ３と電気的に連結され、緑色サブ画素ＳＰＧの第２ドレイン電極ＤＥ２は、第４データ配線ＤＬ４と電気的に連結され得る。第２ドレイン電極ＤＥ２は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0095】

第３トランジスタＴＲ３は、第３アクティブ層ＡＣＴ３、第３ゲート電極ＧＥ３、第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３を含む。

【0096】

上部バッファ層１１１上に第３アクティブ層ＡＣＴ３が配置される。第３アクティブ層ＡＣＴ３は、酸化物半導体、非晶質シリコンまたはポリシリコン等のような半導体物質からなり得るが、これに制限されない。例えば、第３アクティブ層ＡＣＴ３が酸化物半導体で形成された場合、第３アクティブ層ＡＣＴ３は、チャネル領域、ソース領域及びドレイン領域からなり、ソース領域及びドレイン領域は、導体化された領域であってよいが、これに制限されない。

【0097】

第３アクティブ層ＡＣＴ３上にゲート絶縁層１１２が配置され、ゲート絶縁層１１２上に第３ゲート電極ＧＥ３、第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３が配置される。

【0098】

ゲート絶縁層１１２上で第３アクティブ層ＡＣＴ３に重畳するように第３ゲート電極ＧＥ３が配置される。第３ゲート電極ＧＥ３は、センシング配線ＳＬと電気的に連結され得、第３トランジスタＴＲ３は、第３トランジスタＴＲ３に伝達されたセンシング電圧に基づいてターンオンまたはターンオフされ得る。第３ゲート電極ＧＥ３は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0099】

一方、第３ゲート電極ＧＥ３は、センシング配線ＳＬから延び得る。即ち、第３ゲート電極ＧＥ３は、センシング配線ＳＬと一体になされ得、第３ゲート電極ＧＥ３とセンシング配線ＳＬは、同じ導電性物質で形成され得る。例えば、センシング配線ＳＬは、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0100】

センシング配線ＳＬは、複数のサブ画素ＳＰそれぞれにセンシング電圧を伝達する配線であり、複数のサブ画素ＳＰの間で行方向に延びる。例えば、センシング配線ＳＬは、複数のサブ画素ＳＰ間の境界で行方向に延長配置され、列方向に延びた複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ及び複数の基準配線ＲＬと交差し得る。

【0101】

第３ソース電極ＳＥ３は、ゲート絶縁層１１２に形成されたコンタクトホールを通して第３アクティブ層ＡＣＴ３と電気的に連結され得る。第３ソース電極ＳＥ３は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0102】

一方、第３ソース電極ＳＥ３とコンタクトする第３アクティブ層ＡＣＴ３の一部分は、上部バッファ層１１１に形成されたコンタクトホールを通して遮光層ＬＳに電気的に連結され得る。即ち、第３ソース電極ＳＥ３は、第３アクティブ層ＡＣＴ３を挟んで遮光層ＬＳと電気的に連結され得る。それゆえ、第３ソース電極ＳＥ３及び第１ソース電極ＳＥ１は、遮光層ＬＳを通して互いに電気的に連結され得る。

【0103】

第３ドレイン電極ＤＥ３は、ゲート絶縁層１１２に形成されたコンタクトホールを通して第３アクティブ層ＡＣＴ３と電気的に連結され得る。第３ドレイン電極ＤＥ３は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

【0104】

第３ドレイン電極ＤＥ３は、基準配線ＲＬと電気的に連結され得る。例えば、一つの画素をなす赤色サブ画素ＳＰＲ、白色サブ画素ＳＰＷ、青色サブ画素ＳＰＢ及び緑色サブ画素ＳＰＧそれぞれの第３ドレイン電極ＤＥ３は、同じ基準配線ＲＬに電気的に連結され得る。即ち、一つの画素をなす複数のサブ画素ＳＰは、一つの基準配線ＲＬを共有できる。

【0105】

このとき、列方向に延びた基準配線ＲＬを行方向に沿って並んで配置された複数のサブ画素ＳＰに伝達するために、補助基準配線ＲＬａが配置され得る。補助基準配線ＲＬａは、行方向に延びて基準配線ＲＬと複数のサブ画素ＳＰそれぞれの第３ドレイン電極ＤＥ３を電気的に連結できる。補助基準配線ＲＬａの一端は、上部バッファ層１１１及びゲート絶縁層１１２に形成されたコンタクトホールを通して基準配線ＲＬと電気的に連結され得る。そして、補助基準配線ＲＬａの他端は、複数のサブ画素ＳＰそれぞれの第３ドレイン電極ＤＥ３と電気的に連結され得る。この場合、補助基準配線ＲＬａは、複数のサブ画素ＳＰそれぞれの第３ドレイン電極ＤＥ３と一体になされ得、基準配線ＲＬからの基準電圧は、補助基準配線ＲＬａを通して第３ドレイン電極ＤＥ３に伝達され得る。ただし、補助基準配線ＲＬａは、第３ドレイン電極ＤＥ３と別に形成され得、これに制限されない。

【0106】

複数のサブ画素ＳＰの回路領域にストレージキャパシタＳＣが配置される。ストレージキャパシタＳＣは、一フレームの間、発光素子ＯＬＥＤが引き続き同じ状態を維持するように第１トランジスタＴＲ１の第１ゲート電極ＧＥ１と第１ソース電極ＳＥ１との間の電圧を貯蔵することができる。ストレージキャパシタＳＣは、第１キャパシタ電極ＳＣ１及び第２キャパシタ電極ＳＣ２を含む。

【0107】

複数のサブ画素ＳＰそれぞれで下部バッファ層１１６と上部バッファ層１１１との間に第１キャパシタ電極ＳＣ１が配置される。第１キャパシタ電極ＳＣ１は、第１基板１０１上に配置された導電性構成要素のうち第１基板１０１に最も近く配置され得る。第１キャパシタ電極ＳＣ１は、遮光層ＬＳと一体になされ得、遮光層ＬＳを通して第１ソース電極ＳＥ１と電気的に連結され得る。

【0108】

第１キャパシタ電極ＳＣ１上に上部バッファ層１１１が配置され、上部バッファ層１１１上に第２キャパシタ電極ＳＣ２が配置される。第２キャパシタ電極ＳＣ２は、第１キャパシタ電極ＳＣ１と重畳するように配置され得る。第２キャパシタ電極ＳＣ２は、第２ソース電極ＳＥ２と一体になされ、第２ソース電極ＳＥ２であり第１ゲート電極ＧＥ１に電気的に連結され得る。例えば、上部バッファ層１１１上に半導体物質を形成し、半導体物質の一部分を導体化して第２ソース電極ＳＥ２及び第２キャパシタ電極ＳＣ２を形成することができる。それゆえ、半導体物質のうち導体化されなかった部分は、第２アクティブ層ＡＣＴ２として機能し、導体化された部分は、第２ソース電極ＳＥ２であり第２キャパシタ電極ＳＣ２として機能できる。そして、上述したように、第１ゲート電極ＧＥ１は、ゲート絶縁層１１２に形成されたコンタクトホールを通して第２ソース電極ＳＥ２と電気的に連結される。従って、第２キャパシタ電極ＳＣ２は、第２ソース電極ＳＥ２と一体になされ、第２ソース電極ＳＥ２及び第１ゲート電極ＧＥ１と電気的に連結され得る。

【0109】

まとめると、ストレージキャパシタＳＣの第１キャパシタ電極ＳＣ１は、遮光層ＬＳと一体になされ、遮光層ＬＳ、第１ソース電極ＳＥ１及び第３ソース電極ＳＥ３と電気的に連結され得る。そして、第２キャパシタ電極ＳＣ２は、第２ソース電極ＳＥ２であり第２アクティブ層ＡＣＴ２と一体になされ、第２ソース電極ＳＥ２及び第１ゲート電極ＧＥ１と電気的に連結され得る。従って、上部バッファ層１１１を挟んで重畳する第１キャパシタ電極ＳＣ１及び第２キャパシタ電極ＳＣ２は、発光素子ＯＬＥＤが発光する間、第１トランジスタＴＲ１の第１ゲート電極ＧＥ１及び第１ソース電極ＳＥ１の電圧を一定に維持して発光素子ＯＬＥＤを同じ状態に維持させることができる。

【0110】

第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３及びストレージキャパシタＳＣ上にパッシベーション層１１３が配置される。パッシベーション層１１３は、パッシベーション層１１３の下部の構成を保護するための絶縁層である。例えば、パッシベーション層１１３は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。また、パッシベーション層１１３は、実施例によって省略されてもよい。

【0111】

パッシベーション層１１３上で複数のサブ画素ＳＰそれぞれの発光領域に複数のカラーフィルタＣＦが配置される。上述したように、本発明の一実施例に係る表示装置１００は、発光素子ＯＬＥＤで発光された光が発光素子ＯＬＥＤ及び第１基板１０１の下部に向かうボトムエミッション方式であるので、発光素子ＯＬＥＤの下に複数のカラーフィルタＣＦが配置され得る。発光素子ＯＬＥＤで発光された光は、複数のカラーフィルタＣＦを通過して多様な色相の光に具現され得る。

【0112】

複数のカラーフィルタＣＦは、赤色カラーフィルタＣＦＲ、青色カラーフィルタＣＦＢ及び緑色カラーフィルタＣＦＧを含む。赤色カラーフィルタＣＦＲは、複数のサブ画素ＳＰのうち赤色サブ画素ＳＰＲの発光領域に配置され得、青色カラーフィルタＣＦＢは、青色サブ画素ＳＰＢの発光領域に配置され得、緑色カラーフィルタＣＦＧは、緑色サブ画素ＳＰＧの発光領域に配置され得る。

【0113】

パッシベーション層１１３及び複数のカラーフィルタＣＦ上に平坦化層１１４が配置される。

【0114】

平坦化層１１４は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、ストレージキャパシタＳＣ、複数の高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、複数の基準配線ＲＬ、複数のゲート配線ＧＬ及び複数のセンシング配線ＳＬが配置された第１基板１０１の上部を平坦化する絶縁層である。平坦化層１１４は、有機物質からなり得、例えば、アクリル（Ａｃｒｙｌ）系列の単一層または複層で構成され得るが、これに制限されない。

【0115】

複数のサブ画素ＳＰそれぞれで発光領域に発光素子ＯＬＥＤが配置される。複数のサブ画素ＳＰそれぞれで平坦化層１１４上に発光素子ＯＬＥＤが配置される。発光素子ＯＬＥＤは、アノードＡＮ、発光層ＥＬ及びカソードＣＡを含む。

【0116】

発光領域で平坦化層１１４上にアノードＡＮが配置される。アノードＡＮは、発光層ＥＬに正孔を供給するので、仕事関数の高い導電性物質からなり、アノードＡＮとも称され得る。アノードＡＮは、例えば、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＺＯ）等のような透明導電性物質で形成され得るが、これに制限されない。

【0117】

一方、アノードＡＮは、回路領域に向かって延び得る。アノードＡＮの一部分は、発光領域から回路領域の第１ソース電極ＳＥ１に向かって延び得、平坦化層１１４及びパッシベーション層１１３に形成されたコンタクトホールを通して第１ソース電極ＳＥ１と電気的に連結され得る。従って、発光素子ＯＬＥＤのアノードＡＮは、回路領域に延びて、第１トランジスタＴＲ１の第１ソース電極ＳＥ１でありストレージキャパシタＳＣの第２キャパシタ電極ＳＣ２と電気的に連結され得る。

【0118】

発光領域及び回路領域でアノードＡＮ上に発光層ＥＬが配置される。発光層ＥＬは、複数のサブ画素ＳＰにわたって一つの層に形成され得る。即ち、複数のサブ画素ＳＰのそれぞれの発光層ＥＬは、互いに連結されて一体になされ得る。発光層ＥＬは、一つの発光層で構成されてもよく、互いに異なる色の光を発光する複数の発光層が積層された構造であってよい。発光層ＥＬは、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の有機層をさらに含むことができる。

【0119】

発光領域及び回路領域で発光層ＥＬ上にカソードＣＡが配置される。カソードＣＡは、発光層ＥＬに電子を供給するので、仕事関数の低い導電性物質からなり得る。カソードＣＡは、複数のサブ画素ＳＰにわたって一つの層に形成され得る。即ち、複数のサブ画素ＳＰそれぞれのカソードＣＡは、互いに連結されて一体になされ得る。カソードＣＡは、例えば、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、ＩＺＯ）等のような透明導電性物質またはイッテルビウム（Ｙｂ）合金で形成され得、金属ドーピング層がさらに含まれてもよく、これに制限されない。一方、図４及び図６ａに示されてはいないが、発光素子ＯＬＥＤのカソードＣＡは、低電位電源配線ＶＳＳと電気的に連結され、低電位電源電圧の供給を受けることができる。

【0120】

アノードＡＮと発光層ＥＬとの間にバンク１１５が配置される。バンク１１５は、表示領域ＡＡに重畳するように配置され、アノードＡＮのエッジを覆うように配置される。バンク１１５は、互いに隣接したサブ画素ＳＰ間の境界に配置され、複数のサブ画素ＳＰそれぞれの発光素子ＯＬＥＤから発光された光の混色を低減できる。バンク１１５は、絶縁物質からなり得、例えば、バンク１１５は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）からなり得るが、これに制限されるものではない。

【0121】

一方、バンク１１５は、第１バンク１１５ａ及び第２バンク１１５ｂを含むことができる。第１バンク１１５ａ及び第２バンク１１５ｂは、同じ物質で一体になされ得る。第１バンク１１５ａは、第１基板１０１と重畳する領域に配置され、第２バンク１１５ｂは、第１基板１０１と重畳しない領域に配置される。そこで、第２バンク１１５ｂは、第１バンク１１５ａ、無機層１１０、平坦化層１１４及び第１基板１０１の側面を囲むように配置され得る。第１バンク１１５ａが第１基板１０１と重畳する領域に配置されるので、図５に示されたバンク１１５は、第１バンク１１５ａに該当する。非表示領域ＮＡに配置されるバンク１１５については、図６ａ及び図６ｂを参照して詳細に後述する。

【0122】

図６ｂを参照すると、非表示領域ＮＡにおいては、偏光板１５０、第１基板１０１、無機層１１０、平坦化層１１４、バンク１１５、カソードＣＡ、接着層１３０及び第２基板１４０が順次に配置される。図６ｂに示された非表示領域ＮＡは、第１基板１０１上でフレキシブルフィルム１６０が配置される一側を除く側部の非表示領域ＮＡである。

【0123】

まず、製造工程を説明するために、図６ａを参照すると、仮基板ＳＵＢは、第１基板１０１の下面をカバーできるように第１基板１０１より大きな面積に第１基板１０１の下部で配置される。仮基板ＳＵＢは、表示装置１００の製造過程で第１基板１０１及び第１基板１０１上に配置される構成要素を支持するための基板である。仮基板ＳＵＢは、剛性を有する物質からなり得る。例えば、仮基板ＳＵＢは、ガラスからなり得るが、これに制限されない。

【0124】

仮基板ＳＵＢ上に犠牲層ＳＬが配置される。犠牲層ＳＬは、仮基板ＳＵＢと第１基板１０１を容易に分離させるために形成される層である。そこで、犠牲層ＳＬは、第１基板１０１と同じ面積に配置され、仮基板ＳＵＢより小さな面積に形成され得る。仮基板ＳＵＢの下部で犠牲層ＳＬにレーザを照射して、犠牲層ＳＬを脱水素化させることができ、仮基板ＳＵＢ及び犠牲層ＳＬと第１基板１０１を分離することができる。例えば、犠牲層ＳＬは、水素化された非晶質シリコン、または水素化処理され、不純物がドーピングされた非晶質シリコン等が使用され得る。

【0125】

犠牲層ＳＬ上に第１基板１０１が配置される。第１基板１０１は、犠牲層ＳＬと完全に重畳するように同じ面積に配置され得る。

【0126】

第１基板１０１上に無機層１１０が配置される。無機層１１０の末端は、非表示領域ＮＡで第１基板１０１の末端より内側に位置し得る。ただし、これに制限されず、無機層１１０の末端は、第１基板１０１の末端と同一平面上に位置し得る。

【0127】

無機層１１０上に平坦化層１１４が配置される。平坦化層１１４の末端は、非表示領域ＮＡで無機層１１０の末端より内側に位置し得る。

【0128】

仮基板ＳＵＢ、第１基板１０１、無機層１１０及び平坦化層１１４上にバンク１１５が配置される。バンク１１５は、仮基板ＳＵＢの前面をカバーできるように配置される。このとき、バンク１１５中、第１基板１０１と重畳する領域を第１バンク１１５ａと定義し、第１基板１０１と重畳しない領域を第２バンク１１５ｂと定義し得る。そこで、第２バンク１１５ｂは、非表示領域ＮＡで仮基板ＳＵＢと直接に接し得る。

【0129】

バンク１１５上にカソードＣＡ、接着層１３０及び第２基板１４０が配置され得る。接着層１３０は、カソードＣＡが配置されていない領域でバンク１１５と接し得る。そこで、第２バンク１１５ｂのうち一部は接着層１３０と接し、他の一部は接着層１３０と接することがない。

【0130】

次いで、ＬＬＯ工程を通して第１基板１０１と仮基板ＳＵＢを分離することができる。犠牲層ＳＬは、水素化された非晶質シリコン、または水素化処理され、不純物がドーピングされた非晶質シリコン等が使用され得、仮基板ＳＵＢの下部で仮基板ＳＵＢ及び犠牲層ＳＬに向かってレーザを照射すると、犠牲層ＳＬの水素が脱水素化され、犠牲層ＳＬ及び仮基板ＳＵＢが第１基板１０１から分離され得る。

【0131】

そして、ＬＬＯ工程で第１基板１０１の外側に配置された仮基板ＳＵＢと第２バンク１１５ｂが分離され得る。仮に、犠牲層の外部領域でレーザ吸収率の低い物質からなる層が配置された場合、ＬＬＯ時に照射されるレーザが該当層をそのまま通過するので仮基板との接着力により仮基板の分離が難しくなり得る。また、仮に該当層が仮基板ＳＵＢと分離されても、クラックが発生して、無機層や第１基板にもクラックが発生し得る。しかし、バンク１１５、即ち、第２バンク１１５ｂは、相対的にレーザ吸収率の高い物質であるポリイミドからなってレーザを吸収できる。そこで、第２バンク１１５ｂは、ＬＬＯ工程で砕けるかクラック（ひび）が入った状態に変形される。そこで、仮基板ＳＵＢ中、第２バンク１１５ｂと接する部分は、ＬＬＯ工程で容易に分離され得る。

【0132】

上述したＬＬＯ工程が完了すると、図６ｂに示されたように、第１基板１０１及び第２バンク１１５ｂが残るようになる。上述したように、ＬＬＯ工程で第２バンク１１５ｂは、砕けるかクラックが入った状態に変形される。そこで、第２バンク１１５ｂ中、接着層１３０と接する部分は、接着層１３０に貼り付けられた状態でそのまま残るようになるのに対し、接着層１３０と接しない部分は、仮基板ＳＵＢを除去する過程で共に除去され得る。即ち、接着層１３０と接しない第２バンク１１５ｂの部分は、外力により落ちるようになるので、最終的に図６ｂに示されたように接着層１３０と接する第２バンク１１５ｂだけが残るようになる。

【0133】

次いで、第２バンク１１５ｂ及び第１基板１０１の下部には、偏光板１５０が配置される。

【0134】

図６ｂを参照すると、第２バンク１１５ｂは、第１基板１０１の外側で第１基板１０１と同じ層上に配置され得る。第２バンク１１５ｂは、非表示領域で第１バンク１１５ａ、平坦化層１１４、無機層１１０及び第１基板１０１を囲むように配置され得、フレキシブルフィルム１６０が配置された一側を除く側部の非表示領域ＮＡに配置され得る。

【0135】

第２バンク１１５ｂの末端は、接着層１３０の末端と同一平面上に位置し得る。上述したように、接着層１３０が砕けるかクラックが入った第２バンク１１５ｂを捕まえている形態であり得るので、第２バンク１１５ｂの末端は、接着層１３０の末端と同一平面上に位置し得る。ただし、第２バンク１１５ｂの一部がよりさらに落ちるようになる場合、第２バンク１１５ｂの末端は、接着層１３０の末端より内側に位置することもある。

【0136】

第１バンク１１５ａと第２バンク１１５ｂは、密度が異なり得る。上述したように、第２バンク１１５ｂは、下部に犠牲層が位置しない状態でＬＬＯ工程がなされるのに対し、第１バンク１１５ａは、下部に犠牲層が位置した状態でＬＬＯ工程がなされる。そこで、第１バンク１１５ａに向かうレーザの場合、犠牲層がほとんど吸収するので、第１バンク１１５ａは、砕けるかクラックが入ることなく一つの層に維持され得る。ただし、第２バンク１１５ｂの場合、下部に犠牲層が位置せず、第２バンク１１５ｂの構成物質は、相対的にレーザ吸収率の高い物質であるので、第２バンク１１５ｂは、ＬＬＯ工程で砕けるかクラックが入り得る。そこで、第２バンク１１５ｂは、最終的に第１バンク１１５ａにクラックが入った状態でもあり得、第１バンク１１５ａをなす物質が砕けた粉が集まっている状態でもあり得る。従って、第２バンク１１５ｂの密度は、第１バンク１１５ａの密度と異なり得、第１バンク１１５ａの密度より小さくなり得る。

【0137】

本発明の一実施例に係る表示装置１００においては、第１基板１０１を透明伝導性酸化物及び酸化物半導体のいずれか一つで形成して表示装置１００の厚さを減らすことができる。既存には表示装置の基板としてプラスチック基板を主に使用したが、プラスチック基板は、高温で基板物質をコーティング及び硬化する方式で形成されるので、時間が長くかかり、厚さを一定水準以下に薄く形成しにくい問題点がある。これとは異なり、透明伝導性酸化物及び酸化物半導体は、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）等の蒸着工程を通して薄い厚さに形成が可能である。そこで、本発明の一実施例に係る表示装置１００においては、表示装置１００の様々な構成を支持する第１基板１０１を透明伝導性酸化物層または酸化物半導体層で構成して、表示装置１００の厚さを減らすことができ、スリムなデザインを具現できる。

【0138】

また、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透明伝導性酸化物または酸化物半導体で形成して表示装置１００のフレキシビリティを向上させ、表示装置１００の変形時に発生するストレスを低減できる。具体的に、第１基板１０１を透明伝導性酸化物層や酸化物半導体で構成する場合、第１基板１０１を薄い薄膜に形成可能である。この場合、第１基板１０１を第１透明薄膜層とも称し得る。そこで、第１基板１０１を含む表示装置１００は、高いフレキシビリティを有することができ、表示装置１００を容易に曲げるかくるくる巻くことができる。そこで、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透明伝導性酸化物層と酸化物半導体層のいずれか一つで形成して、表示装置１００のフレキシビリティが向上して表示装置１００の変形時に発生する応力もまた緩和され得るので、表示装置１００にクラック等が発生することを最小化することができる。

【0139】

また、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透明伝導性酸化物層及び酸化物半導体層のいずれか一つで形成して、第１基板１０１で静電気の発生可能性を下げることができる。仮に、第１基板１０１がプラスチックからなって静電気が発生する場合、静電気によって第１基板１０１上の各種の配線及び駆動素子が損傷されるか、駆動に影響を与えて表示品質が低下し得る。その代わりに第１基板１０１が透明伝導性酸化物層や酸化物半導体層で形成される場合、第１基板１０１で静電気が発生することを最小化でき、静電気の遮断及び排出のための構成を簡素化できる。従って、本発明の一実施例に係る表示装置１００においては、第１基板１０１を静電気の発生可能性が低い透明伝導性酸化物層や酸化物半導体層のいずれか一つで形成して、静電気による損傷や表示品質の低下を最小化することができる。

【0140】

また、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透明伝導性酸化物と酸化物半導体のうち一つで形成して、第１基板１０１を通して外部の水分や酸素等が表示装置１００の内部に浸透することを最小化することができる。透明伝導性酸化物層や酸化物半導体で第１基板１０１を形成する場合、第１基板１０１を真空環境で形成するので異物の発生可能性が顕著に低い。また、異物が発生しても異物の大きさが小さいため表示装置１００の内部に水分及び酸素が浸透することを最小化することができる。従って、本発明の一実施例に係る表示装置１００においては、第１基板１０１を異物の発生可能性が低く、透湿性能に優れた透明伝導性酸化物や酸化物半導体で形成して、有機層を含む発光素子ＯＬＥＤ及び表示装置１００の信頼性を向上させることができる。

【0141】

また、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透明伝導性酸化物や酸化物半導体のいずれか一つで形成して、第１基板１０１の下部に薄く、安価なバリアフィルムを貼り付けて使用することができる。第１基板１０１が透湿性能の低い物質、例えば、プラスチック等からなる場合、厚く高価な高性能のバリアフィルムを貼り付けて透湿性能を補完し得る。しかし、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透湿性能に優れた透明伝導性酸化物または酸化物半導体で形成するため、第１基板１０１の下部に厚さが薄く安価なバリアフィルムの貼り付けが可能である。従って、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透湿性能に優れた透明伝導性酸化物や酸化物半導体のいずれか一つで構成して、表示装置の製造コストを節減できる。

【0142】

また、本発明の一実施例に係る表示装置１００においては、第１基板１０１を透明伝導性酸化物や酸化物半導体のいずれか一つで形成して、ＬＬＯ（Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）工程を遂行することができる。表示装置１００の製造時、第１基板１０１の下に犠牲層が形成された仮基板ＳＵＢを貼り付けた後、第１基板１０１上に画素部１２０を形成することができる。犠牲層は、例えば、水素化された非晶質シリコン、または水素化処理され、不純物がドーピングされた非晶質シリコン等が使用され得る。そして、表示装置１００の製造が完了した後、仮基板ＳＵＢの下部でレーザを照射すると、犠牲層の水素が脱水素化されて犠牲層及び仮基板ＳＵＢが第１基板１０１から分離され得る。このとき、透明伝導性酸化物及び酸化物半導体は、犠牲層及び仮基板ＳＵＢとのＬＬＯ工程が可能な物質であるので、第１基板１０１を透明伝導性酸化物や酸化物半導体のいずれか一つで形成しても第１基板１０１と仮基板ＳＵＢを容易に分離することができる。従って、本発明の一実施例に係る表示装置１００においては、第１基板１０１がＬＬＯ工程が可能な透明伝導性酸化物層または酸化物半導体のうち一つで構成されるため、既存の工程及び装備でも表示装置１００を容易に製造できる。

【0143】

一方、上述したように、透明伝導性酸化物層または酸化物半導体のうち一つで構成された第１基板を使用する場合、ＬＬＯ工程のために第１基板を表示装置の全体領域に配置できる。即ち、第１基板が表示装置の表示領域及び非表示領域全体に配置され得る。このとき、第１基板及び無機層が表示装置の最外郭領域まで延びるように配置される。ただし、このように第１基板及び無機層が最外郭領域に配置される場合、外部の衝撃により容易に第１基板及び無機層がクラックされて損傷され得る。また、相対的に高い剛性を有する第２基板の境界で外力が加えられる場合、第２基板の境界に対応する領域で第１基板及び無機層がクラックされて損傷され得る。そこで、無機層を通した透湿が問題になり得、信頼性が低下し得る。さらに、第１基板及び無機層にクラックが発生する場合、該当クラックが他の構成要素にも伝播され得、特に配線や回路構成に伝播される場合、駆動不良が発生し得る。

【0144】

本発明の一実施例に係る表示装置１００においては、バンク１１５が無機層１１０、平坦化層１１４及び第１基板１０１の側面を囲むように配置される第２バンク１１５ｂを含むように構成する。そこで、ＬＬＯ工程時、レーザが光を透過させる仮基板ＳＵＢとレーザを吸収する第２バンク１１５ｂを通して容易にＬＬＯ工程が遂行され得る。このとき、バンク１１５は、レーザに対する吸収率が高い物質で構成され得る。仮に、レーザに対する吸収率が低い物質であるアクリル系列の樹脂からなる平坦化層が仮基板と直接に接する場合、レーザが仮基板及び平坦化層をほとんど通過するようになるので、仮基板と平坦化層間の分離が容易でないことがある。しかし、本発明の一実施例に係る表示装置１００のように、レーザに対する吸収率が高い物質であるポリイミドからなるバンク１１５が仮基板ＳＵＢと直接に接する場合、仮基板ＳＵＢを通過したレーザがバンク１１５に吸収されてバンク１１５が砕けるかクラックが入り得る。そこで、仮基板ＳＵＢを除去する過程で接着層１３０と接する第２バンク１１５ｂだけが残るようになり、接着層１３０と接しない部分は除去され得る。

【0145】

そこで、本発明の一実施例に係る表示装置１００においては、表示装置１００の外郭部に第１基板１０１及び無機層１１０を配置しなくても容易にＬＬＯ工程が遂行されて製造され得る。

【0146】

従って、本発明の一実施例に係る表示装置１００においては、表示装置１００の外郭部に第１基板１０１及び無機層１１０が配置されなくてよい。また、第２基板１４０の境界に対応する領域にも第１基板１０１及び無機層１１０が配置されなくてよい。そこで、表示装置１００の外部からの衝撃及び第２基板１４０の境界に加えられる応力により第１基板１０１及び無機層１１０が損傷またはクラックされなくて済む。従って、本発明の一実施例に係る表示装置１００においては、信頼性が改善され得、クラックによる駆動不良が発生することもまた低減させることができる。

【0147】

また、本発明の一実施例に係る表示装置１００においては、第２バンク１１５ｂ及び接着層１３０の外側に配置されるシール部材を除去してベゼル領域を縮小することができる。一般に、表示装置においては、画素部及び接着層の側面を囲むようにシール部材を配置していた。そこで、シール部材が配置される領域だけベゼルが増加した。本発明の一実施例に係る表示装置１００においては、仮基板ＳＵＢを除去するＬＬＯ工程で接着層１３０の外側に配置されるバンクが除去されるので、シール部材の配置必要性を除去でき、シール部材が配置される場合に対比してベゼル領域を縮小することができる。

【0148】

図７ａは、本発明の他の実施例に係る表示装置の製造工程を説明するための断面図である。図７ｂは、本発明の他の実施例に係る表示装置の断面図である。図７ａ及び図７ｂの表示装置７００は、図１乃至図６ａの表示装置１００と比較してバンク７１５及び接着層７３０だけが異なり、他の構成は実質的に同一であるので、重複した説明は省略する。

【0149】

表示装置７００の製造工程を説明するために、図７ａを参照すると、仮基板ＳＵＢ、第１基板１０１、無機層１１０及び平坦化層１１４上にバンク７１５が配置される。

【0150】

バンク７１５は、第１バンク７１５ａ及び第２バンク７１５ｂを含む。バンク７１５中、第１基板１０１と重畳する領域を第１バンク７１５ａと定義し、第１基板１０１と重畳しない領域を第２バンク７１５ｂと定義し得る。

【0151】

第１バンク７１５ａ及び第２バンク７１５ｂは、互いに離隔されて配置され得る。

【0152】

第１バンク７１５ａの末端は、無機層１１０の末端より内側に配置され得る。第２バンク７１５ｂの末端は、非表示領域ＮＡで仮基板ＳＵＢと接するように配置され得る。そこで、第１バンク７１５ａと第２バンク７１５ｂとの間で無機層１１０及び第１基板１０１の上面の一部が露出され得る。

【0153】

第２バンク７１５ｂは、第１基板１０１と離隔されて配置され得る。例えば、第１基板１０１と第２バンク７１５ｂの離隔空間の幅Ｗは、１００μｍ以下であってよい。また、第２バンク７１５ｂは、第１基板１０１の末端内側に配置された無機層１１０とも互いに離隔されて配置され得る。

【0154】

バンク７１５上にカソードＣＡ、接着層７３０及び第２基板１４０が配置され得る。接着層７３０は、第２バンク７１５ｂと第１基板１０１及び無機層１１０の離隔空間を充填するように形成され得る。例えば、接着層７３０は、第１バンク７１５ａの側面及び第１バンク７１５ａにより露出された仮基板ＳＵＢの上面、無機層１１０及び第１基板１０１の側面を覆うことができる。

【0155】

次いで、ＬＬＯ工程を通して第１基板１０１と仮基板ＳＵＢを分離することができる。第１基板１０１が配置された領域では、第１基板１０１と仮基板ＳＵＢとの間に犠牲層ＳＬが存在するので、第１基板１０１と仮基板ＳＵＢが容易に分離され得る。

【0156】

第２バンク７１５ｂは、ＬＬＯ工程で砕けるかクラックが入った状態に変形される。そこで、仮基板ＳＵＢ中、第２バンク７１５ｂと接する部分は、ＬＬＯ工程で容易に分離され得る。

【0157】

上述したＬＬＯ工程が完了すると、図７ｂに示されたように、第１基板１０１及び第２バンク７１５ｂが残るようになる。上述したように、ＬＬＯ工程で第２バンク７１５ｂは、砕けるかクラックが入った状態に変形される。そこで、第２バンク７１５ｂ中、接着層７３０と接する部分は、接着層７３０に貼り付けられた状態でそのまま残るようになるのに対し、接着層７３０と接しない部分は、仮基板ＳＵＢを除去する過程で共に除去され得る。即ち、接着層７３０と接しない第２バンク７１５ｂの部分は、外力により落ちるようになるので、最終的に図７ｂに示されたように接着層７３０と接する第２バンク７１５ｂだけが残るようになる。

【0158】

ＬＬＯ工程で仮基板ＳＵＢと接着層７３０も容易に分離され得る。接着層７３０の接着力により仮基板ＳＵＢと接着層７３０が貼り付けられているが、上述したように、第１基板１０１と第２バンク７１５ｂの離隔空間の幅Ｗが１００μｍ以下である場合は、接着層７３０と仮基板ＳＵＢの接触面積が小さいので、仮基板ＳＵＢと接着層７３０が容易に分離され得る。

【0159】

次いで、第２バンク７１５ｂ及び第１基板１０１の下部には、偏光板１５０が配置される。一方、接着層７３０は、第１基板１０１と第２バンク７１５ｂとの間で突出した形態に具現され得る。例えば、接着層７３０は、第１基板１０１と第２バンク７１５ｂとの間を充填する方向に突出した形状を有することができ、実際、第２バンク７１５ｂ及び第１基板１０１の下面より約数十ｎｍの厚さに突出し得る。そこで、偏光板１５０は、接着層７３０の突出した形状を平坦化できる。

【0160】

本発明の他の実施例に係る表示装置７００においては、バンク７１５が第１基板１０１の外側に配置される第２バンク７１５ｂを含むように構成して、表示装置７００の外郭部に第１基板１０１及び無機層１１０を配置することなくＬＬＯ工程を遂行して信頼性が改善され得、クラックによる駆動不良が発生することもまた低減させることができる。

【0161】

また、本発明の他の実施例に係る表示装置７００においては、第２バンク７１５ｂ及び接着層７３０の外側に配置されるシール部材を除去してベゼル領域を縮小することができる。

【0162】

また、本発明の他の実施例に係る表示装置７００においては、第２バンク７１５ｂと無機層１１０を離隔させて表示装置７００の外郭部で発生する無機層１１０のクラックを低減させることができる。上述したように、ＬＬＯ工程で第２バンク７１５ｂは、砕けるかクラックが入った状態になり得る。このとき、第２バンクの飛散物質により無機層にクラックが伝播され得る。そこで、本発明の他の実施例に係る表示装置７００においては、無機層１１０と第２バンク７１５ｂを離隔させてＬＬＯ工程時に発生するバンク７１５の飛散物質により無機層１１０がクラックまたは損傷されることを遮断することができる。

【0163】

図８ａは、本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。図８ｂは、本発明のまた他の実施例に係る表示装置の断面図である。図８ａ及び図８ｂの表示装置８００は、図１乃至図６ａの表示装置１００と比較して平坦化層８１４、バンク８１５及び接着層８３０だけが異なり、他の構成は実質的に同一であるので、重複した説明は省略する。

【0164】

製造工程を説明するために、図８ａを参照すると、仮基板ＳＵＢ、第１基板１０１及び無機層１１０上に平坦化層８１４が配置される。

【0165】

平坦化層８１４の末端は、非表示領域ＮＡで無機層１１０及び第１基板１０１の末端より外側に位置し得る。例えば、平坦化層８１４は、無機層１１０上で第１基板１０１及び無機層１１０の側面を覆うことができ、第１基板１０１の外側で仮基板ＳＵＢと接するように配置され得る。

【0166】

平坦化層８１４上にバンク８１５が配置される。

【0167】

バンク８１５中、第１基板１０１と重畳する領域を第１バンク８１５ａと定義し、第１基板１０１と重畳しない領域を第２バンク８１５ｂと定義し得る。

【0168】

第１バンク８１５ａと第２バンク８１５ｂは、互いに離隔されて配置され得る。

【0169】

第１バンク８１５ａの末端は、平坦化層８１４上で無機層１１０の末端及び第１基板１０１の末端より内側に配置され得る。例えば、第１バンク８１５ａは、無機層１１０及び第１基板１０１上に配置された平坦化層８１４と接し得る。

【0170】

第２バンク８１５ｂは、第１基板１０１の外側で第１基板１０１と同じ層上に配置され得る。また、第２バンク８１５ｂの一端は、平坦化層８１４上に配置され得る。そこで、第２バンク８１５ｂは、平坦化層８１４の末端を覆うことができる。このとき、第２バンク８１５ｂは、平坦化層８１４及び仮基板ＳＵＢと接するように配置され得る。そこで、第２バンク８１５ｂの末端は、非表示領域ＮＡで配置された平坦化層８１４の外側で仮基板ＳＵＢと接し得る。

【0171】

そこで、第１バンク８１５ａと第２バンク８１５ｂとの間で平坦化層８１４の上面の一部が露出され得る。

【0172】

バンク８１５上にカソードＣＡ、接着層８３０及び第２基板１４０が配置され得る。接着層８３０は、第１バンク８１５ａと第２バンク８１５ｂの離隔空間を充填するように形成され得る。

【0173】

次いで、ＬＬＯ工程を通して第１基板１０１と仮基板ＳＵＢを分離することができる。第１基板１０１が配置された領域では、第１基板１０１と仮基板ＳＵＢとの間に犠牲層ＳＬが存在するので、第１基板１０１と仮基板ＳＵＢが容易に分離され得る。

【0174】

第２バンク８１５ｂは、ＬＬＯ工程で砕けるかクラックが入った状態に変形される。そこで、仮基板ＳＵＢ中、第２バンク８１５ｂと接する部分はＬＬＯ工程で容易に分離され得る。

【0175】

また、仮基板ＳＵＢ上で第２バンク８１５ｂが平坦化層８１４と接するように配置された場合、第２バンク８１５ｂは、仮基板ＳＵＢ及び平坦化層８１４を透過した光を吸収できる。そこで、仮基板ＳＵＢを除去する過程で第２バンク８１５ｂと平坦化層８１４の界面が分離され得る。

【0176】

上述したＬＬＯ工程が完了すると、図８ｂに示されたように、第１基板１０１及び第２バンク８１５ｂが残るようになる。上述したように、ＬＬＯ工程で第２バンク８１５ｂは、砕けるかクラックが入った状態に変形される。そこで、第２バンク８１５ｂ中、接着層８３０と接する部分は、接着層８３０に貼り付けられた状態でそのまま残るようになるのに対し、接着層８３０と接しない部分は、仮基板ＳＵＢを除去する過程で共に除去され得る。即ち、接着層８３０と接しない第２バンク８１５ｂの部分は、外力により落ちるようになるので、最終的に図８ｂに示されたように接着層８３０と接する第２バンク８１５ｂだけが残るようになる。

【0177】

次いで、第２バンク８１５ｂ、平坦化層８１４及び第１基板１０１の下部には、偏光板１５０が配置される。

【0178】

図８ｂを参照すると、ＬＬＯ工程で仮基板ＳＵＢと接する平坦化層８１４が除去されるので、図８ｂに示されたように、第１基板１０１、偏光板１５０、第２バンク８１５ｂ及び平坦化層８１４で囲まれる空いた空間である第１空間８８０が存在することもある。ただし、これに制限されず、第１空間８８０は、偏光板１５０の接着工程で使用される接着層により充填されてもよい。

【0179】

平坦化層８１４は、無機層１１０及び第１基板１０１と重畳する領域で無機層１１０の側面を囲むことができる。

【0180】

バンク８１５上にカソードＣＡ、接着層８３０及び第２基板１４０が配置され得る。接着層８３０は、第１バンク８１５ａと第２バンク８１５ｂの離隔空間を充填できる。例えば、接着層８３０は、第１バンク８１５ａと第２バンク８１５ｂとの間で露出された平坦化層８１４の上面を覆うことができる。

【0181】

本発明のまた他の実施例に係る表示装置８００においては、バンク８１５が第１基板１０１の外側に配置される第２バンク８１５ｂを含むように構成して、表示装置８００の外郭部に第１基板１０１及び無機層１１０を配置することなくＬＬＯ工程を遂行して信頼性が改善され得、クラックによる駆動不良が発生することもまた低減させることができる。

【0182】

また、本発明のまた他の実施例に係る表示装置８００においては、第２バンク８１５ｂ及び接着層８３０の外側に配置されるシール部材を除去してベゼル領域を縮小することができる。

【0183】

また、本発明のまた他の実施例に係る表示装置８００においては、第２バンク８１５ｂと無機層１１０を離隔させて表示装置８００の外郭部で発生する無機層１１０のクラックを低減させることができる。上述したように、ＬＬＯ工程で第２バンク８１５ｂは、砕けるかクラックが入った状態になり得る。このとき、第２バンクの飛散物質により無機層にクラックが伝播され得る。そこで、本発明のまた他の実施例に係る表示装置８００においては、無機層１１０と第２バンク８１５ｂを離隔させてＬＬＯ工程時に発生するバンク８１５の飛散物質により無機層１１０がクラックまたは損傷されることを遮断することができる。

【0184】

本発明のまた他の実施例に係る表示装置８００においては、平坦化層８１４が第１基板１０１及び第２バンク８１５ｂにより露出された空間を充填してＬＬＯ工程をより容易に遂行することができる。即ち、平坦化層８１４が第１基板１０１の外側で仮基板ＳＵＢと接するようになる場合、第１基板１０１と第２バンク８１５ｂの離隔空間の幅Ｗを１００μｍ以下のように微細化しなくても、仮基板ＳＵＢと第１基板１０１を容易に分離することができる。そこで、第１基板１０１と第２バンク８１５ｂとの間の空間確保のための工程マージンの調節が不要になるので、表示装置８００の製造過程がより容易になり得る。

【0185】

図９ａは、本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。図９ｂは、本発明のまた他の実施例に係る表示装置の断面図である。図９ａ及び図９ｂの表示装置９００は、図１乃至図６ａの表示装置１００と比較してバンク９１５及び接着層９３０だけが異なり、他の構成は実質的に同一であるので、重複した説明は省略する。

【0186】

製造工程を説明するために、図９ａを参照すると、仮基板ＳＵＢ、第１基板１０１、無機層１１０及び平坦化層１１４上にバンク９１５が配置される。

【0187】

バンク９１５は、第１バンク９１５ａ及び第２バンク９１５ｂを含む。バンク９１５中、第１基板１０１と重畳する領域を第１バンク９１５ａと定義し、第１基板１０１と重畳しない領域を第２バンク９１５ｂと定義し得る。

【0188】

第１バンク９１５ａは、第２バンク９１５ｂと連結された第１部分９１５ａ－１、及び第１部分９１５ａ－１と離隔され、第１部分９１５ａ－１より表示領域ＡＡに近く配置される第２部分９１５ａ－２を含む。

【0189】

第１バンク９１５の第１部分９１５ａ－１は、無機層１１０により露出された第１基板１０１上に配置され得る。即ち、第１部分９１５ａ－１は、第１基板１０１の末端を覆うことができる。また、第１部分９１５ａ－１は、平坦化層１１４と離隔されて配置され得る。このとき、無機層１１０の末端が平坦化層１１４の末端より外部に突出した場合、第１部分９１５ａ－１は、無機層１１０とも離隔されて配置され得る。

【0190】

第１バンク９１５の第２部分９１５ａ－２は、第１基板１０１と重畳する領域に配置され得る。このとき、第２部分９１５ａ－２の末端は、カソードＣＡの末端と平坦化層１１４の末端との間に配置され得る。図９ａ及び図９ｂのように、第２部分９１５ａ－２は、カソードＣＡと重畳する領域に配置され得る。

【0191】

第２バンク９１５ｂは、仮基板ＳＵＢと接するように配置され得る。このとき、第２バンク９１５ｂは、第１基板１０１上に配置された、第１部分９１５ａ－１と連結されるように配置され得る。

【0192】

バンク９１５上にカソードＣＡ、接着層９３０及び第２基板１４０が配置され得る。接着層９３０は、第１部分９１５ａ－１と無機層１１０の離隔空間を充填するように形成され得る。

【0193】

次いで、ＬＬＯ工程を通して第１基板１０１と仮基板ＳＵＢを分離することができる。第１基板１０１が配置された領域では、第１基板１０１と仮基板ＳＵＢとの間に犠牲層ＳＬが存在するので、第１基板１０１と仮基板ＳＵＢが容易に分離され得る。

【0194】

第２バンク９１５ｂは、ＬＬＯ工程で砕けるかクラックが入った状態に変形される。そこで、仮基板ＳＵＢ中、第２バンク９１５ｂと接する部分は、ＬＬＯ工程で容易に分離され得る。

【0195】

上述したＬＬＯ工程が完了すると、図９ｂに示されたように、第１基板１０１及び第２バンク９１５ｂが残るようになる。上述したように、ＬＬＯ工程で第２バンク９１５ｂは、砕けるかクラックが入った状態に変形される。そこで、第２バンク９１５ｂ中、接着層９３０と接する部分は、接着層９３０に貼り付けられた状態でそのまま残るようになるのに対し、接着層９３０と接しない部分は、仮基板ＳＵＢを除去する過程で共に除去され得る。即ち、接着層９３０と接しない第２バンク９１５ｂの部分は、外力により落ちるようになるので、最終的に図９ｂに示されたように接着層９３０と接する第２バンク９１５ｂだけが残るようになる。

【0196】

次いで、第２バンク９１５ｂ及び第１基板１０１の下部には、偏光板１５０が配置される。

【0197】

本発明のまた他の実施例に係る表示装置９００においては、バンク９１５が第１基板１０１の外側に配置される第２バンク９１５ｂを含むように構成して、表示装置９００の外郭部に第１基板１０１及び無機層１１０を配置することなくＬＬＯ工程を遂行して信頼性が改善され得、クラックによる駆動不良が発生することもまた低減させることができる。

【0198】

また、本発明のまた他の実施例に係る表示装置９００においては、第２バンク９１５ｂ及び接着層９３０の外側に配置されるシール部材を除去してベゼル領域を縮小することができる。

【0199】

また、本発明のまた他の実施例に係る表示装置９００においては、第２バンク９１５ｂと無機層１１０を離隔させて表示装置９００の外郭部で発生する無機層１１０のクラックを低減させることができる。上述したように、ＬＬＯ工程で第２バンク９１５ｂは、砕けるかクラックが入った状態になり得る。このとき、第２バンクの飛散物質により無機層にクラックが伝播され得る。そこで、本発明のまた他の実施例に係る表示装置９００においては、無機層１１０と第２バンク９１５ｂを離隔させてＬＬＯ工程時に発生するバンク９１５の飛散物質により無機層１１０がクラックまたは損傷されることを遮断することができる。

【0200】

また、本発明のまた他の実施例に係る表示装置９００においては、バンク９１５を第１基板１０１の末端を覆うように配置してＬＬＯ工程を容易に遂行することができる。図９ａを参照すると、仮基板ＳＵＢの上面は、犠牲層ＳＬ及びバンク９１５とのみ接し、他の有機層や接着層と接しない。そこで、ＬＬＯ工程で、仮基板ＳＵＢは、第１基板１０１及び犠牲層ＳＬが配置された領域で第１基板１０１と容易に分離され、第２バンク９１５が配置された領域で第２バンク９１５ｂと容易に分離され得る。そこで、本発明のまた他の実施例に係る表示装置９００においては、第１基板１０１とバンク９１５の配置によりＬＬＯ工程が容易に遂行され得、他の構成要素の取られ不良等が発生しなくて済む。

【0201】

図１０ａは、本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。図１０ｂは、本発明のまた他の実施例に係る表示装置の断面図である。図１０ａ及び図１０ｂの表示装置１０００は、図９ａ及び図９ｂの表示装置９００と比較してバンク１０１５、無機層１０１０、平坦化層１０１４及び接着層１０３０だけが異なり、他の構成は実質的に同一であるので、重複した説明は省略する。

【0202】

製造工程を説明するために、図１０ａを参照すると、仮基板ＳＵＢ、第１基板１０１上に無機層１０１０が配置される。

【0203】

無機層１０１０は、第１基板１０１が露出される面積が大きくなり得るように非表示領域ＮＡに配置されたカソードＣＡの末端と近接するように配置され得る。

【0204】

無機層１０１０上に平坦化層１０１４が配置される。平坦化層１０１４は、無機層１０１０の末端を覆うように配置され得る。平坦化層１０１４は、無機層１０１０の上面及び無機層１０１０により露出された第１基板１０１の一部分と重畳するように配置され得る。そこで、平坦化層１０１４は、無機層１０１０を密封して無機層１０１０の上面及び側面を囲むように配置され得る。

【0205】

平坦化層１０１４上にバンク１０１５が配置される。バンク１０１５は、第１バンク１０１５ａ及び第２バンク１０１５ｂを含む。第１バンク１０１５ａは、第１基板１０１と重畳する領域に配置され得る。このとき、第１バンク１０１５ａの末端は、カソードＣＡの末端と平坦化層１０１４の末端との間に配置され得る。図１０ａ及び図１０ｂのように、第１バンク１０１５ａは、カソードＣＡと重畳する領域に配置され得る。

【0206】

第２バンク１０１５ｂは、仮基板ＳＵＢと接するように配置され得る。このとき、第２バンク１０１５ｂは、無機層１０１０により露出された第１基板１０１上に配置され得る。即ち、第２バンク１０１５ｂは、第１基板１０１の末端を覆うことができる。また、第２バンク１０１５ｂは、平坦化層１０１４と離隔されて配置され得る。例えば、平坦化層１０１４と第２バンク１０１５ｂとの間で仮基板ＳＵＢの一面が露出され得る。

【0207】

バンク１０１５上にカソードＣＡ、接着層１０３０及び第２基板１４０が配置され得る。

【0208】

接着層１０３０は、第２バンク１０１５ｂと平坦化層１０１４の離隔空間を充填するように形成され得る。例えば、接着層１０３０は、第２バンク１０１５ｂの側面、平坦化層１０１４の側面及び第２バンク１０１５ｂと平坦化層１０１４により露出された仮基板ＳＵＢの上面を覆うことができる。

【0209】

次いで、ＬＬＯ工程を通して第１基板１０１と仮基板ＳＵＢを分離することができる。第１基板１０１が配置された領域では接着層１０３０、平坦化層１０１４及び第２バンク１０１５ａと第１基板１０１が接する領域では第１基板１０１が仮基板ＳＵＢと共に除去され、残りの領域では第１基板１０１と仮基板ＳＵＢが容易に分離され得る。

【0210】

第２バンク１０１５ｂは、ＬＬＯ工程で砕けるかクラックが入った状態に変形される。そこで、仮基板ＳＵＢ中、第２バンク１０１５ｂと接する部分は、ＬＬＯ工程で容易に分離され得る。

【0211】

次いで、第２バンク１０１５ｂ及び第１基板１０１の下部には、偏光板１５０が配置される。

【0212】

図１０ｂを参照すると、第１基板１０１の下部に偏光板１５０が配置される。このとき、図１０ｂにおいては、偏光板１５０が接着層１０３０方向に突出して配置されたものと示されているが、これに制限されず、第１基板１０１と偏光板１５０を接着させる接着剤によって第１基板１０１が除去された領域を充填してもよい。

【0213】

本発明のまた他の実施例に係る表示装置１０００においては、バンク１０１５が第１基板１０１の外側に配置される第２バンク１０１５ｂを含むように構成して、表示装置１０００の外郭部に第１基板１０１及び無機層１０１０を配置することなくＬＬＯ工程を遂行して信頼性が改善され得、クラックによる駆動不良が発生することもまた低減させることができる。

【0214】

また、本発明のまた他の実施例に係る表示装置１０００においては、第２バンク１０１５ｂ及び接着層１０３０の外側に配置されるシール部材を除去してベゼル領域を縮小することができる。

【0215】

また、本発明のまた他の実施例に係る表示装置１０００においては、第２バンク１０１５ｂと無機層１０１０を離隔させて表示装置１０００の外郭部で発生する無機層１０１０のクラックを低減させることができる。上述したように、ＬＬＯ工程で第２バンク１０１５は、砕けるかクラックが入った状態になり得る。このとき、第２バンクの飛散物質により無機層にクラックが伝播され得る。そこで、本発明のまた他の実施例に係る表示装置１０００においては、無機層１０１０と第２バンク１０１５ｂを離隔させてＬＬＯ工程時に発生するバンク１０１５の飛散物質により無機層１０１０がクラックまたは損傷されることを遮断することができる。

【0216】

特に、本発明のまた他の実施例に係る表示装置１０００においては、平坦化層１０１４を無機層１０１０の末端を覆うように配置して無機層１０１０の損傷を低減できる。表示装置の外郭部で無機層と第２バンクを離隔させても、無機層にクラックが伝播されることもある。そこで、本発明のまた他の実施例に係る表示装置１０００においては、表示装置１０００の外郭部で無機層１０１０の末端を平坦化層１０１４が覆うように配置され、無機層１０１０を外部衝撃やバンク１０１５の飛散物質からより効率的に保護することができる。

【0217】

図１１ａは、本発明のまた他の実施例に係る表示装置の製造工程を説明するための断面図である。図１１ｂは、本発明のまた他の実施例に係る表示装置の断面図である。図１１ａ及び図１１ｂの表示装置１１００は、図１０ａ及び図１０ｂの表示装置１０００と比較して平坦化層１１１４、第２バンク１１１５ｂ及び接着層１１３０だけが異なり、他の構成は実質的に同一であるので、重複した説明は省略する。

【0218】

製造工程を説明するために、図１１ａを参照すると、仮基板ＳＵＢ、第１基板１０１及び無機層１０１０上に平坦化層１１１４が配置される。

【0219】

平坦化層１１１４は、無機層１０１０の末端を覆うように配置され得る。そこで、平坦化層１１１４は、無機層１０１０の上面及び無機層１０１０により露出された第１基板１０１の一部分と重畳するように配置され得る。そこで、平坦化層１１１４は、無機層１０１０を密封して無機層１０１０の上面及び側面を囲むように配置され得る。

【0220】

平坦化層１１１４上にバンク１１１５が配置される。バンク１１１５は、第１バンク１０１５ａ及び第２バンク１１１５ｂを含む。

【0221】

第１バンク１０１５ａは、第１基板１０１と重畳する領域に配置され得る。

【0222】

第２バンク１１１５ｂは、仮基板ＳＵＢと接するように配置され得る。このとき、第２バンク１１１５ｂは、無機層１０１０により露出された第１基板１０１上に配置され得る。即ち、第２バンク１１１５ｂは、第１基板１０１の末端を覆うことができる。第２バンク１１１５ｂは、平坦化層１１１４の側面と接し得、第２バンク１１１５ｂの一端は、無機層１０１０により露出された第１基板１０１及び平坦化層１１１４上に配置され得る。

【0223】

また、第２バンク１１１５ｂは、第１バンク１０１５ａと離隔されて配置され得る。例えば、バンク１１１５は、第１バンク１０１５ａと第２バンク１１１５ｂとの間で平坦化層１１１４の上面の一部を露出させるように形成され得る。バンク１１１５上にカソードＣＡ、接着層１１３０及び第２基板１４０が配置され得る。

【0224】

接着層１１３０は、第１バンク１０１５ａと第２バンク１１１５ｂの離隔空間を充填するように形成され得る。そこで、接着層１１３０は、第１バンク１０１５ａと第２バンク１１１５ｂとの間に露出された平坦化層１１１４の一面と接し得る。

【0225】

次いで、ＬＬＯ工程を通して第１基板１０１と仮基板ＳＵＢを分離することができる。第１基板１０１が配置された領域では平坦化層１１１４及び第２バンク１１１５ｂと第１基板１０１が接する領域では第１基板１０１が仮基板ＳＵＢと共に除去され、残りの領域では第１基板１０１と仮基板ＳＵＢが容易に分離され得る。

【0226】

第２バンク１１１５ｂは、ＬＬＯ工程で砕けるかクラックが入った状態に変形される。そこで、仮基板ＳＵＢ中、第２バンク１１１５ｂと接する部分は、ＬＬＯ工程で容易に分離され得る。

【0227】

次いで、第２バンク１１１５ｂ及び第１基板１０１の下部には、偏光板１５０が配置される。

【0228】

図１１ｂを参照すると、第１基板１０１の下部に偏光板１５０が配置される。図１１ｂにおいては、偏光板１５０が第２バンク１１１５ｂ及び平坦化層１１１４方向に突出して配置されたものと示されているが、これに制限されず、第１基板１０１と偏光板１５０を接着させる接着剤によって第１基板１０１が除去された領域を充填してよい。

【0229】

本発明のまた他の実施例に係る表示装置１１００においては、バンク１１１５が第１基板１０１の外側に配置される第２バンク１１１５ｂを含むように構成して、表示装置１１００の外郭部に第１基板１０１及び無機層１０１０を配置することなくＬＬＯ工程を遂行して信頼性が改善され得、クラックによる駆動不良が発生することもまた低減させることができる。

【0230】

また、本発明のまた他の実施例に係る表示装置１１００においては、第２バンク１１１５ｂ及び接着層１１３０の外側に配置されるシール部材を除去してベゼル領域を縮小することができる。

【0231】

また、本発明のまた他の実施例に係る表示装置１１００においては、第２バンク１１１５ｂと無機層１０１０を離隔させて表示装置１１００の外郭部で発生する無機層１０１０のクラックを低減させることができる。上述したように、ＬＬＯ工程で第２バンク１１１５ｂは、砕けるかクラックが入った状態になり得る。このとき、第２バンクの飛散物質により無機層にクラックが伝播され得る。そこで、本発明のまた他の実施例に係る表示装置１１００においては、無機層１０１０と第２バンク１１１５ｂを離隔させてＬＬＯ工程時に発生するバンク１１１５の飛散物質により無機層１０１０がクラックまたは損傷されることを遮断することができる。

【0232】

特に、本発明のまた他の実施例に係る表示装置１１００においては、平坦化層１１１４を無機層１０１０の末端を覆うように配置して無機層１０１０の損傷を低減できる。表示装置の外郭部で無機層と第２バンクを離隔させても、無機層にクラックが伝播されることもある。そこで、本発明のまた他の実施例に係る表示装置１１００においては、表示装置１１００の外郭部で無機層１０１０の末端を平坦化層１１１４が覆うように配置され、無機層１０１０を外部衝撃やバンク１１１５の飛散物質からより効率的に保護することができる。

【0233】

また、本発明のまた他の実施例に係る表示装置１１００においては、接着層１１３０でない平坦化層１１１４が第１基板１０１と接するように配置され、より容易なＬＬＯ工程が可能であり得る。

【0234】

本発明の実施例に係る表示装置は、下記のように説明され得る。

【0235】

本発明の一実施例に係る表示装置は、複数のサブ画素を含む表示領域及び表示領域を囲む非表示領域を含み、透明伝導性酸化物と酸化物半導体のうち一つからなる第１基板、第１基板上に配置される無機層、無機層上に配置される平坦化層、平坦化層上に配置されるバンク、無機層、平坦化層及びバンク上に配置される接着層、及び接着層上に配置される第２基板を含み、バンクは、第１基板と重畳する領域に配置される第１バンク及び第１バンクの側面を囲むように配置される第２バンクを含む。

【0236】

本発明の他の特徴によれば、第２バンクは、無機層、平坦化層及び第１基板の側面を囲むように配置され得る。

【0237】

本発明のまた他の特徴によれば、第２バンクは、第１基板の外側で第１基板と同じ層上に配置され得る。

【0238】

本発明のまた他の特徴によれば、第１基板上で非表示領域の一側に配置されるフレキシブルフィルムをさらに含み、第２バンクは、フレキシブルフィルムが配置された一側を除く側部の非表示領域に配置され得る。

【0239】

本発明のまた他の特徴によれば、第２バンクの末端は、接着層の末端と同一平面上にあるか接着層の末端より内側に位置し得る。

【0240】

本発明のまた他の特徴によれば、第１バンクと第２バンクは、密度が異なり得る。

【0241】

本発明のまた他の特徴によれば、第２バンクは、クラックが入った部分を含むことができる。

【0242】

本発明のまた他の特徴によれば、第２バンクは、砕けた粉が集まっている状態であってよい。

【0243】

本発明のまた他の特徴によれば、第１バンク及び第２バンクは、一体になされ得る。

【0244】

本発明のまた他の特徴によれば、第１バンク及び第２バンクは、互いに離隔されて配置され得る。

【0245】

本発明のまた他の特徴によれば、第２バンクは、第１基板及び無機層と互いに離隔され、接着層は、第２バンクと第１基板及び無機層の離隔空間を充填できる。

【0246】

本発明のまた他の特徴によれば、第１基板と第２バンクの離隔空間の幅は、１００μｍ以下であってよい。

【0247】

本発明のまた他の特徴によれば、第２バンクの一端は、平坦化層上に配置され、接着層は、第１バンクと第２バンクの離隔空間を充填し、第１基板と第２バンクは、互いに離隔され得る。

【0248】

本発明のまた他の特徴によれば、平坦化層は、無機層の末端を覆い、第２バンクと離隔されて配置され得る。

【0249】

本発明のまた他の特徴によれば、接着層は、第２バンクと平坦化層の離隔空間を充填できる。

【0250】

本発明のまた他の特徴によれば、第１バンクは、第２バンクと連結された第１部分、及び第１部分と離隔され、第１部分より表示領域に近く配置される第２部分を含むことができる。

【0251】

本発明のまた他の特徴によれば、第１部分は、無機層と互いに離隔され、接着層は、第１部分と無機層の離隔空間を充填し、無機層の末端は、平坦化層の末端より外部に突出し得る。

【0252】

本発明のまた他の特徴によれば、平坦化層は、アクリル系列の物質で構成され、バンクは、ポリイミドからなり得る。
本発明のまた他の特徴によれば、第１基板の末端及び無機層の末端は、第２基板の末端より内側に位置し得る。

【0253】

以上、添付の図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本発明に開示された実施例は、本発明の技術思想を制限するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が制限されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、制限的ではないものと理解すべきである。本発明の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6a】

【図6b】

【図7a】

【図7b】

【図8a】

【図8b】

【図9a】

【図9b】

【図10a】

【図10b】

【図11a】

【図11b】