特許 7635716 炭化珪素半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-17

(45)【発行日】2025-02-26

(54)【発明の名称】炭化珪素半導体装置

(51)【国際特許分類】

   H10D 30/66 20250101AFI20250218BHJP

   H10D 30/01 20250101ALI20250218BHJP

   H10D 12/00 20250101ALI20250218BHJP

【ＦＩ】

H10D30/66 101B

H10D30/66 101T

H10D30/66 101G

H10D30/66 101C

H10D30/66 101D

H10D30/66 101H

H10D30/66 102S

H10D30/01 301E

H10D30/01 301G

H10D30/66 201A

H10D12/00 101A

【請求項の数】 10

(21)【出願番号】P 2021556043

(86)(22)【出願日】2020-11-04

(86)【国際出願番号】 JP2020041248

(87)【国際公開番号】W WO2021095609

(87)【国際公開日】2021-05-20

【審査請求日】2023-07-21

(31)【優先権主張番号】P 2019204196

(32)【優先日】2019-11-11

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】斎藤 雄

【審査官】志津木 康

(56)【参考文献】

【文献】国際公開第２０１７／１６９７７７（ＷＯ，Ａ１）

【文献】特開２０１８－０１９０４６（ＪＰ，Ａ）

【文献】特開２０１８－１６６１５０（ＪＰ，Ａ）

【文献】特開２０１３－１１０２４３（ＪＰ，Ａ）

【文献】特開２０１９－１１４５８５（ＪＰ，Ａ）

【文献】特開２０１９－５７６２９（ＪＰ，Ａ）

【文献】国際公開第２０１８／０８８０６３（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ ３０／６６

Ｈ１０Ｄ ３０／０１

Ｈ１０Ｄ １２／００

(57)【特許請求の範囲】

【請求項1】

第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
前記炭化珪素基板は、
第１導電型を有するドリフト領域と、
前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、
を有し、
前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、
前記炭化珪素基板は、前記底面と前記第２主面との間に設けられ、前記第２導電型を有する第１電界緩和領域をさらに有し、
前記ソース領域は、
前記側面に接し、第１厚さを備えた第１領域と、
前記側面との間に前記第１領域を挟み、第１厚さより大きい第２厚さを備えた第２領域と、
を有し、
前記第２領域とオーミック接合されたコンタクト電極をさらに有し、
前記ボディ領域は、
前記側面につながる第１下端面を備えた第３領域と、
前記側面との間に前記第３領域を挟んで前記第１下端面につながる第２下端面を備えた第４領域と、
を有し、
前記第４領域の前記第２導電型の不純物の実効濃度は、前記第３領域の前記第２導電型の不純物の実効濃度よりも低い、炭化珪素半導体装置。

【請求項2】

前記コンタクト電極は、前記第１主面に平行な方向において、前記ゲートトレンチ側を向く側端面を有し、
前記第１主面に垂直な方向から平面視したときに、前記側端面は、前記第１領域と前記第２領域との境界面よりも前記ゲートトレンチから離間している請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記側面および前記底面に接するゲート絶縁膜と、
前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極を覆うように設けられた層間絶縁膜と、
をさらに有し、
前記第１領域に、前記ゲート絶縁膜または前記層間絶縁膜が直接接する請求項２に記載の炭化珪素半導体装置。

【請求項4】

前記第２下端面の前記第１主面からの第２距離は、前記第１下端面の前記第１主面からの第１距離以上であり、
前記第１主面に垂直な方向から平面視したときに、前記第２下端面は、前記第２領域と重なり、かつ前記第２領域より広い請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。

【請求項5】

前記炭化珪素基板は、前記第２下端面と前記第２主面との間に設けられ、前記第２導電型を有する第２電界緩和領域をさらに有する請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。

【請求項6】

前記第２電界緩和領域の上端面と前記第２下端面とが互いに接する請求項５に記載の炭化珪素半導体装置。

【請求項7】

前記第２厚さは０．２μｍ以上である請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。

【請求項8】

前記第２厚さは前記第１厚さの１．１倍以上５．０倍以下である請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置。

【請求項9】

前記第１主面を基準とした、前記第１電界緩和領域の前記第２導電型の不純物の実効濃度のピーク深さは１．０μｍ以下である請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置。

【請求項10】

前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含む請求項１から請求項９のいずれか１項に記載の炭化珪素半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素半導体装置に関する。

【0002】

本出願は、２０１９年１１月１１日出願の日本出願第２０１９－２０４１９６号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

【背景技術】

【0003】

炭化珪素半導体装置の一つとして、主面に形成されたゲートトレンチの下方に電界シールド領域が設けられたトレンチ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開示されている（たとえば、特許文献１、２）。

【先行技術文献】

【特許文献】

【0004】

【文献】日本国特開２０１４－４１９９０号公報

【文献】日本国特開２０１７－１３９４４１号公報

【発明の概要】

【0005】

本開示の炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備える。前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有する。前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられている。前記炭化珪素基板は、前記底面と前記第２主面との間に設けられ、前記第２導電型を有する第１電界緩和領域をさらに有する。前記ソース領域は、前記側面に接し、第１厚さを備えた第１領域と、前記側面との間に前記第１領域を挟み、第１厚さより大きい第２厚さを備えた第２領域と、を有する。炭化珪素半導体装置は、前記第２領域とオーミック接合されたコンタクト電極をさらに有する。

【図面の簡単な説明】

【0006】

【図1】図１は、実施形態に係る炭化珪素半導体装置の構成を示す断面図である。

【図2A】図２Ａは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。

【図2B】図２Ｂは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。

【図2C】図２Ｃは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。

【図2D】図２Ｄは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。

【図2E】図２Ｅは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。

【図2F】図２Ｆは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その６）である。

【図2G】図２Ｇは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その７）である。

【図2H】図２Ｈは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その８）である。

【図2I】図２Ｉは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その９）である。

【図2J】図２Ｊは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１０）である。

【図2K】図２Ｋは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１１）である。

【図2L】図２Ｌは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１２）である。

【図2M】図２Ｍは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１３）である。

【図2N】図２Ｎは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１４）である。

【図2O】図２Ｏは、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１５）である。

【図3】図３は、ソース領域、ゲート絶縁膜、バリアメタル膜およびコンタクト電極の関係の一例を示す断面図である。

【図4】図４は、実施形態の変形例に係る炭化珪素半導体装置の構成を示す断面図である。

【発明を実施するための形態】

【0007】

［本開示が解決しようとする課題］
コストの低減のためには、主面を基準として電界シールド領域を浅く形成することが望ましいが、従来の炭化珪素半導体装置の構成では、電界シールド領域を浅く形成すると、特性が劣化してしまう。

【0008】

そこで、本開示は、特性の劣化を抑制しながらコストを低減できる炭化珪素半導体装置を提供することを目的とする。

【0009】

［本開示の効果］
本開示によれば、特性の劣化を抑制しながらコストを低減できる。

【0010】

実施するための形態について、以下に説明する。

【0011】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

【0012】

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、前記炭化珪素基板は、前記底面と前記第２主面との間に設けられ、前記第２導電型を有する第１電界緩和領域をさらに有し、前記ソース領域は、前記側面に接し、第１厚さを備えた第１領域と、前記側面との間に前記第１領域を挟み、第１厚さより大きい第２厚さを備えた第２領域と、を有し、前記第２領域とオーミック接合されたコンタクト電極をさらに有する。

【0013】

コンタクト電極が第２領域とオーミック接合されている。オーミック接合のための熱処理の際に第２領域の一部が消費されたとしても、第１領域の消費は抑制される。従って、ソース領域の機能を確保できる。このため、第１主面を基準とした、第１電界緩和領域の第２導電型の不純物の実効濃度のピーク深さを小さくでき、優れた特性を得ることができる。そして、ピーク深さが小さい場合には、第１電界緩和領域の形成後にエピタキシャル層の再成長が必要とされない。このため、エピタキシャル層の再成長に伴うコストを低減できる。また、第１電界緩和領域の形成の際にも、高エネルギのイオン注入は必要とされない。このため、高エネルギのイオン注入に伴うコストの上昇を回避できる。また、第１厚さが小さいほど、短絡電流が低減され、短絡耐量を向上できる。さらに、ドリフト領域の側面に接する面積が小さいほど、帰還容量が抑制される。帰還容量の低減によりスイッチング損失を低減し、スイッチング速度を向上することもできる。

【0014】

〔２〕 〔１〕において、前記コンタクト電極は、前記第１主面に平行な方向において、前記ゲートトレンチ側を向く側端面を有し、前記第１主面に垂直な方向から平面視したときに、前記側端面は、前記第１領域と前記第２領域との境界面よりも前記ゲートトレンチから離間していてもよい。側端面が境界面よりもゲートトレンチから離間していることで、より確実に第１領域の消費を抑制できる。

【0015】

〔３〕 〔２〕において、前記側面および前記底面に接するゲート絶縁膜と、前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、前記ゲート電極を覆うように設けられた層間絶縁膜と、をさらに有し、前記第１領域に、前記ゲート絶縁膜または前記層間絶縁膜が直接接してもよい。第１領域にゲート絶縁膜または層間絶縁膜が直接接することで、さらに確実に第１領域の消費を抑制できる。

【0016】

〔４〕 〔１〕～〔３〕において、前記ボディ領域は、前記側面につながる第１下端面を備えた第３領域と、前記側面との間に前記第３領域を挟み、前記第１下端面につながる第２下端面を備えた第４領域と、を有し、前記第２下端面の前記第１主面からの第２距離は、前記第１下端面の前記第１主面からの第１距離以上であり、前記第１主面に垂直な方向から平面視したときに、前記第２下端面は、前記第２領域と重なり、かつ前記第２領域より広くてもよい。ボディ領域に、第１下端面を備えた第３領域の他に、第２下端面を備えた第４領域が含まれていることで、第２領域とドリフト領域との間でのパンチスルーを抑制できる。

【0017】

〔５〕 〔４〕において、前記炭化珪素基板は、前記第２下端面と前記第２主面との間に設けられ、前記第２導電型を有する第２電界緩和領域をさらに有してもよい。第２下端面と第２主面との間に第２電界緩和領域が設けられていることで、ゲート絶縁膜の絶縁破壊を抑制でき、優れた絶縁耐圧を得ることができる。

【0018】

〔６〕 〔５〕において、前記第２電界緩和領域の上端面と前記第２下端面とが互いに接してもよい。第２電界緩和領域の上端面と第４領域の第２下端面とが互いに接することで、より確実に優れた絶縁耐圧を得ることができる。

【0019】

〔７〕 〔１〕～〔６〕において、前記第２厚さは０．２μｍ以上であってもよい。第２厚さが０．２μｍ以上であることで、コンタクト電極とボディ領域との間の短絡をより確実に抑制できる。

【0020】

〔８〕 〔１〕～〔７〕において、前記第２厚さは前記第１厚さの１．１倍以上５．０倍以下であってもよい。第２厚さが第１厚さの１．１倍以上５．０倍以下であることで、より確実に特性の劣化を抑制しながらコストを低減できる。

【0021】

〔９〕 〔１〕～〔８〕において、前記第１主面を基準とした、前記第１電界緩和領域の前記第２導電型の不純物の実効濃度のピーク深さは１．０μｍ以下であってもよい。第１主面を基準とした、第１電界緩和領域の第２導電型の不純物の実効濃度のピーク深さが１．０μｍ以下であることで、より確実にコストを低減できる。

【0022】

〔１０〕 〔１〕～〔９〕において、前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含んでもよい。側面が｛０－３３－８｝面を含むことで、ゲートトレンチの側面において良好な移動度が得られ、チャネル抵抗を低減できる。

【0023】

［本開示の実施形態］
本開示の実施形態は、いわゆる縦型のＭＯＳＦＥＴ（炭化珪素半導体装置）に関する。図１は、実施形態に係る炭化珪素半導体装置の構成を示す断面図である。

【0024】

図１に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、バリアメタル膜８４と、パッシベーション膜８５とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層４０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、たとえば窒素（Ｎ）などのｎ型不純物を含みｎ型（第１導電型）を有する。炭化珪素基板１０の第１主面１の最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。

【0025】

第１主面１は、｛０００１｝面または｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面または（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、たとえば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、たとえば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

【0026】

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、第１電界緩和領域１６と、第２電界緩和領域１７と、コンタクト領域１８とを主に有する。

【0027】

ドリフト領域１１は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１は、たとえば第５領域１１Ｅと、第６領域１１Ｆと、第７領域１１Ｇとを主に有している。

【0028】

ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１２は、たとえば第３領域１２Ｃと、第４領域１２Ｄとを主に有している。

【0029】

ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリンなどのｎ型不純物を含み、ｎ型の導電型を有する。ソース領域１３は、第１主面１を構成する。ソース領域１３は、たとえば第１領域１３Ａと、第２領域１３Ｂとを主に有している。

【0030】

コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域１８のｐ型不純物の実効濃度は、たとえばボディ領域１２のｐ型不純物の実効濃度よりも高い。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８は、第１主面１を構成する。コンタクト領域１８のｐ型不純物の実効濃度は、たとえば１×１０^１８ｃｍ^－３以上１×１０^２０ｃｍ^－３以下である。

【0031】

第１主面１には、側面３と底面４とにより規定されるゲートトレンチ５が設けられている。側面３は、ソース領域１３、ボディ領域１２およびドリフト領域１１を貫通して第１電界緩和領域１６に至る。底面４は、側面３と連なる。底面４は、第１電界緩和領域１６に位置する。底面４は、たとえば第２主面２と平行な平面である。底面４を含む平面に対する側面３の角度θ１は、たとえば４５°以上６５°以下である。角度θ１は、たとえば５０°以上であってもよい。角度θ１は、たとえば６０°以下であってもよい。側面３は、好ましくは、｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。ゲートトレンチ５は、たとえば第１主面１と平行な方向に沿ってストライプ状に伸長している。ゲートトレンチ５は、ハニカム状に伸長していてもよいし、アイランド状に点在していてもよい。

【0032】

第１電界緩和領域１６は、たとえばＡｌなどのｐ型不純物を含み、ｐ型の導電型を有する。第１電界緩和領域１６は、ゲートトレンチ５の底面４と第２主面２との間にある。第１電界緩和領域１６の上端面は、たとえばゲートトレンチ５の底面４を含む。第１電界緩和領域１６の上端面の一部は、ボディ領域１２の下端面の一部に対向している。第１電界緩和領域１６は、ソース電極６０に電気的に接続されていてもよい。第１電界緩和領域１６のｐ型不純物の実効濃度は、たとえば５×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。第１主面１を基準とした、第１電界緩和領域１６のｐ型不純物の実効濃度のピーク深さＤ１は、たとえば１．０μｍ以下である。ピーク深さＤ１は、０．８μｍ以上１．０μｍ以下であってもよい。第１主面１に垂直な方向における第１電界緩和領域１６の厚さは、０．４μｍ以上０．６μｍ以下であってもよい。

【0033】

第２電界緩和領域１７は、たとえばＡｌなどのｐ型不純物を含み、ｐ型の導電型を有する。第２電界緩和領域１７は、ドリフト領域１１に接する。第２電界緩和領域１７は、さらにボディ領域１２に接してもよい。第２電界緩和領域１７は、ボディ領域１２よりも第２主面２側にある。第２電界緩和領域１７のｐ型不純物の実効濃度は、第１電界緩和領域１６のｐ型不純物の実効濃度とほぼ同じであってもよい。第２電界緩和領域１７のｐ型不純物の実効濃度は、たとえば５×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。第１主面１を基準とした、第２電界緩和領域１７のｐ型不純物の実効濃度のピーク深さは、たとえば１μｍ以下であってもよい。第１主面１に垂直な方向における第２電界緩和領域１７の厚さは、０．４μｍ以上０．６μｍ以下であってもよい。

【0034】

ドリフト領域１１の第５領域１１Ｅは、ボディ領域１２と第１電界緩和領域１６とに挟まれている。第５領域１１Ｅは、ボディ領域１２および第１電界緩和領域１６の各々と接している。第５領域１１Ｅは、ボディ領域１２よりも第２主面２側にある。第５領域１１Ｅは、第１電界緩和領域１６よりも第１主面１側にある。第５領域１１Ｅのｎ型不純物の実効濃度は、たとえば５×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下である。

【0035】

第６領域１１Ｆは、第５領域１１Ｅよりも第２主面２側にある。第６領域１１Ｆは、第５領域１１Ｅと連なっている。第６領域１１Ｆは、第１電界緩和領域１６と第２電界緩和領域１７とに挟まれている。第６領域１１Ｆは、第１電界緩和領域１６および第２電界緩和領域１７の各々に接している。第６領域１１Ｆと、第１電界緩和領域１６と、第２電界緩和領域１７とは、第２主面２と平行な同一平面に位置していてもよい。第６領域１１Ｆのｎ型不純物の実効濃度は、第５領域１１Ｅの実効濃度よりも高くてもよい。第６領域１１Ｆのｎ型不純物の実効濃度は、たとえば５×１０^１６ｃｍ^－３以上５×１０^１７ｃｍ^－３以下である。

【0036】

第７領域１１Ｇは、第６領域１１Ｆよりも第２主面２側にある。第７領域１１Ｇは、第６領域１１Ｆと連なっている。第７領域１１Ｇは、第１電界緩和領域１６および第２電界緩和領域１７の各々に接している。第７領域１１Ｇは、第１電界緩和領域１６および第２電界緩和領域１７よりも第２主面２側にある。第７領域１１Ｇは、第６領域１１Ｆと炭化珪素単結晶基板５０とに挟まれていてもよい。第７領域１１Ｇは、炭化珪素単結晶基板５０に連なっていてもよい。第７領域１１Ｇのｎ型不純物の実効濃度は、第６領域１１Ｆのｎ型不純物の実効濃度よりも低くてもよい。第７領域１１Ｇのｎ型不純物の実効濃度は、たとえば５×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下である。

【0037】

ボディ領域１２の第３領域１２Ｃは、第２主面２に対して垂直な方向において、ソース領域１３と第５領域１１Ｅとに挟まれている。第３領域１２Ｃは、ソース領域１３および第５領域１１Ｅの各々と接している。第３領域１２Ｃは、ソース領域１３よりも第２主面２側にある。第３領域１２Ｃは、第５領域１１Ｅよりも第１主面１側にある。第３領域１２Ｃは、側面３にも接している。第３領域１２Ｃは、側面３につながる第１下端面９３を備える。第１下端面９３は、第５領域１１Ｅの上端面に接する。第１下端面９３の第１主面１からの距離Ｈ１は、たとえば０．２μｍ以上０．５μｍ以下である。第３領域１２Ｃのｐ型不純物の実効濃度は、たとえば５×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。短チャネル効果（パンチスルー）は、ｐｎ接合領域からチャネル領域内に空乏層が広がってチャネル領域全体が空乏層になることによって発生し得る。第３領域１２Ｃのｐ型不純物の実効濃度を高くすることによって、チャネル領域に形成される空乏層の広がりを低減できる。第３領域１２Ｃのｐ型不純物の実効濃度は、第５領域１１Ｅのｎ型不純物の実効濃度よりも高くてもよい。

【0038】

第４領域１２Ｄは、第１主面１に垂直な方向から平面視したときに、側面３との間に第３領域１２Ｃを挟む。つまり、第３領域１２Ｃは、第１主面１と平行な方向において、側面３と第４領域１２Ｄとに挟まれている。第４領域１２Ｄは、第３領域１２Ｃよりもゲートトレンチ５から離間する側にある。第４領域１２Ｄは、第２主面２に対して垂直な方向において、ソース領域１３と第２電界緩和領域１７とに挟まれている。第４領域１２Ｄは、コンタクト領域１８、ソース領域１３、第３領域１２Ｃおよび第５領域１１Ｅの各々と接している。第４領域１２Ｄは、さらに第２電界緩和領域１７に接していてもよい。第４領域１２Ｄは、さらに第６領域１１Ｆに接していてもよい。第４領域１２Ｄは、ソース領域１３よりも第２主面２側にある。第４領域１２Ｄは、第２電界緩和領域１７よりも第１主面１側にある。第４領域１２Ｄは、第１下端面９３につながる第２下端面９４を備える。第２下端面９４と第２電界緩和領域１７の上端面９５とが互いに接していてもよい。第２下端面９４は、第６領域１１Ｆの上端面に接していてもよい。第２下端面９４の第１主面１からの距離Ｈ２は、第１下端面９３の第１主面１からの距離Ｈ１以上である。第２下端面９４の第１主面１からの距離Ｈ２は、たとえば０．７μｍ以上０．９μｍ以下である。第４領域１２Ｄのｐ型不純物の実効濃度は、第３領域１２Ｃのｐ型不純物の実効濃度よりも低くてもよい。第４領域１２Ｄのｐ型不純物の実効濃度は、第２電界緩和領域１７のｐ型不純物の実効濃度よりも低くてもよい。第４領域１２Ｄのｐ型不純物の実効濃度は、たとえば５×１０^１６ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。

【0039】

ソース領域１３の第１領域１３Ａは、第２主面２に対して垂直な方向において、ボディ領域１２上にある。第１領域１３Ａは、ボディ領域１２に接している。第１領域１３Ａは、ボディ領域１２よりも第１主面１側にある。第１領域１３Ａは、側面３にも接している。第１領域１３Ａは、第１厚さＴ１を備えている。第１厚さＴ１は、たとえば０．１μｍ以上０．３μｍ以下である。第１領域１３Ａの一部が第３領域１２Ｃ上にあり、他の一部が第４領域１２Ｄ上にあってもよい。第１領域１３Ａはゲート絶縁膜８１に覆われている。第１領域１３Ａはゲート絶縁膜８１に直接接している。第１領域１３Ａのｎ型不純物の実効濃度は、たとえば５×１０^１８ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。

【0040】

第２領域１３Ｂは、側面３との間に第１領域１３Ａを挟む。つまり、第１領域１３Ａは、第１主面１と平行な方向において、側面３と第２領域１３Ｂとに挟まれている。第２領域１３Ｂは、第１領域１３Ａよりもゲートトレンチ５から離間する側にある。第２領域１３Ｂは、第２主面２に対して垂直な方向において、ボディ領域１２の第４領域１２Ｄ上にある。第２領域１３Ｂは、第４領域１２Ｄに接している。第２領域１３Ｂは、第４領域１２Ｄよりも第１主面１側にある。第１主面１に垂直な方向から平面視したときに、第４領域１２Ｄの第２下端面９４は、第２領域１３Ｂと重なり、かつ第２領域１３Ｂより広い。第２領域１３Ｂは、第１厚さＴ１より大きい第２厚さＴ２を備えている。第２領域１３Ｂは、第１厚さＴ１の１．１倍以上５．０倍以下であってもよい。第２厚さＴ２は、たとえば０．２μｍ以上である。第２厚さＴ２は、０．２μｍ以上０．５μｍ以下であってもよい。第２領域１３Ｂ上にコンタクト電極６１が設けられている。第２領域１３Ｂは、コンタクト電極６１に接する。第２領域１３Ｂのｎ型不純物の実効濃度は、第１領域１３Ａのｎ型不純物の実効濃度とほぼ同じであってもよい。第２領域１３Ｂのｎ型不純物の実効濃度は、たとえば５×１０^１８ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。

【0041】

ゲート絶縁膜８１は、たとえば酸化膜である。ゲート絶縁膜８１は、たとえば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３および底面４に接する。ゲート絶縁膜８１は、底面４において第１電界緩和領域１６と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２およびドリフト領域１１の各々と接している。ゲート絶縁膜８１は、第１主面１においてソース領域１３の第１領域１３Ａと接していてもよい。ゲート絶縁膜８１は、第１主面１においてさらにソース領域１３の第２領域１３Ｂと接していてもよい。

【0042】

ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、たとえば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２の一部は、第１主面１上に配置されていてもよい。

【0043】

層間絶縁膜８３は、ゲート電極８２およびゲート絶縁膜８１に接して設けられている。層間絶縁膜８３は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。

【0044】

バリアメタル膜８４は、層間絶縁膜８３の上面および側面と、ゲート絶縁膜８１の側面とを覆う。バリアメタル膜８４は、層間絶縁膜８３およびゲート絶縁膜８１の各々と接している。バリアメタル膜８４は、たとえば窒化チタン（ＴｉＮ）を含む材料から構成されている。

【0045】

ソース電極６０は、第１主面１に接する。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、第１主面１において、ソース領域１３およびコンタクト領域１８に接していてもよい。コンタクト電極６１は、たとえばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１が、チタン（Ｔｉ）と、Ａｌと、Ｓｉとを含む材料から構成されていてもよい。コンタクト電極６１は、第２領域１３Ｂとオーミック接合している。コンタクト電極６１は、コンタクト領域１８とオーミック接合していてもよい。コンタクト電極６１は、第１主面１に垂直な方向から平面視したときに、第１領域１３Ａから離間している。コンタクト電極６１は、第１主面１に平行な方向において、ゲートトレンチ５側を向く側端面９２を有する。たとえば、第１主面１に垂直な方向から平面視したときに、側端面９２は、第１領域１３Ａと第２領域１３Ｂとの境界面９１よりもゲートトレンチ５から離間している。ソース配線６２は、バリアメタル膜８４の上面および側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、バリアメタル膜８４およびコンタクト電極６１の各々と接している。ソース配線６２は、たとえばＡｌを含む材料から構成されている。

【0046】

パッシベーション膜８５は、ソース配線６２の上面を覆う。パッシベーション膜８５は、ソース配線６２と接している。パッシベーション膜８５は、たとえばポリイミドを含む材料から構成されている。

【0047】

ドレイン電極７０は、第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、たとえばＮｉＳｉを含む材料から構成されている。ドレイン電極７０がＴｉと、Ａｌと、Ｓｉとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合している。

【0048】

第２主面２に対して垂直な方向において、第１電界緩和領域１６の上端面が底面４から離間していてもよい。この場合、たとえば、底面４がドリフト領域１１に位置してもよく、側面３が、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至ってもよい。たとえば、第１電界緩和領域１６の上端面と底面４との間に、第５領域１１Ｅがあってもよい。

【0049】

第２主面２に対して垂直な方向において、第２電界緩和領域１７の上端面９５が第４領域１２Ｄの第２下端面９４から離間していてもよい。たとえば、上端面９５と第２下端面９４との間に、第５領域１１Ｅがあってもよい。

【0050】

炭化珪素単結晶基板５０と第７領域１１Ｇとの間に、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有するバッファ層が設けられていてもよい。バッファ層のｎ型不純物の実効濃度は、第７領域１１Ｇのｎ型不純物の実効濃度よりも高くてもよい。

【0051】

また、第１主面１に平行な方向において、ゲート絶縁膜８１の端部がバリアメタル膜８４から離れ、層間絶縁膜８３が第１領域１３Ａに直接接していてもよい。例えば、ゲート絶縁膜８１の端部とバリアメタル膜８４との間に層間絶縁膜８３が入り込むように形成されていてもよい。

【0052】

次に、実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。図２Ａ～図２Ｏは、実施形態に係るＭＯＳＦＥＴ１００の製造方法を示す断面図である。

【0053】

まず、図２Ａに示されるように、炭化珪素単結晶基板５０を準備する工程が実施される。たとえば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。炭化珪素単結晶基板５０上にバッファ層（図示せず）が形成されてもよい。バッファ層は、たとえば原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）との混合ガスを用い、キャリアガスとしてたとえば水素（Ｈ_２）を用いた化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により形成できる。バッファ層のエピタキシャル成長の際に、たとえば窒素などのｎ型不純物がバッファ層に導入されてもよい。

【0054】

次に、同じく図２Ａに示されるように、エピタキシャル層２１を形成する工程が実施される。たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、炭化珪素単結晶基板５０上にエピタキシャル層２１が形成される。エピタキシャル成長の際、たとえば窒素などのｎ型不純物がエピタキシャル層２１に導入される。エピタキシャル層２１は、ｎ型の導電型を有する。エピタキシャル層２１のｎ型不純物の実効濃度は、バッファ層のｎ型不純物の実効濃度よりも低くてもよい。

【0055】

次に、図２Ｂに示されるように、第１電界緩和領域１６および第２電界緩和領域１７を形成する工程が実施される。たとえば、第１電界緩和領域１６および第２電界緩和領域１７の各々が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがエピタキシャル層２１に注入される。これにより、第１電界緩和領域１６および第２電界緩和領域１７が形成される。第１電界緩和領域１６および第２電界緩和領域１７の各々は、エピタキシャル層２１の表面に露出しないように、エピタキシャル層２１の内部に形成される。第１電界緩和領域１６および第２電界緩和領域１７は、同時に形成されてもよいし、別々に形成されてもよい。第１電界緩和領域１６および第２電界緩和領域１７の形成の際のｐ型不純物イオンの注入エネルギは、７００ｋｅＶ以上１２００ｋｅＶ以下とされてもよい。第１主面１を基準とした、第１電界緩和領域１６および第２電界緩和領域１７のｐ型不純物の実効濃度のピーク深さは、たとえば０．８μｍ以上１．０μｍ以下とされてもよい。

【0056】

次に、図２Ｃに示されるように、第６領域１１Ｆを形成する工程が実施される。たとえば、第６領域１１Ｆが形成される領域、つまり第２主面２と平行な方向において第１電界緩和領域１６と第２電界緩和領域１７との間の領域上に開口部を有するマスク層（図示せず）が形成される。次に、窒素などのｎ型を付与可能なｎ型不純物イオンがエピタキシャル層２１に対して注入される。これにより、第６領域１１Ｆが形成される。エピタキシャル層２１のうち、第１電界緩和領域１６より炭化珪素単結晶基板５０側の部分と、第６領域１１Ｆより炭化珪素単結晶基板５０側の部分と、第２電界緩和領域１７より炭化珪素単結晶基板５０側の部分とが第７領域１１Ｇとなる。第６領域１１Ｆのｎ型不純物の実効濃度は、第７領域１１Ｇのｎ型不純物の実効濃度よりも高くなる。第６領域１１Ｆの形成の際のｎ型不純物イオンの注入エネルギは、４００ｋｅＶ以上８００ｋｅＶ以下とされてもよい。

【0057】

次に、図２Ｄに示されるように、ボディ領域１２の第３領域１２Ｃと、第４領域１２Ｄの一部とを形成する工程が実施される。たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがエピタキシャル層２１の表面全体に対して注入される。これにより、ボディ領域１２の第３領域１２Ｃと、第４領域１２Ｄの一部とを構成するｐ型不純物領域１１２Ａが形成される。ｐ型不純物領域１１２Ａの形成の際のｐ型不純物イオンの注入エネルギは、２００ｋｅＶ以上４００ｋｅＶ以下とされてもよい。ｐ型不純物領域１１２Ａの厚さは、たとえば０．２μｍ以上０．５μｍ以下である。

【0058】

次に、図２Ｅに示されるように、第４領域１２Ｄの残部を形成する工程が実施される。たとえば、第４領域１２Ｄが形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがエピタキシャル層２１に注入される。これにより、第４領域１２Ｄの残部を構成するｐ型不純物領域１１２Ｂが形成される。ｐ型不純物領域１１２Ｂの形成の際のｐ型不純物イオンの注入エネルギは、３００ｋｅＶ以上５００ｋｅＶ以下とされてもよい。ｐ型不純物領域１１２Ｂの下端面が第２電界緩和領域１７の上端面９５に接してもよい。ｐ型不純物領域１１２Ｂの一部がｐ型不純物領域１１２Ａと重なってもよい。

【0059】

このようにして、ｐ型不純物領域１１２Ａとｐ型不純物領域１１２Ｂとを含むボディ領域１２が形成される。第４領域１２Ｄは、ｐ型不純物領域１１２Ｂと、ｐ型不純物領域１１２Ａのうちで第１主面１に垂直な方向から平面視したときにｐ型不純物領域１１２Ｂに重なる部分とから構成される。第３領域１２Ｃは、ｐ型不純物領域１１２Ａの残部から構成される。

【0060】

エピタキシャル層２１のうち、ボディ領域１２と、第１電界緩和領域１６、第２電界緩和領域１７または第６領域１１Ｆとの間の部分が第５領域１１Ｅとなる。たとえば、第５領域１１Ｅのｎ型不純物の実効濃度は、第６領域１１Ｆのｎ型不純物の実効濃度よりも低くなる。

【0061】

次に、図２Ｆに示されるように、ソース領域１３の第１領域１３Ａと、第２領域１３Ｂの一部とを形成する工程が実施される。たとえば、リンなどのｎ型を付与可能なｎ型不純物イオンがエピタキシャル層２１の表面全体に対して注入される。これにより、第１領域１３Ａと、第２領域１３Ｂの一部とを構成するｎ型不純物領域１１３Ａが形成される。ｎ型不純物領域１１３Ａの形成の際のｎ型不純物イオンの注入エネルギは、５０ｋｅＶ以上１５０ｋｅＶ以下とされてもよい。ｎ型不純物領域１１３Ａの厚さは、たとえば０．１μｍ以上０．３μｍ以下である。

【0062】

次に、図２Ｇに示されるように、第２領域１３Ｂの残部を形成する工程が実施される。たとえば、第２領域１３Ｂが形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばリンなどのｎ型を付与可能なｎ型不純物イオンがエピタキシャル層２１に注入される。これにより、第２領域１３Ｂの残部を構成するｎ型不純物領域１１３Ｂが形成される。ｎ型不純物領域１１３Ｂの形成の際のｎ型不純物イオンの注入エネルギは、１００ｋｅＶ以上３００ｋｅＶ以下とされてもよい。ｎ型不純物領域１１３Ｂの一部がｎ型不純物領域１１３Ａと重なってもよい。

【0063】

このようにして、ｎ型不純物領域１１３Ａとｎ型不純物領域１１３Ｂとを含むソース領域１３が形成される。第２領域１３Ｂは、ｎ型不純物領域１１３Ｂと、ｎ型不純物領域１１３Ａのうちで第１主面１に垂直な方向から平面視したときにｎ型不純物領域１１３Ｂに重なる部分とから構成される。第１領域１３Ａは、ｎ型不純物領域１１３Ａの残部から構成される。

【0064】

次に、図２Ｈに示されるように、コンタクト領域１８を形成する工程が実施される。たとえば、コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがソース領域１３およびボディ領域１２に注入される。これにより、ボディ領域１２と接するコンタクト領域１８が形成される。コンタクト領域１８の形成の際のｐ型不純物イオンの注入エネルギは、５０ｋｅＶ以上３００ｋｅＶ以下とされてもよい。

【0065】

次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。

【0066】

次に、図２Ｉに示されるように、ゲートトレンチ５を形成する工程が実施される。たとえば、ソース領域１３およびコンタクト領域１８から構成される第１主面１上に、ゲートトレンチ５が形成される位置上に開口を有するマスク層（図示せず）が形成される。マスク層を用いて、ソース領域１３の一部と、ボディ領域１２の一部と、ドリフト領域１１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとして六フッ化硫黄（ＳＦ_６）またはＳＦ_６と酸素（Ｏ_２）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ５が形成されるべき領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部（図示せず）が形成される。

【0067】

次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面１上にマスク層が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、ＳＦ_６または四フッ化炭素（ＣＦ_４）を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。

【0068】

上記熱エッチングにより、炭化珪素基板１０の第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、側面３と、底面４とにより規定される。側面３は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とにより構成される。底面４は、第１電界緩和領域１６により構成される。側面３と、底面４を含む平面との間の角度θ１は、たとえば４５°以上６５°以下である。次に、マスク層が第１主面１から除去される。

【0069】

次に、図２Ｊに示されるように、ゲート絶縁膜８１を形成する工程が実施される。たとえば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、第１電界緩和領域１６と、コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、第１主面１と、側面３および底面４に接するゲート絶縁膜８１が形成される。

【0070】

次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上できる。

【0071】

ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。

【0072】

次に、図２Ｋに示されるように、ゲート電極８２を形成する工程が実施される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、たとえば減圧ＣＶＤ（Low Pressure - Chemical Vapor Deposition：ＬＰ－ＣＶＤ）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１との各々に対面するように形成される。

【0073】

次に、図２Ｌに示されるように、層間絶縁膜８３を形成する工程が実施される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、たとえば、ＣＶＤ法により形成される。層間絶縁膜８３は、たとえば二酸化珪素を含む材料から構成される。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に形成されてもよい。

【0074】

次に、図２Ｍに示されるように、バリアメタル膜８４、コンタクト電極６１およびドレイン電極７０を形成する工程が実施される。たとえば、層間絶縁膜８３およびゲート絶縁膜８１に開口部が形成されるようにエッチングが行われることにより、当該開口部にソース領域１３の第２領域１３Ｂおよびコンタクト領域１８が層間絶縁膜８３およびゲート絶縁膜８１から露出する。ソース領域１３の第１領域１３Ａは、好ましくは、ゲート絶縁膜８１および層間絶縁膜８３に覆われたままとする。次に、層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆うバリアメタル膜８４が形成される。第１主面１に垂直な方向から平面視したときに、第１領域１３Ａはバリアメタル膜８４の側端面９６の内側にあることが好ましい。バリアメタル膜８４は、たとえばＴｉＮを含む材料から構成される。バリアメタル膜８４は、たとえばスパッタリング法による成膜および反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）より形成される。次に、第１主面１において第２領域１３Ｂおよびコンタクト領域１８に接するコンタクト電極６１用の金属膜（図示せず）が形成される。コンタクト電極６１用の金属膜は、たとえばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、たとえばＮｉを含む材料から構成される。次に、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極７０用の金属膜（図示せず）が形成される。ドレイン電極７０用の金属膜は、たとえばスパッタリング法により形成される。ドレイン電極７０用の金属膜は、たとえばＮｉを含む材料から構成される。

【0075】

次に、合金化アニールが実施される。コンタクト電極６１用の金属膜およびドレイン電極７０用の金属膜が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部およびドレイン電極７０用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３の第２領域１３Ｂとオーミック接合するコンタクト電極６１と、炭化珪素単結晶基板５０とオーミック接合するドレイン電極７０とが形成される。第１主面１に垂直な方向から平面視したときに、第１領域１３Ａがバリアメタル膜８４の側端面９６の内側にあれば、コンタクト電極６１は、側端面９２が第１領域１３Ａと第２領域１３Ｂとの境界面９１よりもゲートトレンチ５から離間するように形成される。シリサイド化に第２領域１３Ｂの一部が消費されるが、第１領域１３Ａはゲート絶縁膜８１および層間絶縁膜８３に覆われているため、第１領域１３Ａは消費されない。コンタクト電極６１は、コンタクト領域１８とオーミック接合してもよい。コンタクト電極６１が、Ｔｉと、Ａｌと、Ｓｉとを含む材料から構成されてもよい。ドレイン電極７０が、Ｔｉと、Ａｌと、Ｓｉとを含む材料から構成されてもよい。

【0076】

次に、図２Ｎに示されるように、ソース配線６２を形成する工程が実施される。具体的には、コンタクト電極６１およびバリアメタル膜８４を覆うソース配線６２が形成される。ソース配線６２は、たとえばスパッタリング法による成膜およびＲＩＥより形成される。ソース配線６２は、たとえばアルミニウムを含む材料から構成される。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

【0077】

次に、図２Ｏに示されるように、パッシベーション膜８５を形成する工程が実施される。具体的には、ソース配線６２を覆うパッシベーション膜８５が形成される。パッシベーション膜８５は、たとえばポリイミドを含む材料から構成される。パッシベーション膜８５は、たとえば塗布法により形成される。

【0078】

このようにして、実施形態に係るＭＯＳＦＥＴ１００が完成する。

【0079】

次に、本実施形態に係るＭＯＳＦＥＴの作用効果について説明する。

【0080】

本実施形態に係るＭＯＳＦＥＴ１００では、コンタクト電極６１が第２領域１３Ｂとオーミック接合されている。オーミック接合のための熱処理の際に第２領域１３Ｂの一部が消費されたとしても、第１領域１３Ａの消費は抑制される。従って、ソース領域１３の機能を確保できる。このため、第１主面１を基準とした、第１電界緩和領域１６のｐ型不純物の実効濃度のピーク深さＤ１を小さくでき、たとえば、ピーク深さＤ１が０．８μｍ以上１．０μｍ以下の場合でも、優れた特性を得ることができる。そして、ピーク深さＤ１が小さい場合には、上記の製造方法のように、第１電界緩和領域１６の形成後にエピタキシャル層の再成長が必要とされない。このため、エピタキシャル層の再成長に伴うコストを低減できる。また、第１電界緩和領域１６の形成の際にも、高エネルギのイオン注入は必要とされない。このため、高エネルギのイオン注入に伴うコストの上昇を回避できる。また、第１領域１３Ａの第１厚さＴ１が小さいほど、短絡時のドレイン電流が低減され、短絡耐量を向上できる。さらに、第５領域１１Ｅの側面３に接する面積が小さいほど、帰還容量が抑制される。帰還容量の低減によりスイッチング損失を低減し、スイッチング速度を向上することもできる。

【0081】

このように、本実施形態によれば、特性の劣化を抑制しながらコストを低減できる。

【0082】

第１主面１に垂直な方向から平面視したときに、側端面９２が境界面９１よりもゲートトレンチ５から離間していることで、より確実に第１領域１３Ａの消費を抑制できる。第１領域１３Ａにゲート絶縁膜８１が直接接することで、さらに確実に第１領域１３Ａの消費を抑制できる。第１領域１３Ａの一部に、ゲート絶縁膜８１に代えて層間絶縁膜８３が直接接していても、確実に第１領域１３Ａの消費を抑制できる。

【0083】

ボディ領域１２に、第１下端面９３を備えた第３領域１２Ｃの他に、第２下端面９４を備えた第４領域１２Ｄが含まれていることで、ドレイン電極７０に高電圧が印加された場合でも、第２領域１３Ｂとドリフト領域１１との間でのパンチスルーを抑制できる。すなわち、優れたドレイン耐圧を得ることができる。

【0084】

第２下端面９４と第２主面２との間に第２電界緩和領域１７が設けられていることで、ゲート絶縁膜８１の絶縁破壊を抑制でき、優れた絶縁耐圧を得ることができる。第２電界緩和領域１７の上端面９５と第４領域１２Ｄの第２下端面９４とが互いに接することで、より確実に優れた絶縁耐圧を得ることができる。

【0085】

第２領域１３Ｂの第２厚さＴ２は０．２μｍ以上であることが好ましい。コンタクト電極６１とのオーミック接合の際に消費されたとしても、コンタクト電極６１とボディ領域１２との間の短絡をより確実に抑制するためである。第２厚さＴ２は０．３μｍ以上であることがより好ましい。

【0086】

第２厚さＴ２は第１厚さＴ１の１．１倍以上５．０倍以下であることが好ましい。第２厚さＴ２が第１厚さＴ１の１．１倍未満であると、第１厚さＴ１が大きすぎるか、第２厚さＴ２が小さすぎるおそれがある。第１厚さＴ１が大きすぎるときには、ボディ領域１２およびドリフト領域１１に十分な厚さを確保しようとすると、第１電界緩和領域１６を低コストで形成しにくい。第２厚さＴ２が小さすぎるときには、コンタクト電極６１とボディ領域１２との間に短絡が生じやすくなる。第２厚さＴ２が第１厚さＴ１の５．０倍超であると、第１厚さＴ１が小さすぎるか、第２厚さＴ２が大きすぎるおそれがある。第１厚さＴ１が小さすぎるときには、ソース領域１３の機能を十分に確保しにくい。第２厚さＴ２が大きすぎるときには、ボディ領域１２も深く形成され、イオン注入に関するコストが上昇しやすい。従って、第２厚さＴ２は第１厚さＴ１の１．１倍以上５．０倍以下であることが好ましく、第１厚さＴ１の１．２倍以上４．０倍以下であることがより好ましい。

【0087】

第１主面１を基準とした、第１電界緩和領域１６のｐ型不純物の実効濃度のピーク深さＤ１は１．０μｍ以下であることが好ましい。低コストで製造できるからである。

【0088】

ゲートトレンチ５の側面３が｛０－３３－８｝面を含むことで、チャネルに優れた移動度を得ることができ、チャネル抵抗を低減できる。

【0089】

なお、図３に示されるように、ゲート絶縁膜８１が、コンタクト電極６１の側端面９２と対向する側端面９７を有し、第１主面１に垂直な方向から平面視したときに、側端面９７が境界面９１よりゲートトレンチ５側にあってもよい。この場合、バリアメタル膜８４のコンタクト電極６１に接する側端面９６が境界面９１よりゲートトレンチ５より離間する側にあることが好ましい。図３は、ソース領域１３、ゲート絶縁膜８１、バリアメタル膜８４およびコンタクト電極６１の関係の一例を示す断面図である。

【0090】

［変形例］
次に、実施形態の変形例について説明する。変形例は、主にゲートトレンチの形状の点で実施形態と相違する。図４は、実施形態の変形例に係るＭＯＳＦＥＴ（炭化珪素半導体装置）の構成を示す断面図である。

【0091】

図４に示されるように、変形例に係るＭＯＳＦＥＴ３００では、ゲートトレンチ５が垂直トレンチである。つまり、底面４を含む平面に対する側面３の角度θ１は、９０°であってもよい。他の構成は実施形態と同様である。

【0092】

このような変形例によっても実施形態と同様の効果を得ることができる。

【0093】

上記実施形態および参考例では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。上記実施形態および参考例では、炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、たとえば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）などであってもよい。上記各不純物領域におけるｐ型不純物の実効濃度およびｎ型不純物の実効濃度は、たとえば走査型静電容量顕微鏡（Scanning Capacitance Microscope：ＳＣＭ）法または二次イオン質量分析（Secondary Ion Mass Spectrometry：ＳＩＭＳ）法などにより測定可能である。ｐ型領域とｎ型領域との境界面（つまりｐｎ接合界面）の位置は、たとえばＳＣＭ法またはＳＩＭＳ法などにより特定できる。電流拡散領域中の多数キャリアの実効濃度の分布は、実効濃度を測定せずとも、たとえば電流拡散領域とボディ領域とのｐｎ接合により生成される空乏層の厚さの分布に基づいて特定できる。空乏層の厚さは、たとえばＳＣＭ法またはＳＩＭＳ法などにより特定できる。

【0094】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0095】

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域
１１Ｅ 第５領域
１１Ｆ 第６領域
１１Ｇ 第７領域
１２ ボディ領域
１２Ｃ 第３領域
１２Ｄ 第４領域
１３ ソース領域
１３Ａ 第１領域
１３Ｂ 第２領域
１６ 第１電界緩和領域
１７ 第２電界緩和領域
１８ コンタクト領域
２１ エピタキシャル層
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
８４ バリアメタル膜
８５ パッシベーション膜
９１ 境界面
９２、９６、９７ 側端面
９３ 第１下端面
９４ 第２下端面
９５ 上端面
１００、３００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
１１２Ａ、１１２Ｂ ｐ型不純物領域
１１３Ａ、１１３Ｂ ｎ型不純物領域
Ｄ１ 深さ
Ｈ１、Ｈ２ 距離
Ｔ１ 第１厚さ
Ｔ２ 第２厚さ
θ１ 角度

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図2I】

【図2J】

【図2K】

【図2L】

【図2M】

【図2N】

【図2O】

【図3】

【図4】