ホーム > 特許ランキング > 日本電信電話株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-02-17
(45)【発行日】2025-02-26
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H10D 30/87 20250101AFI20250218BHJP
H10D 30/47 20250101ALI20250218BHJP
H10D 30/80 20250101ALI20250218BHJP
H10D 10/80 20250101ALI20250218BHJP
H01L 21/205 20060101ALI20250218BHJP
【ＦＩ】
H10D30/87 F
H10D30/47 201
H10D30/80 Z
H10D10/80
H01L21/205
【請求項の数】
5
(21)【出願番号】P 2023510134
(86)(22)【出願日】2021-04-02
(86)【国際出願番号】 JP2021014314
(87)【国際公開番号】W WO2022208868
(87)【国際公開日】2022-10-06
【審査請求日】2023-07-25
(73)【特許権者】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】100098394
【弁理士】
【氏名又は名称】山川 茂樹
(74)【代理人】
【識別番号】100153006
【弁理士】
【氏名又は名称】小池 勇三
(74)【代理人】
【識別番号】100064621
【弁理士】
【氏名又は名称】山川 政樹
(74)【代理人】
【識別番号】100121669
【弁理士】
【氏名又は名称】本山 泰
(72)【発明者】
【氏名】星 拓也
(72)【発明者】
【氏名】杉山 弘樹
(72)【発明者】
【氏名】吉屋 佑樹
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開２００２－３１９５９３（ＪＰ，Ａ）
【文献】国際公開第２００３／０７１６０７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ２９／８０
Ｈ０１Ｌ ２１／３３１
Ｈ０１Ｌ ２１／２０５
(57)【特許請求の範囲】
【請求項1】
窒化物半導体から構成されたトランジスタ構造と、前記トランジスタ構造に接続される電極と、
Ａｌを含まない窒化物半導体から構成され、前記電極が配置される箇所における前記トランジスタ構造の最上層と、前記電極との間に配置され、厚さ方向の前記最上層の一部をＡｓ化することで形成されたＩＩＩ－Ｖ族化合物半導体から構成されたＡｓ化層と、
前記Ａｓ化層と前記電極との間に配置され、Ｖ族元素としてＰ、Ａｓ、Ｓｂの少なくとも１つを含むＩＩＩ－Ｖ族化合物半導体から構成されたコンタクト層と
を備え、
前記トランジスタ構造は、窒化物半導体から構成されたコレクタ層、ベース層、エミッタ層を備えるヘテロ接合バイポーラトランジスタであり、
前記電極は、ベース電極である半導体装置。
【請求項2】
請求項１記載の半導体装置において、前記最上層と前記Ａｓ化層とは、ＩＩＩ族元素が同一とされていることを特徴とする半導体装置。
【請求項3】
基板の上に窒化物半導体から構成されたトランジスタ構造を形成する第１工程と、Ａｌを含まない窒化物半導体から構成され、電極が配置される箇所における前記トランジスタ構造の最上層の厚さ方向の一部をＡｓ化してＡｓ化層を形成する第２工程と、
前記Ａｓ化層の上にＶ族元素としてＰ、Ａｓ、Ｓｂの少なくとも１つを含むＩＩＩ－Ｖ族化合物半導体から構成されたコンタクト層を形成する第３工程と、
前記コンタクト層の上に電極を形成する第４工程と
を備え、
前記第２工程は、Ａｓを含む原料ガスの雰囲気で加熱することで、前記最上層を表面の側からＡｓ化することを特徴とする半導体装置の製造方法。
【請求項4】
請求項３記載の半導体装置の製造方法において、前記コンタクト層は、ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＡｓ、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓ、ＩｎＡｓＳｂ，ＡｌＡｓ、ＡｓＡｓＳｂのいずれかから構成されていることを特徴とする半導体装置の製造方法。
【請求項5】
請求項３または４記載の半導体装置の製造方法において、Ａｓ化によってＡｌを含まない窒化物半導体に形成されるＡｓ化の層の最大の厚さをもとに、前記最上層の形成時の厚さを決定する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体を用いた半導体装置およびその製造方法に関する。
【背景技術】
【0002】
ＧａＮチャネルＨＥＭＴは、高速・高耐圧の電子デバイスであり、高出力な無線通信用のデバイスとしてすでに実用化され利用されている。ＧａＮチャネルＨＥＭＴをさらに高性能化（高周波特性を向上）させるために、デバイスの低抵抗化は必須である。高周波用途に用いられるＧａＮチャネルＨＥＭＴのデバイス構造を図１１Ａに示す。
【0003】
一般的には、まずＳｉＣやサファイア、Ｓｉなどの基板３０１の上に、バッファ層（核形成層）３０２を介して、デバイス構造を結晶成長法によって積層することで作製する。デバイス構造は、典型的には、バッファ層３０２、バックバリア層３０３、ＧａＮチャネル層３０４、ＡｌＧａＮまたはＡｌＮバリア層３０５、ＧａＮキャップ層３０６によって構成される。バッファ層３０２は、高抵抗化されている場合もある。また、バックバリア層３０３は、設けない場合もある。
【0004】
ソース電極３０９およびドレイン電極３１０は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕなどの材料を電子線蒸着などによって堆積することで形成する。またソース電極３０９、ドレイン電極３１０は、アニール処理によってチャネル層３０５と接触（接続）するように合金化される。ゲート電極３１１は、Ｎｉ／Ａｕなどによってショットキー電極として形成される。ゲート電極３１１とデバイス構造（キャップ層３０６、バリア層３０５、チャネル層３０４）との間には、誘電率の高い酸化膜あるいは窒化膜などが堆積される場合もある。
【0005】
ＧａＮチャネルＨＥＭＴの高速化においては、ゲート長の短縮（スケーリング）によるデバイスの微細化、これに伴うバリア層の薄層化と高Ａｌ組成化、加えて、ソース・ドレイン電極のコンタクト抵抗の低減化が必要である。図１０Ａを用いて説明した一般的なデバイス構造においては、ソース電極３０９，ドレイン電極３１０のコンタクトを合金化によって形成する際に、ＡｌＧａＮバリア層３０５を介している。しかし、ＡｌＧａＮは高抵抗であるがゆえに、このような技術によるコンタクト抵抗の低減化には一定の制限がある。
【0006】
上述したコンタクト抵抗を低減化するためには、図１１Ｂに示すような、高濃度ドープしたＧａＮによるソースコンタクト３０７ａ，ドレインコンタクト３０７ｂを、再成長によってチャネル層３０４’の上に形成する手法が提案されている（非特許文献１）。本構造は、まずドライエッチングなどによって、チャネル層３０４’のソース・ドレイン形成領域をエッチングし、この後、ＭＢＥ法などにより高濃度にｎ型ドープしたＧａＮを再成長することで形成する。
【先行技術文献】
【非特許文献】
【0007】
【文献】K. Shinohara et al., "Scaling of GaN HEMTs and Schottky Diodes for Submillimeter-Wave MMIC Applications", IEEE Transactions on Electron Devices, vol. 60, no. 10, pp. 2982-2996, 2013.
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、上述した従来技術では、以下に示すような課題がある。第１に、ソース・ドレイン形成領域に再成長したＧａＮの低抵抗化が極めて難しいことである。ワイドギャップ半導体材料は、高濃度ドーピングが極めて難しく、また、ドーピングしたとしても、ドーパントの活性化率は高くない。
【0009】
第２に、低抵抗化するためにオーミックコンタクトを形成する電極とＧａＮ層の合金化が必要な点である。この合金化は、Ｎ2雰囲気などで高温熱処理することによって実施する。しかし、金属の合金化工程によって、電極のモフォロジは悪化するとともに、合金化は不均一に形成されるため、コンタクト抵抗のばらつきが発生する。このように、従来の技術では、窒化物半導体を用いた半導体装置では、電極のコンタクト抵抗を低くすることが容易ではないという問題があった。
【0010】
本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いた半導体装置の、電極のコンタクト抵抗を低くすることを目的とする。
【課題を解決するための手段】
【0011】
本発明に係る半導体装置は、窒化物半導体から構成されたトランジスタ構造と、トランジスタ構造に接続される電極と、Ａｌを含まない窒化物半導体から構成され、電極が配置される箇所におけるトランジスタ構造の最上層と、電極との間に配置され、厚さ方向の最上層の一部をＡｓ化することで形成されたＡｓ化層と、Ａｓ化層と電極との間に配置され、Ｖ族元素としてＰ、Ａｓ、Ｓｂの少なくとも１つを含むＩＩＩ－Ｖ族化合物半導体から構成されたコンタクト層とを備える。
【0012】
また、半導体装置の製造方法は、基板の上に窒化物半導体から構成されたトランジスタ構造を形成する第１工程と、Ａｌを含まない窒化物半導体から構成され、電極が配置される箇所におけるトランジスタ構造の最上層の厚さ方向の一部をＡｓ化してＡｓ化層を形成する第２工程と、Ａｓ化層の上にＶ族元素としてＰ、Ａｓ、Ｓｂの少なくとも１つを含むＩＩＩ－Ｖ族化合物半導体から構成されたコンタクト層を形成する第３工程と、コンタクト層の上に電極を形成する第４工程とを備える。
【発明の効果】
【0013】
以上説明したように、本発明によれば、電極が配置される箇所におけるトランジスタ構造の最上層に、最上層の一部をＡｓ化することで形成したＡｓ化層を備えるので、窒化物半導体を用いた半導体装置の、電極のコンタクト抵抗を低くすることができる。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
以下、本発明の実施の形態に係る半導体装置について説明する。この半導体装置は、窒化物半導体から構成されたトランジスタ構造（素子構造）と、トランジスタ構造に接続される電極とを備える。また、この半導体装置は、電極が配置される箇所におけるトランジスタ構造の最上層と電極との間に配置されたＡｓ化層と、Ａｓ化層と電極との間に配置されたコンタクト層とを備える。電極は、コンタクト層に接触（接続）して形成される。電極は、コンタクト層－Ａｓ化層－最上層の経路で、窒化物半導体からなる最上層に電気的に接続する。
【0016】
最上層は、Ａｌを含まない窒化物半導体から構成されている。Ａｓ化層は、厚さ方向の最上層の一部をＡｓ化することで形成されたものであり、Ｎを含むことなく、Ｖ族元素としてＡｓを含むＩＩＩ－Ｖ族化合物半導体から構成されている。コンタクト層は、Ｎを含むことなく、Ｖ族元素としてＰ、Ａｓ、Ｓｂの少なくとも１つを含むＩＩＩ－Ｖ族化合物半導体から構成されている。
【0017】
上述したように、窒化物半導体による層（最上層）の表面をＡｓ化してＡｓ化層とし、Ａｓ化層の上にコンタクト層を形成し、コンタクト層に電極を接続させるので、電極のコンタクト抵抗を低減することができる。
【0018】
トランジスタ構造は、例えば、図１に示すように、窒化物半導体から構成されたチャネル層１０４を備える電界効果トランジスタであり、電極は、チャネル層１０４に電気的に接続するソース電極１０９およびドレイン電極１１０である。
【0019】
この電界効果トランジスタは、いわゆる高電子移動度トランジスタ（ＨＥＭＴ）であり、基板１０１と、基板１０１の上に形成されたバッファ層１０２と、バッファ層１０２の上に形成されたバックバリア層１０３と、バックバリア層１０３の上に形成されたチャネル層１０４と、チャネル層１０４の上に形成されたバリア層１０５と、バリア層１０５の上に形成されたキャップ層１０６とを備える。この例では、チャネル層１０４、バリア層１０５，キャップ層１０６によりトランジスタ構造が構成されている。また、この例では、キャップ層１０６が、最上層となる。
【0020】
基板１０１は、例えば、サファイア、炭化ケイ素、シリコン、ＧａＮなどから構成することができる。バッファ層１０２は、例えば、ＧａＮから構成することができる。バックバリア層１０３は、例えば、ＡｌＧａＮから構成することができる。チャネル層１０４は、例えば、ＧａＮから構成することができる。バリア層１０５は、例えば、ＡｌＧａＮから構成することができる。キャップ層１０６は、例えば、ＧａＮから構成することができる。キャップ層１０６は、ＧａＮに限らず、ＩｎＧａＮ、ＩｎＮなどのＡｌを含まない窒化物半導体から構成することができる。この理由については後述する。
【0021】
基板１０１が、サファイア、炭化ケイ素、シリコンなど異種材料から構成されている場合、ヘテロエピタキシャル成長により基板１０１の上にバッファ層１０２を形成し、この上に、上述した各層をエピタキシャル成長により形成することができる。また、基板１０１が、単結晶ＧａＮから構成されている場合、エピタキシャル成長により上述した各層を形成することができる。これらの成長は、有機金属化学気相堆積法、分子線エピタキシ法などの気相成長法によって実施することができる。
【0022】
また、この電界効果トランジスタは、Ｖ族元素としてＡｓを含むＩＩＩ－Ｖ族化合物半導体から構成された第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂを備える。第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂは、キャップ層１０６の上で、ゲート電極形成領域を挟むように配置される。第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂは、例えば、ＧａＡｓから構成することができる。第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂは、後述するようにキャップ層１０６を、Ａｓ化することで形成したものである。従って、第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂが接する窒化物半導体から構成されたキャップ層１０６と第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂとは、ＩＩＩ族元素が同一とされたものとなる。
【0023】
また、第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂの上には、第１コンタクト層１０８ａ，第２コンタクト層１０８ｂが形成され、第１コンタクト層１０８ａの上にはソース電極１０９が形成され、第２コンタクト層１０８ｂの上にはドレイン電極１１０が形成されている。第１コンタクト層１０８ａ，第２コンタクト層１０８ｂは、例えば、ＩｎＧａＡｓから構成することができる。また、ソース電極１０９とドレイン電極１１０との間の、ゲート形成領域のキャップ層１０６の上には、ゲート電極１１１が形成されている。ゲート電極１１１は、例えば、ショットキー接続している。
【0024】
この例では、ソース電極１０９，ドレイン電極１１０配置される箇所におけるトランジスタ構造の最上層となるキャップ層１０６と、ソース電極１０９，ドレイン電極１１０との間に、第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂが配置されている。また、第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂと、ソース電極１０９，ドレイン電極１１０との間に、第１コンタクト層１０８ａ，第２コンタクト層１０８ｂが形成されている。第１コンタクト層１０８ａ，第２コンタクト層１０８ｂに、ソース電極１０９，ドレイン電極１１０が接して形成されている。
【0025】
また、トランジスタ構造は、例えば、図２に示すように、窒化物半導体から構成されたコレクタ層１２４、ベース層１２５、エミッタ層１２６を備えるヘテロ接合バイポーラトランジスタであり、電極は、ベース電極１３１である。
【0026】
このヘテロ接合バイポーラトランジスタは、基板１２１と、基板１２１の上に形成されたバッファ層１２２と、バッファ層１２２の上に形成されたサブコレクタ層１２３と、サブコレクタ層１２３の上に形成されたコレクタ層１２４と、コレクタ層１２４上に形成されたベース層１２５と、ベース層１２５の上に形成されたエミッタ層１２６と、エミッタ層１２６の上に形成されたエミッタコンタクト層１２７とを備える。この例では、コレクタ層１２４、ベース層１２５、エミッタ層１２６によりトランジスタ構造が構成されている。また、この例では、ベース電極１３１が接続されるベース層１２５が最上層となる。
【0027】
基板１２１は、例えば、ｎ型のＧａＮから構成することができる。バッファ層１２２は、例えば、ｎ型のＧａＮから構成することができる。サブコレクタ層１２３は、例えば、ｎ型のＧａＮから構成することができる。コレクタ層１２４は、例えば、ｎ型のＧａＮから構成することができる。ベース層１２５は、例えば、ｐ型のＧａＮから構成することができる。エミッタ層１２６は、例えば、ｎ型のＡｌＧａＮから構成することができる。エミッタコンタクト層１２７は、例えば、ｎ型のＧａＮから構成することができる。エミッタコンタクト層１２７の上には、エミッタ電極１２８が形成されている。
【0028】
上述した窒化物半導体からなる各層は、有機金属化学気相堆積法、分子線エピタキシ法などの気相成長法によって、基板１２１の上にエピタキシャル成長することで形成できる。また、各層は、－ｃ軸方向に結晶成長することで、主表面を－ｃ面としたＮ極性（Ｖ族極性）として形成することができる。このように作製することで、エミッタ層１２６とベース層１２５との界面に、ｃ軸方向に形成されている窒化物半導体のヘテロ構造におけるビルトインポテンシャルによる２次元正孔ガスが形成され、ベース抵抗を低減化することができる。
【0029】
また、このヘテロ接合バイポーラトランジスタは、族元素としてＡｓを含むＩＩＩ－Ｖ族化合物半導体から構成されたＡｓ化層１２９を備える。Ａｓ化層１２９は、エミッタ層１２６によるメサ構造の周囲のベース層１２５の上に形成されている。Ａｓ化層１２９は、例えば、ＧａＡｓから構成することができる。Ａｓ化層１２９は、ベース層１２５をＡｓ化することで形成したものである。従って、Ａｓ化層１２９が接する窒化物半導体から構成されたベース層１２５と、Ａｓ化層１２９とは、ＩＩＩ族元素が同一とされたものとなる。
【0030】
また、Ａｓ化層１２９の上には、コンタクト層１３０が形成され、コンタクト層１３０の上には、ベース電極１３１が形成されている。また、基板１２１の裏面には、コレクタ電極１３２が接続して形成されている。この例では、ベース電極１３１が配置される箇所におけるトランジスタ構造の最上層となるベース層１２５とベース電極１３１との間に、Ａｓ化層１２９が配置されている。また、Ａｓ化層１２９とベース電極１３１との間に、コンタクト層１３０が配置されている。コンタクト層１３０にベース電極１３１が接して形成されている。
【0031】
次に、本発明の原理について、図３Ａ～図３Ｃを参照して説明する。まず、ＧａＮに対して低抵抗なＩＩＩ－Ｖ族化合物半導体の層の形成について説明する。まず、図３Ａに示すように、基板１４１の上に、ＧａＮのバッファ層１４２を形成し、バッファ層１４２の上に、ＧａＮからなる半導体層１４３を形成した試料を作製する。例えば、サファイアや炭化ケイ素、シリコンなどの様々な基板１４１上に、ヘテロエピタキシャル成長によってバッファ層１４２，半導体層１４３を形成することができる。また、基板１４１とし、ＧａＮ単結晶基板を用いることもできる。各層の作製は、有機金属化学気相堆積や分子線エピタキシといった気相成長法を用いることができる。なお、この説明では、最上層となる半導体層１４３を、ＧａＮとしているが、ＩｎＧａＮとすることもできる。半導体層１４３は、ＧａＮ、ＩｎＧａＮ、ＩｎＮなどのＡｌを含まない窒化物半導体であればよい。
【0032】
次に、図３Ｂに示すよう、作製した試料を、減圧下（７６０Ｔｏｒｒより低い圧力範囲）で、Ａｓ雰囲気にさらして加熱することにより、半導体層１４３を表面の側からＡｓ化して、ＧａＡｓによるＡｓ化層１４４を形成する。Ａｓ化は、表面の側から層の内部の方向に進行する。雰囲気にも依存するが、ＧａＮは、減圧下において、加熱温度７００℃前後でも最表面が熱分解されて、ダングリングボンドが形成される。この状態で、雰囲気にヒ素が存在すれば、半導体層１４３を構成しているＶ族元素であるＮが、雰囲気中のＡｓがと置き換わり、Ｇａ－Ａｓが形成される。熱による結晶の分解の速度は、減圧下ほど増大する。上述したような窒化物半導体のＮをＡｓで置換する工程は、所定のエネルギーが必要となり、分解を加速するためには、雰囲気を常圧（７６０Ｔｏｒｒ）より低い減圧環境とすることが重要となる。
【0033】
上述したＡｓ化の実施は、例えば、よく知られた有機金属化学気相堆積が実施できる、キャリアガスとしてＨ2，Ｎ2，Ａｒなどを用いる一般的な成長装置であれば実施可能である。キャリアガスの種類や圧力を変化させることで、表面の側から層の内部の方向に進行するＡｓ化の速度を制御することができる。例えば，Ｈ2をキャリアガスに用いれば、Ａｓ化速度は増大し、Ｎ2を用いれば減少する。また、Ａｓ化を実施するときの加熱の温度の上昇に伴いＡｓ化速度は増大する。
【0034】
Ａｓ化の実験的な変化を図４Ａに示す。図４Ａは、Ａｓ化を実施する熱処理工程における、Ａｓ化をしている半導体層表面の反射率の時間変化を測定したものである。光源には白色ＬＥＤ（light emitting diode）を用いており、反射率の測定には、波長４０５ｎｍ，６３３ｎｍを用いた。Ａｓ化処理を実施する雰囲気は、設定圧力で１２５００パスカル程度以上、キャリアガスにはＨ2を用い、ＡｓＨ3を原料ガスとして用いてＡｓ雰囲気とした。
【0035】
図４Ａにおいて、（ａ）および（ｂ）が反射率の処理時間経過による変化を示している。Ａｓ化をしている半導体層の表面の設定温度が、規定温度（熱処理温度）に到達する前後から反射率が増大し、規定時間経過の後、反射率がほぼ変化しなくなる飽和状態へと移行した。この飽和状態では、ＧａＮからなる半導体層の表面はＡｓによって置換され、ほぼＧａＡｓとなっている。
【0036】
上述したように、半導体層１４３の表面をＡｓ化することで、Ａｓ化層１４４を形成した後、処理温度を適切な条件へと変更し、ＩＩＩ族原料およびＶ族原料を適切な流量、温度、圧力下で供給することで、図３Ｃに示すように、ＩｎＧａＡｓを成長してコンタクト層１４５を形成する。
【0037】
次に、半導体層１４３の材料として、Ａｌを含まない窒化物半導体を用いることについて、図４Ｂを参照して説明する。図４Ｂは、半導体層の材料をＡｌＧａＮから構成し、この半導体層の表面に対し、上述同様のＡｓ化処理を実施した場合の反射率測定結果である。図４Ｂに示すように、ＡｌＧａＮによる半導体層の表面に対してＡｓ化処理を実施しても、ほとんど反射率が変化していないことが明らかとなった。これは、ＡｌをＩＩＩ族元素としている窒化物半導体におけるＡｌ－Ｎの結合が強固であり、７００℃前後での熱処理温度では、Ａｌ－Ｎほとんど分解されないことを示唆するものである。このため、Ａｓ化処理の対象とする半導体層を構成する材料は、ＩＩＩ族元素とＮとの結合エネルギーが、ＧａＮか、これよりも小さい材料であるＩｎＧａＮ、ＩｎＮであることが望ましい。
【0038】
なお、Ａｓ化層は、窒化物半導体をＡｓ化することで形成されるものである。Ａｓ化層を形成することで、窒素を構成元素としないＩＩＩ－Ｖ族化合物半導体のコンタクト層が結晶性良く形成され、電極のコンタクト抵抗を低くすることができる。
【0039】
ここで、Ａｓ化層にＡｓが含まれていることや厚さなどは、断面ＴＥＭによる観察やＥＤＸ分析などにより計測することが可能である。しかしながら、同一の組成の半導体層を、他の結晶成長方法で成長させた場合に、本発明と同様の作用効果が得られるものとはいえない。従って、Ａｓ化層について、本発明の効果に寄与する構造などを明確に特定することは、およそ実際的ではないと考えられる。
【0040】
次に、図１を用いて説明したＨＥＭＴの製造方法について、図５Ａ～図５Ｆを参照して説明する。まず、図５Ａに示すように、基板１０１の上に、バッファ層１０２、バックバリア層１０３、チャネル層１０４、バリア層１０５、キャップ層１０６をこれらの順に成長することで、基板１０１の上に、窒化物半導体から構成されたトランジスタ構造を形成する（第１工程）。この種のトランジスタにおいて、キャップ層１０６は、例えば、厚さ数ｎｍ程度に形成される。
【0041】
次に、図５Ｂに示すように、キャップ層１０６の厚さ方向の一部をＡｓ化してＡｓ化層１０７を形成する（第２工程）。前述したように、Ａｓ雰囲気にさらして加熱することにより表面の側からＡｓ化する。キャップ層１０６は、Ａｌを含まない窒化物半導体から構成され、電極が配置される箇所におけるトランジスタ構造の最上層である。
【0042】
次に、図５Ｃに示すように、Ａｓ化層１０７の上に、ＩｎＧａＡｓを成長することでコンタクト層１０８を形成する（第３工程）。コンタクト層１０８は、Ｖ族元素としてＡｓを含むＩＩＩ－Ｖ族化合物半導体から構成された層である。コンタクト層１０８は、例えば、ＩｎＡｓ、ＩｎＧａＡｓ、ＧａＡｓ、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓ、ＩｎＡｓＳｂ，ＡｌＡｓ、ＡｓＡｓＳｂのいずれかから構成することができる。
【0043】
次に、図５Ｄに示すように、コンタクト層１０８の上に、ソース電極１０９、ドレイン電極１１０を形成する（第４工程）。ソース電極１０９、ドレイン電極１１０は、ゲート形成領域を挟んで配置されるように形成する。ソース電極１０９、ドレイン電極１１０は、ＩｎＧａＡｓなどのＶ族元素としてＰ、Ａｓ、Ｓｂの少なくとも１つを含むＩＩＩ－Ｖ族化合物半導体に対して、コンタクト抵抗の低い金属から構成する。このような金属は数多く存在しており、かつ、これら金属は、コンタクト層１０８との間で合金化処理を実施することなく、低いコンタクト抵抗を得ることが可能である。このような金属として、例えばＴｉ／Ｐｔ／Ａｕ、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕなどが挙げられる。コンタクト抵抗を重視するか、耐熱性を重視するかに応じて、適切な金属積層構造を選択することができる。素子特性に大きな影響を及ぼさない範囲で、合金化アニール処理を実施することもできる。
【0044】
次に、形成したソース電極１０９、ドレイン電極１１０をマスクとすることなどにより、コンタクト層１０８およびＡｓ化層１０７を選択的にエッチングすることで、図５Ｅに示すように、第１Ａｓ化層１０７ａ，第２Ａｓ化層１０７ｂ、および第１コンタクト層１０８ａ，第２コンタクト層１０８ｂを形成し、ゲート形成領域のキャップ層１０６を露出させる。
【0045】
上述したエッチングは、例えば、ウェットエッチングにより実施することができる。例えば、塩酸系、硫酸系、クエン酸系などのエッチング液を用いたエッチング処理を用いることができる。これらのエッチング液に対し、ＧａＮはほとんどエッチングされない。一方、これらのエッチング液に対し、ＩｎＧａＡｓやＧａＡｓはエッチング可能であり、上述した選択的なエッチングが可能である。
【0046】
次に、図５Ｆに示すように、露出させたゲート形成領域のキャップ層１０６の上に、ショットキー接続するゲート電極１１１を形成する。
【0047】
ここで、Ａｓ化処理の対象となるキャップ層１０６の厚さについて説明する。キャップ層１０６の厚は以下のようにして決定することができる。前述した反射率測定の結果からも示されるよう、キャップ層１０６の表面近傍のＡｓ化は、十分なＡｓ化時間の後、反射率は飽和状態に移行しており、Ａｓ化はほぼ進行しなくなる。従って、キャップ層１０６が十分に厚い場合、キャップ層１０６の表面から厚さ方向に一部（表面近傍）のみが、Ａｓ化されるものとなる。
【0048】
ゲート形成領域のキャップ層１０６を露出させるためのエッチング工程において、Ａｓ化されたＡｓ化層１０７は除去され、残ったＡｓ化されていないキャップ層１０６が、ゲート電極１１１の直下に残存し、デバイス特性に影響を及ぼす。従って、デバイスを設計する際に、エッチングによって除去されるＡｓ化層の厚さを考慮して、キャップ層１０６の初期の厚さ（形成時の厚さ）を設定することが重要となる。
【0049】
例えば、Ａｓ化処理をする前のキャップ層が薄い場合、Ａｓ化処理を実施すると、厚さ方向にキャップ層のほぼ全域がＡｓ化する。このＡｓ化において、Ａｌを構成元素とする窒化物半導体から構成されるバリア層１０５は、Ａｓ化されない。従って、Ａｓ化処理によってＡｓ化層が形成される最大の厚さよりキャップ層１０６を薄くしておくことで、Ａｓ化層の厚さを制御することができる。
【0050】
このように、キャップ層を全てＡｓ化してＡｓ化層とした後、この上に、Ｖ族元素としてＡｓを含むＩＩＩ－Ｖ族化合物半導体から構成されコンタクト層を形成すると、前述したエッチング処理において、ゲート形成領域には、キャップ層が残存しないことになる。このため、Ａｓ化によってＡｌを含まない窒化物半導体に形成されるＡｓ化の層の最大の厚さをもとに、キャップ層（最上層）の形成時の厚さを決定することが重要となる。例えば、断面ＴＥＭ像の観察におけるＥＤＸ分析により、Ａｓ化層の厚さを確認することができ、作製した様々な条件の試料を観察することで、Ａｓ化により形成されるＡｓ化の層の最大の厚さを求めることができる。また、このように、全てが窒化されるような厚さのキャップ層とした場合、酸化されやすいＡｌＧａＮの層が露出するため、これらのケアも必要である。
【0051】
次に、ＨＥＭＴの他の製造方法について、図６Ａ～図６Ｅを参照して説明する。まず、図６Ａに示すように、基板１０１の上に、バッファ層１０２、バックバリア層１０３、チャネル層１０４、バリア層１０５、キャップ層１０６をこれらの順に成長する。次いで、マスクパターン２０１を形成する。次いで、形成したマスクパターン２０１をマスクとしたエッチング処理により、キャップ層１０６、バリア層１０５、および厚さ方向に一部のチャネル層１０４をパターニングする。このパターニングにおいては、チャネル層１０４に、ソース電極、ドレイン電極を形成するための領域を形成する。
【0052】
次に、マスクパターン２０１を除去し、この後、Ａｓ化処理を実施し、露出しているキャップ層１０６の表面、およびチャネル層１０４の表面をＡｓ化して、図６Ｂに示すように、Ａｓ化層１０７’を形成する。
【0053】
次いで、ｎ型不純物が高濃度に導入されたＩｎＧａＡｓなどのＩＩＩーＶ族化合物半導体を成長することで、図６Ｃに示すように、コンタクト層１０８’を形成する。この例では、コンタクト層１０８’は、ｎ++－ＩｎＧａＡｓから構成されたものとなる。
【0054】
次に、コンタクト層１０８’の上に、ゲート形成領域を挟んでソース電極１０９、ドレイン電極１１０を形成し、ソース電極１０９、ドレイン電極１１０をマスクとすることでコンタクト層１０８’およびＡｓ化層１０７’を選択的にエッチングし、図６Ｄに示すように、ゲート形成領域のキャップ層１０６を露出させる。これにより、第１Ａｓ化層１０７’ａ，第２Ａｓ化層１０７’ｂが形成され、第１コンタクト層１０８’ａ，第２コンタクト層１０８’ｂが形成される。この後、図６Ｅに示すように、露出させたゲート形成領域のキャップ層１０６の上に、ショットキー接続するゲート電極１１１を形成する。
【0055】
このＨＥＭＴによれば、チャネル層１０４の上に、Ａｓ化層およびコンタクト層を介して、ソース電極１０９、ドレイン電極１１０が形成されるので、バリア層１０５の上に形成される場合に比較して、コンタクト抵抗を下げることができる。
【0056】
次に、ＨＥＭＴの他の製造方法について、図７Ａ～図７Ｆを参照して説明する。まず、図７Ａに示すように、基板１０１の上に、バッファ層１０２、バックバリア層１０３、チャネル層１０４、バリア層１０５、キャップ層１０６をこれらの順に成長する。次いで、マスクパターン２０１を形成する。
【0057】
次いで、形成したマスクパターン２０１をマスクとしたエッチング処理により、キャップ層１０６、バリア層１０５、および厚さ方向に一部のチャネル層１０４をパターニングする。このパターニングにおいては、チャネル層１０４に、ソース電極、ドレイン電極を形成するための領域を形成する。さらに、パターニングによって形成されたバリア層１０５およびキャップ層１０６のメサの周囲のチャネル層１０４の上に、高濃度にｎ型不純物が導入されたｎ+－ＧａＮを再成長することで、第１再成長層１１４ａ、第２再成長層１１４ｂを形成する。第１再成長層１１４ａ、第２再成長層１１４ｂは、バリア層１０５およびキャップ層１０６の側面を覆う状態に形成する。
【0058】
次に、マスクパターン２０１を除去し、図７Ｂに示すように、第１再成長層１１４ａ、第２再成長層１１４ｂの間に溝が形成され、この溝の底部にキャップ層１０６の上面が露出した状態とする。
【0059】
次に、Ａｓ化処理を実施することで、図７Ｃに示すように、第１再成長層１１４ａ、第２再成長層１１４ｂの表面、およびキャップ層１０６の表面（上面）にかけて、Ａｓ化層１０７”を形成する。
【0060】
次いで、ｎ型不純物が高濃度に導入されたＧａＡｓなどのＩＩＩーＶ族化合物半導体を成長することで、図７Ｄに示すように、コンタクト層１０８”を形成する。この例では、コンタクト層１０８”は、ｎ++－ＧａＡｓから構成されたものとする。
【0061】
次に、コンタクト層１０８”およびＡｓ化層１０７”を選択的にエッチングし、ゲート形成領域のキャップ層１０６を露出させる。これにより、図７Ｅに示すように、第１Ａｓ化層１０７”ａ，第２Ａｓ化層１０７”ｂが形成され、第１コンタクト層１０８”ａ，第２コンタクト層１０８”ｂが形成される。第１コンタクト層１０８”ａの上にソース電極１０９を形成し，第２コンタクト層１０８”ｂの上にドレイン電極１１０を形成する。この後、図７Ｅに示すように、露出させたゲート形成領域のキャップ層１０６の上に、ショットキー接続するゲート電極１１１を形成する。
【0062】
このＨＥＭＴによれば、Ａｓ化の処理において、バリア層１０５が露出していないので（図７Ｅ）、結晶品質の悪い領域が形成されることがない。
【0063】
次に、ＨＥＭＴの他の製造方法について、図８Ａ～図８Ｅを参照して説明する。上述では、基板１０１の上に、各窒化物半導体層を＋ｃ軸方向に成長させる製造方法について説明したが、－ｃ軸方向に成長させることもできる。－ｃ軸方向に成長させることで、各窒化物半導体層の主表面は、ＩＩＩ族極性面ではなく、Ｖ族極性面となる。
【0064】
Ｎ極性面が主面方位となるように結晶成長を実施することは、一般的に公知となっている技術によって実現可能である。一例としては、例えば、窒化したサファイア基板をバッファ層として用いる結晶成長方法、Ｃ面を主面方位とするＳｉＣ基板を使用した成長方法、またはＮ極性面を主面方位とするＧａＮ基板を用いる方法などがある。あるいは、Ｇａ極性面を主面方位として成長した後に、基板転写によってエピタキシャル層構造を反転させることで、Ｎ極性面を得ることも可能である。
【0065】
まず、図８Ａに示すように、基板１０１の上に、バッファ層１０２、バックバリア層１０３、チャネル層１０４、バリア層１０５をこれらの順に－ｃ軸方向に成長する。この場合、バックバリア層１０３とチャネル層１０４との分極効果によって、高濃度の２次元電子ガスが形成される。
【0066】
次いで、マスクパターンをマスクとしたエッチング処理により、図８Ｂに示すように、バリア層１０５および厚さ方向に一部のチャネル層１０４をパターニングする。このパターニングにおいては、チャネル層１０４に、ソース電極、ドレイン電極を形成するための領域を形成する。この例では、バリア層１０５をパターニングしても、２次元電子ガスが失われることが無い。
【0067】
次に、マスクパターンを除去し、この後、Ａｓ化処理を実施し、露出しているチャネル層１０４の表面をＡｓ化して、図８Ｃに示すように、ＡｌＧａＮからなるバリア層１０５を挾んで、第１Ａｓ化層１１７ａ、第２Ａｓ化層１１７ｂを形成する。Ａｌを構成元素とするバリア層１０５には、Ａｓ化層が形成されない。
【0068】
次いで、ＩｎＧａＡｓなどのＩＩＩーＶ族化合物半導体を成長することで、図８Ｄに示すように、第１コンタクト層１１８ａ、第２コンタクト層１１８ｂ、およびアモルファス層１１８ｃを形成する。バリア層１０５が露出した領域においては、表面のＡｓ化が行われていないため、アモルファス状態のＩｎＧａＡｓが堆積してアモルファス層１１８ｃが形成される。
【0069】
この後、第１コンタクト層１１８ａ、第２コンタクト層１１８ｂの上に、ソース電極、ドレイン電極を形成し、露出しているバリア層１０５の上に、ショットキー接続するゲート電極を形成すれば、ＨＥＭＴが得られる。
【0070】
ところで、上述した製造方法では、Ａｓ化処理において、バリア層１０５が露出しているため、Ａｓ化されることなく加熱処理がされ、この上に成長する層の結晶品質を低下させる懸念がある。これに対し、以下に示すように製造することで、Ａｓ化処理において、バリア層１０５が露出することがない。
【0071】
まず、図８Ａ，図８Ｂと同様にすることで、バリア層１０５および厚さ方向に一部のチャネル層１０４をパターニングし、チャネル層１０４に、ソース電極、ドレイン電極を形成するための領域を形成する。次に、ＧａＮを再成長することで、図９Ａに示すように、キャップ層１０６’を形成する。
【0072】
次に、Ａｓ化処理を実施し、キャップ層１０６’の表面をＡｓ化して、図９Ｂに示すように、Ａｓ化層１０７’を形成する。次いで、ＩｎＧａＡｓなどのＩＩＩーＶ族化合物半導体を成長することで、コンタクト層１０８’を形成する。
【0073】
次に、コンタクト層１０８’の上に、ゲート形成領域を挟んでソース電極１０９、ドレイン電極１１０を形成し、ソース電極１０９、ドレイン電極１１０をマスクとすることでコンタクト層１０８’およびＡｓ化層１０７’を選択的にエッチングし、図９Ｃに示すように、ゲート形成領域のキャップ層１０６’を露出させる。これにより、第１Ａｓ化層１０７’ａ，第２Ａｓ化層１０７’ｂが形成され、第１コンタクト層１０８’ａ，第２コンタクト層１０８’ｂが形成される。この後、露出させたゲート形成領域のキャップ層１０６’の上に、ショットキー接続するゲート電極１１１を形成する。
【0074】
ところで、上述では、コンタクト層として、ｎ型不純物が高濃度に導入されたＩｎＧａＡｓを用いる場合を説明したが、これに限るものではない。コンタクト層は、ｐ型のＩＩＩ－Ｖ族化合物半導体から構成することができる。例えば、ＣまたはＺｎまたはＢｅをドープした、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＳｂ、ＩｎＡｓＡｓＳｂ、ＩｎＡｓＳｂ、ＩｎＧａＳｂ、ＧａＳｂ、ＩｎＡｓからコンタクト層を形成することができる。このようにすることで、極めて低いｐ型のコンタクト抵抗を有する層を、窒化物半導体の層の上に形成することができる。
【0075】
次に、図２を用いて説明したヘテロ接合バイポーラトランジスタの製造方法について、図１０Ａ～図１０Ｆを参照して説明する。まず、図１０Ａに示すように、基板１２１の上に、バッファ層１２２、サブコレクタ層１２３、コレクタ層１２４、ベース層１２５、エミッタ層１２６、およびエミッタコンタクト層１２７をこれらの順に成長することで、基板１２１の上に、窒化物半導体から構成されたトランジスタ構造を形成する（第１工程）。
【0076】
次に、エミッタコンタクト層１２７の上にエミッタ電極１２８を形成し、形成したエミッタ電極１２８をマスクとしてエミッタコンタクト層１２７をエッチングすることで、図１０Ｂに示すように、エミッタコンタクト層１２７を第１メサ形状に加工する。エミッタ電極１２８は、後工程における７００℃程度の高温での熱処理に耐えることができる電極材料から構成することが望ましい。また、エミッタ電極１２８は、エミッタコンタクト層１２７との間で、オーミックコンタクトを形成する電極材料とすることが望ましい。
【0077】
次に、メサ形状に形成したエミッタコンタクト層１２７およびエミッタ電極１２８を覆うマスク層２０２を形成する。次いで、形成したマスク層２０２をマスクとして、エミッタ層１２６をエッチングすることで、図１０Ｃに示すように、エミッタ層１２６を第２メサ形状に加工する。第２メサ形状は、第１メサ形状に比較して、平面視で広い面積とされている。この加工により、第２メサ形状とされたエミッタ層１２６の周囲のベース層１２５の主表面を露出させる。
【0078】
次に、Ａｓ化処理をすることで、エミッタ層１２６の周囲のベース層１２５の主表面をＡｓ化し、図１０Ｄに示すように、Ａｓ化層１２９を形成する（第２工程）。前述したように、Ａｓ雰囲気にさらして加熱することにより表面の側からＡｓ化する。エミッタ層１２６の周囲のベース層１２５は、電極（ベース電極）が配置される箇所におけるトランジスタ構造の最上層である。
【0079】
次に、図１０Ｅに示すように、Ａｓ化層１０７の上に、高濃度にｐ型ドープされたＩＩＩ－Ｖ族化合物半導体を成長することでコンタクト層１０８を形成する（第３工程）。
例えば、炭素をドーパントして高濃度にドーピングされたＧａＡｓＳｂを成長することで、コンタクト層１０８とすることができる。コンタクト層１０８は、Ｖ族元素としてＡｓを含むＩＩＩ－Ｖ族化合物半導体から構成された層である。
例えば、炭素をドーパントして高濃度にドーピングされたＧａＡｓＳｂを成長することで、コンタクト層１０８とすることができる。コンタクト層１０８は、Ｖ族元素としてＡｓを含むＩＩＩ－Ｖ族化合物半導体から構成された層である。
【0080】
次に、図１０Ｆに示すように、コンタクト層１０８の上に、ベース電極１３１を形成する（第４工程）。ベース電極１３１は、ＧａＡｓＳｂからなるコンタクト層１０８とオーミックコンタクトが形成可能な電極材料から構成することができる。例えば、ベース電極１３１は、ＴｉやＰｔ、Ａｕなどを用いた積層電極とすることができる。
【0081】
次に、図１０Ｇに示すように、基板１２１の裏面に、コレクタ電極１３２を形成すれば、ヘテロ接合バイポーラトランジスタが得られる。エミッタ接地での動作を想定した場合、コレクタ側は逆バイアスで使用するため、コレクタ電極１３２はオーミック接触を形成していなくともよい。コレクタ電極１３２は、基板１２１に対してショットキー接続した構成とすることができる。
【0082】
以上に説明したように、本発明によれば、電極が配置される箇所におけるトランジスタ構造の最上層に、最上層の一部をＡｓ化することで形成したＡｓ化層を備えるので、窒化物半導体を用いた半導体装置の、電極のコンタクト抵抗を低くすることができるようになる。
【0083】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【0084】
１０１…基板、１０２…バッファ層、１０３…バックバリア層、１０４…チャネル層、１０５…バリア層、１０６…キャップ層、１０７ａ…第１Ａｓ化層、１０７ｂ…第２Ａｓ化層、１０８ａ…第１コンタクト層、１０８ｂ…第２コンタクト層、１０９…ソース電極、１１０…ドレイン電極、１１１…ゲート電極、１２１…基板、１２２…バッファ層、１２３…サブコレクタ層、１２４…コレクタ層、１２５…ベース層、１２６…エミッタ層、１２７…エミッタコンタクト層、１２８…エミッタ電極、１２９…Ａｓ化層、１３０…コンタクト層、１３１…ベース電極、１３２…コレクタ電極。
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図7F】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】
【図11A】
【図11B】