特許 7636523 通信回路、制御方法、装置及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-17

(45)【発行日】2025-02-26

(54)【発明の名称】通信回路、制御方法、装置及び電子機器

(51)【国際特許分類】

   H04N 23/68 20230101AFI20250218BHJP

   G06F 13/14 20060101ALI20250218BHJP

   G06F 3/00 20060101ALI20250218BHJP

【ＦＩ】

H04N23/68

G06F13/14 310F

G06F3/00 A

【請求項の数】 15

(21)【出願番号】P 2023513892

(86)(22)【出願日】2021-09-01

(65)【公表番号】

(43)【公表日】2023-09-20

(86)【国際出願番号】 CN2021115873

(87)【国際公開番号】W WO2022048556

(87)【国際公開日】2022-03-10

【審査請求日】2023-02-27

(31)【優先権主張番号】202010909195.7

(32)【優先日】2020-09-02

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】517372494

【氏名又は名称】維沃移動通信有限公司

【氏名又は名称原語表記】ＶＩＶＯ ＭＯＢＩＬＥ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＣＯ．， ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１， ｖｉｖｏ Ｒｏａｄ， Ｃｈａｎｇ’ａｎ， Ｄｏｎｇｇｕａｎ，Ｇｕａｎｇｄｏｎｇ ５２３８６３， Ｃｈｉｎａ

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100180806

【弁理士】

【氏名又は名称】三浦 剛

(72)【発明者】

【氏名】馮 帥

【審査官】▲うし▼田 真悟

(56)【参考文献】

【文献】米国特許出願公開第２０２０／０１２０２７９（ＵＳ，Ａ１）

【文献】特開２０１６－１７８４３０（ＪＰ，Ａ）

【文献】特開２００７－０３３６２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２３／６８

Ｇ０３Ｂ ５／００

Ｇ０６Ｆ ３／００

Ｇ０６Ｆ １３／１４

(57)【特許請求の範囲】

【請求項1】

通信回路であって、複数の光学式手ブレ補正機構ＯＩＳと、ジャイロと、制御回路とを含み、
前記制御回路の入力端は、複数のＯＩＳに対応する複数の電源端子と接続され、前記制御回路の出力端は、それぞれ前記複数のＯＩＳと接続され、前記複数のＯＩＳは、いずれも前記ジャイロと接続され、
ここで、前記制御回路は、前記複数のＯＩＳのうちの一つのＯＩＳが電源投入されて前記ジャイロと導通して通信接続を確立するように制御する、通信回路。

【請求項2】

前記複数のＯＩＳは、第一のＯＩＳと、第二のＯＩＳとを含み、前記制御回路は、ＸＮＯＲゲートと、第一の電界効果トランジスターＭＯＳトランジスターと、第二のＭＯＳトランジスターとを含み、
前記ＸＮＯＲゲートの第一の入力端は、それぞれ第一の電源端子と第一のＭＯＳトランジスターのソースと接続され、前記ＸＮＯＲゲートの第二の入力端は、それぞれ第二の電源端子と第二のＭＯＳトランジスターのソースと接続され、前記ＸＮＯＲゲートの出力端は、それぞれ前記第一のＭＯＳトランジスターのゲートと第二のＭＯＳトランジスターのゲートと接続され、
前記第一のＭＯＳトランジスターのドレインは、前記第一のＯＩＳの電源入力端と接続され、
前記第二のＭＯＳトランジスターのドレインは、前記第二のＯＩＳの電源入力端と接続され、
ＸＮＯＲゲートの二つの電源端子により入力される電気信号によって、前記第一のＯＩＳ又は第二のＯＩＳを前記ジャイロと導通するように制御する、請求項１に記載の回路。

【請求項3】

前記制御回路は、第一の制御端子と、複数のＭＯＳトランジスターとを含み、
前記第一の制御端子は、それぞれ複数の前記ＭＯＳトランジスターのゲートと接続され、
複数の前記ＭＯＳトランジスターのソースは、いずれもそれに対応する電源端子と接続され、複数の前記ＭＯＳトランジスターのドレインは、いずれもそれに対応するＯＩＳの電源入力端と接続され、
複数の電源端子と前記第一の制御端子により入力される電気信号によって、複数の前記ＯＩＳのうちの一つのＯＩＳを前記ジャイロと導通するように制御し、
複数の電源端子の１つが電源投入された場合、電源投入された電源端子と接続されているＭＯＳトランジスターを導通する、請求項１に記載の回路。

【請求項4】

前記制御回路は、プロセッサであり、前記プロセッサは、それぞれ前記複数のＯＩＳの電源入力端と接続される複数の制御端子を含み、複数の前記制御端子により入力される電気信号によって、前記複数のＯＩＳのうちの一つのＯＩＳを前記ジャイロと導通するように制御する、請求項１に記載の回路。

【請求項5】

複数の前記ＯＩＳは、いずれもＳＰＩインターフェースを含み、前記ジャイロは、ＳＰＩインターフェースを含み、複数の前記ＯＩＳのＳＰＩインターフェースは、いずれも前記ジャイロのＳＰＩインターフェースと接続され、ここで、前記ジャイロと導通するＯＩＳは、対応するＳＰＩインターフェースによって前記ジャイロにより監視されたデータを取得する、請求項２から４のいずれか１項に記載の回路。

【請求項6】

請求項１に記載の通信回路に用いられる制御方法であって、
制御回路を介して複数の光学式手ブレ補正機構ＯＩＳの状態を検出することと、
複数のＯＩＳのうち、一つのターゲットＯＩＳだけが電源投入状態にある場合、前記制御回路を介して前記ターゲットＯＩＳをジャイロと通信するように制御することとを含む、制御方法。

【請求項7】

前記複数のＯＩＳのうち、一つのターゲットＯＩＳだけが電源投入状態にある場合、前記制御回路を介して前記ターゲットＯＩＳをジャイロと通信するように制御することは、
前記複数のＯＩＳと接続される前記制御回路の状態を判断することによって、前記複数のＯＩＳのうちのターゲットＯＩＳを判断することを含む、請求項６に記載の方法。

【請求項8】

前記複数のＯＩＳは、第一のＯＩＳと、第二のＯＩＳとを含み、前記制御回路は、ＸＮＯＲゲートと、第一の電界効果トランジスターＭＯＳトランジスターと、第二のＭＯＳトランジスターとを含み、前記の、前記複数のＯＩＳと接続される前記制御回路の状態を判断することによって、前記複数のＯＩＳのうちのターゲットＯＩＳを判断することは、
前記ＸＮＯＲゲートの電源端子によって、前記ＸＮＯＲゲートと接続される第一のＭＯＳトランジスター及び／又は第二のＭＯＳトランジスターが導通するように制御することを含み、
ここで、前記第一のＭＯＳトランジスターが導通している場合、前記第一のＭＯＳトランジスターは、前記第一のＯＩＳと導通し、前記第一のＯＩＳは、ターゲットＯＩＳであり、前記第二のＭＯＳトランジスターが導通している場合、前記第二のＭＯＳトランジスターは、前記第二のＯＩＳと導通し、前記第二のＯＩＳは、ターゲットＯＩＳである、請求項７に記載の方法。

【請求項9】

前記制御回路は、プロセッサであり、前記の、前記複数のＯＩＳと接続される前記制御回路の状態を判断することによって、前記複数のＯＩＳのうちのターゲットＯＩＳを判断することは、
予め設定される順序に従い、プロセッサの複数の制御端子によって複数の前記ＯＩＳのうちの一つのＯＩＳをターゲットＯＩＳとして順に制御することを含む、請求項７に記載の方法。

【請求項10】

前記方法は、
前記複数のＯＩＳのうちの二つ及び二つ以上のＯＩＳが電源投入状態にあることを検出した場合、前記通信回路が異常であると判定することをさらに含む、請求項６に記載の方法。

【請求項11】

請求項１に記載の通信回路に用いられる制御装置であって、
複数の光学式手ブレ補正機構ＯＩＳの状態を検出するための検出モジュールと、
複数のＯＩＳのうち、一つのターゲットＯＩＳだけが電源投入状態にある場合、前記ターゲットＯＩＳをジャイロと通信するように制御するための制御モジュールと含む、制御装置。

【請求項12】

前記制御モジュールは、
前記複数のＯＩＳと接続される制御回路の状態を判断することによって、前記複数のＯＩＳのうちのターゲットＯＩＳを判断するために用いられる、請求項１１に記載の装置。

【請求項13】

前記複数のＯＩＳは、第一のＯＩＳと、第二のＯＩＳとを含み、前記制御回路は、ＸＮＯＲゲートと、第一の電界効果トランジスターＭＯＳトランジスターと、第二のＭＯＳトランジスターとを含み、前記制御モジュールは、
前記ＸＮＯＲゲートの電源端子によって、前記ＸＮＯＲゲートと接続される第一のＭＯＳトランジスター及び／又は第二のＭＯＳトランジスターが導通するように制御するために用いられ、
ここで、前記第一のＭＯＳトランジスターが導通している場合、前記第一のＭＯＳトランジスターは、前記第一のＯＩＳと導通し、前記第一のＯＩＳは、ターゲットＯＩＳであり、前記第二のＭＯＳトランジスターが導通している場合、前記第二のＭＯＳトランジスターは、前記第二のＯＩＳと導通し、前記第二のＯＩＳは、ターゲットＯＩＳである、請求項１２に記載の装置。

【請求項14】

前記制御回路は、プロセッサであり、前記制御モジュールは、
予め設定される順序に従い、プロセッサの複数の制御端子によって複数の前記ＯＩＳのうちの一つのＯＩＳをターゲットＯＩＳとして順に制御するために用いられる、請求項１２に記載の装置。

【請求項15】

前記装置は、
前記複数のＯＩＳのうちの二つ及び二つ以上のＯＩＳが電源投入状態にあることを検出した場合、前記通信回路が異常であると判定するための判断モジュールをさらに含む、請求項１１に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本発明は、２０２０年０９月０２日に中国特許局に提案され、出願番号が２０２０１０９０９１９５．７であり、発明名称が「通信回路、制御方法、装置及び電子機器」である中国特許出願の優先権を主張しており、この出願のすべての内容は、援用により本発明に取り込まれる。

【0002】

本出願は、通信技術分野に属し、具体的に、通信回路、制御方法、装置及び電子機器に関する。

【背景技術】

【0003】

ＯＩＳ（Ｏｐｔｉｃａｌ Ｉｍａｇｅ Ｓｔａｂｉｌｉｚａｔｉｏｎ、光学式手ブレ補正機構）は、カメラ又は他の類似している撮影機器の現像鮮明度を向上させるデバイスである。その原理として、レンズ内のジャイロによって微小な動きを検出してから、信号をマイクロプロセッサに伝送し、プロセッサは、補正に必要な変位量を即座に計算してから、補正レンズ群によって、レンズのジッタ方向及び変位量に応じて補正することによって、カメラの振動による映像のボケを効果的に克服する。

【0004】

一般的なＯＩＳシステムは、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ、シリアルペリフェラルインターフェース）インターフェースによって通信し、ＯＩＳは、ＳＰＩマスター機器とされ、ジャイロは、ＳＰＩスレーブ機器とされる。ＳＰＩプロトコルは、シングルホストシステムであり、即ち１つのジャイロが同時に１つのＯＩＳしかサービスできず、カメラにＯＩＳが一つしかない場合、ジャイロは、正常に作動することができる。携帯電話の撮像に対するユーザの要求が高まっているため、現在の携帯電話には、一般的に１つ以上のＯＩＳカメラが付いている。

【0005】

しかしながら、携帯電話のカメラに２つのＯＩＳがある場合、２つのＯＩＳが同時に１つのＳＰＩインターフェースによってジャイロにアクセスすれば、ＳＰＩは、正常に作動できず、さらにシステム異常が発生する。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本出願の実施例は、通信回路、制御方法、装置及び電子機器を提供し、複数のＯＩＳが同時に１つのＳＰＩインターフェースによってジャイロにアクセスするため、ＳＰＩが正常に作動できず、さらにシステム異常が発生する問題を解決することができる。

【課題を解決するための手段】

【0007】

上記技術問題を解決するために、本出願は、以下のように実現される。

【0008】

第一の態様によれば、通信回路を提供し、前記通信回路は、複数の光学式手ブレ補正機構ＯＩＳと、ジャイロと、制御回路とを含み、
前記制御回路の入力端は、電源端子と接続され、前記制御回路の出力端は、それぞれ複数のＯＩＳと接続され、前記複数のＯＩＳは、いずれも前記ジャイロと接続され、
ここで、前記制御回路は、前記複数のＯＩＳのうちの一つのＯＩＳを前記ジャイロと導通して通信接続を確立するように制御する。

【0009】

第二の態様によれば、第一の態様に記載の通信回路に用いられる制御方法を提供し、前記方法は、
制御回路によって複数のＯＩＳのうちのいずれか一つのＯＩＳが導通するように制御することと、
前記複数のＯＩＳのうちのいずれか一つのＯＩＳが導通している場合、導通されているＯＩＳによってジャイロにより監視されたデータを取得して、光学アセンブリの向きを調節することとを含む。

【0010】

第三の態様によれば、制御装置を提供し、前記制御装置は、
複数の光学式手ブレ補正機構ＯＩＳの状態を検出するための検出モジュールと、
複数のＯＩＳのうち、一つのターゲットＯＩＳだけが作動状態にある場合、前記ターゲットＯＩＳをジャイロと通信するように制御するための制御モジュールとを含む。

【0011】

第四の態様によれば、電子機器を提供し、前記電子機器は、第一の態様に記載の通信回路を含む。

【0012】

第五の態様によれば、電子機器を提供し、前記電子機器は、プロセッサと、メモリと、前記メモリに記憶され、且つ前記プロセッサ上で運行できるプログラム又は命令とを含み、前記プログラム又は命令が前記プロセッサにより実行される時、第二の態様に記載の方法のステップを実現する。

【0013】

第六の態様によれば、可読記憶媒体を提供し、前記可読記憶媒体には、プログラム又は命令が記憶されており、前記プログラム又は命令がプロセッサにより実行される時、第二の態様に記載の方法のステップを実現する。

【0014】

第七の態様によれば、本出願の実施例は、チップを提供し、前記チップは、プロセッサと、通信インターフェースとを含み、前記通信インターフェースは、前記プロセッサと結合され、前記プロセッサは、プログラム又は命令を運行し、第二の態様に記載の方法を実現するために用いられる。

【発明の効果】

【0015】

本出願の実施例では、通信回路は、複数の光学式手ブレ補正機構ＯＩＳと、ジャイロと、制御回路とを含んでもよく、制御回路の入力端は、電源端子と接続され、出力端は、それぞれ複数のＯＩＳと接続され、複数のＯＩＳは、いずれもジャイロと接続され、制御回路は、複数のＯＩＳのうちの一つのＯＩＳをジャイロと導通して通信接続を確立するように制御する。本出願は、複数のＯＩＳをいずれも一つのジャイロと接続し、それから、制御回路を利用して複数のＯＩＳのうちの一つのＯＩＳをジャイロと導通するように制御し、ジャイロにより監視されたデータを取得することによって、複数のＯＩＳが１つのジャイロと接続される場合、作動状態にあるＯＩＳのみがジャイロと通信することができ、複数のＯＩＳがいずれもジャイロと導通することによって発生した衝突が発生せず、且つ一つのジャイロを採用するだけで機器全体のコストを節約することができる。

【図面の簡単な説明】

【0016】

【図1】本出願の一つの実施例による通信回路の構造ブロック図である。

【図2】本出願の一つの実施例による通信回路の回路概略図である。

【図3】本出願の一つの実施例による別の通信回路の回路概略図である。

【図4】本出願の一つの実施例によるまた別の通信回路の回路概略図である。

【図5】本出願の一つの実施例による制御方法のフローチャートである。

【図6】本出願の一つの実施例による電子機器のハードウェア構造概略図である。

【発明を実施するための形態】

【0017】

上記説明される図面は、本出願のさらなる理解を提供するために用いられ、本出願の一部を構成するものであり、本出願の例示的な実施例及びその説明は、本出願を解釈するために用いられ、本出願の不当な限定を構成するものではない。以下は、本出願の実施例における図面を結び付けながら、本出願の実施例における技術案を明瞭且つ完全に記述し、明らかに、記述された実施例は、本出願の一部の実施例であり、すべての実施例ではない。本出願における実施例に基づき、当業者が創造的な労力を払わない前提で得られたすべての他の実施例は、いずれも本出願の保護範囲に属する。

【0018】

本出願の明細書と特許請求の範囲における用語である「第一」、「第二」などは、類似している対象を区別するものであり、特定の順序又は前後手順を記述するためのものではない。理解すべきこととして、このように使用されるデータは、適切な場合に交換可能であり、それにより本出願の実施例は、ここで図示又は記述されたもの以外の順序で実施されることが可能である。なお、明細書及び請求項における「及び／又は」は、接続される対象のうちの少なくとも一つを表し、文字である「／」は、一般的には前後関連対象が「又は」の関係であることを表す。

【0019】

以下では、図面を結び付けながら、具体的な実施例及びその応用シナリオによって本出願の実施例による通信回路を詳細に説明する。

【0020】

図１に示すように、この通信回路は、複数の光学式手ブレ補正機構ＯＩＳと、ジャイロ３０と、制御回路１０とを含んでもよい。

【0021】

具体的には、この制御回路１０の入力端は、電源端子と接続され、制御回路１０の出力端は、それぞれ複数のＯＩＳ２０と接続され、複数のＯＩＳ２０は、いずれもジャイロ３０と接続され、ここで、制御回路１０は、複数のＯＩＳ２０のうちの一つのＯＩＳをジャイロ３０と導通して通信接続を確立するように制御する。

【0022】

ここで、ＯＩＳの個数は、ｎであり、ｎは、正整数である。

【0023】

つまり、制御回路１０の入力端により入力される電気信号によって、複数のＯＩＳ２０のうちの一つのＯＩＳを作動状態にし、即ちジャイロ３０と導通して通信接続を確立するように制御することで、二つ及び二つ以上のＯＩＳが同時にジャイロ３０と通信することによって発生したシステム異常を回避することができる。

【0024】

本出願の実施例では、通信回路は、複数の光学式手ブレ補正機構ＯＩＳと、ジャイロ３０と、制御回路１０とを含んでもよく、制御回路１０の入力端は、電源端子と接続され、出力端は、それぞれ複数のＯＩＳ２０と接続され、複数のＯＩＳ２０は、いずれもジャイロ３０と接続され、制御回路１０は、複数のＯＩＳ２０のうちの一つのＯＩＳをジャイロ３０と導通して通信接続を確立するように制御する。本出願は、複数のＯＩＳ２０をいずれも一つのジャイロ３０と接続し、それから、制御回路１０を利用して複数のＯＩＳ２０のうちの一つのＯＩＳをジャイロ３０と導通するように制御し、ジャイロ３０により監視されたデータを取得することによって、複数のＯＩＳ２０が１つのジャイロ３０と接続される場合、作動状態にあるＯＩＳのみがジャイロ３０と通信することができ、複数のＯＩＳ２０がいずれもジャイロ３０と通信することによって発生した衝突が発生せず、且つ一つのジャイロ３０を採用するだけで機器全体のコストを節約することができる。

【0025】

本出願の実施例では、制御回路１０によって複数のＯＩＳ２０を異なる時間に導通するように制御することができ、一度に一つのＯＩＳのみを導通させることで、１つのジャイロ３０が同時に１つのＯＩＳしかサービスできないため、２つ及び２つ以上のＯＩＳが同時に１つのＳＰＩインターフェースによってジャイロ３０にアクセスする場合、ＳＰＩが正常に作動できない事態の発生を回避することができる。

【0026】

図２に示すように、本出願の一つの可能な実施の形態では、二つのＯＩＳを例にして、つまり、複数のＯＩＳ２０は、第一のＯＩＳと、第二のＯＩＳとを含む。制御回路１０は、ＸＮＯＲゲートと、第一の電界効果トランジスターＭＯＳトランジスターと、第二のＭＯＳトランジスターとを含んでもよい。

【0027】

具体的には、ＸＮＯＲゲートの第一の入力端は、それぞれ第一の電源端子と第一のＭＯＳトランジスターのソースと接続され、ＸＮＯＲゲートの第二の入力端は、それぞれ第二の電源端子と第二のＭＯＳトランジスターのソースと接続され、ＸＮＯＲゲートの出力端は、それぞれ第一のＭＯＳトランジスターのゲートと第二のＭＯＳトランジスターのゲートと接続され、第一のＭＯＳトランジスターのドレインは、第一のＯＩＳの電源入力端と接続され、第二のＭＯＳトランジスターのドレインは、第二のＯＩＳの電源入力端と接続され、ＸＮＯＲゲートの二つの電源端子により入力される電気信号によって、第一のＯＩＳ又は第二のＯＩＳをジャイロ３０と導通するように制御する。

【0028】

本出願の実施例では、ハードウェア構造、即ちＸＮＯＲゲートとＭＯＳトランジスターを利用し、ＯＩＳとジャイロ３０との導通を制御し、さらに複数のＯＩＳ２０が一つのジャイロ３０に同時にアクセスしないようにし、ＳＰＩが正常に作動できない事態の発生を回避する。上記ハードウェア構造は、いずれも低コストのデバイスであり、この構造を採用することで機器全体のコストを下げることができる。

【0029】

ここで、ＭＯＳトランジスターは、金属（Ｍｅｔａｌ）－酸化物（Ｏｘｉｄｅ）－半導体（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスターであり、本出願のすべての実施例におけるものは、いずれもスイッチとして使用される。本出願におけるＭＯＳトランジスターは、いずれもＰＭＯＳトランジスターを採用する。

【0030】

図２におけるＯＩＳ１とＯＩＳ２は、２つのＯＩＳのＳＰＩインターフェース部分であり、ＯＩＳの他のピンは、描かれていなく、ＧＹＲＯは、ジャイロ３０のＳＰＩインターフェース部分を示しており、ジャイロ３０の他の部分は、描かれていない。

【0031】

二つのＯＩＳの給電は、ＸＮＯＲゲート（ＸＮＯＲ）の入力端に与えられて、その論理は、以下の通りである。

【0032】

二つのＯＩＳのうち、１つのみが電源投入され、例えば、第一の電源端子ＯＩＳ１＿ＶＤＤのみが電源投入された場合、ＸＮＯＲゲートの出力端ＣＯＮＴＲＯＬは、ローレベルを出力し、第一のＭＯＳトランジスターＱ１Ａと第二のＭＯＳトランジスターＱ１Ｂを導通させ、第一のＯＩＳ ＯＩＳ１は、正常に作動している。Ｑ１Ｂも導通しているが、第二の電源端子ＯＩＳ２＿ＶＤＤが電源投入されていないため、第二のＯＩＳ ＯＩＳ２は、作動しなく、ＯＩＳ１は、ジャイロ３０ＧＹＲＯを独占でき、衝突がなく、正常に作動する。同様に、ＯＩＳ２＿ＶＤＤのみが電源投入された場合、正常に作動することもできる。

【0033】

本出願の実施例では、二つのＯＩＳが同時にジャイロ３０と導通して接続する事態を防ぐことができ、即ちソフトウェアが異常であり、二つのＯＩＳが同時に電源投入された場合、ＸＮＯＲゲートがハイレベルを出力することで、二つのＭＯＳトランジスターをオフし、ＯＩＳの導通を防ぎ、比較的に良いロバスト性を備えることができる。

【0034】

具体的には、二つのＯＩＳが同時に電源投入され、即ちソフトウェアが異常である場合、即ちＯＩＳ１＿ＶＤＤとＯＩＳ２＿ＶＤＤが同時にハイになる場合、ＣＯＮＴＲＯＬがハイレベルと出力され、Ｑ１ＡとＱ１Ｂが同時にオフになり、ＯＩＳ１とＯＩＳ２がいずれも作動できず、ソフトウェアがＯＩＳを制御できないと、ソフトウェアの異常が認識されて、プロセス全体でエラーデータが生成しない。

【0035】

本出願の実施例は、制御回路１０を採用して複数のＯＩＳ２０と一つのジャイロ３０を制御することで、いくつかの実施例において、複数のＯＩＳ２０が複数のジャイロ３０に対応しなければならない事態を回避し、ジャイロ３０数を節約し、さらにコストを節約することができ、複数のＯＩＳ２０が一つのジャイロ３０にアクセスする目的を実現することもできる。

【0036】

図３に示すように、本出願の一つの可能な実施の形態では、複数のＯＩＳ２０を例にして、図３において４つのＯＩＳを例にする。この制御回路１０は、第一の制御端子と、複数のＭＯＳトランジスターとを含んでもよい。

【0037】

具体的には、第一の制御端子は、それぞれ複数のＭＯＳトランジスターのゲートと接続され、複数のＭＯＳトランジスターのソースは、いずれもそれに対応する電源端子と接続され、複数のＭＯＳトランジスターのドレインは、いずれもそれに対応するＯＩＳの電源入力端と接続され、複数の電源端子と第一の制御端子により入力される電気信号によって、複数のＯＩＳ２０のうちの一つのＯＩＳをジャイロ３０と導通するように制御する。

【0038】

本出願の実施例では、ソフトウェアとハードウェアとを組み合わせる方式を採用してＯＩＳとジャイロ３０との導通を制御することができ、つまり、ソフトウェア制御信号ＳＷ＿ＣＯＮＴＲＯＬによってＯＩＳとジャイロ３０との導通を制御し、その制御論理は、以下の通りであり、ここで、Ｎは、電源投入されたＯＩＳ数である。

【0039】

ｉｆ（Ｎ＝１）：
ＳＷ＿ＣＯＮＴＲＯＬ＝ｌｏｗ
ｅｌｓｅ：
ＳＷ＿ＣＯＮＴＲＯＬ＝ｈｉｇｈ

【0040】

つまり、１つのＯＩＳのみが電源投入された場合、ＳＷ＿ＣＯＮＴＲＯＬは、ローレベルを出力し、すべてのスイッチは、オンになり、電源投入された１つのＯＩＳは、作動を開始している。任意のＯＩＳが電源投入されていなく、即ち０つのＯＩＳが電源投入された場合、ＳＷ＿ＣＯＮＴＲＯＬは、ハイレベルを出力し、すべてのスイッチをオフしている。複数のＯＩＳ２０が電源投入された場合、即ち異常に作動している場合、ＳＷ＿ＣＯＮＴＲＯＬもハイレベルを出力し、同時に電源投入された複数の電源をＯＩＳから隔離し、ＯＩＳの作動を禁止することによって、複数のＯＩＳ２０が同時にジャイロ３０と通信することを防ぎ、さらにＳＰＩの衝突を防ぎ、システム異常を回避する。即ち１つのＯＩＳのみが電源投入された場合、ソフトウェアは、ＳＷ＿ＣＯＮＴＲＯＬを引き下げ、すべてのＰＭＯＳは、導通し、電源投入されたユニークなＯＩＳは、ジャイロ３０と正常に通信する。

【0041】

本出願の実施例では、ＯＩＳ数が多くなると、ハードウェア回路が比較的に複雑であるため、ＯＩＳ数が比較的に多い場合、ソフトウェアとハードウェアとを組み合わせる方式を採用してＯＩＳとジャイロ３０との導通を制御する。

【0042】

図４に示すように、本出願の一つの可能な実施の形態では、複数のＯＩＳ２０を例にして、図４において、４つのＯＩＳを例にする。この制御回路１０は、プロセッサであり、具体的には、この制御回路１０は、それぞれ複数のＯＩＳ２０の電源入力端と接続される複数の制御端子を含んでもよく、複数の制御端子により入力される電気信号によって、複数のＯＩＳ２０のうちの一つのＯＩＳをジャイロ３０と導通するように制御する。

【0043】

本出願の実施例では、ソフトウェアによってＯＩＳとジャイロ３０との導通を制御し、複数のＯＩＳ２０が同時に作動する事態を回避することによって、ＳＰＩマルチマスタ衝突を回避する。

【0044】

ソフトウェア制御ＯＩＳの判断論理は、以下の通りである。

【0045】

ｉｆ（Ｎは、１に等しくない）：
異常を発見し、ＯＩＳの作動を停止する
ｅｌｓｅ：
ＯＩＳは、正常に電源投入されて作動することができる

【0046】

つまり、複数のＯＩＳ２０がジャイロ３０と導通する時、すべてのＯＩＳの作動を停止することで、複数のＯＩＳ２０が１つのジャイロ３０に直接に繋がる時に衝突を回避することができる。

【0047】

本出願の一つの可能な実施の形態では、複数のＯＩＳ２０は、いずれもＳＰＩインターフェースを含み、ジャイロ３０は、ＳＰＩインターフェースを含み、複数のＯＩＳ２０のＳＰＩインターフェースは、いずれもジャイロ３０のＳＰＩインターフェースと接続され、ここで、導通しているＯＩＳは、対応するＳＰＩインターフェースによってジャイロ３０により監視されたデータを取得する。

【0048】

本出願の実施例では、ＯＩＳとジャイロ３０は、ＳＰＩインターフェースを介して接続されており、ジャイロ３０とＯＩＳとを直接接続することで、ジャイロ３０がデータを監視した時に素早くＯＩＳに送信し、さらに光学アセンブリの調節を行うことができ、調節をより迅速にし、光学アセンブリの感度を向上させることができる。

【0049】

本出願の実施例は、上記のいずれか一つに記載の通信回路に用いられる制御方法をさらに提供した。図５の通り、この制御方法は、ステップＳ５０１からステップＳ５０２に示すステップを含んでもよい。

【0050】

ステップＳ５０１において、複数の光学式手ブレ補正機構ＯＩＳの状態を検出する。

【0051】

ステップＳ５０２において、複数のＯＩＳ２０のうちの一つのターゲットＯＩＳだけが作動状態にある場合、ターゲットＯＩＳをジャイロと通信するように制御する。

【0052】

本出願の実施例では、複数のＯＩＳ２０の状態を検出することによって、複数のＯＩＳ２０のうち、一つのターゲットＯＩＳだけが作動状態にある場合、ターゲットＯＩＳをジャイロと通信するように制御することで、複数のＯＩＳ２０が一つのジャイロと接続される時に衝突せず、且つ一つのジャイロを採用するだけで機器全体のコストを節約することができる。

【0053】

本出願の一つの可能な実施の形態では、複数のＯＩＳ２０のうち、一つのターゲットＯＩＳだけが作動状態にあることは、以下のステップを含んでもよい。

【0054】

複数のＯＩＳ２０と接続される制御回路の状態を判断することによって、複数のＯＩＳ２０のうちのターゲットＯＩＳを判断する。

【0055】

本出願の実施例では、制御回路がＯＩＳとジャイロとの導通を制御するためのものであるため、制御回路の状態を判断することによってターゲットＯＩＳを素早く判断することができる。

【0056】

本出願の一つの可能な実施の形態では、複数のＯＩＳ２０は、第一のＯＩＳと、第二のＯＩＳとを含み、制御回路は、ＸＮＯＲゲートと、第一の電界効果トランジスターＭＯＳトランジスターと、第二のＭＯＳトランジスターとを含んでもよく、それに応じて、複数のＯＩＳ２０と接続される制御回路の状態を判断することによって、複数のＯＩＳ２０のうちのターゲットＯＩＳを判断することは、以下のステップを含んでもよい。

【0057】

ＸＮＯＲゲートの電源端子によって、ＸＮＯＲゲートと接続される第一のＭＯＳトランジスター及び／又は第二のＭＯＳトランジスターが導通するように制御する。

【0058】

ここで、第一のＭＯＳトランジスターが導通している場合、第一のＭＯＳトランジスターは、第一のＯＩＳと導通し、第一のＯＩＳは、ターゲットＯＩＳであり、第二のＭＯＳトランジスターが導通している場合、第二のＭＯＳトランジスターは、第二のＯＩＳと導通し、第二のＯＩＳは、ターゲットＯＩＳである。

【0059】

つまり、ＸＮＯＲゲートの電源端子によって、ＸＮＯＲゲートと接続される第一のＭＯＳトランジスター及び／又は第二のＭＯＳトランジスターが導通するように制御し、第一の電源端子のみがハイレベルであり、第二の電源端子がローレベルである場合、第一のＭＯＳトランジスターは、ＸＮＯＲゲートと導通し、さらに第一のＯＩＳは、ターゲットＯＩＳであり、第一のＯＩＳは、ジャイロと導通する。それに応じて、第二の電源端子のみがハイレベルである場合、第二のＯＩＳは、ＸＮＯＲゲートと導通し、さらに第二のＯＩＳは、ターゲットＯＩＳであり、第二のＯＩＳは、ジャイロと導通する。

【0060】

本出願の実施例では、ハードウェア構造、即ちＸＮＯＲゲートとＭＯＳトランジスターを利用し、ＯＩＳの導通を制御し、さらに複数のＯＩＳ２０が一つのジャイロに同時にアクセスしないようにし、ＳＰＩが正常に作動できない事態の発生を回避する。上記ハードウェア構造は、いずれも低コストのデバイスであり、この構造を採用することで機器全体のコストを下げることができる。その同時に、二つのＯＩＳが同時に導通してジャイロと接続される事態を防ぐことができ、即ちソフトウェアが異常であり、二つのＯＩＳが同時に電源投入された場合、ＸＮＯＲゲートがハイレベルを出力することで、二つのＭＯＳトランジスターをオフし、ＯＩＳの導通を防ぎ、比較的に良いロバスト性を備えることができる。

【0061】

本出願の一つの可能な実施の形態では、制御回路は、第一の制御端子と、複数のＭＯＳトランジスターとを含んでもよく、それに応じて、複数のＯＩＳ２０と接続される制御回路の状態を判断することによって、複数のＯＩＳ２０のうちのターゲットＯＩＳを判断することは、以下のステップをさらに含んでもよい。

【0062】

複数の電源端子と第一の制御端子によって、複数のＭＯＳトランジスターのうちの一つのＭＯＳトランジスターが導通するように制御する。

【0063】

ここで、複数のＭＯＳトランジスターのうちの一つのＭＯＳトランジスターが導通している場合、導通しているＭＯＳトランジスターは、それと接続されるＯＩＳと導通し、導通しているＯＩＳは、ターゲットＯＩＳである。

【0064】

つまり、ソフトウェアとハードウェアとを組み合わせる方式を採用してＯＩＳとジャイロとの導通を制御することができる。具体的には、１つのＯＩＳのみが電源投入された場合、第一の制御端子は、ローレベルを入力し、すべてのＭＯＳトランジスターは、いずれも導通し、電源投入されたＯＩＳは、ジャイロと接続される。複数のＯＩＳ２０が電源投入された場合、即ち異常に作動している場合、第一の制御端子は、ハイレベルを入力し、すべてのＭＯＳトランジスターは、いずれもオフになり、ＯＩＳの作動を禁止することによって、複数のＯＩＳ２０が同時にジャイロと通信することを防ぎ、さらにＳＰＩの衝突を防ぎ、システム異常を回避する。

【0065】

本出願の実施例では、ＯＩＳ数が多くなると、ハードウェア回路が比較的に複雑であるため、ＯＩＳ数が比較的に多い場合、ソフトウェアとハードウェアとを組み合わせる方式を採用してＯＩＳの導通を制御する。

【0066】

本出願の一つの可能な実施の形態では、制御回路は、プロセッサであり、それに応じて、複数のＯＩＳ２０と接続される制御回路の状態を判断することによって、複数のＯＩＳ２０のうちのターゲットＯＩＳを判断することは、以下のステップをさらに含んでもよい。

【0067】

予め設定される順序に従い、プロセッサの複数の制御端子によって複数のＯＩＳ２０のうちの一つのＯＩＳをターゲットＯＩＳとして順に制御する。

【0068】

つまり、ソフトウェアによって複数のＯＩＳ２０のうちの一つのＯＩＳをジャイロと導通するように制御することができ、予め設定された順序でソフトウェアによって複数のＯＩＳ２０の時分割作動を制御することができる。

【0069】

具体的には、手順に従い、一回目電源投入された場合、一番目のＯＩＳは、電源投入されて導通し、ジャイロと接続され、二回目電源投入された場合、二番目のＯＩＳは、電源投入されて導通し、ジャイロと接続されることができ、これに基づき類推し、サイクル作動する。複数のＯＩＳ２０がいずれもジャイロと接続されて発生したＳＰＩ衝突を回避することができる。そしてハードウェアデバイスを追加する必要がなく、コストは、比較的に低い。

【0070】

さらに、ＯＩＳによりサポートされるズーム倍率に応じて該当するＯＩＳを選択することもできる。

【0071】

本出願の実施例では、ソフトウェアによって複数のＯＩＳ２０の時分割作動を制御し、ＳＰＩ衝突を回避することができる。

【0072】

本出願の一つの可能な実施の形態では、この制御方法は、複数のＯＩＳ２０のうちの二つ及び二つ以上のＯＩＳが作動状態にあることを検出した場合、通信回路が異常であると判定することをさらに含んでもよい。

【0073】

つまり、本出願の実施例は、複数のＯＩＳ２０が同時に作動することを防ぐことができ、回路が異常である場合、すべてのＯＩＳの作動を停止させ、ＳＰＩ衝突を回避することができる。

【0074】

選択的に、本出願の実施例は、検出モジュールと、制御モジュールとを含む制御装置をさらに提供する。

【0075】

具体的には、この検出モジュールは、複数の光学式手ブレ補正機構ＯＩＳの状態を検出するように構成され、この制御モジュールは、複数のＯＩＳ２０のうち、一つのターゲットＯＩＳだけが作動状態にある場合、ターゲットＯＩＳをジャイロと通信するように制御するように構成される。

【0076】

本出願の実施例では、検出モジュールによって複数のＯＩＳ２０の状態を検出し、複数のＯＩＳ２０のうち、一つのターゲットＯＩＳだけが作動状態にある場合、制御モジュールがターゲットＯＩＳをジャイロと通信するように制御することで、複数のＯＩＳ２０が一つのジャイロと接続される時に衝突せず、且つ一つのジャイロを採用するだけで機器全体のコストを節約することができる。

【0077】

本出願の一つの可能な実施の形態では、制御モジュールは、複数のＯＩＳ２０と接続される制御回路の状態を判断することによって、複数のＯＩＳ２０のうちのターゲットＯＩＳを判断するために用いられる。

【0078】

本出願の一つの可能な実施の形態では、複数のＯＩＳ２０は、第一のＯＩＳと、第二のＯＩＳとを含み、制御回路は、ＸＮＯＲゲートと、第一の電界効果トランジスターＭＯＳトランジスターと、第二のＭＯＳトランジスターとを含み、制御モジュールは、ＸＮＯＲゲートの電源端子によって、ＸＮＯＲゲートと接続される第一のＭＯＳトランジスター及び／又は第二のＭＯＳトランジスターが導通するように制御するために用いられ、ここで、第一のＭＯＳトランジスターが導通している場合、第一のＭＯＳトランジスターは、第一のＯＩＳと導通し、第一のＯＩＳは、ターゲットＯＩＳであり、第二のＭＯＳトランジスターが導通している場合、第二のＭＯＳトランジスターは、第二のＯＩＳと導通し、第二のＯＩＳは、ターゲットＯＩＳである。

【0079】

本出願の一つの可能な実施の形態では、制御回路は、プロセッサであり、制御モジュールは、予め設定される順序に従い、プロセッサの複数の制御端子によって複数のＯＩＳ２０のうちの一つのＯＩＳをターゲットＯＩＳとして順に制御するために用いられる。

【0080】

本出願の一つの可能な実施の形態では、この制御装置は、判断モジュールをさらに含んでもよい。

【0081】

具体的には、この判断モジュールは、複数のＯＩＳ２０のうちの二つ及び二つ以上のＯＩＳが作動状態にあることを検出した場合、通信回路が異常であると判定するように構成される。

【0082】

本出願の実施例による制御装置は、上記の図５に示す方法フローを実行するものを参照すればよく、且つこの装置における各ユニット／モジュールと上記他の操作及び／又は機能は、それぞれ図５に示す制御方法における該当するフローを実現するものであり、且つ同じ又は同等の技術的効果を達成することができ、簡潔のため、ここでこれ以上説明しない。

【0083】

選択的に、本出願の実施例は、電子機器をさらに提供し、上記のいずれか一つに記載の通信回路を含む。説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0084】

選択的に、本出願の実施例は、電子機器をさらに提供し、プロセッサ１１０と、メモリ１０９と、メモリ１０９に記憶されており、且つ前記プロセッサ１１０上で運行できるプログラム又は命令とを含み、このプログラム又は命令がプロセッサ１１０により実行される時、上記制御方法の実施例の各プロセスを実現し、且つ同じ技術的効果を達成することができる。説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0085】

注意すべきこととして、本出願の実施例における電子機器は、以上に記載の移動電子機器と非移動電子機器を含む。

【0086】

図６は、本出願の各実施例を実現する電子機器のハードウェア構造概略図である。

【0087】

この電子機器１００は、無線周波数ユニット１０１、ネットワークモジュール１０２、オーディオ出力ユニット１０３、入力ユニット１０４、センサ１０５、表示ユニット１０６、ユーザ入力ユニット１０７、インターフェースユニット１０８、メモリ１０９、プロセッサ１１０、及び電源１１１などの部材を含むが、それらに限らない。

【0088】

当業者であれば理解できるように、電子機器１００は、各部材に給電する電源（例えば、電池）をさらに含んでもよく、電源は、電源管理システムによってプロセッサ１１０にロジック的に接続されてもよく、それにより電源管理システムによって充放電管理及び消費電力管理などの機能を実現することができる。図６に示す電子機器構造は、電子機器に対する限定を構成せず、電子機器は、図示された部材の数よりも多く又は少ない部材、又はいくつかの部材の組み合わせ、又は異なる部材の配置を含んでもよく、ここでこれ以上説明しない。

【0089】

ここで、プロセッサ１１０は、複数の光学式手ブレ補正機構ＯＩＳの状態を検出し、複数のＯＩＳ２０のうち、一つのターゲットＯＩＳだけが作動状態にある場合、ターゲットＯＩＳをジャイロと通信するように制御するために用いられる。

【0090】

本出願の実施例では、複数のＯＩＳ２０の状態を検出することによって、複数のＯＩＳ２０のうち、一つのターゲットＯＩＳだけが作動状態にある場合、ターゲットＯＩＳをジャイロと通信するように制御することで、複数のＯＩＳ２０が一つのジャイロと接続される時に衝突せず、且つ一つのジャイロを採用するだけで機器全体のコストを節約することができる。

【0091】

選択的に、プロセッサ１１０はさらに、前記複数のＯＩＳ２０と接続される制御回路の状態を判断することによって、前記複数のＯＩＳ２０のうちのターゲットＯＩＳを判断するために用いられる。

【0092】

本出願の実施例では、制御回路がＯＩＳとジャイロとの導通を制御するためのものであるため、制御回路の状態を判断することによってターゲットＯＩＳを素早く判断することができる。

【0093】

選択的に、プロセッサ１１０はさらに、ＸＮＯＲゲートの電源端子によって、ＸＮＯＲゲートと接続される第一のＭＯＳトランジスター及び／又は第二のＭＯＳトランジスターが導通するように制御するために用いられ、ここで、第一のＭＯＳトランジスターが導通している場合、第一のＭＯＳトランジスターは、第一のＯＩＳと導通し、第一のＯＩＳは、ターゲットＯＩＳであり、第二のＭＯＳトランジスターが導通している場合、第二のＭＯＳトランジスターは、第二のＯＩＳと導通し、第二のＯＩＳは、ターゲットＯＩＳである。

【0094】

本出願の実施例では、ハードウェア構造、即ちＸＮＯＲゲートとＭＯＳトランジスターを利用し、ＯＩＳの導通を制御し、さらに複数のＯＩＳ２０が一つのジャイロに同時にアクセスしないようにし、ＳＰＩが正常に作動できない事態の発生を回避する。上記ハードウェア構造は、いずれも低コストのデバイスであり、この構造を採用することで機器全体のコストを下げることができる。同時に二つのＯＩＳが同時に導通してジャイロと接続される事態を防ぐことができ、即ちソフトウェアが異常であり、二つのＯＩＳが同時に電源投入された場合、ＸＮＯＲゲートがハイレベルを出力することで、二つのＭＯＳトランジスターをオフし、ＯＩＳの導通を防ぎ、比較的に良いロバスト性を備えることができる。

【0095】

選択的に、プロセッサ１１０はさらに、予め設定される順序に従い、プロセッサの複数の制御端子によって複数のＯＩＳ２０のうちの一つのＯＩＳをターゲットＯＩＳとして順に制御するために用いられる。

【0096】

本出願の実施例では、ソフトウェアによって複数のＯＩＳ２０の時分割作動を制御し、ＳＰＩ衝突を回避することができる。そしてハードウェアデバイスを追加する必要がなく、コストは、比較的に低い。

【0097】

選択的に、プロセッサ１１０はさらに、複数のＯＩＳ２０のうちの二つ及び二つ以上のＯＩＳが作動状態にあることを検出した場合、通信回路が異常であると判定するために用いられる。

【0098】

本出願の実施例では、複数のＯＩＳ２０が同時に作動することを防ぐことができ、回路が異常である場合、すべてのＯＩＳの作動を停止させ、ＳＰＩ衝突を回避することができる。

【0099】

本出願の実施例は、可読記憶媒体をさらに提供し、前記可読記憶媒体上にはプログラム又は命令が記憶されており、このプログラム又は命令がプロセッサにより実行される時、上記制御方法の実施例の各プロセスを実現し、且つ同じ技術的効果を達成することができる。説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0100】

ここで、前記プロセッサは、上記実施例に記載の電子機器におけるプロセッサである。前記可読記憶媒体は、コンピュータ可読記憶媒体、例えばコンピュータリードオンリーメモリ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ）、磁気ディスク又は光ディスクなどを含む。

【0101】

本出願の実施例は、チップをさらに提供し、前記チップは、プロセッサと通信インターフェースを含み、前記通信インターフェースは、前記プロセッサと結合され、前記プロセッサは、プログラム又は命令を運行し、上記制御方法の実施例の各プロセスを実現するために用いられ、且つ同じ技術的効果を達成することができる。説明の繰り返しを回避するために、ここでこれ以上説明しない。

【0102】

理解すべきこととして、本出願の実施例に言及されたチップは、システムレベルチップ、システムチップ、チップシステム又はシステムオンチップなどと呼ばれてもよい。

【0103】

説明すべきこととして、本明細書では、用語である「含む」、「包含」又はその他の任意の変形は、非排他的な「含む」を意図的にカバーするものであり、それによって一連の要素を含むプロセス、方法、物品又は装置は、それらの要素を含むだけではなく、明確にリストアップされていない他の要素も含み、又はこのようなプロセス、方法、物品又は装置に固有の要素も含む。それ以上の制限がない場合に、「……を１つ含む」という文章で限定された要素について、この要素を含むプロセス、方法、物品又は装置には他の同じ要素も存在することが排除されるものではない。なお、指摘すべきこととして、本出願の実施の形態における方法と装置の範囲は、図示又は討論された順序で機能を実行することに限らず、関わる機能に基づいて基本的に同時である方式又は逆の順序で機能を実行することを含んでもよく、例えば記述されたものとは異なる手順で、記述された方法を実行することができるとともに、様々なステップを追加、省略又は組み合わせることができる。また、いくつかの例を参照して記述された特徴は、他の例で組み合わせられることができる。

【0104】

以上の実施の形態の記述によって、当業者であればはっきりと分かるように上記実施例の方法は、ソフトウェアと必要な汎用ハードウェアプラットフォームの形態によって実現されることができる。無論、ハードウェアによって実現されてもよいが、多くの場合、前者は、より好適な実施の形態である。このような理解を踏まえて、本出願の技術案は、実質には又は従来の技術に寄与した部分がソフトウェア製品の形式によって具現化されてもよい。このコンピュータソフトウェア製品は、一つの記憶媒体（例えばＲＯＭ／ＲＡＭ、磁気ディスク、光ディスク）に記憶され、一台の端末（携帯電話、コンピュータ、サーバ、エアコン、又はネットワーク機器などであってもよい）に本出願の各実施例に記載の方法を実行させるための若干の命令を含む。

【0105】

以上は、図面を結び付けながら、本出願の実施例を記述したが、本出願は、上記の具体的な実施の形態に限らない。上記の具体的な実施の形態は、例示的なものに過ぎず、制限性のあるものではない。当業者は、本出願の示唆で、本出願の趣旨と請求項が保護する範囲から逸脱しない限り、多くの形式を行うこともでき、いずれも本出願の保護範囲に属する。

【符号の説明】

【0106】

１０ 制御回路
２０ 複数のＯＩＳ
３０ ジャイロ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】