知財求人 - 知財ポータルサイト「IP Force」
特許7637685メモリシステム構成要素リソース制御パラメータの更新又は使用の制約
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-02-19
(45)【発行日】2025-02-28
(54)【発明の名称】メモリシステム構成要素リソース制御パラメータの更新又は使用の制約
(51)【国際特許分類】
G06F 12/109 20160101AFI20250220BHJP
G06F 12/02 20060101ALI20250220BHJP
G06F 9/50 20060101ALI20250220BHJP
【ＦＩ】
G06F12/109 115
G06F12/02 510M
G06F12/109 100
G06F9/50 120A
【請求項の数】
20
(21)【出願番号】P 2022541017
(86)(22)【出願日】2020-12-11
(65)【公表番号】
(43)【公表日】2023-04-03
(86)【国際出願番号】 GB2020053195
(87)【国際公開番号】W WO2021136924
(87)【国際公開日】2021-07-08
【審査請求日】2023-12-04
(31)【優先権主張番号】16/732,654
(32)【優先日】2020-01-02
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】500395107
【氏名又は名称】アーム・リミテッド
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】クルーガー、スティーブン ダグラス
【審査官】田名網 忠雄
(56)【参考文献】
【文献】国際公開第２０１８／１３０８０２（ＷＯ，Ａ１）
【文献】特表２０１７－５１９３０８（ＪＰ，Ａ）
【文献】特開２０１３－２５４３５７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ １２／１０９
Ｇ０６Ｆ １２／０２
Ｇ０６Ｆ ９／５０
(57)【特許請求の範囲】
【請求項1】
複数のソフトウェア実行環境のうちの１つからの命令を処理するための処理回路と、前記命令に応答して、前記処理回路によって発行されたメモリトランザクションを処理するためのメモリシステム構成要素と
を備える装置であって、
どのソフトウェア実行環境が前記メモリトランザクションを発行させたかに依存して選択されたパーティション識別子を指定する、前記処理回路によって発行されたメモリトランザクションに応答して、前記メモリシステム構成要素は、１つ以上のメモリシステム構成要素リソース制御パラメータの選択されたセットに依存して、前記メモリトランザクションを処理するためのリソースの割り当てを制御する又は前記リソースについての競合を管理するように構成されており、前記選択されたセットは、前記メモリトランザクションによって指定された前記パーティション識別子に依存して、１つ以上のメモリシステム構成要素リソース制御パラメータの複数のセットのうちから選択され、
前記メモリシステム構成要素は、少なくとも１つのリソース制御パラメータ制約を記憶するためのプログラム可能制約記憶回路を含み、
前記プログラム可能制約記憶回路に記憶された前記少なくとも１つのリソース制御パラメータ制約に基づいて、前記メモリシステム構成要素は、
ターゲットメモリシステム構成要素リソース制御パラメータの更新と、
リソースの前記割り当てを制御するための又は前記リソースについての競合を管理するための、前記ターゲットメモリシステム構成要素リソース制御パラメータの使用と
のうちの少なくとも１つを制約するように構成されている、装置。
【請求項2】
前記処理回路は、動作状態の制限されたサブセットを含む複数の動作状態を有し、前記制限されたサブセットは、前記複数の動作状態のうちの少なくとも１つを含み、前記プログラム可能制約記憶回路は、動作状態の前記制限されたサブセットのうちの１つにあるときの前記処理回路によって発行された制約更新要求に応答してプログラム可能であり、
前記プログラム可能制約記憶回路のプログラミングは、動作状態の前記制限されたサブセット以外の動作状態にあるときの前記処理回路によって発行された制約更新要求に応答して禁止されている、請求項１に記載の装置。
【請求項3】
前記処理回路は、セキュアドメイン及び低セキュアドメインのうちの１つにおいて動作するように構成されており、前記低セキュアドメインにおいて動作するときに、前記処理回路は、前記セキュアドメインによるアクセスのために確保されたアドレスへのアクセスを禁止するように構成されており、動作状態の前記制限されたサブセットは、前記処理回路が前記セキュアドメインにおいて動作する少なくとも１つの動作状態を含む、請求項２に記載の装置。
【請求項4】
前記プログラム可能制約記憶回路が、前記少なくとも１つのリソース制御パラメータ制約を新しい値に更新するように再プログラムされており、所与のメモリシステム構成要素リソース制御パラメータの現在の値が、前記少なくとも１つのリソース制御パラメータ制約の前記新しい値によって示された制約に違反するときに、前記メモリシステム構成要素は、前記少なくとも１つのリソース制御パラメータ制約の前記新しい値によって示された前記制約の前記違反にかかわらず、前記所与のメモリシステム構成要素リソース制御パラメータの前記現在の値を保持するように構成されている、請求項１～３のいずれか一項に記載の装置。
【請求項5】
前記ターゲットメモリシステム構成要素リソース制御パラメータの更新を要求するパラメータ更新要求に応答して、前記メモリシステム構成要素は、前記プログラム可能制約記憶回路に記憶された前記少なくとも１つのリソース制御パラメータ制約に基づいて、前記ターゲットメモリシステム構成要素リソース制御パラメータの前記更新を制約するように構成されている、請求項１～４のいずれか一項に記載の装置。
【請求項6】
前記ターゲットメモリシステム構成要素リソース制御パラメータが新しい値に更新されることを要求する前記パラメータ更新要求に応答して、及び前記新しい値が前記少なくとも１つのリソース制御パラメータ制約に違反するときに、前記メモリシステム構成要素は、前記ターゲットメモリシステム構成要素リソース制御パラメータを、前記少なくとも１つのリソース制御パラメータ制約を満たす値に設定するように構成されている、請求項５に記載の装置。
【請求項7】
前記ターゲットメモリシステム構成要素リソース制御パラメータが新しい値に更新されることを要求する前記パラメータ更新要求に応答して、及び前記新しい値が前記少なくとも１つのリソース制御パラメータ制約に違反するときに、前記メモリシステム構成要素は、エラー報告アクションを実行するように構成されており、前記エラー報告アクションは、
エラー報告情報をエラー報告記憶要素に記録することと、
割り込みをシグナリングすることと
のうちの少なくとも１つを含む、
請求項５に記載の装置。
【請求項8】
前記ターゲットメモリシステム構成要素リソース制御パラメータが新しい値に更新されることを要求する前記パラメータ更新要求に応答して、及び前記新しい値が前記少なくとも１つのリソース制御パラメータ制約に違反するときに、前記メモリシステム構成要素は、構成記憶要素に記憶されたプログラム可能構成情報に依存して、前記エラー報告アクションを実行するかどうかを選択するように構成されている、請求項７に記載の装置。
【請求項9】
前記処理回路によって発行された前記メモリトランザクションに応答して、及び前記メモリトランザクションが、制約されたタイプのメモリトランザクションであるときに、前記メモリシステム構成要素は、１つ以上のメモリシステム構成要素リソース制御パラメータの前記選択されたセットにおける所与のリソース制御パラメータが、対応するリソース制御パラメータ制約を満たすときに、前記所与のリソース制御パラメータに基づいて、リソースの前記割り当てを制御し又は前記リソースについての競合を管理し、
前記所与のリソース制御パラメータが、前記対応するリソース制御パラメータ制約に違反するときに、前記対応するリソース制御パラメータ制約に基づいて判定された制約されたリソース制御パラメータに基づいて、リソースの前記割り当てを制御する又は前記リソースについての競合を管理する
ように構成されている、請求項１～８のいずれか一項に記載の装置。
【請求項10】
前記メモリシステム構成要素は、前記メモリトランザクションによって指定された少なくとも１つの識別子に基づいて、前記メモリトランザクションが、前記制約されたタイプのメモリトランザクションであるかどうかを判定するように構成されている、請求項９に記載の装置。
【請求項11】
前記少なくとも１つの識別子は、前記パーティション識別子と、
前記メモリトランザクションに関連付けられた特権のレベルを示す特権レベル識別子と、
前記メモリトランザクションに関連付けられたセキュリティドメインを示すセキュリティドメイン識別子と、
前記メモリトランザクションが、前記対応するリソース制御パラメータ制約に基づいて制約されることを免除されているかどうかを示す制約免除識別子と
のうちの少なくとも１つを含む、請求項１０に記載の装置。
【請求項12】
前記装置が所定の状態にリセットされることを示すリセット信号に応答して、前記プログラム可能制約記憶回路は、前記少なくとも１つのリソース制御パラメータ制約を、１つ以上のメモリシステム構成要素リソース制御パラメータの前記複数のセットの更新又は使用が制約されていないことを示す値にリセットするように構成されている、請求項１～１１のいずれか一項に記載の装置。
【請求項13】
所与のメモリシステム構成要素について、１つ以上のメモリシステム構成要素リソース制御パラメータのセットのそれぞれは、対応するパーティション識別子に関連付けられており、部分ベースのリソース割り当て制御パラメータを含み、前記部分ベースのリソース割り当て制御パラメータは、リソースの複数の部分のそれぞれについて、リソースの当該部分が、前記対応するパーティション識別子に関連付けられたソフトウェア実行環境による使用のために割り当てられることが可能にされているかどうかを指定し、前記少なくとも１つのリソース制御パラメータ制約は、部分ベースの制約を含み、前記部分ベースの制約は、リソースの前記複数の部分のうちの部分のサブセットのそれぞれについて、
前記部分ベースのリソース割り当て制御パラメータが、リソースの当該部分が割り当られることが可能にされているとして示すように更新されることが可能にされているかどうかと、
制約されたタイプのメモリトランザクションのためのリソースの前記割り当てを制御するために前記部分ベースのリソース割り当て制御パラメータを使用するときに、前記部分ベースのリソース割り当て制御パラメータが、リソースの当該部分が割り当られることが可能にされているとして指定する場合でも、前記所与のメモリシステム構成要素が、リソースの当該部分が割り当てられることを防止するべきかどうかと
のうちの少なくとも１つを指定する、請求項１～１２のいずれか一項に記載の装置。
【請求項14】
部分の前記サブセットは、リソースの前記複数の部分のうちの少なくとも１つを除外する、請求項１３に記載の装置。
【請求項15】
前記部分ベースのリソース割り当て制御パラメータが、リソースの所与の部分が割り当てられることが可能にされていることを示すように更新されることを要求するパラメータ更新要求に応答して、及び前記部分ベースの制約が、前記部分ベースのリソース割り当て制御パラメータが、前記所与の部分が割り当てられることが可能にされているとして示すように更新されることを禁止されていることを、指定するときに、前記所与のメモリシステム構成要素は、リソースの前記所与の部分が割り当てられることを禁止されていることを示すように前記部分ベースのリソース割り当て制御パラメータを設定するように構成されている、請求項１３又は１４に記載の装置。
【請求項16】
所与のメモリシステム構成要素について、１つ以上のメモリシステム構成要素リソース制御パラメータのセットのそれぞれは、対応するパーティション識別子に関連付けられており、リソース割り当て閾値パラメータを含み、前記リソース割り当て閾値パラメータは、前記対応するパーティション識別子に関連付けられたソフトウェア実行環境について、リソースの割り当て又はリソースについての競合の管理を制御するための最大閾値又は最小閾値を示し、前記少なくとも１つのリソース制御パラメータ制約は、閾値上限値を示す閾値上限制約を含み、
前記リソース割り当て閾値パラメータの更新を要求するパラメータ更新要求に応答して、前記所与のメモリシステム構成要素は、前記閾値上限制約によって示された前記閾値上限値よりも大きい閾値を、前記最大閾値又は前記最小閾値として示すように前記リソース割り当て閾値パラメータが更新されることを禁止するように構成されていることと、
前記処理回路によって発行された前記メモリトランザクションに応答して、及び前記メモリトランザクションが、制約されたタイプのメモリトランザクションであり、前記リソース割り当て閾値パラメータが、前記閾値上限制約に違反するときに、前記所与のメモリシステム構成要素は、前記閾値上限制約によって示された前記閾値上限値以下の制約された閾値に基づいて、リソースの割り当て又はリソースについての競合の管理を制御するように構成されていることと
のうちの１つ、請求項１～１５のいずれか一項に記載の装置。
【請求項17】
前記リソース割り当て閾値パラメータの前記更新を要求する前記パラメータ更新要求に応答して、前記所与のメモリシステム構成要素は、前記パラメータ更新要求によって指定された新しい閾値と、
前記閾値上限制約によって示された前記閾値上限値と
の最小値を示すように、前記リソース割り当て閾値パラメータを設定するように構成されている、請求項１６に記載の装置。
【請求項18】
前記処理回路によって発行された前記メモリトランザクションに応答して、及び前記メモリトランザクションが、制約されたタイプのメモリトランザクションであるときに、前記所与のメモリシステム構成要素は、前記リソース割り当て閾値パラメータによって示された閾値と、前記閾値上限制約によって示された前記閾値上限値との最小値に基づいて、リソースの割り当て又はリソースについての競合の管理を制御するように構成されている、請求項１６又は１７に記載の装置。
【請求項19】
複数のソフトウェア実行環境のうちの１つからの命令を処理するための手段と、前記命令に応答して、処理するための前記手段によって発行されたメモリトランザクションを処理するための手段と
を備える装置であって、
どのソフトウェア実行環境が前記メモリトランザクションを発行させたかに依存して選択されたパーティション識別子を指定する、処理するための前記手段によって発行されたメモリトランザクションに応答して、メモリトランザクションを処理するための前記手段は、１つ以上のメモリシステム構成要素リソース制御パラメータの選択されたセットに依存して、前記メモリトランザクションを処理するためのリソースの割り当てを制御する又は前記リソースについての競合を管理するように構成されており、前記選択されたセットは、前記メモリトランザクションによって指定された前記パーティション識別子に依存して、１つ以上のメモリシステム構成要素リソース制御パラメータの複数のセットのうちから選択され、
メモリトランザクションを処理するための前記手段は、少なくとも１つのリソース制御パラメータ制約をプログラム可能に記憶するための手段を含み、
プログラム可能に記憶するための前記手段に記憶された前記少なくとも１つのリソース制御パラメータ制約に基づいて、メモリトランザクションを処理するための前記手段は、
ターゲットメモリシステム構成要素リソース制御パラメータの更新と、
リソースの前記割り当てを制御するための又は前記リソースについての競合を管理するための、前記ターゲットメモリシステム構成要素リソース制御パラメータの使用と
のうちの少なくとも１つを制約するように構成されている、装置。
【請求項20】
複数のソフトウェア実行環境のうちの１つからの命令を処理することと、前記命令に応答して、発行されたメモリトランザクションを処理することと
を含む方法であって、
どのソフトウェア実行環境が前記メモリトランザクションを発行させたかに依存して選択されたパーティション識別子を指定するメモリトランザクションに応答して、メモリシステム構成要素は、１つ以上のメモリシステム構成要素リソース制御パラメータの選択されたセットに依存して、前記メモリトランザクションを処理するためのリソースの割り当てを制御し又は前記リソースについての競合を管理し、前記選択されたセットは、前記メモリトランザクションによって指定された前記パーティション識別子に依存して、１つ以上のメモリシステム構成要素リソース制御パラメータの複数のセットのうちから選択され、
プログラム可能制約記憶回路に記憶された少なくとも１つのリソース制御パラメータ制約に基づき、
ターゲットメモリシステム構成要素リソース制御パラメータの更新と、
リソースの前記割り当てを制御するための又は前記リソースについての競合を管理するための、前記ターゲットメモリシステム構成要素リソース制御パラメータの使用と
のうちの少なくとも１つを制約する、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本技法は、データ処理の分野に関する。
【背景技術】
【0002】
アプリケーション又は仮想マシンなどの２つ以上のソフトウェア実行環境は、ソフトウェア実行環境間で共有された共通のメモリシステムへのアクセスを有する同じデータ処理システムにおいて実行され得る。いくつかのシステムについては、１つのソフトウェア実行環境の性能が、共有されたメモリシステムにおいて多くのリソースを使用しすぎる別のソフトウェア実行環境に起因して抑止されないことが重要であり得る。この問題は、「ノイジーネイバー（ｎｏｉｓｙ ｎｅｉｇｈｂｏｕｒ）」問題と称され得、例えば、企業ネットワーキング又はサーバシステムについて特に重要であり得る。
【発明の概要】
【発明が解決しようとする課題】
【0003】
少なくともいくつかの例は、複数のソフトウェア実行環境のうちの１つからの命令を処理するための処理回路と、命令に応答して、処理回路によって発行されたメモリトランザクションを処理するためのメモリシステム構成要素とを備える装置であって、どのソフトウェア実行環境がメモリトランザクションを発行させたかに依存して選択されたパーティション識別子を指定する、処理回路によって発行されたメモリトランザクションに応答して、メモリシステム構成要素は、１つ以上のメモリシステム構成要素リソース制御パラメータの選択されたセットに依存して、メモリトランザクションを処理するためのリソースの割り当て（ａｌｌｏｃａｔｉｏｎ）を制御する又は該リソースについての競合を管理するように構成されており、該選択されたセットは、メモリトランザクションによって指定されたパーティション識別子に依存して、１つ以上のメモリシステム構成要素リソース制御パラメータの複数のセットのうちから選択され、メモリシステム構成要素は、少なくとも１つのリソース制御パラメータ制約を記憶するためのプログラム可能制約記憶回路を含み、該プログラム可能制約記憶回路に記憶された該少なくとも１つのリソース制御パラメータ制約に基づいて、メモリシステム構成要素は、ターゲットメモリシステム構成要素リソース制御パラメータの更新と、リソースの該割り当てを制御するための又は該リソースについての競合を管理するための、ターゲットメモリシステム構成要素リソース制御パラメータの使用とのうちの少なくとも１つを制約するように構成されている、装置を提供する。
【0004】
少なくともいくつかの例は、複数のソフトウェア実行環境のうちの１つからの命令を処理するための手段と、命令に応答して、処理するための手段によって発行されたメモリトランザクションを処理するための手段とを備える装置であって、どのソフトウェア実行環境がメモリトランザクションを発行させたかに依存して選択されたパーティション識別子を指定する、処理するための手段によって発行されたメモリトランザクションに応答して、メモリトランザクションを処理するための手段は、１つ以上のメモリシステム構成要素リソース制御パラメータの選択されたセットに依存して、メモリトランザクションを処理するためのリソースの割り当てを制御する又は該リソースについての競合を管理するように構成されており、該選択されたセットは、メモリトランザクションによって指定されたパーティション識別子に依存して、１つ以上のメモリシステム構成要素リソース制御パラメータの複数のセットのうちから選択され、メモリトランザクションを処理するための手段は、少なくとも１つのリソース制御パラメータ制約をプログラム可能に記憶するための手段を含み、プログラム可能に記憶するための該手段に記憶された該少なくとも１つのリソース制御パラメータ制約に基づいて、メモリトランザクションを処理するための手段は、ターゲットメモリシステム構成要素リソース制御パラメータの更新と、リソースの該割り当てを制御するための又は該リソースについての競合を管理するための、ターゲットメモリシステム構成要素リソース制御パラメータの使用とのうちの少なくとも１つを制約するように構成されている、装置を提供する。
【0005】
少なくともいくつかの例は、複数のソフトウェア実行環境のうちの１つからの命令を処理することと、命令に応答して、発行されたメモリトランザクションを処理することとを含む方法であって、どのソフトウェア実行環境がメモリトランザクションを発行させたかに依存して選択されたパーティション識別子を指定するメモリトランザクションに応答して、メモリシステム構成要素は、１つ以上のメモリシステム構成要素リソース制御パラメータの選択されたセットに依存して、メモリトランザクションを処理するためのリソースの割り当てを制御し又は該リソースについての競合を管理し、該選択されたセットは、メモリトランザクションによって指定されたパーティション識別子に依存して、１つ以上のメモリシステム構成要素リソース制御パラメータの複数のセットのうちから選択され、プログラム可能制約記憶回路に記憶された少なくとも１つのリソース制御パラメータ制約に基づき、ターゲットメモリシステム構成要素リソース制御パラメータの更新と、リソースの該割り当てを制御するための又は該リソースについての競合を管理するための、ターゲットメモリシステム構成要素リソース制御パラメータの使用とのうちの少なくとも１つを制約する、方法を提供する。
【0006】
本技法の更なる態様、特徴、及び利点は、添付の図面と共に読まれる以下の例の説明から明らかになる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
装置は、いくつかのソフトウェア実行環境のうちの１つからの命令を処理するための処理回路と、命令に応答して、処理回路によって発行されたメモリトランザクションを処理するためのメモリシステム構成要素とを有してもよい。メモリトランザクションには、どのソフトウェア実行環境がメモリトランザクションを発行されたかに依存して選択されるパーティション識別子が割り当てられ得る（ａｓｓｉｇｎ）。メモリシステム構成要素は、パーティション識別子に基づいて選択されたメモリシステム構成要素パラメータのセットに依存して、リソースの割り当て又はリソースについての競合の管理を制御するためにパーティション識別子を使用することができる。また、パーティション識別子は、性能監視データがメモリトランザクションに応答して更新されるかどうかを制御するために使用され得る。
【0009】
したがって、処理回路は、どのソフトウェアがメモリトランザクションを発行したかに依存して、トランザクションについてのラベルとしてパーティション識別子を提示してもよい。これは、上記のノイジーネイバー問題に対処するために、メモリシステムにおけるリソースが、１つのソフトウェア実行環境が当該ソフトウェア実行環境の公正なリソース配分よりも多くを取ることを回避するために、ソフトウェア実行環境間でパーティショニングされ得ることを意味する。
【0010】
しかしながら、２つ以上のソフトウェア実行環境があり得ることが可能であり、２つ以上のソフトウェア実行環境は、メモリシステム構成要素パラメータのセットのそれぞれの設定を制御することが可能にされており、メモリシステム構成要素パラメータのセットのそれぞれは、対応するパーティション識別子について、リソースの割り当てを制御するために又はリソースについての競合を管理するためにメモリシステム構成要素によって使用される。したがって、１つのソフトウェア実行環境は、別のパーティション識別子に関連付けられたソフトウェア実行環境よりも大きいリソース配分を、１つのパーティション識別子に関連付けられたソフトウェア実行環境に認可するように、メモリシステム構成要素パラメータのセットのそれぞれを設定することができるが、これは、別の制御ソフトウェア実行環境が、その後、異なるリソース配分を提供するようにメモリシステム構成要素パラメータを更新することが可能である場合に、効果的でないことがある。これは、より大きいリソース配分が割り当てられると期待されたソフトウェア実行環境の実行を損ない得る。
【0011】
例えば、一ユースケースでは、第１の制御ソフトウェア実行環境は、他のプロセスによって使用されるべきではないリアルタイムプロセスによる使用のためのリソースの専用部分を割り当てるようにメモリシステム構成要素パラメータをプログラムすることができる。これは、リアルタイムプロセスによって実行されるある動作について期待された最大時間の保証を提供することを助長することができる。しかしながら、次いで、第２の制御ソフトウェア実行環境が、その後、他の非リアルタイムプロセスが専用リソースにアクセスすることを可能にするようにメモリシステム構成要素パラメータを変更する場合に、これは、リアルタイムソフトウェア実行環境によって期待された専用使用に違反し得、これは、リアルタイム処理がリアルタイム処理のリアルタイム保証を満たすことをより困難にし得る。同様の問題は、制御設定をプログラムするセキュアソフトウェアと非セキュアソフトウェアとの間で起こり得、この問題において、セキュアソフトウェアからのデータへのセキュアアクセスを実施するために使用されるリソースパーティショニングは、別のプロセスが、非セキュアソフトウェアがセキュアソフトウェアについて割り当てられると期待されたリソースにアクセスすることを可能にするために、メモリシステム構成要素パラメータを上書きすることが可能である場合にのみ、損なわれ得る。
【0012】
後述の技法では、メモリシステム構成要素（Ｍｅｍｏｒｙ Ｓｙｓｔｅｍ Ｃｏｍｐｏｎｅｎｔ、ＭＳＣ）には、少なくとも１つのリソース制御パラメータ制約を記憶するためのプログラム可能制約記憶回路が設けられており、少なくとも１つのリソース制御パラメータ制約は、ターゲットメモリシステム構成要素リソース制御パラメータの更新又は使用を制約するために使用され得る。したがって、リソース制御パラメータ制約は、（ｉ）所与のＭＳＣについて維持されたリソース制御パラメータに行われることが可能にされた更新、及び／又は（ｉｉ）リソースの割り当てを制御するために又はリソースについての競合を管理するために、メモリトランザクションの処理時に使用されるリソース制御パラメータの有効値のある限界（ｂｏｕｎｄ）を実施する方法を提供する。これは、前述の問題に対処することができ、リソース制御パラメータのあるセットが確立されると、別の制御ソフトウェア実行環境が、プログラム可能制約記憶回路において指定された限界外でこれらのパラメータを変更することが可能でなく（又は、パラメータが限界を超えて変更された場合に、当該これらの更新されたパラメータが、使用時に観察されず）、このため、以前に設定されたリソース制御パラメータが、尊重され得ることを確実にする（ａｓｓｕｒａｎｃｅ）ことができる。
【0013】
このようなリソース制御パラメータ制約の使用についてより詳細に考察する前に、最初に、ソフトウェア実行環境についてパーティション識別子を設定するための、並びにメモリシステムにおけるリソース割り当て若しくは管理及び／又は性能監視を制御するためにこれらのパーティション識別子を使用するための全般的なアーキテクチャについて説明する。全般的なアーキテクチャの説明の後に、リソース制御パラメータ制約に基づいてメモリシステム構成要素リソース制御パラメータの更新又は使用を制御する特徴について、「リソース制御パラメータ制約」の項で考察する。
【0014】
メモリリソース及び性能監視パーティショニングのための全般的なアーキテクチャ
図１は、Ｎ個（Ｎは１以上である）の処理クラスタ４を含むデータ処理システム２の一例を概略的に示し、処理クラスタのそれぞれは、中央処理ユニット（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）又はグラフィック処理ユニット（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）などの１つ以上の処理ユニット６を含む。処理ユニット６のそれぞれは、少なくとも１つのキャッシュ、例えば、レベル１データキャッシュ８、レベル１命令キャッシュ１０、及び共有レベル２キャッシュ１２などを有してもよい。これは、単に、可能なキャッシュ階層の一例であり、他のキャッシュ配置が使用され得ることを理解されよう。同じクラスタ内の処理ユニット６は、クラスタ相互接続１４によって結合されている。クラスタ相互接続は、処理ユニットのうちのいずれかにアクセス可能なデータをキャッシュするためのクラスタキャッシュ１６を有することができる。
図１は、Ｎ個（Ｎは１以上である）の処理クラスタ４を含むデータ処理システム２の一例を概略的に示し、処理クラスタのそれぞれは、中央処理ユニット（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）又はグラフィック処理ユニット（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）などの１つ以上の処理ユニット６を含む。処理ユニット６のそれぞれは、少なくとも１つのキャッシュ、例えば、レベル１データキャッシュ８、レベル１命令キャッシュ１０、及び共有レベル２キャッシュ１２などを有してもよい。これは、単に、可能なキャッシュ階層の一例であり、他のキャッシュ配置が使用され得ることを理解されよう。同じクラスタ内の処理ユニット６は、クラスタ相互接続１４によって結合されている。クラスタ相互接続は、処理ユニットのうちのいずれかにアクセス可能なデータをキャッシュするためのクラスタキャッシュ１６を有することができる。
【0015】
システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ、ＳｏＣ）相互接続１８は、Ｎ個のクラスタと、（ディスプレイコントローラ又は直接メモリアクセス（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ、ＤＭＡ）コントローラなどの）任意の他のマスタデバイス２２とを結合する。ＳｏＣ相互接続は、ＳｏＣ相互接続に接続されたマスタのうちのいずれかにアクセス可能なデータをキャッシュするためのシステムキャッシュ２０を有することができる。ＳｏＣ相互接続１８は、任意の既知のコヒーレンシプロトコルに従って、キャッシュ８、１０、１２、１６、２０のそれぞれ間のコヒーレンシを制御する。ＳｏＣ相互接続はまた、１つ以上のメモリコントローラ２４に結合されており、１つ以上のメモリコントローラ２４のそれぞれは、ＤＲＡＭ又はＳＲＡＭなどの対応するメモリ２５へのアクセスを制御する。ＳｏＣ相互接続１８はまた、トランザクションを、暗号化／解読機能を提供するための暗号ユニットなどの他のスレーブデバイスに導くことができる。
【0016】
したがって、データ処理システム２は、処理ユニット６及び他のマスタデバイス２２によって発行されたトランザクションに応答してデータを記憶しデータへのアクセスを提供するためのメモリシステムを備える。キャッシュ８、１０、１２、１６、２０、相互接続１４、１８、メモリコントローラ２４、及びメモリデバイス２５はそれぞれ、メモリシステムの構成要素と見なされ得る。メモリシステム構成要素の他の例は、メモリ管理ユニット又は変換ルックアサイドバッファ（いずれかは、処理ユニット６自体内にある、又はシステム相互接続１８内若しくはメモリシステムの別の部分内の更に下にある）を含んでもよく、メモリ管理ユニット又は変換ルックアサイドバッファは、メモリにアクセスするために使用されるメモリアドレスを変換するために使用され、このため、メモリシステムの一部分と見なされ得る。概して、メモリシステム構成要素は、メモリデータにアクセスするためにメモリトランザクションをサービス提供するために、又はこれらのメモリトランザクションの処理を制御するために使用されるデータ処理システムの任意の構成要素を含むことができる。
【0017】
メモリシステムは、メモリトランザクションを処理するために使用可能な様々なリソースを有することができる。例えば、キャッシュ８、１０、１２、１６、２０は、データ又は命令がメインメモリ２５からフェッチされる必要がある場合よりもデータ又は命令へのより速いアクセスを提供するために、プロセッサ６のうちの１つにおいて実行する所与のソフトウェア実行環境によって必要とされるデータをキャッシュするために使用可能な記憶容量を有する。同様に、ＭＭＵ／ＴＬＢは、アドレス変換データをキャッシュするために使用可能な容量を有することができる。また、相互接続１４、１８、メモリコントローラ２４、及びメモリデバイス２５はそれぞれ、メモリトランザクションを処理するために使用可能な帯域幅のある量を有することができる。
【0018】
処理要素６において実行する複数のソフトウェア実行環境がメモリシステムへのアクセスを共有するときに、他の実行環境が性能の損失を感知することを防止するために、１つのソフトウェア実行環境が当該ソフトウェア実行環境の公正なリソース配分よりも多くを使用することを防止することが望ましいことがある。これは、メモリ容量の所与の量と相互作用する独立したソフトウェアプロセスの数を増加させることによって設備投資を低減する要求の増加があるデータセンタ（サーバ）アプリケーションが、データセンタサーバの使用を増加させるために、特に重要であり得る。しかしながら、ウェブアプリケーションテール待ち時間目標を満たす要求が依然としてあり、このため、サーバにおいて実行する１つのプロセスが、他のプロセスが損なわれる程度にメモリシステムリソースを独占することができる場合に、これは望ましくない。同様に、ネットワーキングアプリケーションについては、以前に別個のＳｏＣにあった複数の機能を単一のＳｏＣに組み合わせることがますます一般的である。再び、これは、ソフトウェア実行環境間の性能相互作用を限ることへの希求、及びソフトウェア実行環境が、性能相互作用を限りつつ、これらの独立したプロセスが共有メモリにアクセスすることをどのように可能にする必要があるかを監視することへの希求につながる。
【0019】
図２は、対応するメモリトランザクションを発行するソフトウェア実行環境に依存してメモリシステムリソースの割り当ての制御をパーティショニングする一例を概略的に示す。この文脈において、ソフトウェア実行環境は、データ処理システム内の処理ユニットによって実行されるプロセス又はプロセスの一部分であり得る。例えば、ソフトウェア実行環境は、アプリケーション、ゲストオペレーティングシステム若しくは仮想マシン、ホストオペレーティングシステム若しくはハイパーバイザ、システムの異なるセキュリティ状態を管理するためのセキュリティモニタプログラム、又はこれらのタイプのプロセスのうちのいずれかのサブ部分を含んでもよい（例えば、単一の仮想マシンは、別個のソフトウェア実行環境として考えられる異なる部分を有してもよい）。図２に示すように、ソフトウェア実行環境のそれぞれには、所与のパーティション識別子３０が割り当てられてもよく、所与のパーティション識別子３０は、当該ソフトウェア実行環境に関連付けられたメモリトランザクションと共にメモリシステム構成要素に渡される。
【0020】
メモリシステム構成要素内では、リソース割り当て又は競合解決動作は、パーティション識別子に基づいて選択されたメモリシステム構成要素パラメータのいくつかのセットのうちの１つに基づいて制御され得る。例えば、図２に示すように、ソフトウェア実行環境のそれぞれには、割り当て閾値が割り当てられてもよく、割り当て閾値は、当該ソフトウェア実行環境に関連付けられたデータ／命令について割り当てられ得るキャッシュ容量の最大量を表し、所与のトランザクションをサービス提供するときの関連する割り当て閾値は、トランザクションに関連付けられたパーティション識別子に基づいて選択される。例えば、図２では、パーティション識別子０に関連付けられたトランザクションは、データを、キャッシュの記憶容量の５０％まで割り当てることができ、他の目的に使用可能なキャッシュの少なくとも５０％を残す。
【0021】
同様に、メモリトランザクションをサービス提供するために使用可能な帯域幅の有限量を有するメモリコントローラ２４などのメモリシステム構成要素において、最小帯域幅閾値及び／又は最大帯域幅閾値は、パーティション識別子のそれぞれについて指定され得る。所与の期間内で、所与のパーティション識別子が帯域幅の最小量未満の量を使用したことを指定するメモリトランザクション場合に、当該パーティション識別子に関連付けられたメモリトランザクションは優先され得、最大帯域幅が、同じパーティション識別子を指定するトランザクションのために既に使用された又は超えられた場合に、低減された優先度（ｐｒｉｏｒｉｔｙ）はメモリトランザクションのために使用され得る。
【0022】
これらの制御スキームについて、以下でより詳細に考察する。これらは、単に、メモリシステムリソースの制御が、対応するトランザクションを発行したソフトウェア実行環境に基づいてパーティショニングされ得る方法の２つの例であることが理解されよう。概して、異なるプロセスが、メモリシステムによって提供されたリソースの異なるパーティショニングされた部分を「見る（ｓｅｅ）」ことを可能にすることによって、これは、プロセス間の性能相互作用が、前述の問題に対処することを助長するために限られることを可能にする。
【0023】
同様に、メモリトランザクションに関連付けられたパーティション識別子は、メモリシステム内の性能監視をパーティショニングするために使用され得、このため、性能監視データの別個のセットは、所与のソフトウェア実行環境（又はソフトウェア実行環境のグループ）に特有の情報が識別されることを可能にするために、パーティション識別子のそれぞれについて追跡され得、このため、潜在的な性能相互作用のソースは、性能監視データが全てのソフトウェア実行環境にわたって全体として記録された場合よりも容易に識別され得る。これは、潜在的な性能相互作用影響を診断することを助長することができ、可能な解決策の識別を助長することができる。
【0024】
パーティション識別子の設定を制御し、対応するソフトウェア実行環境について設定されたパーティション識別子に基づいてメモリトランザクションのラベル付けをし、パーティション識別子をメモリシステムにルーティングし、メモリシステムにおけるメモリシステム構成要素におけるパーティションベースの制御を提供するためのアーキテクチャについて、以下で考察する。このアーキテクチャは、パーティション識別子のための広範囲な使用へスケーラブルである。パーティション識別子の使用は、メモリシステムの既存のアーキテクチャのセマンティクスを変更することなく、当該セマンティクス上の層であることが意図されており、このため、メモリシステムによって使用されている特定のメモリプロトコルによって課されるメモリトランザクションのアドレス指定、コヒーレンス、及び必要とされる順序付けは、リソース／性能監視パーティショニングによって影響されない。パーティション識別子を使用してリソース割り当てを制御するときに、これは、所与のソフトウェア実行環境についてメモリトランザクションをサービス提供するときに達成される性能に影響し得るが、これは、アーキテクチャに有効な計算の結果に影響しない。すなわち、パーティション識別子は、メモリトランザクションの成果又は結果（例えば、どのデータがアクセスされるか）を変更しないが、単に、当該メモリトランザクションについて達成されるタイミング又は性能に影響する。
【0025】
図３は、処理ユニット６の一例をより詳細に概略的に示す。プロセッサは、いくつかのパイプラインステージを含む処理パイプラインを含み、いくつかのパイプラインステージは、命令を命令キャッシュ１０からフェッチするためのフェッチステージ４０と、フェッチされた命令を復号するための復号ステージ４２と、命令のオペランドが使用可能になるのを待機する間に命令の待ち行列を作成し（ｑｕｅｕｅｉｎｇ）、オペランドが使用可能であるときに実行のための命令を発行するための発行キュー４６を含む発行ステージ４４と、対応する処理動作を実行するために異なるクラスの命令を実行するためのいくつかの実行ユニット５０を含む実行ステージ４８と、処理動作の結果をデータレジスタ５４に書き込むための書き戻しステージ５２とを含む。データ処理動作のためのソースオペランドは、実行ステージ４８によってレジスタ５４から読み取られてもよい。この例では、実行ステージ４８は、算術演算又は論理演算を実行するための算術／論理ユニット（Ａｒｉｔｈｍｅｔｉｃ／Ｌｏｇｉｃ Ｕｎｉｔ、ＡＬＵ）と、浮動小数点値を使用して演算を実行するための浮動小数点（Ｆｌｏａｔｉｎｇ Ｐｏｉｎｔ、ＦＰ）ユニットと、データをメモリシステムからレジスタ５４にロードするためのロード動作、又はデータをレジスタ５４からメモリシステムに記憶するためのストア動作を実行するためのロード／ストアユニットとを含む。これらは、単に、可能な実行ユニットのいくつかの例であり、他のタイプが設けられてもよいことが理解されよう。同様に、他の例は、パイプラインステージの異なる構成を有することができる。例えば、順不同のプロセッサ（ｏｕｔ－ｏｆ－ｏｒｄｅｒ ｐｒｏｃｅｓｓｏｒ）において、命令によって指定されたアーキテクチャのレジスタ指定子を、ハードウェアに設けられた物理レジスタ指定子識別レジスタ５４に再マッピングするための追加のレジスタリネーミングステージが設けられてもよく、命令がキャッシュ１０からフェッチされた順序へ異なる順序で実行された命令の実行及びコミットを追跡するためのリオーダバッファ。同様に、図１に示されていない他の機構がまた、設けられてもよく、例えば、分岐予測機能は、分岐命令の予測された成果に基づいて、次のフェッチアドレス６１の生成を制御するためにフェッチステージで設けられてもよい。
【0026】
プロセッサ６は、いくつかの制御レジスタ６０を有し、いくつかの制御レジスタ６０は、例えば、実行されているプログラムの現在の実行時点を示すプログラムカウンタを記憶するためのプログラムカウンタレジスタ６２と、プロセッサが命令を実行している現在の例外レベルの指示を記憶するための例外レベルレジスタ６４と、プロセッサが非セキュア状態又はセキュア状態にあるかの指示を記憶するためのセキュリティ状態レジスタ６６と、メモリシステムリソース及び性能監視パーティショニングを制御するためのメモリパーティショニング及び監視（Ｍｅｍｏｒｙ Ｐａｒｔｉｔｉｏｎｉｎｇ Ａｎｄ Ｍｏｎｉｔｏｒｉｎｇ、ＭＰＡＭ）制御レジスタ６８（ＭＰＡＭ制御レジスタについて、以下でより詳細に考察する）とを含む。他の制御レジスタがまた、設けられてもよいことが理解されよう。プログラムカウンタレジスタ６２は、フェッチステージ４０によって維持されているとして図３に示されているが、プログラムカウンタレジスタ６２はまた、他のステージ、例えば、実行ステージ４８にアクセス可能であり得る。
【0027】
プロセッサは、メモリトランザクションに応答してメモリシステムへのアクセスを制御するためのメモリ管理ユニット（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ、ＭＭＵ）７０を有する。例えば、ロード又はストア命令に遭遇したときに、ロード／ストアユニットは、仮想アドレスを指定する対応するメモリトランザクションを発行する。仮想アドレスは、メモリ管理ユニット（ＭＭＵ）７０に提供され、ＭＭＵ ７０は、１つ以上の変換ルックアサイドバッファ（Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋａｓｉｄｅ Ｂｕｆｆｅｒ、ＴＬＢ）７２、７３、７４に記憶されたアドレスマッピングデータを使用して、仮想アドレスを物理アドレスに変換する。ＴＬＢは、ロード／ストアユニット５０によって開始されるデータアクセスのためのレベル－１ ＴＬＢとして作用するデータＴＬＢ ７４と、フェッチステージ４０によって開始される命令フェッチアクセスのためのレベル－１ ＴＬＢとして作用する命令ＴＬＢ ７３と、命令及びデータアクセスの両方のための共有レベル－２ ＴＬＢとして作用する主ＴＬＢ ７２とを含み得、主ＴＬＢ ７２は、レベル－１ ＴＬＢ ７３、７４におけるミスにおいてアクセスされる。ＴＬＢ ７２～７４のそれぞれは、いくつかのＴＬＢエントリを記憶する。ＴＬＢエントリのそれぞれは、アドレスをどのように変換するかを識別するマッピングデータのみでなく、関連付けられたアクセス許可データも識別してもよく、関連付けられたアクセス許可データは、プロセッサが、アドレス空間の対応するページにおけるアドレスを読み取る又は当該アドレスに書き込むことが可能にされているかどうかを定義する。いくつかの例では、アドレス変換の複数のステージがあってもよく、このため、複数のＴＬＢ、例えば、ロード／ストアユニット５０によって生成された仮想アドレスを中間物理アドレスにマッピングするための変換の第１のステージを提供するステージ１ ＴＬＢ、及び中間物理アドレスを、アクセスされるデータを識別するためにメモリシステムによって使用される物理アドレスにマッピングするための変換の第２のステージを提供するステージ２ ＴＬＢがあってもよい。ステージ１ ＴＬＢについてのマッピングデータは、オペレーティングシステムの制御下で設定され得、ステージ２ ＴＬＢについてのマッピングデータは、例えば仮想化をサポートするために、ハイパーバイザの制御下で設定され得る。図３に示すＴＬＢの配置は、単に一例であり、他の実装は、ＴＬＢの異なるセットを有することができることが理解されよう。
【0028】
ＴＬＢ ７２、７３、７４に加えて、ＭＭＵはまた、ページテーブルウォーク中にＴＬＢにロードされるマッピングデータを識別するために使用されるデータをキャッシュするためのページウォークキャッシュ７５などの他のタイプのキャッシュも含むことができる。メモリシステムは、仮想メモリアドレス空間のページのそれぞれについて、アドレスマッピングデータを指定するページテーブルを記憶することができる。ＴＬＢ ７２、７３、７４は、最近アクセスされたいくつかのページについて、これらのページテーブルエントリのサブセットをキャッシュすることができる。プロセッサが、メモリトランザクションを、ＴＬＢ ７２、７３、７４に記憶された対応するアドレスマッピングデータを有さないページに発行した場合に、ページテーブルウォークが、ページテーブルウォークユニット７６によって開始される。必要とされるページについてアドレスマッピングエントリを識別するためにメモリをトラバースするためのページテーブルの複数のレベルがあり得るため、これは、比較的に遅いことがある。ページテーブルウォークをスピードアップするために、ページテーブルの最近アクセスされたページテーブルエントリは、ページウォークキャッシュ７５に置かれ得る。これらは、典型的には、必要とされるページについてのマッピングを実際に指定する最終レベルページテーブルエントリ以外のページテーブルエントリである。これらのより高いレベルページテーブルエントリは、典型的には、アドレスの対応する範囲についての他のページテーブルエントリがメモリにおいてどこに見出され得るかを指定する。前のページテーブルウォークにおいてトラバースされたページテーブルの少なくともいくつかのレベルをページウォークキャッシュ７５にキャッシュすることによって、ページテーブルウォークの同じ初期部分を共有する他のアドレスについてのページテーブルウォークは、より速くされ得る。代替として、ページテーブルエントリ自体をキャッシュするのではなく、ページウォークキャッシュ７５は、これらのページテーブルエントリがメモリにおいて見出され得るアドレスをキャッシュすることができ、このため、再び、所与のページテーブルエントリは、これらのアドレスが、メモリにおける他のページテーブルエントリに最初にアクセスすることによって識別される必要がある場合よりも速くアクセスされ得る。
【0029】
図４は、プロセッサ６によって実行され得る異なるソフトウェア実行環境の一例を示す。この例では、アーキテクチャは、特権レベルが増加する４つの異なる例外レベルＥＬ０からＥＬ３をサポートする（このため、ＥＬ３は、最も高い特権例外レベルを有し、ＥＬ０は、最も低い特権例外レベルを有する）。概して、より高い特権レベルは、より低い特権レベルよりも大きい特権を有し、このため、少なくともあるデータにアクセスすることができ、及び／又はより低い特権レベルに使用可能でないいくつかの処理動作を実施することができる。アプリケーション８０は、最も低い特権レベルＥＬ０で実行される。いくつかのゲストオペレーティングシステム８２は、特権レベルＥＬ１で実行され、ゲストオペレーティングシステム８２のそれぞれは、１つ以上のアプリケーション８０をＥＬ０で管理する。ハイパーバイザ又はホストオペレーティングシステムとしても知られている仮想マシンモニタ８４は、例外レベルＥＬ２で実行され、ゲストオペレーティングシステム８２のそれぞれの仮想化を管理する。ＥＬ０でのいくつかのアプリケーションは、ＥＬ１での介在するオペレーティングシステムなしで、ＥＬ２でのホストオペレーティングシステムによって直接管理され得ることが可能である。
【0030】
より低い例外レベルからより高い例外レベルへの移行は、例外事象によって引き起こされ得（例えば、ハイパーバイザ又はホストオペレーティングシステムによって処理されることが必要とされる事象は、ＥＬ２への移行を引き起こし得る）、より低いレベルに戻る移行は、例外事象の処理からの復帰によって引き起こし得る。いくつかのタイプの例外事象は、当該例外事象が取られるレベルと同じ例外レベルでサービス提供され得、他のタイプの例外事象は、より高い例外状態への移行をトリガし得る。現在の例外レベルレジスタ６４は、処理回路６が、例外レベルＥＬ０～ＥＬ３のうちのどれで、コードを現在実行しているかを示す。
【0031】
この例では、システムはまた、セキュアドメイン９０と通常（低セキュア）ドメイン９２との間のパーティショニングをサポートする。機微なデータ又は命令は、当該データ又は命令を、セキュアドメイン９０のみにアクセス可能であるとマーク付けされたメモリアドレスに割り当てることによって保護され得、プロセッサは、低セキュアドメイン９２において実行するプロセスがデータ又は命令にアクセスすることができないことを確実にする（ｅｎｓｕｒｅ）ためのハードウェア機構を有する。例えば、ＭＭＵ ７０において設定されたアクセス許可は、セキュアドメインと非セキュアドメインとの間のパーティショニングを制御することができ、又は代替として、完全に別個のセキュリティメモリ管理ユニットは、セキュリティ状態パーティショニングを制御するために使用され得、別個のセキュアＭＭＵ ７０及び非セキュアＭＭＵ ７０は、セキュリティ状態のそれぞれ内の副制御のために設けられている。セキュアドメイン９０と通常ドメイン９２との間の移行は、最も高い特権レベルＥＬ３で実行するセキュアモニタプロセス９４によって管理され得る。これは、非セキュアオペレーション８０又はオペレーティングシステム８２が、例えば、セキュアドメインからのデータにアクセスすることを防止するために、ドメイン間の移行が、堅固に制御されることを可能にする。他の例では、ハードウェア技法は、セキュリティ状態とポリス移行（ｐｏｌｉｃｅ ｔｒａｎｓｉｔｉｏｎｓ）との間の分離を実施するために使用され得、このため、通常ドメイン９２におけるコードは、別個のセキュアモニタプロセス９４を介して移行することなく、セキュアドメイン９０におけるコードに直接分岐することが可能である。しかしながら、説明を容易にするために、以下のその後の説明では、ＥＬ３でのセキュアモニタプロセス９４を使用する一例に言及する。セキュアドメイン９０内では、セキュアワールドオペレーティングシステム９６は、例外レベルＥＬ１で実行し、１つ以上の信頼されたアプリケーション９８は、当該オペレーティングシステム９６の制御下で、例外レベルＥＬ０で実行し得る。この例では、所望の場合に、仮想化を提供することは依然として可能ではあるが、仮想化がセキュアドメインにおいてサポートされていないため、例外レベルＥＬ２が、セキュアドメイン９０においてない。このようなセキュアドメイン９０をサポートするためのアーキテクチャの一例は、Ｃａｍｂｒｉｄｇｅ、ＵＫのＡｒｍ（登録商標）Ｌｉｍｉｔｅｄによって提供されているＴｒｕｓｔＺｏｎｅ（登録商標）アーキテクチャであり得る。しかしながら、他の技法がまた、使用され得ることが理解されよう。いくつかの例は、３つ以上のセキュリティ状態を有することができ、３つ以上の状態には、当該状態に関連付けられたセキュリティの異なるレベルが提供されている。セキュリティ状態レジスタ６６は、現在のドメインがセキュアドメイン９０又は非セキュア９２であるかを示し、これは、どのアクセス許可が、あるデータがアクセスされ得る又は動作が可能にされるかを支配するために使用されるかを、ＭＭＵ ７０又は他の制御ユニットに示す。
【0032】
したがって、図４は、システムにおいて実行され得るいくつかの異なるソフトウェア実行環境８０、８２、８４、９４、９６、９８を示す。これらのソフトウェア実行環境のそれぞれには、所与のパーティション識別子（パーティションＩＤ又はＰＡＲＴＩＤ）が割り当てられ得、又は２つ以上のソフトウェア実行環境のグループには、共通のパーティションＩＤが割り当てられ得る。いくつかの場合に、単一プロセスの個々の部分（例えば、異なる機能又はサブルーチン）は、別個の実行環境として見なされ得、当該部分には、別個のパーティションＩＤが割り当てられ得る。例えば、図５は、仮想マシンＶＭ（Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ）３、及びＶＭ ３下で実行する２つのアプリケーション３７４１、３９７４には全て、ＰＡＲＴＩＤ １が割り当てられており、第２の仮想マシンＶＭ ７下で実行する特定のプロセス３９７４には、ＰＡＲＴＩＤ ２が割り当てられており、ＶＭ ７自体及びＶＭ ７下で実行する別のプロセス１４７３には、ＰＡＲＴＩＤ ０が割り当てられている一例を示す。所定のパーティションＩＤ（ｂｅｓｐｏｋｅ ｐａｒｔｉｔｉｏｎ ＩＤ）を全てのソフトウェア実行環境に割り当てる必要はない。デフォルトパーティションＩＤは、専用パーティションＩＤが割り当てられていないソフトウェア実行環境のために使用されるために指定され得る。パーティションＩＤ空間のどの部分がソフトウェア実行環境のそれぞれに割り当てられるかの制御は、より高い特権レベルでソフトウェアによって実施され、例えば、ＥＬ２で実行するハイパーバイザは、ＥＬ１で実行する仮想マシンオペレーティングシステムへのパーティションの割り当てを制御する。しかしながら、いくつかの場合に、ハイパーバイザは、より低い特権レベルでのオペレーティングシステムが、当該オペレーティングシステム自体のコードの部分について又は当該コード下で実行するアプリケーションについて、当該オペレーティングシステム自体のパーティションＩＤを設定することを許可し得る。また、いくつかの例では、セキュアワールド９０は、セキュアワールドＯＳ又はモニタプログラムＥＬ３によって制御される、通常ワールド９２とは完全に別個のパーティションＩＤ空間を有することができる。
【0033】
図３に示すように、ＣＰＵは、所与のメモリアクセストランザクションに関連付けられるＭＰＡＭ関連情報を生成するためのＭＰＡＭ生成論理７７を含み得る。ＭＰＡＭ関連情報は、少なくともＰＡＲＴＩＤを含み得るが、ＭＰＡＭ関連情報はまた、いくつかの例では、他の情報（例えば、メモリシステム構成要素が、所与のメモリアクセス要求に応答して、性能監視パラメータのどのセットを更新すべきかを選択するために使用される性能監視グループＩＤ）を含み得る。ＭＰＡＭ生成論理７７は、どのレジスタがＭＰＡＭ関連情報を生成するために使用されるべきかを判定するためにＭＰＡＭ制御レジスタ６８のパーティションＩＤレジスタ間で選択するためのＭＰＡＭレジスタ選択論理７８と、ＭＰＡＭ制御レジスタ６８における情報に基づく仮想パーティションＩＤを、リソース制御設定を選択するためにメモリシステム構成要素によって使用される物理パーティションＩＤにマッピングすることを制御するためのパーティションＩＤ仮想化論理７９とを含むことができる。ＭＰＡＭ生成論理７７は、いくつかの代替のＭＰＡＭ関連情報を生成し、いくつかの代替のＭＰＡＭ関連情報は、命令フェッチアクセスのために使用される命令ＭＰＡＭ関連情報（Ｉｎｓｔｒｕｃｔｉｏｎ ＭＰＡＭ－ｒｅｌａｔｅｄ ｉｎｆｏｒｍａｔｉｏｎ、Ｉ－ＭＰＡＭ）と、データアクセスのために使用されるデータＭＰＡＭ関連情報（Ｄａｔａ ＭＰＡＭ－ｒｅｌａｔｅｄ ｉｎｆｏｒｍａｔｉｏｎ、Ｄ－ＭＰＡＭ）と、命令フェッチによってトリガされるページテーブルウォークアクセスのために使用される命令ページテーブルウォークＭＰＡＭ関連情報（Ｉｎｓｔｒｕｃｔｉｏｎ Ｐａｇｅ Ｔａｂｌｅ Ｗａｌｋ ＭＰＡＭ－ｒｅｌａｔｅｄ ｉｎｆｏｒｍａｔｉｏｎ、Ｉ－ＰＴＷ－ＭＰＡＭ）と、データページテーブルウォークＭＰＡＭ関連情報のために使用されるデータページテーブルウォークＭＰＡＭ関連情報（Ｄａｔａ Ｐａｇｅ Ｔａｂｌｅ Ｗａｌｋ ＭＰＡＭ－ｒｅｌａｔｅｄ ｉｎｆｏｒｍａｔｉｏｎ、Ｄ－ＰＴＷ－ＭＰＡＭ）とを含む。ページテーブルウォークメモリアクセスのための別個のＭＰＡＭ関連情報Ｉ－ＰＴＷ－ＭＰＡＭ及びＤ－ＰＴＷ－ＭＰＡＭの提供は、有用であることができ、このため、ページテーブルウォークメモリアクセスは、現在実行されているプロセスについてではなく、ページテーブルを管理するプロセスについて定義されたメモリシステム構成要素パラメータに従って制御された、当該ページテーブルウォークメモリアクセスのリソース使用を有することができる。
【0034】
所与のメモリ要求に関連付けられたソフトウェア実行環境に依存して、どのパーティション識別子を当該要求に割り当てるかを判定するための精密な機構は、非常に変化し得、このような機構は、処理要素（ＣＰＵ）６において使用され得ることが理解されよう。キャッシュ、相互接続、又はメモリコントローラなどのメモリシステム構成要素の観点から、所与のメモリ要求で指定されたパーティション識別子がＣＰＵにおいてどのように選択されたかは重要でない。
【0035】
所与のメモリトランザクションに付加されたパーティションＩＤ及び性能監視グループＩＤ（並びに、いくつかの実施形態では、トランザクションが発行されたセキュリティ状態を指定するセキュリティ状態指示）は、メモリシステムにわたってメモリトランザクションと共に流れる。したがって、メモリトランザクションをメモリシステムの他の構成要素に渡すメモリシステムのノード（例えば、相互接続）は、このようなノードにおいて受信された対応する要求と同じパーティションＩＤ、性能監視グループ及びセキュリティ状態指示を有する発信（ｏｕｔｇｏｉｎｇ）メモリトランザクションを提供する。メモリシステム内のキャッシュについては、これらは、キャッシュヒットがある場合に、要求への応答を時には生成する挙動を有し、キャッシュミスがある場合に、要求をメモリシステムの更なる部分に他の時には渡す挙動を有する。メモリシステム内のキャッシュはまた、要求に基づいて、新しいエントリを時には割り当て得る。新しいエントリを割り当てるときに、キャッシュは、パーティションＩＤ、性能監視グループ、及び割り当てを引き起こした要求のセキュリティ指示を、キャッシュされたデータ自体と一緒に記憶することができる。データが更なるキャッシュ又はメモリに書き戻されたときに、書き戻しトランザクションが生成され、書き戻しトランザクションは、削除をトリガした要求に関連付けられたＩＤではなく、キャッシュにおける削除されたデータに関連付けられたパーティションＩＤ、性能監視グループ及びセキュリティ指示を指定する。これは、書き戻しについてのリソース割り当て又は性能監視が、対応するデータをキャッシュに割り当てたソフトウェア実行環境に特有のパラメータに従って制御／監視されることを可能にする。
【0036】
メモリシステム構成要素（例えば、キャッシュ、相互接続、メモリコントローラ、メモリデバイス、又はメモリ管理ユニット）のうちの全てが、パーティショニングをサポートすることができるわけではないことに留意されたい。パーティショニングをサポートしない構成要素は、全てのソフトウェア実行環境について共通の方法で、リソース割り当てを制御する又は性能を監視することができる。しかしながら、発信要求は、前述と同じ方法でパーティションＩＤを依然として付加され、このため、パーティショニングをサポートする下流のメモリシステム構成要素は、パラメータの適切なセットを選択するためにパーティションＩＤを使用することができる。したがって、システム設計者が、任意の所与のメモリシステム構成要素においてパーティションＩＤを使用することを実際に選択するかどうかにかかわらず、前述の処理要素アーキテクチャ及びパーティションＩＤルーティングスキームは、メモリシステムの異なる箇所（ｐｏｉｎｔ）においてパーティショニングを実装する一連の実装をサポートするための柔軟性を提供する。しかしながら、パーティションＩＤ又は性能監視グループＩＤに応答するこのようなメモリシステム構成要素については、これらは、パーティションＩＤに基づいて、リソース割り当て若しくは競合管理、又は性能監視を制御することができる。
【0037】
性能モニタは、リソースパーティショニング制御とは異なって働く。性能モニタは、モニタにプログラムされたフィルタに基づいて、性能メトリックを測定、カウント、又は計算する。フィルタパラメータは、パーティションＩＤと、性能監視グループとを含み得る（又は、パーティションＩＤを含まずに、性能監視グループを含み得る）。例えば、メモリに転送されたバイトをカウントする性能モニタは、５のパーティションＩＤ及び２の性能監視グループでの読み取りのみをカウントするように、測定をフィルタリングしてもよい。したがって、性能測定は、同じパーティションＩＤ及び性能監視グループを共有する、異なるソフトウェア実行環境又はソフトウェア実行環境の異なるグループについて収集され得る。
【0038】
一方、リソースパーティショニングをサポートするシステム構成要素については、メモリシステム構成要素は、パーティションＩＤに基づいて、メモリシステム構成要素パラメータのセットを選択する。メモリシステム構成要素パラメータは、リソース制御パラメータであってもよく、リソース制御パラメータは、（帯域幅、キャッシュ容量などの）メモリシステムリソースの割り当て又はこれらのリソースについての競合を制御するために使用される（例えば、選択されたメモリシステム構成要素パラメータは、対応するパーティションＩＤに関連付けられたトランザクションについて設定された優先度を定義することができる）。
【0039】
図６は、パーティションＩＤ（ＰＡＲＴＩＤ）に基づいて選択されたメモリシステム構成要素パラメータを使用してリソースパーティショニングを制御する一例を示す。メモリシステム構成要素１００は、制御されたリソース１０４（例えば、キャッシュ容量、帯域幅）へのアクセスを制御するためのレギュレータ１０２を含む。メモリシステム構成要素１００は、いくつかのエントリを提供する設定テーブル１０６を有し、エントリのそれぞれは、所与のパーティションＩＤに対応する。設定テーブル１０６は、受信されたメモリアクセス要求で指定されたＰＡＲＴＩＤに基づいてインデックス付けされている。図６は、１つの設定テーブルを示すが、２つ以上の形態のリソース制御を制御する他の例は、実装されたリソース制御あたりに設定テーブル１０６を有することができる。設定テーブルのエントリのそれぞれは、対応するＰＡＲＴＩＤについて１つ以上のパーティショニング制御設定（メモリシステム構成要素リソース制御パラメータ）１０８を指定する。設定は、例えば、どのくらいのキャッシュ（又はどのくらいのメモリバス帯域幅）が、対応するＰＡＲＴＩＤに関連付けられた要求のために使用され得るかを指定することができる。（例えば、所与のＰＡＲＴＩＤについての最大キャッシュ占有に基づく）いくつかの形態の制御は、測定回路１１０によってなされたリソース使用測定（例えば、いくつのキャッシュエントリが、所与のＰＡＲＴＩＤについて既に割り当てられているかのカウント）に依存し得る。他の形態の制御は、測定回路１１０を必要としなくてもよい（例えば、以下で更に記載の部分ベースのキャッシュ制御機構については、測定は必要とされない）。したがって、設定テーブル１０６で定義された所与のＰＡＲＴＩＤについてのリソース使用の限度（ｌｉｍｉｔ）に基づいて、レギュレータ１０２は、所与のＰＡＲＴＩＤが割り当てられた特定のソフトウェアプロセスが、当該ソフトウェアプロセスの制御されたリソース１０４の公正な配分よりも多くを取ることを回避するために、要求処理機能１１２が着信（ｉｎｃｏｍｉｎｇ）要求をどのように処理するかを制御する。
【0040】
メモリシステム構成要素が、キャッシュ８、１０、１６、２０である場合に、制御されたリソース１０４は、キャッシュ記憶容量であり得る。レギュレータ１０２は、関連するＰＡＲＴＩＤについての設定テーブルにおけるメモリシステム構成要素リソース制御パラメータ１０８の選択されたセットに依存して、メモリトランザクションに応答してキャッシュへのデータの割り当てを制御することができる。メモリシステム構成要素が、相互接続１４、１８又はメモリコントローラ２４である場合に、レギュレータ１０２は、関連するＰＡＲＴＩＤについての設定テーブルにおけるメモリシステム構成要素リソース制御パラメータ１０８の選択されたセットに依存して、メモリトランザクションを処理するための帯域幅又はバッファ占有の割り当てを制御することができる。
【0041】
図７は、１つ以上の設定テーブル１０６における制御設定を更新するためのプログラミングインタフェース１２０を示す。この例では、それぞれのタイプの制御されたリソース１０４－Ａ、１０４－Ｂへのアクセスを制御するためにレギュレータ１０２－Ａ、１０２－Ｂのそれぞれを制御するための２つの別個の設定テーブル１０６－Ａ及び１０６－Ｂがある。プログラミングインタフェース１２０は、ＰＡＲＴＩＤセレクタ１３０と、いくつかの設定インタフェースレジスタ１３２－Ａ、１３２－Ｂとを含む。所与のＰＡＲＴＩＤについての制御設定を設定又は読み取るために、最初に、ＰＡＲＴＩＤセレクタ１３０内のレジスタが、所与のＰＡＲＴＩＤで書き込まれ、次いで、読み取り又は書き込み動作が、更新される制御設定に対応する１つ以上のインタフェースレジスタ１３２－Ａ、１３２－Ｂに実行される（読み取り動作は、設定テーブルの対応するエントリからの値を返し、書き込み動作は、新しい値を設定テーブルの対応するエントリに書き込む）。ＰＡＲＴＩＤセレクタ１３０は、ＰＡＲＴＩＤのＰＡＲＴＩＤ選択レジスタで指定されたＰＡＲＴＩＤに基づいて、書き込み又は読み取りのために設定テーブル（単数又は複数）１０６の適切なエントリを選択する。
【0042】
プログラミングインタフェース１２０のレジスタは、メモリマップドレジスタであり、メモリマップドレジスタは、読み取り／書き込みされる対応するレジスタにマッピングされたメモリアドレスを、ロード／ストア動作のターゲットアドレスとして指定するロード／ストア動作を発行するＣＰＵ ６によってアクセスされる。したがって、ＰＡＲＴＩＤセレクタ１３０は、インタフェースレジスタ１３２の共通のセットを設定テーブル（単数又は複数）１０６の関連する行（単数又は複数）に接続して、別個のＰＡＲＴＩＤのそれぞれについての別個のインタフェースレジスタの必要を回避する。ＰＡＲＴＩＤセレクタ１３０は、読み取りされる又は書き込みされるエントリを選択するために、設定テーブル１０６にアクセスするために使用される「鍵穴（ｋｅｙｈｏｌｅ）」をテーブルの上下に実際に移動させる。
【0043】
別個のセキュアアドレス空間及び低セキュアアドレス空間をサポートするシステムにおいて、別個の設定テーブル１０６及び別個のプログラミングインタフェース１２０は、低セキュアドメインをセキュアドメインから分離するために、セキュアアドレス空間及び低セキュアアドレス空間について、それぞれ提供され得る。
【0044】
図８は、パーティションＩＤに基づいてメモリシステム構成要素の動作を制御するための方法を示す。ステップ２００で、メモリシステム構成要素は、前述のようにパーティションＩＤ、性能監視グループ（Ｐｅｒｆｏｒｍａｎｃｅ Ｍｏｎｉｔｏｒｉｎｇ Ｇｒｏｕｐ、ＰＭＧ）及びセキュリティ状態指示を指定するメモリトランザクションを受信する。メモリシステム構成要素が、メモリシステムリソースパーティショニングをサポートする場合に（ステップ２０２）、次いで、ステップ２０４で、リソース制御パラメータのセットが、パーティションＩＤ及びセキュリティ状態に基づいて選択される。性能監視グループは、このステップで考えられない。ステップ２０６で、リソースの割り当ては、リソース制御パラメータの選択されたセットを使用して制御され、又はこれらのリソースについての競合は、リソースパラメータの選択されたセットを使用して管理される。メモリシステムリソースパーティショニングがサポートされていない場合に、次いで、ステップ２０４及び２０６は省略される。
【0045】
メモリシステム構成要素が、性能監視グループによる性能監視パーティショニングをサポートする場合に（ステップ２０８）、次いで、ステップ２１０で、構成要素に実装された性能モニタのそれぞれは、要求を、性能モニタのフィルタパラメータに対してテストする（テストは、ＰＭＧ及びパーティションＩＤに適用されるテストを含み得る）。モニタのフィルタパラメータが満たされているモニタのそれぞれは、当該モニタが行うように設計されている測定、カウント、又は計算に従って、モニタの内部状態を更新する。性能監視パーティショニングをサポートしないメモリシステム構成要素については、ステップ２１０は省略される。いくつかの実施形態では、パーティションＩＤフィールド及びＰＭＧフィールドの両方は、フィルタパラメータに含まれ得る（このため、ＰＭＧフィールドは、パーティションＩＤフィールドを更に限る）。代替として、ＰＭＧは、パーティションＩＤフィールドとは別個の独立したＩＤとして解釈され得、この場合に、フィルタパラメータは、パーティションＩＤを考えずに、ＰＭＧを考え得る。
【0046】
リソース監視パーティショニングをサポートするメモリシステム構成要素のそれぞれは、パラメータレジスタのセットを有することができ、パラメータレジスタのセットは、メモリシステム構成要素パラメータの異なるセットを記憶し、メモリシステム構成要素パラメータの異なるセットは、パーティションＩＤに基づいて選択される。パーティショニング制御のための制御パラメータは、論理的に、パーティションＩＤによってインデックス付けされた制御パラメータの配列である。制御パラメータを設定するためのインタフェースは、メモリマップドレジスタの配列として配置され得、又は１制御パラメータあたりにセレクタレジスタ及び唯一の単一の構成レジスタで配置され得る。後者の場合に、構成ソフトウェアは、最初に、構成するパーティションＩＤをセレクタレジスタに記憶し、次いで、所望の制御パラメータを１つ以上の制御パラメータ構成レジスタに記憶する。
【0047】
図９は、メモリシステム構成要素の一例であるキャッシュ３００の一例を示す。キャッシュ３００は、命令又はデータをキャッシュするためのキャッシュ、例えば、所与の処理要素６のレベル１データキャッシュ８、レベル１命令キャッシュ１０若しくはレベル２キャッシュ１２、クラスタキャッシュ１６、又はシステムキャッシュ２０などであり得る。キャッシュ３００はまた、アドレス変換のためのキャッシュ、例えば、ＭＭＵ ７０におけるＴＬＢ ７２又はページウォークキャッシュ７４などであり得る。図３は、ＭＭＵ ７０が所与のプロセッサコア内に設けられている一例を示すが、システムＭＭＵを、メモリシステムにおいて更に下に、例えば、ＳｏＣ相互接続１８内に設けることも可能である。
【0048】
キャッシュ３００は、キャッシュされる情報を記憶するためのキャッシュストレージ（キャッシュＲＡＭ）３０２を有する。キャッシュＲＡＭ ３０２は、ある数のストレージエントリ３０４を有する。図９に示すように、エントリのそれぞれは、
キャッシュされたデータ３０６（キャッシュされたデータ３０６は、任意のキャッシュされた情報であり得、データ値のみでなく、キャッシュのタイプに依存して、命令又はアドレス変換データも包含する）、
エントリにおける対応するデータが有効であるかどうかを指定する有効ビット３０８、
キャッシュされたデータに関連付けられたアドレスの一部分を示すタグフィールド３１０、
データをキャッシュに割り当てたメモリトランザクションのパーティションＩＤ ３１４、
割り当てるメモリトランザクションの性能監視グループＩＤ ３１６、
割り当てるメモリトランザクションのセキュリティ状態指示３１８（セキュリティ状態指示３１８は、当該メモリトランザクションがどのセキュリティ状態から発行されたかを示す）、
システム設計がキャッシュラインのそれぞれについて保つ必要があり得る他の情報、例えば、コヒーレンス状態又はアドレス空間インジケータ（Ａｄｄｒｅｓｓ Ｓｐａｃｅ Ｉｎｄｉｃａｔｏｒ、ＡＳＩ）
を記憶することができる。
キャッシュからのデータの削除の際に、ＩＤフィールド３１４、３１６、３１８は、書き戻しトランザクションのためのパーティションＩＤ、性能監視グループＩＤ、及びセキュリティ状態指示を導出するために使用される。図９に示されていないが、キャッシュエントリのそれぞれはまた、キャッシュされたデータのコヒーレンシ状態を指定するコヒーレンシ情報（例えば、データが、書き戻しが必要とされるかどうかを判定するために、クリーン又はダーティであるか）、及び／又は削除が必要とされるときに犠牲キャッシュラインを選択するために犠牲選択データ（例えば、どのエントリがごく最近使用されたかを追跡するためのデータ）を記憶することができる。
キャッシュされたデータ３０６（キャッシュされたデータ３０６は、任意のキャッシュされた情報であり得、データ値のみでなく、キャッシュのタイプに依存して、命令又はアドレス変換データも包含する）、
エントリにおける対応するデータが有効であるかどうかを指定する有効ビット３０８、
キャッシュされたデータに関連付けられたアドレスの一部分を示すタグフィールド３１０、
データをキャッシュに割り当てたメモリトランザクションのパーティションＩＤ ３１４、
割り当てるメモリトランザクションの性能監視グループＩＤ ３１６、
割り当てるメモリトランザクションのセキュリティ状態指示３１８（セキュリティ状態指示３１８は、当該メモリトランザクションがどのセキュリティ状態から発行されたかを示す）、
システム設計がキャッシュラインのそれぞれについて保つ必要があり得る他の情報、例えば、コヒーレンス状態又はアドレス空間インジケータ（Ａｄｄｒｅｓｓ Ｓｐａｃｅ Ｉｎｄｉｃａｔｏｒ、ＡＳＩ）
を記憶することができる。
キャッシュからのデータの削除の際に、ＩＤフィールド３１４、３１６、３１８は、書き戻しトランザクションのためのパーティションＩＤ、性能監視グループＩＤ、及びセキュリティ状態指示を導出するために使用される。図９に示されていないが、キャッシュエントリのそれぞれはまた、キャッシュされたデータのコヒーレンシ状態を指定するコヒーレンシ情報（例えば、データが、書き戻しが必要とされるかどうかを判定するために、クリーン又はダーティであるか）、及び／又は削除が必要とされるときに犠牲キャッシュラインを選択するために犠牲選択データ（例えば、どのエントリがごく最近使用されたかを追跡するためのデータ）を記憶することができる。
【0049】
キャッシュへのデータの割り当ては、直接マップド、セットアソシエイティブ、又は完全アソシエイティブを含む任意の既知のキャッシュ編成に従って制御され得る。図９の例は、４つのウェイを有するセットアソシエイティブ編成スキームを示すが、これは、単に一例であることを理解されたい。キャッシュへのルックアップは、対応するメモリトランザクションに関連付けられたパーティションＩＤとは独立して、実行される。したがって、所与のパーティションＩＤを指定するメモリトランザクションが受信されたときに、トランザクションは、キャッシュエントリに記憶されたパーティションＩＤ ３１４、非セキュアＩＤインジケータ３１８、及び性能監視グループ３１６にかかわらず、インデックス付けされたキャッシュエントリにおけるデータに対してヒットすることができる。したがって、性能リソースのパーティショニング及び／又は性能監視は、異なるソフトウェアプロセスが、キャッシュされたデータへのアクセスを共有することを防止しない。
【0050】
一方、データをキャッシュに割り当てるときに、リソース制御パラメータのセットに依存して、割り当てを制御し、リソース制御パラメータのセットは、キャッシュコントローラ３１２は、対応するメモリトランザクションのセキュリティ状態及びパーティションＩＤに基づいて選択される。キャッシュは、リソース制御パラメータレジスタ３２０のセット（前述の設定テーブル１０６の一例）を有し、レジスタ３２０のそれぞれは、対応するソフトウェア実行環境についてリソース制御パラメータを記憶する。セレクタ３２２は、キャッシュへのデータの割り当てを必要とする着信メモリトランザクションのパーティションＩＤ及びセキュリティ状態とに基づいて、レジスタのうちの１つを選択する。選択されたレジスタに記憶されたパラメータは、データがキャッシュに割り当てられるかどうか、及びデータがキャッシュにどのように割り当てられるかを制御するために使用される。
【0051】
第１のキャッシュパーティショニング制御モードでは、割り当ては、パーティションＩＤを使用して選択された最大容量閾値を使用して制御され、最大容量閾値は、対応するパーティションＩＤに関連付けられたデータが割り当てられることが可能にされている、キャッシュ容量のエントリの最大数を識別する。セキュア状態及び非セキュア状態をサポートする実装では、閾値は、パーティションＩＤと非セキュアＩＤインジケータとの所与の組み合わせに関連付けられたデータが割り当てられることが可能にされた最大容量を定義することができる。例えば、最大容量閾値は、より高い特権プロセスによって設定され得、すなわち、所与のオペレーティングシステムについての閾値は、ハイパーバイザによって設定され得、所与のアプリケーションについての閾値は、オペレーティングシステムによって設定され得る。
【0052】
例えば、図２は、パーティションＩＤ ０、１、及び２には、５０％、５０％、及び４０％の最大容量閾値がそれぞれ割り当てられている一例を示す。これは、保証された割り当てではなく、所与のパーティションＩＤについてデータを記憶することできるキャッシュの量についての最大限度のみがあるため、異なるソフトウェア実行環境について定義された最大容量閾値の合計は、１００％を超え得ることに留意されたい。この場合に、対応するソフトウェア実行環境の全てが、同時に、当該ソフトウェア実行環境の最大割り当てを使用するわけではない。
【0053】
図９に戻ると、キャッシュ３００は、キャッシュエントリ３０４のうちのいくつが、パーティションＩＤのそれぞれに関連付けられたデータについて割り当てられたかを追跡するための割り当てカウンタ３２６のセットを有する。セキュリティ状態がサポートされている場合に、カウンタは、セキュリティ状態に基づいて、更にパーティショニングされてもよい。所与のパーティションＩＤについてのデータ値が、キャッシュに割り当てられたときに、対応する割り当てカウンタ３２６は、インクリメントされる。データが、無効にされた、削除された、又は置き換えられたときに、対応するパーティションＩＤについての割り当てカウントは、デクリメントされる。キャッシュミスが、所与のメモリトランザクションに応答して発生するときに、キャッシュコントローラ３１２は、メモリトランザクションによって指定されたパーティションＩＤに対応する割り当てカウンタ３２６及びリソース制御パラメータレジスタ３２０を読み取り、割り当てカウントを最大容量閾値と比較し、比較の結果に基づいて割り当てを制御する。現在の割り当てが、まだ閾値を超えていない場合に、必要とされるデータは、キャッシュに割り当てられ得る。しかしながら、割り当てカウントが、閾値以上である場合に、キャッシュコントローラ３１２は、同じパーティションＩＤに関連付けられた閾値レベル超のエントリがキャッシュに割り当てられることを防止するために、新しい要求についてデータを割り当てないと判定することができ、又は新しいデータを割り当てる前に当該パーティションＩＤに関連付けられた他のデータをキャッシュから削除する若しくは置き換えることができる。削除又は置き換えが必要とされる場合に、キャッシュのエントリのそれぞれに記憶されたパーティションＩＤ ３１４（及び、提供されている場合に、犠牲選択情報）は、どのデータを削除するかを判定するために使用され得る。容量をカウントする上記の手段は、単に一例であり、他の技法がまた、キャッシュ容量を追跡するために使用され得ることが理解されよう。
【0054】
リソース制御パラメータレジスタ３２０は、最大容量閾値によって示されたエントリの最大数を、異なる方法で表すことができる。例えば、リソース制御パラメータレジスタ３２０は、対応するパーティションＩＤデータに割れ当てられ得るエントリの最大数を直接指定することができる。代替として、リソース制御パラメータレジスタ３２０は、当該パーティションＩＤについて割り当てられ得るキャッシュの総容量のフラクションで閾値を指定することができる。例えば、パラメータは、スケーリングされたパーセンテージを表すことができ、スケーリングされたパーセンテージにおいて、パラメータの幅及びスケール因子は、対応するメモリ構成要素についてのＩＤレジスタ３６２において指定される。例えば、構成要素は、２５６でスケーリングされた８ビット容量制御をサポートし得、この場合に、容量の３０％を所与のパーティションに割り当てるために、パーティションの最大容量パラメータは、３０＊２５６＝７６．８であり、割り当てが、所望のパーセンテージを超えることを防止するために、７６に切り捨てられる。
【0055】
複数のセキュリティ状態がサポートされている実施形態では、セキュリティ状態指示はまた、パーティションＩＤと組み合わせて、適切なリソース制御パラメータレジスタ３２０及び割り当てカウント３２６を選択するために使用される。
【0056】
図１０は、第１のパーティショニング制御モードで最大容量閾値に従ってキャッシュ割り当てを制御する方法を示す。ステップ３３０で、キャッシュミスが、所与のメモリトランザクションについて検出される。ステップ３３２で、リソース制御パラメータ３２０のセットは、対応するパーティションＩＤ及びセキュリティ状態に基づいて選択される。ステップ３３４で、対応するセキュリティ状態及びパーティションＩＤについてカウンタ３２６によって維持された割り当てカウントは、リソース制御パラメータ３２０の選択されたセットにおける最大容量閾値と比較され、ステップ３３６で、割り当てカウントが最大容量閾値よりも大きいかどうかが判定される。そうでない場合に、次いで、ステップ３３８で、当該要求についてのデータは、キャッシュミスに応答してキャッシュに割り当てられる。一方、割り当てが割り当て閾値以上である場合に、次いで、ステップ３４０で、キャッシュへのデータの割り当ては防止され、又は代替として、ステップ３４２で、現在の要求と同じパーティションＩＤに関連付けられたデータは、新たに割り当てられたデータのためのウェイを作るために置き換えられ得又は削除され得、ステップ３３８で、データは、通常とおりに割り当てられ得る（例えば、閾値が最近更新された場合に、ステップ３４０又は３４２によって提供された限度にもかかわらず、割り当てカウントは、閾値を時には超え得る）。方法がステップ３４０又は３４２に進むかどうかは、キャッシュの所与の実装についての実装選択である。
【0057】
代替として、図１１に示すように、第２のキャッシュ制御モードが使用され得、第２のキャッシュ制御モードにおいて、パーティションＩＤに基づいて選択されたキャッシュ容量部分ビットマップ３５０は、キャッシュ割り当てを制御するために使用される。ビットマップ３５０は、複数のフィールド３５２を有し、複数のフィールド３５２はそれぞれ、キャッシュストレージ３０２の対応する部分が、対応するパーティションＩＤに関連付けられたデータを記憶するために割り当てられることが可能されるかどうかを指定する。例えば、図１１の例の下部に示すビットマップ３５０は、３２個のフィールド３５２を有し、３２個のフィールド３５２はそれぞれ、キャッシュ容量の１／３２に対応する。フィールドのそれぞれは、対応するパーティションＩＤを指定するトランザクションが、データをキャッシュの当該部分に割り当てることができないことを示すために、０に設定され得、又は当該パーティションＩＤについてのデータが、当該部分に割り当てられることが可能にされていることを示すために、１に設定され得る。
【0058】
図１１の上部に示すように、異なるビットマップ３５０を異なるパーティションＩＤについて設定することによって、これは、キャッシュのいくつかの部分が、所与のパーティションＩＤについて確保されることを可能にし、他の部分は、パーティションＩＤ間で共有されてもよく、又は完全に割り当てされなくてもよい。例えば、図１１に示す４つのキャッシュ部分のサブセット（これは、全キャッシュ容量でない）については、キャッシュの部分０は、パーティション１にのみ割り当てられ、部分１は、パーティション１及びパーティション２の両方に割り当てられ、このため、パーティション１及びパーティション２は、キャッシュのこの部分への割り当てについて競合し得、部分２は、パーティション２にのみ割り当てられ、部分３は、これらのパーティションのいずれにも割り当てられない。したがって、データをパーティション１についてキャッシュに割り当てるときに、キャッシュコントローラ３１２は、部分０又は１内の場所を選択することに制限されているが、部分２又は３に割り当てることができない。ビットマップによって定義された「部分（ｐｏｒｔｉｏｎ）」は、１つ以上のキャッシュエントリのグループであり得、１つ以上のキャッシュエントリのグループは、任意の所与のアドレスが、グループのうちの少なくとも１つのエントリ、例えば、セットアソシエイティブキャッシュにおけるウェイ全体（当該ウェイに属する全てのセットを含む）、又は完全アソシエイティブキャッシュにおけるエントリの更なる任意のサブセットに割り当てられ得るという特性を有する。
【0059】
したがって、第２の割り当て制御モードでは、キャッシュミスが検出されたときに、対応するパーティションＩＤ及びセキュリティ状態についての制御パラメータのセットが再び選択されるが、今回は、キャッシュビットマップが、読み取られ、データがキャッシュのどの部分に割り当てられ得るかを制御するために使用される。
【0060】
いくつかのキャッシュ実装は、上記の第１のキャッシュ割り当て制御モード及び第２のキャッシュ割り当て制御モードのうちの１つのみをサポートし得る（例えば、直接マッピングされたキャッシュは、第１のモードを実装することができるが、第２のモードを実装することができない）。他の実装は、両方のモードを使用するオプションをサポートし得る。例えば、使用されている特定のキャッシュ編成が、多くの部分を与えることをサポートしない場合に（例えば、比較的低い連想性のセットアソシエイティブキャッシュ）、最大容量限度をオーバーレイすることは、部分パーティショニングのみよりも多くの制御を与えるため、これは、有用であり得る。
【0061】
前述のように、キャッシュ３００は、リソースパーティショニングがどのように実行されるかを制御するためのメモリマップド構成レジスタ３６０を有することができる。これは、上記のプログラミングインタフェース１２０の一例である。構成レジスタ３６０は、キャッシュ３００のハードウェア能力を識別するためのＩＤレジスタ３６２と、更新するリソース制御パラメータのセットを選択するためのセレクタレジスタ３６４と、リソース制御パラメータの選択されたセットに書き込まれるパラメータを指定するための１つ以上の構成レジスタ３６６とを含む。
【0062】
例えば、ＩＤレジスタ３６２は、第１／第２のキャッシュ割り当て制御モードのうちのどちらがサポートされているかを指定することができる（閾値又はビットマップベースのパーティショニング）。例えば、割り当てカウンタ３２６を有さないキャッシュは、第１のモードがサポートされていないことを示してもよい。この場合に、制御プロセッサは、第２のモードの使用に制限されてもよい。他のキャッシュは、両方のモードをサポートしてもよく、どちらが所与のプロセスのために使用されるかを選択するための柔軟性を有してもよい。この場合に、どのモードを使用するかは、対応するパーティションＩＤについてリソース制御パラメータレジスタ３２０内で指定されてもよく、構成レジスタ３６０を使用してプログラムされてもよい。
【0063】
所与のパーティションＩＤについてリソース制御パラメータのセットを設定するときに、ソフトウェアは、セレクタレジスタ３６４及び構成レジスタ３６６にマッピングされたメモリアドレスを指定するメモリトランザクションを発行することによって、当該パーティションＩＤをレジスタ３６４に書き込み、書き込まれるパラメータを対応するレジスタ３６６に書き込む。応答して、キャッシュ３００は、パラメータを構成レジスタ３６６から読み取り、パラメータを、関連するパーティションＩＤによって識別された対応するリソース制御パラメータレジスタ３２０に書き込む。セキュリティ状態がサポートされているときに、セレクタレジスタ３６４及び構成レジスタ３６６は、バンクされ得、このため、異なるバージョンが、セキュア状態及びセキュアでない状態についてそれぞれ提供され、メモリトランザクションに関連付けられたセキュリティ指示は、レジスタのどのセットがアクセスされるかを選択する。
【0064】
リソース制御パラメータを設定するためのこのようなセレクタレジスタ３６４及び構成レジスタ３６６は、単に、リソース制御パラメータがどのように設定され得るかの一例であることに留意されたい。この手法の利点は、この手法が、メモリシステム構成要素におけるアドレス空間使用を節約することである。しかしながら、代替形態では、より広いインタフェースが使用され、より広いインタフェースにおいて、制御設定の配列は、Ｎ個の制御設定レジスタの配列として曝されており、Ｎは、サポートされているパーティションＩＤの最大数である。これは、制御構成が、パーティションについて単一の書き込みで更新され得、したがって、別のプロセッサが、メモリシステム構成要素を構成している間に、１つのプロセッサが、セレクタレジスタ３６４及び構成レジスタ３６６にアクセスすることを防止するために、相互排他を必要としないという点でより簡単である。例えば、パーティションＩＤの最大数が、２１６であり、典型的なメモリシステム構成要素が、２～４つの制御を有する場合に、この手法は、リソース制御パラメータの配列について２５６ＫＢのアドレス空間を使用し得る。
【0065】
メモリマップド構成レジスタ３６０へのアクセスは、例えば、どの動作状態が、構成レジスタ３６０を更新するためのメモリトランザクションを発行することができるかを限るために、ＭＭＵ ７０によって制御されてもよい。例えば、ＥＬ０で実行される命令は、構成レジスタ３６０にアクセスすることが可能にされていないことがあるが、ＥＬ２でのハイパーバイザは、可能にされていることがある。パーティションＩＤの仮想化がサポートされているときに、キャッシュ３００内で使用されるパーティションＩＤは、物理パーティションＩＤであり、対応するアプリケーションのパーティションＩＤのために使用されるリソース制御パラメータを設定することを試みるオペレーティングシステムは、仮想パーティションＩＤを指定する。したがって、オペレーティングシステムが、誤ったリソース制御パラメータを更新することを防止するために、構成レジスタ３６０にマッピングされたアドレスへのアクセスは、トラップされ得、処理をＥＬ２でのハイパーバイザに切り替える例外をトリガすることができる。次いで、ハイパーバイザにおける例外ハンドラは、キャッシュ３００におけるパラメータ３２０の関連するセットを更新するために、正しい物理パーティションＩＤを有する対応するメモリトランザクションを発行することができる。これを達成するために、２つのステージのＭＭＵ変換プロセスにおいて、メモリマップドレジスタ３６０に関連付けられたアドレスは、メモリシステム構成要素によって使用される他のアドレス空間とは異なるステージ２アドレスページに置かれてもよい。
【0066】
リソース制御パーティショニングと同様に、キャッシュ３００における性能監視は、性能監視グループ（及び、ＰＭＧがパーティションＩＤのサブプロパティである実施形態では、パーティションＩＤ）及びセキュリティ状態に基づいて、パーティショニングされてもよい。いくつかの性能モニタ３８０が設けられてもよく、いくつかの性能モニタ３８０はそれぞれ、当該性能モニタ３８０に対応するフィルタパラメータ３８２のセットにおいてプログラムされたフィルタに基づいて、性能メトリックを測定、カウント、又は計算するように構成可能である。フィルタパラメータ３８２は、ＰＡＲＴＩＤ及びＰＭＧを指定するためにフィールドを含むことができ、メモリトランザクションを受信した際に、フィルタパラメータ３８２が、ＰＡＲＴＩＤ／ＰＭＧフィールドについて特定の値を設定した場合に、性能モニタは、当該トランザクションに関連付けられたＰＡＲＴＩＤ／ＰＭＧ値が、フィルタパラメータ３８２において設定された値と一致するかどうかに依存して、当該トランザクションに基づいて、性能モニタのメトリックを更新するかどうかを判定することができる。第１のキャッシュ割り当てモードをサポートする実装では、割り当て閾値が超えられているかどうかを追跡するための割り当てカウンタ３２６が設けられている場合に、同じ割り当てカウンタ３２６がまた、性能監視のために使用され得ることに留意されたい。
【0067】
キャッシュ３００が、ＴＬＢ又はページウォークキャッシュなどのアドレス変換キャッシュである場合に、このようにキャッシュ割り当てリソースをパーティショニングすることは、１つのソフトウェア実行環境が、他のソフトウェア実行環境のための空間を残し「ノイジーネイバー」効果を低減するために、１つのソフトウェア実行環境の割り当てられたアドレス変換キャッシュ容量のパーセンテージ／部分よりも多く割り当てることができないことを確実にするために、有用であり得る。
【0068】
図９は、キャッシュ３００の一例を示すが、他のメモリシステム構成要素は、所与のパーティションＩＤ／性能監視グループ／セキュリティ状態に関連付けられたメモリシステム構成要素パラメータを構成するためのメモリマップド構成レジスタ３６０と、対応するパーティションＩＤについて構成データのセットを指定するためのリソース制御パラメータレジスタ３２０との同様のセットを有し得る。
【0069】
特に、他のメモリシステム構成要素（例えば、メモリコントローラ２４又は相互接続１４、１８など）については、以下の形態のリソースパーティショニングのうちのいずれかが実装されてもよい。
【0070】
メモリチャネル帯域幅パーティショニング
メインメモリチャネルの帯域幅は、パーティショニングされてもよい。２つの帯域幅制御スキームが、提供されてもよい。メモリチャネルは、任意選択で、
競合の存在下でも、パーティションが要求する最小帯域幅
競合の存在下でパーティションに使用可能な最大帯域幅限度
のうちの１つ又は両方を実装することができる。
これらの制御スキームの任意の組み合わせが、当該制御スキームをサポートするチャネルにおいて同時に使用され得る。制御スキームのそれぞれについて、以下の項で説明する。
メインメモリチャネルの帯域幅は、パーティショニングされてもよい。２つの帯域幅制御スキームが、提供されてもよい。メモリチャネルは、任意選択で、
競合の存在下でも、パーティションが要求する最小帯域幅
競合の存在下でパーティションに使用可能な最大帯域幅限度
のうちの１つ又は両方を実装することができる。
これらの制御スキームの任意の組み合わせが、当該制御スキームをサポートするチャネルにおいて同時に使用され得る。制御スキームのそれぞれについて、以下の項で説明する。
【0071】
最小帯域幅制御スキーム
最小帯域幅制御スキームは、パーティションの現在の帯域幅が最小値を下回るときに、優先度（ｐｒｅｆｅｒｅｎｃｅ）をパーティションからの要求に与え、パーティションの現在の帯域幅がパーティションの最小帯域幅を超えるときに、パーティションの要求が他の普通の要求と競合することを可能にする。したがって、パーティションの最小帯域幅を下回るパーティションの要求は、チャネルにおいてスケジュールされる可能性が最も高い。最小帯域幅制御スキームは、アカウンティング期間中にメモリ帯域幅を追跡する。
アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最小値未満である場合に、パーティションの要求は、チャネル帯域幅を使用するように優先的に選択される。
アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最小値よりも大きい場合に、パーティションの要求は、チャネルにおける帯域幅の使用のために、他の普通の優先度の要求と競合する。
アカウンティングウィンドウ中にパーティションによって使用されない帯域幅は累積しない。メモリシステム構成要素内のレジスタは、所与のパーティションＩＤについての最小帯域幅限度を、１秒あたりのスケーリングされたメガバイトとして指定することができる。１秒あたりのメガバイトのスケール値は、１秒あたりの所望のメガバイトに、ハードウェアによって定義され得るスケール因子を掛けたものとして計算される。
最小帯域幅制御スキームは、パーティションの現在の帯域幅が最小値を下回るときに、優先度（ｐｒｅｆｅｒｅｎｃｅ）をパーティションからの要求に与え、パーティションの現在の帯域幅がパーティションの最小帯域幅を超えるときに、パーティションの要求が他の普通の要求と競合することを可能にする。したがって、パーティションの最小帯域幅を下回るパーティションの要求は、チャネルにおいてスケジュールされる可能性が最も高い。最小帯域幅制御スキームは、アカウンティング期間中にメモリ帯域幅を追跡する。
アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最小値未満である場合に、パーティションの要求は、チャネル帯域幅を使用するように優先的に選択される。
アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最小値よりも大きい場合に、パーティションの要求は、チャネルにおける帯域幅の使用のために、他の普通の優先度の要求と競合する。
アカウンティングウィンドウ中にパーティションによって使用されない帯域幅は累積しない。メモリシステム構成要素内のレジスタは、所与のパーティションＩＤについての最小帯域幅限度を、１秒あたりのスケーリングされたメガバイトとして指定することができる。１秒あたりのメガバイトのスケール値は、１秒あたりの所望のメガバイトに、ハードウェアによって定義され得るスケール因子を掛けたものとして計算される。
【0072】
最大帯域幅限度制御スキーム
最大帯域幅限度制御スキームは、アカウンティング期間中のパーティションの最大帯域幅限度までについて、普通の優先度をパーティションに与える。アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最大値未満である場合に、パーティションの要求は、メモリチャネルにおけるスケジューリングについて、普通の優先度と競合する。アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最大帯域幅限度よりも大きい場合に、パーティションの要求は、チャネルにおける帯域幅の使用のために、他のより低い優先度の要求と競合する。
最大帯域幅限度制御スキームは、アカウンティング期間中のパーティションの最大帯域幅限度までについて、普通の優先度をパーティションに与える。アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最大値未満である場合に、パーティションの要求は、メモリチャネルにおけるスケジューリングについて、普通の優先度と競合する。アカウンティング期間中に追跡された際のパーティションによる帯域幅使用が、現在、パーティションの最大帯域幅限度よりも大きい場合に、パーティションの要求は、チャネルにおける帯域幅の使用のために、他のより低い優先度の要求と競合する。
【0073】
最大帯域幅限度制御スキームは、帯域幅使用が最大帯域幅限度を下回るときに、普通の優先度をパーティションからの要求に与え、帯域幅使用が最大帯域幅限度を超えるときに、非優先度をパーティションからの要求に与える。したがって、チャネル帯域幅についての競合の非存在下で、パーティションは、最大帯域幅よりも多くを使用し得る。パーティションの帯域幅使用が、パーティションの最大限度を下回るときの帯域幅についての要求は、普通の優先度でスケジュールされ、このため、競合する要求に依存して、パーティションの最大限度を下回るパーティションの要求された帯域幅の全てが、チャネルスケジューラによって認可され得るわけではない。アカウンティングウィンドウ中にパーティションによって使用されない帯域幅は累積しない。
【0074】
再び、最大帯域幅限度についての制御パラメータは、１秒あたりのスケーリングされたメガバイトとして指定され得る。１秒あたりのメガバイトのスケール値は、１秒あたりの所望のメガバイトに、ハードウェアによって定義され得るスケール因子を掛けたものとして計算される。
【0075】
最小帯域幅制御スキーム及び最大帯域幅限度制御スキームの両方が実装される場合に、次の表は、要求の優先度を示す。
【0076】
【表1】
【0077】
前述のスキームの全てについて、帯域幅パーティショニングスキームについての制御パラメータは全て、所与の単位、例えば１秒あたりのメガバイトで表され得る。この値はまた、１マイクロ秒あたりに転送されるバイトに相当する。実装は、得られる値が、パーティションＩＤについてのメモリシステム構成要素の帯域幅制御レジスタのうちの１つにプログラムされる前に、帯域幅パーティショニング制御パラメータのそれぞれに一定のスケール因子を掛けることを必要とし得る。実装が、制御パラメータのスケーリング、及び必要とされる場合に、スケール因子のスケーリングを必要とするどうかは、スケール因子は、メモリシステム構成要素内のディスカバリレジスタ（上記のキャッシュのディスカバリレジスタ３６２と同様）において指定され得る。
【0078】
上記の全てのメモリ帯域幅パーティショニングスキームについて、メモリチャネル帯域幅調整は、アカウンティング期間にわたって発生し得る。アカウンティング期間は、固定ウィンドウ又は移動ウィンドウのいずれかであり得る。ウィンドウの幅は、メモリシステム構成要素におけるディスカバリレジスタから読み取られ得る発見可能な定数であり得る。例えば、アカウンティング期間は、少なくとも１マイクロ秒であり得、アカウンティング期間は、２０マイクロ秒以上までであり得る。より長いアカウンティング期間は、特に移動ウィンドウ実装では、より多くのハードウェアを必要とし得、より短いアカウンティング期間は、特に固定ウィンドウ実装では、より多くの境界効果（ｂｏｕｎｄａｒｙ ｅｆｆｅｃｔ）を有し得る。
【0079】
固定ウィンドウアカウンティングにおいて、帯域幅は、要求に配分され、このため、パーティションのそれぞれは、当該パーティションについての最小値及び最大値に従って、帯域幅を得る。要求又はローカル優先度は、帯域幅について争う要求を解決するために使用され得る。アカウンティングウィンドウの期間が到達されたときに、新しいウィンドウが、以前にサービス提供されていない要求のキューを除いて、履歴なしで始まる。新しいウィンドウは、パーティションのそれぞれについてゼロから帯域幅を累積することを開始する。
【0080】
移動ウィンドウアカウンティングでは、移動ウィンドウは、過去のウィンドウ幅で発行された全てのコマンドからのパーティションによる帯域幅の履歴を保つ。１パーティションあたりの帯域幅のアカウンティングのリセットはなく、むしろ、帯域幅は、コマンドが処理されたときに追加され、当該コマンドがウィンドウの履歴外へ移動したときにアカウンティングから除去される。この連続的なアカウンティングは、境界効果が比較的ないが、固定ウィンドウによって必要とされる１パーティションＩＤあたりの帯域幅カウンタに加えて、ウィンドウ内のコマンドの履歴を追跡するためのより多くのハードウェアを必要とする。
【0081】
全てのパーティションの最小帯域幅割り当ては、合計して、使用可能な帯域幅よりも多くの帯域幅になり得る。未使用の割り当ては、使用する他のパーティションのために使用可能であるため、これは、いくつかのパーティションが当該パーティションの帯域幅割り当てを使用していないときに、問題でない。しかしながら、最小帯域幅が過剰に割り当てられたときに、パーティションについてプログラムされた最小帯域幅が、常に満たされ得るわけではない。ソフトウェアは、プログラムされた最小帯域幅割り当てがシステムによって信頼性をもって配送されることを確実にするために、最小帯域幅が過剰に割り当てられないことを確実にすることができる。
【0082】
使用可能な帯域幅は、例えばＤＤＲクロックなどの多くのシステムにおいて、１つ以上のクロック周波数に依存し得るため、ソフトウェアは、使用可能な帯域幅に影響するクロックを変更するときに帯域幅を再割り当てすることを望み得る。割り当てを変更せずにクロックレートを低下させることは、帯域幅の過剰な割り当てをもたらし得る。ＤＲＡＭチャネルにおける使用可能な帯域幅は、一定ではないが、クロックレートと、読み取り及び書き込みの組み合わせと、バンクヒットレートとで変化することに留意されたい。
【0083】
記載のタイプの帯域幅制御は、メモリチャネルコントローラにおいてのみ使用されることに限定されず、任意のメモリシステム構成要素において帯域幅を制御するために展開され得ることが、当業者には理解されよう。
【0084】
優先度パーティショニング
本書に記載の他のメモリシステムリソースとは異なり、優先度は、メモリシステムリソースの割り当てに直接影響せず、代わりに、リソースへのアクセスについて生じる争いへの効果を有する。適切に構成されたシステムは、優先度付けに起因する重要な性能効果をめったに有することがないべきであるが、優先度は、即時又は持続にかかわらずオーバーサブスクリプションの状況において重要な役割を果たす。したがって、「優先度パーティショニング」は、パーティション間のメモリシステム効果を分離するのを支援するためのツールとして使用され得る。
本書に記載の他のメモリシステムリソースとは異なり、優先度は、メモリシステムリソースの割り当てに直接影響せず、代わりに、リソースへのアクセスについて生じる争いへの効果を有する。適切に構成されたシステムは、優先度付けに起因する重要な性能効果をめったに有することがないべきであるが、優先度は、即時又は持続にかかわらずオーバーサブスクリプションの状況において重要な役割を果たす。したがって、「優先度パーティショニング」は、パーティション間のメモリシステム効果を分離するのを支援するためのツールとして使用され得る。
【0085】
パーティションには、（優先度パーティショニングをサポートする）メモリシステムにおける構成要素のそれぞれにおいて優先度が割り当てられ得る。このパーティショニング制御は、メモリシステムの異なる部分が、要求を異なる優先度で処理するようにセットアップされることを可能にする。例えば、プロセッサからシステムキャッシュへの要求は、システムキャッシュからメインメモリへの要求よりも高い転送優先度を使用するように設定されてもよい。
【0086】
２つのタイプの優先度が、パーティションＩＤのそれぞれについて識別され得る。
内部優先度は、このメモリシステム構成要素の内部動作において使用される優先度を制御する。内部優先度は、内部動作を優先するために、メモリシステム構成要素内で使用され得る。例えば、メモリコントローラは、帯域幅割り当てが明確な勝者を選ばないときに、待機する要求間で選択するために、内部優先度を使用し得る。
下流優先度は、別のメモリシステム構成要素に（例えば、相互接続又はメモリコントローラに）下流で通信される優先度を制御する。「下流」とは、要求についての通信方向を指す。「上流」応答は通常、転送優先度を生成した要求と同じ転送優先度を使用する。メモリシステム構成要素は、優先度パーティショニングを有さない下流構成要素よりも優先度を示すために、下流優先度を使用する。これは、下流にある相互接続構成要素について転送優先度を設定するために使用され得る。
一方、構成要素が優先度パーティショニングを実装しない場合に、又は構成要素が下流優先度を実装しない場合に、構成要素は、「スルー優先度（ｔｈｒｏｕｇｈ ｐｒｉｏｒｉｔｙ）」を使用し得、下流優先度は、着信（上流）優先度又は要求と同じである。同様に、メモリシステム構成要素を（下流から上流へ）通過する応答の優先度は、（下流から）受信された応答と同じ優先度である。
内部優先度は、このメモリシステム構成要素の内部動作において使用される優先度を制御する。内部優先度は、内部動作を優先するために、メモリシステム構成要素内で使用され得る。例えば、メモリコントローラは、帯域幅割り当てが明確な勝者を選ばないときに、待機する要求間で選択するために、内部優先度を使用し得る。
下流優先度は、別のメモリシステム構成要素に（例えば、相互接続又はメモリコントローラに）下流で通信される優先度を制御する。「下流」とは、要求についての通信方向を指す。「上流」応答は通常、転送優先度を生成した要求と同じ転送優先度を使用する。メモリシステム構成要素は、優先度パーティショニングを有さない下流構成要素よりも優先度を示すために、下流優先度を使用する。これは、下流にある相互接続構成要素について転送優先度を設定するために使用され得る。
一方、構成要素が優先度パーティショニングを実装しない場合に、又は構成要素が下流優先度を実装しない場合に、構成要素は、「スルー優先度（ｔｈｒｏｕｇｈ ｐｒｉｏｒｉｔｙ）」を使用し得、下流優先度は、着信（上流）優先度又は要求と同じである。同様に、メモリシステム構成要素を（下流から上流へ）通過する応答の優先度は、（下流から）受信された応答と同じ優先度である。
【0087】
リソース制御パラメータ制約
上記の例では、ＭＳＣにおいてリソースの割り当て又はリソースについての競合の管理を制御するために使用され得る様々なメモリシステム構成要素（ＭＳＣ）リソース制御パラメータが記載されている。例えば、リソース制御パラメータは、上記の図９～図１１のキャッシュ例に示す閾値容量ベースの制御又は部分ベースの制御のいずれかを含むことができ、又は図２の例に示すメモリ帯域幅割り当てについての最小帯域幅制御若しくは最大帯域幅制御を含むことができ、又は優先度ベースの制御を含むことができる。上記の図９の例に示すように、リソース制御パラメータは、ＭＳＣのあるメモリマップドレジスタへのメモリアクセスを使用して更新され得る。ＭＭＵ ７０によるメモリアクセスを制御するために使用されるページテーブルによって定義されたメモリマップは、どのソフトウェアプロセスが、所与のＭＳＣのリソース制御パラメータを設定するために使用される構成レジスタにマッピングされたメモリアドレスにアクセスすることが可能にされているかを指定することができる。例えば、１つの手法は、処理回路の特定の動作状態でのソフトウェアプロセスについてのリソース制御パラメータが、当該動作状態に関連付けられた最高特権レベルのソフトウェアによってアクセス可能であってもよいことであり得る。例えば、セキュアパーティション識別子に関連付けられたリソース制御パラメータは、ハイパーバイザ又はオペレーティングシステムなどのセキュアドメインにおいて動作する最高特権レベルのコード（又は第２の最高特権）によって更新可能であり得る。非セキュアコードは、セキュア状態に関連付けられたリソース制御パラメータの更新を制御するメモリマップドレジスタに書き込むことが可能にされていないことがある。一方、非セキュアドメインにおいて動作する最高特権（又は第２の最高特権）コードは、非セキュアパーティションに関連付けられたリソース制御パラメータを設定することが可能にされ得る。
上記の例では、ＭＳＣにおいてリソースの割り当て又はリソースについての競合の管理を制御するために使用され得る様々なメモリシステム構成要素（ＭＳＣ）リソース制御パラメータが記載されている。例えば、リソース制御パラメータは、上記の図９～図１１のキャッシュ例に示す閾値容量ベースの制御又は部分ベースの制御のいずれかを含むことができ、又は図２の例に示すメモリ帯域幅割り当てについての最小帯域幅制御若しくは最大帯域幅制御を含むことができ、又は優先度ベースの制御を含むことができる。上記の図９の例に示すように、リソース制御パラメータは、ＭＳＣのあるメモリマップドレジスタへのメモリアクセスを使用して更新され得る。ＭＭＵ ７０によるメモリアクセスを制御するために使用されるページテーブルによって定義されたメモリマップは、どのソフトウェアプロセスが、所与のＭＳＣのリソース制御パラメータを設定するために使用される構成レジスタにマッピングされたメモリアドレスにアクセスすることが可能にされているかを指定することができる。例えば、１つの手法は、処理回路の特定の動作状態でのソフトウェアプロセスについてのリソース制御パラメータが、当該動作状態に関連付けられた最高特権レベルのソフトウェアによってアクセス可能であってもよいことであり得る。例えば、セキュアパーティション識別子に関連付けられたリソース制御パラメータは、ハイパーバイザ又はオペレーティングシステムなどのセキュアドメインにおいて動作する最高特権レベルのコード（又は第２の最高特権）によって更新可能であり得る。非セキュアコードは、セキュア状態に関連付けられたリソース制御パラメータの更新を制御するメモリマップドレジスタに書き込むことが可能にされていないことがある。一方、非セキュアドメインにおいて動作する最高特権（又は第２の最高特権）コードは、非セキュアパーティションに関連付けられたリソース制御パラメータを設定することが可能にされ得る。
【0088】
したがって、セキュアドメインにおけるソフトウェアは、セキュアソフトウェア実行環境についてのパーティション識別子に関連付けられたリソース制御パラメータを設定することによって、（キャッシュ容量のフラクションなどの）リソースのいくつかの部分を、当該ソフトウェアの排他的使用のために確保することが可能である。例えば、セキュアソフトウェアは、当該セキュアプロセスについて割り当てられることが可能であるキャッシュの少なくとも一部分を残すように、図１１に示すようにキャッシュパーティションビットマップを設定することができるが、これについては、他のプロセスについてのパーティションビットマップは、当該部分がこれらの他のプロセスに割り当てられないことを指定する。特に、セキュアソフトウェアは、これらの他のパーティションＩＤについて割れ当てされていないキャッシュの当該専用部分を残すように、非セキュアパーティションＩＤについてパーティションビットマップを設定することができる。
【0089】
しかしながら、非セキュアソフトウェアがまた、非セキュアパーティションＩＤについてリソース制御パラメータを設定することが可能である場合に、その後、当該非セキュアソフトウェアは、セキュアソフトウェアによって確保されたキャッシュの専用部分がまた、非セキュアソフトウェアについて割り当てられ得、セキュアソフトウェアによって期待された専用使用に実際に違反することを示すために、これらの非セキュアパーティションＩＤのうちの１つについてパーティションビットマップを更新することができる。
【0090】
同様の問題が存在し得、当該問題において、あるリアルタイムソフトウェアは、あるリソースへの排他的アクセスを認可されているが、次いでその後、他のプロセスに関連付けられたパーティション識別子は、これらの他のパーティションＩＤについてメモリシステム構成要素リソース制御パラメータを更新することによって、確保された部分へのアクセスを割り当てられ、これは、リアルタイムソフトウェアが、リアルタイムソフトウェアのサービス保証を満たすことを困難にし得る。
【0091】
以下の例では、メモリシステム構成要素（ＭＳＣ）には、プログラム可能制約記憶回路が設けられており、プログラム可能制約記憶回路は、少なくとも１つのリソース制御パラメータ制約を記憶し、少なくとも１つのリソース制御パラメータ制約は、リソースについての割り当て若しくは競合を管理するために使用されるリソース制御パラメータに行われ得る更新を制約するために、又はメモリトランザクションの処理時にリソース制御パラメータの使用を制約するために使用され得る。プログラム可能制約記憶回路に記憶されたリソース制御パラメータ制約へのアクセスは、動作状態のあるサブセット、例えばセキュアドメインに制限されている。これは、動作状態のサブセットが、リソースの以前に設定されたパーティショニングがリソース制御パラメータへのその後の更新によって損なわれる機会を低減するために、どのリソース制御パラメータが他の状態で可能にされているかを制限することを可能にする。これは、あるセキュア又はリアルタイムソフトウェアについてのキャッシュ又は帯域幅リソースの専用使用を実施するために特に有用であり得る。
【0092】
図１２は、上記の例のようにキャッシュ８、１２、１６、２０又はメモリコントローラ２４のうちの１つであり得るメモリシステム構成要素の一例を示す。キャッシュ例については、図１２に示されていないが、図１２のＭＳＣはまた、キャッシュストレージ３０２、割り当てカウントレジスタ３２６、メモリマップド状態及び構成レジスタ３６０、並びに性能監視ストレージ３８０、３８２などの図９に示す構成要素のいくつかを含み得ることが理解されよう。
【0093】
ＭＳＣは、リソース制御パラメータ記憶回路４００（例えば、レジスタ）のセットを有し、リソース制御パラメータ記憶回路４００は、リソース制御パラメータのセットのそれぞれをパーティション識別子のそれぞれについて記憶する。マルチプレクサ４０２は、メモリシステムリソースの使用についての要求に関連付けられたパーティション識別子（及びセキュリティドメインインジケータ）に基づいて、制御パラメータのセット間で選択する。パーティション識別子及びセキュリティインジケータは、前述のように要求を発行する処理要素によって生成される。リソース制御パラメータの選択されたセットは、指定されたパーティション識別子に関連付けられたメモリトランザクションを処理するための又はリソースへの競合を管理するためのリソースの割り当てを制御するために、リソース制御回路４０４によって使用される。リソース制御回路によって実行される特定の制御は、メモリシステム構成要素のタイプに依存して変化し得、例えば、キャッシュについては、制御は、どのキャッシュエントリが、メモリトランザクションに関連付けられたデータを記憶するために割り当てられ得るかであり得、メモリコントローラについては、制御は、バスにおける帯域幅が、トランザクションに割り当てられ得るがどうかの制御であり得る。
【0094】
ＭＳＣは、処理要素から受信されたパラメータ更新要求４１２に応答してリソース制御パラメータ４００の更新を制御するためのリソース制御パラメータ更新回路４１０を有する。例えば、パラメータ更新要求４１２は、リソース制御パラメータレジスタ４００のうちの１つにマッピングされたメモリアドレスを、ストアメモリトランザクションのターゲットアドレスとして指定するストアメモリトランザクションであってもよい。代替として、図９に示す例のようにメモリマップド状態又は構成レジスタ３６０を使用する例では、パラメータ更新要求４１２は、構成レジスタ３６０のうちの１つにマッピングされたアドレスを指定することができ、これらの構成レジスタ３６０に行われた更新は、次いで、対応するリソース制御パラメータレジスタ４００を更新するように、リソース制御パラメータ更新回路４１０を制御することができる。構成レジスタを使用するこの手法は、対応するリソース制御パラメータレジスタのそれぞれが、当該レジスタ自体のメモリマップドアドレスを有する場合と比較して、メモリマップに曝される必要があるアドレスの数を低減することを助長することができる。したがって、リソース制御パラメータがパラメータ更新要求に応答して更新され得るいくつかの方法があることが理解されよう。
【0095】
少なくとも１つのパーティション識別子に関連付けられた少なくとも１つのターゲットリソース制御パラメータに書き込まれる新しい値を指定するパラメータ更新要求が受信されたときに、いくつかの実施形態では、リソース制御パラメータ更新回路４１０は、プログラム可能制約記憶回路４２０に記憶された少なくとも１つのリソース制御パラメータ制約に基づいて、ターゲットリソース制御パラメータの当該更新が可能にされているかどうかを制御する。例えば、リソース制御パラメータ制約は、あるリソース制御パラメータについて設定されることが可能である最小値又は最大値を限ることができ、又はメモリシステムリソースのある部分が、リソースの当該部分が任意のパーティション識別子に割り当てられることが可能にされているとして示すように更新されている、当該部分の対応するリソース制御パラメータを、有することが可能にされているどうかを指定することができる。したがって、パラメータ更新要求４１２に応答してターゲットリソース制御パラメータを更新するときに、リソース制御パラメータ更新回路４１０は、当該要求された更新がプログラム可能制約記憶回路４２０において指定された制約を満たすかどうかを考え、パラメータ更新要求がこれらの制約に違反する場合に、リソース制御パラメータ更新回路４１０は、要求を拒否することができ、又はリソース制御パラメータ更新回路４１０は、制約によって可能にされている程度に、要求に応じることができる。例えば、制約に違反する値を設定する代わりに、リソース制御パラメータ更新回路４１０は、リソース制御パラメータを要求された値とは異なる値に設定することができ、異なる値は制約を満たす。
【0096】
したがって、このようにして、制約は、リソース制御パラメータのあるセットがＭＳＣのレジスタ４００内で確立されると、その後の更新が、プログラム可能制約記憶回路４２０において定義された制約の限界外でこれらのパラメータを更新することができないことを確実にするために使用され得る。これは、あるクリティカルソフトウェア、例えば、セキュアドメイン９０において実行するセキュアソフトウェア、又は応答待ち時間のある限界を必要とするリアルタイムクリティカルソフトウェアなどについての期待されたリソースパーティショニングのより良好な保証を提供する。
【0097】
代替として、リソース制御パラメータを更新する時に制約を適用する代わりに、制約は、メモリトランザクションの処理を制御するためにリソース制御パラメータ４００を使用する時に、リソース制御回路４０４によって適用され得る。これについて、図１８を参照して以下で更に説明する。
【0098】
制約がリソース制御パラメータの更新時又は使用時に適用されるかどうかにかかわらず、プログラム可能制約記憶回路４２０は、所与の処理要素６の処理回路によって発行された制約更新要求４２２に応答してプログラム可能である。例えば、プログラム可能制約記憶回路４２０は、１つ以上のメモリマップドレジスタをＭＳＣ内に備えてもよく、１つ以上のメモリマップドレジスタは、これらのレジスタのうちの１つにマッピングされたメモリアドレスを、ストアメモリトランザクションのターゲットアドレスとして指定するストアメモリトランザクションを発行することによって更新され得る。当該制約更新要求４２２が、動作状態の制限されたサブセットのうちの（処理回路６の少なくとも１つの動作状態を除外する）１つにあるときの処理回路６によって発行されたときに、プログラム可能制約記憶回路は、制約更新要求に応答してプログラム可能であってもよい。したがって、制約更新要求４２が、動作状態のこれらの制限されたサブセットのうちの１つ以外の動作状態にあるときの処理回路６によって発行された場合に、プログラム可能制約記憶回路のプログラミングは、制約更新要求４２２に応答して禁止され得る。これは、リソース制御パラメータ４００を設定することが可能にされているが、動作状態の制限されたサブセットのうちの１つでないソフトウェア実行環境が、動作状態の制限されたサブセットのうちの１つＤ実行するソフトウェアによって設定された制約に従うように強いられていることを確実にし、これは、動作状態の制限されたサブセットによって実施されるリソース制御パラメータ制約のより強力な保証を提供する。
【0099】
例えば、処理回路は、前述のようにセキュアドメイン９０及び低セキュアドメイン９２のうちの１つにおいて動作することができ、動作状態の制限されたサブセットは、処理回路がセキュアドメインにおいて動作する少なくとも１つの動作状態を含むことができる。したがって、セキュアソフトウェアは、プログラム可能制約記憶回路４２０に記憶されたリソース制御パラメータ制約を設定することが可能であり得るが、低セキュアドメイン９２における非セキュアソフトウェアは、制約を設定することが可能でないことがある。これは、非セキュアソフトウェアによって実行されるリソース制御パラメータ４００への更新が、セキュアソフトウェアによって課される制約を受けることを意味する。これは、非セキュアソフトウェアに課されるリソース割り当ての上限（ｃａｐ）又は限度のセキュアドメインからの中央制御を有効にし、非セキュアソフトウェアが、セキュアソフトウェアによって確立された以前に確立されたリソース制御パラメータ４００を変化させることができる程度を限る。
【0100】
一例では、制約更新要求４２２が動作状態の制限されたサブセット（セキュアドメインなど）から発行された場合にのみ、制約更新要求４２２が成功することができるという実施は、メモリ管理ユニット７０によって使用されるページテーブルにおいて定義されたメモリマップの制御によって行われ得る。例えば、プログラム可能制約記憶回路４２０に対応するレジスタにマッピングされたアドレスは、セキュアコードにのみアクセス可能であるとして任意のページテーブル構造において定義されてもよく、非セキュアコードにアクセス不可能であってもよい。また、これらのアドレスはまた、特権レベルに基づいて、アクセスにおいて制限された更にてもよく、このため、所与の特権レベル以上に関連付けられたセキュアコードのみが、リソース制御パラメータ制約を記憶するためにメモリマップドレジスタにアクセスすることができる。
【0101】
プログラム可能制約記憶回路４２０が、リソース制御パラメータ制約を新しい値に更新するように再プログラムされたときに、レジスタ４００に記憶されたメモリシステム構成要素リソース制御パラメータのうちのいくつかの現在の値が、プログラム可能制約記憶回路４２０に設定された制約の新しい値に違反し得る可能性がある。この場合に、新しい制約に違反するにもかかわらず、レジスタ４００におけるリソース制御パラメータの古い値を変更する必要はない。ＭＳＣは、制約の新しい値に違反する任意の所与のＭＳＣリソース制御パラメータの現在の値が、今や、リソース制御パラメータ制約４２０によって示された限界外にあることにかかわらず、当該現在の値を保持することが好ましい。これは、制約を設定することが可能であるセキュアソフトウェア又は他のソフトウェアが、最初に、当該セキュアソフトウェア又は他のソフトウェア自体のリソース割り当てを支配する又は（リアルタイムソフトウェアなどの）ある好ましいソフトウェア実行環境についての割り当てを支配するリソース制御パラメータにおいて、リソースに富むある設定を設定し、次いで、リソース制御パラメータ制約４２０を、より少なくリソースに富む閾値に設定して、以前に設定されたリソースに富む制御を依然として保持しつつ、レジスタ４００におけるリソース制御パラメータへの将来の更新を制約することが可能にされていることを確実にする。制約制御ソフトウェアが、次いでその後、リソースに富む新しい設定を、現在の制約値に違反するリソース制御パラメータ４００に追加する必要がある場合に、制約制御ソフトウェアは、プログラム可能制約記憶回路４２０において定義された制約を（例えばセキュアパーティションなどのパーティションの少なくともサブセットについて）一時的に緩める又は除去することができ、次いで、リソースに富む新しいリソース制御パラメータをレジスタ４００に追加することができ、次いで、プログラム可能制約記憶回路４２０における制約を復元して、他のソフトウェアが、制約に違反するリソース制御パラメータ設定をプログラミングすることを防止することができる。
【0102】
図１３は、プログラム可能制約記憶回路４２０におけるリソース制御パラメータ制約の更新を要求する制約更新要求４２２に応答する方法を示すフロー図である。ステップ４５０で、制約更新要求が受信され、ステップ４５２で、制約更新要求がセキュアドメイン又は低セキュアドメインから発行されたかが判定される。プログラム可能制約記憶回路４２０へのアクセスが、ＭＭＵ ７０によって使用されるメモリマップにより制御される一例では、次いで、ステップ４５０及び４５２は、制約更新要求を受信するＭＳＣによってではなく、ＭＭＵ ７０によって実際に実行されてもよい。代替形態では、制約更新要求は、要求がどのドメインから発行されたかのチェックにかかわらず、要求が発行されたドメイン９０、９２を示すインジケータを伴って、ＭＳＣに転送され得、次いで、ＭＳＣにおけるいくつかの回路は、制約更新要求がセキュアドメインから発行されたかどうかをチェックすることができる。この場合に、ステップ４５２は、ＭＳＣ自体において実行される。
【0103】
したがって、制約更新要求が低セキュアドメイン９２から発行されたと、ステップ４５２で判定された場合に、次いで、ステップ４５４で、制約更新要求４２は拒否される。制約更新要求がセキュアドメインから発行された場合に、次いで、ステップ４５６で、制約更新要求は、ＭＳＣによって応じられ、ＭＳＣは、プログラム可能制約記憶回路４２０に記憶された少なくとも１つのリソース制御パラメータ制約を、制約更新要求で指定された１つ以上の新しい値に更新する。制約の更新に続いて、ＭＳＣリソース制御パラメータ４００の古い値が、制約更新要求に応答してプログラム可能制約記憶回路４２０において設定された制約についての新しい値に違反する場合でも、ステップ４５８で、ＭＳＣリソース制御パラメータ４００の古い値は保持される。これは、将来の更新が制限されている場合でも、以前に割り当てられたリソースに富む設定が保持されることを確実にする。
【0104】
図１４は、リソース制御パラメータへの更新を要求する、ＭＳＣにおいて受信されたパラメータ更新要求４１２の処理を示すフロー図を示す。この実施形態では、リソース制御パラメータ制約は、パラメータ更新要求の処理を制約するリソース制御パラメータ更新制約として使用される。ステップ４７０で、リソース制御パラメータ更新回路４１０は、例えば前述のようにメモリマップドストアトランザクションであり得るパラメータ更新要求４１２を受信する。パラメータ更新要求は、所与のパーティション識別子に関連付けられた１つ以上のターゲットリソース制御パラメータに書き込まれる１つ以上の新しい値を指定する。ステップ４７２で、リソース制御パラメータ更新回路４１０は、指定された新しいパラメータ値が、プログラム可能制約記憶回路４２０において設定されたリソース制御パラメータ更新制約に違反するかどうかをチェックする。そうでない場合に、次いで、ステップ４７４で、新しいパラメータ値は、レジスタ４００内のターゲットリソース制御パラメータに書き込まれ得、このため、新しいパーティション制御設定が提供される。
【0105】
一方、ステップ４７２で、新しいパラメータ値がプログラム可能制約記憶回路４２０において指定されたリソース制御パラメータ更新制約に違反する場合に、異なるオプションが、この事象に応答するために使用可能である。１つのオプションでは、ステップ４７６で、パラメータ更新要求４１２は、単に拒否され得、このため、ターゲットリソース制御パラメータの以前の値は保持され、パラメータ更新要求４１２によって要求された更新は行われない。
【0106】
代替として、ステップ４７８に示すように、パラメータ更新要求を単に拒否する代わりに、パラメータ更新要求は、リソース制御パラメータ更新制約によって許可された程度に応じられてもよい。したがって、パラメータ更新要求４１２に応答して、ターゲットメモリシステム構成要素リソース制御パラメータについての新しい値が、リソース制御パラメータ更新制約に違反するときに、ＭＳＣのリソース制御パラメータ更新回路４１０は、制約に違反した新しい値を使用する代わりに、ターゲットＭＳＣリソース制御パラメータを、リソース制御パラメータ更新制約を満たす値に設定する。例えば、リソース制御パラメータ更新回路４１０は、制約によって許可された程度と同じ程度にメモリシステムリソースへのアクセスを認可するように、ターゲットＭＳＣリソース制御パラメータを設定することを試みることができる。例えば、ターゲットＭＳＣリソース制御パラメータは、パラメータ更新要求で指定された新しいパラメータ値に設定される代わりに、リソース制御パラメータ更新制約において定義された閾値と一致する値に設定され得る。したがって、この手法では、所与のソフトウェアプロセスが、パラメータが、多すぎるリソースを所与のパーティション識別子に認可するように更新されることを要求した場合に、代わりに、ＭＳＣは、プログラム可能制約記憶回路４２０において設定された制約の限界内で許可された程度と同じ程度に、リソースへのアクセスを認可する。この手法は、性能を改善することができる（セキュアコードなどのある制約制御ソフトウェアによって実施される制約を依然として尊重しつつ、より多くのリソースを認可され得るプロセスのための不必要にリソースに乏しい設定を回避する）。
【0107】
ステップ４７６及び４７８でのオプションのどれが取られるかにかかわらず、ステップ４８０で、リソース制御パラメータ更新回路４１０は、制約エラー報告がこの特定のＭＳＣについてサポートされており有効にされているかどうかを判定し得る。制約エラーがサポートされており有効にされている場合に、次いで、ステップ４８２で、エラー報告アクションが実行される。このエラー報告アクションは、エラー報告情報をエラー報告記憶要素に記録すること、及び／又は割り込みをシグナリングすることのうちの少なくとも１つであり得る。一方、エラー報告がサポートされていない場合に、又はエラー報告をサポートしない実装では、エラー報告が現在有効にされていない場合に、次いで、ステップ４８４で、エラー報告アクションは実行されない。
【0108】
概して、パラメータ更新制約に違反した新しいパラメータ値を指定するパラメータ更新要求に起因して、パラメータ更新要求が完全に応じられていないかどうかを、ソフトウェアに認識させることが有用であり得る。これは、デバッグのために有用であり得、このため、例えば、ソフトウェアが、予期されているよりもメモリシステムリソースへの少ないアクセスを得ているために、ソフトウェアが期待とおりに挙動していない場合に、これの理由が認識され得る。これは、コード開発を助長することができる。
【0109】
いくつかのハードウェア実装は、エラー報告を全くサポートしないことがあり、この場合に、パラメータ更新要求についての新しいパラメータ値がパラメータ更新制約に違反するときに、エラー報告アクションは実行されないことがあり、このため、このような実装については、方法は、常にステップ４８４に進む。
【0110】
しかしながら、エラー報告をサポートする他の実装については、これは、デバッグ能力を改善するために有用であり得、このため、要求リソース制御パラメータ更新が、プログラム可能制約記憶回路において設定された制約に起因してダウングレードされた場合に、ソフトウェアは、通知を受信することができる。エラー報告をサポートするいくつかのこのような実装は、エラー報告を恒久的に有効にすることができ、このため、方法は、常にステップ４８２に進み、ステップ４８４は実行されることがない。
【0111】
しかしながら、エラー報告のためのハードウェアサポートを提供する他の実装では、エラー報告が有効又は無効にされているかは、構成記憶要素に記憶されたプログラム可能構成情報に依存し得る。例えば、構成記憶要素は、エラー報告を有効又は無効にするパラメータを記憶するＭＳＣの別のメモリマップドレジスタであり得る。いくつかの場合に、構成は、単に、エラー報告が実行される又は全く実行されないかの構成であってもよい。他の例では、構成情報はまた、エラー報告のより詳細なプロパティを指定することができ、例えば、取られる特定のエラー報告アクションを定義する（例えば、構成情報は、エラー報告アクションが実行されるときに割り込みがシグナリングされるかどうか、又はエラーが、割り込みをシグナリングせずに、単に、エラー報告記憶要素に記録されるかどうかを構成可能であり得る）。別のエラー報告構成オプションは、いくつかのタイプのエラーの発生を報告し、他のタイプのエラーの発生を報告しないことであり得る。したがって、制約エラーは、報告される又は報告されないように構成可能であり得る。
【0112】
【0113】
図１５は、前述の図１１の例のように部分ビットマップを使用するリソース制御パラメータへの更新を制約する一例を示す。例えば、図１５は、１つのパーティションＩＤについてのキャッシュ部分ビットマップ（Ｃａｃｈｅ Ｐｏｒｔｉｏｎ Ｂｉｔｍａｐ、ＣＰＢＭ）５０２を示し、ＣＰＢＭ ５０２は、当該パーティションＩＤに関連付けられた要求についてキャッシュへの割り当てを制御するために使用され得、ビットマップは、いくつかのビットを含み、いくつかのビットはそれぞれ、キャッシュ容量のある部分に対応する。所与のビットが０の値を有するときに、これは、対応するパーティションＩＤについてのソフトウェアが、データをキャッシュの対応する部分に割り当てることが可能にされていないことを示し、ビットが１の値を有するときに、対応するパーティションＩＤについてのソフトウェアは、データをキャッシュの対応する部分に割り当てることが可能にされている。図１５は、このような部分ビットマップに基づいてキャッシュ割り当てを制御する一例を示すが、他のタイプのメモリシステム構成要素については、部分ベースのリソース割り当て制御パラメータを提供することも可能である。例えば、部分ベースの制御は、いくつかの独立したタイプのバスクレジットを提供することと、どのタイプのバスクレジットが特定のパーティション識別子によって使用されることが可能にされているかを示すために部分ベースのビットマップを使用することとによって、メモリ帯域幅割り当てに課せられ得る。したがって、概して、部分ベースのリソース割り当て制御パラメータが、提供され得、部分ベースのリソース割り当て制御パラメータは、リソースの２つ以上の部分のそれぞれについて、リソースの当該部分が、対応するパーティション識別子に関連付けられたソフトウェア実行環境による使用のために割り当てられることが可能にされているかどうかを指定する。
【0114】
図１５に示すように、部分ベースのリソース割り当て制御パラメータが使用されるときに、リソース制御パラメータ更新制約はまた、マスクとして作用するビットマップ５００として定義され得、部分ベースのリソース割り当て制御パラメータとして指定されたリソース制御ビットマップ５０２の少なくともサブセットへの更新をマスクする。マスクビットマップ（ＣＰＭＢＭ）５００は、部分ベースの制約として機能し、部分ベースの制約は、部分ビットマップ５０２における対応するビットを有するリソースの部分のうちの部分のサブセットのそれぞれについて、任意のパーティションＩＤについての部分ベースのリソース割り当て制御パラメータ５０２のうちのいずれかが、当該特定の部分が使用のために割り当てられることが可能にされているとして示すように更新されることが可能にされているかどうかを指定する。例えば、図１５に示す符号化では、部分マスクビットマップ５００の所与のビット５０４が０である場合に、部分ビットマップ５０２の対応するビットは、対応するパーティションＩＤが、キャッシュ又はメモリリソースの当該対応する部分を使用することが可能にされていることを示すために、１に設定されることが可能にされている。一方、部分マスクビットマップ５００の所与のビット５０６が１の値を有するときに、これは、対応するビットを１に設定することが可能にされていないことを示し得る。マスクビットマップ５００は、全てのパーティション識別子に関連付けられた全ての部分ビットマップ５０２の間で共有され（図１５は、１つのパーティションＩＤについての部分ビットマップ５０２のみを示すが、他のパーティションＩＤはそれぞれ、当該他のパーティションＩＤ自体の部分ビットマップを有する）、このため、部分ビットマップのそれぞれは、部分マスクビットマップ５００において定義された同じ更新制約を受けることに留意されたい。
【0115】
したがって、部分マスクビットマップ５００は、部分ベースの制約として機能し、部分ベースの制約は、その後の要求で要求され得るリソースを限るために、どの更新が部分ベースのリソース割り当て制御パラメータ５０２に行われ得るかを制約する。これは、セキュアドメインソフトウェアが、セキュアドメインソフトウェア自体に又は特定の他のソフトウェア実行環境に、メモリシステム構成要素リソースのある部分の専用使用を割り当て、別のパーティションを、確保された専用リソースを使用することから除外するように、当該他のパーティションのパーティション識別子について制御パラメータを設定し、次いで、１に等しいビットを有する部分マスクビットマップ５００における制約を、確保された部分に対応する場所に設定することによって、これは、任意の他の制御ソフトウェアが、任意のパーティションＩＤについてリソース制御ビットマップ５０２をその後更新して、確保された部分に対応するビットを０から１に変更することを防止することを意味する。
【0116】
例示的な一実装では、部分ビットマップ５０２の更新が試みられ、部分ビットマップ５０２の更新について、部分ビットマップ５０２の所与のビットが、１に設定されることが試みられるが、部分マスクビットマップ５００の対応するビットが、これが禁止されていることを指定するときに、部分ビットマップ５０２の所与のビットは、当該ビットの以前の値を保持する（このため、０に以前に設定された場合に、新しい部分ビットマップ値５０８の対応するビットが１であるにもかかわらず、当該ビットは０に留まるが、部分ビットマップの所与のビットが、更新前に１であった場合に、当該ビットは、更新後に、１の当該ビットの値を保持することができる）。しかしながら、この挙動は必須でない。
【0117】
第２の手法は、部分ビットマップ５０２を更新する際に、部分ビットマップ５０２の「マスクアウトされた（ｍａｓｋｅｄ ｏｕｔ）」ビット（「マスクアウトされた」ビットは、部分マスクビットマップ５０２の「１」ビット５０６に対応し、「１」ビット５０６は、部分ビットマップ５００の対応するビットを１に設定することが禁止されていることを示す）が、「マスクアウトされた」ビットの以前の状態にかかわらず、０にクリアされることであり得る。換言すれば、マスクビットマップ５００は、更新が部分ビットマップ５０２に適用されるときに、適用され、マスクビットマップ５００における「許可されていないビット」５０６は、（リソースの当該部分が、対応するパーティションＩＤを有する要求に割り当てられないことがあることを示すために）部分ビットマップ５０２における対応する「マスクアウトされた」ビットがクリアされることを強いる。したがって、この手法が取られる場合に、部分ビットマップ５０２の「マスクアウトされた」ビットの以前の値は重要でない。これは、対応するＰＡＲＴＩＤが、新しいソフトウェア環境に再使用されたため、制御設定テーブルにおける関連するエントリが更新されていることであり得るため、これは有用であり得、このため、以前のソフトウェア環境についての以前に割り当てられた設定が、部分マスクビットマップ５００において定義された制約に違反する場合に、当該設定がクリアされることを確実にすることが好ましいことがある。したがって、この実施形態では、部分マスクビットマップ５０２によって識別された「マスクアウトされた」ビットは、部分ビットマップ５００についての新しい値５０８が、リソースの当該部分をパーティションＩＤに割り当てることを許可することができないことを示し、このため、パーティションＩＤについての部分ビットマップ５００へのその後の書き込みの後に、新しく書き込まれた部分ビットマップ５００の対応するビットは、リソースの当該部分の割り当てが可能にされていないことを示すべきである（例えば、この実施形態では、当該ビットは０でなければならない）。
【0118】
この第２の手法では、部分ビットマップ５００の更新のこの制約は、パラメータ更新要求で指定された新しいビットマップ値５０８と、制約部分マスクビットマップ５００とを組み合わせることによって実施され得、これにより、新しい値は、部分マスクビットマップ５０２の対応するビットの反転の結果とビットＡＮＤされる。換言すれば、ＣＰＢＭ’［ＰＡＲＴＩＤｉ］ｊ＝ＣＰＢＭｎｅｗｊ ＡＮＤ（ＮＯＴ（ＣＰＭＢＭｊ））、式中、ＣＰＢＭ’［ＰＡＲＴＩＤｉ］ｊ）は、要求された更新の後のパーティションＩＤ ｉについての部分ビットマップ５００のビットｊについて設定された新しい値であり、ＣＰＢＭｎｅｗｊは、パーティションＩＤ ｉについての部分ビットマップ５００に書き込まれるように要求された新しい値５０８のビットｊであり、ＣＰＭＢＭｊは、制約部分マスクビットマップ５０２のビットｊの値である。この手法は、部分マスクビットマップ５００における１のビットに対応する新しいビットマップ値５０８におけるビットが０にクリアされることを意味する。例えば、図１５に示す特定の事例では、パラメータ更新要求で指定された新しい部分ビットマップ値５０８は、ビットマップ５０２が、リソース部分０及び１が対応するパーティション識別子に割れ当てられることが可能であることを示すように更新されることを要求したが、部分マスクビットマップ５００におけるビット０及び１は、１に設定されているため、これは、代わりに、更新を制約し、対応するパーティションの部分ビットマップ５０２のビット０及び１を０にクリアする。
【0119】
部分マスクビットマップ５００が部分ビットマップ５０２と同じビット数を有することは必須でないことに留意されたい。典型的には、キャッシュ又はメモリ構成要素におけるリソースの少なくともある部分が他のソフトウェア実行環境に割れ当てられる必要があるため、実際には、制約記憶回路４２０を制御するソフトウェアが、部分ビットマップ５０２全体が０から１に変更されることを防止するように制約を課す可能性は低い。実際には、プログラム可能制約記憶回路４２０内の部分マスクビットマップ５００のためのストレージを実装するためのハードウェアコスト、及びまた、部分マスクビットマップ５００のビットのそれぞれを部分ビットマップについての新しい値５０８と組み合わせるための論理を実装するためのハードウェアコストがある。このハードウェアコストを限るために、部分マスクビットマップによって制約され得る部分の数の限度があり得、このため、部分マスクビットマップ５０２によってカバーされた範囲外にわたる部分ビットマップ５００のビットについて、これらの部分についての部分マスクビットは、０に等しいと暗黙的に想定され得、このため、メモリシステム構成要素リソースのこれらの部分についての更新は、制約されていない。すなわち、部分マスクビットマップ（部分ベースの制約）は、リソースの部分のあるサブセットへの更新のみを実際に制約し得、当該サブセットは、リソースの少なくとも１つの部分を除外することができ、これは、ハードウェアの点でより効率的であり得る。この場合に、制約を制御するセキュアソフトウェアが、当該セキュアソフトウェア自体の使用のために、又は指定された他のソフトウェア実行環境による使用のために、リソースのある部分を確保することを望む場合に、当該セキュアソフトウェアは、部分マスクビットマップ５００における明示的に記憶されたビットに対応する部分のうちの１つを、リソースの確保された部分として選択することを強いられ得る。
【0120】
したがって、要約すると、メモリシステム構成要素リソース制御パラメータが、部分ベースのリソース割り当て制御パラメータを含み、部分ベースのリソース割り当て制御パラメータが、リソースの２つ以上の部分のそれぞれについて、当該部分が、対応するパーティション識別子に関連付けられたソフトウェア実行環境による使用のために割り当てられることが可能にされているかどうかを指定する場合に、制約は、部分ベースの制約を含むことができ、部分ベースの制約は、部分のサブセットのそれぞれについて、対応する部分ベースのリソース割り当て制御パラメータが、当該部分が割り当てられることが可能にされているとして示すように更新されることが可能にされているかどうかを指定する。パラメータ更新要求が、部分ベースのリソース割り当て制御パラメータが、リソースの所与の部分が割れ当てられることが可能にされていることを示すように更新されることを要求し、部分ベースの制約が、所与の部分が、所与の部分が割れ当てられることが可能にされているとして示すように更新されることを禁止されていることを、指定する場合に、代わりに、部分ベースのリソース割り当て制御パラメータは、リソースの所与の部分が割り当てられることを禁止されていることを示すように設定され得る。これの一例が、図１５の下部に示されており、この一例では、部分マスクビットマップ５０２のビット０及び１は、部分ベースの制約の０から１への移行が、使用可能なリソースのこれらの部分０及び部分１について禁止されていることを示すように、１に設定されたため、部分ビットマップ５００のビット０及び１を１に等しく設定するための要求された更新は拒否され、代わりに、これらのビットは、部分ビットマップ５０２に書き込まれた新しい値において０に等しく設定される。
【0121】
図１５に示す特定の符号化は必須でないことが理解されよう。例えば、他の実装は、部分ビットマップ５０２及び部分マスクビットマップ５００のうちの１つ又は両方における０及び１の意味を反転させることができる。
【0122】
図１６に示すように、前述したように、他のＭＳＣは、フラクションベースのリソース制御パラメータを定義し得、フラクションベースのリソース制御パラメータは、対応するパーティション識別子に関連付けられたソフトウェアに割り当てられることが可能にされているリソースの最大フラクションの限度を設定する。例えば、図１６は、所与のパーティション識別子についてのキャッシュ割り当ての最大フラクションが、キャッシュ割り当て閾値５２０によって定義されており、キャッシュ割り当て閾値５２０が、この例では、キャッシュ容量の４０％に設定されている一例を示す。容量フラクション限度がＭＳＣリソース制御パラメータにおいて課されている場合に、対応するパラメータ更新制約は、更なるフラクション５２２であることができ、更なるフラクション５２２は、フラクション制御５２０において指定されることが可能にされている最大フラクションの限度を設定する。再び、制約５２２は、パーティションＩＤのそれぞれについてフラクション制御パラメータ５２０のそれぞれ間で共有され得る（図１６は、簡潔にするために、単一のパーティションＩＤについてのフラクション制御パラメータ５２０のみを示す）。例えば、図１６では、リソース制御パラメータ５２０において設定されることが可能である最大フラクションは、５０％であるとして制約ストレージ５２２において設定されている。したがって、ストレージの５０％を超えるパーティションを割り当てるためにリソース制御パラメータ５２０を更新する試みは、拒否され得、又はプログラム可能制約５２２において設定された上限内で許可された程度に、部分的にのみ応じられ得る。この手法では、新しい値５２４が、フラクションベースの制御５２０に書き込まれるパラメータ更新要求４１２によって指定されたときに、当該新しい値５２４は、値５２２、５２４の最小値を出力する最小値判定回路５２６によってパラメータ更新制約５２２において指定された限度と組み合わされ得、次いで、得られた最小値５２８は、対応するパーティション識別子についての容量閾値フラクション値５２０に書き込まれる。したがって、要求された新しい値５２４が、パラメータ更新制約５２２において指定された限度以下であった場合に、新しい値は、単に、関連するリソース制御パラメータ５２０に書き込まれるが、新しい値が限度を超える場合に、代わりに、限度値が、書き込まれ、このため、対応するパーティションには、制約によって許可されたリソースよりも多くのリソースが割り当てられない。
【0123】
図１７に示すように、前述のように最小帯域幅閾値５３０及び最大帯域幅閾値５３２を課すメモリコントローラ又は他のメモリシステム構成要素を有する例では、対応する最小制約限度５３４及び最大制約限度５３６は、プログラム可能制約回路４２０内に提供され得、プログラム可能制約回路４２０は、最小帯域幅値５３０及び最大帯域幅値５３２のそれぞれにそれぞれ書き込まれることが可能である最大値を限る。再び、最小閾値限度５３４又は最大閾値限度５３６の単一の事例が、全てのパーティションＩＤについて帯域幅制御５３０、５３２間で共有され得る。図１６と同様に、制約値５３４、５３６は、最小値判定回路５４２、５４４を使用して最小帯域幅限度５３０及び最大帯域幅限度５３２のうちの１つに書き込まれる新しい値５３８、５４０と組み合わされ、このため、最小帯域幅値及び最大帯域幅値についてリソース制御パラメータ５３０、５３２に書き込まれた値は、最小帯域幅及び最大帯域幅の両方について、対応する制約値５３４、５３６において指定されたレベルで上限される。したがって、最大帯域幅への更新をあるレベルに上限することによって、これは、所与のパーティションが、セキュアドメインコードなどの制約制御ソフトウェアによって許可されたメモリ帯域幅の配分よりも多く割り当てられることを防止する。また、最小帯域幅がある閾値レベルを超えて設定されることを防止することによって、これは、割り当てられた帯域幅が最小閾値未満であるときに、メモリトランザクションが、高められた優先度を有することができる程度に、限度があることを確実にする。
【0124】
したがって、図１６及び図１７の例は、メモリシステム構成要素リソース制御パラメータのセットが、リソース割り当て閾値パラメータを含む、リソース割り当て閾値パラメータが、対応するパーティション識別子に関連付けられたソフトウェア実行環境による使用のためのリソースの割り当てを制御するための最大閾値若しくは最小閾値、又はリソースについての競合の管理を制御するための最大閾値若しくは最小閾値のいずれかを示す例である。このリソース割り当て閾値パラメータは、最大閾値であることができ、（図１６及び図１７に示す例５２０、５３２のように）リソースの更なる割り当てが、最大閾値よりも大きいリソースの量が対応するソフトウェア実行環境に割れ当てられること生じさせる場合に、リソースの当該更なる割り当ては防止される。代替として、リソース割り当て閾値パラメータは、図１７に示す例５３０のように、最小閾値を示すことができ、これにより、対応するソフトウェア実行環境に割り当てられたリソースの現在のフラクション又は量が、リソース割り当て閾値パラメータによって示された最小閾値未満であるときに、対応するソフトウェア実行環境によって発行された要求の優先度が、高められ得る。
【0125】
どちらかの方法、閾値が最小値又は最大値であるかにかかわらず、リソース制御パラメータ更新制約は、閾値上限値を指定する閾値上限制約（例えば、図１６及び図１７に示す例５２２、５３４、５３６）を指定することができる。パラメータ更新要求が、リソース割り当て閾値パラメータ５２０、５３０、５３２の更新を要求する場合に、メモリシステム構成要素は、閾値上限制約５２２、５３４、５３６によって示された閾値上限値よりも大きい閾値を最大閾値又は最小閾値のいずれかとして示すように、リソース割り当て閾値パラメータ５２０、５３０、５３２が更新されることを禁止することができる。特に、リソース割り当て閾値パラメータを更新するときに、メモリシステム構成要素は、パラメータ更新要求によって指定された新しい閾値５２４、５３８、５４０と、閾値上限制約によって示された閾値上限値５２２、５３４、５３６との最小値を示すように、リソース割り当て閾値パラメータを設定することができる。
【0126】
図１５～図１７は、ＭＳＣリソース制御パラメータのタイプのいくつかの例と、これらのパラメータへの更新を含むように設定され得る制約の対応する例とを示すが、これらは、提供され得る唯一の例でないことが理解されよう。別の例では、比例ストライドリソースが定義され得る。比例ストライドリソース制御は、ストライドマイナス１パラメータ（ＳＴＲＩＤＥＭ １）を有する。ＳＴＲＩＤＥＭ １は、非負整数として表される。０のＳＴＲＩＤＥＭ １値は、リソースへの最大アクセスを得る。１のＳＴＲＩＤＥＭ １値は、リソースへの半分のアクセスを得、３のＳＴＲＩＤＥＭ １値は、リソースへの４分の１のアクセスを得、以下同様である。比例ストライドリソース制御の制約はまた、非負整数である。ＳＴＲＩＤＥＭ １の新しい値が、ＰＡＲＴＩＤについて書き込まれたときに、制御設定ストレージに記憶された値は、新しい値及び制約の最大値である。
【0127】
処理システムがリセットされたときに（例えば、電源投入の際に、又は装置がある既知の所定の状態にリセットされることを示すリセット信号が受信されたときに）、プログラム可能制約記憶回路４２０のコンテンツは、セットのそれぞれ及びメモリシステム構成要素リソース制御パラメータ４００の更新が制約されていないことを示す値にリセットされ得る。したがって、これは、電源投入又はリセット直後に実行するシステムファームウェアが、リソース制御パラメータ４００のセットのそれぞれを制限なく設定することを可能にし、このため、リソースのある部分への専用アクセスは、制約４２０を設定する前に実施され得、これは、次いで、これらのリソース制御設定を、他のソフトウェアによるその後の更新から保護する。
【0128】
代替として、いくつかの実装では、ＭＳＣリソース制御パラメータへの制約されていない更新を示す値への制約のリセットを実施するハードウェア回路がないことがある。この場合に、リセット後に、デバイスにおいて実行するファームウェア又は他のプラットフォームソフトウェアは、専用リソースの分配（ｃａｒｖｅ ｏｕｔ）が実施された時点までリソース制御パラメータへの制約されていない更新を許可するように制約レジスタ４２０を設定することと、次いでその後、その後の更新を抑制するように、制約をプログラム可能制約記憶回路４２０において設定することとによって、デバイスを適宜にセットアップすることを担う。
【0129】
したがって、プログラム可能制約記憶回路の１つの可能な使用において、デバイスをセットアップするリセットファームウェアの後に、制約レジスタ４２０を設定することができ、このため、制約レジスタ４２０は、リソース制御パラメータ４００における制約制御設定を全く行わない。例えば、図１５の部分ベースのビットマップについては、これは、部分マスクビットマップ５００の全てのビットが０に設定され得ることであり得る。図１６の例におけるフラクションベースの閾値制御については、これは、制約レジスタ５２２において指定された限度値が、制約レジスタ５２２の許可された最大値に設定されることであり得、同様に、図１７の例については、最小帯域幅パラメータ及び最大帯域幅パラメータを限る制約レジスタ５３４、５３６は、許可された最大制約値に設定され得る。システムファームウェアが、次いで、ブートプロセスにおいて初期から、専用使用のためにいくつかのリソースを分配する必要がある場合に、システムファームウェアは、制御タイプに依存して、メモリシステムリソースのある部分への排他的アクセスを、当該システムファームウェア自体若しくはある他のパーティションに認可するように、又はリソースの比較的高いフラクションを、当該システムファームウェア自体若しくは他のプロセスに認可するように、適切なリソース制御パラメータ４００を設定することができる。必要に応じてリソース制御パラメータをセットアップして、次いで、システムファームウェアは、例えば、図１５の部分マスクビットマップ５００においていくつかのビットを１に等しく設定すること、又は図１６及び図１７の例のようにパラメータ更新制約レジスタ５２２、５３４、５３６において定義された閾値を低減することによって、制御パラメータについてのその後の更新のための柔軟性を低減するように制約を設定することができる。
【0130】
システムが通常動作になると、制約へのその後の更新は、ある制御ソフトウェア、例えば、制約のコントローラとして作用するセキュアドメインにおいて実行する潜在的に小さいソフトウェアに限られ得る。制約コントローラは、制約更新要求をセキュアソフトウェア及び非セキュアソフトウェアから受信することができ、制約更新要求を認可する又は拒否するかを決定することができる。次いで、このソフトウェアは、制約を実施するために、特定のメモリシステム構成要素における制約レジスタ４２０のコンテンツを必要に応じて変えることができる。
【0131】
別の例では、複数の制約が、所与のリソースについて設定され得、制約のそれぞれは、異なるコントローラによって制御され、より低い特権環境からのアクセスにのみ適用される。例えば、セキュア／非セキュアドメインを有するシステムにおいて、セキュアコントローラの制約は、セキュアドメインにおいてより低い特権レベルに当てはまることができ、非セキュアドメインにおいて全ての特権レベルに当てはまることができる。非セキュアコントローラは、非セキュア環境においてより低い特権に当てはまるがセキュア環境に当てはまらない制約を指定することができる。
【0132】
異なるタイプのリソース制御パラメータに対応するいくつかの異なるタイプの制約が、以上で考察されているが、任意の１つのプラットフォーム実装は、含まれている特定のメモリシステム構成要素及びリソースパーティショニング制御に依存して、これらの例の全てを使用しなくてもよいことが理解されよう。また、いくつかの実装は、１つのタイプの制約を使用するいくつかのメモリシステム構成要素と、（メモリシステム構成要素のそれぞれにおいて実装されるリソースパーティショニング制御のタイプに依存して）別のタイプを使用する他のメモリシステム構成要素とを有することができる。
【0133】
上記の図１４～図１７の例では、所与のパーティション識別子についてリソース制御パラメータを更新する時点で適用される制約が説明されている。図１８に示すように、代替の手法は、リソース制御パラメータの制約されていない設定を可能にするが、メモリトランザクションを処理する時にリソース制御パラメータの使用を制約するために、プログラム可能制約記憶回路４２０において定義された制約を使用することである。例えば、メモリトランザクションが、所与のリソース制御パラメータに基づいて制御される場合に、及び制約が、限度を当該所与のリソース制御パラメータに課すように定義されている場合に、次いで、所与のリソース制御パラメータの記憶された値が、制約によって定義された限度に違反する場合でも、所与のリソース制御パラメータは、制約によって定義された限度内の制約された値を有するとして解釈されてもよく、当該制約された値は、所与のリソース制御パラメータについて実際に記憶された値の代わりに、リソースの割り当てを制御するために又はリソース間の競合を管理するために使用され得る。
【0134】
したがって、図１８の例では、リソース制御パラメータ制約は、図１４～図１７の例と同様の方法で（例えば、部分マスクビットマップ５００又は閾値上限値５２２、５３４、５３６を使用して）定義され得るが、制約は、リソース制御パラメータ更新制約の代わりに、リソース制御パラメータ使用制約として解釈され得る。
【0135】
図１８は、一実施形態において、図８のステップ２０６でリソースの割り当てを制御するために又はリソースについての競合を管理するためにリソース制御パラメータを使用するときに実行されるステップをより詳細に示す。ステップ６００で、メモリシステム構成要素は、処理されているメモリトランザクションが、プログラム可能制約記憶回路において定義された制約を受ける制約されたタイプのメモリトランザクションであるかどうかを判定する。
【0136】
図１９に示すように、パーティション識別子６０２に加えて、メモリトランザクションは、１つ以上の識別子、例えば、メモリトランザクションに関連付けられた特権のレベルを示す特権レベル識別子６０４、メモリトランザクションに関連付けられたセキュリティドメインを示すセキュリティドメイン識別子６０６、及び／又はメモリトランザクションが、対応するリソース制御パラメータ制約に基づいて制約されることを免除されているかどうかを示す制約免除識別子６０８を指定することができる。これらは、単に、いくつかの例であり、これらの識別子の全てを使用することは必須でないことが理解されよう。一例では、メモリシステム構成要素は、メモリトランザクションが、制約されたタイプのメモリトランザクションであるかどうかを、メモリトランザクションによって指定された識別子６０２、６０４、６０６、６０８の少なくとも１つに基づいて判定することができる。例えば、いくつかの具体的なＰＡＲＴＩＤは、制約を免除されてもよく、他のＰＡＲＴＩＤは、制約を受けてもよい。また、制約を適用するかどうかの判定は、メモリトランザクションがセキュアドメイン又は非セキュアドメインから発行されたか（例えば、セキュアトランザクションは、制約されないことがあるが、低セキュアトランザクションは、制約され得る）に基づくことができる。別の手法は、ある閾値を下回る特権レベルから発行されたメモリトランザクションが制約され得るが、より特権のあるプロセスのメモリトランザクションが制約されないことであり得る。また、制約免除識別子６０８は、いくつかのソフトウェアプロセスが、特定のトランザクションが制約を免除されているとして個々に識別することを可能にし得、同じソフトウェアプロセスからの他のトランザクションは、制約を受け得る。いくつかの例では、制約免除識別子６０８は、他の識別子６０２、６０４、６０６のうちの１つと組み合わせて使用されてもよく、このため、あるソフトウェアプロセス（例えば、セキュアプロセス、又は閾値よりも大きい特権を有するプロセス）のみが、当該ソフトウェアプロセスのトランザクションの制約を選択的に免除することが可能にされており、他のソフトウェアプロセスは、制約免除識別子６０８の値にかかわらず、当該他のソフトウェアプロセスの全てのトランザクションが制約されてもよい。
【0137】
実装され得る多数のオプションがある。いくつかの実装では、メモリトランザクションが制約される又は制約されないかの判定は、制御レジスタに記憶されたプログラム可能構成データに依存し得る。例えば、特権プロセスは、制約が適用されるべき若しくは適用されるべきでないＰＡＲＴＩＤ、特権レベル若しくはセキュリティドメインを指定するように、構成データをプログラムすることができ、又は「モード」インジケータを設定することができ、「モード」インジケータは、メモリトランザクションが制約されるか否かを判定するための特定のモードを示す（例えば、１つのモードは、トランザクションが制約されるべきかどうかを、ＰＡＲＴＩＤに基づいて判定することができ、別のモードは、トランザクションが制約されるべきかどうかを、特権レベルに基づいて判定することができ、他のモードは、免除識別子６０８などの識別子の組み合わせを、特権レベル６０４と組み合わせて使用することができる）。
【0138】
したがって、制約された及び制約されていないタイプのメモリトランザクションを区別するために使用される精密な機構にかかわらず、ステップ６００で、処理されている特定のメモリトランザクションが、制約されたタイプのメモリトランザクションであるかどうかの判定が行われる。いくつかのメモリトランザクションが制約を免除される機構を設けることによって、これは、（セキュアドメインプロセス又はリアルタイムクリティカルなプロセスなどの）いくつかの好ましいプロセスが、比較的リソースに富む設定を使用することを可能し、他のプロセスは、ある限界内の設定を使用するように制約されている。
【0139】
メモリトランザクションが、制約されたタイプのメモリトランザクションでない場合に、次いで、ステップ６１０で、トランザクションのためのリソースの割り当て又はリソースについての競合の管理は、設定テーブル１０６に記憶されたリソース制御パラメータの選択されたセットの制約されていない値に基づいて制御される。
【0140】
メモリトランザクションが、制約されたタイプのメモリトランザクションである場合に、次いで、ステップ６１２で、リソース制御パラメータの選択されたセットにおける所与のリソース制御パラメータが、プログラム可能制約記憶回路４２０に記憶されたリソース制御パラメータ制約に違反するかどうかが判定される。所与のリソース制御パラメータが制約に違反しない場合に、次いで、ステップ６１４で、所与のリソース制御パラメータは、リソースの割り当てを制御するために又はリソースについての競合を管理するために（修正されずに）使用され得る。所与のリソース制御パラメータが制約に違反する場合に、次いで、ステップ６１６で、リソース制御パラメータの制約された値が、リソース割り当てを制御するために又はリソースについての競合を管理するために使用され得、リソース制御パラメータの制約された値は、リソース制御パラメータ制約に基づいて判定され、リソース制御パラメータの記憶された値よりもリソースが割り当てられることを許可する点でより少ない許可を与える。例えば、閾値ベースのリソース制御パラメータについては、ステップ６１６で使用される制約されたリソース制御パラメータは、制約によって指定された閾値上限であることができる。部分ベースのリソース制御パラメータについては、ステップ６１６で使用される制約されたリソース制御パラメータは、修正されたビットマップであることができ、修正されたビットマップにおいて、対応する部分マスクビットマップによってマスクアウトされているとして示されたビットは、クリアであると想定され、このため、リソースの対応する部分は、メモリトランザクションに割り当てられないことがある。ステップ６１８で、エラーレポートが、ハードウェアによってサポートされており、かつ有効にされている場合に（エラー報告が有効又は無効にされているかの構成がサポートされている場合に、この決定は、構成設定に依存する）、エラー報告アクションは、図１４のステップ４８２のように行われる（例えば、エラー報告情報を記録する、及び／又は割り込みをシグナリングする）。
【0141】
図１８は、ステップ６１２、６１４、６１６での論理フローを示し、論理フローにおいて、最初に、リソース制御パラメータが制約に違反するかどうかが判定され、次いで、修正されていないリソース制御パラメータ又は制約されたリソース制御パラメータのいずれかが、リソース割り当てを制御するために又はリソースについての競合を管理するために使用される。エラー報告が必要とされない場合に、同等の手法は、所与のリソース制御パラメータが制約に違反するかどうかの判定を省略することができるが、代わりに単に、所与のリソース制御パラメータと制約とを組み合わせることができ、これにより、組み合わせの結果は、（パラメータが制約に違反しなかった場合に）元の所与のリソース制御パラメータである、又は（パラメータが制約に違反した場合に）制約によって示された限度に対応する。例えば、部分ベースの手法については、リソース割り当てを制御するために使用する部分ビットマップ５０２の有効値は、前述の例における部分ビットマップ５０２の更新を制御するための前述のビットＡＮＤ関数と同様に、部分ビットマップ５０２を、制約を表すマスクビットマップ５００の反転とビットＡＮＤすることによって生成され得る（代替として、部分ビットマップ５０２又はマスクビットマップ５００の異なる符号化では、論理演算子の異なる関数が、リソース制御のために使用する有効値を生成するように、部分ビットマップ５０２及びビットマップ５００の反転を組み合わせるために使用され得る）。閾値ベースの手法については、リソース割り当て又は競合管理を処理するために使用するキャッシュ容量又は最小／最大帯域幅割り当て閾値の有効値は、閾値の記憶された値と、制約によって表された閾値との最小値として判定され得る（図１６及び図１７の手法と同様）。したがって、エラー報告が必要とされない場合に、記憶されたリソース制御パラメータが制約に違反したかどうかの実際の判定は必須でないことが理解されよう。
【0142】
本出願において、「～ように構成された（ｃｏｎｆｉｇｕｒｅｄ ｔｏ．．．）」という用語は、装置の要素が、定義された動作を実施することが可能である構成を有することを意味するために使用される。この文脈において、「構成」とは、ハードウェア又はソフトウェアの相互接続の配置又は方法を意味する。例えば、装置は、定義された動作を提供する専用ハードウェアを有してもよく、又はプロセッサ若しくは他の処理デバイスが、機能を実行するようにプログラムされてもよい。「ように構成された」は、装置要素が、定義された動作を提供するために変更される必要があることをなんら意味しない。
【0143】
本発明の例示的な実施形態が添付の図面を参照して本明細書で詳細に説明されているが、本発明はこれらの精密な実施形態に限定されず、様々な変更及び修正が、添付の特許請求の範囲によって定義された本発明の範囲及び精神から逸脱することなく、当業者によってこれらの実施形態においてなされ得ることを理解されたい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
