知財求人 - 知財ポータルサイト「IP Force」
特許7638048ディスプレイスクリーンのための発光ダイオードに基づく表示画素
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-02-20
(45)【発行日】2025-03-03
(54)【発明の名称】ディスプレイスクリーンのための発光ダイオードに基づく表示画素
(51)【国際特許分類】
G09G 3/32 20160101AFI20250221BHJP
G09F 9/30 20060101ALI20250221BHJP
G09F 9/33 20060101ALI20250221BHJP
G09G 3/20 20060101ALI20250221BHJP
H10H 20/00 20250101ALI20250221BHJP
【ＦＩ】
G09G3/32 A
G09F9/30 338
G09F9/33
G09G3/20 611A
G09G3/20 612F
G09G3/20 624B
G09G3/20 641A
H10H20/00 L
【請求項の数】
15
(21)【出願番号】P 2024535330
(86)(22)【出願日】2022-12-08
(65)【公表番号】
(43)【公表日】2024-12-17
(86)【国際出願番号】 EP2022084909
(87)【国際公開番号】W WO2023110604
(87)【国際公開日】2023-06-22
【審査請求日】2024-06-12
(31)【優先権主張番号】2113487
(32)【優先日】2021-12-14
(33)【優先権主張国・地域又は機関】FR
【早期審査対象出願】
(73)【特許権者】
【識別番号】515113307
【氏名又は名称】アルディア
(74)【代理人】
【識別番号】100114557
【弁理士】
【氏名又は名称】河野 英仁
(74)【代理人】
【識別番号】100078868
【弁理士】
【氏名又は名称】河野 登夫
(72)【発明者】
【氏名】メルシェ，フレデリック
【審査官】公文代 康祐
(56)【参考文献】
【文献】特開２０１９－２１１６６５（ＪＰ，Ａ）
【文献】特開２０２０－１７７２２８（ＪＰ，Ａ）
【文献】特開２００６－０５４３１２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０２１／０２５６８９８（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／００－ ３／３８
Ｈ１０Ｈ ２０／００
(57)【特許請求の範囲】
【請求項1】
ディスプレイスクリーンのための表示画素であって、少なくとも１つの発光ダイオードと、前記発光ダイオードを駆動するための駆動回路と、第１の導電性パッド、第２の導電性パッド、第３の導電性パッド及び第４の導電性パッドとを備えており、
前記発光ダイオードは、前記第１の導電性パッドと前記第２の導電性パッドとの間で受ける第１の電圧で電力供給され、
前記駆動回路は、第１の二値信号及び第２の二値信号に基づき前記発光ダイオードを制御するように構成されており、
前記第１の二値信号は、前記第３の導電性パッドと前記第２の導電性パッドとの間で受信され、前記第１の電圧より低い第２の電圧と前記第２の電圧より低い第３の電圧との間で交互に生じ、
前記第２の二値信号は、前記第４の導電性パッドと前記第２の導電性パッドとの間で受信され、前記第２の電圧と前記第３の電圧との間で交互に生じ、
前記表示画素は、前記第１の二値信号及び前記第２の二値信号に基づき、前記第２の電圧に対して10％の範囲内で等しい、前記駆動回路に電力を供給するための電源電圧を供給するための回路を更に備えている、表示画素。
【請求項2】
前記電源電圧を供給するための回路は、前記第３の導電性パッド及び前記電源電圧を供給するノードを連結する第１のスイッチと、前記第４の導電性パッド及び前記ノードを連結する第２のスイッチとを有している、請求項１に記載の表示画素。
【請求項3】
前記電源電圧を供給するための回路は、前記第１の二値信号が前記第２の電圧にあるときに前記第１のスイッチをオンに制御し、前記第１の二値信号が前記第３の電圧にあるときに前記第１のスイッチをオフに制御するように構成されている前記第１のスイッチを制御するための第１の回路と、前記第２の二値信号が前記第３の電圧にあるときに前記第２のスイッチをオフに制御するように構成されている前記第２のスイッチを制御するための第２の回路とを有している、請求項２に記載の表示画素。
【請求項4】
前記第２のスイッチを制御するための第２の回路は、前記第２の二値信号が前記第２の電圧にあり、前記第１の二値信号が前記第３の電圧にあるときに前記第２のスイッチをオンに制御し、前記第１の二値信号が前記第２の電圧にあるときに前記第２のスイッチをオフに制御するように構成されている、請求項３に記載の表示画素。
【請求項5】
前記第１のスイッチは第１のMOS トランジスタであり、前記第２のスイッチは第２のMOS トランジスタである、請求項２～４のいずれか１つに記載の表示画素。
【請求項6】
前記駆動回路は、前記第１の二値信号の第１のパルスに基づき受信する前記第２の二値信号の値からデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている、請求項１～４のいずれか１つに記載の表示画素。
【請求項7】
前記駆動回路は、前記第１の二値信号が前記第２の電圧にある夫々の第１のパルス中に受信するか、又は前記第１の二値信号が前記第３の電圧にある夫々の第１のパルス中に受信するか、又は第１のパルスの各々の前記第１の二値信号が前記第３の電圧から前記第２の電圧に変わる直後に受信する前記第２の二値信号の値からデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている、請求項６に記載の表示画素。
【請求項8】
前記駆動回路は、前記デジタル信号に基づきパルス幅変調によって前記発光ダイオードを制御するように構成されている、請求項６に記載の表示画素。
【請求項9】
前記第１の導電性パッド、前記第２の導電性パッド、前記第３の導電性パッド及び前記第４の導電性パッド以外の導電性パッドが設けられていない、請求項１～４のいずれか１つに記載の表示画素。
【請求項10】
前記駆動回路は、前記第１の二値信号が前記第２の電圧又は前記第３の電圧にある第２のパルスの周期で前記発光ダイオードをオン又はオフするように構成されている、請求項１～４のいずれか１つに記載の表示画素。
【請求項11】
請求項１～４のいずれか１つに記載の表示画素のアレイを備えており、前記表示画素毎に前記第１の導電性パッド及び前記第２の導電性パッド間に前記第１の電圧を供給し、前記第３の導電性パッド及び前記第２の導電性パッド間に前記第１の二値信号を送出し、前記第４の導電性パッドに前記第２の二値信号を送出するための回路を更に備えている、ディスプレイスクリーン。
【請求項12】
請求項１～４のいずれか１つに記載の表示画素のアレイを備えているディスプレイスクリーンを制御するための方法であって、前記表示画素毎に、前記第１の導電性パッド及び前記第２の導電性パッド間に前記第１の電圧を供給し、前記第３の導電性パッド及び前記第２の導電性パッド間に前記第１の二値信号を送出し、前記第４の導電性パッドに前記第２の二値信号を送出する、方法。
【請求項13】
動作中、前記第１の二値信号及び前記第２の二値信号の少なくとも１つが前記第２の電圧にある平均継続時間と、前記第１の二値信号及び前記第２の二値信号が前記第３の電圧にある平均継続時間並びに前記第１の二値信号及び前記第２の二値信号の少なくとも１つが前記第２の電圧にある平均継続時間の合計との比が75％より高いように、前記第１の二値信号及び前記第２の二値信号を送出する、請求項１２に記載の方法。
【請求項14】
動作中、常に前記第１の二値信号及び前記第２の二値信号の少なくとも１つが前記第２の電圧にあるように、前記第１の二値信号及び前記第２の二値信号を送出する、請求項１３に記載の方法。
【請求項15】
前記表示画素毎に、前記第１の二値信号が前記第２の電圧又は前記第３の電圧にある第１のパルスを送出し、前記表示画素の前記駆動回路は、前記第１の二値信号が前記第２の電圧又は前記第３の電圧にある夫々の第１のパルス中に受信する前記第２の二値信号の値に基づきデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は一般に、ディスプレイスクリーンのための発光ダイオードを備えた表示画素に関する。
【背景技術】
【0002】
画像の画素は、ディスプレイスクリーンによって表示される画像の単位素子に相当する。カラー画像を表示するために、ディスプレイスクリーンは一般に、画像の各画素を表示すべく表示サブ画素とも称される少なくとも３つの要素を備えており、これらの要素は実質的に単一色（例えば赤色、緑色及び青色）で放射光を夫々放射する。３つの表示サブ画素によって放射される放射光を重ね合わせることにより、表示画像の画素に対応する色付けの感覚が観察者に与えられる。この場合、画像の画素を表示するために使用される３つの表示サブ画素によって形成される集合体がディスプレイスクリーンの表示画素と称される。各表示サブ画素は、光源、特に発光ダイオードを有してもよい。
【0003】
表示画素はアレイ状に分散してもよく、各表示画素はアレイの行（又はライン）と列との交点に配置される。一般に、表示画素の各行が連続して選択され、選択された行の表示画素が、所望の画像画素を表示すべくプログラミングされる。
【0004】
アクティブアレイは、各行が、Ｔ＝Tframe／Ｎ（ここでTframeは画像の継続時間であり、Ｎはスクリーンの行数である）の間だけアクティブになるパッシブと称されるアレイとは対照的に、画像の継続時間全体に亘って全ての画素行をアクティブに維持し得るスクリーン駆動構成である。このため、ディスプレイスクリーンの輝度を上げることができる。更に、アレイの制御ラインに低い電圧レベル又は電流レベルを送ることができ、このため、より大きなデータフローを表示することができる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
電子回路上に形成されるマイクロメートルサイズの発光ダイオードに基づくスクリーンでは、発光ダイオードの固有輝度が高いため、発光ダイオード回路の大きさは一般に画像画素の大きさより小さい。従って、使用される解決策の１つは、これらの単位発光ダイオードを、駆動電子部品を含む（パネルとも称される）支持体上に堆積させることである。別の解決策では、発光ダイオード及び発光ダイオードを制御するための回路を備えた表示画素を使用する。このような表示画素はスマートピクセルと称される。このため特に、表示画素の発光ダイオードの制御電子回路の大部分が表示画素に埋め込まれるので、アクティブアレイの形成を簡略化することができる。国際公開第2018／185433号パンフレットの文献にスマートピクセルの例が記載されている。
【0006】
スマートピクセルでは、スマートピクセルを支持体に電気的に接続するために使用されるスマートピクセルの導電性パッドの数によって、特にこれらの導電性パッドの最小サイズ及びこれらの導電性パッド間に設けられる最小スペースにより、スマートピクセルの大きさが決められる。導電性パッドの数を制限するために、表示画素に１つの電源電圧を供給することが知られており、各表示画素は、特に制御電子回路の部品にバイアスをかけるために一又は複数の低下した電源電圧を内部で発生させる。
【0007】
表示画素の静的消費電力は、表示画素が光を放射しないときに表示画素によって消費される電力に相当する。このような電力は、部品の漏れ電流又は表示画素の制御回路の内部動作に必要な電流で構成される場合がある。スマートピクセルでは、静的消費電力の大部分は、スマートピクセル内の電源電圧の発生に起因する。
【0008】
スマートピクセル内で電源電圧を発生させないように、各スマートピクセルに追加の導電性パッドを設けて、低下した電源電圧をスマートピクセルに供給する構成が構想されてもよい。しかしながら、このため、スマートピクセルの大きさを増大させる場合があり、これは望ましくない。
【0009】
ディスプレイスクリーンの表示画素の数を増加させる傾向がある。従って、表示画素の静的消費電力が重要な要素になる場合がある。実際、解像度が2,160 ×3,840 の表示画素を有するいわゆる４Ｋディスプレイスクリーンでは、ディスプレイスクリーンの静的消費電力は150 Ｗを超える場合がある。
【0010】
ディスプレイスクリーンの静的消費電力を減らす必要性がある。
【0011】
実施形態の目的は、発光ダイオードを備えた既存のディスプレイスクリーンの不利点の全て又は一部を克服する発光ダイオードを備えたディスプレイスクリーンを提供することである。
【0012】
実施形態の別の目的は、表示画素と表示画素の支持体との相互接続部の数を制限して、表示画素が200 μｍ未満の大きさを有することである。
【課題を解決するための手段】
【0013】
実施形態は、ディスプレイスクリーンのための表示画素であって、少なくとも１つの発光ダイオードと、前記発光ダイオードを駆動するための駆動回路と、第１の導電性パッド、第２の導電性パッド、第３の導電性パッド及び第４の導電性パッドとを備えており、前記発光ダイオードは、前記第１の導電性パッドと前記第２の導電性パッドとの間で受ける第１の電圧で電力供給され、前記駆動回路は、第１の二値信号及び第２の二値信号に基づき前記発光ダイオードを制御するように構成されており、前記第１の二値信号は、前記第３の導電性パッドと前記第２の導電性パッドとの間で受信され、前記第１の電圧より低い第２の電圧と前記第２の電圧より低い第３の電圧との間で交互に生じ、前記第２の二値信号は、前記第４の導電性パッドと前記第２の導電性パッドとの間で受信され、前記第２の電圧と前記第３の電圧との間で交互に生じ、前記表示画素は、前記第１の二値信号及び前記第２の二値信号に基づき、前記第２の電圧に対して10％の範囲内で等しい、前記駆動回路に電力を供給するための電源電圧を供給するための回路を更に備えている、表示画素を提供する。
【0014】
このため、低下した電源電圧が、各表示画素内の発光ダイオードの第１の電源電圧から発生しないので、表示画素の静的消費電力を減少させながら、低下した電源電圧を表示画素内に発生させることが有利に可能である。
【0015】
実施形態によれば、前記電源電圧を供給するための回路は、前記第３の導電性パッド及び前記電源電圧を供給するノードを連結する第１のスイッチと、前記第４の導電性パッド及び前記ノードを連結する第２のスイッチとを有している。従って、電源電圧を供給する回路の構造は単純である。
【0016】
実施形態によれば、前記電源電圧を供給するための回路は、前記第１の二値信号が前記第２の電圧にあるときに前記第１のスイッチをオンに制御し、前記第１の二値信号が前記第３の電圧にあるときに前記第１のスイッチをオフに制御するように構成されている前記第１のスイッチを制御するための第１の回路と、前記第２の二値信号が前記第３の電圧にあるときに前記第２のスイッチをオフに制御するように構成されている前記第２のスイッチを制御するための第２の回路とを有している。従って、第１の二値信号が第２の電圧になり次第、駆動回路の電源電圧は、第１の二値信号から優先して得られる。
【0017】
実施形態によれば、前記第２のスイッチを制御するための第２の回路は、前記第２の二値信号が前記第２の電圧にあり、前記第１の二値信号が前記第３の電圧にあるときに前記第２のスイッチをオンに制御し、前記第１の二値信号が前記第２の電圧にあるときに前記第２のスイッチをオフに制御するように構成されている。従って、第１の二値信号が第３の電圧又は第２の電圧にあるときのみ、駆動回路の電源電圧は第２の二値信号から得られる。
【0018】
実施形態によれば、前記第１のスイッチは第１のMOS トランジスタであり、前記第２のスイッチは第２のMOS トランジスタである。このため、電源電圧を供給する回路を一体的に容易に形成することが可能である。
【0019】
実施形態によれば、前記第１のMOS トランジスタのゲートが前記第３の導電性パッドに接続されており、前記第２のMOS トランジスタのゲートが前記第４の導電性パッドに接続されている。第１のMOS トランジスタ及び第２のMOS トランジスタの制御が、第１の二値信号及び第２の二値信号によって直接行われるため、電源電圧を供給するための回路が簡略化される。
【0020】
実施形態によれば、前記電源電圧を供給するための回路は、前記ノードに接続されている第１のプレート及び前記第２の導電性パッドに連結されている第２のプレートを有するコンデンサを有している。このため、第１の二値信号及び第２の二値信号の両方が第３の電圧にあるときにも、実質的に一定の電源電圧を確実に供給することが可能である。
【0021】
実施形態によれば、前記電源電圧を供給するための回路は、前記ノードに接続されているプレートを有するコンデンサを有していない。そのため、電源電圧を供給する回路は特に単純な構造を有する。
【0022】
実施形態によれば、前記駆動回路は、前記第１の二値信号が前記第２の電圧にある第１のパルスの各々の間に受信する前記第２の二値信号の値からデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている。第１の二値信号は、第２の二値信号の値を取得するために駆動回路をクロックすべく有利に使用される。
【0023】
実施形態によれば、前記駆動回路は、前記第１の二値信号が前記第３の電圧にある第１のパルスの各々の間に受信する前記第２の二値信号の値からデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている。第１の二値信号が第３の電圧にある第１のパルスにより、第２の二値信号の値を取得するために駆動回路をクロックすることが可能であり、このため、第１のパルス間に第２の電圧で第１の二値信号を有利に送出することが可能である。
【0024】
実施形態によれば、前記駆動回路は、前記第１の二値信号が前記第３の電圧にある第１のパルスの各々の直後に受信する前記第２の二値信号の値からデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている。このため、第１のパルス中に第２の電圧で第２の二値信号を送出することが可能である。
【0025】
実施形態によれば、前記駆動回路は、前記デジタル信号に基づきパルス幅変調によって前記発光ダイオードを制御するように構成されている。このため、発光ダイオードを最適な動作点で制御することが可能である。
【0026】
実施形態によれば、前記表示画素は、前記第１の導電性パッド、前記第２の導電性パッド、前記第３の導電性パッド及び前記第４の導電性パッドのみを備えている。表示画素の導電性パッドの数が減少することが有利である。
【0027】
実施形態によれば、前記駆動回路は、前記第１の二値信号が前記第２の電圧又は前記第３の電圧にある第２のパルスの周期で前記発光ダイオードをオン又はオフするように構成されている。第１の二値信号は、発光ダイオードを制御するために駆動回路をクロックすべく有利に使用される。
【0028】
実施形態は、既に定義されているような表示画素のアレイを備えており、前記表示画素毎に前記第１の導電性パッド及び前記第２の導電性パッド間に前記第１の電圧を供給し、前記第３の導電性パッド及び前記第２の導電性パッド間に前記第１の二値信号を送出し、前記第４の導電性パッドに前記第２の二値信号を送出するための回路を更に備えている、ディスプレイスクリーンを更に提供する。
【0029】
実施形態は、既に定義されているような表示画素のアレイを備えているディスプレイスクリーンを制御するための方法であって、前記表示画素毎に、前記第１の導電性パッド及び前記第２の導電性パッド間に前記第１の電圧を供給し、前記第３の導電性パッド及び前記第２の導電性パッド間に前記第１の二値信号を送出し、前記第４の導電性パッドに前記第２の二値信号を送出する、方法を更に提供する。従って、表示画素を制御して電力供給するために各表示画素に送出される信号／電圧の数が減少する。
【0030】
実施形態によれば、前記方法では、動作中、前記第１の二値信号及び前記第２の二値信号の少なくとも１つが前記第２の電圧にある平均継続時間と、前記第１の二値信号及び前記第２の二値信号が前記第３の電圧にある平均継続時間並びに前記第１の二値信号及び前記第２の二値信号の少なくとも１つが前記第２の電圧にある平均継続時間の合計との比が75％より高いように、前記第１の二値信号及び前記第２の二値信号を送出する。このため、表示画素内に安定した電源電圧を供給することが有利に可能である。
【0031】
実施形態によれば、前記方法では、動作中、常に前記第１の二値信号及び前記第２の二値信号の少なくとも１つが前記第２の電圧にあるように、前記第１の二値信号及び前記第２の二値信号を送出する。このため、表示画素内で圧縮する必要なく、表示画素毎に表示画素内に安定した電源電圧を供給することが有利に可能である。
【0032】
実施形態によれば、前記方法では、前記表示画素毎に、前記第１の二値信号が前記第２の電圧にある第１のパルスを送出し、前記表示画素の前記駆動回路は、前記第１の二値信号が前記第２の電圧にある第１のパルスの各々の間に受信する前記第２の二値信号の値に基づきデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている。第１の二値信号は、発光ダイオードを制御するために駆動回路をクロックすべく有利に使用される。
【0033】
実施形態によれば、前記方法では、前記表示画素毎に、前記第１の二値信号が前記第３の電圧にある第１のパルスを送出し、前記表示画素の前記駆動回路は、前記第１の二値信号が前記第３の電圧にある第１のパルスの各々の間に受信する前記第２の二値信号の値に基づきデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている。二値信号が第３の電圧にある第１のパルスにより、第２の二値信号の値を取得するために駆動回路をクロックすることが可能であり、このため、第１のパルス間に第２の電圧で第１の二値信号を有利に送出することが可能である。
【0034】
実施形態によれば、前記方法では、前記表示画素毎に、前記第１の二値信号が前記第３の電圧にある第１のパルスを送出し、前記駆動回路は、前記第１の二値信号が前記第３の電圧にある第１のパルスの各々の直後に受信する前記第２の二値信号の値に基づきデジタル信号を決定し、前記デジタル信号に基づき前記発光ダイオードを制御するように構成されている。このため、第１のパルス中に第２の電圧で第２の二値信号を送出することが可能である。
【図面の簡単な説明】
【0035】
前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない例示として与えられる特定の実施形態の本開示の残り部分に詳細に記載される。
【0036】
【発明を実施するための形態】
【0037】
様々な図には、同様の特徴が同様の参照符号によって示されている。特に、様々な実施形態で共通の構造的特徴及び／又は機能的特徴は、同じ参照符号を有してもよく、同一の構造的特性、寸法的特性及び材料的特性を有してもよい。明瞭化のために、本明細書に記載されている実施形態の理解に有用なステップ及び要素のみが示されて詳細に記載されている。
【0038】
以下の記載では、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する用語、又は「水平方向」、「垂直方向」などの方向を限定する用語を参照するとき、この用語は、特に指定されていない場合、図面の向き又は通常の使用位置にあるディスプレイスクリーンを指す。
【0039】
特に示されていない場合、共に接続された２つの要素について言及する場合、これは、導体以外のいかなる中間要素も無しの直接接続を表し、共に連結された２つの要素について言及する場合、これは、これら２つの要素が接続され得るか又は一若しくは複数の他の要素を介して連結され得ることを表す。
【0040】
更に、第１の一定の状態、例えば「０」と示される低状態と第２の一定の状態、例えば「１」と示される高状態との間で交互に生じる信号が、「二値信号」と称される。同一の電子回路の異なる二値信号の高状態及び低状態は異なってもよい。実際、二値信号は、高状態又は低状態で完全に一定でなくてもよい電圧に対応してもよい。
【0041】
更に、以下の記載では、絶縁ゲート型電界効果トランジスタ、つまりMOS トランジスタのソース及びドレインを絶縁ゲート型電界効果トランジスタ、つまりMOS トランジスタの「電力端子」と称する。
【0042】
更に、特に示されていない場合、導電性パッドの電圧について言及する場合、前記導電性パッドの電位と基準電位、例えば０Ｖとみなされる接地との差が考慮される。
【0043】
更に本明細書では、「絶縁」及び「導電」という用語は「電気絶縁」及び「電気伝導」を夫々表すとみなされる。
【0044】
「約」、「略」、「実質的に」及び「程度」という表現は、特に指定されていない場合、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。
【0045】
図１は、ディスプレイスクリーン10の既知の例を部分的且つ概略的に示す。ディスプレイスクリーン10は、例えばＭ行及びＮ列に配置された表示画素12i,j を備えており、Ｍは１～8,000の範囲の整数であり、Ｎは１～16,000 の範囲の整数であり、ｉは１～Ｍの範囲の整数であり、ｊは１～Ｎの範囲の整数である。例として、図１ではＭ及びＮは６である。各表示画素12i,j は、電極14i を介して低基準電位源Gnd 、例えば接地に連結されており、電極16j を介して高基準電位源Vcc に連結されている。例として、電極14iは、図１の行に沿って整列しているように示されており、電極16j は、図１の列に沿って整列しているように示されており、逆の配置が可能である。ディスプレイスクリーンの電源電圧は、高基準電位Vcc と低基準電位Gnd との間の電圧に相当し、高基準電位のようにVcc と示される。電源電圧Vcc は、特に発光ダイオードの配置及び発光ダイオードの製造技術に応じて決められる。例として、電源電圧Vcc は４Ｖ～５Ｖ程度であってもよい。
【0046】
行毎に、行内の表示画素12i,j は行電極18i に連結されている。列毎に、列内の表示画素12i,j は列電極20j に連結されている。ディスプレイスクリーン10は、行電極18i に連結されている選択回路22を備えており、選択回路22は、各行電極18iに選択・タイミング信号Comiを送出するように適合されている。ディスプレイスクリーン10は、列電極20j に連結されているデータ供給回路24を備えており、データ供給回路24は、各列電極20j にデータ信号Dataj を送出するように適合されている。選択回路22及びデータ供給回路24は、例えばプロセッサを含む回路26によって制御される。
【0047】
図２は、表示画素12i,j の既知の例を非常に概略的に示す断面図であり、図３は、表示画素12i,j を示す底面図である。各表示画素12i,j は、表示回路32で覆われた制御回路30を有している。表示回路32は少なくとも１つの発光ダイオードLED 、好ましくは少なくとも３つの発光ダイオードLED を有している。表示画素は、下面34、及び下面34と反対側の上面35を有しており、下面34及び上面35は平面で平行であることが好ましい。制御回路30は、図２に示されていない導電性パッド36を下面34に更に有している。制御回路30は、電子部品、特にMOS トランジスタとも称される絶縁ゲート型電界効果トランジスタ、又はTFT とも称される薄膜トランジスタを有する集積回路に相当してもよい。表示回路32は、発光ダイオードLED 及びこれらの発光ダイオードLED の導電素子のみを有しており、制御回路30は、表示回路32の発光ダイオードLED を制御するのに必要な全ての電子部品を有していることが好ましい。変形例として、表示回路32は、発光ダイオードLED に加えて他の電子部品を更に有してもよい。発光ダイオードLED は、平面層の積層体を有する平面発光ダイオードとも称される二次元発光ダイオードであってもよく、又はアクティブ領域で覆われた三次元半導体素子を夫々有する三次元発光ダイオードであってもよい。図２には、発光ダイオードLED がコモンアノードに接続されているように示されている。しかしながら、別の構成に応じて発光ダイオードLED を配置することが望ましい場合がある。例として、発光ダイオードLED はコモンカソードと接続されてもよく、又は互いに独立して接続されてもよい。
【0048】
実施形態によれば、表示画素12i,j は、第１の波長、第２の波長及び第３の波長で光を放射する３つの表示サブ画素を有している。実施形態によれば、第１の波長は青色の光に対応し、430 nm～490 nmの範囲内にある。実施形態によれば、第２の波長は緑色の光に対応し、510 nm～570 nmの範囲内にある。実施形態によれば、第３の波長は赤色の光に対応し、600 nm～720 nmの範囲内にある。
【0049】
各導電性パッド36は、図２に概略的に示されている電極14i, 16j, 18i, 20jの内の１つに接続されるように構成されている。第１の導電性パッド36は低基準電位源Gnd に連結されている。第２の導電性パッドは高基準電位源Vcc に連結されている。第３の導電性パッド36は、行電極18iに連結されており、選択・タイミング信号Comiを受ける。第４の導電性パッド36は、列電極20j に連結されており、データ信号Dataj を受ける。導電性パッド36の大きさ及び下面34における導電性パッド36の配置は、特に表示画素12i,j の設計規則及びディスプレイスクリーン10における表示画素12i,jの組み立て方法によって決定される。
【0050】
【0051】
例によれば、表示画素12i,j は少なくとも３つの発光ダイオードを有しており、１つの発光ダイオードLED が図４に示されている。各発光ダイオードLED は、例えばMOS トランジスタを含む制御可能な電流源CSに直列連結されている。この例では、発光ダイオードLED 毎に、発光ダイオードLED のアノードは、例えば高基準電位Vcc を受ける導電性パッド36に連結されており、発光ダイオードLED のカソードは、例えば制御可能な電流源CSの端子に連結されており、制御可能な電流源CSの他の端子は、低基準電位Gnd を受ける導電性パッド36に連結されている。
【0052】
表示画素12i,j は、制御可能な電流源CSを駆動するための駆動回路40を更に有している。駆動回路40は、MOS トランジスタなどの電子部品を特に有してもよい。駆動回路40の電子部品に電力を供給するために４Ｖ未満、例えば１Ｖ又は1.8 Ｖ程度の低電源電圧を使用することが望ましい場合があり、この低電源電圧は、例えばMOS トランジスタの電力端子間に印加され得る電圧に相当する。このために、表示画素12i,j は、特に駆動回路40の電力供給に使用される低下電源電圧Vdd を電源電圧Vcc に基づき供給するための回路42（Vdd 発生）を有している。回路42は、例えば分圧器を有している。
【0053】
実施形態によれば、各表示画素12i,j の導電性パッド36の内の１つで受ける選択・タイミング信号Comiは、低状態「０」と高状態「１」との間で交互に生じる二値信号であり、低状態は低基準電位Gnd に対応し、高状態「１」は、低下電源電圧Vdd に実質的に等しい低電圧に対応する。データ信号Dataj は、低状態「０」と高状態「１」との間で交互に生じる二値信号であり、低状態は低基準電位Gnd に対応し、高状態「１」は、低下電源電圧Vdd に実質的に等しい低電圧に対応する。
【0054】
駆動回路40は、データ信号Dataj を受ける導電性パッド36に連結されてデータ信号Datajに基づきクロック信号Clk 及びデータDataを送出する回路44（Clk 及びDataの分離）を有している。駆動回路40は、信号Clk 及び信号Dataを受信する回路46（モード選択）を有しており、回路46は、選択・タイミング信号Comiを受ける導電性パッド36に連結されており、信号Clk 及び信号Dataを記憶回路48（カラーデータレジスタ）に送出するか、又は各発光ダイオードLED に関連付けられている制御可能な電流源CSを制御するための回路50（LED 駆動部）にPWM 信号を送出するように構成されている。記憶回路48は、表示する画像画素を表すカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂを記憶するように構成されている。回路50は、発光ダイオードLED に連結されている制御可能な電流源CSを、カラー信号Ｒ、カラー信号Ｇ、カラー信号Ｂ及び信号PWM から得られる信号I_red 、信号I_green 及び信号I_blueで制御するように適合されている。
【0055】
以下に記載されるように、表示画素12i,j 毎の導電性パッド36の数を制限するために、データ信号Dataj により、クロック信号と、第１の波長、第２の波長及び第３の波長の放射光に求められる光強度を表すカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂとの両方を各表示画素12i,j によって決定することが可能になる。別の実施形態によれば、クロック信号Clk は選択・タイミング信号Comiから得られる。
【0056】
表示画素12i,j の静的消費電力のかなりの部分は、駆動回路40のMOS トランジスタ以外の電子部品、特に低下電源電圧Vdd を供給するための回路42によるものである。現在、ディスプレイスクリーン10の表示画素12i,j の数を増加させる傾向がある。従って、表示画素の静的消費電力が重要な要素になる場合がある。実際、解像度が2,160 ×3,840 の表示画素を有するいわゆる４Ｋディスプレイスクリーン10では、ディスプレイスクリーン10の静的消費電力は150 Ｗを超える場合がある。
【0057】
低下電源電圧Vdd を表示画素12i,j 内で発生させないように、表示画素12i,j に追加の高基準電位Vdd を供給すべく図３に示されている導電性パッドに加えて追加の導電性パッド36を各表示画素12i,jに設ける構成が構想される場合がある。しかしながら、表示画素12i,j の横寸法を増大させることなく追加の導電性パッド36を追加することができない場合があり、これは望ましくない場合がある。
【0058】
本発明に係る実施形態によれば、低下電圧Vdd を信号Comi及びデータ信号Dataj から発生させる。このため、導電性パッド36の総数は変更されない。更に、低下電源電圧Vdd を各表示画素12i,j 内で電源電圧Vcc から発生させなくなり、ディスプレイスクリーンの静的消費電力が減少する。更に、表示画素12i,j の横寸法は変更されなくてもよい。
【0059】
図５は、表示画素12i,j の実施形態を示すブロック図である。図５の表示画素12i,j は、低下電源電圧Vdd を供給するための回路42が、選択・タイミング信号Comi及びデータ信号Dataj を受信して低下電源電圧Vdd を供給するための回路60と置き替えられている点を除いて図４に示されている表示画素12i,j の構造と同一の構造を有する。
【0060】
図６は、図５の表示画素12i,j の低下電圧Vdd を供給するための回路60の実施形態を示すブロック図である。回路60は、選択・タイミング信号Comiを受ける導電性パッド36を、低下電源電圧Vdd を供給するノードＱに連結する第１のスイッチT1、及びデータ信号Dataj を受ける導電性パッド36をノードＱに連結する第２のスイッチT2を有している。回路60は、スイッチT1を制御するための信号GT1 を送出するための回路64、及びスイッチT2を制御するための信号GT2 を送出するための回路66を有している。回路60は、ノードＱに連結、好ましくは接続されている第１のプレート、及び低基準信号Gnd を受ける導電性パッド36に連結されている第２のプレートを有するコンデンサＣを有している。ノードＱは、低下電圧Vdd を供給するための回路60の出力に相当する。
【0061】
スイッチT1は、選択・タイミング信号Comiが状態「１」であるとき、すなわち電圧Vdd にあるときにオンであり、選択・タイミング信号Comiが例えば０Ｖに等しい状態「０」であるときにオフである。スイッチT1がオンであるとき、コンデンサＣはスイッチT1を介して電圧Vdd で充電される。選択・タイミング信号Comiが状態「０」であるときにスイッチT1をオフにすると、スイッチT1によるコンデンサＣの放電が防止される。スイッチT2は、データ信号Datajが状態「１」であるとき、すなわち電圧Vdd にあるときにオンであってもよく、データ信号Dataj が例えば０Ｖに等しい状態「０」であるときにオフである。スイッチT2がオンであるとき、コンデンサＣはスイッチT2を介して電圧Vdd で充電される。データ信号Dataj が状態「０」であるときにスイッチT2をオフにすると、スイッチT2によるコンデンサＣの放電が防止される。
【0062】
各スイッチT1, T2は、MOS トランジスタに相当してもよく、例えばソースがノードＱに連結、好ましくは接続されているＮチャネルMOS トランジスタに相当してもよい。そのため、信号GT1 はトランジスタT1のゲートを制御するための電圧に対応し、信号GT2 はトランジスタT2のゲートを制御するための電圧に対応する。
【0063】
図６に示されている実施形態では、回路64は、信号Comiを受信する入力及び信号GT1 を送出する出力を有するバッファ回路を有している。回路64は、入力として受信した信号Comiを出力でコピーする。回路66は、データ信号Dataj を受信する第１の入力、選択・タイミング信号Comiの逆を受信する第２の入力、及び信号GT2 を送出する出力を有するAND 論理ゲートを有している。このため、選択・タイミング信号Comiが状態「１」であるとき、すなわち電圧Vdd にあるとき、トランジスタT1がオンであり、トランジスタT2がオフである。そのため、コンデンサＣはスイッチT1を介して電圧Vdd で充電される。選択・タイミング信号Comiが例えば０Ｖに等しい状態「０」であり、データ信号Dataj が状態「１」、すなわち電圧Vdd にあるとき、トランジスタT1がオフであり、トランジスタT2がオンである。そのため、コンデンサＣはスイッチT2を介して電圧Vdd で充電される。選択・タイミング信号Comiが例えば０Ｖに等しい状態「０」であり、データ信号Dataj が例えば０Ｖに等しい状態「０」であるとき、トランジスタT1がオフであり、トランジスタT2がオフである。コンデンサＣはトランジスタT1及びトランジスタT2を介して放電しない。
【0064】
従って、選択・タイミング信号Comi又はデータ信号Dataj のいずれか一方が状態「１」になり次第、コンデンサＣは低下電圧Vdd まで充電される。このため、例えば10fF～10pFの範囲内の静電容量が減少したコンデンサＣを使用することが可能になる。
【0065】
図７は、図５の表示画素12i,j の低下電圧Vdd を供給するための回路60の別の実施形態を示すブロック図である。図７に示されている回路60は、回路64が、トランジスタT1のゲートをトランジスタT1のドレインに接続する導電性トラックに相当する（従って、トランジスタT1はダイオードで組み立てられている）点、及び回路66が、トランジスタT2のゲートをトランジスタT2のドレインに接続する導電性トラックに相当する（従って、トランジスタT2はダイオードで組み立てられている）点を除いて、図６に示されている回路60の全ての要素を有している。図７の実施形態は、図６の実施形態より優れた応答性を有することが有利である。
【0066】
別の実施形態によれば、回路64は設けられておらず、スイッチT1は、アノードが選択・タイミング信号Comiを受ける導電性パッド36に連結、好ましくは接続されており、カソードがノードＱに連結、好ましくは接続されているダイオードに相当する。別の実施形態によれば、回路66は設けられておらず、スイッチT2は、アノードがデータ信号Dataj を受ける導電性パッド36に連結、好ましくは接続されており、カソードがノードＱに連結、好ましくは接続されているダイオードに相当する。
【0067】
【0068】
電位Vcc 及び電位Gnd は実質的に一定である。表示される新しい画像の画像画素は、ランク１の行からランクＭの行まで連続して表示される。ディスプレイスクリーン10の同一行における２つの連続した選択の間の継続時間をフレーム継続時間Ｔと称する。信号Comiのタイミング図は、経時的にずれるものの、信号Com1のタイミング図と同様であると分かった上で、信号Com1及び信号Data1 のタイミング図をランク１の行について詳述する。ランク１の行の表示画素121,j （ｊは１～Ｎの範囲内である）による新たな画像画素の表示には、第１の段階P1及びその後の第２の段階P2が含まれる。第１の段階P1中、データ信号Dataj が、ランク１の行の各表示画素121,j に送信される。データ信号Data1 のみが図８に示されている。第２の段階P2中、各表示画素121,jの発光ダイオードは、データ信号Dataj に基づいて決定されるカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂに基づき制御される。
【0069】
第１の段階P1中、選択・タイミング信号Com1は状態「１」に設定される。長時間に亘る選択・タイミング信号Com1の状態「１」への設定は、ランク１の行の各表示画素121,j の回路46によって検出されるため、この行の表示画素121,j の選択を可能にする一方、他の行の表示画素は選択されない。第１の段階P1中、データ信号Datajは列電極20j に送信される。表示画素121,j 毎に、回路44はデータ信号Dataj のパルスに基づいてクロック信号Clk 及びデータDataを決定する。例として、データ信号Dataj の各パルスは、第１の継続時間又は第１の継続時間より長い第２の継続時間を有してもよい。信号Clk は、立上りエッジがデータ信号Datajのパルスの立上りエッジと起こり得る一定のずれの範囲内で一致する同一の継続時間の一連のパルスに相当してもよい。データDataは、信号Dataj のパルスが第１の継続時間を有するとき状態「０」であり、信号Dataj のパルスが第２の継続時間を有するとき状態「１」である二値信号に相当してもよい。状態「１」で信号Com1によって選択される回路46は、ビットが信号Dataの連続する値によって与えられるデジタル信号Ｒ、デジタル信号Ｇ及びデジタル信号Ｂの形態で回路50に記憶されるデータDataをクロック信号Clk の周期で送る。行の第１の期間P1の終了は、次の行の第１の期間P1の開始に相当する。
【0070】
実施形態によれば、表示画素121,j の発光ダイオードはパルス幅変調つまりPWM 制御によって制御される。このために、第２の段階P2中、選択・タイミング信号Com1は、状態「１」の一連のパルスの繰り返しを示し、これらのパルスは、発光ダイオードLED をパルス幅変調によって制御するために回路50の動作をクロックすべくランク１の行の各表示画素121,j の回路46によって回路50に（PWM 信号として）送られる。連続するパルスの数は、デジタル信号Ｒ、デジタル信号Ｇ及びデジタル信号Ｂの夫々のビット数に相当する。例として、電流源CSがMOS トランジスタに対応する場合、このトランジスタは、最上位ビットから開始してカラー信号Ｒ、カラー信号Ｇ又はカラー信号Ｂの各ビットの値「０」又は値「１」に応じてPWM パルスの周期でオン又はオフされ、信号Com1の次のパルスまでオン又はオフに維持される。信号Com1の２つの連続するパルス間の継続時間は毎回２で除算されるため、発光ダイオードがオンである全継続時間はカラー信号Ｒ、カラー信号Ｇ又はカラー信号Ｂの値に応じて決定される。信号Com1の一連のパルスは、ランク１の行の次の第１の段階P1まで繰り返され、図８には例として１回の繰り返しが示されている。
【0071】
【0072】
図９に示されている実施形態の信号Vcc 、信号Gnd 及びデータDataj のタイミング図は、図８に示されているタイミング図と同一であってもよい。図９に示されている実施形態の信号Comi（ｉは１～Ｍの範囲内である）は、図８に示されている実施形態の信号Comiの相補信号に相当し、すなわち、図８に示されている実施形態の信号Comiが状態「０」であるとき、図９に示されている実施形態の信号Comi（ｉは１～Ｍの範囲内である）は状態「１」であり、図８に示されている実施形態の信号Comiが状態「１」であるとき、図９に示されている実施形態の信号Comiは状態「０」である。このために、画素12i,j は、信号Comiが長時間、状態「０」であるときに段階P1を検出するように構成されており、パルス幅変調つまりPWM 制御は、段階P2中に状態「０」の信号Comiのパルスによって行われる。
【0073】
信号Comiは、図８に関連して記載されている実施形態と比較して図９に関連して記載されている実施形態では、ほとんど状態「１」である。このため、低下電圧Vdd を供給すべく回路60のコンデンサＣをより頻繁に再充電することができ、ひいてはコンデンサＣの静電容量を更に減少させることができる。
【0074】
一般的に、実施形態によれば、信号Comi及び信号Dataj の少なくとも１つが低下電圧Vdd にある平均継続時間と、信号Comi及び信号Dataj が低基準電位Gnd にある平均継続時間並びに信号Comi及び第２の信号Dataj の少なくとも１つが低下電圧Vdd にある平均継続時間の合計との比が75％より高く、好ましくは85％より高く、より好ましくは95％より高い。
【0075】
別の実施形態によれば、選択回路22、データ供給回路24及び回路26は、表示画素12i,j毎に、表示画素12i,j によって受信されて状態「１」、すなわち電圧Vdd にある選択・タイミング信号Comi及びデータ信号Dataj のいずれかが常に存在するように構成されている。従って、この実施形態では、低下電圧Vdd を供給するための回路60のコンデンサＣが設けられなくてもよい。
【0076】
【0077】
図１０では、ランク１、ランク２及びランク３の行並びにランク１の列に関する信号Com1、信号Com2、信号Com3及び信号Data1 のタイミング図が、他の信号Comiのタイミング図が経時的にずれるものの、信号Com1のタイミング図と同様であると分かった上で示されている。図１０に示されている実施形態の図示されていない信号Vcc 及び信号Gnd 並びにComiのタイミング図は、図９に示されているタイミング図と同一であってもよい。図１０に示されている実施形態のデータ信号Dataj のタイミング図は、各段階P1が２つの連続する段階P1.1及び段階P1.2を有する点を除いて図８に示されているタイミング図と同一である。段階P1.1中、ランクｉの行を選択するために、信号Comi（ｉは１～Ｎの範囲内である）の１つが長時間、状態「０」であるとき、各データ信号Dataj （ｊは１～Ｎの範囲内である）は状態「１」に保持される。段階P1.1の後の段階P1.2中、データ信号Dataj が列電極20j に送信されて、ランクｉの行の表示画素12i,j によって取得される。
【0078】
この実施形態は、低下電圧Vdd を供給するための回路60のコンデンサＣが設けられていない場合に特に適合される。実際、コンデンサＣが設けられていない場合であっても、表示画素12i,j 毎に常に、表示画素12i,j によって受信される信号Comi及びデータ信号Dataj の少なくとも１つが状態「１」であるため、ノードＱは電圧Vdd を常時供給する。
【0079】
前述した実施形態では、表示画素121,j の発光ダイオードLED はパルス幅変調によって制御される。しかしながら、表示画素121,j の発光ダイオードLED の制御は、パルス幅変調による制御とは異なってもよい。実施形態によれば、発光ダイオードLED の制御は電流レベル制御である。
【0080】
図１１は、電流源CSの実施形態を示し、この実施形態では、電流源CSは、Ｎ個の制御可能な基本電流源CS1～CSN を有している。ここでＮは２以上の整数である。Ｎはデジタルカラー信号Ｒ、デジタルカラー信号Ｇ又はデジタルカラー信号Ｂのビット数に等しいことが好ましい。本実施形態では、基本電流源CSj （ｊは１～Ｎの範囲内である）は、ノードA1とノードA2との間に並列に組み立てられている。図４又は図５に示されているように、発光ダイオードLED がコモンアノードで組み立てられている場合、色毎に、ノードA1は、対象とする色に対応する発光ダイオードLED のカソードに連結、好ましくは接続されており、ノードA2は、低基準電位源Gnd に連結されている導電性パッド36に連結、好ましくは接続されている。発光ダイオードLED がコモンカソードで組み立てられている場合、ノードA1は、高基準電位源Vcc に連結されている導電性パッド36に連結、好ましくは接続されており、色毎に、ノードA2は、対象とする色に対応する発光ダイオードLED のアノードに連結、好ましくは接続されている。
【0081】
各基本電流源CSj は、回路50によって制御信号Cjを用いて作動するか又は動作を停止する。例として、制御信号Cjは、デジタルカラー信号Ｒ、デジタルカラー信号Ｇ又はデジタルカラー信号Ｂのランクｊのビットに対応する二値信号である。制御信号Cjが第１の状態、例えば低状態であるとき、基本電流源CSj はオフであり、制御信号Cjが第２の状態、例えば高状態であるとき、電流源CSj は作動する。
【0082】
作動する電流源CSj の数が多いほど、電流ICS の強度は高くなる。実施形態によれば、電流源CSは、複数の一定のレベルから１つのレベルの強度を有する電流ICS を供給することが可能であり、そのレベルは、導通している一般的な発光ダイオードの数に応じて決められる。電流源CSの基本電流源CSjによって供給される電流は同一であってもよく又は異なってもよい。実施形態によれば、各基本電流源CSj は、強度I×2j－１の電流を供給することが可能である。そのため、電流源CSは、制御信号Cjに応じて任意の値ｋ×Ｉをとってもよい強度を有する電流ICS を供給するように適合されている。ここで、ｋは０～2M－１の範囲内である。
【0083】
実施形態によれば、発光ダイオードLED の制御はアナログ制御である。
【0084】
図１２は電流源CSの実施形態を示し、この実施形態では、電流源は、ノードA1とノードA2との間に抵抗器Rsと直列に組み立てられているMOS トランジスタＴを有しており、ノードA1及びノードA2は、図１１に関連して前述したように定められている。電流源CSは、デジタルカラー信号Ｒ、デジタルカラー信号Ｇ又はデジタルカラー信号Ｂを受信するデジタル／アナログ変換器DAC 及び演算増幅器を更に有しており、演算増幅器は、抵抗器Rs及びMOS トランジスタ間の中間点に連結、好ましくは接続されている反転入力（－）とデジタル／アナログ変換器DAC によって送出されるアナログ信号を受信する非反転入力（＋）とを有している。トランジスタＴは、デジタル／アナログ変換器DAC に送信されるデジタルカラー信号Ｒ、デジタルカラー信号Ｇ又はデジタルカラー信号Ｂに応じて実質的にオンになる。
【0085】
様々な実施形態及び変形例が説明されている。当業者は、これらの様々な実施形態及び変形例のある特徴を組み合わせてもよいと理解し、他の変形例が当業者に想起される。特に、PWM 変調は、信号Comiを使用して生じさせることを避けるために、表示画素12i,j の制御回路30内で生じさせてもよい。他の実施形態ではPWM 変調を使用せず、発光ダイオードLED の線形駆動を使用することもできる。他の実施形態では、有機発光ダイオードなどの他の電気光学部品を使用することもできる。
【0086】
最後に、記載されている実施形態及び変形例の実際の実施は、上記に記載されている機能的な表示に基づく当業者の技能の範囲内である。特に、図５に示されている第２の実施形態に関して、負電圧の管理を容易にすべくSOI （シリコン・オン・インシュレータ）タイプの構造を使用することが有利な場合がある。
【0087】
本特許出願は、参照によって本明細書に組み込まれている仏国特許出願第21／13487 号明細書の優先権を主張している。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】