知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-02-21
(45)【発行日】2025-03-04
(54)【発明の名称】撮像装置
(51)【国際特許分類】
H04N 25/78 20230101AFI20250225BHJP
H04N 25/772 20230101ALI20250225BHJP
H04N 25/77 20230101ALI20250225BHJP
H04N 25/79 20230101ALN20250225BHJP
【ＦＩ】
H04N25/78
H04N25/772
H04N25/77
H04N25/79
【請求項の数】
7
(21)【出願番号】P 2022509936
(86)(22)【出願日】2021-03-12
(86)【国際出願番号】 JP2021010226
(87)【国際公開番号】W WO2021193168
(87)【国際公開日】2021-09-30
【審査請求日】2024-02-27
(31)【優先権主張番号】P 2020052229
(32)【優先日】2020-03-24
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】楠田 絢一郎
【審査官】廣田 健介
(56)【参考文献】
【文献】国際公開第２０１５／０７９５９７（ＷＯ，Ａ１）
【文献】特開２００７－０１９６８２（ＪＰ，Ａ）
【文献】特開２００６－３５０７５４（ＪＰ，Ａ）
【文献】特開２０１７－０４６２５９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／６０－２５／７９
(57)【特許請求の範囲】
【請求項1】
それぞれが、受光量に応じた画素電圧を含む画素信号を生成し、前記画素信号と参照信号とを比較することによりＡＤ変換を行う複数の画素回路と、ランプ波形を有する電圧信号を生成する信号生成回路と、前記電圧信号に基づいて電圧フォロワ動作を行うことにより前記参照信号を生成し、前記参照信号を前記複数の画素回路に供給する電圧フォロワ回路とを有する参照信号生成部と
を備え、
前記電圧フォロワ回路は、前記電圧信号が供給される正入力端子と、負入力端子と、前記負入力端子に接続され、前記参照信号を出力する出力端子と、前記出力端子に接続された出力回路とを有するアンプを有し、
前記出力回路は、
第１の電源ノードに接続されたソースと、前記出力端子に接続されたドレインと、ゲートとを有する第１導電型の第１のトランジスタと、
第２の電源ノードに接続されたソースと、前記出力端子に接続されたドレインと、ゲートとを有する第２導電型の第２のトランジスタと
を有し、
前記アンプは、
前記正入力端子および前記負入力端子に接続され、第１の電流および第２の電流を含む差動電流を生成する第１の差動トランジスタペアと、
前記第１の電源ノードと前記第２の電源ノードとを接続する第１の電流経路に設けられ、前記第１の電源ノードに接続されたソースと、ゲートと、ドレインとを有する前記第１導電型の第３のトランジスタと、
前記第１の電流経路に設けられ、前記第２の電源ノードに接続されたソースと、ゲートと、ドレインとを有する前記第２導電型の第４のトランジスタと、
前記第１の電流経路において、前記第３のトランジスタと前記第４のトランジスタとの間に設けられ、前記第１の電流経路上の第１のノードに接続されたソースと、前記第１の電流経路上の第２のノードに接続されたドレインと、第１のバイアス電圧が供給されたゲートとを有する前記第１導電型の第５のトランジスタと、
前記第１の電流経路において、前記第３のトランジスタと前記第４のトランジスタとの間に設けられ、前記第１のノードに接続されたドレインと、前記第２のノードに接続されたソースと、第２のバイアス電圧が供給されたゲートとを有する前記第２導電型の第６のトランジスタと
を有し、
前記アンプは、前記第１の電流および前記第２の電流に基づいて、前記第１の電流経路における前記第１のノードおよび前記第２のノードの間に流れる電流を制御し、
前記第１のトランジスタの前記ゲートは前記第１のノードに接続され、
前記第２のトランジスタの前記ゲートは前記第２のノードに接続された
撮像装置。
【請求項2】
前記第３のトランジスタは、前記第１の電流に応じた電流を流し、前記第４のトランジスタは、前記第２の電流に応じた電流を流す
請求項１に記載の撮像装置。
【請求項3】
前記アンプは、ドレインと、前記ドレインに接続されたゲートと、前記第２の電源ノードに接続されたソースを有し、前記第１の電流が流れる前記第２導電型の第７のトランジスタと、
ドレインと、前記ドレインおよび前記第４のトランジスタの前記ゲートに接続されたゲートと、前記第２の電源ノードに接続されたソースを有し、前記第２の電流が流れる前記第２導電型の第８のトランジスタと、
前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、ドレインと、前記第７のトランジスタの前記ゲートおよび前記ドレインに接続されたゲートと、前記第２の電源ノードに接続されたソースとを有する前記第２導電型の第９のトランジスタと、
前記第２の電流経路に設けられ、ドレインと、前記ドレインおよび前記第３のトランジスタの前記ゲートに接続されたゲートと、前記第１の電源ノードに接続されたソースとを有する前記第１導電型の第１０のトランジスタと
を有する
請求項１に記載の撮像装置。
【請求項4】
前記第３のトランジスタは、前記第１の電流に応じた電流を流し、前記第４のトランジスタは、前記第２の電流を含む所定の電流値の電流を流す
請求項１に記載の撮像装置。
【請求項5】
前記アンプは、前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、ドレインと、ゲートと、前記第２の電源ノードに接続されたソースとを有し、前記第１の電流を含む所定の電流値の電流を流す、前記第２導電型の第１１のトランジスタと、
前記第２の電流経路に設けられ、ドレインと、前記ドレインおよび前記第３のトランジスタの前記ゲートに接続されたゲートと、前記第１の電源ノードに接続されたソースとを有する、前記第１導電型の第１２のトランジスタと
をさらに有し、
前記第１の差動トランジスタペアは、
ドレインを有し、前記第１の電流を生成する、前記第１導電型の第１の入力トランジスタと、
ドレインを有し、前記第２の電流を生成する、前記第１導電型の第２の入力トランジスタと
を有し、
前記第１１のトランジスタの前記ドレインは、前記第１の入力トランジスタの前記ドレインに接続され、
前記第４のトランジスタの前記ドレインは、前記第２の入力トランジスタの前記ドレインに接続された
請求項１に記載の撮像装置。
【請求項6】
前記アンプは、前記正入力端子および前記負入力端子に接続され、第３の電流および第４の電流を含む差動電流を生成する第２の差動トランジスタペアをさらに有し、前記アンプは、前記第１の電流、前記第２の電流、前記第３の電流、および前記第４の電流に基づいて、前記第１のノードおよび前記第２のノードの間に流れる電流を制御する
請求項１に記載の撮像装置。
【請求項7】
前記アンプは、前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、前記第１の電源ノードに接続されたソースと、前記第２の電流経路上の第３のノードに接続されたゲートと、ドレインとを有する前記第１導電型の第１３のトランジスタと、
前記第２の電流経路に設けられ、前記第２の電源ノードに接続されたソースと、前記第２の電流経路上の第４のノードに接続されたゲートと、ドレインとを有する前記第２導電型の第１４のトランジスタと、
前記第２の電流経路において、前記第１３のトランジスタと前記第１４のトランジスタとの間に設けられ、前記第３のノードに接続されたソースと、前記第４のノードに接続されたドレインと、前記第１のバイアス電圧が供給されたゲートとを有する前記第１導電型の第１５のトランジスタと、
前記第２の電流経路において、前記第１３のトランジスタと前記第１４のトランジスタとの間に設けられ、前記第３のノードに接続されたドレインと、前記第４のノードに接続されたソースと、前記第２のバイアス電圧が供給されたゲートとを有する前記第２導電型の第１６のトランジスタと
をさらに有し、
前記第１の差動トランジスタペアは、
ドレインを有し、前記第１の電流を生成する、前記第１導電型の第１の入力トランジスタと、
ドレインを有し、前記第２の電流を生成する、前記第１導電型の第２の入力トランジスタと
を有し、
前記第２の差動トランジスタペアは、
ドレインを有し、前記第３の電流を生成する、前記第２導電型の第３の入力トランジスタと、
ドレインを有し、前記第４の電流を生成する、前記第２導電型の第４の入力トランジスタと
を有し、
前記第３のトランジスタの前記ドレインは、前記第３の入力トランジスタの前記ドレインに接続され、
前記第４のトランジスタの前記ドレインは、前記第２の入力トランジスタの前記ドレインに接続され、
前記第１３のトランジスタの前記ドレインは、前記第４の入力トランジスタの前記ドレインに接続され、
前記第１４のトランジスタの前記ドレインは、前記第１の入力トランジスタの前記ドレインに接続された
請求項６に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、被写体を撮像する撮像装置に関する。
【背景技術】
【0002】
一般に、撮像装置では、フォトダイオードを含む画素がマトリクス状に配置され、各画素が、受光量に応じた画素電圧を生成する。そして、例えばＡＤ変換回路（Analog to Digital Converter）が、画素電圧（アナログ信号）をデジタル信号に変換する。例えば、特許文献１には、画素電圧を含む信号と、ランプ波形を有する参照信号とを比較することによりＡＤ変換を行う撮像装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００５－２７８１３５号公報
【発明の概要】
【0004】
ところで、撮像装置では、撮像画像の画質が高いことが望まれており、さらなる画質の向上が期待されている。
【0005】
撮像画像の画質を高めることができる撮像装置を提供することが望ましい。
【0006】
本開示の一実施の形態における撮像装置は、複数の画素回路と、参照信号生成部とを備えている。複数の画素回路は、それぞれが、受光量に応じた画素電圧を含む画素信号を生成し、画素信号と参照信号とを比較することによりＡＤ変換を行うように構成される。参照信号生成部は、ランプ波形を有する電圧信号を生成する信号生成回路と、電圧信号に基づいて電圧フォロワ動作を行うことにより参照信号を生成し、参照信号を複数の画素回路に供給する電圧フォロワ回路とを有するものである。電圧フォロワ回路は、電圧信号が供給される正入力端子と、負入力端子と、負入力端子に接続され、参照信号を出力する出力端子と、出力端子に接続された出力回路とを有するアンプを有する。出力回路は、第１の電源ノードに接続されたソースと、出力端子に接続されたドレインと、ゲートとを有する第１導電型の第１のトランジスタと、第２の電源ノードに接続されたソースと、出力端子に接続されたドレインと、ゲートとを有する第２導電型の第２のトランジスタとを有する。アンプは、正入力端子および負入力端子に接続され、第１の電流および第２の電流を含む差動電流を生成する第１の差動トランジスタペアと、第１の電源ノードと第２の電源ノードとを接続する第１の電流経路に設けられ、第１の電源ノードに接続されたソースと、ゲートと、ドレインとを有する第１導電型の第３のトランジスタと、第１の電流経路に設けられ、第２の電源ノードに接続されたソースと、ゲートと、ドレインとを有する第２導電型の第４のトランジスタと、第１の電流経路において、第３のトランジスタと第４のトランジスタとの間に設けられ、第１の電流経路上の第１のノードに接続されたソースと、第１の電流経路上の第２のノードに接続されたドレインと、第１のバイアス電圧が供給されたゲートとを有する第１導電型の第５のトランジスタと、第１の電流経路において、第３のトランジスタと第４のトランジスタとの間に設けられ、第１のノードに接続されたドレインと、第２のノードに接続されたソースと、第２のバイアス電圧が供給されたゲートとを有する第２導電型の第６のトランジスタとを有する。アンプは、第１の電流および第２の電流に基づいて、第１の電流経路における第１のノードおよび第２のノードの間に流れる電流を制御する。第１のトランジスタのゲートは第１のノードに接続される。第２のトランジスタのゲートは第２のノードに接続される。
【0007】
本開示の一実施の形態における撮像装置では、複数の画素回路のそれぞれにおいて、ランプ波形を有する電圧信号が生成され、この電圧信号に基づいて電圧フォロワ動作を行うことにより参照信号が生成される。そして、複数の画素回路のそれぞれにおいて、受光量に応じた画素電圧を含む画素信号が生成され、画素信号と参照信号とを比較することによりＡＤ変換が行われる。生成された参照信号は、これらの複数の画素回路に供給される。
【図面の簡単な説明】
【0008】
【図1】本開示の一実施の形態に係る撮像装置の一構成例を表すブロック図である。
【図10】比較例に係る参照信号生成部の一構成例を表す回路図である。
【図11】変形例に係るアンプの一構成例を表す回路図である。
【図12】他の変形例に係るアンプの一構成例を表す回路図である。
【図13】他の変形例に係るアンプの一構成例を表す回路図である。
【図14】撮像装置の使用例を表す説明図である。
【図15】車両制御システムの概略的な構成の一例を示すブロック図である。
【図16】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0009】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．撮像装置の使用例
３．移動体への応用例
１．実施の形態
２．撮像装置の使用例
３．移動体への応用例
【0010】
＜実施の形態＞
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、画素アレイ１１と、参照信号生成部１２と、画素駆動部１３と、垂直駆動部１４と、信号処理部１５と、タイミング生成部１６とを備えている。
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、画素アレイ１１と、参照信号生成部１２と、画素駆動部１３と、垂直駆動部１４と、信号処理部１５と、タイミング生成部１６とを備えている。
【0011】
画素アレイ１１は、マトリクス状に配置された複数の画素Ｐを有している。画素Ｐは、フォトダイオードＰＤを有し、受光量に応じた画素電圧Ｖpixを含む画素信号ＳＩＧを生成し、この画素信号ＳＩＧに基づいてＡＤ変換を行うように構成される。画素Ｐは、２枚の半導体基板にわたって配置される。
【0012】
図２は、撮像装置１の一実装例を表すものである。撮像装置１は、この例では、２枚の半導体基板１０１，１０２に形成される。半導体基板１０１は、撮像装置１における撮像面側に配置され、半導体基板１０２は、撮像装置１の撮像面側とは反対側に配置される。半導体基板１０１，１０２は互いに重ね合わされる。半導体基板１０１の配線と、半導体基板１０２の配線とは、配線１０３により接続される。配線１０３は、例えばＣｕ－Ｃｕなどの金属結合などを用いることができる。画素Ｐは、これらの２枚の半導体基板１０１，１０２にわたって配置される。
【0013】
図３は、画素Ｐの一構成例を表すものである。画素Ｐは、画素回路２０を有している。画素回路２０は、受光回路２１と、比較回路２２と、ラッチ２３とを有している。
【0014】
受光回路２１は、受光量に応じた画素電圧Ｖpixを生成するように構成される。受光回路２１は、半導体基板１０１に配置される。受光回路２１は、フォトダイオードＰＤと、排出トランジスタＭＮ１と、転送トランジスタＭＮ２と、フローティングディフュージョンＦＤと、リセットトランジスタＭＮ３とを有している。排出トランジスタＭＮ１、転送トランジスタＭＮ２、およびリセットトランジスタＭＮ３は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
【0015】
フォトダイオードＰＤは、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードは排出トランジスタＭＮ１のソースおよび転送トランジスタＭＮ２のソースに接続される。
【0016】
排出トランジスタＭＮ１のゲートには画素駆動部１３（図１）から供給された制御信号ＯＦＧが供給され、ドレインには電圧ＶＯＦＧが供給され、ソースはフォトダイオードＰＤのカソードおよび転送トランジスタＭＮ２のソースに接続される。
【0017】
転送トランジスタＭＮ２のゲートには画素駆動部１３（図１）から供給された制御信号ＴＸが供給され、ソースはフォトダイオードＰＤのカソードおよび排出トランジスタＭＮ１のソースに接続され、ドレインはフローティングディフュージョンＦＤ、リセットトランジスタＭＮ３のソース、および比較回路２２におけるトランジスタＭＮ４（後述）のゲートに接続される。
【0018】
フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送された電荷を蓄積するように構成される。フローティングディフュージョンＦＤは、例えば、半導体基板１０１の表面に形成された拡散層を用いて構成される。図３では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。
【0019】
リセットトランジスタＭＮ３のゲートには制御信号ＲＳＴが供給され、ドレインは比較回路２２のトランジスタＭＮ４（後述）のドレインに接続され、ソースはフローティングディフュージョンＦＤ、転送トランジスタＭＮ２のドレイン、および比較回路２２のトランジスタＭＮ４（後述）のゲートに接続される。
【0020】
この構成により、受光回路２１では、制御信号ＯＦＧに基づいて、排出トランジスタＭＮ１がオン状態になることにより、フォトダイオードＰＤに蓄積された電荷が排出される。そして、排出トランジスタＭＮ１がオフ状態になることにより、露光期間が開始され、フォトダイオードＰＤに、受光量に応じた量の電荷が蓄積される。そして、露光期間が終了した後に、受光回路２１は、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む画素信号ＳＩＧを比較回路２２に対して供給する。具体的には、受光回路２１は、後述するように、フローティングディフュージョンＦＤの電圧がリセットされた後のＰ相（Pre-charge相）期間ＴＰにおいて、その時のフローティングディフュージョンＦＤの電圧をリセット電圧Ｖresetとして比較回路２２に供給する。また、受光回路２１は、フォトダイオードＰＤからフローティングディフュージョンＦＤへ電荷が転送された後のＤ相（Data相）期間ＴＤにおいて、その時のフローティングディフュージョンＦＤの電圧を画素電圧Ｖpixとして比較回路２２に供給するようになっている。
【0021】
比較回路２２は、参照信号ＲＥＦと画素信号ＳＩＧとを比較することにより信号ＣＭＰを生成するように構成される。比較回路２２は、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧よりも高い場合に信号ＣＭＰを高レベルにし、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧よりも低い場合に信号ＣＭＰを低レベルにするようになっている。比較回路２２は、トランジスタＭＮ４～ＭＮ６と、トランジスタＭＰ１，ＭＰ２とを有している。トランジスタＭＮ４～ＭＮ６はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ１，ＭＰ２はＰ型のＭＯＳトランジスタである。比較回路２２は、２枚の半導体基板１０１，１０２にわたって配置される。具体的には、トランジスタＭＮ４～ＭＮ６は半導体基板１０１に配置され、トランジスタＭＰ１，ＭＰ２は半導体基板１０２に配置される。
【0022】
トランジスタＭＮ４のゲートには画素信号ＳＩＧが供給され、ドレインは受光回路２１におけるリセットトランジスタＭＮ３のドレインに接続されるとともに、半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＰ１のドレインおよびアンプＡＭＰの入力端子に接続され、ソースはトランジスタＭＮ５のソースおよびトランジスタＭＮ６のドレインに接続される。トランジスタＭＮ５のゲートには、半導体基板１０１，１０２間の配線１０３を介して参照信号生成部１２から参照信号ＲＥＦが供給され、ドレインは半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＰ２のドレインおよびトランジスタＭＰ１，ＭＰ２のゲートに接続され、ソースはトランジスタＭＮ４のソースおよびトランジスタＭＮ６のドレインに接続される。参照信号ＲＥＦは、詳しくは後述するが、Ｐ相期間ＴＰおよびＤ相期間ＴＤにおいて時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する信号である。トランジスタＭＮ６のゲートにはバイアス電圧Ｖｂが供給され、ドレインはトランジスタＭＮ４，ＭＮ５のソースに接続され、ソースは接地される。トランジスタＭＮ４，ＭＮ５は差動対を構成し、トランジスタＭＮ６は定電流源を構成する。
【0023】
トランジスタＭＰ１のゲートはトランジスタＭＰ２のゲートおよびドレインに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ５のドレインに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはアンプＡＭＰの入力端子に接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ４のドレインおよび受光回路２１におけるリセットトランジスタＭＮ３のドレインに接続される。トランジスタＭＰ２のゲートはトランジスタＭＰ１のゲートおよびトランジスタＭＰ２のドレインに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ５のドレインに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタＭＰ１，ＭＰ２のゲートに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してトランジスタＭＮ５のドレインに接続される。トランジスタＭＰ１，ＭＰ２は、トランジスタＭＮ４，ＭＮ５の能動負荷を構成する。
【0024】
アンプＡＭＰの入力端子はトランジスタＭＰ１のドレインに接続されるとともに半導体基板１０１，１０２間の配線１０３を介してリセットトランジスタＭＮ３のドレインおよび受光回路２１におけるリセットトランジスタＭＮ３のドレインに接続され、出力端子はラッチ２３に接続される。比較回路２２は、アンプＡＭＰの出力端子から信号ＣＭＰを出力するようになっている。
【0025】
ラッチ２３は、比較回路２２から供給された信号ＣＭＰ基づいて、画素駆動部１３（図１）から供給された、時間の経過に応じて変化する時刻コードＣＯＤＥをラッチするように構成される。時刻コードＣＯＤＥは、例えば、グレイコードを用いることができる。ラッチ２３は、後述するように、Ｐ相期間ＴＰにおいて、信号ＣＭＰの遷移タイミングで時刻コードＣＯＤＥをラッチすることにより、Ｐ相期間ＴＰが開始してから信号ＣＭＰが遷移するまでの時間（コード値ＣＯＤＥ１）を取得する。また、ラッチ２３は、Ｄ相期間ＴＤにおいて、信号ＣＭＰの遷移タイミングで時刻コードＣＯＤＥをラッチすることにより、Ｄ相期間ＴＤが開始してから信号ＣＭＰが遷移するまでの時間（コード値ＣＯＤＥ２）を取得する。これらの２つのコード値の差（ＣＯＤＥ２－ＣＯＤＥ１）は、受光量に応じた画素値に対応する。そして、ラッチ２３は、垂直駆動部１４から供給された制御信号に基づいて、２つのコード値ＣＯＤＥ１，ＣＯＤＥ２を信号処理部１５に供給するようになっている。
【0026】
このようにして、画素回路２０は、受光量に応じた画素電圧Ｖpixを含む画素信号ＳＩＧを生成し、この画素信号ＳＩＧに基づいてＡＤ変換を行うことによりコード値ＣＯＤＥ１，ＣＯＤＥ２を生成するようになっている。
【0027】
参照信号生成部１２は、参照信号ＲＥＦを生成するように構成される。参照信号ＲＥＦは、Ｐ相期間ＴＰおよびＤ相期間ＴＤにおいて、時間の経過に応じて電圧レベルが徐々に変化する、いわゆるランプ波形を有する。そして、参照信号生成部１２は、生成した参照信号ＲＥＦを、画素アレイ１１（図１）における複数の画素回路２０に供給するようになっている。参照信号生成部１２は、図３に示したように、半導体基板１０２に配置される。
【0028】
画素駆動部１３（図１）は、画素アレイ１１における複数の画素回路２０の動作を制御するように構成される。具体的には、画素駆動部１３は、制御信号ＯＦＧ，ＴＸ，ＲＳＴを生成し、これらの制御信号ＯＦＧ，ＴＸ，ＲＳＴを受光回路２１に供給するとともに、時刻コードＣＯＤＥを生成し、この時刻コードＣＯＤＥをラッチ２３に供給することにより、画素回路２０の動作を制御するようになっている。画素駆動部１３は、例えば半導体基板１０２に配置される。
【0029】
垂直駆動部１４は、画素アレイ１１における複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２を、所定の順番で信号処理部１５に供給するように構成される。垂直駆動部１４は、例えば半導体基板１０２に配置される。
【0030】
信号処理部１５は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて所定の画像処理を行うことにより画像信号Ｓpicを生成するように構成される。所定の画像処理は、例えば、画素回路２０が生成した２つのコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて相関２重サンプリング（ＣＤＳ；Correlated Double Sampling）の原理を利用して画素値を生成する処理や、黒レベルを補正する黒レベル補正処理を含む。信号処理部１５は、例えば半導体基板１０２に配置される。
【0031】
タイミング生成部１６は、各種タイミング信号を生成し、生成した各種タイミング信号を、参照信号生成部１２、画素駆動部１３、垂直駆動部１４、および信号処理部１５に供給することにより、撮像装置１の動作を制御するように構成される。タイミング生成部１６は、例えば半導体基板１０２に配置される。
【0032】
（参照信号生成部１２）
図４は、参照信号生成部１２の一構成例を表すものである。なお、図４には、参照信号生成部１２が生成した参照信号ＲＥＦが供給される複数の画素回路２０をも図示している。参照信号生成部１２は、信号生成回路３１と、電圧フォロワ回路３４とを有している。
図４は、参照信号生成部１２の一構成例を表すものである。なお、図４には、参照信号生成部１２が生成した参照信号ＲＥＦが供給される複数の画素回路２０をも図示している。参照信号生成部１２は、信号生成回路３１と、電圧フォロワ回路３４とを有している。
【0033】
信号生成回路３１は、参照信号ＲＥＦと同様のランプ波形を有する信号ＲＥＦ０を生成するように構成される。信号生成回路３１は、電流源３２と、抵抗素子３３とを有している。電流源３２は、流す電流を変更可能な可変電流源であり、一端には電源電圧ＶＤＤが供給され、他端は抵抗素子３３の一端および電圧フォロワ回路３４の入力端子に接続される。抵抗素子３３の一端は電流源３２の他端および電圧フォロワ回路３４の入力端子に接続され、他端は接地されている。この構成により、信号生成回路３１は、電流源３２が流す電流の電流値を切り替えることにより、ランプ波形を有する信号ＲＥＦ０を生成するようになっている。
【0034】
電圧フォロワ回路３４は、信号ＲＥＦ０に基づいて電圧フォロワ動作を行うことにより参照信号ＲＥＦを生成するように構成される。電圧フォロワ回路３４は、アンプ３５を有している。アンプ３５は、正入力端子ＩｎＰと、負入力端子ＩｎＮと、出力端子ＯＵＴとを有している。アンプ３５の正入力端子ＩｎＰには信号ＲＥＦ０が供給され、負入力端子ＩｎＮはアンプ３５の出力端子ＯＵＴと接続される。アンプ３５は、出力端子ＯＵＴから参照信号ＲＥＦを出力する。電圧フォロワ回路３４は、アンプ３５が出力端子ＯＵＴから出力した参照信号ＲＥＦをアンプ３５の負入力端子ＩｎＮに供給する。電圧フォロワ回路３４は、このように負帰還動作を行うことにより、電圧フォロワ動作を行うようになっている。
【0035】
このようにして、参照信号生成部１２では、信号生成回路３１が、ランプ波形を有する信号ＲＥＦ０を生成し、電圧フォロワ回路３４が、この信号ＲＥＦ０に基づいて電圧フォロワ動作を行うことにより参照信号ＲＥＦを生成する。そして、参照信号生成部１２は、生成した参照信号ＲＥＦを、画素アレイ１１（図１）における複数の画素回路２０に供給するようになっている。
【0036】
図５は、アンプ３５の一構成例を表すものである。アンプ３５は、差動入力回路９１と、バイアス回路９２と、出力回路９３とを有している。差動入力回路９１は、正入力端子ＩｎＰの電圧および負入力端子ＩｎＮの電圧の電圧差に応じた差動信号を出力するように構成される。バイアス回路９２は、差動入力回路９１から供給された差動信号に基づいて、出力回路９３の動作点を設定するように構成される。このバイアス回路９２は、トランスリニア原理を利用した回路である。出力回路９３は、レイルトゥーレイル動作が可能な出力回路である。このようなアンプ３５は、例えば、クロス結合型フィードフォワードＡＢ級アンプとも呼ばれる。
【0037】
図６は、アンプ３５の具体的な回路構成の一例を表すものである。アンプ３５は、定電流源ＩＳと、トランジスタＭＰ１１～ＭＰ２２，ＭＮ３１～ＭＮ４０と、抵抗素子Ｒ１，Ｒ２と、容量素子Ｃ１，Ｃ２とを有している。トランジスタＭＰ１１～ＭＰ２２はＰ型のＭＯＳトランジスタであり、トランジスタＭＮ３１～ＭＮ４０は、Ｎ型のＭＯＳトランジスタである。
【0038】
定電流源ＩＳの一端はトランジスタＭＰ１１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１２，ＭＰ１３，ＭＰ１９のゲートに接続され、他端は接地ノードＮＶＳＳに接続される。トランジスタＭＰ１１のゲートはトランジスタＭＰ１１のドレインおよび定電流源ＩＳの一端に接続されるとともにトランジスタＭＰ１２，ＭＰ１３，ＭＰ１９のゲートに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＰ１１のゲートおよび定電流源ＩＳの一端に接続されるとともにトランジスタＭＰ１２，ＭＰ１３，ＭＰ１９のゲートに接続される。トランジスタＭＰ１１，ＭＰ１２，ＭＰ１３，ＭＰ１９は、カレントミラー回路を構成する。
【0039】
トランジスタＭＰ１２のゲートはトランジスタＭＰ１１のゲートおよびドレインに接続されるとともに定電流源ＩＳの一端およびトランジスタＭＰ１３，ＭＰ１９のゲートに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＮ３１のゲートおよびドレインに接続されるとともにトランジスタＭＮ３９のゲートに接続される。トランジスタＭＮ３１のゲートはトランジスタＭＮ３１，ＭＰ１２のドレインに接続されるとともにトランジスタＭＮ３９のゲートに接続され、ドレインはトランジスタＭＮ３１のゲートおよびトランジスタＭＰ１２のドレインに接続されるとともにトランジスタＭＮ３９のゲートに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＮ３１，ＭＮ３９は、カレントミラー回路を構成する。
【0040】
トランジスタＭＰ１３のゲートはトランジスタＭＰ１１のゲートおよびドレインに接続されるとともに定電流源ＩＳの一端およびトランジスタＭＰ１２，ＭＰ１９のゲートに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＰ１４，ＭＰ１５のソースに接続される。トランジスタＭＰ１４のゲートはアンプ３５の負入力端子ＩｎＮに接続され、ソースはトランジスタＭＰ１５のソースに接続されるとともにトランジスタＭＰ１３のドレインに接続され、ドレインはトランジスタＭＮ３２のゲートおよびドレインに接続されるとともにトランジスタＭＮ３５のゲートに接続される。トランジスタＭＰ１５のゲートはアンプ３５の正入力端子ＩｎＰに接続され、ソースはトランジスタＭＰ１４のソースに接続されるとともにトランジスタＭＰ１３のドレインに接続され、ドレインはトランジスタＭＮ３３のゲートおよびドレインに接続されるとともにトランジスタＭＮ３４のゲートに接続される。トランジスタＭＮ３２のゲートはトランジスタＭＮ３２，ＭＰ１４のドレインに接続されるとともにトランジスタＭＮ３５のゲートに接続され、ドレインはトランジスタＭＮ３２のゲートおよびトランジスタＭＰ１４のドレインに接続されるとともにトランジスタＭＮ３５のゲートに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＮ３３のゲートはトランジスタＭＮ３３，ＭＰ１５のドレインに接続されるとともにトランジスタＭＮ３４のゲートに接続され、ドレインはトランジスタＭＮ３３のゲートおよびトランジスタＭＰ１５のドレインに接続されるとともにトランジスタＭＮ３４のゲートに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＰ１４，ＭＰ１５は差動対を構成し、トランジスタＭＮ３２，ＭＮ３５はカレントミラー回路を構成し、トランジスタＭＮ３３，ＭＮ３４はカレントミラー回路を構成する。
【0041】
トランジスタＭＰ１３～ＭＰ１５，ＭＮ３２，ＭＮ３３は、図５に示した差動入力回路９１に対応する。
【0042】
トランジスタＭＮ３４のゲートはトランジスタＭＮ３３のゲートおよびドレインに接続されるとともにトランジスタＭＰ１５のドレインに接続され、ドレインはトランジスタＭＰ１６のゲートおよびドレインに接続されるとともにトランジスタＭＰ１７のゲートに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＰ１６のゲートはトランジスタＭＰ１６，ＭＮ３４のドレインに接続されるとともにトランジスタＭＰ１７のゲートに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＰ１６のゲートおよびトランジスタＭＮ３４のドレインに接続されるとともにトランジスタＭＰ１７のゲートに接続される。トランジスタＭＰ１６，ＭＰ１７はカレントミラー回路を構成する。
【0043】
トランジスタＭＰ１７のゲートはトランジスタＭＰ１６のゲートおよびドレインに接続されるとともにトランジスタＭＮ３４のドレインに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはノードＮ１に接続される。トランジスタＭＰ１８のゲートはトランジスタＭＰ２１のゲートおよびドレインに接続されるとともにトランジスタＭＮ３９のドレインに接続され、ソースはノードＮ１に接続され、ドレインはノードＮ２に接続される。トランジスタＭＮ３６のゲートはトランジスタＭＮ３８のゲートおよびドレインに接続されるとともにトランジスタＭＰ１９のドレインに接続され、ドレインはノードＮ１に接続され、ソースはノードＮ２に接続される。トランジスタＭＮ３５のゲートはトランジスタＭＮ３２のゲートおよびドレインに接続されるとともにトランジスタＭＰ１４のドレインに接続され、ドレインはノードＮ２に接続され、ソースは接地ノードＮＶＳＳに接続される。
【0044】
トランジスタＭＰ１９のゲートはトランジスタＭＰ１１のゲートおよびドレインに接続されるとともに定電流源ＩＳの一端およびトランジスタＭＰ１２，ＭＰ１３のゲートに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＮ３８のゲートおよびドレインに接続されるとともにトランジスタＭＮ３６のゲートに接続される。トランジスタＭＮ３８ゲートはトランジスタＭＮ３８のドレインおよびトランジスタＭＰ１９のドレインに接続されるとともにトランジスタＭＮ３６のゲートに接続され、ドレインはトランジスタＭＮ３８のゲートおよびトランジスタＭＰ１９のドレインに接続されるとともにトランジスタＭＮ３６のゲートに接続され、ソースはトランジスタＭＮ３７のゲートおよびドレインに接続される。トランジスタＭＮ３７のゲートはトランジスタＭＮ３７のドレインおよびトランジスタＭＮ３８のソースに接続され、ドレインはトランジスタＭＮ３７のゲートおよびトランジスタＭＮ３８のソースに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＰ１９，ＭＮ３８，ＭＮ３７は、トランジスタＭＮ３６のゲートに供給されるバイアス電圧を生成するバイアス回路を構成する。
【0045】
トランジスタＭＰ２０のゲートはトランジスタＭＰ２０のドレインおよびトランジスタＭＰ２１のソースに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＰ２０のゲートおよびトランジスタＭＰ２１のソースに接続される。トランジスタＭＰ２１のゲートはトランジスタＭＰ２１，ＭＮ３９のドレインに接続されるとともにトランジスタＭＰ１８のゲートに接続され、ソースはトランジスタＭＰ２０のゲートおよびドレインに接続され、ドレインはトランジスタＭＰ２１のゲートおよびトランジスタＭＮ３９のドレインに接続されるとともにトランジスタＭＰ１８のゲートに接続される。トランジスタＭＮ３９のゲートはトランジスタＭＮ３１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１２のドレインに接続され、ドレインはトランジスタＭＰ２１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１８のゲートに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＰ２０，ＭＰ２１，ＭＮ３９は、トランジスタＭＰ１８のゲートに供給されるバイアス電圧を生成するバイアス回路を構成する。
【0046】
トランジスタＭＰ１６～ＭＰ２１，ＭＮ３４～ＭＮ３９は、図５に示したバイアス回路９２に対応する。
【0047】
トランジスタＭＰ２２のゲートは、ノードＮ１に接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはアンプ３５の出力端子ＯＵＴに接続される。トランジスタＭＮ４０のゲートはノードＮ２に接続され、ドレインはアンプ３５の出力端子ＯＵＴに接続され、ソースは接地ノードＮＶＳＳに接続される。容量素子Ｃ１の一端はノードＮ１に接続され、他端は抵抗素子Ｒ１の一端に接続される。抵抗素子Ｒ１の一端は容量素子Ｃ１の他端に接続され、他端は出力端子ＯＵＴに接続される。容量素子Ｃ２の一端はノードＮ２に接続され、他端は抵抗素子Ｒ２の一端に接続される。抵抗素子Ｒ２の一端は容量素子Ｃ２の他端に接続され、他端は出力端子ＯＵＴに接続される。容量素子Ｃ１，Ｃ２および抵抗素子Ｒ１，Ｒ２は、位相補償回路を構成する。
【0048】
トランジスタＭＰ２２，ＭＮ４０、容量素子Ｃ１，Ｃ２、および抵抗素子Ｒ１，Ｒ２は、図５に示した出力回路９３に対応する。
【0049】
この構成により、撮像装置１では、後述するように、参照信号ＲＥＦを、画素アレイ１１における複数の画素Ｐの画素回路２０に対して安定して供給することができるようになっている。
【0050】
ここで、画素回路２０は、本開示における「画素回路」の一具体例に対応する。参照信号生成部１２は、本開示における「参照信号生成部」の一具体例に対応する。信号生成回路３１は、本開示における「信号生成回路」の一具体例に対応する。電圧フォロワ回路３４は、本開示における「電圧フォロワ回路」の一具体例に対応する。画素信号ＳＩＧは、本開示における「画素信号」の一具体例に対応する。参照信号ＲＥＦは、本開示における「参照信号」の一具体例に対応する。アンプ３５は、本開示における「アンプ」の一具体例に対応する。出力回路９３は、本開示における「出力回路」の一具体例に対応する。
【0051】
電源ノードＮＶＤＤは、本開示における「第１の電源ノード」の一具体例に対応する。接地ノードＮＶＳＳは、本開示における「第２の電源ノード」の一具体例に対応する。トランジスタＭＰ２２は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＭＮ４０は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＭＰ１４，ＭＰ１５のペアは、本開示における「第１の差動トランジスタペア」の一具体例に対応する。トランジスタＭＰ１７は、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＭＮ３５は、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタＭＰ１８は、本開示における「第５のトランジスタ」の一具体例に対応する。トランジスタＭＮ３６は、本開示における「第６のトランジスタ」の一具体例に対応する。ノードＮ１は、本開示における「第１のノード」の一具体例に対応する。ノードＮ２は、本開示における「第２のノード」の一具体例に対応する。トランジスタＭＮ３３は、本開示における「第７のトランジスタ」の一具体例に対応する。トランジスタＭＮ３２は、本開示における「第８のトランジスタ」の一具体例に対応する。トランジスタＭＮ３４は、本開示における「第９のトランジスタ」の一具体例に対応する。トランジスタＭＰ１６は、本開示における「第１０のトランジスタ」の一具体例に対応する。
【0052】
［動作および作用］
続いて、本実施の形態の撮像装置１の動作および作用について説明する。
続いて、本実施の形態の撮像装置１の動作および作用について説明する。
【0053】
（全体動作概要）
まず、図１，３を参照して、撮像装置１の全体動作概要を説明する。参照信号生成部１２は、参照信号ＲＥＦを生成する。画素アレイ１１における複数の画素回路２０のそれぞれは、受光量に応じた画素電圧Ｖpixを含む画素信号ＳＩＧを生成し、この画素信号ＳＩＧに基づいてＡＤ変換を行うことによりコード値ＣＯＤＥ１，ＣＯＤＥ２を生成する。画素駆動部１３は、画素アレイ１１における複数の画素回路２０の動作を制御する。垂直駆動部１４は、画素アレイ１１における複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２を、所定の順番で信号処理部１５に供給する。信号処理部１５は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて所定の画像処理を行うことにより画像信号Ｓpicを生成する。タイミング生成部１６は、各種タイミング信号を生成し、生成した各種タイミング信号を、参照信号生成部１２、画素駆動部１３、垂直駆動部１４、および信号処理部１５に供給することにより、撮像装置１の動作を制御する。
まず、図１，３を参照して、撮像装置１の全体動作概要を説明する。参照信号生成部１２は、参照信号ＲＥＦを生成する。画素アレイ１１における複数の画素回路２０のそれぞれは、受光量に応じた画素電圧Ｖpixを含む画素信号ＳＩＧを生成し、この画素信号ＳＩＧに基づいてＡＤ変換を行うことによりコード値ＣＯＤＥ１，ＣＯＤＥ２を生成する。画素駆動部１３は、画素アレイ１１における複数の画素回路２０の動作を制御する。垂直駆動部１４は、画素アレイ１１における複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２を、所定の順番で信号処理部１５に供給する。信号処理部１５は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて所定の画像処理を行うことにより画像信号Ｓpicを生成する。タイミング生成部１６は、各種タイミング信号を生成し、生成した各種タイミング信号を、参照信号生成部１２、画素駆動部１３、垂直駆動部１４、および信号処理部１５に供給することにより、撮像装置１の動作を制御する。
【0054】
（詳細動作）
画素アレイ１１における複数の画素回路２０（図３）のそれぞれでは、制御信号ＯＦＧに基づいて、排出トランジスタＭＮ１がオン状態になることにより、フォトダイオードＰＤに蓄積された電荷が排出される。そして、排出トランジスタＭＮ１がオフ状態になることにより、露光期間が開始され、フォトダイオードＰＤに、受光量に応じた量の電荷が蓄積される。そして、露光期間が終了した後に、画素回路２０は、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む画素信号ＳＩＧに基づいてＡＤ変換を行う。以下に、このＡＤ変換について詳細に説明する。
画素アレイ１１における複数の画素回路２０（図３）のそれぞれでは、制御信号ＯＦＧに基づいて、排出トランジスタＭＮ１がオン状態になることにより、フォトダイオードＰＤに蓄積された電荷が排出される。そして、排出トランジスタＭＮ１がオフ状態になることにより、露光期間が開始され、フォトダイオードＰＤに、受光量に応じた量の電荷が蓄積される。そして、露光期間が終了した後に、画素回路２０は、リセット電圧Ｖresetおよび画素電圧Ｖpixを含む画素信号ＳＩＧに基づいてＡＤ変換を行う。以下に、このＡＤ変換について詳細に説明する。
【0055】
図７は、ある着目した画素回路２０におけるＡＤ変換の一動作例を表すものであり、（Ａ）は制御信号ＲＳＴの波形を示し、（Ｂ）は制御信号ＴＸの波形を示し、（Ｃ）は参照信号ＲＥＦの波形を示し、（Ｄ）は画素信号ＳＩＧの波形を示し、（Ｅ）は信号ＣＭＰの波形を示す。
【0056】
まず、タイミングｔ１１において、参照信号生成部１２は、参照信号ＲＥＦの電圧をリセット電圧Ｖresetに変化させる（図７（Ｃ））。また、このタイミングｔ１１において、画素駆動部１３は、制御信号ＲＳＴを低レベルから高レベルに変化させる（図７（Ａ））。これにより、画素回路２０では、リセットトランジスタＭＮ３がオン状態になり、フローティングディフュージョンＦＤがリセットされ、画素信号ＳＩＧの電圧がリセット電圧Ｖresetになる（図７（Ｄ））。そして、タイミングｔ１１から所定の時間が経過した後に、画素駆動部１３は、制御信号ＲＳＴを高レベルから低レベルに変化させる（図７（Ａ））。これにより、リセットトランジスタＭＮ３はオフ状態になる。
【0057】
次に、タイミングｔ１２において、参照信号生成部１２は、参照信号ＲＥＦの電圧をリセット電圧Ｖresetから電圧Ｖ１に変化させる（図７（Ｃ））。これにより、参照信号ＲＥＦの電圧は画素信号ＳＩＧの電圧より高くなるので、比較回路２２は、信号ＣＭＰを高レベルにする（図７（Ｅ））。
【0058】
次に、タイミングｔ１３～ｔ１５の期間（Ｐ相期間ＴＰ）において、画素回路２０は、この画素信号ＳＩＧの電圧（リセット電圧Ｖreset）に基づいてＡＤ変換を行う。具体的には、タイミングｔ１３において、参照信号生成部１２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図７（Ｃ））。また、画素駆動部１３は、このタイミングｔ１３において、時刻コードＣＯＤＥのインクリメント動作を開始する。
【0059】
そして、タイミングｔ１４において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧（リセット電圧Ｖreset）を下回る（図７（Ｃ），（Ｄ））。これに応じて、比較回路２２は、信号ＣＭＰを高レベルから低レベルに変化させる（図７（Ｅ））。ラッチ２３は、この信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチする。このタイミングｔ１４においてラッチ２３においてラッチされた時刻コードＣＯＤＥのコード値はＣＯＤＥ１である。このコード値ＣＯＤＥ１は、タイミングｔ１３～ｔ１４の時間の長さに対応するコード値であるとともに、リセット電圧Ｖresetに対応するコード値である。
【0060】
そして、タイミングｔ１５において、Ｐ相期間ＴＰの終了に伴い、参照信号生成部１２は、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（（図７（Ｃ）））。そして、このタイミングｔ１５～ｔ１６の期間において、垂直駆動部１４は、この画素回路２０が生成したコード値ＣＯＤＥ１を信号処理部１５に供給する。
【0061】
次に、タイミングｔ１６において、参照信号生成部１２は、参照信号ＲＥＦの電圧を電圧Ｖ２から電圧Ｖ１に変化させる（図７（Ｃ））。これにより、参照信号ＲＥＦの電圧は画素信号ＳＩＧの電圧より高くなるので、比較回路２２は、信号ＣＭＰを低レベルから高レベルに変化させる（図７（Ｅ））。
【0062】
次に、タイミングｔ１７において、画素駆動部１３は、制御信号ＴＸを低レベルから高レベルに変化させる（図７（Ｂ））。これにより、画素回路２０では、転送トランジスタＭＮ２がオン状態になり、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送され、画素信号ＳＩＧの電圧が画素電圧Ｖpixになる（図７（Ｄ））。そして、タイミングｔ１７から所定の時間が経過した後に、画素駆動部１３は、制御信号ＴＸを高レベルから低レベルに変化させる（図７（Ｂ））。これにより、転送トランジスタＭＮ２はオフ状態になる。
【0063】
次に、タイミングｔ１８～ｔ２０の期間（Ｄ相期間ＴＤ）において、画素回路２０は、この画素信号ＳＩＧの電圧（画素電圧Ｖpix）に基づいてＡＤ変換を行う。具体的には、タイミングｔ１８において、参照信号生成部１２は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図７（Ｃ））。また、画素駆動部１３は、このタイミングｔ１８において、時刻コードＣＯＤＥのインクリメント動作を開始する。
【0064】
そして、タイミングｔ１９において、参照信号ＲＥＦの電圧が画素信号ＳＩＧの電圧（画素電圧Ｖpix）を下回る（図７（Ｃ），（Ｄ））。これに応じて、比較回路２２は、信号ＣＭＰを高レベルから低レベルに変化させる（図７（Ｅ））。ラッチ２３は、この信号ＣＭＰの遷移に基づいて、時刻コードＣＯＤＥをラッチする。このタイミングｔ１９においてラッチ２３においてラッチされた時刻コードＣＯＤＥのコード値はＣＯＤＥ２である。このコード値ＣＯＤＥ２は、タイミングｔ１８～ｔ１９の時間の長さに対応するコード値であるとともに、画素電圧Ｖpixに対応するコード値である。
【0065】
そして、タイミングｔ２０において、Ｄ相期間ＴＤの終了に伴い、参照信号生成部１２は、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（（図７（Ｃ）））。そして、このタイミングｔ２０～ｔ２１の期間において、垂直駆動部１４は、この画素回路２０が生成したコード値ＣＯＤＥ２を信号処理部１５に供給する。
【0066】
信号処理部１５は、複数の画素回路２０のそれぞれが生成したコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて所定の画像処理を行う。例えば、信号処理部１５は、２つのコード値ＣＯＤＥ１，ＣＯＤＥ２に基づいて相関２重サンプリングの原理を利用して画素値を生成する。また、信号処理部１５は、黒レベルを補正する黒レベル補正処理などを行う。このようにして、信号処理部１５は画像信号Ｓpicを生成する。
【0067】
（電圧フォロワ回路３４について）
次に、電圧フォロワ回路３４の動作について説明する。電圧フォロワ回路３４は、負帰還動作を行うことにより、信号生成回路３１から供給された信号ＲＥＦ０に応じた参照信号ＲＥＦを生成し、生成した参照信号ＲＥＦを、画素アレイ１１における複数の画素回路２０に供給する。
次に、電圧フォロワ回路３４の動作について説明する。電圧フォロワ回路３４は、負帰還動作を行うことにより、信号生成回路３１から供給された信号ＲＥＦ０に応じた参照信号ＲＥＦを生成し、生成した参照信号ＲＥＦを、画素アレイ１１における複数の画素回路２０に供給する。
【0068】
まず、アンプ３５におけるバイアス回路９２の動作について説明する。
【0069】
図８は、アンプ３５の一動作例を表すものである。アンプ３５では、例えば、トランジスタＭＮ３６，ＭＮ３８，ＭＮ３７，ＭＮ４０が１つのループを構成している。このループでは、トランスリニア原理により、以下の式が成り立つ。
Ｖgs（ＭＮ３６）＋Ｖgs（ＭＮ４０）＝Ｖgs（ＭＮ３８）＋Ｖgs（ＭＮ３７）
…（ＥＱ１）
ここで、Ｖgs（ＭＮ３６）はトランジスタＭＮ３６のゲート・ソース間電圧であり、Ｖgs（ＭＮ４０）はトランジスタＭＮ４０のゲート・ソース間電圧であり、Ｖgs（ＭＮ３８）はトランジスタＭＮ３８のゲート・ソース間電圧であり、Ｖgs（ＭＮ３７）はトランジスタＭＮ３７のゲート・ソース間電圧である。仮に、これらの４つのトランジスタＭＮ３６，ＭＮ３８，ＭＮ３７，ＭＮ４０のサイズ（ゲート幅Ｗおよびゲート長Ｌ）が互いに等しい場合には、この式ＥＱ１により、以下の式ＥＱ２，ＥＱ３が得られる。
Ｉ３６ ＝ Ｉ３８ …（ＥＱ２）
Ｉ３７ ＝ Ｉ４０ …（ＥＱ３）
ここで、Ｉ３６はトランジスタＭＮ３６に流れる電流であり、Ｉ３８はトランジスタＭＮ３８に流れる電流であり、Ｉ３７はトランジスタＭＮ３７に流れる電流であり、Ｉ４０はトランジスタＭＮ４０に流れる電流である。ここで、電流Ｉ３７，Ｉ３８は、定電流源ＩＳの電流値と、トランジスタＭＰ１１，ＭＰ１９におけるカレントミラー比により設定される。これらの電流Ｉ３７，Ｉ３８は、互いに等しい。このようにして、式ＥＱ２，ＥＱ３における電流Ｉ３７，Ｉ３８は設定されるので、その結果、式ＥＱ２，ＥＱ３における電流Ｉ３６，Ｉ４０もまた設定される。
Ｖgs（ＭＮ３６）＋Ｖgs（ＭＮ４０）＝Ｖgs（ＭＮ３８）＋Ｖgs（ＭＮ３７）
…（ＥＱ１）
ここで、Ｖgs（ＭＮ３６）はトランジスタＭＮ３６のゲート・ソース間電圧であり、Ｖgs（ＭＮ４０）はトランジスタＭＮ４０のゲート・ソース間電圧であり、Ｖgs（ＭＮ３８）はトランジスタＭＮ３８のゲート・ソース間電圧であり、Ｖgs（ＭＮ３７）はトランジスタＭＮ３７のゲート・ソース間電圧である。仮に、これらの４つのトランジスタＭＮ３６，ＭＮ３８，ＭＮ３７，ＭＮ４０のサイズ（ゲート幅Ｗおよびゲート長Ｌ）が互いに等しい場合には、この式ＥＱ１により、以下の式ＥＱ２，ＥＱ３が得られる。
Ｉ３６ ＝ Ｉ３８ …（ＥＱ２）
Ｉ３７ ＝ Ｉ４０ …（ＥＱ３）
ここで、Ｉ３６はトランジスタＭＮ３６に流れる電流であり、Ｉ３８はトランジスタＭＮ３８に流れる電流であり、Ｉ３７はトランジスタＭＮ３７に流れる電流であり、Ｉ４０はトランジスタＭＮ４０に流れる電流である。ここで、電流Ｉ３７，Ｉ３８は、定電流源ＩＳの電流値と、トランジスタＭＰ１１，ＭＰ１９におけるカレントミラー比により設定される。これらの電流Ｉ３７，Ｉ３８は、互いに等しい。このようにして、式ＥＱ２，ＥＱ３における電流Ｉ３７，Ｉ３８は設定されるので、その結果、式ＥＱ２，ＥＱ３における電流Ｉ３６，Ｉ４０もまた設定される。
【0070】
同様に、アンプ３５では、例えば、トランジスタＭＰ１８，ＭＰ２１，ＭＰ２０，ＭＰ２２が１つのループを構成している。このループでは、トランスリニア原理により、以下の式が成り立つ。
Ｖgs（ＭＰ１８）＋Ｖgs（ＭＰ２２）＝Ｖgs（ＭＰ２１）＋Ｖgs（ＭＰ２０）
…（ＥＱ４）
ここで、Ｖgs（ＭＰ１８）はトランジスタＭＰ１８のゲート・ソース間電圧であり、Ｖgs（ＭＰ２２）はトランジスタＭＰ２２のゲート・ソース間電圧であり、Ｖgs（ＭＰ２１）はトランジスタＭＰ２１のゲート・ソース間電圧であり、Ｖgs（ＭＰ２０）はトランジスタＭＰ２０のゲート・ソース間電圧である。仮に、これらの４つのトランジスタＭＰ１８，ＭＰ２１，ＭＰ２０，ＭＰ２２のサイズ（ゲート幅Ｗおよびゲート長Ｌ）が互いに等しい場合には、この式ＥＱ４により、以下の式ＥＱ５，ＥＱ６が得られる。
Ｉ１８ ＝ Ｉ２１ …（ＥＱ５）
Ｉ２０ ＝ Ｉ２２ …（ＥＱ６）
ここで、Ｉ１８はトランジスタＭＰ１８に流れる電流であり、Ｉ２１はトランジスタＭＰ２１に流れる電流であり、Ｉ２０はトランジスタＭＰ２０に流れる電流であり、Ｉ２２はトランジスタＭＰ２２に流れる電流である。ここで、電流Ｉ２０，Ｉ２１は、定電流源ＩＳの電流値と、トランジスタＭＰ１１，ＭＰ１２におけるカレントミラー比と、トランジスタＭＮ３１，ＭＮ３９におけるカレントミラー比により設定される。これらの電流Ｉ２０，Ｉ２１は、互いに等しい。このようにして、式ＥＱ５，ＥＱ６における電流Ｉ２０，Ｉ２１は設定されるので、その結果、式ＥＱ５，ＥＱ６における電流Ｉ１８，Ｉ２０もまた設定される。
Ｖgs（ＭＰ１８）＋Ｖgs（ＭＰ２２）＝Ｖgs（ＭＰ２１）＋Ｖgs（ＭＰ２０）
…（ＥＱ４）
ここで、Ｖgs（ＭＰ１８）はトランジスタＭＰ１８のゲート・ソース間電圧であり、Ｖgs（ＭＰ２２）はトランジスタＭＰ２２のゲート・ソース間電圧であり、Ｖgs（ＭＰ２１）はトランジスタＭＰ２１のゲート・ソース間電圧であり、Ｖgs（ＭＰ２０）はトランジスタＭＰ２０のゲート・ソース間電圧である。仮に、これらの４つのトランジスタＭＰ１８，ＭＰ２１，ＭＰ２０，ＭＰ２２のサイズ（ゲート幅Ｗおよびゲート長Ｌ）が互いに等しい場合には、この式ＥＱ４により、以下の式ＥＱ５，ＥＱ６が得られる。
Ｉ１８ ＝ Ｉ２１ …（ＥＱ５）
Ｉ２０ ＝ Ｉ２２ …（ＥＱ６）
ここで、Ｉ１８はトランジスタＭＰ１８に流れる電流であり、Ｉ２１はトランジスタＭＰ２１に流れる電流であり、Ｉ２０はトランジスタＭＰ２０に流れる電流であり、Ｉ２２はトランジスタＭＰ２２に流れる電流である。ここで、電流Ｉ２０，Ｉ２１は、定電流源ＩＳの電流値と、トランジスタＭＰ１１，ＭＰ１２におけるカレントミラー比と、トランジスタＭＮ３１，ＭＮ３９におけるカレントミラー比により設定される。これらの電流Ｉ２０，Ｉ２１は、互いに等しい。このようにして、式ＥＱ５，ＥＱ６における電流Ｉ２０，Ｉ２１は設定されるので、その結果、式ＥＱ５，ＥＱ６における電流Ｉ１８，Ｉ２０もまた設定される。
【0071】
以上では、４つのトランジスタＭＮ３６，ＭＮ３８，ＭＮ３７，ＭＮ４０のサイズが互いに等しく、４つのトランジスタＭＰ１８，ＭＰ２１，ＭＰ２０，ＭＰ２２のサイズが互いに等しい場合を例に挙げて説明した。実際には、例えば、ＭＮ３６，ＭＮ４０のサイズを調節することにより、電流Ｉ３６，Ｉ４０を設定することができ、同様に、ＭＰ１８，ＭＰ２２のサイズを調節することにより、電流Ｉ１８，Ｉ２０を設定することができる。
【0072】
次に、トランジスタＭＰ１７，ＭＰ１８，ＭＮ３６，ＭＮ３５の電流経路に着目する。正入力端子ＩｎＰにおける電圧と負入力端子ＩｎＮにおける電圧が互いに等しい定常状態では、アンプ３５は、例えば、以下の式が成り立つように設計される。
Ｉ１７ ＝ Ｉ３５ ＝ Ｉ１８ ＋ Ｉ３６ …（ＥＱ７）
ここで、Ｉ１７はトランジスタＭＰ１７に流れる電流であり、Ｉ３５はトランジスタＭＮ３５に流れる電流である。定常状態では、式ＥＱ７に示したように、トランジスタＭＰ１７に流れる電流Ｉ１７と、トランジスタＭＮ３５に流れる電流Ｉ３５は、互いに等しい。
Ｉ１７ ＝ Ｉ３５ ＝ Ｉ１８ ＋ Ｉ３６ …（ＥＱ７）
ここで、Ｉ１７はトランジスタＭＰ１７に流れる電流であり、Ｉ３５はトランジスタＭＮ３５に流れる電流である。定常状態では、式ＥＱ７に示したように、トランジスタＭＰ１７に流れる電流Ｉ１７と、トランジスタＭＮ３５に流れる電流Ｉ３５は、互いに等しい。
【0073】
例えば、アンプ３５の正入力端子ＩｎＰにおける電圧が上昇した場合には、過渡的に、トランジスタＭＰ１４に流れる電流が増加するとともにトランジスタＭＰ１５に流れる電流が減少するので、トランジスタＭＮ３５に流れる電流Ｉ３５が増加するとともにトランジスタＭＰ１７に流れる電流Ｉ１７が減少する。この場合には、ノードＮ１，Ｎ２における電圧が低下する。ノードＮ１における電圧が低下することにより、トランジスタＭＰ１８のゲート・ソース間電圧Ｖgs（ＭＰ１８）の絶対値が小さくなるので、トランジスタＭＰ１８に流れる電流Ｉ１８が減少する。このようにトランジスタＭＰ１８のゲート・ソース間電圧Ｖgs（ＭＰ１８）の絶対値が小さくなることにより、式ＥＱ４から明らかなように、トランジスタＭＰ２２のゲート・ソース間電圧Ｖgs（ＭＰ２２）の絶対値が大きくなるので、トランジスタＭＰ２２に流れる電流Ｉ２２が増加する。また、ノードＮ２における電圧が低下することにより、トランジスタＭＮ３６のゲート・ソース間電圧Ｖgs（ＭＮ３６）が大きくなるので、トランジスタＭＮ３６に流れる電流Ｉ３６が増加する。このようにトランジスタＭＮ３６のゲート・ソース間電圧Ｖgs（ＭＮ３６）が大きくなることにより、式ＥＱ１から明らかなように、トランジスタＭＮ４０のゲート・ソース間電圧Ｖgs（ＭＮ４０）が小さくなるので、トランジスタＭＮ４０に流れる電流Ｉ４０が減少する。このように、出力回路９３において、トランジスタＭＰ２２に流れる電流Ｉ２２が増加し、トランジスタＭＮ４０に流れる電流Ｉ４０が減少するので、アンプ３５の出力端子ＯＵＴにおける電圧が上昇する。電圧フォロワ回路３４では、アンプ３５の出力端子ＯＵＴは負入力端子ＩｎＮに接続されているので、アンプ３５の負入力端子ＩｎＮにおける電圧が上昇する。そして、正入力端子ＩｎＰにおける電圧と負入力端子ＩｎＮにおける電圧がほぼ等しくなると、定常状態（式ＥＱ７）に戻る。
【0074】
同様に、例えば、アンプ３５の正入力端子ＩｎＰにおける電圧が下降した場合には、過渡的に、トランジスタＭＰ１５に流れる電流が増加するとともにトランジスタＭＰ１４に流れる電流が減少するので、トランジスタＭＰ１７に流れる電流Ｉ１７が増加するとともにトランジスタＭＮ３５に流れる電流Ｉ３５が減少する。この場合には、ノードＮ１，Ｎ２における電圧が上昇する。ノードＮ１における電圧が上昇することにより、トランジスタＭＰ１８のゲート・ソース間電圧Ｖgs（ＭＰ１８）の絶対値が大きくなるので、トランジスタＭＰ１８に流れる電流Ｉ１８が増加する。このようにトランジスタＭＰ１８のゲート・ソース間電圧Ｖgs（ＭＰ１８）の絶対値が大きくなることにより、式ＥＱ４から明らかなように、トランジスタＭＰ２２のゲート・ソース間電圧Ｖgs（ＭＰ２２）の絶対値が小さくなるので、トランジスタＭＰ２２に流れる電流Ｉ２２が減少する。また、ノードＮ２における電圧が上昇することにより、トランジスタＭＮ３６のゲート・ソース間電圧Ｖgs（ＭＮ３６）が小さくなるので、トランジスタＭＮ３６に流れる電流Ｉ３６が減少する。このようにトランジスタＭＮ３６のゲート・ソース間電圧Ｖgs（ＭＮ３６）が小さくなることにより、式ＥＱ１から明らかなように、トランジスタＭＮ４０のゲート・ソース間電圧Ｖgs（ＭＮ４０）が大きくなるので、トランジスタＭＮ４０に流れる電流Ｉ４０が増加する。このように、出力回路９３において、トランジスタＭＮ４０に流れる電流Ｉ４０が増加し、トランジスタＭＰ２２に流れる電流Ｉ２２が減少するので、アンプ３５の出力端子ＯＵＴにおける電圧が下降する。電圧フォロワ回路３４では、アンプ３５の出力端子ＯＵＴは負入力端子ＩｎＮに接続されているので、アンプ３５の負入力端子ＩｎＮにおける電圧が下降する。そして、正入力端子ＩｎＰにおける電圧と負入力端子ＩｎＮにおける電圧がほぼ等しくなると、定常状態（式ＥＱ７）に戻る。
【0075】
電圧フォロワ回路３４では、アンプ３５の正入力端子ＩｎＰに入力された信号ＲＥＦ０が変化した場合に、出力回路９３における電流Ｉ２２，Ｉ４０が大きく変化し得る。しかしながら、電圧フォロワ回路３４の内部では、様々なノードにおける電圧変化は少ない。また、例えば、出力端子ＯＵＴにおける電圧を、接地レベルから電源電圧レベルまでの広い電圧範囲で変化させた場合でも、様々なノードにおける電圧変化が少ない。その結果、電圧フォロワ回路３４は、以下に示すように、安定的に動作することができる。
【0076】
図９は、電圧フォロワ回路３４における発振解析のシミュレーション結果を表すものである。特性ＷＧ＿０は、負荷電流が０ｍＡである場合におけるゲイン特性を示し、特性ＷＰ＿０は、負荷電流が０ｍＡである場合における位相特性を示す。特性ＷＧ＿５００は、負荷電流が５００ｍＡである場合におけるゲイン特性を示し、特性ＷＰ＿５００は、負荷電流が５００ｍＡである場合における位相特性を示す。
【0077】
この電圧フォロワ回路３４では、負荷電流がこのように大きく変化した場合でも、特性の変動を抑えることができ、十分な位相余裕を確保することができる。よって、電圧フォロワ回路３４は、様々な負荷条件において、安定的に動作することができる。
【0078】
このように撮像装置１では、電圧フォロワ回路３４が安定的に動作することができるので、撮像画像の画質を高めることができる。すなわち、撮像装置１では、画素アレイ１１における複数の画素回路２０のそれぞれがＡＤ変換を行うので、参照信号生成部１２は、参照信号ＲＥＦをこれらの複数の画素回路２０に供給する必要がある。このように参照信号ＲＥＦを複数の画素回路２０に供給する場合には、参照信号生成部１２は、これらの複数の画素回路２０における入力容量や、これらの複数の画素回路２０への配線容量を駆動できるように、大きな出力電流を流すことができることが望まれる。
【0079】
例えば、図１０に示したように、ソースフォロワ３４Ｒを用いて、参照信号ＲＥＦを複数の画素回路２０に供給するように参照信号生成部１２Ｒを構成した場合には、ソースフォロワ３４Ｒのトランジスタ１８のゲート幅Ｗを大きくする必要がある。しかしながら、この場合には、このトランジスタ１８のゲート・ソース間の寄生容量が大きくなるので、ソースフォロワ３４Ｒの遮断周波数が低くなるとともに、ソースフォロワ３４Ｒの出力インピーダンスは高周波領域においてその遮断周波数の影響で上昇する。よって、参照信号生成部１２Ｒが参照信号ＲＥＦを複数の画素回路２０に供給しようとすると、このような周波数特性により、発振やリンギングが生じてしまうので、参照信号ＲＥＦを、画素アレイ１１における複数の画素回路２０に供給するのが難しい。その結果、このような参照信号生成部１２Ｒを備えた撮像装置では、画質を高めることが難しい。
【0080】
また、例えば一般的なオペアンプを用いて電圧フォロワ回路を構成し、このような電圧フォロワ回路を用いて、参照信号ＲＥＦを複数の画素回路２０に供給するように参照信号生成部を構成した場合には、例えば、負荷電流が大きく変化した場合に、オペアンプの動作点が大きく変化してしまい、例えば、位相余裕が著しく低下してしまう。よって、このような参照信号生成部は、参照信号ＲＥＦを、画素アレイ１１における複数の画素回路２０に供給するのが難しい。その結果、このような参照信号生成部を備えた撮像装置では、画質を高めることが難しい。
【0081】
一方、撮像装置１では、図５，６に示したように、トランスリニア原理を利用したバイアス回路９２により、出力回路９３の動作点を設定するようにした。これにより、上述したように、出力端子ＯＵＴにおける電圧を、接地レベルから電源電圧レベルまでの広い電圧範囲で変化させた場合や、負荷電流が大きく変化した場合において、アンプ３５における様々なノードにおける電圧変化を少なくすることができる。よって、参照信号生成部１２は、参照信号ＲＥＦを、画素アレイ１１における複数の画素回路２０に供給することができる。その結果、撮像装置１では、画質を高めることができる。
【0082】
このように、撮像装置１では、ランプ波形を有する信号ＲＥＦ０を生成する信号生成回路３１と、この信号ＲＥＦ０に基づいて電圧フォロワ動作を行うことにより参照信号ＲＥＦを生成し、この参照信号ＲＥＦを複数の画素回路２０に供給する電圧フォロワ回路３４とを設けるようにしたので、ソースフォロワを用いた場合に比べて、撮像画像の画質を高めることができる。
【0083】
また、撮像装置１では、アンプ３５の出力回路９３が、電源ノードＮＶＤＤに接続されたソースと出力端子ＯＵＴに接続されたドレインとを有するＰ型のトランジスタＭＰ２２と、接地ノードＮＶＳＳに接続されたソースと出力端子ＯＵＴに接続されたドレインとを有するＮ型のトランジスタＭＮ４０とを有するようにした。これにより、出力回路９３は、レイルトゥーレイル動作を行うことができるので、参照信号生成部１２は、大きな振幅を有する参照信号ＲＥＦを生成することができる。これにより、例えば、撮像装置１では、撮像画像のダイナミックレンジを向上させることができるので、撮像画像の画質を高めることができる。
【0084】
また、撮像装置１では、アンプ３５は、電源ノードＮＶＤＤと接地ノードＮＶＳＳとを接続する１つの電流経路に、トランジスタＭＰ１７と、トランジスタＭＰ１８，ＭＮ３６と、トランジスタＭＮ３５とを設けるようにした。トランジスタＭＰ１７は、電源ノードＮＶＤＤに接続されたソースを有し、トランジスタＭＮ３５は接地ノードＮＶＳＳに接続されたソースを有するようにした。トランジスタＭＰ１８は、この電流経路において、トランジスタＭＰ１７とトランジスタＭＮ３５との間に設けられ、この電流経路上のノードＮ１に接続されたソースと、バイアス電圧が供給されたゲートと、この電流経路上のノードＮ２に接続されたドレインとを有するようにした。トランジスタＭＮ３６は、この電流経路において、トランジスタＭＰ１７とトランジスタＭＮ３５との間に設けられ、ノードＮ２に接続されたソースと、バイアス電圧が供給されたゲートと、ノードＮ１に接続されたドレインとを有するようにした。そして、アンプ３５は、差動入力回路１９のトランジスタＭＰ１４，ＭＰ１５に流れる電流に基づいて、ノードＮ１とノードＮ２との間に流れる電流を制御するようにした。具体的には、トランジスタＭＰ１７が、差動入力回路１９のトランジスタＭＰ１５に流れる電流に応じた電流を流し、トランジスタＭＮ３５が、差動入力回路１９のトランジスタＭＰ１４に流れる電流に応じた電流を流すようにした。これにより、電圧フォロワ回路３４における様々なノードにおける電圧変化を少なくすることができ、参照信号生成部１２は、参照信号ＲＥＦを複数の画素回路２０に供給することができる。その結果、撮像装置１では、画質を高めることができる。また、撮像装置１では、フレームレートを高めることも可能である。これにより、撮像装置１では、さらに画質を高めることができる。
【0085】
［効果］
以上のように本実施の形態では、ランプ波形を有する信号ＲＥＦ０を生成する信号生成回路と、この信号ＲＥＦ０に基づいて電圧フォロワ動作を行うことにより参照信号を生成し、この参照信号を複数の画素回路に供給する電圧フォロワ回路とを設けるようにしたので、撮像画像の画質を高めることができる。
以上のように本実施の形態では、ランプ波形を有する信号ＲＥＦ０を生成する信号生成回路と、この信号ＲＥＦ０に基づいて電圧フォロワ動作を行うことにより参照信号を生成し、この参照信号を複数の画素回路に供給する電圧フォロワ回路とを設けるようにしたので、撮像画像の画質を高めることができる。
【0086】
［変形例１］
上記実施の形態では、Ｐ型のＭＯＳトランジスタであるＭＰ１４，ＭＰ１５を用いて差動入力回路９１の差動対を構成したが、これに限定されるものではなく、これに代えて、Ｎ型のＭＯＳトランジスタを用いて差動入力回路９１の差動対を構成してもよい。以下に、本変形例に係るアンプ３５Ａについて、詳細に説明する。
上記実施の形態では、Ｐ型のＭＯＳトランジスタであるＭＰ１４，ＭＰ１５を用いて差動入力回路９１の差動対を構成したが、これに限定されるものではなく、これに代えて、Ｎ型のＭＯＳトランジスタを用いて差動入力回路９１の差動対を構成してもよい。以下に、本変形例に係るアンプ３５Ａについて、詳細に説明する。
【0087】
図１２は、アンプ３５Ａの一構成例を表すものである。アンプ３５Ａは、トランジスタＭＮ５１～ＭＮ５４，ＭＰ４１～ＭＰ４３を有している。トランジスタＭＮ５１～ＭＮ５４は、Ｎ型のＭＯＳトランジスタであり、トランジスタＭＰ４１～ＭＰ４３はＰ型のＭＯＳトランジスタである。
【0088】
トランジスタＭＮ５１のゲートはアンプ３５Ａの負入力端子ＩｎＮに接続され、ドレインはトランジスタＭＰ４１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１７のゲートに接続され、ソースはトランジスタＭＮ５２のソースに接続されるとともにトランジスタＭＮ５３のドレインに接続される。トランジスタＭＮ５２のゲートはアンプ３５Ａの正入力端子ＩｎＰに接続され、ドレインはトランジスタＭＰ４２のゲートおよびドレインに接続されるとともにトランジスタＭＰ４３のゲートに接続され、ソースはトランジスタＭＮ５１のソースに接続されるとともにトランジスタＭＮ５３のドレインに接続される。トランジスタＭＮ５３のゲートはトランジスタＭＮ３１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１２のドレインおよびトランジスタＭＮ３９のゲートに接続され、ドレインはトランジスタＭＮ５１，ＭＮ５２のソースに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＰ４１のゲートはトランジスタＭＰ４１，ＭＮ５１のドレインに接続されるとともにトランジスタＭＰ１７のゲートに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＰ４１のゲートおよびトランジスタＭＮ５１のドレインに接続されるとともにトランジスタＭＰ１７のゲートに接続される。トランジスタＭＰ４２のゲートはトランジスタＭＰ４２，ＭＮ５２のドレインに接続されるとともにトランジスタＭＰ４３のゲートに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＰ４２のゲートおよびトランジスタＭＮ５２のドレインに接続されるとともにトランジスタＭＰ４３のゲートに接続される。トランジスタＭＮ５１，ＭＮ５２は差動対を構成し、トランジスタＭＰ４１，ＭＰ１７はカレントミラー回路を構成し、トランジスタＭＰ４２，ＭＰ４３はカレントミラー回路を構成する。
【0089】
トランジスタＭＮ５１～ＭＮ５３，ＭＰ４１，ＭＰ４２は、図５に示した差動入力回路９１に対応する。
【0090】
トランジスタＭＰ４３のゲートはトランジスタＭＰ４２のゲートおよびドレインに接続されるとともにトランジスタＭＮ５２のドレインに接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＮ５４のゲートおよびドレインに接続されるとともにトランジスタＭＮ３５のゲートに接続される。トランジスタＭＮ５４のゲートはトランジスタＭＮ５４，ＭＰ４３のドレインに接続されるとともにトランジスタＭＮ３５のゲートに接続され、ドレインはトランジスタＭＮ５４のゲートおよびトランジスタＭＰ４３のドレインに接続されるとともにトランジスタＭＮ３５のゲートに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＮ５４，ＭＮ３５はカレントミラー回路を構成する。
【0091】
トランジスタＭＰ４３，ＭＰ１７～ＭＰ２１，ＭＮ５４，ＭＮ３５～ＭＮ３９は、図５に示したバイアス回路９２に対応する。
【0092】
接地ノードＮＶＳＳは、本開示における「第１の電源ノード」の一具体例に対応する。電源ノードＮＶＤＤは、本開示における「第２の電源ノード」の一具体例に対応する。トランジスタＭＮ４０は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＭＰ２２は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＭＮ５１，ＭＮ５２のペアは、本開示における「第１の差動トランジスタペア」の一具体例に対応する。トランジスタＭＮ３５は、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＭＰ１７は、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタＭＮ３６は、本開示における「第５のトランジスタ」の一具体例に対応する。トランジスタＭＰ１８は、本開示における「第６のトランジスタ」の一具体例に対応する。ノードＮ２は、本開示における「第１のノード」の一具体例に対応する。ノードＮ１は、本開示における「第２のノード」の一具体例に対応する。トランジスタＭＰ４２は、本開示における「第７のトランジスタ」の一具体例に対応する。トランジスタＭＰ４１は、本開示における「第８のトランジスタ」の一具体例に対応する。トランジスタＭＰ４３は、本開示における「第９のトランジスタ」の一具体例に対応する。トランジスタＭＮ５４は、本開示における「第１０のトランジスタ」の一具体例に対応する。
【0093】
例えば、アンプ３５Ａの正入力端子ＩｎＰにおける電圧が上昇した場合には、過渡的に、トランジスタＭＮ５２に流れる電流が増加するとともにトランジスタＭＮ５１に流れる電流が減少するので、トランジスタＭＮ３５に流れる電流が増加するとともにトランジスタＭＰ１７に流れる電流が減少する。この場合には、ノードＮ１，Ｎ２における電圧が低下する。これにより、上記実施の形態の場合と同様に、出力回路９３において、トランジスタＭＰ２２に流れる電流が増加し、トランジスタＭＮ４０に流れる電流が減少するので、アンプ３５Ａの出力端子ＯＵＴにおける電圧が上昇する。そして、正入力端子ＩｎＰにおける電圧と負入力端子ＩｎＮにおける電圧がほぼ等しくなると、定常状態に戻る。
【0094】
同様に、例えば、アンプ３５Ａの正入力端子ＩｎＰにおける電圧が下降した場合には、過渡的に、トランジスタＭＮ５１に流れる電流が増加するとともにトランジスタＭＮ５２に流れる電流が減少するので、トランジスタＭＰ１７に流れる電流が増加するとともにトランジスタＭＮ３５に流れる電流が減少する。この場合には、ノードＮ１，Ｎ２における電圧が上昇する。これにより、上記実施の形態の場合と同様に、出力回路９３において、トランジスタＭＮ４０に流れる電流が増加し、トランジスタＭＰ２２に流れる電流が減少するので、アンプ３５Ａの出力端子ＯＵＴにおける電圧が下降する。そして、正入力端子ＩｎＰにおける電圧と負入力端子ＩｎＮにおける電圧がほぼ等しくなると、定常状態に戻る。
【0095】
［変形例２］
上記実施の形態では、カレントミラー回路（トランジスタＭＮ３２～ＭＮ３５）を用いて、差動入力回路９１とバイアス回路９２とを接続したが、これに限定されるものではない。以下に、本変形例に係るアンプ３５Ｂについて詳細に説明する。
上記実施の形態では、カレントミラー回路（トランジスタＭＮ３２～ＭＮ３５）を用いて、差動入力回路９１とバイアス回路９２とを接続したが、これに限定されるものではない。以下に、本変形例に係るアンプ３５Ｂについて詳細に説明する。
【0096】
図１２は、アンプ３５Ｂの一構成例を表すものである。アンプ３５Ｂは、トランジスタＭＮ６１，ＭＮ６２を有している。トランジスタＭＮ６１，ＭＮ６２は、Ｎ型のＭＯＳトランジスタである。
【0097】
トランジスタＭＮ６１のゲートはトランジスタＭＮ３１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１２のドレインおよびトランジスタＭＮ６２，ＭＮ３９のゲートに接続され、ドレインはトランジスタＭＰ１４，ＭＰ１６のドレインおよびトランジスタＭＰ１６，ＭＰ１７のゲートに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＮ６２のゲートはトランジスタＭＮ３１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１２のドレインおよびトランジスタＭＮ６１，ＭＮ３９のゲートに接続され、ドレインはノードＮ２に接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＮ３１，ＭＮ６１，ＭＮ６２は、カレントミラー回路を構成する。
【0098】
トランジスタＭＰ１３～ＭＰ１５は、図５に示した差動入力回路９１に対応する。トランジスタＭＰ１６～ＭＰ２１，ＭＮ６１，ＭＮ６２，ＭＮ３６～ＭＮ３９は、図５に示したバイアス回路９２に対応する。このように、アンプ３５Ｂでは、フォールデッドカスコード回路を用いて、差動入力回路９１とバイアス回路９２とを接続している。
【0099】
電源ノードＮＶＤＤは、本開示における「第１の電源ノード」の一具体例に対応する。接地ノードＮＶＳＳは、本開示における「第２の電源ノード」の一具体例に対応する。トランジスタＭＰ２２は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＭＮ４０は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＭＰ１４，ＭＰ１５のペアは、本開示における「第１の差動トランジスタペア」の一具体例に対応する。トランジスタＭＰ１７は、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＭＮ３５は、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタＭＰ１８は、本開示における「第５のトランジスタ」の一具体例に対応する。トランジスタＭＮ３６は、本開示における「第６のトランジスタ」の一具体例に対応する。ノードＮ１は、本開示における「第１のノード」の一具体例に対応する。ノードＮ２は、本開示における「第２のノード」の一具体例に対応する。トランジスタＭＮ６１は、本開示における「第１１のトランジスタ」の一具体例に対応する。トランジスタＭＰ１６は、本開示における「第７のトランジスタ」の一具体例に対応する。トランジスタＭＰ１４は、本開示における「第１の入力トランジスタ」の一具体例に対応する。トランジスタＭＰ１５は、本開示における「第２の入力トランジスタ」の一具体例に対応する。
【0100】
トランジスタＭＮ６１は、差動入力回路９１のトランジスタＭＰ１４に流れる電流と、トランジスタＭＰ１６に流れる電流の合計電流が、所定の電流値の電流として流れる。すなわち、トランジスタＭＮ６１は定電流源として動作するので、この合計電流の電流値は一定である。同様に、トランジスタＭＮ６２は、差動入力回路９１のトランジスタＭＰ１５に流れる電流と、トランジスタＭＰ１８，ＭＮ３６に流れる電流の合計電流が、所定の電流値の電流として流れる。すなわち、トランジスタＭＮ６２は定電流源として動作するので、この合計電流の電流値は一定である。
【0101】
例えば、アンプ３５Ｂの正入力端子ＩｎＰにおける電圧が上昇した場合には、過渡的に、トランジスタＭＰ１４に流れる電流が増加するとともにトランジスタＭＰ１５に流れる電流が減少する。このようにトランジスタＭＰ１５に流れる電流が減少するので、トランジスタＭＰ１８，ＭＮ３６からトランジスタＭＮ６２に流れる電流が増加する。また、このようにトランジスタＭＰ１４に流れる電流が増加するので、トランジスタＭＰ１６からトランジスタＭＮ６１に流れる電流が減少するため、トランジスタＭＰ１７に流れる電流が減少する。この場合には、ノードＮ１，Ｎ２における電圧が低下する。これにより、上記実施の形態の場合と同様に、出力回路９３において、トランジスタＭＰ２２に流れる電流が増加し、トランジスタＭＮ４０に流れる電流が減少するので、アンプ３５Ｂの出力端子ＯＵＴにおける電圧が上昇する。そして、正入力端子ＩｎＰにおける電圧と負入力端子ＩｎＮにおける電圧がほぼ等しくなると、定常状態に戻る。
【0102】
同様に、例えば、アンプ３５Ｂの正入力端子ＩｎＰにおける電圧が下降した場合には、過渡的に、トランジスタＭＰ１５に流れる電流が増加するとともにトランジスタＭＰ１４に流れる電流が減少する。このようにトランジスタＭＰ１４に流れる電流が減少するので、トランジスタＭＰ１６からトランジスタＭＮ６１に流れる電流が増加するため、トランジスタＭＰ１７に流れる電流が増加する。また、このようにトランジスタＭＰ１５に流れる電流が増加するので、トランジスタＭＰ１８，ＭＮ３６からトランジスタＭＮ６２に流れる電流が減少する。この場合には、ノードＮ１，Ｎ２における電圧が上昇する。これにより、上記実施の形態の場合と同様に、出力回路９３において、トランジスタＭＮ４０に流れる電流が増加し、トランジスタＭＰ２２に流れる電流が減少するので、アンプ３５Ｂの出力端子ＯＵＴにおける電圧が下降する。そして、正入力端子ＩｎＰにおける電圧と負入力端子ＩｎＮにおける電圧がほぼ等しくなると、定常状態に戻る。
【0103】
［変形例３］
上記実施の形態では、１つの差動対を用いて差動入力回路９１を構成したが、これに限定されるものではなく、これに代えて、２つの差動対を用いて差動入力回路９１を構成してもよい。以下に、本変形例に係るアンプ３５Ｃについて、詳細に説明する。
上記実施の形態では、１つの差動対を用いて差動入力回路９１を構成したが、これに限定されるものではなく、これに代えて、２つの差動対を用いて差動入力回路９１を構成してもよい。以下に、本変形例に係るアンプ３５Ｃについて、詳細に説明する。
【0104】
図１３は、アンプ３５Ｃの一構成例を表すものである。アンプ３５Ｃは、トランジスタＭＮ５１～ＭＮ５３，ＭＰ７１～ＭＰ７５，ＭＮ８１～ＭＮ８５と、バイアス回路３８，３９とを有している。トランジスタＭＮ５１～ＭＮ５３，ＭＮ８１～ＭＮ８５はＮ型のＭＯＳトランジスタであり、トランジスタＭＰ７１～ＭＰ７５は、Ｐ型のＭＯＳトランジスタである。
【0105】
トランジスタＭＮ５１のゲートはアンプ３５Ｃの負入力端子ＩｎＮに接続され、ドレインはトランジスタＭＰ７１のドレインおよびトランジスタＭＰ７２のソースに接続され、ソースはトランジスタＭＮ５２のソースに接続されるとともにトランジスタＭＮ５３のドレインに接続される。トランジスタＭＮ５２のゲートはアンプ３５Ｃの正入力端子ＩｎＰに接続され、ドレインはトランジスタＭＰ７４のドレインおよびトランジスタＭＰ７５のソースに接続され、ソースはトランジスタＭＮ５１のソースに接続されるとともにトランジスタＭＮ５３のドレインに接続される。トランジスタＭＮ５３のゲートはトランジスタＭＮ３１のゲートおよびドレインに接続されるとともにトランジスタＭＰ１２のドレインおよびトランジスタＭＮ３９のゲートに接続され、ドレインはトランジスタＭＮ５１，ＭＮ５２のソースに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＮ５１，ＭＮ５２は差動対を構成する。
【0106】
トランジスタＭＰ１３～ＭＰ１５，ＭＮ５１～ＭＮ５３は、図５に示した差動入力回路９１に対応する。
【0107】
トランジスタＭＰ７１のゲートはノードＮ３に接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＮ５１のドレインおよびトランジスタＭＰ７２のソースに接続される。トランジスタＭＰ７２のゲートにはバイアス回路３８からバイアス電圧が供給され、ソースはトランジスタＭＰ７１，ＭＮ５１のドレインに接続され、ドレインはノードＮ３に接続される。トランジスタＭＰ７３のゲートはトランジスタＭＰ２１のゲートおよびドレインに接続されるとともにトランジスタＭＮ３９のドレインおよびトランジスタＭＰ１８のゲートに接続され、ソースはノードＮ３に接続され、ドレインはノードＮ４に接続される。トランジスタＭＮ８３のゲートはトランジスタＭＮ３８のゲートおよびドレインに接続されるとともにトランジスタＭＰ１９のドレインおよびトランジスタＭＮ３６のゲートに接続され、ドレインはノードＮ３に接続され、ソースはノードＮ４に接続される。トランジスタＭＮ８２のゲートにはバイアス回路３９からバイアス電圧が供給され、ドレインはノードＮ４に接続され、ソースはトランジスタＭＮ８１，ＭＰ１４のドレインに接続される。トランジスタＭＮ８１のゲートはノードＮ４に接続され、ドレインはトランジスタＭＰ１４のドレインおよびトランジスタＭＮ８２のソースに接続され、ソースは接地ノードＮＶＳＳに接続される。トランジスタＭＰ７１，ＭＰ７４はカレントミラー回路を構成し、トランジスタＭＮ８１，ＭＮ８４はカレントミラー回路を構成する。
【0108】
トランジスタＭＰ７４のゲートはノードＮ３に接続され、ソースは電源ノードＮＶＤＤに接続され、ドレインはトランジスタＭＮ５２のドレインおよびトランジスタＭＰ７５のソースに接続される。トランジスタＭＰ７５のゲートにはバイアス回路３８からバイアス電圧が供給され、ソースはトランジスタＭＰ７４，ＭＮ５２のドレインに接続され、ドレインはノードＮ１に接続される。トランジスタＭＮ８５のゲートにはバイアス回路３９からバイアス電圧が供給され、ドレインはノードＮ２に接続され、ソースはトランジスタＭＮ８４，ＭＰ１５のドレインに接続される。トランジスタＭＮ８４のゲートはノードＮ４に接続され、ドレインはトランジスタＭＰ１５のドレインおよびトランジスタＭＮ８５のソースに接続され、ソースな接地ノードＮＶＳＳに接続される。
【0109】
バイアス回路３８，３９のそれぞれはバイアス電圧を生成するように構成される。
【0110】
トランジスタＭＰ７１～ＭＰ７５，ＭＮ８１～ＭＮ８５，ＭＰ１８～ＭＰ２１，ＭＮ３６～ＭＮ３９、およびバイアス回路３８，３９は、図５に示したバイアス回路９２に対応する。
【0111】
電源ノードＮＶＤＤは、本開示における「第１の電源ノード」の一具体例に対応する。接地ノードＮＶＳＳは、本開示における「第２の電源ノード」の一具体例に対応する。トランジスタＭＰ２２は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタＭＮ４０は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタＭＰ１４，ＭＰ１５のペアは、本開示における「第１の差動トランジスタペア」の一具体例に対応する。トランジスタＭＰ１４は、本開示における「第１の入力トランジスタ」の一具体例に対応する。トランジスタＭＰ１５は、本開示における「第２の入力トランジスタ」の一具体例に対応する。トランジスタＭＰ１７は、本開示における「第３のトランジスタ」の一具体例に対応する。トランジスタＭＮ３５は、本開示における「第４のトランジスタ」の一具体例に対応する。トランジスタＭＰ１８は、本開示における「第５のトランジスタ」の一具体例に対応する。トランジスタＭＮ３６は、本開示における「第６のトランジスタ」の一具体例に対応する。ノードＮ１は、本開示における「第１のノード」の一具体例に対応する。ノードＮ２は、本開示における「第２のノード」の一具体例に対応する。
【0112】
トランジスタＭＮ５２，ＭＮ５１のペアは、本開示における「第２の差動トランジスタペア」の一具体例に対応する。トランジスタＭＮ５２は、本開示における「第３の入力トランジスタ」の一具体例に対応する。トランジスタＭＮ５１は、本開示における「第４の入力トランジスタ」の一具体例に対応する。トランジスタＭＰ７１は、本開示における「第１３のトランジスタ」の一具体例に対応する。トランジスタＭＮ８１は、本開示における「第１４のトランジスタ」の一具体例に対応する。トランジスタＭＰ７３は、本開示における「第１５のトランジスタ」の一具体例に対応する。トランジスタＭＮ８３は、本開示における「第１６のトランジスタ」の一具体例に対応する。ノードＮ３は、本開示における「第３のノード」の一具体例に対応する。ノードＮ４は、本開示における「第４のノード」の一具体例に対応する。
【0113】
［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。
また、これらの変形例のうちの２以上を組み合わせてもよい。
【0114】
＜２．撮像装置の使用例＞
図１４は、上記実施の形態に係る撮像装置１の使用例を表すものである。上述した撮像装置１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
図１４は、上記実施の形態に係る撮像装置１の使用例を表すものである。上述した撮像装置１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
【0115】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【0116】
＜３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0117】
図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0118】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0119】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0120】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0121】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0122】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0123】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0124】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0125】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0126】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0127】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0128】
図１６は、撮像部１２０３１の設置位置の例を示す図である。
【0129】
図１６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0130】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0131】
なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0132】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0133】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0134】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0135】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0136】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、撮像部１２０３１により得られた撮像画像の画質を高めることができる。その結果、車両制御システム１２０００では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等を、高い精度で実現できる。
【0137】
以上、実施の形態および変形例、ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【0138】
例えば、上記実施の形態では、画素Ｐを２枚の半導体基板１０１，１０２にわたって配置したが、これに限定されるものではなく、画素Ｐを１枚の半導体基板に配置してもよいし、３枚以上の半導体基板にわたって配置してもよい。
【0139】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【0140】
なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、撮像画像の画質を高めることができる。
【0141】
（１）それぞれが、受光量に応じた画素電圧を含む画素信号を生成し、前記画素信号と参照信号とを比較することによりＡＤ変換を行う複数の画素回路と、
ランプ波形を有する電圧信号を生成する信号生成回路と、前記電圧信号に基づいて電圧フォロワ動作を行うことにより前記参照信号を生成し、前記参照信号を前記複数の画素回路に供給する電圧フォロワ回路とを有する参照信号生成部と
を備えた撮像装置。
（２）前記電圧フォロワ回路は、前記電圧信号が供給される正入力端子と、負入力端子と、前記負入力端子に接続され、前記参照信号を出力する出力端子と、前記出力端子に接続された出力回路とを有するアンプを有し、
前記出力回路は、
第１の電源ノードに接続されたソースと、前記出力端子に接続されたドレインと、ゲートとを有する第１導電型の第１のトランジスタと、
第２の電源ノードに接続されたソースと、前記出力端子に接続されたドレインと、ゲートとを有する第２導電型の第２のトランジスタと
を有する
前記（１）に記載の撮像装置。
（３）前記アンプは、
前記正入力端子および前記負入力端子に接続され、第１の電流および第２の電流を含む差動電流を生成する第１の差動トランジスタペアと、
前記第１の電源ノードと前記第２の電源ノードとを接続する第１の電流経路に設けられ、前記第１の電源ノードに接続されたソースと、ゲートと、ドレインとを有する前記第１導電型の第３のトランジスタと、
前記第１の電流経路に設けられ、前記第２の電源ノードに接続されたソースと、ゲートと、ドレインとを有する前記第２導電型の第４のトランジスタと、
前記第１の電流経路において、前記第３のトランジスタと前記第４のトランジスタとの間に設けられ、前記第１の電流経路上の第１のノードに接続されたソースと、前記第１の電流経路上の第２のノードに接続されたドレインと、第１のバイアス電圧が供給されたゲートとを有する前記第１導電型の第５のトランジスタと、
前記第１の電流経路において、前記第３のトランジスタと前記第４のトランジスタとの間に設けられ、前記第１のノードに接続されたドレインと、前記第２のノードに接続されたソースと、第２のバイアス電圧が供給されたゲートとを有する前記第２導電型の第６のトランジスタと
を有し、
前記アンプは、前記第１の電流および前記第２の電流に基づいて、前記第１の電流経路における前記第１のノードおよび前記第２のノードの間に流れる電流を制御し、
前記第１のトランジスタの前記ゲートは前記第１のノードに接続され、
前記第２のトランジスタの前記ゲートは前記第２のノードに接続された
前記（２）に記載の撮像装置。
（４）前記第３のトランジスタは、前記第１の電流に応じた電流を流し、
前記第４のトランジスタは、前記第２の電流に応じた電流を流す
前記（３）に記載の撮像装置。
（５）前記アンプは、
ドレインと、前記ドレインに接続されたゲートと、前記第２の電源ノードに接続されたソースを有し、前記第１の電流が流れる前記第２導電型の第７のトランジスタと、
ドレインと、前記ドレインおよび前記第４のトランジスタの前記ゲートに接続されたゲートと、前記第２の電源ノードに接続されたソースを有し、前記第２の電流が流れる前記第２導電型の第８のトランジスタと、
前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、ドレインと、前記第７のトランジスタの前記ゲートおよび前記ドレインに接続されたゲートと、前記第２の電源ノードに接続されたソースとを有する前記第２導電型の第９のトランジスタと、
前記第２の電流経路に設けられ、ドレインと、前記ドレインおよび前記第３のトランジスタの前記ゲートに接続されたゲートと、前記第１の電源ノードに接続されたソースとを有する前記第１導電型の第１０のトランジスタと
を有する
前記（３）または（４）に記載の撮像装置。
（６）前記第３のトランジスタは、前記第１の電流に応じた電流を流し、
前記第４のトランジスタは、前記第２の電流を含む所定の電流値の電流を流す
前記（３）に記載の撮像装置。
（７）前記アンプは、
前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、ドレインと、ゲートと、前記第２の電源ノードに接続されたソースとを有し、前記第１の電流を含む所定の電流値の電流を流す、前記第２導電型の第１１のトランジスタと、
前記第２の電流経路に設けられ、ドレインと、前記ドレインおよび前記第３のトランジスタの前記ゲートに接続されたゲートと、前記第１の電源ノードに接続されたソースとを有する、前記第１導電型の第１２のトランジスタと
をさらに有し、
前記第１の差動トランジスタペアは、
ドレインを有し、前記第１の電流を生成する、前記第１導電型の第１の入力トランジスタと、
ドレインを有し、前記第２の電流を生成する、前記第１導電型の第２の入力トランジスタと
を有し、
前記第１１のトランジスタの前記ドレインは、前記第１の入力トランジスタの前記ドレインに接続され、
前記第４のトランジスタの前記ドレインは、前記第２の入力トランジスタの前記ドレインに接続された
前記（３）または（６）に記載の撮像装置。
（８）前記アンプは、前記正入力端子および前記負入力端子に接続され、第３の電流および第４の電流を含む差動電流を生成する第２の差動トランジスタペアをさらに有し、
前記アンプは、前記第１の電流、前記第２の電流、前記第３の電流、および前記第４の電流に基づいて、前記第１のノードおよび前記第２のノードの間に流れる電流を制御する
前記（３）に記載の撮像装置。
（９）前記アンプは、
前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、前記第１の電源ノードに接続されたソースと、前記第２の電流経路上の第３のノードに接続されたゲートと、ドレインとを有する前記第１導電型の第１３のトランジスタと、
前記第２の電流経路に設けられ、前記第２の電源ノードに接続されたソースと、前記第２の電流経路上の第４のノードに接続されたゲートと、ドレインとを有する前記第２導電型の第１４のトランジスタと、
前記第２の電流経路において、前記第１３のトランジスタと前記第１４のトランジスタとの間に設けられ、前記第３のノードに接続されたソースと、前記第４のノードに接続されたドレインと、前記第１のバイアス電圧が供給されたゲートとを有する前記第１導電型の第１５のトランジスタと、
前記第２の電流経路において、前記第１３のトランジスタと前記第１４のトランジスタとの間に設けられ、前記第３のノードに接続されたドレインと、前記第４のノードに接続されたソースと、前記第２のバイアス電圧が供給されたゲートとを有する前記第２導電型の第１６のトランジスタと
をさらに有し、
前記第１の差動トランジスタペアは、
ドレインを有し、前記第１の電流を生成する、前記第１導電型の第１の入力トランジスタと、
ドレインを有し、前記第２の電流を生成する、前記第１導電型の第２の入力トランジスタと
を有し、
前記第２の差動トランジスタペアは、
ドレインを有し、前記第３の電流を生成する、前記第２導電型の第３の入力トランジスタと、
ドレインを有し、前記第４の電流を生成する、前記第２導電型の第４の入力トランジスタと
を有し、
前記第３のトランジスタの前記ドレインは、前記第３の入力トランジスタの前記ドレインに接続され、
前記第４のトランジスタの前記ドレインは、前記第２の入力トランジスタの前記ドレインに接続され、
前記第１３のトランジスタの前記ドレインは、前記第４の入力トランジスタの前記ドレインに接続され、
前記第１４のトランジスタの前記ドレインは、前記第１の入力トランジスタの前記ドレインに接続された
前記（３）または（８）に記載の撮像装置。
ランプ波形を有する電圧信号を生成する信号生成回路と、前記電圧信号に基づいて電圧フォロワ動作を行うことにより前記参照信号を生成し、前記参照信号を前記複数の画素回路に供給する電圧フォロワ回路とを有する参照信号生成部と
を備えた撮像装置。
（２）前記電圧フォロワ回路は、前記電圧信号が供給される正入力端子と、負入力端子と、前記負入力端子に接続され、前記参照信号を出力する出力端子と、前記出力端子に接続された出力回路とを有するアンプを有し、
前記出力回路は、
第１の電源ノードに接続されたソースと、前記出力端子に接続されたドレインと、ゲートとを有する第１導電型の第１のトランジスタと、
第２の電源ノードに接続されたソースと、前記出力端子に接続されたドレインと、ゲートとを有する第２導電型の第２のトランジスタと
を有する
前記（１）に記載の撮像装置。
（３）前記アンプは、
前記正入力端子および前記負入力端子に接続され、第１の電流および第２の電流を含む差動電流を生成する第１の差動トランジスタペアと、
前記第１の電源ノードと前記第２の電源ノードとを接続する第１の電流経路に設けられ、前記第１の電源ノードに接続されたソースと、ゲートと、ドレインとを有する前記第１導電型の第３のトランジスタと、
前記第１の電流経路に設けられ、前記第２の電源ノードに接続されたソースと、ゲートと、ドレインとを有する前記第２導電型の第４のトランジスタと、
前記第１の電流経路において、前記第３のトランジスタと前記第４のトランジスタとの間に設けられ、前記第１の電流経路上の第１のノードに接続されたソースと、前記第１の電流経路上の第２のノードに接続されたドレインと、第１のバイアス電圧が供給されたゲートとを有する前記第１導電型の第５のトランジスタと、
前記第１の電流経路において、前記第３のトランジスタと前記第４のトランジスタとの間に設けられ、前記第１のノードに接続されたドレインと、前記第２のノードに接続されたソースと、第２のバイアス電圧が供給されたゲートとを有する前記第２導電型の第６のトランジスタと
を有し、
前記アンプは、前記第１の電流および前記第２の電流に基づいて、前記第１の電流経路における前記第１のノードおよび前記第２のノードの間に流れる電流を制御し、
前記第１のトランジスタの前記ゲートは前記第１のノードに接続され、
前記第２のトランジスタの前記ゲートは前記第２のノードに接続された
前記（２）に記載の撮像装置。
（４）前記第３のトランジスタは、前記第１の電流に応じた電流を流し、
前記第４のトランジスタは、前記第２の電流に応じた電流を流す
前記（３）に記載の撮像装置。
（５）前記アンプは、
ドレインと、前記ドレインに接続されたゲートと、前記第２の電源ノードに接続されたソースを有し、前記第１の電流が流れる前記第２導電型の第７のトランジスタと、
ドレインと、前記ドレインおよび前記第４のトランジスタの前記ゲートに接続されたゲートと、前記第２の電源ノードに接続されたソースを有し、前記第２の電流が流れる前記第２導電型の第８のトランジスタと、
前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、ドレインと、前記第７のトランジスタの前記ゲートおよび前記ドレインに接続されたゲートと、前記第２の電源ノードに接続されたソースとを有する前記第２導電型の第９のトランジスタと、
前記第２の電流経路に設けられ、ドレインと、前記ドレインおよび前記第３のトランジスタの前記ゲートに接続されたゲートと、前記第１の電源ノードに接続されたソースとを有する前記第１導電型の第１０のトランジスタと
を有する
前記（３）または（４）に記載の撮像装置。
（６）前記第３のトランジスタは、前記第１の電流に応じた電流を流し、
前記第４のトランジスタは、前記第２の電流を含む所定の電流値の電流を流す
前記（３）に記載の撮像装置。
（７）前記アンプは、
前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、ドレインと、ゲートと、前記第２の電源ノードに接続されたソースとを有し、前記第１の電流を含む所定の電流値の電流を流す、前記第２導電型の第１１のトランジスタと、
前記第２の電流経路に設けられ、ドレインと、前記ドレインおよび前記第３のトランジスタの前記ゲートに接続されたゲートと、前記第１の電源ノードに接続されたソースとを有する、前記第１導電型の第１２のトランジスタと
をさらに有し、
前記第１の差動トランジスタペアは、
ドレインを有し、前記第１の電流を生成する、前記第１導電型の第１の入力トランジスタと、
ドレインを有し、前記第２の電流を生成する、前記第１導電型の第２の入力トランジスタと
を有し、
前記第１１のトランジスタの前記ドレインは、前記第１の入力トランジスタの前記ドレインに接続され、
前記第４のトランジスタの前記ドレインは、前記第２の入力トランジスタの前記ドレインに接続された
前記（３）または（６）に記載の撮像装置。
（８）前記アンプは、前記正入力端子および前記負入力端子に接続され、第３の電流および第４の電流を含む差動電流を生成する第２の差動トランジスタペアをさらに有し、
前記アンプは、前記第１の電流、前記第２の電流、前記第３の電流、および前記第４の電流に基づいて、前記第１のノードおよび前記第２のノードの間に流れる電流を制御する
前記（３）に記載の撮像装置。
（９）前記アンプは、
前記第１の電源ノードと前記第２の電源ノードとを接続する第２の電流経路に設けられ、前記第１の電源ノードに接続されたソースと、前記第２の電流経路上の第３のノードに接続されたゲートと、ドレインとを有する前記第１導電型の第１３のトランジスタと、
前記第２の電流経路に設けられ、前記第２の電源ノードに接続されたソースと、前記第２の電流経路上の第４のノードに接続されたゲートと、ドレインとを有する前記第２導電型の第１４のトランジスタと、
前記第２の電流経路において、前記第１３のトランジスタと前記第１４のトランジスタとの間に設けられ、前記第３のノードに接続されたソースと、前記第４のノードに接続されたドレインと、前記第１のバイアス電圧が供給されたゲートとを有する前記第１導電型の第１５のトランジスタと、
前記第２の電流経路において、前記第１３のトランジスタと前記第１４のトランジスタとの間に設けられ、前記第３のノードに接続されたドレインと、前記第４のノードに接続されたソースと、前記第２のバイアス電圧が供給されたゲートとを有する前記第２導電型の第１６のトランジスタと
をさらに有し、
前記第１の差動トランジスタペアは、
ドレインを有し、前記第１の電流を生成する、前記第１導電型の第１の入力トランジスタと、
ドレインを有し、前記第２の電流を生成する、前記第１導電型の第２の入力トランジスタと
を有し、
前記第２の差動トランジスタペアは、
ドレインを有し、前記第３の電流を生成する、前記第２導電型の第３の入力トランジスタと、
ドレインを有し、前記第４の電流を生成する、前記第２導電型の第４の入力トランジスタと
を有し、
前記第３のトランジスタの前記ドレインは、前記第３の入力トランジスタの前記ドレインに接続され、
前記第４のトランジスタの前記ドレインは、前記第２の入力トランジスタの前記ドレインに接続され、
前記第１３のトランジスタの前記ドレインは、前記第４の入力トランジスタの前記ドレインに接続され、
前記第１４のトランジスタの前記ドレインは、前記第１の入力トランジスタの前記ドレインに接続された
前記（３）または（８）に記載の撮像装置。
【0142】
本出願は、日本国特許庁において２０２０年３月２４日に出願された日本特許出願番号２０２０－０５２２２９号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【0143】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】