特許 7640638 アレイ基板及び表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-25

(45)【発行日】2025-03-05

(54)【発明の名称】アレイ基板及び表示パネル

(51)【国際特許分類】

   G09F 9/30 20060101AFI20250226BHJP

   H10D 30/67 20250101ALI20250226BHJP

   H10D 86/40 20250101ALI20250226BHJP

【ＦＩ】

G09F9/30 338

G09F9/30 348A

H10D30/67 101S

H10D86/40 101Z

【請求項の数】 9

(21)【出願番号】P 2023167881

(22)【出願日】2023-09-28

(65)【公開番号】P2025009662

(43)【公開日】2025-01-20

【審査請求日】2023-09-28

(31)【優先権主張番号】202310828547.X

(32)【優先日】2023-07-07

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】519182202

【氏名又は名称】深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司

(74)【代理人】

【識別番号】100204386

【弁理士】

【氏名又は名称】松村 啓

(72)【発明者】

【氏名】チュアンバオ・ルオ

【審査官】川俣 郁子

(56)【参考文献】

【文献】特開２０００－３３８９１９（ＪＰ，Ａ）

【文献】特開２００７－２５１１００（ＪＰ，Ａ）

【文献】特開２０００－２２８５２７（ＪＰ，Ａ）

【文献】特表２０２１－５１３６６６（ＪＰ，Ａ）

【文献】特開２０１９－１２８６０１（ＪＰ，Ａ）

【文献】特開２０１３－２２５６２０（ＪＰ，Ａ）

【文献】特開２００９－１３５３５０（ＪＰ，Ａ）

【文献】特表２０２１－５１０４２６（ＪＰ，Ａ）

【文献】特開２０１３－０８９７５２（ＪＰ，Ａ）

【文献】特開２０２０－２０５３８８（ＪＰ，Ａ）

【文献】特開２０１８－２００４８３（ＪＰ，Ａ）

【文献】韓国公開特許第１０－２０１５－０１０１４１８（ＫＲ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ ９／００－９／４６

Ｈ１０Ｄ ３０／６７

Ｈ１０Ｄ ８６／４０

(57)【特許請求の範囲】

【請求項1】

アレイ基板であって、基板と、前記基板に配置された第１トランジスタとを含み、
前記第１トランジスタは、
前記基板に位置し、第１チャネル部と、第１ドーピング部と、第２ドーピング部とを含み、前記第１ドーピング部と前記第２ドーピング部は、それぞれ前記第１チャネル部の対向する両端に接続され、前記第１ドーピング部は、第１ドーピングサブ部と第２ドーピングサブ部とを含み、前記第２ドーピングサブ部は、前記第１チャネル部と前記第１ドーピングサブ部との間に接続され、前記第２ドーピングサブ部のイオンドーピング濃度は、前記第１ドーピングサブ部のイオンドーピング濃度よりも低く、前記第１ドーピングサブ部のイオンドーピング濃度は、前記第２ドーピング部のイオンドーピング濃度と同じである第１活性層と、
前記第１活性層の一側に位置し、前記第１チャネル部と重なる第１ゲートと、
前記第２ドーピング部と接続されるソースと、前記第１ドーピング部の前記第１ドーピングサブ部と接続されるドレインと、を含み、
前記アレイ基板は、第２トランジスタをさらに含み、前記第２トランジスタは第２活性層を含み、
前記第２活性層は第２チャネル部を含み、前記第２チャネル部の長さが前記第１チャネル部の長さよりも大きく、
前記第１ゲートは、前記第１活性層の前記基板から遠い側に位置し、
前記第２活性層の少なくとも一部は、前記第１ゲートの前記基板から遠い側に位置し、前記第２活性層は、第３ドーピング部と第４ドーピング部とをさらに含み、前記第３ドーピング部と前記第４ドーピング部は、それぞれ前記第２チャネル部の対向する両端に接続され、前記第２チャネル部は、前記第１チャネル部及び前記第２ドーピングサブ部と重なり、前記第３ドーピング部は前記第２ドーピング部と重なり、前記第４ドーピング部は前記第１ドーピングサブ部と重なり、
前記第２トランジスタは第２ゲートをさらに含み、前記第２ゲートは前記第２活性層の前記基板から遠い側に位置し、前記第２チャネル部と重なる、
アレイ基板。

【請求項2】

前記第１トランジスタは、前記第２トランジスタと並列に接続される、
請求項１に記載のアレイ基板。

【請求項3】

前記アレイ基板は、前記第１ゲートと前記第２活性層との間に配置された第１絶縁層をさらに含み、前記第３ドーピング部は前記第１絶縁層を貫通した第１ビアを介して前記第２ドーピング部と接続される、
請求項１に記載のアレイ基板。

【請求項4】

前記アレイ基板は、前記第２活性層と前記第２ゲートとの間に配置された第２絶縁層と、前記第２ゲートを覆う第３絶縁層とをさらに含み、前記ソースは前記第３絶縁層に位置し、前記ソースは、前記第２絶縁層及び前記第３絶縁層を貫通した第２ビアを介して前記第３ドーピング部と接続される、
請求項３に記載のアレイ基板。

【請求項5】

前記ドレインは前記第３絶縁層に位置し、前記ドレインは、前記第１絶縁層、前記第２絶縁層及び前記第３絶縁層を貫通した第３ビアを介して前記第１ドーピングサブ部と接続される、
請求項４に記載のアレイ基板。

【請求項6】

前記第４ドーピング部は、前記第１絶縁層を貫通した第４ビアを介して前記第１ドーピングサブ部と接続される、
請求項５に記載のアレイ基板。

【請求項7】

前記アレイ基板は、前記第２絶縁層及び前記第３絶縁層を貫通した第５ビアをさらに含み、前記ドレインは前記第５ビアを介して前記第４ドーピング部と接続される、
請求項５に記載のアレイ基板。

【請求項8】

前記第２活性層の厚さは、前記第１活性層の厚さよりも小さい、
請求項１に記載のアレイ基板。

【請求項9】

請求項１～８のいずれか１項に記載のアレイ基板を含む、
表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は表示技術分野に関し、特にアレイ基板及び表示パネルに関する。

【背景技術】

【0002】

現在、表示パネルの動作性能を向上させるために高移動度トランジスタを開発することは、表示技術分野における研究の焦点となっている。しかしながら、高移動度トランジスタは、動作時の安定性が低いという問題がある。

【0003】

従って、高移動度トランジスタの低安定性を如何に改善するかという課題は、解決すべき技術的課題である。

【発明の概要】

【0004】

本発明は、トランジスタの安定性不良の問題を改善するためのアレイ基板及び表示パネルを提供することを目的とする。

【0005】

第１方面では、本願はアレイ基板を提供し、前記アレイ基板は、
基板と、
前記基板に配置された第１トランジスタと、を含み、前記第１トランジスタは、
前記基板に位置し、第１チャネル部と、第１ドーピング部と、第２ドーピング部とを含み、前記第１ドーピング部と前記第２ドーピング部は、それぞれ前記第１チャネル部の対向する両端に接続され、前記第１ドーピング部は、第１ドーピングサブ部と第２ドーピングサブ部とを含み、前記第２ドーピングサブ部は、前記第１チャネル部と前記第１ドーピングサブ部との間に接続され、前記第２ドーピングサブ部のイオンドーピング濃度は、前記第１ドーピングサブ部のイオンドーピング濃度よりも低く、前記第１ドーピングサブ部のイオンドーピング濃度は、前記第２ドーピング部のイオンドーピング濃度と同じである第１活性層と、
前記第１活性層の一側に位置し、前記第１チャネル部と重なる第１ゲートと、
前記第２ドーピング部と接続されるソースと、前記第１ドーピング部の前記第１ドーピングサブ部と接続されるドレインと、を含む。

【0006】

第２方面では、本願は表示パネルを提供し、前記表示パネルは上記の実施例におけるいずれかのアレイ基板を含む。

【0007】

第２ドーピング部のイオンドーピング濃度は、第１ドーピング部のイオンドーピング濃度よりも低く、第１ドーピング部のイオンドーピング濃度は、第２ドーピング部のイオンドーピング濃度と同じであるため、第２ドーピングサブ部の抵抗を第１ドーピングサブ部の抵抗より大きくさせ、ドレインと接続される第１ドーピング部の電圧降下を低減し、第１トランジスタの自己発熱による安定性不良の問題を改善した。

【図面の簡単な説明】

【0008】

【図1A】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図1B】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図1C】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図1D】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図1E】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図1F】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図1G】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図1H】本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。

【図2】本願の他の一部の実施例に係るアレイ基板を示す構造模式図である。

【図3】本願の他の一部の実施例に係るアレイ基板を示す構造模式図である。

【図4】本願の一部の実施例に係る表示パネルを示す断面模式図である。

【図5】本願の他の一部の実施例に係る表示パネルを示す断面模式図である。

【発明を実施するための形態】

【0009】

以下、本願の実施例における添付の図面と合わせて、本願の実施例における技術案を、明確かつ全面に説明する。本願に記載された実施例は本願の一部の実施例に過ぎず、全ての実施例ではないことは明らかである。当業者が本願における実施例に基づいて、発明的な努力を伴わずに得られた他の全ての実施例は、本願の保護の範囲内に属する。

【0010】

図１Ａ～図１Ｈは、本願の一部の実施例に係るアレイ基板の製造プロセスを示す構造模式図である。以下、図１Ａ～図１Ｈと合わせて、本願の一部の実施例に係るアレイ基板の製造プロセスを説明する。

【0011】

図１Ａを参照すると、まず、基板１０１に第１半導体層１０３ａを形成する。

【0012】

一部の実施例では、図１Ａに示すように、基板１０１に第１半導体層１０３ａを形成する前に、アレイ基板の製造プロセスは、基板１０１にバッファ層１０２を形成することをさらに含む。

【0013】

一例として、基板１０１はガラス基板を含むが、これに限らず、基板１０１は可撓性基板であってもよく、可撓性基板はポリマー層を含む。

【0014】

一例として、バッファ層１０２は、酸化シリコン層、窒化シリコン層、酸窒化シリコン層、又は窒化シリコン層と酸化シリコン層との積層を含むが、これらに限らない。

【0015】

一部の実施例では、基板１０１に第１半導体層１０３ａを形成することは、バッファ層１０２の基板１０１から遠い表面に第１半導体層１０３ａを形成することを含む。

【0016】

一部の実施例では、第１半導体層１０３ａは、単層の半導体層である。第１半導体層１０３ａの材料は、アモルファスシリコン、ポリシリコン、又は金属酸化物を含む。

【0017】

ここで、ポリシリコンは、アモルファスシリコンレーザーアニール結晶化又は他の結晶化の方法によって得ることができる。金属酸化物は、インジウム元素、亜鉛元素、タングステン元素、スズ元素、ガリウム元素及びアルミニウム元素の少なくとも１つを含む。例示的には、金属酸化物の材料は、インジウムガリウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ）、インジウムガリウム錫酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏｘｉｄｅ，ＩＧＴＯ）、インジウムガリウム酸化物（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ，ＩＧＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＩＺＯ）、アルミニウムインジウム亜鉛酸化物（Ａｌｕｍｉｎｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ，ＡＩＺＯ）、アルミニウム錫亜鉛酸化物（Ａｌｕｍｉｎｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ，ＡＴＺＯ）などの低漏れ電流金属酸化物を含むが、これらに限らない。

【0018】

次に、図１Ｂに示すように、第１半導体層１０３ａの基板１０１から遠い側に、第１半導体層１０３ａと重なる第１ゲート１０５を形成する。

【0019】

一部の実施例では、図１Ｂに示すように、第１半導体層１０３ａの基板１０１から遠い側に、第１半導体層１０３ａと重なる第１ゲート１０５を形成する前に、アレイ基板の製造プロセスは、第１半導体層１０３ａに第４絶縁層１０４１を形成し、第４絶縁層１０４１は第１半導体層１０３ａの一部と重なることをさらに含む。

【0020】

ここで、第４絶縁層１０４１は、第１ゲート絶縁層である。一部の実施例では、第４絶縁層１０４１の材料は、酸化ケイ素、三酸化アルミニウム、及び窒化ケイ素のうち少なくとも１つを含むが、これらに限らない。例示的には、第４絶縁層１０４１は、酸化シリコン層、又は三酸化アルミニウム層、窒化シリコン層及び酸化シリコン層の積層、又は酸化シリコン層、窒化シリコン層及び酸化シリコン層の積層を含む。

【0021】

一部の実施例では、第１半導体層１０３ａの基板１０１から遠い側に、第１半導体層１０３ａと重なる第１ゲート１０５を形成することは、第４絶縁層１０４１の基板１０１から遠い側に第１ゲート１０５を形成することを含む。

【0022】

一部の実施例では、第１ゲート１０５の材料は、モリブデン、アルミニウム、銅、チタン、インジウム亜鉛酸化物、及びインジウムスズ酸化物のうち少なくとも１つを含むが、これらに限らない。例示的には、第１ゲート１０５は、モリブデン層（Ｍｏ）、又はモリブデン層とアルミニウム層との積層（Ｍｏ／Ａｌ）、又はモリブデン層と銅層との積層（Ｍｏ／Ｃｕ）、又はモリブデンチタン合金層と銅層との積層（ＭｏＴｉ／Ｃｕ）、又は順次に積層されたモリブデンチタン合金層、銅層及びモリブデンチタン合金層（ＭｏＴｉ／Ｃｕ／ＭｏＴｉ）、又は順次に積層されたチタン層、アルミニウム層及びチタン層（Ｔｉ／Ａｌ／Ｔｉ）、又は順次に積層されたチタン層、銅層及びチタン層（Ｔｉ／Ｃｕ／Ｔｉ）、又は順次に積層されたモリブデン層、銅層及びインジウム亜鉛酸化物層（Ｍｏ／Ｃｕ／ＩＺＯ）、又は順次に積層されたインジウム亜鉛酸化物層、銅層及びインジウム亜鉛酸化物層（ＩＺＯ／Ｃｕ／ＩＺＯ）。

【0023】

次に、図１Ｃに示すように、１回目ドーピング処理された第１半導体層１０３ａに第１初期ドーピング部１０３２ａ、第２初期ドーピング部１０３３ａ及び第１チャネル部１０３１を形成するように、第１ゲート１０５をマスクとして第１半導体層１０３ａに対し１回目ドーピングを行い、第１初期ドーピング部１０３２ａ及び第２初期ドーピング部１０３３ａは、それぞれ第１チャネル部１０３１の対向する両端に接続される。

【0024】

本願の一部の実施例では、第１ゲート１０５をマスクとして第１半導体層１０３ａに対し１回目ドーピングを行った後、第１半導体層１０３ａにおけるドーピングされた部分は、それぞれ第１初期ドーピング部１０３２ａ及び第２初期ドーピング部１０３３ａを形成され、第１半導体層１０３ａにおけるドーピングされていない部分は、第１チャネル部１０３１を形成される。第１初期ドーピング部１０３２ａと第２初期ドーピング部１０３３ａのイオンドーピング濃度は同一であり、第１初期ドーピング部１０３２ａと第２初期ドーピング部１０３３ａは導電性を有する。第１チャネル部１０３１の基板１０１における正投影は、第１ゲート１０５の基板１０１における正投影と完全に重なっており、換言すれば、第１チャネル部１０３１の基板１０１における正投影は、第１ゲート１０５の基板１０１における正投影と略同一の正投影である。

【0025】

一部の実施例では、第１初期ドーピング１０３２ａの長さは、第２初期ドーピング１０３３ａの長さよりも長く、第１初期ドーピング１０３２ａの長さは十分に長いため、その後の第１初期ドーピング１０３２ａの異なる領域の抵抗に対し異なる設計を行うことが容易になる。一方、基板１０１の厚さに対する垂直方向では、第１ゲート１０５と第１初期ドーピング部１０３２ａの第１チャネル部１０３１から遠い周縁との間隔は、第１ゲート１０５と第２初期ドーピング部１０３３ａの第１チャネル部１０３１から遠い周縁との間隔よりも大きい。

【0026】

他の一部の実施例では、第１初期ドーピング１０３２ａの長さは、第２初期ドーピング１０３３ａの長さ以下であってもよい。

【0027】

本願の一部の実施例では、第１初期ドーピング部１０３２ａは、第１領域１０３２ａ１と第２領域１０３２ａ２を有し、第２領域１０３２ａ２は第１領域１０３２ａ１と第１チャネル部１０３１との間に位置する。第１領域１０３２ａ１の第１初期ドーピング部１０３２ａに対し、さらにイオンドーピング処理を行う必要がある。第２領域１０３２ａ２の第１初期ドーピング部１０３２ａに対し、さらにイオンドーピング処理を行う必要はない。

【0028】

一部の実施例では、１回目ドーピングは、Ｎ型高濃度ドーピング又はＰ型高濃度ドーピングである。Ｎ型高濃度ドーピングイオンはリンイオンを含むが、これに限らず、Ｐ型高濃度ドーピングはホウ素イオンを含むが、これに限らない。

【0029】

一部の実施例では、１回目ドーピングのドーピング濃度は、１×１０^１４／ｃｍ^２～９×１０^１４／ｃｍ^２である。例示的には、１回目ドーピングのドーピング濃度は、４×１０^１４／ｃｍ^２である。

【0030】

次に、図１Ｅに示すように、第１ゲート１０５の基板１０１から遠い側に、第２半導体層１０６ａを形成し、第２半導体層１０６ａは、第１チャネル部１０３１、第１初期ドーピング部１０３２ａの第２領域１０３２ａ２、第１領域１０３２ａ１の一部及び第２初期ドーピング部１０３３ａと重なる。

【0031】

一部の実施例では、図１Ｄに示すように、第１ゲート１０５の基板１０１から遠い側に第２半導体層１０６ａを形成する前に、アレイ基板の製造方法は、第１ゲート１０５、第１初期ドーピング部１０３２ａ、第２初期ドーピング部１０３３ａ、及びバッファ層１０２の第１絶縁層１０４２を形成し、第１絶縁層１０４２に第２初期ドーピング部１０３３ａと重なる第１ビア１０ａを形成することをさらに含む。

【0032】

一部の実施例では、第１絶縁層１０４２の材料は、酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、及び窒化ケイ素のうち少なくとも１つを含むが、これらに限らない。例示的には、第１絶縁層１０４２は、酸化シリコン層、窒化シリコン層、窒化酸化シリコン層及び窒化シリコン層と、窒化シリコン層との積層のうちいずれか１つを含む。

【0033】

一部の実施例では、図１Ｅに示すように、第１ゲート１０５の基板１０１から遠い側に第２半導体層１０６ａを形成することは、第１絶縁層１０４２の基板１０１から遠い側の表面及び第１ビア１０ａのうちに第２半導体層１０６ａを形成することを含む。

【0034】

例示的には、第２半導体層１０６ａは、単層の半導体層である。第２半導体層１０６ａの材料は、アモルファスシリコン、ポリシリコン、又は金属酸化物を含むが、これらに限らない。ポリシリコン及び金属酸化物の選択は、上記の通りであり、ここではこれ以上説明しない。

【0035】

一部の実施例では、第２半導体層１０６ａの材料は、第１半導体層１０３ａの材料と同じであるが、これに限らない。例示的には、第２半導体層１０６ａ及び第１半導体層１０３ａは、いずれも金属酸化物半導体層である。

【0036】

他の一部の実施例では、第２半導体層１０６ａの材料は、第１半導体層１０３ａの材料と異なってもよい。例示的には、第１半導体層１０３ａは金属酸化物半導体層であり、第２半導体層１０６ａはポリシリコン半導体層である。

【0037】

次に、図１Ｆ及び図１Ｇに示すように、第２半導体層１０６ａの基板１０１から遠い側に第２ゲート１０７を形成し、第２ゲート１０７をマスクとして、第２半導体層１０６ａ、第１領域１０３２ａ１の第１初期ドーピング部１０３２ａ及び第２初期ドーピング部１０３３ａに対し２回目ドーピングを行い、それにより、ドーピングされた第２半導体層１０６ａは第２活性層１０６を形成され、ドーピングされた第１領域１０３２ａ１の第１初期ドーピング部１０３２ａと第２初期ドーピング部１０３３ａはそれぞれ第１ドーピング部１０３２１と第２ドーピング部１０３３を形成される。

【0038】

本願の一部の実施例では、第２半導体層１０６ａの基板１０１から遠い側に第２ゲート１０７を形成する前に、アレイ基板の製造方法は、第２半導体層１０６ａ及び第１絶縁層１０４２を覆う第２絶縁層１０４３を形成することをさらに含む。

【0039】

第２絶縁層１０４３は、第２ゲート絶縁層である。一部の実施例では、第２絶縁層１０４３の材料は、酸化ケイ素、三酸化アルミニウム、及び窒化ケイ素のうち少なくとも１つを含むが、これらに限らない。例示的には、第２絶縁層１０４３は、酸化シリコン層、又は酸化アルミニウム層、窒化シリコン層及び酸化シリコン層の積層、又は酸化シリコン層、窒化シリコン層及び酸化シリコン層の積層を含む。

【0040】

本願の一部の実施例では、第２ゲート１０７をマスクとして、第２半導体層１０６ａ、第１領域１０３２ａ１の第１初期ドーピング部１０３２ａ及び第２初期ドーピング部１０３３ａに対し２回目ドーピングを行った後、第２半導体層１０６ａにおけるドーピングされた部分は、それぞれ第３ドーピング部１０６２と第４ドーピング部１０６３を形成され、第２半導体層１０６ａにおけるドーピングされていない部分は、第２チャネル部１０６１を形成され、第３ドーピング部１０６２と第４ドーピング部１０６３は、それぞれ第２チャネル部１０６１の対向する両側に接続され、第２チャネル部１０６１、第３ドーピング部１０６２及び第４ドーピング部１０６３は、第２活性層１０６を構成する。

【0041】

そして、第１領域１０３２ａ１の第１初期ドーピング部１０３２ａは、２回目ドーピングされた後、第１ドーピングサブ部１０３２１を形成され、２回目ドーピングされた第２初期ドーピング部１０３３ａは、第２ドーピング部１０３３を形成され、一方、第２領域１０３２ａ２の第１初期ドーピング部１０３２ａは２回目ドーピングで第２ドーピングサブ部１０３２２を形成されず、第１ドーピングサブ部１０３２１及び第２ドーピングサブ部１０３２２は、第１ドーピング部１０３２を構成し、第１ドーピング部１０３２、第２ドーピング部１０３３及び第１チャネル部１０３１は、第１活性層１０３を構成する。

【0042】

本願の一部の実施例では、第２チャネル部１０６１の基板１０１における正投影は、第２ゲート１０７の基板１０１における正投影と完全に重なり、換言すれば、第２チャネル部１０６１の基板１０１における正投影は、第２ゲート１０７の基板１０１における正投影と略同一である。

【0043】

本願の一部の実施例では、第２チャネル部１０６１は第１チャネル部１０３１及び第２ドーピングサブ部１０３２２と重なり、第３ドーピング部１０６２は第２ドーピング部１０３３と重なり、それにより、第２チャネル部１０６１が第１チャネル部１０３１と重なり、第２チャネル部１０６１の長さが第１チャネル部１０３１の長さよりも大きいことで、第２ゲート１０７をマスクとして、自己整合プロセスを用いてイオンドーピングを組み合わせ、同時に第２活性層１０６及び第１活性層１０３を形成することを容易にし、ひいてはアレイ基板を製造することに必要なフォトマスクの数を減少する。

【0044】

本願の一部の実施例では、第３ドーピング部１０６２及び第４ドーピング部１０６３は、第２ゲート１０７をマスクとして、同じ１回のドーピング工程を経て形成され、第３ドーピング部１０６２及び第４ドーピング部１０６３のイオンドーピング濃度は同じであり、第３ドーピング部１０６２及び第４ドーピング部１０６３は、ドーピングされたイオンを含むため、導電性を有する。また、第３ドーピング部１０６２は第１ビア１０ａを介して第２ドーピング部１０３３と接続され、それにより、第３ドーピング部１０６２と第２ドーピング部１０３３とを接続する配線を減少し、ひいては配線の製造に必要なフォトマスクの数をさらに減少する。

【0045】

本願の一部の実施例では、第１ドーピングサブ部１０３２１及び第２ドーピング部１０３３は、いずれも１回目ドーピング及び２回目ドーピングを経て形成され、一方、第２ドーピングサブ部１０３２２は、１回目ドーピングを経て形成され、第１ドーピングサブ部１０３２１及び第２ドーピング部１０３３のイオンドーピング濃度は同じであり、第２ドーピングサブ部１０３２２のイオンドーピング濃度は、第１ドーピングサブ部１０３２１のイオンドーピング濃度よりも低く、第２ドーピングサブ部１０３２２の抵抗は、第１ドーピングサブ部１０３２１の抵抗よりも大きくなり、ドレインと接続される必要がある第１ドーピング部１０３２の電圧降下を低減させる。

【0046】

本願の一部の実施例では、第２ドーピングサブ部１０３２２の抵抗を増加するとともに、第１ドーピングサブ部１０３２１の抵抗を低減し、ドレインと接続される必要がある第１ドーピング部１０３２の電圧降下を低減するとともに、第１ドーピングサブ部１０３２１がドレインと接続される時の両方間の接続抵抗を低減するように、第２ドーピングサブ部１０３２２のイオンドーピング濃度と第１ドーピングサブ部１０３２１のイオンドーピング濃度との比の値は、０．０２以上且つ０．１以下である。

【0047】

一部の実施例では、１回目ドーピング及び２回目ドーピングは、いずれもＮ型高濃度ドーピングであり、又は、１回目ドーピング及び２回目ドーピングは、いずれもＰ型高濃度ドーピングである。

【0048】

一部の実施例では、１回目ドーピングのドーピングイオンは、２回目ドーピングのドーピングイオンと同じであるが、これに限らず、１回目ドーピングのドーピングイオンは、２回目ドーピングのドーピングイオンと異なってもよい。

【0049】

例示的には、第２ドーピングは、Ｎ型高濃度ドーピング又はＰ型高濃度ドーピングである。Ｎ型高濃度ドーピングのイオンはリンイオンを含むが、これに限らず、Ｐ型高濃度ドーピングのイオンはホウ素イオンを含むが、これに限らない。２回目ドーピングのドーピング濃度は、１×１０^１４／ｃｍ^２～９×１０^１４／ｃｍ^２である。

【0050】

一部の実施例では、第２活性層１０６の厚さは、第１活性層１０３の厚さよりも小さいため、第１活性層１０３が、熱アニールプロセスにおいて結晶相をより容易に形成されることに有利である。

【0051】

一部の実施例では、第１活性層１０３及び第２活性層１０６を形成した後、アレイ基板の製造方法は、第１活性層１０３の性能安定性を向上させ、第２活性層１０６の半導体特性を維持するように、第１活性層１０３がアニール工程に経て結晶相を形成され、第２活性層１０６に非晶質相を含めることをさらに含む。

【0052】

一部の実施例では、第２半導体層１０６ａ、第１領域１０３２ａ１の第１初期ドーピング部１０３２ａ及び第２初期ドーピング部１０３３ａに対し２回目ドーピングを行った後、アレイ基板の製造方法は、第２ゲート１０７及び第２絶縁層１０４３を覆う第３絶縁層１０４４を形成することをさらに含む。

【0053】

一部の実施例では、図１Ｇに示すように、第２ゲート１０７及び第２絶縁層１０４３を覆う第３絶縁層１０４４を形成した後、第３ビア１０ｂ、第５ビア１０ｃ及び第２ビア１０ｄを形成し、第３ビア１０ｂは、第１ドーピングサブ部１０３２１と重なり、第３絶縁層１０４４、第２絶縁層１０４３及び第１絶縁層１０４２を貫通し、第５ビア１０ｃは、第４ドーピング部１０６３と重なり、第３絶縁層１０４４及び第２絶縁層１０４３を貫通し、第２ビア１０ｄは、第３ドーピング部１０６２と重なり、第３絶縁層１０４４及び第２絶縁層１０４３を貫通する。

【0054】

一部の実施例では、第３ビア１０ｂ、第５ビア１０ｃ及び第２ビア１０ｄは、アレイ基板の製造に必要なフォトマスクの数を減少するように、１つのフォトマスクを用いてエッチング工程と組み合わせて形成される。

【0055】

一部の実施例では、図１Ｈに示すように、ソース１０８１及びドレイン１０８２を形成し、ドレイン１０８２は、第３ビア１０ｂのうち、第５ビア１０ｃのうち、及び第３絶縁層１０４４の基板１０１から遠い表面に形成され、ソース１０８１は、第２ビア１０ｄのうち、及び第３絶縁層１０４４の基板１０１から遠い表面に形成され、それにより、ドレイン１０８２は第４ドーピング部１０６３と第１ドーピングサブ部１０３２１と接続され、ソース１０８１は第３ドーピング部１０６２と第２ドーピング部１０３３と接続される。

【0056】

一部の実施例では、ソース１０８１及びドレイン１０８２の材料は、モリブデン、アルミニウム、銅、チタン、インジウム亜鉛酸化物、及びインジウムスズ酸化物のうち少なくとも１つを含むが、これらに限らない。例示的には、ソース１０８１及びドレイン１０８２は、モリブデン層（Ｍｏ）、又はモリブデン層とアルミニウム層との積層（Ｍｏ／Ａｌ）、又はモリブデン層と銅層との積層（Ｍｏ／Ｃｕ）、又はモリブデンチタン合金層と銅層との積層（ＭｏＴｉ／Ｃｕ）、又は順次に積層されたモリブデンチタン合金層、銅層及びモリブデンチタン合金層（ＭｏＴｉ／Ｃｕ／ＭｏＴｉ）、又は順次に積層されたチタン層、アルミニウム層及びチタン層（Ｔｉ／Ａｌ／Ｔｉ）、又は順次に積層されたチタン層、銅層及びチタン層（Ｔｉ／Ｃｕ／Ｔｉ）、又は順次に積層されたモリブデン層、銅層及びインジウム亜鉛酸化物層（Ｍｏ／Ｃｕ／ＩＺＯ）、又は順次に積層されたインジウム亜鉛酸化物層、銅層及びインジウム亜鉛酸化物層（ＩＺＯ／Ｃｕ／ＩＺＯ）を含む。

【0057】

本願の一部の実施例では、上記の方法によってトランジスタを形成し、トランジスタの移動度を増加させるように、トランジスタは並列に接続される第１トランジスタＴ１と第２トランジスタＴ２とを含む。トランジスタの移動度をさらに増加させるように、第１トランジスタＴ１は、狭チャネルトランジスタである。第１トランジスタＴ１は、ソース１０８１、ドレイン１０８２、第１活性層１０３、及び第１ゲート１０５を含む。第２トランジスタＴ２は、第２活性層１０６、第２ゲート１０７、ソース１０８１、及びドレイン１０８２を含む。第１トランジスタＴ１は第２トランジスタＴ２と第３ドーピング部１０６２によって接続され、第１トランジスタＴ１と第２トランジスタＴ２はソース１０８１とドレイン１０８２を共有し、それにより、アレイ基板を製造することに必要なフォトマスクの数を減少した。また、第１トランジスタＴ１と第２トランジスタＴ２との膜層は積層して配置されることにより、トランジスタが占有する水平空間を低減する前提で、トランジスタの高移動度を実現し、トランジスタの自己発熱問題を改善し、トランジスタの性能安定性を向上させた。

【0058】

図１Ｈは、本願の一部の実施例に係るアレイ基板を示す断面模式図である。アレイ基板１０は、基板１０１と第１トランジスタＴ１と第２トランジスタＴ２とを含み、第１トランジスタＴ１及び第２トランジスタＴ２は、いずれも基板１０１に配置される。

【0059】

一部の実施例では、アレイ基板１０は、バッファ層１０２をさらに含み、バッファ層１０２は、第１トランジスタＴ１と基板１０１との間に位置する。

【0060】

第１トランジスタＴ１は、第１活性層１０３と第１ゲート１０５とソース１０８１とドレイン１０８２とを含み、第１活性層１０３は基板１０１に配置され、第１ゲート１０５は第１活性層１０３の一側に位置する。

【0061】

具体的には、第１ゲート１０５をマスクとし、イオンドーピングを用いて第１活性層１０３を形成し、アレイ基板１０の製造に必要なフォトマスクの数を減少するように、第１ゲート１０５は第１活性層１０３の基板１０１から遠い側に位置し、即ち、第１薄膜トランジスタＴ１はトップゲート薄膜トランジスタである。

【0062】

他の一部の実施例では、第１ゲート１０５は、第１活性層１０３と基板１０１との間に位置してもよく、換言すれば、第１トランジスタＴ１は、ボトムゲート薄膜トランジスタであってもよい。

【0063】

一部の実施例では、第１トランジスタＴ１の性能安定性を向上させるように、第１活性層１０３は結晶相を含む。

【0064】

一部の実施例では、第１活性層１０３は、第１チャネル部１０３１と第１ドーピング部１０３２と第２ドーピング部１０３３とを含み、第１ドーピング部１０３２と第２ドーピング部１０３３は、それぞれ第１チャネル部１０３１の対向する両端に接続される。第１ゲート１０５は、第１チャネル部１０３１と重なる。第１ドーピング部１０３２は、第１ドーピングサブ部１０３２１と第２ドーピングサブ部１０３２２とを含み、第２ドーピングサブ部１０３２２は、第１チャネル部１０３１と第１ドーピングサブ部１０３２１との間に接続され、第２ドーピングサブ部１０３２２のイオンドーピング濃度は、第１ドーピングサブ部１０３２１のイオンドーピング濃度より低く、第１ドーピングサブ部１０３２１のイオンドーピング濃度は、第２ドーピング部１０３３のイオンドーピング濃度と同じである。ソース１０８１は第２ドーピング部１０３３と接続され、ドレイン１０８２は第１ドーピング部１０３２の第１ドーピングサブ部１０３２１と接続される。このような設計により、第２ドーピングサブ部１０３２２の抵抗は、第１ドーピングサブ部１０３２１の抵抗よりも大きくなり、ドレイン１０８２と接続される第１ドーピング部１０３２の電圧降下を低減させ、ひいてはホットキャリアによる第１トランジスタの発熱に起因した安定性不良の問題を改善するとともに、ドレイン１０８２と第１ドーピングサブ部１０３２１との間の接続抵抗を低減させた。

【0065】

一部の実施例では、イオンドーピングを用いることにより第１ドーピング部１０３２に対し異なる領域で異なる抵抗設計を行うことを実現するように、第１活性層１０３が第１ドーピング部１０３２から第２ドーピング部１０３３まで延びる方向に沿って、第１ドーピング部１０３２の長さは、第２ドーピング部１０３３の長さよりも長いが、これに限らない。第１ドーピング部１０３２の長さは、第２ドーピング部１０３３の長さ以下であってもよい。

【0066】

一部の実施例では、第１活性層１０３が第１ドーピング部１０３２から第２ドーピング部１０３３まで延びる方向に沿って、第１ドーピングサブ部１０３２１の長さは、第２ドーピングサブ部１０３２２の長さよりも長く、それにより、第１ドーピング部１０３２の電圧降下を低減させて、自己発熱による第１トランジスタの安定性低下の問題を改善するとともに、第１ドーピング部１０３２の全体抵抗を小さくする。

【0067】

一部の実施例では、アレイ基板１０は、第４絶縁層１０４１をさらに含み、第４絶縁層１０４１は第１ゲート絶縁層である。第４絶縁層１０４１は、第１ゲート１０５と第１活性層１０３との間に配置される。

【0068】

一部の実施例では、アレイ基板１０は、第１絶縁層１０４２をさらに含み、第１絶縁層１０４２は層間絶縁層である。第１絶縁層１０４２は、第１ゲート１０５、第１活性層１０３及びバッファ層１０２を覆う。

【0069】

第２トランジスタＴ２は、第２活性層１０６及び第２ゲート１０７を含む。第２活性層１０６の少なくとも一部は、第１ゲート１０５の基板１０１から遠い側に位置する。具体的には、第２活性層１０６の一部は、第１絶縁層１０４２の基板１０１から遠い表面に位置する。

【0070】

第２ゲート１０７をマスクとして、イオンドーピングを用いて第２活性層１０６を形成し、アレイ基板１０の製造に必要なフォトマスクの数を減少するように、第２ゲート１０７は、第２活性層１０６の基板１０１から遠い側に位置し、第２チャネル部１０６１と重なる。

【0071】

第２活性層１０６は、第２チャネル部１０６１と第３ドーピング部１０６２と第４ドーピング部１０６３とを含み、第３ドーピング部１０６２と第４ドーピング部１０６３は、それぞれ第２チャネル部１０６１の対向する両端に接続される。

【0072】

第３ドーピング部１０６２は第２ドーピング部１０３３と、第１絶縁層１０４２を貫通した第１ビア１０ａを介して接続され、それにより、第１トランジスタＴ１と第２トランジスタＴ２との接続を実現し、第３ドーピング部１０６２と第２ドーピング部１０３３とを接続するために必要な追加の配線を減少し、ひいてはアレイ基板１０１の製造に必要なフォトマスクの数をさらに減少した。

【0073】

第２チャネル部１０６１は、第１チャネル部１０３１及び第２ドーピングサブ部１０３２２と重なり、言い換えれば、第２チャネル部１０６１の長さは、第１チャネル部１０３１の長さよりも長い。第３ドーピング部１０６２は第２ドーピング部１０３３と重なり、第４ドーピング部１０６３は第１ドーピングサブ部１０３２１と重なる。このような設計により、第２ゲート１０７をマスクとして、イオンドーピングを用いて第２活性層１０６を形成するとともに、第２ゲート１０７をマスクとして、第１ドーピングサブ部１０３２１及び第２ドーピング部１０３３を形成することが容易になり、第１活性層１０３の製造に必要なフォトマスクの数を減少し、ひいてはアレイ基板１０を製造することに必要なフォトマスクの数を減少した。

【0074】

一部の実施例では、第２活性層１０６は、第２トランジスタＴ２のスイッチング性能を保証するために非晶質相を含む。

【0075】

一部の実施例では、第２活性層１０６の厚さは、第１活性層１０３の厚さよりも小さいため、熱アニールプロセスにおいて結晶相を含む第１活性層１０３をより容易に形成することに有利である。

【0076】

一部の実施例では、アレイ基板１０は、第２絶縁層１０４３と第３絶縁層１０４４とをさらに含む。第２絶縁層１０４３は、第２活性層１０６と第２ゲート１０７との間に位置する。第３絶縁層１０４４は、第２ゲート１０７及び第２絶縁層１０４３を覆う。

【0077】

一部の実施例では、第１トランジスタＴ１と第２トランジスタＴ２が構成するトランジスタの移動度を増加させるように、第１トランジスタＴ１は第２トランジスタＴ２と並列に接続される。

【0078】

ソース１０８１及びドレイン１０８２は、第２ゲート１０７の基板１０１から遠い側に位置し、ソース１０８１及びドレイン１０８２は、いずれも第３絶縁層１０４４の基板１０１から遠い表面に位置する。

【0079】

一部の実施例では、ドレイン１０８２は、第３絶縁層１０４４及び第２絶縁層１０４３を貫通する第５ビア１０ｃを介して第４ドーピング部１０６３と接続され、且つドレイン１０８２は、第３絶縁層１０４４、第２絶縁層１０４３及び第１絶縁層１０４２を貫通する第３ビア１０ｂを介して第１ドーピング部１０３２の第１ドーピングサブ部１０３２１と接続されることで、第１トランジスタＴ１と第２トランジスタＴ２との間の並列接続を実現する。

【0080】

一部の実施例では、ソース１０８１は第２ビア１０ｄを介して第３ドーピング部１０６２と接続され、且つ第３ドーピング部１０６２は第１ビア１０ａを介して第２ドーピング部１０３３と接続されることで、ソース１０８１は第３ドーピング部１０６２によって第２ドーピング部１０３３と接続されるようになり、第１トランジスタＴ１と第２トランジスタＴ２とを接続する配線をさらに減少し、配線の製造に必要なフォトマスクを減少し、アレイ基板を製造するコストを低減した。

【0081】

図２は、本願の他の一部の実施例に係るアレイ基板を示す断面模式図である。図２に示すアレイ基板は、図１Ｈに示すアレイ基板と基本的に類似しており、同じ部分についてこれ以上説明しない。相違点は以下の通りである。第３ドーピング部１０６２は、第１ビア１０ａを介して第２ドーピング部１０３３と接続され、第４ドーピング部１０６３は第４ビア１０ｅを介して第１ドーピング部１０３２１と接続され、即ち、第１トランジスタＴ１と第２トランジスタＴ２とが、第２活性層１０６の第３ドーピング部１０６２及び第４ドーピング部１０６３によって並列に接続されることを実現し、それにより、第１トランジスタＴ１と第２トランジスタＴ２との並列接続に必要な配線を減少し、アレイ基板の製造に必要なフォトマスクをさらに減少した。ここで、第４ビアホール１０ｅは、第１絶縁層１０４２を貫通する。

【0082】

図３は、本願の他の一部の実施例に係るアレイ基板を示す断面模式図である。図３に示すアレイ基板は、図１Ｈに示すアレイ基板と基本的に類似しており、同じ部分についてこれ以上説明しない。相違点は以下の通りである。ドレイン１０８２は第６ビア１０ｆを介して第４ドーピング部１０６３と接続され、且つ第４ドーピング部１０６３は第４ビア１０ｅを介して第１ドーピングサブ部１０３２１と接続される。ここで、第６ビア１０ｆは第４ドーピング部１０６３と重なり、第３絶縁層１０４４及び第２絶縁層１０４３を貫通し、第４ビア１０ｅは第１ドーピングサブ部１０３２１と重なり、第１絶縁層１０４２を貫通する。

【0083】

なお、上記第１トランジスタＴ１と第２トランジスタＴ２とは、直列に接続されてもよい。

【0084】

図４及び図５に示すように、本願は表示パネル３０をさらに提供し、表示パネル３０は上記いずれかの実施例に係るアレイ基板１０を含む。

【0085】

図４に示すように、表示パネル３０は、アレイ基板１０と発光素子層２０１とを含み、発光素子層２０１は発光素子２０１１を含み、発光素子２０１１は第１トランジスタＴ１及び第２トランジスタＴ２のうち少なくとも一方と接続される。ここで、発光素子２０１１は、有機発光ダイオード、量子ドット発光ダイオード、マイクロ発光ダイオード、及びサブミリメートル発光ダイオードのうち少なくとも一方を含むが、これらに限らない。

【0086】

図５に示すように、表示パネル３０は、アレイ基板１０と、対向基板２０２と、液晶層２０３とを含み、液晶層２０３は、アレイ基板１０と対向基板２０２との間に配置される。

【0087】

以上の実施例に対する説明は、本願の技術案及びその核心思想の理解を助けるためのものである。当業者であれば、上記の実施例に記載された技術案を変形したり、又はその一部の技術的特徴を等価に置き換えたりすることができ、これらの変形又は置換は、対応する技術案の本質を本願の各実施例の技術案の範囲から逸脱させるものではないことを理解されるべきである。

【符号の説明】

【0088】

３０ 表示パネル
１０ アレイ基板
２０１ 発光素子層
２０１１ 発光素子
２０２ 対向基板
２０３ 液晶層
１０１ 基板
１０２ バッファ層
１０３ａ 第１半導体層
１０３ 第１活性層
１０３１ 第１チャネル部
１０３２ａ 第１初期ドーピング部
１０３２ａ１ 第１領域
１０３２ａ２ 第２領域
１０３２ 第１ドーピング部
１０３２１ 第１ドーピングサブ部
１０３２２ 第２ドーピングサブ部
１０３３ａ 第２初期ドーピング部
１０３３ 第２ドーピング部
１０４１ 第４絶縁層
１０４２ 第１絶縁層
１０４３ 第２絶縁層
１０４４ 第３絶縁層
１０５ 第１ゲート
１０６ａ 第２半導体層
１０６ 第２活性層
１０６１ 第２チャネル部
１０６２ 第３ドーピング部
１０６３ 第４ドーピング部
１０７ 第２ゲート
１０ａ 第１ビア
１０ｄ 第２ビア
１０ｂ 第３ビア
１０ｅ 第４ビア
１０ｃ 第５ビア
１０ｆ 第６ビア
１０８１ ソース
１０８２ ドレイン
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図1G】

【図1H】

【図2】

【図3】

【図4】

【図5】