特許 7642659 光ファイバアライメント構造を備えたチップラスト・ウエハレベル・ファンアウト

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-02-28

(45)【発行日】2025-03-10

(54)【発明の名称】光ファイバアライメント構造を備えたチップラスト・ウエハレベル・ファンアウト

(51)【国際特許分類】

   H01L 23/12 20060101AFI20250303BHJP

   H01L 25/04 20230101ALI20250303BHJP

   H01L 25/18 20230101ALI20250303BHJP

   H01L 21/60 20060101ALI20250303BHJP

   H01L 23/28 20060101ALI20250303BHJP

   H01L 21/304 20060101ALI20250303BHJP

   G02B 6/26 20060101ALI20250303BHJP

   G02B 6/42 20060101ALI20250303BHJP

【ＦＩ】

H01L23/12 501P

H01L25/04 Z

H01L21/60 311Q

H01L23/28 D

H01L21/304 631

G02B6/26

G02B6/42

【請求項の数】 25

(21)【出願番号】P 2022548100

(86)(22)【出願日】2021-02-12

(65)【公表番号】

(43)【公表日】2023-03-30

(86)【国際出願番号】 US2021018049

(87)【国際公開番号】W WO2021163636

(87)【国際公開日】2021-08-19

【審査請求日】2024-02-09

(31)【優先権主張番号】62/976,305

(32)【優先日】2020-02-13

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】519011669

【氏名又は名称】アヤー・ラブス・インコーポレーテッド

【氏名又は名称原語表記】ＡＹＡＲ ＬＡＢＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110000028

【氏名又は名称】弁理士法人明成国際特許事務所

(72)【発明者】

【氏名】メアド・ロイ・エドワード

【審査官】秋山 直人

(56)【参考文献】

【文献】特開２０１５－０８８５６９（ＪＰ，Ａ）

【文献】特開平１１－０５２１９８（ＪＰ，Ａ）

【文献】特開２００１－１０００６２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０２８５８０４（ＵＳ，Ａ１）

【文献】国際公開第２０１９／０５０４７７（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２５／０４

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２３／２８

Ｈ０１Ｌ ２１／３０４

Ｇ０２Ｂ ６／２６

Ｇ０２Ｂ ６／４２

(57)【特許請求の範囲】

【請求項1】

電気光学ダイをパッケージングするための方法であって、
再配線層をキャリアウエハ上に形成させ、
前記再配線層の領域内に空洞を形成し、
前記電気光学ダイ内に形成されている複数の光ファイバアライメント構造が前記再配線層内の前記空洞の上に配置されると共に前記空洞へ露出されるように、電気光学ダイを前記再配線層にフリップチップ接続し、
前記再配線層の上および前記電気光学ダイの周囲にモールドコンパウンド材料を配置し、前記モールドコンパウンド材料が前記複数の光ファイバアライメント構造および前記空洞の中に入るのを防ぐために、前記電気光学ダイの残留カーフ領域は前記再配線層と接し、
前記再配線層から前記キャリアウエハを除去し、
前記電気光学ダイを含む電気光学チップパッケージを得るために、前記再配線層および前記モールドコンパウンド材料を切断することを備え、前記切断は、前記電気光学ダイから前記残留カーフ領域を除去して、前記電気光学チップパッケージの縁部で前記複数の光ファイバアライメント構造および前記空洞を露出させるために実行される、方法。

【請求項2】

請求項１に記載の方法であって、前記再配線層は、誘電材料層を介在させることによって互いから分離された１または複数の導電ルーティング層を含み、前記１または複数の導電ルーティング層は、前記電気光学ダイの入力／出力パッドの電気接続を前記電気光学ダイよりも大きい領域内のそれぞれの位置に分配する導電トレースを備える、方法。

【請求項3】

請求項１に記載の方法であって、前記空洞は、前記再配線層の厚さ全体を通して伸びるように形成される、方法。

【請求項4】

請求項１に記載の方法であって、前記空洞は、前記電気光学ダイが前記再配線層にフリップチップ接続された時に、前記電気光学ダイ内に形成されている前記複数の光ファイバアライメント構造の少なくとも３つの隣接する側面を側方から包むような形状およびサイズを有する、方法。

【請求項5】

請求項１に記載の方法であって、前記複数の光ファイバアライメント構造は、並列配列で配置されると共に、前記電気光学ダイの縁部と直交する第１方向へ互いに平行に伸びるよう方向付けられている複数のｖ字溝を含む、方法。

【請求項6】

請求項５に記載の方法であって、前記複数のｖ字溝は、前記複数のｖ字溝の各隣接ペアの間で前記第１方向と直交する第２方向で測定した実質的に等しい中心間隔に従って配置されている、方法。

【請求項7】

請求項６に記載の方法であって、前記第２方向で測定した前記空洞のサイズは、前記第２方向で測定した前記複数のｖ字溝の合計サイズよりも大きい、方法。

【請求項8】

請求項７に記載の方法であって、前記第１方向で測定した前記空洞のサイズは、前記第１方向で測定した前記複数のｖ字溝のサイズよりも大きい、方法。

【請求項9】

請求項７に記載の方法であって、前記第１方向で測定した前記空洞のサイズは、前記第１方向で測定した前記複数のｖ字溝のサイズよりも小さい、方法。

【請求項10】

請求項１に記載の方法であって、前記複数の光ファイバアライメント構造は、前記残留カーフ領域内に伸びるよう形成され、前記残留カーフ領域は、前記複数の光ファイバアライメント構造を側方から境界する、方法。

【請求項11】

請求項１に記載の方法であって、前記再配線層から前記キャリアウエハを除去することは、前記再配線層内に形成されている前記空洞を露出させる、方法。

【請求項12】

請求項１に記載の方法であって、前記モールドコンパウンド材料は、前記電気光学ダイの上面を覆うように配置され、前記方法は、前記電気光学ダイの上面を露出させるために、前記モールドコンパウンド材料の部分的な厚さの除去を含む、方法。

【請求項13】

請求項１に記載の方法であって、さらに、
前記再配線層の上および前記電気光学ダイの周囲に前記モールドコンパウンド材料を配置する前に、アンダーフィル材料を前記電気光学ダイと前記再配線層との間に配置することを備える、方法。

【請求項14】

請求項１に記載の方法であって、さらに、
前記モールドコンパウンド材料を配置する前に、集積回路ダイを前記再配線層にフリップチップ接続することを備え、
前記モールドコンパウンド材料は、前記集積回路ダイの周囲にも配置され、前記再配線層および前記モールドコンパウンド材料を切断することは、前記電気光学チップパッケージが前記電気光学ダイおよび前記集積回路ダイの両方を含むように行われる、方法。

【請求項15】

請求項１に記載の方法であって、さらに、
前記電気光学ダイをインタクト半導体ウエハ上に加工させ、前記電気光学ダイは、前記インタクト半導体ウエハのカーフ領域によって囲まれ、
前記複数の光ファイバアライメント構造が前記電気光学ダイの縁部に隣接するカーフ領域の部分の中に伸びるように、前記電気光学ダイの前記縁部において前記電気光学ダイ内に前記複数の光ファイバアライメント構造を形成し、
前記電気光学ダイの前記残留カーフ領域を形成する前記カーフ領域の前記部分を備えている個片化形態の前記電気光学ダイを得るために、前記インタクト半導体ウエハを個片化することを備え、前記残留カーフ領域は、前記残留カーフ領域内に存在する前記複数の光ファイバアライメント構造の端部を側方から包むカーフ領域の連続部分を含み、
前記個片化形態の前記電気光学ダイは、前記再配線層にフリップチップ接続されている、方法。

【請求項16】

電気光学チップパッケージであって、
再配線層と、
前記再配線層にフリップチップ接続されている電気光学ダイと、前記電気光学ダイの一部は、前記再配線層の開口部の上で側方に伸び、前記再配線層の前記開口部は、前記電気光学チップパッケージの外側縁部の一部に沿って形成され、前記電気光学ダイの前記一部は、前記電気光学チップパッケージの前記外側縁部の前記一部に対応する前記電気光学ダイの縁部まで伸びている複数の光ファイバアライメント構造を含み、
前記再配線層の上および部分的に前記電気光学ダイの周囲に配置されているモールドコンパウンド材料と、を備え、前記モールドコンパウンド材料は、前記複数の光ファイバアライメント構造内に配置されず、前記モールドコンパウンド材料は、前記再配線層の前記開口部内に配置されていない、電気光学チップパッケージ。

【請求項17】

請求項１６に記載の電気光学チップパッケージであって、前記再配線層は、誘電材料層を介在させることによって互いから分離された１または複数の導電ルーティング層を含み、前記１または複数の導電ルーティング層は、前記電気光学ダイの入力／出力パッドの電気接続を前記電気光学ダイよりも大きい領域内のそれぞれの位置に分配する導電トレースを備える、電気光学チップパッケージ。

【請求項18】

請求項１６に記載の電気光学チップパッケージであって、前記再配線層の前記開口部は、前記再配線層の厚さ全体を通して伸びている、電気光学チップパッケージ。

【請求項19】

請求項１６に記載の電気光学チップパッケージであって、前記再配線層の前記開口部は、前記電気光学ダイ内に形成されている前記複数の光ファイバアライメント構造の少なくとも３つの隣接する側面を側方から包むような形状およびサイズを有する、電気光学チップパッケージ。

【請求項20】

請求項１６に記載の電気光学チップパッケージであって、前記複数の光ファイバアライメント構造は、並列配列で配置されると共に、前記電気光学チップパッケージの前記外側縁部の前記一部に対応する前記電気光学ダイの前記縁部と直交する第１方向へ互いに平行に伸びるよう方向付けられている複数のｖ字溝として形成されている、電気光学チップパッケージ。

【請求項21】

請求項２０に記載の電気光学チップパッケージであって、前記複数のｖ字溝は、前記複数のｖ字溝の各隣接ペアの間で前記第１方向と直交する第２方向で測定した実質的に等しい中心間隔に従って配置されている、電気光学チップパッケージ。

【請求項22】

請求項２１に記載の電気光学チップパッケージであって、前記第２方向で測定した前記再配線層の前記開口部のサイズは、前記第２方向で測定した前記複数のｖ字溝の合計サイズよりも大きい、電気光学チップパッケージ。

【請求項23】

請求項１６に記載の電気光学チップパッケージであって、前記モールドコンパウンド材料は、前記電気光学ダイの上面を露出させるために平坦化されている、電気光学チップパッケージ。

【請求項24】

請求項１６に記載の電気光学チップパッケージであって、さらに、
前記電気光学ダイと前記再配線層との間に配置されているアンダーフィル材料を備える、電気光学チップパッケージ。

【請求項25】

請求項１６に記載の電気光学チップパッケージであって、さらに、
前記再配線層にフリップチップ接続されている集積回路ダイを備え、
前記モールドコンパウンド材料は、前記集積回路ダイの周囲にも配置されている、電気光学チップパッケージ。

【発明の詳細な説明】

【背景技術】

【0001】

半導体デバイス製造において、集積回路パッケージングは、製造の後期の段階であり、その段階では、１または複数の集積回路ダイが、１または複数の集積回路ダイと１または複数の外部デバイスとの接続を可能にするための電気コンタクトを支持する支持パッケージに取り付けられる。エレクトロニクス産業は、特に、ワイヤボンディング、有機基板およびセラミック基板の両方へのフリップチップ、シリコンインターポーザおよびガラスインターポーザへのフリップチップ、パッケージ・オン・パッケージ、および、ウエハ／パネルレベル・ファンアウトおよびファンインなど、多数のパッケージスタイルを開発してきた。エレクトロニクス産業におけるパッケージスタイルの多様性は、様々なコストおよび性能の要件をサポートするよう意図されている。例えば、低電力用途（例えば、携帯デバイス用途）では、しばしば、ウエハレベル・ファンアウト技術が用いられる。２．５Ｄシリコンインポーザが、ハイパフォーマンスコンピューティング（ＨＰＣ）用途で用いられる。「２．５Ｄ」という用語は、複数のダイが同じパッケージ内に含まれるパッケージング技術を指す。「２．１Ｄ」という用語は、２．５Ｄアプローチなどにおいてシリコンインターポーザを用いる代わりに、基板のチップ側に形成されている高密度配線層がインターポーザとして機能するパッケージング技術を指す。２．１Ｄパッケージング技術は、２．５Ｄパッケージング技術よりも潜在的に低コストである。しかしながら、２．１Ｄおよび２．５Ｄパッケージング技術の両方には、特に、光データ通信システムで利用するシリコンフォトニックパッケージング実装において、技術的課題がある。本発明は、この文脈で生まれたものである。

【発明の概要】

【0002】

一実施形態例において、電気光学ダイをパッケージングするための方法が開示されている。その方法は、再配線層をキャリアウエハ上に形成させることを備える。方法はさらに、再配線層の領域内に空洞を形成することを備える。方法はさらに、電気光学ダイ内に形成されている複数の光ファイバアライメント構造が再配線層内の空洞の上に配置されると共に空洞へ露出されるように、電気光学ダイを再配線層にフリップチップ接続することを備える。方法はさらに、再配線層の上および電気光学ダイの周囲にモールドコンパウンド材料を配置することを備える。モールドコンパウンド材料が複数の光ファイバアライメント構造および空洞の中に入るのを防ぐために、電気光学ダイの残留カーフ領域は再配線層と接している。方法はさらに、再配線層からキャリアウエハを除去することを備える。方法はさらに、電気光学ダイを含む電気光学チップパッケージを得るために、再配線層およびモールドコンパウンド材料を切断することを備える。切断は電気光学ダイから残留カーフ領域を除去して、電気光学チップパッケージの縁部で複数の光ファイバアライメント構造および空洞を露出させるために実行される。

【0003】

一実施形態例において、電気光学チップパッケージが開示されている。電気光学チップパッケージは、再配線層と、再配線層にフリップチップ接続されている電気光学ダイと、を備える。電気光学ダイの一部が、再配線層の開口部の上で側方に伸びている。再配線層の開口部は、電気光学チップパッケージの外側縁部の一部に沿って形成されている。電気光学ダイの一部は、電気光学チップパッケージの外側縁部の一部に対応する電気光学ダイの縁部まで伸びている複数の光ファイバアライメント構造を備える。電気光学チップパッケージは、さらに、再配線層の上および部分的に電気光学ダイの周囲に配置されているモールドコンパウンド材料を備える。モールドコンパウンド材料は、複数の光ファイバアライメント構造内には配置されていない。モールドコンパウンド材料は、再配線層の開口部内にも配置されていない。

【0004】

本発明のその他の態様および利点については、本発明を例示した添付図面を参照しつつ行う以下の詳細な説明から明らかになる。

【図面の簡単な説明】

【0005】

【図1A】いくつかの実施形態に従って、複数の電気光学ダイを含むウエハを示す上面図。

【0006】

【図1B】いくつかの実施形態に従って、図１Ａのウエハを示す等角上面図。

【0007】

【図1C】いくつかの実施形態に従って、図１Ａのウエハを示す斜視底面図。

【0008】

【図1D】いくつかの実施形態に従って、矢視線Ａ－Ａに対応して図１Ａのウエハを示す垂直断面図。

【0009】

【図1E】いくつかの実施形態に従って、ウエハのカーフ領域に沿って伸びるカッティングパスを備えている図１Ａのウエハを示す上面図。

【0010】

【図2A】いくつかの実施形態に従って、図１Ｅのウエハから個片化されたダイを示す上面図。

【0011】

【図2B】いくつかの実施形態に従って、図２Ａの個片化ダイを示す等角上面図。

【0012】

【図2C】いくつかの実施形態に従って、矢視線Ａ－Ａに対応して図２Ａの個片化ダイを示す垂直断面図。

【0013】

【図3A】いくつかの実施形態に従って、キャリアウエハを示す等角上面図。

【0014】

【図3B】いくつかの実施形態に従って、キャリアウエハ上に加工されたＷＬＦＯアセンブリを示す等角上面図。

【0015】

【図3C】いくつかの実施形態に従って、ＷＬＦＯアセンブリを示す上面図。

【0016】

【図3D-1】いくつかの実施形態に従って、キャリアウエハ上に配置された剥離層を備えるキャリアウエハを示す図。

【0017】

【図3D-2】いくつかの実施形態に従って、剥離層上に配置されたシード層を示す図。

【0018】

【図3D-3】いくつかの実施形態に従って、パターニング済みフォトレジスト材料の層内に形成されている開口部に導電材料が蒸着されたパターニング済みフォトレジスト材料の層を示す図。

【0019】

【図3D-4】いくつかの実施形態に従って、パターニング済みフォトレジスト材料の層の除去およびシード層のエッチング後の図３Ｄ－３の構成を示す図。

【0020】

【図3D-5】いくつかの実施形態に従って、誘電材料の層の蒸着後の図３Ｄ－４の構成を示す図。

【0021】

【図3D-6】いくつかの実施形態に従って、ＲＤＬ構造内で誘電材料層を介在させることによって互いに分離された複数の導電ルーティング層の積層例を示す図。

【0022】

【図3E】いくつかの実施形態に従って、ＲＤＬ構造を通してエッチングされた空洞（穴）を備えているキャリアウエハ上のＲＤＬ構造を示す上面図。

【0023】

【図3F】いくつかの実施形態に従って、ＲＤＬ構造を通してエッチングされた空洞（穴）を備えているキャリアウエハ上のＲＤＬ構造を示す等角上面図。

【0024】

【図3G】いくつかの実施形態に従って、ＲＤＬ構造の各々の上面の上に露出されている導電コンタクトパッドを備えている図３Ｆの等角上面図。

【0025】

【図3H】いくつかの実施形態に従って、ＲＤＬ構造にフリップチップ接続されたダイを備えている図３Ｇの等角上面図。

【0026】

【図3I】いくつかの実施形態に従って、図３Ｈのダイ対ＲＤＬ構造の接続の１つを示す拡大図。

【0027】

【図3J】いくつかの実施形態に従って、ＲＤＬ構造の各々へのさらなるダイのフリップチップ接続を提供するためにＲＤＬ構造の各々の上面に露出されている導電コンタクトパッドを備えている図３Ｈの等角上面図。

【0028】

【図3K】いくつかの実施形態に従って、上に配置されたモールドコンパウンド材料を備えている図３Ｊの等角上面図。

【0029】

【図3L】いくつかの実施形態に従って、矢視線Ａ－Ａに対応して、図３Ｋの構成を示す垂直断面図。

【0030】

【図3M】いくつかの実施形態に従って、矢視線Ｂ－Ｂに対応して、図３Ｋの構成を示す等角垂直断面図。

【0031】

【図3N】いくつかの実施形態に従って、ダイおよびさらなるダイ３２１（存在する場合）を露出させるために薄化／平坦化されたモールドコンパウンド材料を備えている図３Ｋの等角上面図。

【0032】

【図3O】いくつかの実施形態に従って、矢視線Ａ－Ａに対応して図３Ｎの構成を示す垂直断面図。

【0033】

【図3P】いくつかの実施形態に従って、矢視線Ｂ－Ｂに対応して図３Ｎの構成を示す等角垂直断面図。

【0034】

【図3Q】いくつかの実施形態に従って、キャリアウエハが再構築ウエハから除去された状態の図３Ｎの等角上面図。

【0035】

【図3R】いくつかの実施形態に従って、矢視線Ａ－Ａに対応して図３Ｑの構成を示す垂直断面図。

【0036】

【図3S】いくつかの実施形態に従って、矢視線Ｂ－Ｂに対応して図３Ｑの構成を示す等角垂直断面図。

【0037】

【図3T】いくつかの実施形態に従って、再構築ウエハがＲＤＬ構造の各々に対応するＳＤＰおよび／またはＭＣＰを個別形態で取得するために切断される場所にカッティングラインが示されている再構築ウエハの底面図。

【0038】

【図4A】いくつかの実施形態に従って、再構築ウエハから得られたＭＣＰを示す等角上面図。

【0039】

【図4B】いくつかの実施形態に従って、不透明な形態で図４ＡのＭＣＰを示す等角上面図。

【0040】

【図4C】いくつかの実施形態に従って、ＭＣＰを示す底面図である。

【0041】

【図4D】いくつかの実施形態に従って、ＭＣＰの縁部に向かって見た場合のＭＣＰを示す斜視底面図。

【0042】

【図5A】いくつかの実施形態に従って、光ファイバがそれぞれ空洞内の光ファイバアライメント構造内に配置された状態のＭＣＰを示す等角上面図。

【0043】

【図5B】いくつかの実施形態に従って、光ファイバがダイに取り付けられたＭＣＰを示す底面図。

【0044】

【図5C】いくつかの実施形態に従って、光ファイバがダイに取り付けられたＭＣＰを示す斜視底面図。

【0045】

【図6】いくつかの実施形態に従って、電気光学ダイをパッケージングするための方法を示すフローチャート。

【発明を実施するための形態】

【0046】

以下では、本発明を理解できるように、多くの具体的な詳細事項について説明する。ただし、当業者にとって明らかなように、本発明は、これらの具体的な詳細事項の一部または全部がなくとも実施可能である。また、本発明が不必要に不明瞭となることを避けるため、周知の処理動作の詳細な説明は省略している。

【0047】

ウエハレベル・ファンアウト（ＷＬＦＯ）は、ダイパッケージアセンブリ処理であり、再配線層（ＲＤＬ）技術とも呼ばれる。ＷＬＦＯのための２つのアプローチ、すなわち、チップファーストアプローチおよびチップラストアプローチがある。チップファーストアプローチでは、複数の個片化ダイ／チップを備えている再構築ウエハが生成される。各個片化ダイ／チップは、半導体ウエハの一部としてすでに加工され、ダイシング、カッティング、ブレーキング、エッチング、および／または、別の半導体ウエハ個片化技術によって半導体ウエハから個片化すなわち分離された半導体ダイ／チップに対応することを理解されたい。再構築ウエハにおいて、複数の個片化ダイ／チップは、接着剤（エポキシまたはその他の同様の接着剤など）で共に結合されている。いくつかの実施形態において、接着剤は、モールドコンパウンド材料と呼ばれる。再構築ウエハが、モールドコンパウンド材料を用いて複数の個片化ダイ／チップを接着することによって形成された後、ＲＤＬ構造が、複数のダイ／チップ上およびモールドコンパウンド材料上に加工される。ＲＤＬ構造は、誘電体材料を介在させることによって隔てられた導電構造の配列を含む。ＲＤＬ構造内の導電構造の配列は、少なくとも部分的には、別の電気デバイスに対する所与のダイ／チップの電気接続を可能にするために、所与のダイ／チップの外部に露出した電気端子を所与のダイ／チップの領域よりも広い領域に分配されている対応する電気端子へ電気的にルーティングするよう機能する。また、いくつかの実施形態において、ＲＤＬ構造は、ＲＤＬ構造に接続されている複数のダイ／チップの間にＲＤＬ構造を通して電気通信を提供するいくつかの電気接続を備える。いくつかの実施形態において、再構築ウエハ内の所与のダイ／チップ上のＲＤＬ構造内に加工された導体および誘電体層のパターンが、所与のダイ／チップを含むシングルダイパッケージ（ＳＤＰ）を規定する。いくつかの実施形態において、再構築ウエハ内の所与の複数のダイ／チップ上のＲＤＬ構造内に加工された導体および誘電体層のパターンが、所与の複数のダイ／チップを含むマルチチップパッケージ（ＭＣＰ）を規定する。ＳＤＰおよび／またはＭＣＰが形成された後、再構築ウエハは、個別形態の完成ＳＤＰおよび／またはＭＣＰを得るために切断される。

【0048】

チップラストアプローチ（ＲＤＬファーストアプローチとも呼ばれる）では、ＲＤＬ基板が、最初に、ＲＤＬ構造を含むように加工される。様々な実施形態において、ＲＤＬ構造は、半導体ウエハまたはパネルまたは別の平面タイプの基板として加工される。ＲＤＬ構造が加工された後、複数の個片化ダイ／チップは、複数のダイ／チップの各々の電気端子がＲＤＬ基板内の適切な導電体に電気接続され、複数のダイ／チップがＲＤＬ基板に物理的に取り付けられるように、ＲＤＬ基板にフリップチップ接続される。ダイ／チップがＲＤＬ基板にフリップチップ接続された後、ダイ／チップおよびＲＤＬ基板は、モールドコンパウンド材料で被覆され、モールドコンパウンド材料は、ＲＤＬ基板から得られるパッケージアセンブリ（ＳＤＰおよび／またはＭＣＰ）を強化、保護、および、具現化するよう機能する。次いで、ダイ／チップをフリップチップ接続され、モールドコンパウンド材料を上に配置されたＲＤＬ基板は、個別形態の完成ＳＤＰおよび／またはＭＣＰを得るために切断される。ＷＬＦＯのための従来のチップファーストアプローチおよびチップラストアプローチは、光ファイバが取り付けられ／接続される半導体ダイ／チップのパッケージングに適合していない。様々な実施形態が、ＷＬＦＯタイプのダイパッケージアセンブリ技術または同様のタイプのダイパッケージアセンブリ技術の範囲内で１または複数のダイ／チップへのエッジ結合型光ファイバの統合を可能にするために、本明細書で開示されている。

【0049】

光データ通信のためのシリコンフォトニクス産業で用いられる様々なシリコンフォトニクスデバイスにおいては、光（連続波（ＣＷ）光および／または変調光）が、１または複数の光ファイバから半導体ダイ／チップへ伝送され、ならびに／もしくは、半導体ダイ／チップから１または複数の光ファイバへ伝送されうるように、１または複数の光ファイバが半導体ダイ／チップに接続されている。記載の簡単のために、本明細書で用いられている半導体ダイという用語は、半導体ダイおよび半導体チップの両方を指す。また、様々な実施形態において、本明細書で言及されている半導体ダイは、電気デバイス、光学デバイス、電気光学デバイス、および／または、熱光学デバイス、ならびに、対応する電気回路および光学回路を含む。本明細書で言及されている半導体ダイは、半導体ダイへの光の伝送および／または半導体ダイからの光の伝送を提供するために１または複数の光ファイバが接続されている任意のフォトニック搭載ダイに対応する。半導体ダイへの光ファイバの結合は、ファイバ対チップ結合と呼ばれる。いくつかの実施形態において、半導体ダイは、半導体ダイへの光ファイバの取り付けを容易にするよう構成されている一体的な光ファイバアライメント構造（特に、ｖ字溝および／またはチャネルなど）を備える。いくつかの半導体ダイパッケージング実施形態において、インパッケージ光相互接続は、２．５Ｄまたは２．１Ｄのインターポーザタイプのパッケージング技術に依存する。また、いくつかの半導体ダイパッケージング実施形態において、３Ｄパッケージングアプローチ（例えば、ダイスタッキング）またはワイヤボンディングアプローチのいずれかが利用される。

【0050】

本明細書で用いられている「光」という用語は、光データ通信システムによって利用可能な電磁スペクトルの部分の範囲内の電磁放射を指す。本明細書で用いられている「波長」という用語は、電磁放射の波長を指す。いくつかの実施形態において、電磁スペクトルのその部分は、約１１００ナノメートル～約１５６５ナノメートルの範囲内の波長を有する光を含む（電磁スペクトルのＯバンドからＣバンドまでを境界も含めて網羅する）。ただし、光が、光の変調／復調を通してデジタルデータの符号化、伝送、および、復号のために光データ通信システムによって利用可能である限りは、本明細書で言及される電磁スペクトルのその部分は、１１００ナノメートルより小さくまたは１５６５ナノメートルより大きい波長を有する光を含んでもよいことを理解されたい。いくつかの実施形態において、光データ通信システムで用いられる光は、電磁スペクトルの近赤外部分の波長を有する。

【0051】

図１Ａは、いくつかの実施形態に従って、複数の電気光学ダイ１０１を含むウエハ１００を示す上面図である。図１Ｂは、いくつかの実施形態に従って、ウエハ１００を示す等角上面図である。各ダイ１０１は、電子集積回路および光学（フォトニック）デバイスを含む。ウエハ１００は、上面１０３および底面１０５を有する。ウエハ１００の上面１０３は、ウエハ１００において、ダイ１０１を加工する目的で様々な材料を蒸着、除去、改質、および、成形するために半導体加工処理が実行される側に対応することを理解されたい。ウエハ１００の底面１０５は、ベース基板１０７（例えば、シリコン基板）の底部側に対応し、ダイ１０１はベース基板１０７の上部に加工されることを理解されたい。ベース基板１０７は、底面１０５からウエハ１００内に伸びている。ウエハは、さらに、上面１０３からウエハ１００内に伸びるフロント領域１０９を備える。図１Ｃは、いくつかの実施形態に従って、ウエハ１００の斜視底面図を示しており、ベース基板１０７およびフロント領域１０９は、ダイ１０１が見えるように透明に示されている。図１Ｄは、いくつかの実施形態に従って、図１Ａで特定されている矢視線Ａ－Ａに対応してウエハ１００を示す垂直断面図である。フロント領域１０９は、層間誘電体（二酸化シリコン、窒化シリコン、および／または、二酸化シリコンの置換体（ＳｉＣＯＨなど）など）、電気的相互接続（例えば、バックエンドオブラインのアルミニウム、タングステン、および／または、銅のワイヤ）、ならびに、半導体デバイスおよびトランジスタ（例えば、シリコン・オン・インシュレータ（ＳＯＩ）ウエハのためのシリコン体＋埋め込み酸化膜（ＢＯＸ）、および／または、バルク相補型金属酸化膜半導体（ＣＭＯＳ）からバルクＣＭＯＳウエハのためのシャロートレンチアイソレーション（ＳＴＩ）に至るまで）を備えるように形成されているダイ１０１を含む。いくつかの実施形態において、ウエハ１００は、ＳＯＩウエハであり、フロント領域１０９の下側部分が、埋め込み酸化膜（ＢＯＸ）領域を含む。いくつかの実施形態において、ウエハ１００は、ＣＭＯＳウエハであり、フロント領域１０９の下側部分が、シャロートレンチアイソレーション（ＳＴＩ）領域を含む。いくつかの実施形態において、ウエハ１００のベース基板１０７は、シリコンで形成されている。いくつかの実施形態において、ウエハ１００は、ＳＯＩウエハであり、ベース基板１０７は、フロント領域１０９の下側部分においてＢＯＸ材料の下方に配置されたハンドルシリコンである。いくつかの実施形態において、ウエハ１００は、ＣＭＯＳウエハであり、ベース基板１０７は、フロント領域１０９の下側部分内でＳＴＩ構造の下方に配置されたシリコンである。

【0052】

様々な実施形態において、ウエハ１００は、１または複数のダイ１０１が加工される基本的に任意のタイプの半導体ウエハまたは半導体パネルである。様々な実施形態において、ウエハ１００は、特に、円板形状または長方形スラブ形状など、様々な幾何形状を有する。また、ウエハ１００上のダイ１０１の数および配列は、例として提供されていることを理解されたい。様々な実施形態において、ウエハ１００上のダイ１０１の数および配列は、図１Ａ～図１Ｄの例に示すものとは異なりうる。また、図１Ａ～図１Ｄに示す様々な構造および構成要素は、縮尺通りに描かれておらず、むしろ図解を容易にするようなサイズであることを理解されたい。また、説明のために、図１Ａ～図１Ｄに示すウエハ１００は、ウエハ１００上のダイ１０１の加工がすでに完了して、ウエハ１００から個々のダイ１０１を得る／切り離すために個片化（特に、ダイシングおよび／またはカッティングとも呼ばれる）を行う準備がウエハ１００にできている状態にある。

【0053】

いくつかの実施形態において、ダイ１０１の各々は、光学デバイスおよび／または電気光学デバイスおよび／または熱光学デバイスを含むシリコンフォトニクスダイである。いくつかの実施形態において、ダイ１０１の内の１または複数は、米国特許出願第１６／５１０，８２１号に記載されているカリフォルニア州サンタクララのＡｙａｒ Ｌａｂｓ社によって提供されるＴｅｒａＰＨＹ（商標）半導体チップである。ただし、ＴｅｒａＰＨＹ（商標）半導体チップとしてダイ１０１の各々を実装することは、例として提供されていることを理解されたい。様々な実施形態において、ダイ１０１の各々は、ＴｅｒａＰＨＹ（商標）半導体チップであっても別のタイプのフォトニクスチップであっても、基本的に任意のタイプのフォトニクスクチップである。ダイ１０１の各々は、フロント側（または回路側）およびバック側（または基板側）を有する。ダイ１０１は、集積回路ダイとも呼ばれる。いくつかの実施形態において、ダイ１０１は、シリコンで製造されており、トランジスタ（例えば、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、ＢＪＴ、ＮＰＮ、ＰＮＰ、など）、光導波路、および、フォトニック構成要素（例えば、特に、光カプラ、光変調器、光スプリッタ、光検出器）を備える。いくつかの実施形態において、ダイ１０１のフロント側は、チップシールが１または複数の迂回金属線および隣接金属線として形成されているシール領域を有する。いくつかの実施形態において、チップシールは、バックエンドオブライン（ＢＥＯＬ）金属から形成される。また、いくつかの実施形態において、ダイ１０１は、複数のチップシールを含む。

【0054】

光が、ダイ１０１内に形成されている様々な光導波路を通って伝搬するように閉じ込められうることを理解されたい。いくつかの実施形態において、光は偏光される。いくつかの実施形態において、光は偏光されない。いくつかの実施形態において、光は、連続波光（レーザによって生成された光など）である。いくつかの実施形態において、光は、デジタルデータを搬送する変調光である。いくつかの実施形態において、光は、特定の波長を有しており、ここで、特定の波長とは、基本的に１つの波長、または、単一の波長であるかのように光データ通信システムによって識別および処理されうる狭帯域の波長、のいずれかを意味する。

【0055】

様々な実施形態において、ダイ１０１の各々は、１または複数の光ファイバが、光ファイバからダイ１０１内の対応する光導波路への、および／または、その逆への光の伝送を提供するために、ダイ１０１のパッケージングおよび／または設置時に光学的に結合されるよう意図されている、集積回路チップ／ダイ、および／または、基本的に任意のその他の電子ダイ／チップ、および／または、フォトニックチップ／ダイ、および／または、電気光学ダイ、および／または、任意のその他のフォトニック搭載チップ／ダイである。様々な実施形態において、ダイ１０１の各々は、半導体チップ／ダイのタイプの中でも特に、ｔｈｉｎ－ＢＯＸ ＳＯＩチップ／ダイ、ｔｈｉｃｋ－ＢＯＸ ＳＯＩチップ／ダイ、および／または、バルクＣＭＯＳチップ／ダイである。本明細書で用いられているチップおよびダイという用語は交換可能であることを理解されたい。また、様々な実施形態において、ダイ１０１は、電気デバイス、光学デバイス、電気光学デバイス、および／または、熱光学デバイス、ならびに、対応する電気回路および光学回路を含む。

【0056】

いくつかの実施形態において、ウエハ１００上にダイ１０１を加工するためにフォトリソグラフィ処理で用いられるレチクルフィールド１０４が、ダイ１０１の内の１または複数を含むように規定される。いくつかの実施形態において、レチクルフィールド１０４は、ウエハ１００上の複数のダイ１０１に及んでいる。例えば、いくつかの実施形態において、レチクルフィールド１０４は、ウエハ１００上のダイ１０１の３×３アレイに及んでおり、その結果、レチクルフィールドは、同時に９個のダイ１０１をフォトリソグラフィでパターニングする。いくつかの実施形態において、レチクルフィールドは、９個よりも多いまたは少ないダイ１０１に及ぶように規定される。レチクルフィールドは、ウエハ１００にわたってダイ１０１の加工を提供するために、ウエハ１００上の異なる位置に配置／離間されている。

【0057】

いくつかの実施形態において、ダイ１０１の各々は、光ファイバアレイおよび／またはフォトニクス光導波路への光接続のために構成されている。例えば、いくつかの実施形態において、ダイ１０１内のシリコンフォトニクス導波路は、ウエハ１００のフロント領域１０９の下側部分の上方に（例えば、ＳＯＩウエハとして形成されているウエハ１００のフロント領域１０９の下側部分内のＢＯＸ領域の上方に）存在するウエハ１００の本体シリコン内に形成されている。ダイ１０１内のシリコンフォトニクス導波路の一部は、対応する光ファイバをシリコンフォトニクス導波路と光結合することを可能にするために、ダイ１０１の外面で外に出されている（露出されている）。図１Ａ～図１Ｄの実施形態例において、ダイ１０１への光ファイバの接続を容易にすると共に、ダイ１０１内の対応する光導波路（または光回折格子カプラ、または、その他の同様のデバイス）への各光ファイバのコアの適切なアライメントを容易にするために、各ダイ１０１は、ダイ１０１の上面内に形成されている１セットの光ファイバアライメント構造を備える。ダイ１０１の上面（フロント側の面）は、ウエハ１００の上面１０３に対応する。いくつかの実施形態において、所与のダイ１０１の光ファイバアライメント構造１０２のセットは、ダイ１０１の上面内に形成されている複数のｖ字溝構造を含む。いくつかの実施形態において、光ファイバアライメント構造１０２のセットは、ダイ１０１の上面内に形成されている複数のチャネル（長方形チャネルおよび／または多角形チャネルなど）を含む。

【0058】

ダイ１０１は、カーフ領域１０６（特に、スクライブライン領域および／またはダイシングチャネルおよび／またはスクライブストリートおよび／またはストリートとも呼ばれる）によってウエハ１００内で互いから区切られている。カーフ領域１０６は、通常は、ウエハがカーフ領域１０６に沿って切断される時にカーフ領域１０６に対応するウエハの部分が実質的に取り除かれるように形成される。しかしながら、本明細書で開示されている実施形態においては、カーフ領域１０６のいくつかは、ウエハ１００がカーフ領域１０６に沿って切断された後にカーフ領域１０６のいくつかの部分がダイ１０１に付いたまま残るように拡大されている。ダイ１０１に付いたまま残るカーフ領域１０６の部分を、残留カーフ領域と呼ぶ。所与のダイ１０１内に形成されている光ファイバアライメント構造１０２の各セットは、所与のダイ１０１の側面（外周縁部／外側縁部）に隣接して配置された残留カーフ領域の一部に伸びるようなサイズおよび配置を有しており、ここで、所与のダイ１０１の側面に隣接して配置された残留カーフ領域の部分は、ウエハ１００がカーフ領域１０６に沿って切断された時に所与のダイ１０１に付いたまま残ることを理解されたい。

【0059】

図１Ｅは、いくつかの実施形態に従って、ウエハ１００のカーフ領域１０６に沿って伸びるカッティングパス１１１を備えている図１Ａのウエハ１００を示す上面図である。図１Ｅは、ベース基板１０７がウエハ１００にわたって分離／切断されていないインタクトな（完全なままの）状態のウエハ１００を表す。記載の簡単のために、インタクトな状態のウエハ１００は、インタクトウエハと呼ぶこととする。ダイ１０１の加工が完了した後、ウエハ１００は、ダイ個片化と呼ばれる処理で物理的に離れた構造として個々のダイ１０１を得るために、カッティングパス１１１に沿ってダイシングされる。様々な実施形態において、カッティングパス１１１に沿ったウエハ１００のダイシングは、特に、機械的カッティング、プラズマカッティング、エッチング、プラズマエッチング、レーザカッティング、ステルスダイシング、レーザアブレーション、深掘り反応性イオンエッチング、スクライブ・アンド・ブレイク処理など、様々な方法でなされる。現代のウエハ１００ダイシング処理は、カッティングパス１１１に沿ってウエハ１００になされる切断のサイズおよび位置に関してマイクロメートルレベルの公差を満たすことができる。したがって、いくつかの実施形態において、少なくともマイクロメートルレベルの精度が、ダイ個片化処理でウエハ１００から切り離される個々のダイ１０１のサイズおよび形状に関して達成可能である。

【0060】

また、図１Ｅは、いくつかの実施形態において、ウエハ１００の径方向外周におよびその周りに配置された複数の部分的に形成されているダイ１０１’も存在することを示している。所与のダイ１０１の下方のベース基板１０７の部分は、ウエハ１００が個別形態のダイ１０１を切り離すためにカッティングパス１１１に沿ってダイシングされた時に、所与のダイ１０１に属することを理解されたい。また、所与の部分的に形成されているダイ１０１’の下方のベース基板１０７の部分は、ウエハ１００が個別形態のダイ１０１を切り離すためにカッティングパス１１１に沿ってダイシングされた時に、所与の部分的に形成されているダイ１０１’に属する。

【0061】

図２Ａは、いくつかの実施形態に従って、個片化されたダイ１０１を示す上面図である。図２Ａの個片化ダイ１０１は、ウエハ１００がカッティングパス１１１に沿って切断された時に図１Ｅのウエハ１００から切り出されたダイ１０１の１つに対応する。図２Ｂは、いくつかの実施形態に従って、個片化ダイ１０１を示す等角上面図である。図２Ｃは、いくつかの実施形態に従って、図２Ａで特定されている矢視線Ａ－Ａに対応して個片化ダイ１０１を示す垂直断面図である。図２Ａ～図２Ｃに示す様々な構造および構成要素は、縮尺通りに描かれておらず、むしろ図解を容易にするようなサイズであることを理解されたい。ダイ１０１は、パッケージング構造（ＲＤＬ構造など）へのダイ１０１のフリップチップ接続を可能にするよう構成されている露出した導電コンタクトパッド２０７を備える。カッティングパス１１１は、残留カーフ領域２０３が、個片化形態のダイ１０１の上に存在するように、ウエハ１００上に配列されていることを理解されたい。残留カーフ領域２０３は、ダイ１０１の縁部に隣接して配置されている。図２Ａ～図２Ｃは、光ファイバアライメント構造１０２のセット（例として、光ファイバアライメント構造１０２Ａ～１０２Ｆ）を示している。様々な実施形態において、光ファイバアライメント構造１０２のセットは、基本的に、任意の数および構成の光ファイバアライメント構造を含んでよいことを理解されたい。したがって、本明細書に記載されている光ファイバアライメント構造１０２Ａ～１０２Ｆの数および構成は、一例として提供されており、様々な実施形態において、任意のその他の数および／または構成の光ファイバアライメント構造に置き換えられもよいことを理解されたい。

【0062】

光ファイバアライメント構造１０２のセット内の光ファイバアライメント構造１０２Ａ～１０２Ｆの各々は、残留カーフ領域２０３内に伸びるよう形成されている。ウエハ１００は、残留カーフ領域２０３の一部が光ファイバアライメント構造１０２Ａ～１０２Ｆの各々の外端とダイ１０１の隣接する外縁部との間に存在するように切断／ダイシングされる。例えば、ダイシングブレードは、光ファイバアライメント構造１０２Ａ～１０２Ｆとの接触を避けつつ、カッティングライン１１１に沿ってウエハ１００を切断するように適用される。このように、残留カーフ領域２０３は、残留カーフ領域２０３内に存在する光ファイバアライメント構造１０２Ａ～１０２Ｆの端部を側方から境界し／包む隣接外側部分を備える。後に詳述するように、残留カーフ領域２０３の隣接外側部分は、ダイ１０１の後のパッケージング中に、モールドコンパウンド材料が光ファイバアライメント構造１０２Ａ～１０２Ｆに入ることを防止するダム領域として機能する。いくつかの実施形態において、残留カーフ領域２０３は、図２Ａに示すように、ｘ方向に測定すると、ゼロより長く約２１０マイクロメートル以下のサイズ２０４を有する。いくつかの実施形態において、ｘ方向に測定した残留カーフ領域２０３のサイズ２０４は、約２１０マイクロメートルよりも長い。例えば、いくつかの実施形態において、残留カーフ領域２０３のサイズ２０４は、非ゼロから、約３００マイクロメートルまで、または、約４００マイクロメートルまで、または、約５００マイクロメートルまで、の範囲内にある。いくつかの実施形態において、残留カーフ領域２０３のサイズ２０４は、約３００マイクロメートルから約５００マイクロメートルまでの範囲内にある。また、いくつかの実施形態において、残留カーフ領域２０３のサイズ２０４は、約５００マイクロメートルより長い。本明細書で用いられている「約」という用語は、所与の値の－１０パーセントから所与の値の＋１０パーセントまでの範囲を表す。

【0063】

図２Ｃの例に示すように、いくつかの実施形態において、光ファイバアライメント構造１０２のセットは、並列配列で配置されると共に、残留カーフ領域２０３が沿っている電気光学ダイ１０１の縁部と直交する第１方向（図２Ａに示すｘ方向）へ互いに平行に伸びるよう方向付けられている複数のｖ字溝（例えば、１０２Ａ～１０２Ｆ）を含む。いくつかの実施形態において、複数のｖ字溝（例えば、１０２Ａ～１０２Ｆ）は、複数のｖ字溝の各隣接ペアの間で第２方向（図２Ａに示すｙ方向）で測定した実質的に等しい中心間隔２１１（ピッチ）に従って配置されている。いくつかの実施形態において、ｖ字溝（例えば、１０２Ａ～１０２Ｆ）は、非ゼロの距離２０６だけ残留カーフ領域２０３内へｘ方向に伸びており、したがって、ｖ字溝（１０２Ａ～１０２Ｆ）の各々の少なくとも或る程度の部分（或る程度の端部）が、残留カーフ領域２０３内へ伸びている。いくつかの実施形態において、距離２０６は、約１５０マイクロメートルから約２５０マイクロメートルまでの範囲内にある。いくつかの実施形態において、距離２０６は、約１９５マイクロメートルである。また、いくつかの実施形態において、残留カーフ領域２０３のサイズ２０４と、残留カーフ領域２０３内へｖ字溝（例えば、１０２Ａ～１０２Ｆ）が伸びる距離２０６は、モールドコンパウンド材料３２３が図３Ｋに関して後述するように電気光学ダイ１０１の上に配置される時など、後続の加工処理中に外圧が電気光学ダイ１０１に印加された時に、残留カーフ領域２０３が、ゼロより大きく、残留カーフ領域２０３の破壊を防ぐのに十分に大きいダム厚さサイズ２０８を提供するように、集合的に制御される。いくつかの実施形態において、ダム厚さサイズ２０８は、約１５０マイクロメートルから約３５０マイクロメートルまでの範囲内にある。いくつかの実施形態において、ダム厚さサイズ２０８は、電気光学ダイ１０１の外側とｖ字溝（例えば、１０２Ａ～１０２Ｆ）内のオープンスペースとの間の圧力差に起因する力など、外からの機械力にさらされた時に、ダム厚さサイズ２０８が残留カーフ領域２０３の破壊を防ぐのに十分大きいままであることを保証しつつ、可能な限り小さくされる。

【0064】

光ファイバアライメント構造１０２Ａ～１０２Ｆ（例えば、ｖ字溝）の各々は、光ファイバのコアがダイ１０１内でそれぞれ対応する光導波路２０９Ａ～２０９Ｆ（または光回折格子カプラ）と光学的に整列されて結合されるように、対応する光ファイバを受け入れるように形成されている。より具体的には、光ファイバアライメント構造１０２Ａ～１０２Ｆは、光ファイバが光ファイバアライメント構造１０２Ａ～１０２Ｆと適切に位置決めされた時に、光ファイバのコアがそれぞれダイ１０１内の面内（エッジ）ファイバ対チップ光カプラへ光学的にエッジ結合されるように、ダイ１０１への光ファイバの位置決め、アライメント、および、接続を行うのを容易にするために形成されている。このように、光が、光ファイバからダイ１０１の面内（エッジ）ファイバ対チップ光カプラに、および／または、その逆に結合されうる。

【0065】

いくつかの実施形態において、ｖ字溝（例えば、１０２Ａ～１０２Ｆ）は、ダイ１０１内にエッチングされる。様々な実施形態において、ｖ字溝（例えば、１０２Ａ～１０２Ｆ）の数、隣接するｖ字溝（例えば、１０２Ａ～１０２Ｆ）の間のピッチ２１１、および／または、ｖ字溝（例えば、１０２Ａ～１０２Ｆ）の任意のその他の特性は、応用例に合わせてカスタマイズ可能である。また、記載の簡単のために、ダイ１０１の例は、ダイ１０１の片側に沿って配置されたｖ字溝（例えば、１０２Ａ～１０２Ｆ）を示している。しかしながら、いくつかの実施形態において、ｖ字溝（例えば、１０２Ａ～１０２Ｆ）は、ダイ１０１の２以上の側に沿って配置されることを理解されたい。また、ｖ字溝（例えば、１０２Ａ～１０２Ｆ）が沿っているダイ１０１の各側は、上述の残留カーフ領域２０３のような対応する残留カーフ領域を含むことを理解されたい。また、いくつかの実施形態において、ｖ字溝（例えば、１０２Ａ～１０２Ｆ）が沿っていないダイ１０１の各側は、対応する残留カーフ領域を有さなくてよい。

【0066】

本明細書で開示されているチップラストＷＬＦＯパッケージング実施形態の一部として、ＷＬＦＯアセンブリ３０３が、キャリアウエハ３０１上に加工される。図３Ａは、いくつかの実施形態に従って、キャリアウエハ３０１を示す等角上面図である。図３Ｂは、いくつかの実施形態に従って、キャリアウエハ３０１上に加工されたＷＬＦＯアセンブリ３０３を示す等角上面図である。図３Ｃは、いくつかの実施形態に従って、ＷＬＦＯアセンブリ３０３を示す上面図である。ＷＬＦＯアセンブリ３０３は、ＳＤＰおよび／またはＭＣＰ用に構成されているＲＤＬ構造３０５を備える。いくつかの実施形態において、ＲＤＬ構造３０５は、ＳＤＰおよび／またはＭＣＰに存在する金属および誘電体の相互接続構造を提供する。図３Ｄ－１から図３Ｄ－６は、いくつかの実施形態に従って、キャリアウエハ３０１上のＲＤＬ構造３０５の積層例の一部を示す一連の垂直断面図である。図３Ｄ－１は、いくつかの実施形態に従って、キャリアウエハ３０１上に配置された剥離層３０７を備えるキャリアウエハ３０１を示す。図３Ｄ－２は、いくつかの実施形態に従って、剥離層３０７上に配置されたシード層３０９を示す。図３Ｄ－３は、いくつかの実施形態に従って、パターニング済みフォトレジスト材料３１３の層内に形成されている開口部に導電材料３１１（銅またはその他の材料など）が蒸着されたパターニング済みフォトレジスト材料３１３の層を示す。図３Ｄ－４は、いくつかの実施形態に従って、パターニング済みフォトレジスト材料３１３の層の除去およびシード層３０９のエッチング後の図３Ｄ－３の構成を示す。図３Ｄ－５は、いくつかの実施形態に従って、誘電材料３１５（ポリイミドなど）の層の蒸着後の図３Ｄ－４の構成を示す。いくつかの実施形態において、図３Ｄ－２から図３Ｄ－４に示す処理は、誘電材料層を介在させることによって互いに分離された複数の導電ルーティング層を構築するために繰り返され、ここで、１または複数の導電ルーティング層は、電気光学ダイの入力／出力パッドの電気接続を電気光学ダイよりも広い領域内のそれぞれの位置に分配し、および／または、ＲＤＬ構造３０５に接続された複数のダイの間の電気接続を提供するよう構成されている導電トレースを備える。図３Ｄ－６は、いくつかの実施形態に従って、ＲＤＬ構造３０５内で誘電材料層３１５Ａを介在させることによって互いに分離された複数の導電ルーティング層３１１Ａの積層例を示す。導電ルーティング層３１１Ａは、ＲＤＬ構造３０５の上面に露出されている対応する導電コンタクトパッド３１７に電気接続されている。いくつかの実施形態において、ＲＤＬ構造３０５内の誘電材料層３１５Ａは、ポリイミドおよび／またはその他のポリマ材料を含む。いくつかの実施形態において、ＲＤＬ構造３０５内の導電ルーティング層３１１Ａは、銅（デュアルダマシン加工処理で蒸着されたものなど）で形成されている。ただし、他の実施形態おいて、ＲＤＬ構造３０５内の導電ルーティング層３１１Ａは、半導体チップパッケージング技術で用いられる基本的に任意の金属または合金で形成されてもよい。いくつかの実施形態において、ＲＤＬ構造３０５は、約１２マイクロメートルのスタック厚さを有する。ただし、他の実施形態において、ＲＤＬ構造３０５のスタック厚さは、約１２マイクロメートルより小さくまたは大きい。

【0067】

図３Ｄ－１～図３Ｄ－６に示す一連の処理は、例として提供されていることを理解されたい。様々な実施形態において、ＲＤＬ構造３０５は、半導体チップパッケージング産業において周知の基本的に任意のＲＤＬ構造技術／アプローチに従って設計および加工されてよい。また、様々な実施形態において、ＲＤＬ構造３０５内での電気ルーティング／ＲＤＬ構造３０５を通る電気ルーティングは、所与のＳＤＰおよび／またはＭＣＰを加工するために本明細書に開示のチップラストＷＬＦＯ実施形態の所与の実装に対して必要に応じて、基本的に任意の構成を有してよい。様々な実施形態において、ＲＤＬ構造３０５内の導電ルーティング層３１１Ａは、パッケージ内の電気データ通信および電力分配を提供するよう構成されている。いくつかの実施形態において、ＲＤＬ構造３０５内の導電ルーティング層３１１Ａは、半導体チップ設計で利用されるインターフェースの中でも特に、高帯域幅メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）インターフェースおよび／またはアドバンストインターフェースバス（ＡＩＢ：Ａｄｖａｎｃｅｄ Ｉｎｔｅｒｆａｃｅ Ｂｕｓ）インターフェースなど、電気シリアライゼーション／デシリアライゼーション（ＳｅｒＤｅｓ）インターフェースの実装を提供するよう構成されている。

【0068】

図３Ｅは、いくつかの実施形態に従って、ＲＤＬ構造３０５を通してエッチングされた空洞３０７（穴）を備えているキャリアウエハ３０１上のＲＤＬ構造３０５を示す上面図である。図３Ｆは、いくつかの実施形態に従って、ＲＤＬ構造３０５を通してエッチングされた空洞３０７（穴）を備えているキャリアウエハ３０１上のＲＤＬ構造３０５を示す等角上面図である。いくつかの実施形態において、空洞３０７（穴）は、ＲＤＬ構造３０５の厚さ全体を通してキャリアウエハ３０１の上面まで（またはキャリアウエハ３０１の上面上に存在する剥離層３０７の上面まで）エッチングされている。各空洞３０７は、所与のダイ１０１が所与のＲＤＬ構造３０５にフリップチップ接続された時に、空洞３０７が所与のダイ１０１の光ファイバアライメント構造１０２の対応するセットを包含するように、サイズを決定され、所与のＲＤＬ構造３０５上に配置されている。このように、いくつかの実施形態において、図２Ａを参照すると、ＲＤＬ構造３０５を通してエッチングされた所与の空洞３０７は、ダイ１０１上の光ファイバアライメント構造１０２のセットよりもｘ方向およびｙ方向に大きいサイズを有する。いくつかの実施形態において、図２Ａを参照すると、ＲＤＬ構造３０５を通してエッチングされた所与の空洞３０７は、ダイ１０１上の光ファイバアライメント構造１０２のセットよりもｘ方向に少なくとも約１ミリメートルおよびｙ方向に少なくとも約１ミリメートル大きいサイズを有する。いくつかの実施形態において、空洞３０７は、ダイ１０１とＲＤＬ構造３０５との間に配置されているアンダーフィル材料および／または非導電膜（ＮＣＦ）材料が光ファイバアライメント構造１０２のセットから所定の距離（アンダーフィル除外距離）内に侵入しないように、ダイ１０１上の光ファイバアライメント構造１０２のセットよりも、ｘ方向に大きくｙ方向に大きいサイズを有する。様々な実施形態において、光ファイバアライメント構造１０２のセットから側方外向きに測定されるアンダーフィル除外距離は、ダイ１０１がＲＤＬ構造３０５に取り付けられた時に、アンダーフィル材料／ＮＣＦ材料が光ファイバアライメント構造１０２のセットの中に入らないことを保証するように設定される。いくつかの実施形態において、光ファイバアライメント構造１０２のセットから側方外向きに測定されるアンダーフィル除外距離は、約２０マイクロメートルから約８００マイクロメートルまでの範囲内にある。いくつかの実施形態において、金属構造が、空洞３０７をエッチングされるＲＤＬ構造３０５の領域から除外される。したがって、いくつかの実施形態において、ＲＤＬ構造３０５は、ＲＤＬ構造３０５内の導電ルーティング層３１１Ａが、空洞３０７を形成するためにエッチングされる領域を通過しないように構成される。このように、空洞３０７は、ＲＤＬ構造３０５内の誘電材料層３１５Ａ（ＲＤＬ構造３０５のポリイミド材料など）を通してエッチングされている。

【0069】

図３Ｇは、いくつかの実施形態に従って、ＲＤＬ構造３０５の各々の上面の上に露出されている導電コンタクトパッド３１７を備えている図３Ｆの等角上面図である。導電コンタクトパッド３１７の各セットは、ＲＤＬ構造３０５へのダイ１０１のフリップチップ接続を可能にするために、ダイ１０１上の導電コンタクトパッド２０７と整列するよう構成されている。図３Ｈは、いくつかの実施形態に従って、ダイ１０１の導電コンタクトパッド２０７が、ＲＤＬ構造３０５の上面に露出されている対応する導電コンタクトパッド３１７へ電気接続されるように、ＲＤＬ構造３０５にフリップチップ接続されたダイ１０１を備えている図３Ｇの等角上面図である。ダイ１０１は、ＲＤＬ構造３０５内の空洞３０７に対するダイ１０１上の光ファイバアライメント構造１０２のセットの位置決めの図解を円滑にするために透明に示されている。図３Ｉは、いくつかの実施形態に従って、図３Ｈのダイ１０１対ＲＤＬ構造３０５の接続の１つを示す拡大図である。ダイ１０１がＲＤＬ構造３０５にフリップチップ接続された時、ダイ１０１上の光ファイバアライメント構造１０２のセットは、ダイ１０１の背面（ダイ１０１のベース基板１０７側）がＲＤＬ構造３０５から上方を向いた状態で、ＲＤＬ構造３０５内の空洞３０７上に配置されることを理解されたい。また、ダイ１０１が所与のＲＤＬ構造３０５にフリップチップ接続された時、ダイ１０１は、光ファイバアライメント構造１０２Ａ～１０２Ｆが所与のＲＤＬ構造３０５の外縁部に近接する空洞３０７の縁部に向かって長さ方向に伸びるように方向付けられることを理解されたい。いくつかの実施形態において、ダイ１０１は、残留カーフ領域２０３に対応するダイ１０１の外縁部が、所与のＲＤＬ構造３０５内に形成されている空洞３０７に近接する（その隣で伸びる）所与のＲＤＬ構造３０５の外縁部と実質的に平行に配置されるように、所与のＲＤＬ構造３０５に対して方向付けられる。いくつかの実施形態において、ダイ１０１がＲＤＬ構造３０５にフリップチップ接続された時、ダイ１０１は、各光ファイバアライメント構造１０２Ａ～１０２Ｆの全体が空洞３０７の上に配置されるように、ＲＤＬ構造３０５に対して配置される。このように、ダイ１０１の残留カーフ領域２０３は、ＷＬＦＯアセンブリ３０３の上側から光ファイバアライメント構造１０２Ａ～１０２Ｆおよび空洞３０７への材料の侵入を防止するバリアを形成するように、ＲＤＬ構造３０５と接する。いくつかの実施形態において、ＲＤＬ構造３０５内の空洞３０７に対するダイ１０１上の光ファイバアライメント構造１０２のセットのアライメントの精度が、応用例によって決定される。例えば、一部の応用例（一部のＳＤＰおよび／またはＭＣＰ設計）は、ＲＤＬ構造３０５内の空洞３０７に対するダイ１０１上の光ファイバアライメント構造１０２のセットのあまり正確ではないアライメントを許容するが、他の応用例は、ダイ１０１上の光ファイバアライメント構造１０２のセットがＲＤＬ構造３０５内の空洞３０７に対してより正確に整列されることを必要とする。いくつかの実施形態において、ダイ１０１は、ＲＤＬ構造３０５上に±５マイクロメートルの配置精度で配置される。

【0070】

いくつかの実施形態において、複数のダイが、ＭＣＰを形成するために所与のＲＤＬ構造３０５に取り付けられる。図３Ｊは、いくつかの実施形態に従って、ＲＤＬ構造３０５の各々へのさらなるダイ３２１のフリップチップ接続を提供するためにＲＤＬ構造３０５の各々の上面に露出されている導電コンタクトパッド３１９を備えている図３Ｈの等角上面図である。ダイ３２１は、ＲＤＬ構造３０５の上面に露出されている導電コンタクトパッド３１９の図解を円滑にするために透明に示されている。いくつかの実施形態において、ダイ３２１は、集積回路ダイである。ただし、様々な実施形態において、ダイ３２１の各々は、基本的に任意のタイプの電子ダイ、フォトニックダイ、電気光学ダイ、および／または、任意のその他のフォトニック搭載ダイである。様々な実施形態において、ダイ３２１の各々は、半導体ダイのタイプの中でも特に、ｔｈｉｎ－ＢＯＸ ＳＯＩダイ、ｔｈｉｃｋ－ＢＯＸ ＳＯＩダイ、および／または、バルクＣＭＯＳダイである。様々な実施形態において、基本的に任意の数および構成のダイ（例えば、ダイ１０１および３２１など）が、半導体産業で利用可能な基本的に任意のチップ接続技術（特に、フリップチップ接続技術および／またはワイヤボンディング接続技術および／またはサーモソニックボンディング接続技術など）を用いてＲＤＬ構造３０５に接続されうることを理解されたい。ダイ１０１およびさらなるダイ３２１（存在する場合）がＲＤＬ構造３０５にフリップチップ接続された後、モールドコンパウンド材料３２３が、ＷＬＦＯアセンブリ３０３の露出部分、ＲＤＬ構造３０５の上面の露出部分、ダイ１０１、および、さらなるダイ３２１（存在する場合）の上に配置される。図３Ｋは、いくつかの実施形態に従って、上に配置されたモールドコンパウンド材料３２３を備えている図３Ｊの等角上面図を示す。図３Ｌは、いくつかの実施形態に従って、図３Ｋで特定されている矢視線Ａ－Ａに対応して、図３Ｋの構成を示す垂直断面図である。図３Ｍは、いくつかの実施形態に従って、図３Ｋで特定されている矢視線Ｂ－Ｂに対応して、図３Ｋの構成を示す等角垂直断面図である。モールドコンパウンド材料３２３は、モールドコンパウンド材料３２３の中／下に存在するダイ１０１およびさらなるダイ３２１の図解を円滑にするために透明に示されている。いくつかの実施形態において、モールドコンパウンド材料３２３は、ポリマ材料である。いくつかの実施形態において、モールドコンパウンド材料３２３は、ＷＬＦＯアセンブリ３０３の露出部分、ＲＤＬ構造３０５の上面の露出部分、ダイ１０１、および、さらなるダイ３２１（存在する場合）の上に射出成形される。いくつかの実施形態において、モールドコンパウンド材料３２３は、液体ポリマ材料のコーティングとして配置され、その後、液体ポリマ材料は、硬化して固体ポリマ材料を形成することを許容される。いくつかの実施形態において、液体ポリマ材料は、液体ポリマ複合材料である。例えば、いくつかの実施形態において、液体ポリマ複合材料は、エポキシマトリクス内にフィル（粒子状）材料が分散されたエポキシマトリクスを含む。図２Ａに関して論じた残留カーフ領域２０３のダム厚さサイズ２０８は、ダイ１０１の上にモールドコンパウンド材料３２３を適用する際に（射出成形処理中などに）外圧がダイ１０１に印加された時に、残留カーフ領域２０３の破壊を防ぐようなサイズを有することを理解されたい。

【0071】

いくつかの実施形態において、アンダーフィル材料（誘電体アンダーフィル材料など）が、ダイ１０１とＲＤＬ構造３０５との間のモールドコンパウンド材料の侵入を防ぐために、ダイ１０１とＲＤＬ構造３０５との間に配置されている。また、いくつかの実施形態において、さらなるダイ３２１が存在する場合、アンダーフィル材料（誘電体アンダーフィル材料など）が、ダイ３２１とＲＤＬ構造３０５との間のモールドコンパウンド材料３２３の侵入を防ぐために、ダイ３２１とＲＤＬ構造３０５との間に配置されている。いくつかの実施形態において、誘電体アンダーフィル材料は、キャピラリアンダーフィル（ＣＵＦ）材料（エポキシ、および／または、エポキシ内に分散されるフィラー材料を有するエポキシなど）である。いくつかの実施形態において、誘電体アンダーフィル材料は、非導電膜（ＮＣＦ）材料である。いくつかの実施形態において、誘電体アンダーフィル材料は、非導電膜ペースト材料である。また、図２Ａ～図２Ｂに示した残留カーフ領域２０３は、光ファイバアライメント構造１０２Ａ～１０２Ｆへのモールドコンパウンド材料３２３の侵入を防ぐと共に、ダイ１０１の下方のＲＤＬ構造３０５内に存在する空洞３０７へのモールドコンパウンド材料３２３の侵入を防ぐダムフィーチャを形成するように、ＲＤＬ構造３０５の上面と接することを理解されたい。

【0072】

いくつかの実施形態において、モールドコンパウンド材料３２３は、ＷＬＦＯアセンブリ３０３の露出部分、ＲＤＬ構造３０５の上面の露出部分、ダイ１０１、および、さらなるダイ３２１（存在する場合）の上に配置された後、ダイ１０１およびさらなるダイ３２１（存在する場合）の上面を露出させるために薄化（または平坦化）される。図３Ｎは、いくつかの実施形態に従って、ダイ１０１およびさらなるダイ３２１（存在する場合）を露出させるために薄化／平坦化されたモールドコンパウンド材料３２３を備えている図３Ｋの等角上面図を示す。図３Ｏは、いくつかの実施形態に従って、図３Ｎで特定されている矢視線Ａ－Ａに対応して、図３Ｎの構成を示す垂直断面図である。図３Ｐは、いくつかの実施形態に従って、図３Ｎで特定されている矢視線Ｂ－Ｂに対応して、図３Ｎの構成を示す等角垂直断面図である。様々な実施形態において、モールドコンパウンド材料３２３は、様々な半導体加工技術（特に、機械的研削、研磨、化学機械平坦化（ＣＭＰ）、プラズマベースエッチング、ウェットエッチング、および／または、ドライエッチング技術など）の内の１または複数を用いて薄化／平坦化される。いくつかの実施形態において、モールドコンパウンド材料３２３は、モールドコンパウンド材料３２３の上面がダイ１０１およびダイ３２１（存在する場合）の上面と実質的に同一平面（平ら）になるように、薄化／平坦化される。いくつかの実施形態において、モールドコンパウンド材料３２３は、ダイ１０１およびさらなるダイ３２１（存在する場合）の上面への１または複数の温度管理デバイス／構造の接続を可能にするために薄化／平坦化される。いくつかの実施形態において、温度管理デバイス／構造は、ＳＤＰおよび／またはＭＣＰ内の半導体ダイの温度を制御するためのヒートシンク、熱電クーラ、ヒートパイプ、もしくは、基本的に任意のその他のタイプの温度管理デバイス／構造、の内の１または複数である。

【0073】

モールドコンパウンド材料３２３が、ＷＬＦＯアセンブリ３０３の露出部分、ＲＤＬ構造３０５の上面の露出部分、ダイ１０１、および、さらなるダイ３２１（存在する場合）の上に配置された後、かつ、モールドコンパウンド材料３２３が、ダイ１０１およびさらなるダイ３２１（存在する場合）の上面を露出させるために任意選択的に薄化／平坦化された後、ＷＬＦＯアセンブリ３０３、ＲＤＬ構造３０５、ダイ１０１、さらなるダイ３２１（存在する場合）、および、モールドコンパウンド材料３２３の組み合わせは、再構築ウエハ３２５を構成する。再構築ウエハ３２５が形成された後、キャリアウエハ３０１は、再構築ウエハ３２５から除去／取り外される。図３Ｑは、いくつかの実施形態に従って、キャリアウエハ３０１が再構築ウエハ３２５から除去された状態の図３Ｎの等角上面図である。図３Ｒは、いくつかの実施形態に従って、図３Ｑで特定されている矢視線Ａ－Ａに対応して、図３Ｑの構成を示す垂直断面図である。図３Ｓは、いくつかの実施形態に従って、図３Ｑで特定されている矢視線Ｂ－Ｂに対応して、図３Ｑの構成を示す等角垂直断面図である。キャリアウエハ３０１が再構築ウエハ３２５から除去／取り外された後、ＲＤＬ構造３０５内に形成された空洞３０７は、空洞３０７上に配置された光配アライメント構造１０２のセットも露出させるために、露出されることを理解されたい。

【0074】

キャリアウエハ３０１が除去された後、再構築ウエハ３２５は、ＲＤＬ構造３０５の各々に対応するＳＤＰおよび／またはＭＣＰを個別形態で取得するために切断される。いくつかの実施形態において、再構築ウエハ３２５は、再構築ウエハ３２５のカッティング／個片化を容易にするために膜フレーム上に配置されている。図３Ｔは、いくつかの実施形態に従って、再構築ウエハ３２５がＲＤＬ構造３０５の各々に対応するＳＤＰおよび／またはＭＣＰを個別形態で取得するために切断される場所にカッティングライン３２７が示されている再構築ウエハ３２５の底面図である。ＲＤＬ構造３０５は、ダイ３２１に対するカッティングライン３２７の位置の図解を円滑にするために図３Ｔにおいて透明に示されている。カッティングライン３２７は、残留カーフ領域２０３の一部が、再構築ウエハ３２５の切断から得られた個々のＳＤＰおよび／またはＭＣＰの縁部で光ファイバアライメント構造１０２Ａ～１０２Ｆおよび空洞３０７を露出させるために、再構築ウエハ３２５の切断中にダイ１０１から除去されるように、ダイ１０１上の光ファイバアライメント構造１０２のセットを横切るよう配置されている。

【0075】

図４Ａは、いくつかの実施形態に従って、再構築ウエハ３２５から得られたＭＣＰ４０１を示す等角上面図である。ＭＣＰ４０１は、ダイ１０１およびダイ３２１の両方がＲＤＬ構造３０５にフリップチップ接続されているＲＤＬ構造３０５を備える。ＭＣＰ４０１は、さらに、ＲＤＬ構造３０５の上、かつ、ダイ１０１およびダイ３２１の両方の周囲に形成されているモールドコンパウンド材料３２３を備える。モールドコンパウンド材料３２３、ダイ１０１、および、ダイ３２１は、ＭＣＰ４０１の構成と、ＭＣＰ４０１の縁部４０３における光ファイバアライメント構造１０２Ａ～１０２Ｆおよび空洞３０７の露出とを図解するために図４Ａで透明に示されている。図４Ｂは、いくつかの実施形態に従って、不透明な形態で図４ＡのＭＣＰ４０１を示す等角上面図である。図４Ｃは、いくつかの実施形態に従って、ＭＣＰ４０１を示す底面図である。図４Ｄは、いくつかの実施形態に従って、ＭＣＰ４０１の縁部４０３に向かって見た場合のＭＣＰ４０１を示す斜視底面図である。個別形態のＭＣＰ４０１を得るために（ＭＣＰ４０１を切り出すために）再構築ウエハ３２５を切断する際、光ファイバアライメント構造１０２Ａ～１０２Ｆを開き、清浄な状態で、光ファイバの挿入に向けて準備ができた状態にするために、ダイ１０１内の光ファイバアライメント構造１０２のセットの端部を側方から境界し／包むダイ１０１の残留カーフ領域２０３の隣接外側部分が切り離される。このように、ＭＣＰ４０１の縁部４０３で光ファイバアライメント構造１０２Ａ～１０２Ｆおよび空洞３０７を露出させるために、ＭＣＰ４０１の縁部４０３が形成される時に残留カーフ領域２０３の一部が除去される。

【0076】

図５Ａは、いくつかの実施形態に従って、光ファイバ５０１Ａ～５０１Ｆがそれぞれ空洞３０７内の光ファイバアライメント構造１０２Ａ～１０２Ｆ内に配置された状態のＭＣＰ４０１を示す等角上面図である。光ファイバアライメント構造１０２Ａ～１０２Ｆおよび空洞３０７は、光ファイバ５０１Ａ～５０１Ｆのコアがダイ１０１内の対応する光導波路２０９Ａ～２０９Ｆ（図２Ｃ参照）へ光学的に結合されるように、ＭＣＰ４０１内のダイ１０１へ光ファイバ５０１Ａ～５０１Ｆを取り付けることを可能にするよう構成されていることを理解されたい。図５Ｂは、いくつかの実施形態に従って、光ファイバ５０１Ａ～５０１Ｆがダイ１０１に取り付けられたＭＣＰ４０１を示す底面図である。図５Ｃは、いくつかの実施形態に従って、光ファイバ５０１Ａ～５０１Ｆがダイ１０１に取り付けられたＭＣＰ４０１を示す斜視底面図である。いくつかの実施形態において、接着剤（特に、光エポキシなど）が、ダイ１０１およびＭＣＰ４０１に光ファイバ５０１Ａ～５０１Ｆを固定するために用いられる。いくつかの実施形態において、カバー構造が、ダイ１０１への光ファイバ５０１Ａ～５０１Ｆの固定を支援すると共に光ファイバ５０１Ａ～５０１Ｆを保護するために、空洞３０７内で光ファイバ５０１Ａ～５０１Ｆ上に配置される。

【0077】

図６は、いくつかの実施形態に従って、電気光学ダイをパッケージングするための方法を示すフローチャートである。方法は、再配線層（例えば、ＲＤＬ構造３０５）をキャリアウエハ（キャリアウエハ３０１など）上に形成させる工程６０１を備える。いくつかの実施形態において、再配線層は、誘電材料層を介在させることによって互いから分離された１または複数の導電ルーティング層を含む。いくつかの実施形態において、再配線層の１または複数の導電ルーティング層は、電気光学ダイの入力／出力パッドの電気接続を電気光学ダイよりも大きい領域内のそれぞれの位置に分配する導電トレースを備える。方法は、さらに、再配線層の領域内に空洞（例えば、空洞３０７）を形成する工程６０３を備える。いくつかの実施形態において、空洞は、再配線層の厚さ全体を通して伸びるように形成される。

【0078】

方法は、さらに、電気光学ダイ内に形成されている複数の光ファイバアライメント構造（例えば、光ファイバアライメント構造１０２Ａ～１０２Ｆ）が再配線層内の空洞の上に配置されると共に空洞へ露出されるように、電気光学ダイ（例えば、ダイ１０１）を再配線層にフリップチップ接続する工程６０５を備える。いくつかの実施形態において、再配線層内に形成されている空洞は、電気光学ダイが再配線層にフリップチップ接続された時に、電気光学ダイ内に形成されている複数の光ファイバアライメント構造の少なくとも３つの隣接する側面を側方から包むような形状およびサイズを有する。

【0079】

方法は、さらに、再配線層の上および電気光学ダイの周囲にモールドコンパウンド材料（例えば、モールドコンパウンド材料３２３）を配置する工程６０７を備える。いくつかの実施形態において、モールドコンパウンド材料は、電気光学ダイの上面を覆うように配置される。いくつかの実施形態において、方法は、電気光学ダイの上面を露出させるために、モールドコンパウンド材料の部分的な厚さの除去を含む。いくつかの実施形態において、アンダーフィル材料が、再配線層の上および電気光学ダイの周囲にモールドコンパウンド材料を配置する前に、電気光学ダイと再配線層との間に配置される。モールドコンパウンド材料が複数の光ファイバアライメント構造および空洞の中に入るのを防ぐために、電気光学ダイの残留カーフ領域（例えば、残留カーフ領域２０３）が、再配線層と接している。いくつかの実施形態において、電気光学ダイ上の複数の光ファイバアライメント構造は、残留カーフ領域内に伸びるように形成される。いくつかの実施形態において、残留カーフ領域は、電気光学ダイ上の複数の光ファイバアライメント構造を側方から境界する。

【0080】

いくつかの実施形態において、複数の光ファイバアライメント構造は、並列配列で配置されると共に、電気光学ダイの縁部と直交する第１方向（例えば、ｘ方向）へ互いに平行に伸びるよう方向付けられている複数のｖ字溝を含む。いくつかの実施形態において、複数のｖ字溝は、複数のｖ字溝の各隣接ペアの間で第１方向と直交する第２方向（例えば、ｙ方向）で測定した実質的に等しい中心間隔（例えば、間隔２１１）に従って配置されている。いくつかの実施形態において、第２方向で測定した空洞のサイズは、第２方向で測定した複数のｖ字溝の合計サイズよりも大きい。いくつかの実施形態において、第１方向で測定した空洞のサイズは、第１方向で測定した複数のｖ字溝のサイズよりも大きい。いくつかの実施形態において、第１方向で測定した空洞のサイズは、第１方向で測定した複数のｖ字溝のサイズよりも小さい。

【0081】

方法は、さらに、再配線層からキャリアウエハを除去する工程６０９を備える。いくつかの実施形態において、再配線層からキャリアウエハを除去する工程は、再配線層内に形成されている空洞を露出させる。方法は、さらに、電気光学ダイを含む電気光学チップパッケージ（例えば、ＭＣＰ４０１）を得るために、再配線層およびモールドコンパウンド材料を切断する工程６１１を備える。切断工程は、電気光学ダイから残留カーフ領域を除去して、電気光学チップパッケージの縁部で複数の光ファイバアライメント構造および空洞を露出させるために実行される。

【0082】

いくつかの実施形態において、方法は、さらに、モールドコンパウンド材料を配置する前に、集積回路ダイ（例えば、ダイ３２１）を再配線層にフリップチップ接続する工程を備える。いくつかの実施形態において、モールドコンパウンド材料は、集積回路ダイの周囲にも配置される。いくつかの実施形態において、再配線層およびモールドコンパウンド材料を切断する工程は、電気光学チップパッケージが電気光学ダイおよび集積回路ダイの両方を含むようになされる。

【0083】

いくつかの実施形態において、方法は、さらに、電気光学ダイがインタクト半導体ウエハのカーフ領域（例えば、カーフ領域１０６）によって囲まれるように、電気光学ダイをインタクト半導体ウエハ（例えば、ウエハ１００）上に加工させる工程を備える。方法は、さらに、複数の光ファイバアライメント構造が電気光学ダイの縁部に隣接するカーフ領域の部分の中に伸びるように、電気光学ダイの縁部において電気光学ダイ内に複数の光ファイバアライメント構造を形成する工程を備える。方法は、さらに、電気光学ダイの残留カーフ領域を形成するカーフ領域の部分を備えている個片化形態の電気光学ダイを得るために、インタクト半導体ウエハを個片化する工程を備える。いくつかの実施形態において、残留カーフ領域は、残留カーフ領域内に存在する複数の光ファイバアライメント構造の端部を側方から包むカーフ領域の連続部分を含む。これらの実施形態において、個片化形態の電気光学ダイは、再配線層にフリップチップ接続されている。

【0084】

いくつかの実施形態において、電気光学チップパッケージ（ＭＣＰ４０１など）は、再配線層（ＲＤＬ構造３０５など）を備える。電気光学ダイ（ダイ１０１など）が、再配線層にフリップチップ接続されている。いくつかの実施形態において、アンダーフィル材料が、電気光学ダイと再配線層との間に配置されている。電気光学ダイの一部が、再配線層の開口部（空洞３０７など）の上で側方に伸びている。再配線層の開口部は、電気光学チップパッケージの外側縁部の一部に沿って形成されている。いくつかの実施形態において、再配線層の開口部は、再配線層の厚さ全体を通して伸びている。再配線層の開口部の上で側方に伸びている電気光学ダイの部分は、複数の光ファイバアライメント構造（光ファイバアライメント構造１０２Ａ～１０２Ｆなど）を備える。再配線層の開口部は、電気光学ダイ内に形成されている複数の光ファイバアライメント構造の少なくとも３つの隣接する側面を側方から包むような形状およびサイズを有する。複数の光ファイバアライメント構造は、電気光学チップパッケージの外側縁部の一部に対応する電気光学ダイの縁部まで伸びている。モールドコンパウンド材料（モールドコンパウンド材料３２３など）が、再配線層の上および部分的に電気光学ダイの周囲に配置されている。モールドコンパウンド材料は、複数の光ファイバアライメント構造内には配置されない。モールドコンパウンド材料は、再配線層の開口部内にも配置されない。いくつかの実施形態において、モールドコンパウンド材料は、電気光学ダイの上面を露出させるために平坦化される。いくつかの実施形態において、電気光学チップパッケージは、さらに、再配線層にフリップチップ接続された集積回路ダイ（ダイ３２１など）を備える。これらの実施形態において、モールドコンパウンド材料は、集積回路ダイの周囲にも配置される。

【0085】

いくつかの実施形態において、複数の光ファイバアライメント構造は、並列配列で配置されると共に、電気光学チップパッケージの外側縁部の一部に対応する電気光学ダイの縁部と直交する第１方向へ互いに平行に伸びるよう方向付けられている複数のｖ字溝として形成される。いくつかの実施形態において、複数のｖ字溝は、複数のｖ字溝の各隣接ペアの間で第１方向と直交する第２方向で測定した実質的に等しい中心間隔に従って配置される。いくつかの実施形態において、第２方向で測定した再配線層の開口部のサイズは、第２方向で測定した複数のｖ字溝の合計サイズよりも大きい。

【0086】

以上の実施形態の記載は、例示および説明を目的としたものである。包括的であることも本発明を限定することも意図していない。特定の実施形態の個々の要素または特徴は、一般に、その特定の実施形態に限定されず、適用可能であれば、置き換え可能であり、特に図示も記載もない限りは、選択された実施形態で利用できる。同じものが、多くの方法で変形されてもよい。かかる変形は、本発明からの逸脱と見なされず、すべてのかかる変形は、本発明の範囲内に含まれると意図される。

【0087】

本開示は、理解しやすいように、或る程度の詳細事項を含むが、添付の特許請求の範囲内でいくらかの変更および変形を行ってもよいことは明らかである。例えば、本明細書で開示されている任意の実施形態からの１または複数の特徴が、本明細書で開示されている任意の他の実施形態の１または複数の特徴と組み合わせられてもよいことを理解されたい。したがって、これらの実施形態は、例示的なものであって、限定的なものではないとみなされ、特許請求の範囲は、本明細書に示した詳細に限定されず、記載された実施形態の範囲および等価物の範囲内で変形されてもよい。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図3C】

【図3D-1】

【図3D-2】

【図3D-3】

【図3D-4】

【図3D-5】

【図3D-6】

【図3E】

【図3F】

【図3G】

【図3H】

【図3I】

【図3J】

【図3K】

【図3L】

【図3M】

【図3N】

【図3O】

【図3P】

【図3Q】

【図3R】

【図3S】

【図3T】

【図4A】

【図4B】

【図4C】

【図4D】

【図5A】

【図5B】

【図5C】

【図6】